DE102016112168B4 - Phasenregelschleife mit mehrband-oszillator und verfahren zum kalibrieren derselben - Google Patents

Phasenregelschleife mit mehrband-oszillator und verfahren zum kalibrieren derselben Download PDF

Info

Publication number
DE102016112168B4
DE102016112168B4 DE102016112168.1A DE102016112168A DE102016112168B4 DE 102016112168 B4 DE102016112168 B4 DE 102016112168B4 DE 102016112168 A DE102016112168 A DE 102016112168A DE 102016112168 B4 DE102016112168 B4 DE 102016112168B4
Authority
DE
Germany
Prior art keywords
pll
oscillator
control input
digital
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016112168.1A
Other languages
English (en)
Other versions
DE102016112168A1 (de
Inventor
Pablo Cruz Dato
Declan M. Dalton
Patrick G. Crowley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of DE102016112168A1 publication Critical patent/DE102016112168A1/de
Application granted granted Critical
Publication of DE102016112168B4 publication Critical patent/DE102016112168B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Phasenregelschleife (PLL) (1, 41, 61), umfassend einen Mehrband-Oszillator (2, 42, 62) und einen Speicher (3, 43, 63), der dafür ausgelegt ist, Regelungseingänge (4A, 44A, 64A) für den Oszillator (2,42, 62) zu speichern, wobei die PLL (1, 41, 61) in einem Kalibriermodus betreibbar ist, in dem die PLL (1, 41, 61) dafür ausgelegt ist:
ein frequenzgeregeltes Wort (Frequency Controlled Word, FCW) für die PLL zu erfassen, das einer vom Oszillator (2, 42, 62) in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators (2, 42, 62) erzeugten Frequenz entspricht;
eine Frequenz, die dem FCW entspricht, in einem zweiten Band des Oszillators (2, 42, 62), das an das erste Band angrenzt, zu erzeugen; und einen zweiten Regelungseingang zu identifizieren, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen, und den zweiten Regelungseingang im Speicher zu speichern;
dadurch gekennzeichnet, dass
die PLL ein Filter (12, 52, 72) umfasst, das dafür ausgelegt ist, in einem normalen Betriebsmodus der PLL an den Oszillator (2, 42, 62) einen Grobregelungseingang (14, 54, 74) und einen Feinregelungseingang (13, 53, 73) bereitzustellen, wobei das Filter (12, 52, 72) ferner dafür ausgelegt ist, im Kalibriermodus der PLL mit einem Eingang der PLL (1, 41, 61) verbunden zu werden, um das FCW zu erfassen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft eine Phasenregelschleife (Phase-Locked Loop, PLL), die einen Mehrband-Oszillator und einen Speicher, der dafür ausgelegt ist, Regelungseingänge für den Oszillator zu speichern, umfasst. Außerdem betrifft sie ein Frequenzkalibrierungsverfahren für eine PLL, die einen Mehrband-Oszillator umfasst.
  • Ausführungsformen der vorliegenden Erfindung sind insbesondere relevant im Zusammenhang mit einer FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar), die einen Frequenzrampengenerator zum Erzeugen eines Frequenzrampensignals sowie einen Sendeempfänger zum Senden und Empfangen des Frequenzrampensignals umfasst.
  • BESCHREIBUNG DES BISHERIGEN STANDES DER TECHNIK
  • Phasenregelschleifen (PLLs) sind ein Grundbaustein integrierter Schaltungen, wie sie in verschiedensten Anwendungen, beispielsweise drahtlose Kommunikation und Radar, zum Einsatz kommen. In Radaranwendungen wird beispielsweise eine PLL verwendet, um eine Ausgangsträgerfrequenz zu synthetisieren oder zu erzeugen, die durch hochfrequente Rampen modulierbar ist.
  • Eine seit Langem wohlbekannte PLL ist die Ladungspumpe-PLL mit spannungsgesteuertem Oszillator (Voltage Controlled Oscillator, VCO). Allerdings schließt eine Reihe von Nachteilen einer solchen Ladungspumpe-PLL die Tatsache ein, dass eine Ladungspumpe-PLL typischerweise ein relativ großes externes Analogfilter aufweist, dass es eine erhebliche Einkopplung von rauschbehafteten digitalen Schaltungen in empfindliche analoge Knoten gibt, etwa die VCO-Abstimmspannung, und dass Implementierungen typischerweise nur begrenzten Freiraum für Ladepumpen- und VCO-Abstimm-Ports haben. Weitere Nachteile beinhalten Schwankungen der Schleifendynamik aufgrund von Abweichungen bei Betriebsart, Spannung und/oder Temperatur (Process, Voltage, Temperature, PVT) und der Schwierigkeit und somit der Kosten des Prüfens der Ladungspumpe-PLL. Darüber hinaus ist bei gewissen Arten von integrierten Schaltungen eine Tendenz hin zu feineren CMOS und mehr digitaler Funktionalität zu verzeichnen, die eine Ladungspumpe-PLL nicht bieten kann.
  • In der Technik ist eine digitale PLL bekannt, die einen digitalen Phasendetektor, ein Filter und einen digital gesteuerten Oszillator aufweist und eine Lösung für mehrere der oben erwähnten Nachteile im Zusammenhang mit Ladungspumpe-PLLs mit VCO bietet. Frühere digitale PLL-Konfigurationen erzielten einen relativ breiten Abstimmbereich und eine relativ feine Frequenzauflösung. Wenn sie allerdings verwendet wurden, um Frequenzrampen zu erzeugen, die sich über mehrere Bänder des Oszillators erstreckten, erforderten sie Kalibrieralgorithmen, die langsam und speicherhungrig waren. Daher besteht auch weiterhin ein Bedarf an neuartigen PLLs, insbesondere solchen PLLs, die dafür ausgelegt sind, eine breitbandige und hochlineare Frequenzrampe bereitzustellen.
  • Beispiele für bekannte digitale PLL werden in nicht Patentliteratur wie zum Beispiel von WU, Wanghua [et al.]: „A mm-Wave FMCW Radar Transmitter Based on a Multirate ADPLL;. in: IEEE Radio Frequency Integrated Circuits Symposium, June 2013, S. 107-110. - ISSN 1529-2517, offenbart.
  • In der US 2009/ 0 195 440 A1 wird eine FMCW-Radarvorrichtung die eine Frequenzrampengenerator aufweist, welche zum Erzeugen eines Frequenzrampensignals ausgelegt ist, offenbart.
  • ZUSAMMENFASSUNG BESTIMMTER ERFINDERISCHER ASPEKTE
  • Zur Lösung dieser und/oder anderer Probleme wird gemäß einem Aspekt der vorliegenden Lehre eine Phasenregelschleife bereitgestellt, die einen Mehrband-Oszillator und einen Speicher, der dafür ausgelegt ist, Regelungseingänge für den Oszillator zu speichern, umfasst. Die PLL gemäß der vorliegenden Lehre ist in einem Kalibriermodus betreibbar, in dem die PLL dafür ausgelegt ist, ein frequenzgeregeltes Wort (Frequency Controlled Word, FCW) für die PLL zu erfassen, das einer vom Oszillator in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators erzeugten Frequenz entspricht. Im Kalibriermodus ist die PLL weiterhin dazu betreibbar, eine Frequenz, die dem FCW entspricht, in einem zweiten Band des Oszillators, das an das erste Band angrenzt, zu erzeugen. Im Kalibriermodus ist die PLL weiterhin dafür ausgelegt, einen zweiten Regelungseingang zu identifizieren, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen und den zweiten Regelungseingang im Speicher zu speichern.
  • Die PLL gemäß der vorliegenden Lehre umfasst ferner ein Filter, das dafür ausgelegt ist, in einem normalen Betriebsmodus der PLL an den Oszillator einen Grobregelungseingang und einen Feinregelungseingang bereitzustellen.
  • Das Filter ist ferner dafür ausgelegt, im Kalibriermodus der PLL mit einem Eingang der PLL verbunden zu werden, um das FCW zu erfassen.
  • Gemäß einem Aspekt ist der erste Regelungseingangsschwellwert ein Feinregelungseingang des Oszillators.
  • Gemäß einem Aspekt werden das Erfassen, Erzeugen, Identifizieren und Speichern für jedes Band des Oszillators nacheinander ausgeführt.
  • Gemäß einem Aspekt ist die PLL ferner dafür ausgelegt, vor dem Erfassen des FCW den Regelungseingang auf den ersten Regelungseingangsschwellwert einzustellen.
  • Gemäß einem Aspekt ist die PLL ferner dafür ausgelegt, für jedes Band des Oszillators in der Tabelle einen weiteren Regelungseingang zu speichern zur Erzeugung des FCW in einem anderen, angrenzenden Band des Oszillators.
  • Gemäß einem Aspekt ist die PLL gemäß der vorliegenden Lehre eine digitale PLL. Unter einem derartigen Aspekt kann der Oszillator der PLL ein digital gesteuerter Oszillator (Digitally Controlled Oscillator, DCO) sein, der dafür ausgelegt ist, einen digitalen Grobregelungseingang und einen digitalen Feinregelungseingang zu empfangen, und der erste Regelungseingangsschwellwert ist ein digitaler Feinregelungseingang. Im Zusammenhang einer digitalen PLL kann das Filter ein digitales Filter sein.
  • Eine solche PLL, die im Zusammenhang der vorliegenden Lehre eine digitale PLL umfassen kann, kann insbesondere in einer FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar) vorteilhaft eingesetzt werden, die einen Frequenzrampengenerator zum Erzeugen eines Frequenzrampensignals sowie einen Sendeempfänger zum Senden und Empfangen des Frequenzrampensignals umfasst.
  • Diese und andere Merkmale werden beim Studium der folgenden Zeichnungen besser verständlich, die dem Fachmann auf diesem Gebiet ein Verständnis der vorliegenden Lehre vermitteln, die jedoch keinerlei Einschränkung beabsichtigen.
  • Figurenliste
  • Die vorliegende Anmeldung wird nun unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, wobei gilt:
    • stellt eine schematische Blockarchitektur dar, die eine digitale PLL-Schaltung gemäß einer Ausführungsform zeigt;
    • stellt eine schematische Blockarchitektur dar, die die digitale PLL-Schaltung von in einem Kalibriermodus gemäß einer Ausführungsform zeigt;
    • zeigt eine Darstellung des Kalibrierverfahrens gemäß einer Ausführungsform;
    • zeigt eine Zeichnung einer Ausgangsfrequenz eines Mehrband-Oszillators als Funktion des Feinregelungseingangs des Oszillators in einer PLL-Schaltung gemäß einer Ausführungsform;
    • zeigt eine Zeichnung einer Ausgangsfrequenz eines Mehrband-Oszillators als Funktion des Feinregelungseingangs des Oszillators in einer PLL-Schaltung gemäß einem Aspekt der vorliegenden Lehre;
    • zeigt eine Darstellung eines anderen Kalibrierverfahrens gemäß einer Ausführungsform;
    • stellt eine schematische Blockarchitektur dar, die eine digitale PLL-Schaltung gemäß einer anderen Ausführungsform zeigt;
    • stellt eine schematische Blockarchitektur dar, die eine digitale PLL-Schaltung von in einem Kalibriermodus zeigt;
    • stellt eine schematische Blockarchitektur dar, die eine PLL-Schaltung gemäß noch einer anderen Ausführungsform zeigt;
    • stellt eine schematische Blockarchitektur dar, die eine PLL-Schaltung von in einem Kalibriermodus zeigt;
    • ist eine Schemazeichnung, die eine FMCW-Radarvorrichtung gemäß einer Ausführungsform zeigt;
    • zeigt eine Frequenzrampe, die von einer digitalen PLL-Schaltung gemäß einer Ausführungsform erzeugt wird.
  • AUSFÜHRLICHE BESCHREIBUNG BESTIMMTER AUSFÜHRUNGSFORMEN
  • Allgemein umfasst eine gemäß der vorliegenden Lehre bereitgestellte Phasenregelschleife einen Mehrband-Oszillator und einen Speicher, der dafür ausgelegt ist, einen Regelungseingang für den Oszillator zu speichern. Eine derartige PLL ist in einem Kalibriermodus betreibbar, in dem die PLL dafür ausgelegt ist, ein frequenzgeregeltes Wort (Frequency Controlled Word, FCW) für die PLL zu erfassen, das einer vom Oszillator in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators erzeugten Frequenz entspricht, und in einem zweiten Band des Oszillators, das an das erste Band angrenzt, eine Frequenz entsprechend dem FCW zu erzeugen. Eine derartige PLL ist ferner dafür ausgelegt, in diesem Kalibriermodus einen zweiten Regelungseingang zu identifizieren, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen, und den zweiten Regelungseingang im Speicher zu speichern.
  • Eine derartige PLL kann insbesondere in einer FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar) vorteilhaft eingesetzt werden, die einen Frequenzrampengenerator zum Erzeugen eines Frequenzrampensignals sowie einen Sendeempfänger zum Senden und Empfangen des Frequenzrampensignals umfasst.
  • Eine PLL gemäß der vorliegenden Lehre kann die Probleme des Stands der Technik mit Frequenzkalibrierung überwinden, die zur Erzeugung einer relativ hochlinearen Frequenzrampe führt.
  • Die Frequenzdifferenzen an den Kreuzungspunkten zwischen angrenzenden Oszillatorbändern verursachen normalerweise eine Nichtlinearität in der erzeugten Rampe, werden hier jedoch mittels Anpassung des Regelungseingangs des Mehrband-Oszillators korrigiert. Um diese Anpassung des Regelungseingangs zu ermöglichen, wird der Frequenzwert des Oszillatorausgangs an den Kreuzungspunkten oder Punkten mit gleicher Frequenz zwischen den Bändern beim Mehrband-Oszillator gefunden, und mithilfe einer PLL gemäß der vorliegenden Lehre ist es dann möglich, die Oszillatorausgangsfrequenz an Kreuzungspunkten zu angrenzenden Oszillatorbändern zu finden.
  • Vorteilhafterweise bietet eine PLL gemäß der vorliegenden Lehre die Möglichkeit, die Kreuzungspunkte zwischen Bändern des Mehrband-Oszillators relativ schnell, robust und exakt zu berechnen und zu speichern. Gemäß der vorliegenden Lehre können die Kreuzungspunkte dazu genutzt werden, die Linearität bei der Frequenzrampenerzeugung zu verbessern. Demgemäß kann die Linearität in der Frequenzrampenerzeugung verbessert werden, und die Rampenlinearität an den Bandübergängen kann ebenso gut sein wie innerhalb jedes einzelnen Bandes, was insbesondere für die Rampenerzeugung in Kraftfahrzeug-Radarsystemen einen großen Vorteil darstellt.
  • Im Einzelnen kann, anstatt in einem Kalibriermodus Punkt für Punkt abzusuchen, bis Steuerwerte gefunden werden, eine PLL gemäß der vorliegenden Lehre so ausgelegt sein, dass für einen vorbestimmten ersten Regelungseingang des Oszillators die PLL auf das frequenzgeregelte Wort einrastet. OszillatorRegelungseingänge, die dieselbe Frequenz für jedes Paar angrenzender Bänder erzeugen, werden in einer Nachschlagtabelle gespeichert. Daraus resultierend und gemäß der vorliegenden Lehre gibt es beim Erzeugen einer Rampe einen Übergang zwischen zwei angrenzenden Bändern, und der aktuelle Oszillatorregelungseingang wird durch den gleichwertigen gespeicherten Wert des nächsten Bandes ersetzt, um den Übergang zu linearisieren. Somit kann gemäß der vorliegenden Lehre der Ausgang einer PLL nach einer Kalibrierung vorteilhafterweise den gesamten Abstimmbereich des Oszillators überstreichen, ohne signifikante Frequenzbrüche beim Kreuzen von Oszillatorbändern.
  • Vorteilhafterweise weist eine gemäß der vorliegenden Lehre bereitgestellte PLL eine Kalibrierschaltung geringer Komplexität auf und kann einen Speicher mit Speicherkapazität für nur einen einzigen Regelungseingang pro Band aufweisen. Darüber hinaus kann die Kalibrierung schnell genug sein, dass eine Kalibrierung im laufenden Betrieb möglich ist, um Temperatur- und Spannungsschwankungen auszugleichen.
  • Vorteilhafterweise ist die gemäß der vorliegenden Lehre bereitgestellte PLL eine digitale PLL. In einer derartigen Ausgestaltung kann der Oszillator vorteilhafterweise ebenfalls ein digital gesteuerter Oszillator (Digitally Controlled Oscillator, DCO) sein. In diesem speziellen Fall einer digitalen PLL mit einem DCO sind die Regelungseingänge zum DCO digitale Wörter, die direkt im Speicher gespeichert werden können, und die Erfassung des FCW für die digitale PLL sowie der digitalen Regelungseingänge zum DCO ist einfacher. Eine solche digitale PLL kann Probleme, die mit Implementierungen nach dem Stand der Technik einhergehen, durch eine Kombination aus digitaler Steuerung und Frequenzkalibrierung lösen, die auch zur Erzeugung einer relativ hochlinearen Frequenzrampe führt.
  • Gemäß der vorliegenden Lehre wird außerdem ein Frequenzkalibrierverfahren für eine Phasenregelschleife, die einen Mehrband-Oszillator umfasst, bereitgestellt, wobei das Verfahren umfasst, in einem Speicher der PLL eine Nachschlagtabelle bereitzustellen, um wenigstens einen Regelungseingang zum Oszillator zu speichern; ein frequenzgeregeltes Wort (Frequency Controlled Word, FCW) für die PLL zu erfassen, das einer vom Oszillator in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators erzeugten Frequenz entspricht; in einem zweiten Band des Oszillators, das an das erste Band angrenzt, eine Frequenz entsprechend dem FCW zu erzeugen; einen zweiten Regelungseingang zu identifizieren, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen, und den zweiten Regelungseingang im Speicher zu speichern.
  • Gemäß einem Aspekt umfasst das Frequenzkalibrierverfahren gemäß der vorliegenden Lehre, einen Eingang der PLL mit einem Ausgang eines Filters der PLL zu verbinden, um das FCW zu erfassen.
  • Gemäß einem Aspekt ist der Oszillator dafür ausgelegt, einen Grobregelungseingang und einen Feinregelungseingang zu empfangen, wobei der erste Regelungseingangsschwellwert ein Feinregelungseingang ist.
  • Gemäß einem Aspekt umfasst das Frequenzkalibrierverfahren, vor dem Erfassen des FCW den Regelungseingang auf den ersten Regelungseingangsschwellwert einzustellen.
  • Gemäß einem Aspekt werden das Erfassen, Erzeugen, Identifizieren und Speichern für jedes Band des Oszillators nacheinander ausgeführt.
  • Gemäß einem Aspekt umfasst das Frequenzkalibrierverfahren gemäß der vorliegenden Lehre ferner, für jedes Band des Oszillators in der Tabelle einen weiteren Regelungseingang zu speichern zur Erzeugung des FCW in einem anderen, angrenzenden Band des Oszillators.
  • Ein gemäß der vorliegenden Lehre bereitgestelltes Frequenzkalibrierverfahren kann vorteilhafterweise mittels einer digitalen PLL mit digital gesteuertem Oszillator implementiert werden.
  • Eine PLL oder digitale PLL kann im Zusammenhang mit einer FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar), die einen Frequenzrampengenerator zum Erzeugen eines Frequenzrampensignals sowie einen Sendeempfänger zum Senden und Empfangen des Frequenzrampensignals umfasst, vorteilhaft eingesetzt werden. Frequenzmodulierte Dauerstrich(FMCW)-Radare, die im Millimeterwellen(mm-Welle)-Frequenzbereich arbeiten, werden in vielen Anwendungen zum Erkennen der Geschwindigkeit und der Position von Objekten mit hoher Auflösung eingesetzt. Die Radarauflösung ist direkt abhängig von der Frequenz der ausgesendeten Welle und der Linearität des Rampensignals. Radarsysteme mit breitbandigen und hochlinearen Frequenzrampen können daher exakte Entfernungsinformationen liefern.
  • Als Beispiel können 77-GHz-Systeme mit einer Bandbreite von 1 GHz sowohl für die Erkennung auf große Entfernung bei Distanzen von mehreren hundert Metern als auch für hochauflösende Radarsysteme im Nahbereich verwendet werden. Im GHz-Bereich arbeitende FMCW-Radare eignen sich daher sehr gut für Kfz-Anwendungen, in denen weiterentwickelte Fahrerassistenzsysteme (Advanced Driver Assistance Systems, ADAS) zunehmend häufiger zu finden sind, und können in kurzer Zeit eine Voraussetzung bilden, um höchste Sicherheitseinstufungen zu erzielen.
  • Der Leistungsausgang einer PLL mit VCO, die zum Erzeugen des Radarsignals verwendet wird, ist typischerweise nichtlinear. Daher sollte besondere Sorgfalt darauf verwendet werden sicherzustellen, dass die Steuerspannung für den VCO die gewünschte Neigung am Ausgang der linearen Modulationsrampe erzeugt. Eine PLL oder digitale PLL mit Mehrband-Oszillator gemäß der vorliegenden Lehre findet in derartigen Zusammenhängen vorteilhafte Anwendung.
  • Gemäß der vorliegenden Lehre wird außerdem eine FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar) bereitgestellt, die einen Frequenzrampengenerator zum Erzeugen eines Frequenzrampensignals sowie einen Sendeempfänger zum Senden und Empfangen des Frequenzrampensignals umfasst, wobei der Frequenzrampengenerator eine PLL mit einem gesteuerten Mehrband-Oszillator und einen Speicher, der dafür ausgelegt ist, Regelungseingänge für den Oszillator zu speichern, aufweist, wobei die PLL in einem Kalibriermodus betreibbar ist, in dem die PLL dafür ausgelegt ist: ein frequenzgeregeltes Wort (Frequency Controlled Word, FCW) für die PLL zu erfassen, das einer vom Oszillator in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators erzeugten Frequenz entspricht; in einem zweiten Band des Oszillators, das an das erste Band angrenzt, eine Frequenz entsprechend dem FCW zu erzeugen; und einen zweiten Regelungseingang zu identifizieren, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen, und den zweiten Regelungseingang im Speicher zu speichern.
  • Die PLL kann ferner ein Filter umfassen, das dafür ausgelegt ist, im normalen Betrieb der PLL an den Oszillator einen Grobregelungseingang und einen Feinregelungseingang bereitzustellen.
  • Gemäß einem Aspekt ist das Filter ferner dafür ausgelegt, im Kalibriermodus der PLL mit einem Eingang der PLL verbunden zu werden, um das FCW zu erfassen.
  • Gemäß einem Aspekt ist der erste Regelungseingangsschwellwert ein Feinregelungseingang des Oszillators.
  • Gemäß einem Aspekt werden das Erfassen, Erzeugen, Identifizieren und Speichern für jedes Band des Oszillators nacheinander ausgeführt.
  • Gemäß einem Aspekt ist die PLL ferner dafür ausgelegt, vor dem Erfassen des FCW einen Regelungseingang des Oszillators auf den ersten Regelungseingangsschwellwert einzustellen.
  • Gemäß noch einem anderen Aspekt ist die PLL ferner dafür ausgelegt, für jedes Band des Oszillators in der Tabelle einen weiteren Regelungseingang zu speichern zur Erzeugung des FCW in einem anderen, angrenzenden Band des Oszillators.
  • Vorteilhafterweise ist gemäß einem anderen Aspekt die PLL eine digitale PLL, und der Oszillator ist ein digital gesteuerter Oszillator (Digitally Controlled Oscillator, DCO), der dafür ausgelegt ist, einen digitalen Grobregelungseingang und einen digitalen Feinregelungseingang zu empfangen, wobei der erste digitale Regelungseingangsschwellwert ein digitaler Feinregelungseingang ist.
  • Dementsprechend erstreckt sich die vorliegende Lehre auch auf die Bereitstellung eines Fahrzeugs, das eine FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar) umfasst, die einen Frequenzrampengenerator zum Erzeugen eines Frequenzrampensignals, einen Sendeempfänger zum Senden und Empfangen des Frequenzrampensignals und eine PLL oder digitale PLL wie vorstehend beschrieben umfasst.
  • Es versteht sich, dass digitale PLLs allgemein verschiedene Schaltungsarchitekturen aufweisen können, die die Ausführung des Verfahrens gemäß der vorliegenden Lehre gestatten, und zwei Beispiele für digitale PLLs sind in E. Temporiti, C. Wu, D. Baldi, R. Tonietto und F. Svelto, „A 3 GHz fractional all-digital PLL with a 1.8 MHz bandwidth implementing spur reduction techniques", IEEE JSSC, März 2009, beschrieben.
  • stellt eine schematische Blockarchitektur einer beispielhaften digitalen PLL-Schaltung 1 gemäß der vorliegenden Lehre dar, die viele der herkömmlich anzutreffenden Nichtlinearitätseffekte von Rampen beseitigt.
  • Wie in gezeigt, umfasst allgemein die digitale PLL-Schaltung 1 einen digital gesteuerten Mehrband-Oszillator (DCO) 2 und einen Speicher 3, der dafür ausgelegt ist, einen digitalen Regelungseingang 4A für den DCO zu speichern.
  • Ein Mehrband-Oszillator umfasst allgemein wenigstens einen Eingang, der ein Frequenzband eines vom Oszillator erzeugten Ausgangssignals bestimmt. Der Mehrband-Oszillator ist allgemein dafür ausgelegt, in Reaktion auf jeweilige Parameterwerte eines Betriebsparameters ein Ausgangssignal mit einer Frequenz zu erzeugen, die innerhalb bestimmter Frequenzbereiche einstellbar ist. Die Ausgangssignalfrequenz wird allgemein innerhalb jedes Frequenzbereichs in Reaktion auf ein Eingangsregelungssignal innerhalb eines vorbestimmten Regelungsbereichs erzeugt. Ein Beispiel eines digital gesteuerten Mehrband-Oszillators ist in W. Wu, X. Bai, R. B. Staszewski und J. R. Long, „A mm-wave FMCW radar transmitter based on a multirate ADPLL", Proc. IEEE Radio Frequency Integr. Circuits Symp., S. 107 -110 2013, beschrieben.
  • Genauer umfasst, wie in zu sehen, die digitale PLL-Schaltung 1 ferner einen Phasenakkumulator 5, der dafür ausgelegt ist, mit jeder Anstiegsflanke eines Bezugsfrequenztakts CKR 7 ein Frequenzbefehlswort (Frequency Command Word, FCW) an einem Eingang 6 der digitalen PLL-Schaltung 1 zu akkumulieren. Auf diese Weise kann ein Bezugsphasensignal 8 erzeugt werden. Ein Phasenfrequenzdetektor (PD) 9 zum Erkennen einer Frequenzdifferenz und einer Phasendifferenz zwischen dem Bezugsphasensignal 8 und einem Rückkopplungssignal 10 kann bereitgestellt werden, um dadurch ein digitales Phasenfehlersignal 11 zu erzeugen. Die Schaltung kann ferner ein digitales Filter 12 zum Erzeugen des digitalen Regelungseingangs 13, 14 zum DCO 2 gemäß dem digitalen Phasenfehlersignal 11 umfassen. Der DCO 2 ist mit dem digitalen Filter 12 gekoppelt und ist dafür ausgelegt, in Reaktion auf den digitalen Regelungseingang 4A, 13, 14 ein DCO-Ausgangssignal 15 zu erzeugen. Vorteilhafterweise kann der DCO 2 ein On-Chip-Mehrband-DCO sein, beispielsweise ein digitaler Wanderwellen-Drehoszillator (Rotary Travelling-Wave Oscillator, RTWO).
  • Die digitale PLL-Schaltung 1 kann ferner einen Phasenakkumulator umfassen, der einen Akkumulator 16B und einen Haltespeicher 16A umfasst, um das Rückkopplungssignal 10 zu erzeugen, indem die Anzahl der Anstiegsflanken eines Ausgangssignals 17 aus dem DCO 2 gezählt wird; und einen Zeit/Digital-Wandler (Time-to-Digital Converter, TDC) 18, der dafür ausgelegt ist, anhand von DCO-Ausgangssignalen 19 ein fraktionales Korrektursignal ε[k] zu bestimmen, das mit dem Rückkopplungssignal 10 vom Bezugsphasensignal 8 abgezogen wird.
  • Spezieller wird gemäß der vorliegenden Lehre im normalen Betrieb der digitalen PLL 1 das digitale Phasenfehlersignal 11 digital durch das digitale Filter 12 gefiltert, um einen digitalen Grobregelungseingang 13 und einen digitalen Feinregelungseingang 14 zu erzeugen, die es ermöglichen, den DCO 2 auf eine gewünschte Frequenz abzustimmen, wie im Folgenden noch ausführlicher beschrieben wird.
  • stellt eine digitale PLL 1 gemäß der vorliegenden Lehre während eines Kalibriermodus dar, in dem der Eingang 6 der digitalen PLL derart geschaltet ist, dass er über eine Schleife 20 mit dem Feinausgang 14 des digitalen Filters 12 verbunden ist, um das im normalen Betriebsmodus bereitgestellte FCW zu ersetzen.
  • Ein Kalibrieralgorithmus der digitalen PLL 1 gemäß der vorliegenden Lehre wird nun unter Bezugnahme auf und ausführlicher beschrieben.
  • Um die Anpassung des digitalen Regelungseingangs zu ermöglichen, ist der Kalibrieralgorithmus der digitalen PLL 1 dafür ausgelegt, zunächst den DCO-Ausgangsfrequenzwert an den Kreuzungspunkten zu finden. Für einen ersten Wert n des digitalen Grobregelungseingangs 13, d. h., ein erstes Band n des DCO 2 wie beispielsweise in dargestellt, wird der digitale Feinregelungseingang 14 des DCO zunächst in Operation 30 auf einen vorbestimmten oberen ersten digitalen Regelungseingangsschwellwert eingestellt. Anschließend wird die digitale PLL 1 in Operation 31 neu konfiguriert, indem das digitale Filter 12 über die Schleife 20 mit dem Eingang 6 der digitalen PLL verbunden wird, wie in gezeigt, um so in Operation 32 ein FCWn zu erfassen, das die digitale PLL auf den vorbestimmten oberen ersten digitalen Regelungseingangsschwellwert für das betreffende DCO-Band n einrastet. Anders ausgedrückt: Das erfasste FCWn entspricht einer Frequenz, die vom DCO 2 in Reaktion auf den vorbestimmten oberen digitalen Regelungseingangsschwellwert im Band n des DCO 2 erzeugt wird.
  • Nachdem das FCWn für das erste Band n des DCO 2 erfasst ist, wird die digitale PLL 1 in Operation 33 auf ihre normale Konfiguration zurückgesetzt, wie in gezeigt, das heißt, ohne dass das digitale Filter 12 mit dem Eingang 6 der digitalen PLL verbunden ist. Das DCO-Band wird anschließend in Operation 34 auf ein oberes zweites Band n+1 hochgesetzt, indem der Wert des digitalen Grobregelungseingangs 13 angepasst wird, und das Frequenzeingangs-FCW zur digitalen PLL 1 wird in Operation 35 fest auf den zuvor erfassten Wert FCWn eingestellt, um zu ermöglichen, dass die digitale PLL 1 auf den entsprechenden digitalen Feinregelungseingang 14 des DCO 2, Fein n+1, einrastet. Der digitale Regelungseingang Fein n+1 wird anschließend in Operation 36 in einer Nachschlagtabelle 3A des Speichers 3 der digitalen PLL 1 gespeichert, zugeordnet zu dem entsprechenden DCO-Band. Danach werden das Erfassen des FCWn und das Speichern des digitalen Feinregelungseingangs Fein n+1 nacheinander für jedes Band des DCO 2 ausgeführt, so dass der gesamte Frequenzbereich der digitalen PLL 1 abgedeckt ist.
  • Daher kann, wie in besser zu sehen, der obere erste digitale Regelungseingangsschwellwert in Band n dieselbe Frequenz erzeugen wie der digitale Regelungseingang Fein n+1 im angrenzenden Band n+1. Anders ausgedrückt: Der digitale Regelungseingang Fein n+1 veranlasst den DCO 2, eine Frequenz zu erzeugen, die dem FCWn im Band n+1 des DCO, das an das Band n angrenzt, entspricht. Das FCWn entspricht der Frequenz des Kreuzungspunkts zwischen den beiden angrenzenden DCO-Bändern n und n+1.
  • Vorteilhafterweise wird, da der erste digitale Regelungseingangsschwellwert ein einzelner, programmierbarer Festwert ist, jeweils nur ein digitaler Feinregelungseingang Fein n+1 pro Band des DCO 2 gespeichert, wodurch der Speicherbedarf für die Ausführung der Kalibrierung der digitalen PLL 1 gemäß der vorliegenden Lehre verringert wird.
  • In einem normalen Betriebsmodus der digitalen PLL 1 gemäß der vorliegenden Lehre wird der digitale Feinregelungseingang Fein n+1, der während des Kalibriermodus erfasst wurde, herangezogen, um den digitalen Feinregelungseingang 14 des DCO 2 an den Bandübergängen anzupassen, weshalb eine lineare Rampe erzeugt wird, das heißt, ein Signal, das mit der Zeit linear ansteigt oder abfällt.
  • Im normalen Betrieb der digitalen PLL 1, ein Rampensignal erzeugend, für einen Wert des digitalen Grobregelungseingangs 13 entsprechend einem DCO-Band n, wird, falls der aktuelle digitale Feinregelungseingang 14 höher ist als der erste digitale Regelungseingangsschwellwert, der aktuelle digitale Feinregelungseingang 14 um die Differenz zwischen dem ersten digitalen Regelungseingangsschwellwert und dem im Speicher gespeicherten digitalen Feinregelungseingang Fein n+1 verringert, und der digitale Grobregelungseingang 13 wird um 1 auf n+1 erhöht, entsprechend dem oberen angrenzenden DCO-Band n+1. Somit ist, da der erste digitale Regelungseingangsschwellwert im Band n dieselbe Frequenz erzeugt wie der digitale Regelungseingang Fein n+1 im angrenzenden Band n+1, bei einem Wechsel des DCO-Bandes die Kontinuität der Frequenz der Rampe sichergestellt.
  • Andererseits, für den Wert n+1 des digitalen Grobregelungseingangs 13 entsprechend dem DCO-Band n+1, wird, falls der aktuelle digitale Feinregelungseingang 14 niedriger ist als der im Speicher 3 gespeicherte digitale Feinregelungseingang Fein n+1, der aktuelle digitale Feinregelungseingang 14 um die Differenz zwischen dem ersten digitalen Regelungseingangsschwellwert und dem im Speicher gespeicherten digitalen Feinregelungseingang Fein n+1 erhöht, und der digitale Grobregelungseingang 13 wird um 1 auf n gesenkt, entsprechend dem unteren angrenzenden DCO-Band n. Auch hier kann beim Wechsel des DCO-Bandes die Kontinuität der Frequenz der Rampe sichergestellt werden.
  • Es ist einzusehen, dass in Implementierungen, durch die nur ein digitaler Feinregelungseingang Fein n+1 für jedes DCO-Band gespeichert wird, ein gewisser Bereich für die Frequenzerzeugung verloren geht, das der digitale Feinregelungseingang 14 typischerweise nicht über den ersten digitalen Regelungseingangsschwellwert hinausgeht. Dieser Bereich kann nach demselben Prinzip durch Berechnen und Speichern eines digitalen Feinregelungseingangs sowohl für das obere als auch für das untere Band vergrößert werden, wodurch sich sowohl der Speicherbedarf als auch die Kalibrierzeit verdoppeln. Zu diesem Zweck kann der Prozess des Beschaffens des FCWn und Speicherns des digitalen Feinregelungseingangs in jedem Band wiederholt werden, indem ein unterer digitaler Regelungseingangsschwellwert als Gegenstück zum oberen digitalen Regelungseingangsschwellwert eingestellt wird wie vorstehend beschrieben, und indem in das untere Band gewechselt wird, um den digitalen Feinregelungseingang zu erfassen, der dieselbe Frequenz in diesem unteren Band erzeugt.
  • Spezieller wird so für jedes Band n des DCO 2 der digitale DCO-Feinregelungseingang 14 in Operation 30 auf einen vorbestimmten unteren ersten digitalen Regelungseingangsschwellwert eingestellt, wie in dargestellt. Anschließend wird die digitale PLL 1 in Operation 31 neu konfiguriert, indem das digitale Filter 12 über die Schleife 20 mit dem Eingang 6 der digitalen PLL verbunden wird, um so in Operation 32 ein FCWn zu erfassen, das die digitale PLL auf den vorbestimmten unteren ersten digitalen Regelungseingangsschwellwert für das betreffende DCO-Band n einrastet. Danach wird die digitale PLL 1 in Operation 33 wieder in ihre normale Konfiguration zurückgesetzt, und das DCO-Band wird anschließend in Operation 34 auf ein unteres zweites Band n-1 herabgesetzt, indem der Wert des digitalen Grobregelungseingangs 13 angepasst wird, und das Frequenzeingangs-FCW zur digitalen PLL 1 wird in Operation 35 fest auf den zuvor erfassten Wert FCWn eingestellt, um zu ermöglichen, dass die digitale PLL 1 auf den entsprechenden digitalen Feinregelungseingang 14 des DCO 2, Fein n-1, einrastet. Der digitale Regelungseingang Fein n-1 wird anschließend in Operation 36 in der Nachschlagtabelle 3A des Speichers 3 der digitalen PLL 1 gespeichert. Danach werden das Erfassen des FCWn und das Speichern des digitalen Feinregelungseingangs Fein n-1 nacheinander für jedes Band des DCO 2 ausgeführt, so dass der gesamte Frequenzbereich der digitalen PLL 1 abgedeckt ist. Daher erzeugt, wie in gezeigt, der untere erste digitale Regelungseingangsschwellwert in Band n dieselbe Frequenz wie der digitale Regelungseingang Fein n-1 im angrenzenden Band n-1 in gleicher Weise wie vorstehend im Hinblick auf den oberen ersten digitalen Regelungseingangsschwellwert beschrieben. Der digitale Regelungseingang Fein n-1 veranlasst den DCO 2, eine Frequenz zu erzeugen, die dem FCWn im Band n-1 des DCO, das an das Band n angrenzt, entspricht. Das FCWn entspricht der Frequenz des Kreuzungspunkts zwischen den beiden angrenzenden DCO-Bändern n und n-1.
  • In einem anderen Kalibriermodus der digitalen PLL 1 gemäß der vorliegenden Lehre kann eine Kalibrierung über PVT-Bänder vorgesehen sein. Die Kalibrierung über PVT-Bänder ist ähnlich der vorstehend beschriebenen Grobbandkalibrierung. Für die PVT-Kalibrierung wird ein erster Grobbandschwellwert gesetzt, und eine Feinregelung wird konstant gehalten, während in dem vorstehend beschriebenen Kalibriermodus mit neu konfigurierter digitaler PLL ein FCWn erfasst wird. Danach wird die digitale PLL 1 wieder in ihren normalen Betriebsmodus zurückgesetzt, und das PVT-Band wird erhöht oder verringert. Das FCW wird auf das FCWn eingestellt, um einen zweiten Grobbandwert zu erfassen, der gespeichert wird. In diesem Fall erzeugt der erste Grobbandwert im ersten PVT-Band dieselbe Frequenz wie der zweite Grobbandwert im zweiten PVT-Band.
  • stellt ein Kalibrierverfahren über PVT-Bänder einer PLL gemäß der vorliegenden Lehre dar. Die PVT-Kalibrierung wird unter Bezugnahme auf die vorstehend beschriebene digitale PLL 1 beschrieben, allerdings ist einzusehen, dass das PVT-Kalibrierverfahren gleichermaßen auch auf andere PLLs gemäß der vorliegenden Lehre Anwendung findet. Für jedes PVT-Band m des DCO 2 wird der digitale DCO-Grobregelungseingang 14 in Operation 600 auf einen vorbestimmten ersten digitalen Regelungseingangsschwellwert eingestellt. Anschließend wird die digitale PLL 1 in Operation 601 neu konfiguriert, indem das digitale Filter 12 über die Schleife 20 mit dem Eingang 6 der digitalen PLL verbunden wird, um so in Operation 602 ein FCWm zu erfassen, das die digitale PLL auf den vorbestimmten ersten digitalen Regelungseingangsschwellwert für das betreffende PVT-Band m des DCO 2 einrastet. Danach wird die digitale PLL 1 in Operation 603 wieder in ihre normale Konfiguration zurückgesetzt, und das PVT-Band des DCO 2 wird anschließend in Operation 604 auf ein unteres zweites Band m-1 herabgesetzt. Es ist einzusehen, dass an dieser Stelle das PVT-Band des DCO 2 in Operation 604 auch auf ein oberes zweites Band m+1 heraufgesetzt werden kann. Das Frequenzeingangs-FCW zur digitalen PLL 1 wird in Operation 605 fest auf den zuvor erfassten Wert FCWm eingestellt, um zu ermöglichen, dass die digitale PLL 1 auf den entsprechenden digitalen Grobregelungseingang des DCO 2 einrastet, der dann in Operation 606 in der Nachschlagtabelle 3A des Speichers 3 der digitalen PLL 1 gespeichert wird. Das Erfassen des FCWm und das Speichern des digitalen Grobregelungseingangs werden dann nacheinander für jedes PVT-Band m des DCO 2 ausgeführt, so dass der gesamte PVT-Bereich der digitalen PLL 1 abgedeckt ist, in gleicher Weise wie vorstehend im Hinblick auf den oberen und den unteren ersten digitalen Regelungseingangsschwellwert beschrieben. Während dieser PVT-Kalibrierung ist der Feinregelungseingang auf einen konstanten Wert eingestellt.
  • stellt eine schematische Blockarchitektur einer weiteren beispielhaften digitalen PLL-Schaltung 41 gemäß der vorliegenden Lehre dar, die ebenfalls viele der herkömmlich anzutreffenden Nichtlinearitätseffekte von Rampen beseitigt.
  • Wie in gezeigt, umfasst die digitale PLL-Schaltung 41 allgemein einen digital gesteuerten Mehrband-Oszillator (DCO) 42 und einen Speicher 43, der dafür ausgelegt ist, einen digitalen Regelungseingang 44A für den DCO zu speichern.
  • Wie in zu sehen, umfasst die digitale PLL-Schaltung 41 ferner einen Phasenakkumulator 45, der dafür ausgelegt ist, ein Frequenzbefehlswort FCWf an einem Eingang 46A der digitalen PLL-Schaltung 41 zu akkumulieren, das zuvor in einem Sigma-Delta-Modulator 47 bearbeitet wurde, und ein akkumuliertes Signal an einen Frequenzteiler 48 bereitzustellen. Der Frequenzteiler 48 kann ferner ein Phasensignal 50A für einen Phasenfrequenzdetektor (PD/TDC) 49 erzeugen, indem er ein Ausgangssignal 50B vom DCO 42 teilt.
  • Der Phasenfrequenzdetektor 49 ist dafür ausgelegt, eine Frequenzdifferenz und eine Phasendifferenz zwischen dem Bezugsphasensignal 50A und einer analogen Bezugseingangsfrequenz fref 46B zu erkennen, um dadurch ein digitales Phasenfehlersignal 51 zu erzeugen. Die Schaltung kann ferner ein digitales Tiefpassfilter (Low Pass Filter, LPF) 52 zum Erzeugen der digitalen Fein- und Grobregelungseingänge 53, 54 zum DCO 42 gemäß dem digitalen Phasenfehlersignal 51 umfassen. Der DCO 42 ist mit dem Filter 52 gekoppelt und ist dafür ausgelegt, in Reaktion auf den Regelungseingang 53, 54 ein DCO-Ausgangssignal 55 der Frequenz fout zu erzeugen.
  • Im normalen Betrieb der digitalen PLL 41 gemäß der vorliegenden Lehre wird das digitale Phasenfehlersignal 51 digital durch das digitale Schleifenfilter 52 gefiltert, um einen digitalen Grobregelungseingang 53 und einen digitalen Feinregelungseingang 54 zu erzeugen, die es ermöglichen, den DCO 42 auf eine gewünschte Frequenz abzustimmen, ähnlich wie vorstehend im Hinblick auf die digitale PLL 1 von beschrieben.
  • stellt die digitale PLL 41 von gemäß der vorliegenden Lehre während eines Kalibriermodus dar, in dem der Eingang 46A der digitalen PLL 41 derart geschaltet ist, dass er über eine Schleife 56 mit dem Feinausgang 54 des digitalen Filters 52 verbunden ist, um das im normalen Betriebsmodus bereitgestellte FCWf zu ersetzen.
  • Wie sich für den Fachmann auf diesem Gebiet versteht, kann der Kalibrieralgorithmus der digitalen PLL 41 gemäß der vorliegenden Lehre in ähnlicher Weise ausgeführt werden wie der Kalibrieralgorithmus der digitalen PLL 1, die vorstehend unter Bezugnahme auf und beschrieben wurde. Es ist einzusehen, dass der Betriebsmodus der digitalen PLL 41 gemäß der vorliegenden Lehre ähnlich dem Betriebsmodus der digitalen PLL 1 gemäß der vorliegenden Lehre ist, und der Fachmann wird ähnliche Vorteile darin erkennen.
  • Im Kalibrieralgorithmus der digitalen PLL 41 wird für einen ersten Wert n des digitalen Grobregelungseingangs 53 des DCO 42 der digitale Feinregelungseingang 54 des DCO zunächst auf einen vorbestimmten oberen ersten digitalen Regelungseingangsschwellwert eingestellt. Anschließend wird die digitale PLL 41 neu konfiguriert, indem das digitale Filter 52 über die Schleife 56 mit dem Eingang 46A der digitalen PLL verbunden wird, wie in gezeigt, um so ein FCW zu erfassen, das die digitale PLL auf den vorbestimmten oberen ersten digitalen Regelungseingangsschwellwert für das betreffende DCO-Band n einrastet.
  • Nachdem das FCW für das erste Band n des DCO 42 erfasst ist, wird die digitale PLL 41 auf ihre normale Konfiguration zurückgesetzt, wie in gezeigt, das heißt, ohne dass das digitale Filter 52 mit dem Eingang 46A der digitalen PLL verbunden ist. Das DCO-Band wird anschließend auf ein oberes zweites Band n+1 hochgesetzt, indem der Wert des digitalen Grobregelungseingangs 53 angepasst wird, und das Frequenzeingangs-FCW zur digitalen PLL 41 wird fest auf den zuvor erfassten Wert FCW eingestellt, um zu ermöglichen, dass die digitale PLL 41 auf den entsprechenden digitalen Feinregelungseingang 54 des DCO 42, Fein n+1, einrastet. Der digitale Regelungseingang Fein n+1 wird anschließend in einer Nachschlagtabelle 43A des Speichers 43 der digitalen PLL 41 gespeichert, zugeordnet zu dem entsprechenden DCO-Band. Danach werden das Erfassen des FCW und das Speichern des digitalen Feinregelungseingangs Fein n+1 nacheinander für jedes Band des DCO 42 ausgeführt, so dass der gesamte Frequenzbereich der digitalen PLL 41 abgedeckt ist.
  • In einem normalen Betriebsmodus der digitalen PLL 41 gemäß der vorliegenden Lehre wird der digitale Feinregelungseingang Fein n+1, der während des Kalibriermodus erfasst wurde, herangezogen, um den digitalen Feinregelungseingang 54 des DCO 42 an den Bandübergängen anzupassen, weshalb eine lineare Frequenzrampe erzeugt wird.
  • stellt eine schematische Blockarchitektur einer beispielhaften Ladungspumpe-PLL 61 gemäß der vorliegenden Lehre dar, die ebenfalls viele der herkömmlich anzutreffenden Nichtlinearitätseffekte von Rampen beseitigt.
  • Wie in gezeigt, umfasst die PLL-Schaltung 61 allgemein einen spannungsgesteuerten Mehrband-Oszillator 62 und einen Speicher 63, der dafür ausgelegt ist, einen Regelungseingang 64A für den Oszillator 62 zu speichern. Ein Digital/Analog-Wandlerelement 64B ist zwischen dem Speicher 63 und dem Oszillator 62 eingesetzt, um einen im Speicher 63 gespeicherten digitalen Regelungseingang umzuwandeln und an den Oszillator 62 einen geeigneten analogen Regelungseingang bereitzustellen.
  • Wie vorstehend bereits im Fall eines Mehrband-DCO beschrieben, umfasst ein Mehrband-Oszillator wenigstens einen Eingang, der ein Frequenzband eines vom Oszillator erzeugten Ausgangssignals bestimmt.
  • Genauer umfasst, wie in dargestellt, die PLL-Schaltung 61 ferner einen Phasenakkumulator 67, der dafür ausgelegt ist, ein Frequenzbefehlswort FCW mit einem ganzzahligen Teil FCWint 76A und einem fraktionalen Teil FCWf 76B an einem Eingang der PLL-Schaltung 61 zu akkumulieren, wobei der fraktionale Teil FCWf 76B zuvor in einem Sigma-Delta-Modulator 65 bearbeitet wurde, und ein akkumuliertes Signal 79 an einen Frequenzteiler 68 bereitzustellen. Der Frequenzteiler 68 kann ferner ein Bezugsphasensignal 70 erzeugen, indem er ein Ausgangssignal 77 vom Oszillator 62 teilt.
  • Ein Phasenfrequenzdetektor (PD) 69 zum Erkennen einer Frequenzdifferenz und einer Phasendifferenz zwischen dem Bezugsphasensignal 70 und einer Bezugseingangsfrequenz ωref 66 kann bereitgestellt werden, um dadurch ein Phasenfehlersignal 71 zu erzeugen. Die Schaltung kann ferner eine Filterschleife 72 zum Erzeugen des Regelungseingangs 73, 74 zum Oszillator 62 gemäß dem Phasenfehlersignal 71 umfassen. Der Oszillator 62 kann mit dem Filter 72 gekoppelt sein und ist dafür ausgelegt, in Reaktion auf den Regelungseingang 64A, 73, 74 ein Oszillator-Ausgangssignal 75 der Frequenz ωout zu erzeugen.
  • Gemäß der vorliegenden Lehre wird im normalen Betrieb der PLL 61 das Phasenfehlersignal 71 durch das Schleifenfilter 72 gefiltert, um einen Grobregelungseingang 73 als digitales Wort für den Oszillator 62 und einen Feinregelungseingang 74 als analogen Spannungseingang für den Oszillator 62 zu erzeugen, die es ermöglichen, den Oszillator 62 auf eine gewünschte Frequenz abzustimmen, wie im Folgenden noch ausführlicher beschrieben wird.
  • stellt die PLL 61 gemäß der vorliegenden Lehre während eines Kalibriermodus dar, in dem der Eingang der PLL 61 derart geschaltet ist, dass er über eine Schleife 80 mit dem Feinausgang 74 des Filters 72 verbunden ist, um das im normalen Betriebsmodus bereitgestellte FCW (FCWint sowie FCWf) zu ersetzen. Vorteilhafterweise kann ein Analog/Digital-Wandlerelement 78 eingesetzt sein, um den analogen Spannungsfeinausgang 74 in ein digitales Signal umzuwandeln, das dem Phasenakkumulator 67 zugeführt wird.
  • Der Kalibrieralgorithmus der PLL 61 gemäß der vorliegenden Lehre ähnelt dem Kalibrieralgorithmus der digitalen PLL-Schaltung 1, die vorstehend unter Bezugnahme auf und beschrieben wurde, und ist von einem Fachmann sehr leicht zu implementieren.
  • Kurz gesagt, ist der Kalibrieralgorithmus der PLL 61 dafür ausgelegt, zunächst den Oszillator-Ausgangsfrequenzwert an den Kreuzungspunkten zu finden. Für einen ersten Wert n des Grobregelungseingangs 73 wird der Feinregelungseingang 74 des Oszillators zunächst in Operation 30 auf einen vorbestimmten oberen ersten digitalen Regelungseingangsschwellwert eingestellt. Anschließend wird die PLL 61 in Operation 31 neu konfiguriert, indem das Filter 72 über das Analog/Digital-Wandlerelement 78 und die Schleife 80 mit dem Eingang 76A, 76B der PLL verbunden wird, wie in gezeigt, um so in Operation 32 ein FCWn zu erfassen, das die PLL auf den vorbestimmten ersten Regelungseingangsschwellwert für das betreffende Oszillatorband n einrastet.
  • Nachdem das FCWn für das erste Band n des Oszillators 62 erfasst ist, wird die PLL 61 in Operation 33 auf ihre normale Konfiguration zurückgesetzt, wie in gezeigt, das heißt, ohne dass das Filter 72 mit dem Eingang 76A, 76B der PLL verbunden ist. Das Oszillatorband wird anschließend in Operation 34 auf ein oberes zweites Band n+1 hochgesetzt, indem der Wert des Grobregelungseingangs 73 angepasst wird, und das Frequenzeingangs-FCW zur PLL 61 wird in Operation 35 fest auf den zuvor erfassten Wert FCWn eingestellt, um zu ermöglichen, dass die PLL 61 auf den entsprechenden Feinregelungseingang 74 des Oszillators 62, Fein n+1, einrastet. Der Regelungseingang Fein n+1 wird anschließend in Operation 36 in einer Nachschlagtabelle 63A des Speichers 63 der PLL 61 gespeichert. Danach werden das Erfassen des FCWn und das Speichern des Feinregelungseingangs Fein n+1 nacheinander für jedes Band des Oszillators 62 ausgeführt, so dass der gesamte Frequenzbereich der PLL 61 abgedeckt ist.
  • Vorteilhafterweise wird, ähnlich der vorstehend beschriebenen Kalibrierung der digitalen PLL, jeweils nur ein Feinregelungseingang Fein n+1 pro Band des Oszillators 62 gespeichert, wodurch der Speicherbedarf für die Ausführung der Kalibrierung der PLL 61 gemäß der vorliegenden Lehre verringert wird.
  • In einem normalen Betriebsmodus der PLL 61 gemäß der vorliegenden Lehre wird der Feinregelungseingang Fein n+1, der während des Kalibriermodus erfasst wurde, herangezogen, um den Feinregelungseingang 74 des Oszillators 62 an den Bandübergängen anzupassen, weshalb eine lineare Rampe erzeugt wird.
  • Es ist einzusehen, dass der Betriebsmodus der PLL 61 gemäß der vorliegenden Lehre ähnlich dem Betriebsmodus der digitalen PLL 1 gemäß der vorliegenden Lehre ist, und der Fachmann wird ähnliche Vorteile darin erkennen.
  • Allgemein können PLLs in zwei Betriebsarten betrieben werden, abhängig vom Schleifenfiltertyp. Eine PLL im Typ-I-Modus hat keinen Integrierer auf dem Schleifenfilter, was ein schnelleres Ansprechen in der Frequenz, jedoch eine Zunahme des Rauschens bei der Ausgangsfrequenz bedeutet. Andererseits erlaubt eine PLL im Typ-II-Modus ein besseres Signal, ist jedoch langsamer in der Nachführung von Änderungen und beim Einrasten auf die Zielfrequenz. Gemäß einem Aspekt erfolgt das Erfassen des FCW durch die PLL wie vorstehend beschrieben mit den digitalen PLLs 1, 41 oder der PLL 61 im Typ-I-Modus, um das FCW schnell und exakt zu finden.
  • Es ist einzusehen, dass eine gemäß der vorliegenden Lehre bereitgestellte digitale PLL oder PLL eine Reihe von Vorteilen bieten kann. Durch das Anpassen der Frequenzbrüche an den Übergängen der Oszillatorbänder mithilfe des Kalibrieralgorithmus und des im Speicher der PLL gespeicherten digitalen Regelungseingangs kann durch die PLL eine hochlineare Rampe erzeugt werden.
  • Wenn der Kalibrieralgorithmus gemäß der vorliegenden Lehre auf die groben Oszillatorbänder zur Anwendung kommt, und falls die PVT pro Band im Wesentlichen fest ist, kann der Kalibrieralgorithmus mit lediglich der Speicherkapazität für einen einzigen digitalen Regelungseingang pro Band implementiert werden.
  • Darüber hinaus kann die Kalibrierung der vorliegenden PLL schnell genug sein, dass eine Kalibrierung im laufenden Betrieb möglich ist, um Temperatur- und Spannungsschwankungen auszugleichen.
  • Bei einer Implementierung der digitalen PLL 1 gemäß der vorliegenden Lehre wurden die Kalibrierdaten zum Beispiel in einer Nachschlagtabelle mit 16 Bits Speicher pro DCO-Band gespeichert, bzw. 256 Bits insgesamt bei 16 Bändern, und die Zeit für die Kalibrierung wäre 5 Mikrosekunden pro Band oder 640 Mikrosekunden insgesamt.
  • stellt schematisch ein FMCW-Radarsystem 100 dar, das eine digitale PLL 110 gemäß der vorliegenden Anmeldung enthält. Die digitale PLL 110 kann gemäß einem der Prinzipien und Vorteile digitaler PLLs implementiert sein, die hier erörtert werden. Es versteht sich, dass das FMCW-Radarsystem 100 alternativ eine PLL mit Mehrband-Oszillator gemäß der vorliegenden Lehre enthalten und ähnliche Ziele erreichen könnte.
  • Das Radarsystem 100 umfasst einen Frequenzrampengenerator 101 zum Erzeugen eines Frequenzrampensignals und die digitale PLL 110 umfassend. Der Frequenzrampengenerator 101 ist mit einem Sendeempfänger 102 zum Senden und Empfangen des Frequenzrampensignals verbunden. Das Radarsystem 100 umfasst außerdem einen Komparator 103 zum Vergleichen der durch den Sendeempfänger 102 gesendeten und empfangenen Signale. Das gesendete Signal 105 wird durch ein Objekt 104 reflektiert und kehrt als reflektiertes Signal 106 zum Sendeempfänger 102 zurück. Beide Signale 105, 106 werden herangezogen, um die Entfernung d zwischen dem Objekt 104 und dem Radarsystem 100 zu bestimmen.
  • In einer spezifischen Ausführungsform kann das FMCW-Radarsystem 100 gemäß der vorliegenden Lehre in ein Fahrzeug eingebaut sein, beispielsweise als Teil eines weiterentwickelten Fahrerassistenzsystems (Advanced Driver Assistance System, ADAS).
  • stellt einen Frequenz-zu-Zeit-Graphen der, der die Frequenz f des gesendeten Signals 105 zeigt, moduliert in Form einer Rampe 107, die von der digitalen PLL 110 des FMCW-Radarsystems 100 erzeugt wird. Wie in weiter dargestellt, weist das empfangene Signal 106 dieselbe Modulation auf wie das gesendete Signal 105, jedoch um einen Zeitraum td verschoben, der gleich der Flugzeit des Signals über die Entfernung d ( ) zwischen dem Objekt 104 ( ) und dem Radarsystem 100 ( ) und zurück ist. Die Frequenz der Rampe 107 schwankt innerhalb eines spezifischen Frequenzbandes oder einer Bandbreite 108, auch als Überstreichfrequenz fs bezeichnet, das einen unteren Frequenzgrenzwert f0 und einen oberen Frequenzgrenzwert fm definiert. Beispielsweise kann in einer Implementierung des vorliegenden Rädarsystems der untere Grenzwert f0 bei 77 GHz liegen und die Bandbreite 4 GHz betragen.
  • Vorteilhafterweise erzeugt die digitale PLL 110 gemäß der vorliegenden Anmeldung eine lineare Rampe 107, die impliziert, dass die Frequenzdifferenz fb zwischen dem gesendeten Signal 105 und dem reflektierten Signal 106, auch als Schwebungsfrequenz bezeichnet, über die Zeit konstant bleibt. Dies erlaubt im Gegenzug eine direkte Beziehung zwischen dieser Schwebungsfrequenz fb und der Entfernung d, wobei c die Lichtgeschwindigkeit und ts die Überstreichzeit der Rampe 107 ist, wie durch Gleichung 1 dargestellt: d = c * t s * f b 2 * f s
    Figure DE102016112168B4_0001
  • Es ist leicht zu verstehen, dass Nichtlinearitäten in der Frequenzrampe in fehlerhaften Messungen der Schwebungsfrequenz fb resultieren und zu einer unzureichenden Radarauflösung führen. Dank des in der vorliegenden Anmeldung beschriebenen Kalibrieralgorithmus kann die digitale Ausgangs-PLL gemäß der vorliegenden Lehre den DCO-Abstimmbereich überstreichen, ohne dass es bei der Kreuzung von Bändern zu signifikanten Frequenzbrüchen kommt, wodurch eine hochlineare Rampe und somit eine exakte Bestimmung der Position des Objekts 103 sowie eine hohe Radarauflösung bereitgestellt werden.
  • Es ist jedoch nicht beabsichtigt, die vorliegende Lehre auf irgendeine Reihe von Vorteilen oder Merkmalen zu beschränken, da Modifikationen vorgenommen werden können, ohne den Geist und Schutzbereich der vorliegenden Lehre zu verlassen.
  • Eine digitale PLL oder PLL gemäß der vorliegenden Lehre kann in verschiedenen elektronischen Vorrichtungen implementiert werden. Beispiele elektronischer Vorrichtungen können, ohne darauf beschränkt zu sein, Unterhaltungselektronikprodukte, Teile von Unterhaltungselektronikprodukten, elektronische Systeme für Fahrzeuge, elektronische Radarsysteme, elektronische Prüfausrüstung, drahtlose Kommunikationsinfrastruktur etc. ebenso einschließen wie Schaltungen optischer Netze oder anderer Kommunikationsnetze und Plattentreiberschaltungen.
  • Sofern der Zusammenhang nicht ausdrücklich etwas anderes verlangt, sind in Beschreibung und Ansprüchen die Begriffe „umfassen“, „umfassend“, „einschließen“, „einschließend“ und dergleichen im einschließenden Sinne zu verstehen, nicht im ausschließenden oder erschöpfenden Sinne; das heißt, im Sinne von „einschließend, jedoch nicht beschränkt auf“. Die Wörter „gekoppelt“ oder „verbunden“ wie allgemein hier verwendet beziehen sich auf zwei oder mehrere Elemente, die entweder direkt verbunden sind oder mittels eines oder mehrerer Zwischenelemente verbunden sind. Darüber hinaus sollen sich die Ausdrücke „hier“, „vorstehend“, „nachstehend“ sowie Ausdrücke ähnlicher Bedeutung, soweit sie in der vorliegenden Anmeldung verwendet werden, auf die vorliegende Anmeldung als Ganzes und nicht auf bestimmte Teile der vorliegenden Anmeldung beziehen. Soweit es der Kontext zulässt, können Ausdrücke in der Singular- oder Pluralform auch die Plural- bzw. Singularform einschließen. Das Wort „oder“ in Bezug auf eine Liste von zwei oder mehr Positionen soll alle nachstehenden Interpretationen dieses Wortes abdecken: eine beliebige der Positionen in der Liste, alle Positionen in der Liste sowie eine beliebige Kombination der Positionen in der Liste. Alle hier angeführten numerischen Werte sollen ähnliche Werte innerhalb eines Messfehlers einschließen.
  • Die hier enthaltenen Lehren können auf andere Systeme zur Anwendung kommen, nicht notwendigerweise bei den vorstehend beschriebenen Schaltungen. Die Elemente und Funktionen der verschiedenen vorstehend beschriebenen Ausführungsformen oder Aspekte können kombiniert werden, um weitere Ausführungsformen oder Aspekte bereitzustellen. Die hier erörterten Verfahrensschritte können in jeder geeigneten Reihenfolge ausgeführt werden. Außerdem können die hier erörterten Verfahrensschritte nacheinander oder parallel ausgeführt werden wie jeweils angemessen.
  • Auch wenn verschiedene Ausführungsformen oder Aspekte beschrieben wurden, wurden diese Ausführungsformen bzw. Aspekte lediglich beispielhaft angegeben, und es ist nicht beabsichtigt, hierdurch den Schutzumfang der Offenbarung einzuschränken. Tatsächlich können die hier beschriebenen neuartigen Verfahren und Schaltungen in vielfältigen anderen Formen ausgeführt werden. Weiterhin können verschiedene Weglassungen, Ersetzungen und Änderungen der hier beschriebenen Verfahren und Schaltungen vorgenommen werden, ohne vom Wesen der Offenbarung abzuweichen. Die beigefügten Patentansprüche und ihre Entsprechungen sollen derartige Formen oder Modifikationen abdecken, die in den Schutzbereich und das Wesen der Offenbarung fallen. Entsprechend ist der Schutzumfang der vorliegenden Erfindung unter Bezug auf die Patentansprüche definiert.

Claims (18)

  1. Phasenregelschleife (PLL) (1, 41, 61), umfassend einen Mehrband-Oszillator (2, 42, 62) und einen Speicher (3, 43, 63), der dafür ausgelegt ist, Regelungseingänge (4A, 44A, 64A) für den Oszillator (2,42, 62) zu speichern, wobei die PLL (1, 41, 61) in einem Kalibriermodus betreibbar ist, in dem die PLL (1, 41, 61) dafür ausgelegt ist: ein frequenzgeregeltes Wort (Frequency Controlled Word, FCW) für die PLL zu erfassen, das einer vom Oszillator (2, 42, 62) in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators (2, 42, 62) erzeugten Frequenz entspricht; eine Frequenz, die dem FCW entspricht, in einem zweiten Band des Oszillators (2, 42, 62), das an das erste Band angrenzt, zu erzeugen; und einen zweiten Regelungseingang zu identifizieren, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen, und den zweiten Regelungseingang im Speicher zu speichern; dadurch gekennzeichnet, dass die PLL ein Filter (12, 52, 72) umfasst, das dafür ausgelegt ist, in einem normalen Betriebsmodus der PLL an den Oszillator (2, 42, 62) einen Grobregelungseingang (14, 54, 74) und einen Feinregelungseingang (13, 53, 73) bereitzustellen, wobei das Filter (12, 52, 72) ferner dafür ausgelegt ist, im Kalibriermodus der PLL mit einem Eingang der PLL (1, 41, 61) verbunden zu werden, um das FCW zu erfassen.
  2. PLL nach Anspruch 1, wobei der erste Regelungseingangsschwellwert ein Feinregelungseingang (13, 53, 73) des Oszillators (2, 42, 62) ist.
  3. PLL nach einem der vorstehenden Ansprüche, wobei die PLL (1, 41, 61) dafür ausgelegt ist, das Erfassen, Erzeugen, Identifizieren und Speichern für jedes Band des Oszillators (2, 42, 62) nacheinander auszuführen.
  4. PLL nach einem der vorstehenden Ansprüche, wobei die PLL (1, 41, 61) ferner dafür ausgelegt ist, vor dem Erfassen des FCW den Regelungseingang (4A, 44A, 64A) auf den ersten Regelungseingangsschwellwert einzustellen.
  5. PLL nach einem der vorstehenden Ansprüche, wobei die PLL (1, 41, 61) ferner dafür ausgelegt ist, für jedes Band des Oszillators im Speicher einen weiteren Regelungseingang zu speichern, zur Erzeugung des FCW in einem anderen, angrenzenden Band des Oszillators.
  6. PLL gemäß einem der vorstehenden Ansprüche, wobei die PLL eine digitale PLL ist und der Oszillator ein digital gesteuerter Oszillator (Digitally Controlled Oscillator, DCO) ist, der dafür ausgelegt ist, einen digitalen Grobregelungseingang (14, 54, 74) und einen digitalen Feinregelungseingang (13, 53, 73) zu empfangen, wobei der erste Regelungseingangsschwellwert ein digitaler Feinregelungseingang (13, 53, 73) ist.
  7. FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar), die einen Frequenzrampengenerator, ausgelegt zum Erzeugen eines Frequenzrampensignals, sowie einen Sendeempfänger, der zum Senden und Empfangen des Frequenzrampensignals ausgelegt ist, umfasst, wobei der Frequenzrampengenerator eine Phasenregelschleife (PLL), die einen Mehrband-Oszillator umfasst, und einen Speicher, der dafür ausgelegt ist, Regelungseingänge für den Oszillator zu speichern, aufweist, wobei die PLL in einem Kalibriermodus betreibbar ist, in dem die PLL dafür ausgelegt ist: ein frequenzgeregeltes Wort (Frequency Controlled Word, FCW) für die PLL zu erfassen, das einer vom Oszillator in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators erzeugten Frequenz entspricht; eine Frequenz, die dem FCW entspricht, in einem zweiten Band des Oszillators, das an das erste Band angrenzt, zu erzeugen; und einen zweiten Regelungseingang zu identifizieren, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen, und den zweiten Regelungseingang im Speicher zu speichern dadurch gekennzeichnet, dass die PLL ein Filter (12, 52, 72) umfasst, das dafür ausgelegt ist, in einem normalen Betriebsmodus der PLL an den Oszillator einen Grobregelungseingang (14, 54, 74) und einen Feinregelungseingang (13, 53, 73) bereitzustellen, wobei das Filter (12, 52, 72) ferner dafür ausgelegt ist, im Kalibriermodus der PLL mit einem Eingang der PLL verbunden zu werden, um das FCW zu erfassen.
  8. FMCW-Radarvorrichtung nach Anspruch 7, wobei der erste Regelungseingangsschwellwert ein Feinregelungseingang (13, 53, 73) des Oszillators (2, 42, 62) ist.
  9. FMCW-Radarvorrichtung nach einem der Ansprüche 7 oder 8, wobei die PLL dafür ausgelegt ist, das Erfassen, Erzeugen, Identifizieren und Speichern für jedes Band des Oszillators (2, 42, 62) nacheinander auszuführen.
  10. FMCW-Radarvorrichtung nach einem der Ansprüche 7 bis 9, wobei die PLL ferner dafür ausgelegt ist, vor dem Erfassen des FCW einen Regelungseingang des Oszillators (2, 42, 62) auf den ersten Regelungseingangsschwellwert einzustellen.
  11. FMCW-Radarvorrichtung nach einem der Ansprüche 7 bis 10, wobei die PLL (1, 41, 61) ferner dafür ausgelegt ist, für jedes Band des Oszillators (2, 42, 62) in der Tabelle einen weiteren Regelungseingang zu speichern zur Erzeugung des FCW in einem anderen, angrenzenden Band des Oszillators.
  12. FMCW-Radarvorrichtung nach einem der Ansprüche 7 bis 11, wobei die PLL eine digitale PLL (1, 41, 61) ist und der Oszillator (2, 42, 62) der PLL ein digital gesteuerter Oszillator (Digitally Controlled Oscillator, DCO) ist, der dafür ausgelegt ist, einen digitalen Grobregelungseingang (14, 54, 74) und einen digitalen Feinregelungseingang (13, 53, 73) zu empfangen, wobei der erste digitale Regelungseingangsschwellwert ein digitaler Feinregelungseingang ist.
  13. Fahrzeug, das die FMCW-Radarvorrichtung (Frequency Modulated Continuous Wave, frequenzmoduliertes Dauerstrichradar) nach einem der Ansprüche 7 bis 12 umfasst.
  14. Frequenzkatibrierverfahren für eine Phasenregelschleife (PLL) (1, 41, 61), die einen Mehrband-Oszillator umfasst, wobei das Verfahren umfasst: Bereitstellen einer Nachschlagtabelle in einem Speicher der PLL, um einen Regelungseingang für den Oszillator (2, 42, 62) zu speichern; Erfassen eines frequenzgeregelten Wortes (Frequency Controlled Word, FCW) für die PLL (1, 41, 61), das einer vom Oszillator (2, 42, 62) in Reaktion auf einen ersten Regelungseingangsschwellwert in einem ersten Band des Oszillators (2, 42, 62) erzeugten Frequenz entspricht; und Erzeugen einer Frequenz, die dem FCW entspricht, in einem zweiten Band des Oszillators (2, 42, 62), das an das erste Band angrenzt; und Identifizieren eines zweiten Regelungseingangs, der den Oszillator veranlasst, die dem FCW entsprechende Frequenz zu erzeugen, und Speichern des zweiten Regelungseingangs im Speicher dadurch gekennzeichnet, dass einen Eingang der PLL mit einem Ausgang eines Filters (12, 52, 72) der PLL (1, 41, 61) verbunden wird, um das FCW zu erfassen, wobei der Oszillator (2, 42, 62) dafür ausgelegt ist, einen Grobregelungseingang (14, 54, 74) und einen Feinregelungseingang (13, 53, 73) zu empfangen, wobei der erste Regelungseingangsschwellwert ein Feinregelungseingang (13, 53, 73) ist.
  15. Verfahren nach einem der Ansprüche 14, ferner umfassend, vor dem Erfassen des FCW den Regelungseingang auf den ersten Regelungseingangsschwellwert einzustellen.
  16. Verfahren nach einem der Ansprüche 14 oder 15, wobei das Erfassen, Erzeugen, Identifizieren und Speichern für jedes Band des Oszillators (2, 42, 62) nacheinander ausgeführt wird.
  17. Verfahren nach einem der Ansprüche 14 bis 16, ferner umfassend, für jedes Band des Oszillators (2, 42, 62) in der Nachschlagtabelle einen weiteren Regelungseingang zu speichern zur Erzeugung des FCW in einem anderen, angrenzenden Band des Oszillators.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei die PLL eine digitale PLL (1, 41, 61) ist, der Oszillator ein digital gesteuerter Oszillator (Digitally Controlled Oscillator, DCO) (2, 42, 62) ist und das Verfahren umfasst, einen digitalen Grobregelungseingang (14, 54, 74) und einen digitalen Feinregelungseingang (13, 53, 73) zu empfangen, wobei der erste digitale Regelungseingangsschwellwert ein digitaler Feinregelungseingang (13, 53, 73) ist.
DE102016112168.1A 2015-07-08 2016-07-04 Phasenregelschleife mit mehrband-oszillator und verfahren zum kalibrieren derselben Active DE102016112168B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/794,661 2015-07-08
US14/794,661 US10727848B2 (en) 2015-07-08 2015-07-08 Phase-locked loop having a multi-band oscillator and method for calibrating same

Publications (2)

Publication Number Publication Date
DE102016112168A1 DE102016112168A1 (de) 2017-01-12
DE102016112168B4 true DE102016112168B4 (de) 2019-02-07

Family

ID=57583689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016112168.1A Active DE102016112168B4 (de) 2015-07-08 2016-07-04 Phasenregelschleife mit mehrband-oszillator und verfahren zum kalibrieren derselben

Country Status (5)

Country Link
US (1) US10727848B2 (de)
JP (1) JP6286486B2 (de)
KR (1) KR101841169B1 (de)
CN (1) CN106341122B (de)
DE (1) DE102016112168B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US10340926B2 (en) 2016-10-03 2019-07-02 Analog Devices Global Fast settling sawtooth ramp generation in a phase-locked loop
US9893734B1 (en) 2016-10-03 2018-02-13 Analog Devices Global Adjusting phase of a digital phase-locked loop
CN107005244B (zh) * 2017-02-08 2020-05-05 香港应用科技研究院有限公司 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
EP3435547B1 (de) 2017-07-25 2020-02-19 Socionext Inc. Schwingkreisschaltung
CN107863959B (zh) * 2017-12-14 2024-01-30 四川易冲科技有限公司 一种频率校准的方法及装置
US10931290B2 (en) 2018-03-30 2021-02-23 Analog Devices International Unlimited Company Fast settling ramp generation using phase-locked loop
US11493950B2 (en) * 2018-06-13 2022-11-08 Movellus Circuits, Inc. Frequency counter circuit for detecting timing violations
US11017184B2 (en) * 2018-10-26 2021-05-25 Sendyne Corporation Runtime-calibratable analog computing system and methods of use
EP3739760A1 (de) 2019-05-15 2020-11-18 NXP USA, Inc. Verfahren und vorrichtungen für digital gesteuerte oszillatorfrequenzauflösungsregelung
US11454715B2 (en) 2019-12-06 2022-09-27 Infineon Technologies Ag Radar signal modulator with bandwidth compensation and frequency offset sequence
CN111654281B (zh) * 2020-06-10 2023-08-04 上海兆芯集成电路股份有限公司 时数转换器
US11796663B2 (en) 2021-02-20 2023-10-24 International Business Machines Corporation Automatic image rejection calibration for radar systems using quadrature transceivers
CN113204036A (zh) * 2021-05-05 2021-08-03 诺领科技(南京)有限公司 一种使用晶振的物联网gnss定位方法
CN113933791B (zh) * 2021-09-06 2022-05-27 珠海正和微芯科技有限公司 无晶振fmcw雷达收发机装置及频率校准方法
CN113900084B (zh) * 2021-09-06 2022-06-28 珠海正和微芯科技有限公司 无晶振fmcw雷达收发机系统及频率校准方法
US20230387920A1 (en) * 2022-05-24 2023-11-30 Airoha Technology Corp. Phase-locked loop circuit using hybrid loop calibration scheme and adaptively updated lookup tables and associated clock generating method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090195440A1 (en) 2008-02-01 2009-08-06 Viasat, Inc. Highly integrated circuit architecture

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218325A (en) 1992-03-31 1993-06-08 Motorola, Inc. Low noise oscillator
JP2914310B2 (ja) 1996-08-21 1999-06-28 日本電気株式会社 チャージポンプ回路及びそれを用いたｐｌｌ回路
US6414555B2 (en) 2000-03-02 2002-07-02 Texas Instruments Incorporated Frequency synthesizer
US8385476B2 (en) 2001-04-25 2013-02-26 Texas Instruments Incorporated Digital phase locked loop
US7483508B2 (en) 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
JP2003338754A (ja) 2002-05-20 2003-11-28 Fujitsu Ltd Ｐｌｌ周波数シンセサイザの自己調整装置及びその方法
US7145399B2 (en) 2002-06-19 2006-12-05 Texas Instruments Incorporated Type-II all-digital phase-locked loop (PLL)
US7254755B2 (en) 2003-01-17 2007-08-07 Texas Instruments Incorporated On-chip receiver sensitivity test mechanism
US7460499B2 (en) 2003-01-17 2008-12-02 Texas Instruments Incorporated Modulation noise estimation mechanism
US7047146B2 (en) 2003-12-19 2006-05-16 Airoha Technology Corp Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration
US20060002501A1 (en) * 2004-06-30 2006-01-05 Nokia Corporation Ultra-fast hopping frequency synthesizer for multi-band transmission standards
US7230505B2 (en) * 2005-04-04 2007-06-12 Freescale Semiconductor, Inc. Voltage controlled oscillator with gain control
US7817747B2 (en) 2006-02-15 2010-10-19 Texas Instruments Incorporated Precise delay alignment between amplitude and phase/frequency modulation paths in a digital polar transmitter
US7668279B1 (en) 2006-06-30 2010-02-23 Cirrus Logic, Inc. Signal processing system with low bandwidth phase-locked loop
JP2008130213A (ja) 2006-11-24 2008-06-05 Toshiba Corp 光ディスク装置、クロック生成装置、およびクロック生成方法
US7592846B2 (en) * 2007-02-16 2009-09-22 Intersil Americas Inc. Method for using digital PLL in a voltage regulator
KR100910531B1 (ko) * 2007-09-11 2009-07-31 삼성전기주식회사 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
US7809927B2 (en) 2007-09-11 2010-10-05 Texas Instruments Incorporated Computation parallelization in software reconfigurable all digital phase lock loop
US7714669B2 (en) 2008-06-16 2010-05-11 Infineon Technologies Ag Phase alignment circuit for a TDC in a DPLL
US7961054B2 (en) * 2008-10-28 2011-06-14 Menara Networks, Inc. Timing recovery for partial-response maximum likelihood sequence detector
GB0821772D0 (en) 2008-11-28 2009-01-07 Zarlink Semiconductor Inc Soft reference switch for phase locked loop
JP5010704B2 (ja) 2010-03-25 2012-08-29 株式会社東芝 局部発振器
JP2011205328A (ja) 2010-03-25 2011-10-13 Toshiba Corp 局部発振器
US8081013B1 (en) 2010-07-13 2011-12-20 Amlogic Co., Ltd. Digital phase and frequency detector
US8634512B2 (en) 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US8536916B1 (en) * 2011-09-12 2013-09-17 Entropic Communications, Inc. Digitally controlled oscillator with thermometer sigma delta encoded frequency control word
JP5863394B2 (ja) 2011-11-02 2016-02-16 日本電波工業株式会社 発振装置
US8638173B2 (en) 2011-11-15 2014-01-28 Qualcomm Incorporated System and method of calibrating a phase-locked loop while maintaining lock
US8952763B2 (en) 2012-05-10 2015-02-10 Mediatek Inc. Frequency modulator having digitally-controlled oscillator with modulation tuning and phase-locked loop tuning
US8390349B1 (en) 2012-06-26 2013-03-05 Intel Corporation Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
US9000974B2 (en) 2012-09-10 2015-04-07 Honeywell International Inc. Systems and methods for frequency-modulation continuous-wave and pulse-compression transmission operation
RU2012154790A (ru) * 2012-09-12 2014-12-20 ООО "Топкон Позишионинг Системс" Система оценивания неэнергетических параметров сигнала (варианты)
US9197221B2 (en) 2012-09-16 2015-11-24 Technische Universiteit Delft Class-F CMOS oscillator incorporating differential passive network
US9065454B2 (en) 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration
CN103873056B (zh) 2012-12-07 2016-11-23 中芯国际集成电路制造(上海)有限公司 振荡器自动校准装置及其校准方法
US20140225635A1 (en) 2013-02-11 2014-08-14 Qualcomm Incorporated All-digital phase locked loop self test system
EP2804324B1 (de) * 2013-05-15 2015-04-15 Asahi Kasei Microdevices Corporation Digitale Phasenregelkreisvorrichtung mit automatischer Frequenzbereichsauswahl
US9484935B2 (en) 2013-12-19 2016-11-01 Analog Devices Global Apparatus and methods for frequency lock enhancement of phase-locked loops
US9148153B2 (en) 2013-12-30 2015-09-29 Intel Corporation Systems and methods for frequency domain calibration and characterization
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统
US9337850B2 (en) * 2014-07-30 2016-05-10 Nxp, B.V. All-digital phase-locked loop (ADPLL) with reduced settling time
EP3096460B1 (de) * 2015-05-20 2019-11-06 Nxp B.V. Phasenregelschleife mit verriegelungsdetektor
EP3096459A1 (de) 2015-05-20 2016-11-23 Nxp B.V. Phasenregelschleife mit verringertem rauschen
US10295580B2 (en) 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090195440A1 (en) 2008-02-01 2009-08-06 Viasat, Inc. Highly integrated circuit architecture

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
E. Temporiti, C. Wu, D. Baldi, R. Tonietto und F. Svelto, „A 3 GHz fractional all-digital PLL with a 1.8 MHz bandwidth implementing spur reduction techniques", IEEE JSSC, März 2009
W. Wu, X. Bai, R. B. Staszewski und J. R. Long, „A mm-wave FMCW radar transmitter based on a multirate ADPLL", Proc. IEEE Radio Frequency Integr. Circuits Symp., S. 107 -110 2013
WU, Wanghua [et al.]: „A mm-Wave FMCW Radar Transmitter Based on a Multirate ADPLL;. in: IEEE Radio Frequency Integrated Circuits Symposium, June 2013, S. 107-110. - ISSN 1529-2517
WU, Wanghua [et al.]: A mm-Wave FMCW radar transmitter based on a multirate ADPLL. In: IEEE Radio Frequency Integrated Circuits Symposium, June 2013, S. 107-110. – ISSN 1529-2517 *

Also Published As

Publication number Publication date
CN106341122A (zh) 2017-01-18
CN106341122B (zh) 2020-03-17
KR20170007116A (ko) 2017-01-18
JP2017022707A (ja) 2017-01-26
KR101841169B1 (ko) 2018-03-22
US10727848B2 (en) 2020-07-28
US20170012631A1 (en) 2017-01-12
DE102016112168A1 (de) 2017-01-12
JP6286486B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
DE102016112168B4 (de) Phasenregelschleife mit mehrband-oszillator und verfahren zum kalibrieren derselben
DE60130841T2 (de) Phasendetektor
DE102014108762B4 (de) Eine Schaltung, ein Zeit-zu-Digital-Wandler, eine integrierte Schaltung, ein Sender, ein Empfänger und ein Sende-Empfangs-Gerät
DE102014104478B4 (de) Eine Schaltung, eine integrierte Schaltung, ein Sender, ein Empfänger, ein Sende-Empfangs-Gerät, ein Verfahren zum Erhalten von Kalibrierungsdaten und ein Verfahren zum Erzeugen einesLokaloszillatorsignals
DE102017124343B4 (de) Erzeugung schneller frequenzrampen
EP2799898B1 (de) Wetterradar
EP3394636A1 (de) Funkbasierte positionsbestimmung mit hoch genauer verzögerung im transponder
DE102016100497A1 (de) System und Verfahren zum Synchronisieren mehrerer Oszillatoren unter Verwendung einer reduzierten Frequenzsignalisierung
DE102017122870B4 (de) Anpassen einer Phase einer Phasenregelschleife
DE60318452T2 (de) Welllenformerzeugungsverfahren, wellenformerzeugungsprogramm, wellenformerzeugungsschaltung und radareinrichtung
DE102012022175A1 (de) Phasendetektion mit zwei Betriebsarten
DE102015106204A1 (de) Frequenzgenerator mit zwei spannungsgesteuerten Oszillatoren
DE102017113730A1 (de) Radar-frontend mit hf-oszillator-überwachung
DE102018109081A1 (de) Bandbreitenanpassung in einem phasenregelkreis eines lokaloszillators
DE60310941T2 (de) Radarsystem mit hoher abstandsauflösung
DE102009027495B4 (de) Heterodyn-Sende-/Empfangssysteme und Verfahren
DE102019106333A1 (de) Erzeugung schnell einschwingender rampen mittels einer phasenregelschleife
EP1993212B1 (de) Wandlervorrichtung
DE2427027A1 (de) Nf-signalgenerator, insbesondere fuer vor-navigationssysteme
DE102017100148B4 (de) Detektion und Verringerung einer Nichtlinearität eines Phaseninterpolators
DE112018007553T5 (de) Radareinrichtung, radareinrichtungssteuerschaltung und radareinrichtungsspeichermedium
WO2006000512A1 (de) Verringerung der einschwingzeit und kompensation von phasenfehlern von auf phasenregelkreisen basierenden frequenzsynthesizern
DE2531102A1 (de) Radargeraet zum senden und empfangen von impulszuegen mit von impuls zu impuls unterschiedlicher frequenz
DE102009044013A1 (de) Frequenz-Phasenwandler mit gleichförmiger Abtastung für volldigitale Phasenregelschleifen
DE2406774C3 (de) Elektronischer Frequenzzähler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R081 Change of applicant/patentee

Owner name: ANALOG DEVICES INTERNATIONAL UNLIMITED COMPANY, IE

Free format text: FORMER OWNER: ANALOG DEVICES GLOBAL, HAMILTON, BM

R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE