DE3625155A1 - Differentieller pulslagendemodulator - Google Patents
Differentieller pulslagendemodulatorInfo
- Publication number
- DE3625155A1 DE3625155A1 DE19863625155 DE3625155A DE3625155A1 DE 3625155 A1 DE3625155 A1 DE 3625155A1 DE 19863625155 DE19863625155 DE 19863625155 DE 3625155 A DE3625155 A DE 3625155A DE 3625155 A1 DE3625155 A1 DE 3625155A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- shift register
- output
- comparison
- designed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung bezieht sich auf einen differentiellen
Pulslagendemodulator.
Es ist bekannt, daß man bei einem Aufzeichnungsgerät für
Videosignale ein moduliertes Datensignal (nachfolgend mit
DPSK-Signal bezeichnet) dadurch erhält, daß man ein sol
ches Datensignal, das Aufnahme-Daten oder Anmerkungen
darstellt, einer differentiellen Phasenumtastmodulation
mit einer Frequenz unterzieht, die um einen ganzzahligen
Faktor, z. B. 13, höher als die Frequenz eines als Träger
benutzten Horizontal-Synchronisationssignals ist, und daß
man ferner beim Aufzeichnen des Videosignals einen Fre
quenzmultiplex des modulierten Signals und des Videosi
gnals durchführt.
Fig. 1 der beiliegenden Zeichnungen zeigt die herkömmliche
Schaltungsanordnung, die zur Demodulation dieses DPSK-
Signals ausgelegt ist. Die Schaltungsanordnung weist eine
Synchronisiersignal-Trennschaltung 14, eine Zeitimpuls
erzeugungsschaltung 15, ein Schieberegister 16, ein Ex
klusiv-ODER-Glied 17, einen Tiefpaßfilter 18 (LPF) und
einen Zwischenspeicher 19 auf. Ein Anschluß 1 dient zum
Empfang des DPSK-Signals, ein Anschluß 2 zum Empfang der
Taktimpulse und ein weiterer Anschluß 3 zum Empfang eines
Videosignals, mit dem das DPSK-Signal synchronisiert wird.
Mit diesen den entsprechenden Eingangsanschlüssen zuge
führten Signalen erhält man an dem Exklusiv-ODER-Glied 17
eine exklusiv-logische Summe aus dem DPSK-Signal, das im
Schieberegister 16 verzögert wird, und dem unverzögerten
DPSK-Signal. Auf diese Weise erfolgt die Erfassung der
Phase. Ein auf diese Weise erhaltenes Erfassungssignal
wird dem Tiefpaßfilter 18 zugeführt, der den Trägeranteil
beseitigt. Das Ausgangssignal des Tiefpaßfilters 18 wird
in dem Zwischenspeicher 19 zwischengespeichert. Dann wird
entsprechend den aus der Zeitimpulserzeugungsschaltung 15
kommenden Zeitimpulsen bei jeder Übertragungsperiode eines
Datenbits ein demoduliertes Datensignal aus einem Anschluß
4 ausgegeben.
Bei einem herkömmlichen in dieser Art aufgebauten Demodu
lator ergab sich bei der Anordnung in einem IC die Schwie
rigkeit, daß ein den Tiefpaßfilter 18 einschließender Teil
dabei außerhalb aufgebaut werden mußte. Dies vergrößert
die Schaltung und erhöht den Preis des Demodulators.
Außerdem wird es manchmal schwierig, das modulierte Signal
genau zu demodulieren, wenn zur Zeit der Zwischenspeiche
rung eine nachteilige Einwirkung infolge externen Rau
schens auftritt.
Der Erfindung liegt die Aufgabe zugrunde, einen differen
tiellen Pulslagendemodulator zu schaffen, bei dem zur
Verminderung der Größe und der Kosten die gesamte
Schaltung in Form eines integrierten Schaltkreises aufge
baut ist und der eine Demodulation mit hoher Zuverlässig
keit ausführen kann.
Für diese Aufgabe besitzt der differentielle Pulslagende
modulator eine Verzögerungsvorrichtung zum Verzögern eines
modulierten Signals, eine Vergleichsvorrichtung zum Ver
gleichen eines von der Verzögerungsvorrichtung ausgegebe
nen Signals mit dem modulierten Signal, eine Erzeugungs
vorrichtung zur parallelen Erzeugung der Ausgangssignale
der Vergleichsvorrichtung, die mit dem modulierten Signal
in Beziehung stehen, das zu verschiedenen Zeitpunkten
innerhalb einer Übertragungsperiode für ein Bit des mo
dulierten Signals erhalten wird, und eine Ausgabevorrich
tung zur Abgabe eines demodulierten Signals unter Ver
wendung aller Ausgangssignale der Vergleichsvorrichtung,
die von der Erzeugungsvorrichtung erzeugt werden.
Die Erfindung wird an Hand von Ausführungsbeispielen unter
Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Schaubild, das den Aufbau eines herkömmlichen
differentiellen Pulslagendemodulators wiedergibt.
Fig. 2 ein Schaubild, das als Ausführungsbeispiel den
Aufbau eines differentiellen Pulslagendemodulators gemäß
der Erfindung wiedergibt.
Fig. 3 ein Schaubild, das einen differentiellen Pulslagen
demodulator als weiteres Ausführungsbeispiel der Erfindung
wiedergibt.
Fig. 2 zeigt den Aufbau eines differentiellen Pulslagende
modulators als Ausführungsbeispiel der Erfindung. An
schlüsse 5, 6 und 7 entsprechen den Anschlüssen 1, 2 bzw.
3 nach Fig. 1. Schieberegister 9 und 10 sind mit einer
Anzahl von "n" Schritten ausgebildet, die mit der Anzahl
der während einer zur Übertragung eines Datenbits erfor
derlichen Periode erhaltenen Taktimpulse übereinstimmt.
Eine logische Schaltung 11 weist eine Anzahl "n" von
Exklusiv-ODER-Gliedern mit zwei Eingängen auf und ist so
ausgebildet, daß sie dieselbe Anzahl exklusiver logischer
Summen liefert, wie die Anzahl von Schritten der Schiebe
register 9 und 10, wenn ein ankommendes Signal mit den
Schieberegistern 9 und 10 für die Dauer der Übertra
gungsperiode eines Datenbits verzögert wird. Ein logisches
Mehrheitsglied 12 ist so ausgelegt, daß es ein Ausgangssi
gnal auf hohem Pegel ausgibt, wenn mehr als die Hälfte der
Anzahl "n" von dessen binären Eingangssignalen auf hohem
Pegel liegen, und ein Ausgangssignal auf einem niedrigen
Pegel, wenn weniger als die Hälfte der Anzahl "n" der
Eingangssignale auf hohem Pegel liegen. Ein Bezugszeichen
13 bezeichnet eine Zwischenspeicherschaltung. Ferner sind
in Fig. 2 diejenigen Teile, die ähnlich den in Fig. 1
gezeigten sind, mit gleichen Bezugszeichen bezeichnet.
Der wie vorstehend beschrieben aufgebaute Demodulator
arbeitet folgendermaßen: Die Phase des Ausgangssignals
jeder Stufe des Schieberegisters wird dadurch erfaßt, daß
sich eine exklusiv-logische Summe des verzögerten modu
lierten Signals und des nicht verzögerten modulierten
Signals ergibt. Daraufhin werden Rauschanteile mit dem
logischen Mehrheitsglied 12 beseitigt. Das Ausgangssignal
des logischen Mehrheitsgliedes 12 wird der Zwischenspei
cherschaltung 13 zugeführt und dann gemäß Zeitimpulsen
ausgegeben, die von der Zeitimpulserzeugungsschaltung 15
entsprechend der Übertragungsperiode eines Datenbits abge
geben werden. Dadurch ergibt sich ein demoduliertes Si
gnal. Das logische Mehrheitsglied 12 weist eine große
Anzahl von Wahrscheinlichkeitselementen auf. Deshalb kann
in Abhängigkeit vom Signal/Rausch-Verhältnis des ankommen
den Signals die Anzahl der Eingangssignale so lange ver
mindert werden, als sie in einer Mehrzahl verfügbar sind.
Fig. 3 zeigt die Ausbildung eines Demodulators als wei
teres Ausführungsbeispiel der Erfindung. Die Teile, die
denjenigen nach Fig. 2 ähnlich sind, sind mit denselben
Bezugszeichen versehen und die Einzelheiten sind in der
folgenden Beschreibung ausgelassen. Nach Fig. 3 sind
Schieberegister 21 und 23 so ausgelegt, daß sie das ankom
mende Signal um die Übertragungsperiode eines Datenbits
verzögern. Das Schieberegister 21 und ein Exklusiv-ODER-
Glied 22 arbeiten auf die gleiche Weise wie das Schiebere
gister 16 und das ODER-Glied 17 nach Fig. 1. Das Schiebe
register 23 hat eine Anzahl von "n" Stufen und verzögert
das Ausgangssignal des Exklusiv-ODER-Glieds 22 um die
Übertragungsperiode eines Datenbits. Ein logisches Mehr
heitsglied 24 ist so ausgebildet, daß es ein Ausgangssi
gnal auf hohem Pegel erzeugt, wenn mehr als die Hälfte der
binären Ausgangssignale der Anzahl "n" der Stufen dieses
Schieberegisters 23 auf hohem Pegel liegen, oder es er
zeugt ein Ausgangssignal auf niedrigem Pegel, wenn mehr
als die Hälfte auf niedrigem Pegel liegen. Demzufolge
werden auf dieselbe Art und Weise wie in Fig. 2 Rauschan
teile mit dem logischen Mehrheitsglied 24 beseitigt.
Im Einklang mit der Erfindung kann wie vorstehend be
schrieben der Tiefpaßfilter des herkömmlichen Demodulators
durch einen digitalen Schaltkreis ersetzt werden, so daß
eine Schaltung, die die gleiche Wirkungsweise erfüllen
kann wie die der herkömmlichen Schaltungsanordnung, voll
kommen in Form eines integrierten Schaltkreises aufgebaut
werden kann.
Weiterhin kann eine Demodulation mit hoher Genauigkeit
durchgeführt werden, da der erfindungsgemäße Demodulator
von äußerem Rauschen unbeeinträchtigt bleibt.
Die Erfindung schafft somit einen differentiellen Puls
lagendemodulator zur Demodulation eines mittels differen
tieller Pulslagenmodulation modulierten Signals, der zum
Vergleichen eines modulierten Signals mit einem verzöger
ten modulierten Signal zu verschiedenen Zeitpunkten inner
halb einer zur Übertragung eines Datenbits erforderlichen
Periode ausgebildet ist.
Claims (11)
1. Differentieller Pulslagendemodulator, gekennzeichnet
durch eine Verzögerungsvorrichtung (9; 21) zum Verzögern
eines modulierten Signals, eine Vergleichsvorrichtung (11;
22) zum Vergleichen eines von der Verzögerungsvorrichtung
ausgegebenen Signals mit dem modulierten Signal, eine
Erzeugungsvorrichtung (9, 10, 11, 12; 23, 24) zur paralle
len Erzeugung der Ausgangssignale der Vergleichsvor
richtung, die mit dem modulierten Signal in Beziehung
stehen, das sich zu verschiedenen Zeitpunkten innerhalb
der Übertragungsperiode für ein Bit des modulierten Si
gnals ergibt, und eine Ausgabevorrichtung (12, 13; 24) zur
Erzeugung eines demodulierten Signals unter Verwendung
aller Ausgangssignale der Vergleichsvorrichtung, die von
der Erzeugungsvorrichtung erzeugt werden.
2. Demodulator nach Anspruch 1, dadurch gekennzeichnet,
daß die Erzeugungsvorrichtung (9, 10, 11, 12) ein erstes
Schieberegister (9), das zum Empfang des modulierten Si
gnals ausgebildet ist, und ein zweites Schieberegister
(10), das zum Empfang des Ausgangssignals der Verzöge
rungsvorrichtung ausgebildet ist, aufweist und daß die
Erzeugungsvorrichtung zur Erzeugung des Ausgangssignals
jedes Registers des ersten Schieberegisters bzw. des Aus
gangssignals jedes Registers des zweiten Schieberegisters
ausgebildet ist.
3. Demodulator nach Anspruch 2, dadurch gekennzeichnet,
daß die Vergleichsvorrichtung (11) eine Anzahl von Ver
gleichsschaltungen (1 ... n) aufweist, die jeweils zum Ver
gleich der Ausgangssignale von Registern des ersten Schie
beregisters (9) mit Ausgangssignalen von Registern des
zweiten Schieberegisters (10) ausgebildet sind.
4. Demodulator nach Anspruch 3, dadurch gekennzeichnet,
daß jede der Vergleichsschaltungen (1 ... n) ein Exklusiv-
ODER-Glied aufweist.
5. Demodulator nach Anspruch 3 oder 4, dadurch gekenn
zeichnet, daß die Ausgabevorrichtung (12, 13) eine
Schaltung aufweist, die zur Erzeugung eines Binärsignals
aufgrund einer Mehrzahl von aus der Anzahl der Vergleichs
schaltungen (1 ... n) ausgegebenen Binärsignalen ausgebildet
ist.
6. Demodulator nach einem der Ansprüche 2 bis 5, dadurch
gekennzeichnet, daß das erste (9) und das zweite (10)
Schieberegister in Reihe miteinander verbunden sind und
daß die Verzögerungsvorrichtung (9) das erste Schiebere
gister aufweist.
7. Demodulator nach Anspruch 1, dadurch gekennzeichnet,
daß die Erzeugungsvorrichtung (23, 24) ein Schieberegister
aufweist, das zum Empfang des Ausgangssignals der Ver
gleichsvorrichtung (22) und zur Erzeugung des Ausgangssi
gnals jedes Registers desselben ausgebildet ist.
8. Demodulator nach Anspruch 7, dadurch gekennzeichnet,
daß die Ausgabevorrichtung (24) eine Schaltung aufweist,
die zur Erzeugung eines binären Signals aufgrund der Mehr
zahl von aus den Registern des Schieberegisters (23) aus
gegebenen Binärsignalen ausgebildet ist.
9. Demodulator nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die Verzögerungszeit der Verzögerungs
vorrichtung (9; 21) gleich der Übertragungsperiode für ein
Bit des modulierten Signals ist.
10. Differentieller Pulslagendemodulator, gekennzeichnet
durch ein erstes Schieberegister (9), dem ein moduliertes
Signal zugeführt wird, ein zweites Schieberegister (10),
das in Reihe mit dem ersten Schieberegister geschaltet
ist, eine Anzahl von Vergleichsvorrichtungen (11), die
jeweils zum Vergleich des Ausgangssignals jedes Registers
des ersten Schieberegisters mit dem Ausgangssignal jedes
Registers des zweiten Schieberegisters ausgebildet sind,
wobei die Anzahl der Vergleichsvorrichtungen zur Erzeugung
entsprechender binärer Signale ausgelegt ist, und eine
Vorrichtung (12) zur Bildung eines demodulierten Signals
aufgrund einer Mehrzahl einer aus der Anzahl der Ver
gleichsvorrichtungen ausgegebenen Anzahl von Binärsi
gnalen.
11. Differentieller Pulslagendemodulator, gekennzeichnet
durch eine Verzögerungsvorrichtung (21) zum Verzögern
eines modulierten Signals, eine Vergleichsvorrichtung (22)
zum Vergleichen des Ausgangssignals der Verzögerungsvor
richtung mit dem modulierten Signal, wobei die Vergleichs
vorrichtung zur Erzeugung eines binären Signals ausgebil
det ist, ein Schieberegister (23), dem das von der Ver
gleichsvorrichtung ausgegebene Binärsignal zugeführt wird,
und eine Vorrichtung (24) zur Bildung eines demodulierten
Signals aufgrund einer Mehrzahl von Ausgangssignalen der
Register des Schieberegisters.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60169676A JPS6231238A (ja) | 1985-08-02 | 1985-08-02 | 復調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3625155A1 true DE3625155A1 (de) | 1987-02-12 |
DE3625155C2 DE3625155C2 (de) | 1989-06-15 |
Family
ID=15890840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863625155 Granted DE3625155A1 (de) | 1985-08-02 | 1986-07-25 | Differentieller pulslagendemodulator |
Country Status (4)
Country | Link |
---|---|
US (1) | US4714892A (de) |
JP (1) | JPS6231238A (de) |
DE (1) | DE3625155A1 (de) |
GB (1) | GB2180726B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5235620A (en) * | 1988-10-27 | 1993-08-10 | Canon Kabushiki Kaisha | Information signal demodulating apparatus |
JPH02119355A (ja) * | 1988-10-27 | 1990-05-07 | Canon Inc | 情報信号復調装置 |
US4942591A (en) * | 1989-03-07 | 1990-07-17 | Agilis Corporation | Multiple phase PSK demodulator |
NL8901514A (nl) * | 1989-06-15 | 1991-01-02 | Apt Nederland | Digitale phase locked loop (pll). |
JPH0779363B2 (ja) * | 1990-06-29 | 1995-08-23 | 三菱電機株式会社 | 遅延検波回路 |
JPH0642685B2 (ja) * | 1990-07-05 | 1994-06-01 | 日本無線株式会社 | 遅延検波回路 |
US5017883A (en) * | 1990-07-31 | 1991-05-21 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multiple symbol differential detection |
US5117195A (en) * | 1991-05-17 | 1992-05-26 | General Instrument Corporation | Data referenced demodulation of multiphase modulated data |
CA2132442C (en) * | 1993-01-22 | 1999-02-23 | Seizo Nakamura | Instantaneous phase detecting circuit and clock recovery signal generating circuit incorporated in differential demodulator |
WO2007030860A1 (en) | 2005-09-12 | 2007-03-22 | Magellan Technology Pty Ltd | A method and apparatus adapted to demodulate a data signal |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2403098B2 (de) * | 1973-02-12 | 1979-01-04 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Verfahren und Anordnung zum Übertragen spaltphasen-kodierter zweiwertiger Datensignale |
DE2648977B2 (de) * | 1975-10-29 | 1979-03-22 | Western Electric Co., Inc., New York, N.Y. (V.St.A.) | Demodulator für differentiell phasencodierte Digitaldaten |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3729684A (en) * | 1971-07-01 | 1973-04-24 | Sanders Associates Inc | Data demodulator employing multiple correlations and filters |
FR2312881A1 (fr) * | 1975-05-29 | 1976-12-24 | Goff Jeannine Le | Demodulateurs differentiels a dispositifs a ondes elastiques de surface |
US4190802A (en) * | 1978-08-17 | 1980-02-26 | Motorola, Inc. | Digital demodulator for phase shift keyed signals |
JPS5835431B2 (ja) * | 1979-06-01 | 1983-08-02 | 株式会社デンソー | 位相変調波の検波方式 |
US4457005A (en) * | 1981-12-07 | 1984-06-26 | Motorola, Inc. | Digital coherent PSK demodulator and detector |
JPS59188262A (ja) * | 1983-04-11 | 1984-10-25 | Oki Electric Ind Co Ltd | 移動平均値検出方式 |
US4628271A (en) * | 1983-11-02 | 1986-12-09 | Canon Kabushiki Kaisha | Differential phase shift keying demodulator |
-
1985
- 1985-08-02 JP JP60169676A patent/JPS6231238A/ja active Pending
-
1986
- 1986-07-25 DE DE19863625155 patent/DE3625155A1/de active Granted
- 1986-07-25 US US06/890,832 patent/US4714892A/en not_active Expired - Lifetime
- 1986-08-01 GB GB8618903A patent/GB2180726B/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2403098B2 (de) * | 1973-02-12 | 1979-01-04 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Verfahren und Anordnung zum Übertragen spaltphasen-kodierter zweiwertiger Datensignale |
DE2648977B2 (de) * | 1975-10-29 | 1979-03-22 | Western Electric Co., Inc., New York, N.Y. (V.St.A.) | Demodulator für differentiell phasencodierte Digitaldaten |
Also Published As
Publication number | Publication date |
---|---|
US4714892A (en) | 1987-12-22 |
JPS6231238A (ja) | 1987-02-10 |
GB2180726A (en) | 1987-04-01 |
GB8618903D0 (en) | 1986-09-10 |
GB2180726B (en) | 1989-09-20 |
DE3625155C2 (de) | 1989-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3834457C2 (de) | Spread-Spektrum-Empfänger | |
DE69535087T2 (de) | Schaltungsanordnung zur Taktrückgewinnung | |
DE69029957T2 (de) | Breitband-Basisband 90 Phasenschieberschaltung und ein FSK-Radioempfänger, der diese enthält | |
DE69611986T2 (de) | Schaltung zur Schätzung der Frequenzverschiebung und AFC-Schaltung zur Anwendung derselben | |
EP0066229B1 (de) | Verfahren und Anordnung zum Demodulieren von FSK-Signalen | |
DE69523242T2 (de) | Phasenvergleichsschaltung und Phasenregelschleife | |
DE3140431C2 (de) | Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals | |
DE3625155A1 (de) | Differentieller pulslagendemodulator | |
DE69324529T2 (de) | Phasendetektor für ein Taktrückgewinnungssystem | |
DE68922170T2 (de) | Gerät zum Empfangen eines Digitalsignals. | |
US4333060A (en) | Phase locked loop for recovering data bit timing | |
DE68912348T2 (de) | Verfahren zur phasenregelung eines taktgebers in bezug auf ein datensignal. | |
DE3817305A1 (de) | Digitale pll-schaltung | |
DE69021675T2 (de) | Schaltung zur Unterdrückung eines Taktflatterns. | |
DE3789793T2 (de) | FSK-Signal-Demodulator. | |
DE3941182A1 (de) | Signalerfassungsschaltkreis und verfahren zu dessen betreibung | |
DE69128867T2 (de) | Demodulator und Verfahren zur Demodulation MSK-modulierter, digitaler Signale | |
DE69428153T2 (de) | Bittaktrückgewinnung für CPFSK-Signale | |
DE2354718A1 (de) | Demodulationsverfahren fuer phasenumgetastete schwingungen und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE3853345T2 (de) | Spreizspektrum-Demodulationseinrichtung für ein Spreizspektrum-Übertragungssystem. | |
DE3511698A1 (de) | Taktgenerator fuer digital-demodulatoren | |
DE3244333A1 (de) | Fm-zaehldiskriminator | |
DE3787938T2 (de) | PSK-System und -Modem. | |
DE3724572A1 (de) | Signalleseschaltung in magnetischer aufzeichnungsvorrichtung | |
DE69019226T2 (de) | Spreizspektrumkommunikationssystem. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |