DE69827159T2 - Boundary-scan-system mit adressabhängingen befehlen - Google Patents

Boundary-scan-system mit adressabhängingen befehlen Download PDF

Info

Publication number
DE69827159T2
DE69827159T2 DE69827159T DE69827159T DE69827159T2 DE 69827159 T2 DE69827159 T2 DE 69827159T2 DE 69827159 T DE69827159 T DE 69827159T DE 69827159 T DE69827159 T DE 69827159T DE 69827159 T2 DE69827159 T2 DE 69827159T2
Authority
DE
Germany
Prior art keywords
register
address
test data
instruction
registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69827159T
Other languages
English (en)
Other versions
DE69827159D1 (de
Inventor
Srinivas Ramamurthy
Jinglun Tam
Geoffrey S. Gongwer
Jr. James FAHEY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Application granted granted Critical
Publication of DE69827159D1 publication Critical patent/DE69827159D1/de
Publication of DE69827159T2 publication Critical patent/DE69827159T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft das Prüfen von integrierten Schaltungen und insbesondere das Prüfen von integrierten Schaltungen durch ein Boundary-Scan-System.
  • STAND DER TECHNIK
  • Der IEEE/ANSI-Standard 1149.1 – 1990, der auch als JTAG und Boundary-Scan bekannt ist, ist ein Standard zum Prüfen von integrierten Schaltungen sowie Leiterplatten. Im Stand der Technik wurden Leiterplatten durch ein automatisches Prüfgerät (ATE) geprüft, das spezielle Stellen auf einer Platine mittels Sondendrähten, die an einer Nadelkarte befestigt sind, kontaktierte. Die Nadelkarte wurde derart mit dem ATE gekoppelt, dass Prüfsignale zum und vom ATE zu speziellen Bereichen einer zu prüfenden Platine gesandt werden konnten. Andererseits erfordert Boundary-Scan, dass bestimmte Register und zweckorientierte Anschlussstifte auf einem Chip angeordnet werden, so dass vielmehr eine Software als ein ATE verwendet werden kann, um Prüfprozeduren auszuführen. Relativ kostengünstige Computer können nun verwendet werden, um integrierte Schaltungschips zu prüfen, selbst nachdem der Chip hergestellt und versandt wurde. Fünf zweckorientierte Anschlussstifte, die an Chips mit einer Boundary-Scan-Prüffähigkeit vorgesehen sind, kommunizieren mit einem Prüfzugriffsanschluss (TAP), der einen Zugriff auf eine Logik gewährt, die Boundary-Scan und andere Prüfprozeduren ausführt. Die Anschlussstifte sind Prüfdateneingang (TDI), Prüfdatenausgang (TDO), Prüftakt (TCK), Prüfbetriebsartauswahl (TMS) und Prüfrücksetzung (TRST).
  • Drei der fünf zweckorientierten Anschlussstifte, nämlich TMS, TCK und TRST, greifen auf eine einfache Zustandsmaschine mit 16 Zuständen zu, die als TAP-Steuereinheit bekannt ist. Die TAP-Steuereinheit steht wiederum zusammen mit den zweckorientierten Anschlussstiften TDI und TDO mit einem Befehlsregister sowie mit zwei anderen Registern, die in einer beliebigen Boundary-Scan-Implementierung obligatorisch sind, in Verbindung. Diese sind das Boundary-Scan-Register und das Überbrückungsregister. Das Befehlsregister steht wiederum mit anderen Registern in Verbindung, die im Allgemeinen als Datenregister bekannt sind, von denen einige benutzerdefiniert sein können. Die Datenregister ermöglichen eine Bauelementkonfiguration, -nachprüfung, -prüfung, -zuverlässigkeitsbewertung und so weiter. Ein weiteres wichtiges Merkmal der Boundary-Scan-Architektur ist ein Satz von Prüfzellen, wobei eine Zelle jedem der funktionalen Eingangs/Ausgangs-Anschlussstifte der integrierten Schaltung zugeordnet ist, so dass eine Zelle als Eingangs- oder Ausgangszelle für das Bauelement verwendet werden kann. Die Zellen sind in einer Schieberegisterorganisation für eine serielle Kommunikation zwischen den TDI- und TDO-Anschlussstiften angeordnet.
  • In dem Buch "The Boundary-Scan Handbook" von K.P. Parker gibt der Autor auf S. 46 an "Benutzerdefinierte Befehle können auf Standardregister (wie z.B. das Boundary- Register), Teile von Standardregistern oder Verkettungen von Registern zwischen TDI und TDO abzielen. Alternativ können neue benutzerdefinierte Register ins Auge gefasst werden."
  • US 5 412 260 offenbart einen Aufbau und ein Verfahren zum Implementieren der systeminternen Programmierung (ISP) und der Boundary-Scan-Prüfung, die ein Adressenschieberegister, ein Datenschieberegister und eine Vielzahl von anderen Registern, die alle zwischen den TDI- und TDO-Anschlussstiften parallel geschaltet sind, verwendet. Die Funktion des Adressenregisters wird zum Speichern der Adressen von Logikschaltungen in einem programmierbaren Logikbauelement (PLD) verwendet. Durch die ISP des PLD zeigt das Adressenregister im System auf Speicherstellen im PLD für die Programmierung der festgelegten Stelle.
  • US 5 237 218 ist die frühere Anmeldung der vorstehend erwähnten CIP US 5 412 260 .
  • US 5 635 855 lehrt eine Mehrfach-ISP-Vorrichtung, die mit einer Programmiersteuereinheit für simultanes Programmieren in Reihe geschaltet ist. Ein Adressenregister wird für die Adressierung einer EEPROM-Zellenmatrix, die als PLD funktioniert, verwendet.
  • Eine Aufgabe der Erfindung bestand darin, benutzerdefinierte Register zu entwickeln, die den Nutzen der Boundary-Scan-Prüfung erweitern, und die benutzerdefinierten Register für die Software leicht zugänglich zu machen.
  • Die Erfindung ist in den Ansprüchen 1 bzw. 4 definiert. Spezielle Ausführungsbeispiele sind in den abhängigen Ansprüchen dargelegt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die obige Aufgabe wurde mit einem Boundary-Scan-System gelöst, das eine erhöhte Anzahl von Datenregistern mit einer relativ kleinen Anzahl von Befehlen adressierbar macht. Dies wird mit einem neuen Adressenregister bewerkstelligt, auf das mit einem zusätzlichen Befehl jenseits der Standardbefehle im Boundary-Scan-Befehlssatz zugegriffen wird. Wenn der neue Befehl, ADDLOAD, im Befehlsregister vorliegt, ermöglicht er die Prüfung oder das Belegen des neu bereitgestellten Adressenregisters. Wenn sich der ADDLOAD-Befehl im Befehlsregister befindet, kann das Adressenregister unter Verwendung der Standardsequenz Datenregister-Erfassung (CAPTURE-DR), Datenregister-Verschiebung (SHIFT-DR), Datenregister-Aktualisierung (UPDATE-DR) geprüft oder belegt werden. Gleichzeitig wird das Befehlsregister nicht beeinflusst und wird immer durch die TAP-Steuereinheitssequenz Befehlsregister-Erfassung (CAPTURE-IR), Befehlsregister-Verschiebung (SHIFT-IR), Befehlsregister-Aktualisierung (UPDATE-IR) auf gewöhnliche Weise freigegeben.
  • Wie die Datenregister ist das neue Adressenregister zwischen die TDI- (Prüfdateneingangs-) und TDO- (Prüfdatenausgangs-) Anschlussstifte geschaltet, wobei der Ausgang mit einem Multiplexer verbunden ist. Der Inhalt des Adressenregisters gibt an, auf welches Datenregister für jeden Befehl zugegriffen werden soll. Andere Befehle können adressenunabhängig gemacht werden, so dass auf ausgewählte Datenregister individuell von der Software zugegriffen werden kann. Der Boundary-Scan-Befehlssatz enthält nun zwei Arten von Befehlen. Eine erste Art umfasst adressenabhängige Befehle, die auf ausgewählte Prüfdatenregister gerichtet sind, in Abhängigkeit vom Zustand des Adressenregisters, während eine zweite Art adressenunabhängige Befehle umfasst, die auf spezielle Register gerichtet sind.
  • Einer der Vorteile der Erfindung besteht darin, dass irgendein Befehl TESTDATA1 bis TESTDATAn-1 auf irgendeines der Prüfdatenregister 1 bis (n-1) in Abhängigkeit vom Inhalt des Adressenregisters zugreifen kann. Für großes n kann dies die Anzahl von erforderlichen Befehlen erheblich verringern. Das Adressenregister stellt eine hierarchische Steuerung von Befehlen für Prüfdatenregister bereit.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht auf einen integrierten Schaltungschip, der Boundary-Scan-Prüfschaltungen gemäß dem Boundary-Scan-Standard des Standes der Technik zum Prüfen des Chips verwendet.
  • 2 ist ein TAP-Steuereinheits-Zustandsdiagramm für einen Befehlsablauf des Standes der Technik für die vorliegende Erfindung.
  • 3 ist ein Blockdiagramm des Prüfzugriffsanschlusses (TAP) und der Registerkonfiguration eines erfindungsgemäßen Boundary-Scan-Systems.
  • BESTE ART ZUR AUSFÜHRUNG DER ERFINDUNG
  • Mit Bezug auf 1 ist zu sehen, dass ein integrierter Schaltungschip 11 eine Vielzahl von funktionalen Anschlussstiften 13 aufweist, die sich von beiden Seiten des Chips erstrecken. Diese Anschlussstifte werden verwendet, um alle Funktionen des Chips auszuführen, einschließlich der Bereitstellung von Versorgungsfunktionen, wie z.B. Leistungsversorgungsfunktionen und Erdung. Von den Anschlussstiften einwärts liegen Boundary-Register-Zellen 15, die durch quadratische Rechteckblöcke, die mit dem Buchstaben x gefüllt sind, angegeben sind. Diese Zellen können entweder als Eingangs- oder Ausgangs-Boundary-Register-Zellen dienen. Jede Zelle ist eine einzelne Schieberegisterstufe, die mit einer benachbarten Zelle verbunden ist. Auf diese Weise ist jede Zelle mit anderen Zellen verbunden, was ein Boundary-Scan-Register bildet, das in 3 gezeigt ist. Wenn das Boundary-Scan-Register als serieller Weg zwischen den TDI- und TDO-Anschlussstiften angesteuert wird, können Boundary-Zellen-Eingangssignale und -Ausgangssignale, d.h. Chipeingangssignale und -ausgangssignale, wahrgenommen werden.
  • Wenn man zu 1 zurückkehrt, so stellt eine Prüfzugriffsanschluss- (TAP) Steuereinheit 17 das Herz eines Boundary-Scan-Systems dar. Die TAP-Steuereinheit umfasst eine Zustandsmaschine, die am TCK-Anschlussstift 19 getaktet wird. Der IEEE-Standard 1149.1 gibt an, dass es 16 Zustände in der Zustandsmaschine der TAP-Steuereinheit geben soll, die wie im Ablaufdiagramm von 2 gezeigt arbeiten. Jeder Zustand ist in einem Block gezeigt, wobei eine 0 oder 1 das Signal am TMS-Anschlussstift 21 der TAP-Steuereinheit 17 angibt. TMS ist ein Akronym für Prüfbetriebsartauswahl.
  • In 2 ist die Spalte von Blöcken 25 eine Datenspalte, während die Spalte von Blöcken 27 eine Befehlsspalte ist. Die Datenspalte bezieht sich auf eine Folge von Schritten für Datenregister, die mit DR bezeichnet sind, während sich die Befehlsspaltenbezeichnungen auf eine Folge von Schritten für ein Befehlsregister IR beziehen. Wenn man zu 1 zurückkehrt, ist das Befehlsregister 23 als unmittelbar mit der TAP-Steuereinheit 17 verbunden gezeigt, während die Datenregister 25 als von der TAP-Steuereinheit entfernt zu sehen sind. Das Befehlsregister IR und die Datenregister DR werden mit Bezug auf 3 genauer erörtert.
  • Wenn man zu 2 zurückkehrt, ist der obere linke Block 31 ein Initialisierungszustand, der ein Eingangssignal vom TMS-Anschlussstift 21 in 1 empfängt. In einer Betriebsart wird die ganze Prüflogik in den Registern 25 von 1 deaktiviert. In einer anderen Betriebsart wird der Block 33 Testlauf/Leerlauf (RUN-TEST/IDLE) aktiviert. Wenn sie durch den TMS-Anschlussstift ausgelöst wird, schreitet die Steuereinheit zum Zustand Datenregister-Auswahl-Abtastung (SELECT-DR-SCAN), der durch den Block 35 angegeben ist. Der Block 35 löst einen Eintritt in die Datenspalte 25 oder alternativ in die Befehlsspalte 27 aus. Beim Eintritt in die Datenspalte implementiert die Steuereinheit den Zustand Datenregister-Erfassung (CAPTURE-DR), der durch den Block 37 angegeben ist, welcher eine Sequenz für Prüfdatenregister ist. Mit einem alternativen Ansteuersignal kann der Block 35 Datenregister-Auswahl-Abtastung eine Tätigkeit durch die Befehlsspalte 37 auslösen, in welcher sich ein Block 55 Befehlsregister-Auswahl-Abtastung (SELECT-IR-SCAN) befindet, der zum Block 57 des Zustands Befehlsregister-Erfassung (CAPTURE-IR) führt, in dem sich eine Abtastsequenz für das Befehlsregister befinden kann. Mit einem anderen TMS-Signal kann die Steuereinheit andererseits in einer Schleife zum Zustand Testlogik-Rücksetzung (TEST-LOGIC-RESET), der vom Block 31 angegeben wird, mittels eines entlang der Leitung 56 übertragenen Signals zurückkehren. Der Zustand Befehlsregister-Erfassung erfordert, dass das Befehlsregister 23 von 1 ein Muster von Logikwerten für Prüfzwecke lädt. Der Austritt aus dem Block 57 Befehlsregister-Erfassung geschieht entweder zum Block 59 Befehlsregister-Verschiebung (SHIFT-IR) oder zum Block 61 Befehlsregister-Austritt 1 (EXIT1-IR), in dem sich eine weitere Verzweigung zum Block 63 Befehlsregister-Pause (PAUSE-IR) oder in einer weiteren Betriebsart zum Block 65 Befehlsregister-Aktualisierung (UPDATE-IR) befindet. Andererseits kann der Block 63 Befehlsregister-Pause (PAUSE-IR) zum Block 67 Befehlsregister-Austritt 2 (EXIT2- IR) führen, der zum Block 65 Befehlsregisteraktualisierung in einer Schleife zurückkehrt oder weitergeht.
  • Wenn man zu 2 zurückkehrt, belegt der Block 37 Datenregister-Erfassung ein vom aktuellen Befehl im Befehlsregister ausgewähltes Prüfdatenregister. Dies führt entweder zum Block 39 Datenregister-Austritt 1 (EXIT1-DR) oder direkt zum Block 41 Datenregister-Verschiebung (SHIFT-DR), wobei ein Schleifendurchlauf für eine vorgegebene Anzahl von Zyklen stattfinden kann. Der Block 39 Datenregister-Austritt 1 führt entweder zum Block 43 Datenregister-Pause (PAUSE-DR), in dem ein Schleifendurchlauf für eine vorbestimmte Anzahl von Taktzyklen stattfinden kann, oder zum Block 45 Datenregister-Aktualisierung (UPDATE-DR). Wenn der Zyklusdurchlauf durch den Zustand 43 Datenregister-Pause beendet ist, wird in den Zustand 47 Datenregister-Austritt 2 (EXIT2-DR) eingetreten, wobei der Pausenzustand beendet wird. Vom Zustand 47 Datenregister-Austritt 2 tritt die Steuereinheit in den Zustand 45 Datenregister-Aktualisierung oder den Zustand 41 Datenregister-Verschiebung ein. Der Block Datenregister-Aktualisierung ermöglicht, dass Daten an den Ausgängen der Prüfdatenregister zwischengespeichert werden. Das Register Datenregister-Aktualisierung sieht einen zwischengespeicherten parallelen Ausgang der Prüfdatenregister vor, die Daten normalerweise seriell verschieben. Der Austritt aus diesem Zustand führt zum Zustand 35 Testlauf/Leerlauf oder zum Zustand 35 Datenregister-Auswahl-Abtastung zurück. Die vorliegende Erfindung arbeitet innerhalb des Rahmens der in 2 gezeigten Zustandsübergänge.
  • Mit Bezug auf 3 ist gezeigt, dass die TAP-Steuereinheit 17 zweckorientierte Eingangsanschlussstifte aufweist, einschließlich des Betriebsartauswahl-TMS-Anschlussstifts 21, des Prüftakt-Anschlussstifts 19 und des Rücksetz-Anschlussstifts 20. Die TAP-Steuereinheit 17 steht mit dem Befehlsregister 23 in Verbindung, das die mit Bezug auf 2 erörterten Zustände ausführt. Das Befehlsregister 23 steht mit einem Befehlsdecodierer 24 in Verbindung, der Betriebsartauswahl-Ausgangssignale auf Leitungen 103 liefert, die mit den verschiedenen Registern in Verbindung stehen. Man beachte, dass das Befehlsregister 23 zwischen dem Prüfdaten-Eingangsanschlussstift (TDI) 16 und dem Prüfdaten-Ausgangsanschlussstift (TDO) 18 liegt. Eine Anzahl von anderen Registern sind parallel zwischen dem TDI-Anschlussstift 16 und dem TDO-Anschlussstift 18 angeordnet. Diese umfassen das Überbrückungsregister 52 und das Boundary-Scan-Register 54. Es wird daran erinnert, dass das Boundary-Scan-Register die in 1 gezeigten Boundary-Scan-Zellen 15 enthält.
  • Eines der hervorstechenden Merkmale der vorliegenden Erfindung ist die Bereitstellung eines Adressenregisters 56, das wie die anderen vorher erörterten Register sowie die nachstehend erörterten Prüfdatenregister zwischen dem TDI-Anschlussstift 16 und dem TDO-Anschlussstift 18 existiert. Auf das Adressenregister wird durch Ausführen eines ADDLOAD-Befehls zugegriffen. Wenn sich dieser Befehl im Befehlsregister befindet, ist das Adressenregister zwischen den TDI- und TDO-Anschlussstiften aktiv. Das Adressenregister kann dann unter Verwendung der mit Bezug auf 2 erörterten Sequenz Datenregister-Erfassung, Datenregister-Verschiebung, Datenregister-Aktualisierung geprüft oder belegt werden.
  • Zwischen den TDI-Einganganschlussstift 16 und den TDO-Ausgangsanschlussstift 18 ist auch eine Vielzahl von Datenregistern, einschließlich eines Prüfdatenregisters 61; Prüfdatenregisters 2, 62 ... ; Prüfdatenregisters N-2, 65; Prüfdatenregisters N-1, 66; und Prüfdatenregisters N, 67, geschaltet.
  • Der Inhalt des Adressenregisters 56 legt fest, auf welches Register durch spezielle Befehle zugegriffen werden soll. Das Adressenregister muss eine ausreichende Größe aufweisen, um auf alle zugehörigen Datenregister zeigen zu können. Gewöhnlich werden dies nicht mehr als sechs oder acht Bits sein. Die nachstehende Tabelle 1 zeigt einen möglichen Befehlssatz, der bei der vorliegenden Erfindung verwendet werden soll, welche angibt, auf welches Register für jeden Befehl zugegriffen wird.
  • Figure 00100001
    Tabelle 1. Befehlssatz unter Verwendung von adressendecodiertem Registerzugriff
  • Tabelle 1 gibt an, dass bestimmte Befehle als bezüglich der Auswahl eines speziellen Register abhängig adressiert werden. Man beachte, dass irgendeiner der Befehle TESTDATA 1 bis TESTDATAN-1 zu irgendeinem der Prüfdatenregister 1 bis N-1, d.h. der Register 61, 62, ... , 65 oder 66, übertragen werden kann. Für eine große Anzahl von Registern verringert dies die Anzahl von erforderlichen Befehlen erheblich, da irgendeiner der Befehle, beispielsweise TESTDATA 1, zu irgendeinem der adressierbaren Datenregister mittels des Inhalts des Adressenregisters 56 gelenkt werden kann. Somit wird der erhöhte Hardwareaufwand durch die Bereitstellung des Adressenregisters 56 durch die hierarchische Lenkung von Befehlen zu irgendeinem der Datenregister kompensiert.
  • Tabelle 1 zeigt, dass nicht alle Prüfdatenregister die Adressenauswahl verwenden können. In diesem Beispiel verwendet das Prüfdatenregister N, d.h. das Register 67, die Adressenauswahl nicht und auf dieses wird nur vom Befehl TESTDATA N zugegriffen. Gemäß der vorliegenden Erfindung kann eine Mischung von adressenabhängigen und adressenunabhängigen Prüfdatenregistern vorliegen. Es sollte beachtet werden, dass das Befehlsregister 23 vom Adressenregister 56 nicht beeinflusst wird. Der Zugriff auf das Befehlsregister 23 erfolgt immer über die TAP-Steuereinheit 17, die den in 2 gezeigten Zyklus ausführt.
  • Figure 00110001
    Tabelle 2. Erweiterter Befehlssatz unter Verwendung eines adressendecodierten Registerzugriffs
  • Tabelle 2 zeigt einen erweiterten Befehlssatz im Vergleich zum Befehlssatz von Tabelle 1. In Tabelle 2 wurde jeder der Befehle TESTDATA 1 bis TESTDATA N-1 erweitert, so dass er als Satz von separaten Befehlen erscheint, wobei die Trennung am Ende jedes Befehls angegeben ist. Der Befehl TESTDATA 1_2 führt beispielsweise den Befehl TESTDATA 1 insbesondere im Datenregister 2, d.h. Register 62, aus. Eine solche Befehlserweiterung ist ohne Änderung in der Befehlskonfiguration relativ zu Tabelle 1 möglich, wenn genügend beliebige Bitzustände innerhalb der verfügbaren Befehlscodes vorhanden sind. In dem Beispiel von Tabelle 1 sind die am weitesten rechts liegenden Bits des Befehlscodes während der Prüfdaten-Befehlsausführung beliebige Bits. Der erweiterte Prüfdatenbefehl greift nun auf ein einzelnes Register zu, während die tatsächliche Konstruktion eine minimale Anzahl von Befehlen in einem relativ einfachen Befehlsdecodierer aufrechterhält. Während jeder Prüfdatenbefehl auf ein einzelnes Register zugreifen kann, kann das Adressenregister verwendet werden, um irgendeinen Befehl zu irgendeinem Register zu lenken.
    1) Testlogik-Rücksetzung
    2) Testlauf/Leerlauf
    3) Datenregister-Auswahl-Scan
    4) Befehlsregister-Auswahl-Scan
    5) Befehlregister-Erfassung
    6) Befehlsregister-Verschiebung; für N Zyklen wiederholen, N = Befehlsregister-Länge (Befehl = AddLoad)
    7) Befehlregister-Austritt 1
    8) Befehlsregister-Aktualisierung
    9) Datenregister-Auswahl-Scan
    10) Datenregister-Erfassung
    11) Datenregister-Verschiebung; für M Zyklen wiederholen, M = Adressenregisterlänge (Daten = Adresse des Ziel-Prüfdatenregisters)
    12) Datenregister-Austritt 1
    13) Datenregister-Aktualisierung
    14) Datenregister-Auswahl-Scan
    15) Befehlsregister-Auswahl-Scan
    16) Befehlsregister-Erfassung
    17) Befehlsregister-Verschiebung; für N Zyklen wiederholen, N = Befehlsregister-Länge (Befehl = Irgendein adressenspezifischer Befehl)
    18) Befehlsregister-Austritt 1
    19) Befehlsregister-Aktualisierung
    20) Datenregister-Auswahl-Scan
    21) Datenregister-Erfassung
    22) Datenregister-Verschiebung; für K Zyklen wiederholen, K = Prüfdatenregister-Länge (Daten = Prüfdatenregister-Daten)
    23) Datenregister-Austritt 1
    24) Datenregister-Aktualisierung
    Tabelle 3. Ablaufdiagramm für Prüfdatenregister-Zugriff
  • Der vollständige Prozess zum Zugreifen auf adressenabhängige Register ist in Tabelle 3 gezeigt. Zuerst wird der ADDLOAD-Befehl in das Befehlsregister 23 geladen. Als nächstes wird das Adressenregister mit der Zieldatenregister-Adresse gefüllt. Dann wird der gewünschte adressenspezifische Befehl in das Befehlsregister 23 geladen. Schließlich wird das Zieldatenregister selbst belegt. Wenn neue Daten eingeschoben werden, werden im Zustand Datenregister-Verschiebung, Schritt 22, alle Daten simultan am TDO-Anschlussstift zur Untersuchung herausgeschoben. An diesem Punkt wurde das Zieldatenregister mit neuen Daten aktualisiert und weitere Operationen können unter Verwendung dieser neuen Daten durchgeführt werden.
  • Ausgangssignale von den Datenregistern laufen durch einen ersten Multiplexer 71 zu einem zweiten Multiplexer 73, der durch die TAP-Steuereinheit 17 aktiviert wird, zum TDO- Ausgangsanschlussstift 18. Somit steuert die TAP-Steuereinheit sowohl das Laden als auch das Abtasten von Befehlen vom TDI-Anschlussstift 16 bis zum Abtasten und Aktualisieren der Register durch Herausschieben von Daten zum TDO-Ausgangsanschlussstift 18. Das Adressenregister 56 lenkt gewünschte adressenabhängige Befehle zu den verschiedenen Prüfdatenregistern, was ermöglicht, dass eine reiche Auswahl von benutzerdefinierten Befehlen zu gewünschten Registern gelenkt wird.
  • Die verschiedenen Prüfdatenregister können in Verbindung mit den benutzerdefinierten TAP-Prüfdatenbefehlen für viele verschiedene Funktionen verwendet werden, einschließlich eingebauter Selbstprüfungen oder Abtastprüfung eines integrierten Schaltungschips durch Vergleich der verschiedenen Eingangssignale und Ausgangssignale mit Signalen, die an die TDI- und TDO-Anschlussstifte angelegt werden.

Claims (6)

  1. Boundary-Scan-Prüfvorrichtung für integrierte Schaltungen der Art mit einer Prüfzugriffsanschluss- (TAP) Steuereinheit (17) mit einem Standardbefehlssatz, einem Befehlsregister (23, IR), einem Boundary-Register (54), einem Überbrückungsregister (52), einer Vielzahl von zweckorientierten Boundary-Scan-Anschlussstiften, einschließlich eines Prüfdateneingangs- (TDI) Anschlussstifts (16), eines Prüfdatenausgangs- (TDO) Anschlussstifts (18), einer Vielzahl von Schaltungseingangs- und -ausgangsanschlussstiften mit zugehörigen Boundary-Register-Zellen, wobei die Vorrichtung umfasst: eine Vielzahl von Prüfdatenregistern (61-67), die zwischen den TDI- und TDO-Anschlussstiften (16, 18) parallel geschaltet sind und eine Größe aufweisen, die ausreicht, um Prüfdatenworte zu halten; ein Adressenregister (56), das mit den Prüfdatenregistern (61-67) parallel geschaltet ist und mit einer Adresse belegt wird, die auf ein spezielles Prüfdatenregister zeigt; und gekennzeichnet durch einen zusätzlichen Befehl für das Befehlsregister (23), wobei der zusätzliche Befehl den Standardbefehlssatz erweitert und auf das Adressenregister (56) zugreift; wobei eines der Prüfdatenregister (61-67) zum Zugreifen ausgewählt wird, wobei das ausgewählte Prüfdatenregister durch die Adresse festgelegt ist, die in das Adressenregister (56) eingegeben wird, wenn der zusätzliche Befehl ausgeführt wird.
  2. Vorrichtung nach Anspruch 1, wobei der Standardbefehlssatz mit adressenabhängigen Befehlen erweitert wird.
  3. Vorrichtung nach Anspruch 1, wobei der Standardbefehlssatz mit adressenabhängigen Befehlen für die Prüfdatenregister (61-67) und mindestens einem adressenspezifischen Befehl für eines der Prüfdatenregister erweitert wird.
  4. Verfahren zum Vorsehen eines adressenabhängigen Befehls in einer Boundary-Scan-Prüfvorrichtung für integrierte Schaltungen mit den Schritten: Vorsehen einer Vielzahl von Boundary-Scan-Zellen, die mit funktionalen Anschlussstiften eines integrierten Schaltungschips verbunden sind; Vorsehen einer Prüfzugriffsanschluss-Steuereinheit (17), die mit zweckorientierten Boundary-Scan-Anschlussstiften, einschließlich TMS- und TCK-Anschlussstiften (21, 19), verbunden ist; Vorsehen eines Befehlsregisters (23), das mit der Prüfzugriffsanschluss-Steuereinheit (17) kommuniziert und mit zweckorientierten Boundary-Scan-Anschlussstiften, einschließlich TDI- und TDO-Anschlussstiften (16, 18), verbunden ist; Vorsehen eines Boundary-Registers (54), eines Überbrückungsregisters (52), einer Vielzahl von Prüfdatenregistern (61-67) und eines Adressenregisters (56), die alle zwischen den TDI- und den TDO- Anschlussstiften (16, 18) parallel geschaltet sind, wobei alle Register mit dem Befehlsregister (23) kommunizieren, wobei das Adressenregister (56) mit einer Adresse belegt wird, die auf ein spezielles der Prüfregister (61-67) zeigt; Vorsehen eines Softwarebefehlssatzes, der zum Decodieren durch das Befehlsregister (23) ausgelegt ist, wobei der Befehlssatz erste Befehle in Abhängigkeit von einer Adresse eines Ziel-Prüfdatenregisters (61-67) und zweite Befehle, die von Adressen unabhängig sind und auf spezielle Register gerichtet sind, die sich nicht unter den adressierbaren Prüfdatenregistern befinden, aufweist; gekennzeichnet durch Auswählen von einem der Prüfdatenregister (61-67), auf das zugegriffen werden soll, wobei das ausgewählte Prüfdatenregister durch die Adresse festgelegt ist, die in das Adressenregister (56) eingegeben wird, wenn ein zusätzlicher Befehl für das Befehlsregister (23) ausgeführt wird, wobei der zusätzliche Befehl in den ersten Befehlen enthalten ist und der zusätzliche Befehl einen Standardbefehlssatz erweitert und auf das Adressenregister (56) zugreift.
  5. Verfahren nach Anspruch 4, wobei mindestens ein Prüfdatenregister (61-67), aber nicht alle Prüfdatenregister, von einer Adresse unabhängig ist.
  6. Verfahren nach Anspruch 4, welches ferner den Schritt des Vorsehens einer Vielzahl von adressenabhängigen Befehlen umfasst, die für jedes Prüfdatenregister (61-67) zur Verfügung stehen, wobei das ausgewählte Prüfregister einen der adressenabhängigen Befehle empfängt.
DE69827159T 1997-11-07 1998-11-03 Boundary-scan-system mit adressabhängingen befehlen Expired - Lifetime DE69827159T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US965919 1997-11-07
US08/965,919 US6032279A (en) 1997-11-07 1997-11-07 Boundary scan system with address dependent instructions
PCT/US1998/023420 WO1999024841A1 (en) 1997-11-07 1998-11-03 Boundary scan system with address dependent instructions

Publications (2)

Publication Number Publication Date
DE69827159D1 DE69827159D1 (de) 2004-11-25
DE69827159T2 true DE69827159T2 (de) 2005-11-17

Family

ID=25510676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69827159T Expired - Lifetime DE69827159T2 (de) 1997-11-07 1998-11-03 Boundary-scan-system mit adressabhängingen befehlen

Country Status (12)

Country Link
US (1) US6032279A (de)
EP (1) EP1036338B1 (de)
JP (1) JP2001523005A (de)
KR (1) KR20010040269A (de)
CN (1) CN1176383C (de)
CA (1) CA2309144A1 (de)
DE (1) DE69827159T2 (de)
HK (1) HK1030810A1 (de)
MY (1) MY114077A (de)
NO (1) NO317781B1 (de)
TW (1) TW411393B (de)
WO (1) WO1999024841A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590910B2 (en) * 1998-03-27 2009-09-15 Texas Instruments Incorporated Tap and linking module for scan access of multiple cores with IEEE 1149.1 test access ports
US6408413B1 (en) * 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6694467B2 (en) * 1999-06-24 2004-02-17 Texas Instruments Incorporated Low power testing of very large circuits
US6595685B2 (en) * 1998-10-13 2003-07-22 National Research Laboratory Of Metrology Method and apparatus for measuring thermophysical properties
JP4489870B2 (ja) * 1999-06-28 2010-06-23 三菱電機株式会社 内部信号観測方法
US6779145B1 (en) * 1999-10-01 2004-08-17 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6594802B1 (en) * 2000-03-23 2003-07-15 Intellitech Corporation Method and apparatus for providing optimized access to circuits for debug, programming, and test
US6651201B1 (en) * 2000-07-26 2003-11-18 International Business Machines Corporation Programmable memory built-in self-test combining microcode and finite state machine self-test
KR100399355B1 (ko) * 2001-03-12 2003-09-26 삼성전자주식회사 로컬 모니터 회로를 포함하는 반도체 집적 회로
US7065675B1 (en) * 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
WO2003025595A2 (en) * 2001-09-20 2003-03-27 Koninklijke Philips Electronics N.V. Electronic device
US7231552B2 (en) * 2002-10-24 2007-06-12 Intel Corporation Method and apparatus for independent control of devices under test connected in parallel
JP2006510980A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 単一の試験アクセス・ポートを介する複数の試験アクセス・ポート・コントローラの接続
JP2004264057A (ja) * 2003-02-12 2004-09-24 Sharp Corp バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法
CN100365584C (zh) * 2003-07-28 2008-01-30 华为技术有限公司 一种边界扫描测试的实现方法及装置
CN100427964C (zh) * 2003-08-04 2008-10-22 华为技术有限公司 一种电路板的边界扫描测试方法
CN100357751C (zh) * 2004-02-26 2007-12-26 联想(北京)有限公司 一种jtag模块及应用该模块的调试方法
WO2010096711A2 (en) * 2009-02-19 2010-08-26 Touchdown Technologies, Inc. Probe head for a microelectronic contactor assembly, and methods of making same
GB2518866A (en) * 2013-10-03 2015-04-08 St Microelectronics Res & Dev Flexible interface
CN103678068B (zh) * 2013-12-23 2016-09-28 大唐微电子技术有限公司 一种环形边界扫描装置及方法
CN108693466B (zh) * 2017-04-12 2020-09-11 上海鹏武电子科技有限公司 一种边界扫描器件、装置及控制方法和扫描方法
CN108008275B (zh) * 2017-11-20 2020-05-01 上海华力微电子有限公司 一种具备故障诊断的系统级芯片生产方法
CN108845829B (zh) * 2018-07-03 2021-06-25 中国人民解放军国防科技大学 一种系统寄存器访问指令的执行方法
US11408935B2 (en) * 2019-05-31 2022-08-09 Micron Technology, Inc. JTAG registers with concurrent inputs
CN112098818B (zh) * 2020-11-02 2021-02-02 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155732A (en) * 1990-10-09 1992-10-13 At&T Bell Laboratories Method and apparatus for data transfer to and from devices through a boundary-scan test access port
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
US5394403A (en) * 1992-06-12 1995-02-28 Sun Microsystems, Inc. Fully testable chip having self-timed memory arrays
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
US5459737A (en) * 1993-07-07 1995-10-17 National Semiconductor Corporation Test access port controlled built in current monitor for IC devices
US5635855A (en) * 1995-07-21 1997-06-03 Lattice Semiconductor Corporation Method for simultaneous programming of in-system programmable integrated circuits
JP3287539B2 (ja) * 1996-11-13 2002-06-04 富士通株式会社 テスト機構を有する処理システム

Also Published As

Publication number Publication date
EP1036338A1 (de) 2000-09-20
MY114077A (en) 2002-07-31
KR20010040269A (ko) 2001-05-15
CN1176383C (zh) 2004-11-17
NO20002268D0 (no) 2000-04-28
NO20002268L (no) 2000-07-06
US6032279A (en) 2000-02-29
DE69827159D1 (de) 2004-11-25
NO317781B1 (no) 2004-12-13
WO1999024841A1 (en) 1999-05-20
TW411393B (en) 2000-11-11
CN1278332A (zh) 2000-12-27
JP2001523005A (ja) 2001-11-20
EP1036338A4 (de) 2003-06-18
EP1036338B1 (de) 2004-10-20
CA2309144A1 (en) 1999-05-20
HK1030810A1 (en) 2001-05-18

Similar Documents

Publication Publication Date Title
DE69827159T2 (de) Boundary-scan-system mit adressabhängingen befehlen
DE69530949T2 (de) Vorrichtung und Verfahren zum Testen eines Systems unter Verwendung eines JTAG-Schaltkreises
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE2914106C2 (de) Prüfgerät zum Prüfen gedruckter Schaltungskarten
DE102006009224B4 (de) Auswahl eines Testalgorithmus in einer Steuerung für eingebauten Speicherselbsttest
DE19833208C1 (de) Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung
DE60012132T2 (de) Mikroprozessor mit Prüfinstruktionsspeicher
DE3903835C2 (de)
DE2555439A1 (de) Monolithische hochintegrierte halbleiterschaltung
DE4434927C2 (de) Verfahren zum Testen einer Schaltungsplatine
DE10150321A1 (de) Verfahren und Vorrichtung zum Testen von integrierten Schaltungen
DE3900248C2 (de) Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens
DE3702408C2 (de)
DE3938826C2 (de)
DE60306164T2 (de) Verfahren und kontrolllogik zum ansteuern von mehreren taps (test access ports) über einen einzigen tap
DE102004012279B3 (de) Verfahren und Vorrichtung zum Speicherselbsttest von eingebetteten Speichern in Halbleiterchips
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE19911939C2 (de) Verfahren für den eingebauten Selbsttest einer elektronischen Schaltung
DE4042262A1 (de) Verfahren zur analyse der funktionsweise von digitalen schaltungen
DE69921356T2 (de) Boundary-scanverfahren zur beendigung oder zum ändern von betriebsarten einer integrierten schaltung
DE19635284C2 (de) Ein-Chip-Prozessor mit extern ausgeführter Testfunktion
DE60105168T2 (de) Automatische Abtastprüfung von komplexen integrierten Schaltungen
DE3885935T2 (de) Digitaler In-Circuit-Prüfer mit Kanalspeicherlöschschutz.
DE10244977B4 (de) Beschleunigung der Programmierung eines Speicherbausteins mit Hilfe eines Boundary Scan (BSCAN)-Registers
DE3686795T2 (de) Schaltung zur erleichterung der evaluation.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition