CN1176383C - 集成电路的边界扫描测试系统 - Google Patents

集成电路的边界扫描测试系统 Download PDF

Info

Publication number
CN1176383C
CN1176383C CNB98810850XA CN98810850A CN1176383C CN 1176383 C CN1176383 C CN 1176383C CN B98810850X A CNB98810850X A CN B98810850XA CN 98810850 A CN98810850 A CN 98810850A CN 1176383 C CN1176383 C CN 1176383C
Authority
CN
China
Prior art keywords
register
instruction
address
test data
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB98810850XA
Other languages
English (en)
Other versions
CN1278332A (zh
Inventor
��S����Ĭ
S·拉马默西
ά
潭京仑
G·S·贡维尔
小J·费伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1278332A publication Critical patent/CN1278332A/zh
Application granted granted Critical
Publication of CN1176383C publication Critical patent/CN1176383C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

边界扫描集成电路在两个专用引脚(测试数据输入(TDI)(16)和测试数据输出(TDO)(18)引脚)之间设置了多个新的寄存器(56，61，62，65，67)。这些寄存器包括地址寄存器(56)和可使用(IR)(23)中的地址指令由地址寄存器寻址的多个测试数据寄存器(61，62，65，66，67)。可以置于(IR)中的ADDLOAD指令把用于可寻址寄存器的指令导引到正确的寄存器，接着使(TDI)和(TDO)引脚之间的地址相关寄存器有效。可把来自一组地址相关指令的任何指令导引到操纵地址相关指令的任何寄存器，从而允许在大量可寻址的数据寄存器中使用少量的指令。诸如边界扫描寄存器(54)等不可寻址的寄存器使用地址无关指令。

Description

集成电路的边界扫描测试系统
技术领域
本发明涉及集成电路测试，尤其涉及通过边界扫描系统的集成电路测试。
背景技术
IEEE/ANSI标准1149.1-1990(也叫做JTAG和边界扫描)是一测试集成电路及电路板的标准。在已有技术中，通过自动测试设备(ATE)来测试印刷电路板，该自动测试设备利用附着于探针(probe)卡的探针线与板上的特定位置接触。探针卡以这样的方式与ATE相接，从而可来往于ATE把测试信号发送到被测试板的指定区域。另一方面，边界扫描需要把某些寄存器和专用引脚置于芯片上，从而可使用软件而不是ATE来实现测试过程。现在，即使在芯片制成并运输后，也可使用相对廉价的计算机来测试集成电路芯片。芯片上所设置的具有边界扫描测试能力的五个专用引脚与接入执行边界扫描和其它测试过程的逻辑的测试接入端口(TAP)进行通信。这些引脚是测试数据输入(TDI)、测试数据输出(TDO)、测试时钟(TCK)、测试模式选择(TMS)及测试复位(TRST)。
这五个专用引脚中的三个引脚，即TMS、TCK和TRST接入具有16个状态的简单状态机，此状态机称为TAP控制器。继而，TAP控制器与专用引脚TDI和TDO一起同指令寄存器进行通信，还与任何边界扫描实现中所强制的两个其它寄存器进行通信。它们是边界扫描寄存器和旁路(bypass)寄存器。继而，指令寄存器与一般称为数据寄存器的其它寄存器进行通信，其中的一些寄存器可以是用户定义的。这些数据寄存器允许器件配置、验证、测试、可靠性评估等。边界扫描体系结构的另一个重要特征是一组测试单元，一个单元与集成电路的每个功能输入/输出引脚有关，从而可把一个单元用作该器件的输入或输出单元。这些单元以移位寄存器的组织结构排列，用以在TDI和TDO引脚之间进行串行通信。
“边界扫描手册”一书的作者K.P.Parker在第46页中说“用户定义的指令可以是目标标准寄存器(诸如边界寄存器)、标准寄存器的一部分或TDI和TDO之间的寄存器级联。或者，新的用户定义的寄存器可以是对准目标的”。本发明的一个目的是设计扩展边界扫描测试的用途的用户定义的寄存器并使软件容易访问此用户定义的寄存器。
发明内容
利用这样一种边界扫描系统满足了以上目的，该系统使得可以相对少量的指令对数目增加的数据寄存器进行寻址。这是通过以边界扫描指令组中的标准指令以外的附加指令来访问新的地址寄存器而实现的。当在指令寄存器中提供此新的指令ADDLOAD时，该指令允许检查或安装新设置的地址寄存器。当ADDLOAD指令处于指令寄存器中时，可使用标准CAPTURE-DR(俘获-DR)、SHIFT-DR(移位-DR)、UPDATE-DR(更新-DR)序列来检查或安装地址寄存器。同时，指令寄存器不受TAP控制器的CAPTURE-DR、SHIFT-DR、UPDATE-DR序列的影响，且该序列总是可以常规的方式来使能指令寄存器。
与数据寄存器相同，新的地址寄存器连接在TDI(测试数据输入)和TDO(测试数据输出)引脚之间，其输出连到多路复用器。地址寄存器的内容指示每一指令要访问哪一个数据寄存器。可使其它指令与地址无关，从而可由软件单独访问选中的数据寄存器。边界扫描指令组现在包含两种类型的指令。第一种包括旨在依据地址寄存器的状态选择测试数据寄存器的地址相关指令，而第二种包括旨在指定寄存器的地址无关指令。
本发明的一个优点是任何指令TESTDATA1到TESTDATAn-1可依据地址寄存器的内容访问测试数据寄存器1到(n-1)中的任一个。对于较大的n，这样可大大减少所需指令的数目。地址寄存器为测试数据寄存器提供了指令的分层导引。
附图概述
图1是依据已有技术的芯片测试用边界扫描标准，实施边界扫描测试电路的集成电路芯片的平面图。
图2是本发明的已有技术指令排序用TAP控制器的状态图。
图3是依据本发明的边界扫描系统的测试接入端口(TAP)和寄存器配置的方框图。
本发明的较佳实施方式
参考图1，所示的集成电路芯片11具有从芯片两侧延伸的多个功能引脚13。这些引脚用来执行芯片的所有功能，包括提供诸如供电功能和接地等实用功能。引脚以内是由填入字母x的方框所示的边界寄存器单元15。这些单元可用作输入或输出边界寄存器单元。每个单元是连到相邻单元的单个移位寄存器级。这样，每个单元链接到其它单元，而形成如图3所示的边界扫描寄存器。在选择此边界扫描寄存器作为TDI与TDO引脚之间的串行路径时，可观察到边界单元输入和输出，即芯片输入和输出。
返回图1，测试接入端口(TAP)控制器17是边界扫描系统的中心。TAP控制器包括以TCK引脚19定时的状态机。IEEE标准1149.1指示，在TAP控制器的状态机中应有16个状态，它们如图2的流程图所示进行操作。块中以0或1所示的每个状态指示TAP控制器17的TMS引脚21上的信号。TMS为测试模式选择的缩写。
在图2中，块25这一列为数据列，而块27这一列为指令列。数据列指DR的数据寄存器的一系列步骤，而指令列的标注指的是指令寄存器IR的一系列步骤。返回图1，所示的指令寄存器23直接连到TAP控制器17，而示出从TAP控制器中移去了数据寄存器25。将参考图3更全面地讨论指令寄存器IR和数据寄存器DR。
参考图2，左上方的块31为接收来自图1的TMS引脚21的输入的初始化状态。在一种模式下，使图1的寄存器25中的所有测试逻辑都无效。在另一种模式下，使能RUN-TEST/IDLE(运行-测试/空闲)块33。当被TMS引脚触发时，控制器进到块35所示的SELECT-DR-SCAN(选择-DR-扫描)状态。块35触发接入数据列25或接入指令列27。在接入数据列时，控制器实现块37所示的CAPTURE-DR状态，即测试数据寄存器的序列。由另一选择信号，SELECT-DR-SCAN块35可触发指令列37的动作，其中SELECT-IR-SCAN(选择-IR-扫描)块55移入CAPTURE-IR(俘获-IR)状态块57，块57可以是指令寄存器的扫描序列。另一方面，由另一TMS信号，控制器可利用沿线56所发送的信号环回由块31所示的TEST-LOGIC-RESET(测试-逻辑-复位)状态。CAPTURE-IR状态需要图1的指令寄存器23安装测试目的用逻辑值的模式。从CAPTURE-IR块57退出而到达SHIFT-IR(移位-IR)块59或到达EXIT1-IR(退出1-IR)块61，其中进一步分支到PAUSE-IR(暂停-IR)块63或在另一种模式下到达UPDATE-IR(更新-IR)块65。另一方面，PAUSE-IR块63可引向EXIT2-IR(退出2-IR)块67，块67将环回或进到UPDATE-IR块65。
返回图2，CAPTURE-DR(俘获-DR)块37安装由指令寄存器中的当前指令选中的测试数据寄存器。这导致EXIT1-DR(退出1-DR)块39或直接到达SHIFT-DR(移位-DR)块41，在块41中可能发生循环预定数目的循环。EXIT1-DR块39导致其中可发生循环预定数目的时钟循环的PAUSE-DR(暂停-DR)块43或UPDATE-DR(更新-DR)45。在完成通过PAUSE-DR状态43的循环时，进入EXIT2-DR(退出2-DR)状态47，从而终止暂停状态。从EXIT2-DR状态47，控制器进入UPDATE-DR状态45或SHIFT-DR状态41。UPDATE-DR块允许在测试数据寄存器的输出处锁存数据。UPDATE-DR寄存器提供了测试数据寄存器(通常以串行方式移动数据)的锁存并行输出。从此状态退出而返回RUN-TEST/IDLE状态35或SELLECT-DR-SCAN状态35。本发明在图2所示的状态转换框架内工作。
参考图3，所示的TAP控制器17具有专用输入引脚，包括模式选中TMS引脚21、测试时钟引脚19和复位引脚20。TAP控制器17与执行参考图2所讨论的状态的指令寄存器23进行通信。指令寄存器23与在线103上提供传送到各寄存器的模式选择输出的指令解码器24进行通信。注意，指令寄存器23位于测试数据输入引脚(TDI)16与测试数据输出引脚(TDO)18之间。许多其它寄存器平行地排列在TDI引脚16与TDO引脚18之间。这些寄存器包括排列寄存器52和边界扫描寄存器54。应记住，边界扫描寄存器包含图1所示的边界扫描单元15。
本发明的一个显著特征是提供了类似于先前所讨论的其它寄存器的地址寄存器56及以下所讨论的测试数据寄存器，它位于TDI引脚16和TDO引脚18之间。通过执行ADDLOAD指令来访问地址寄存器。在此指令处于指令寄存器中时，TDI和TDO引脚之间的地址寄存器有效。然后，可使用参考图2所讨论的CAPTURE-DR、SHIFT-DR、UPDATE-DR序列来检查或安装地址寄存器。
多个数据寄存器也连接在TDI输入引脚16与TDO输出引脚18之间，它们包括测试数据寄存器61；测试数据寄存器2、62...；测试数据寄存器N-2、65...；测试数据寄存器N-1、66；以及测试数据寄存器N、67。
地址寄存器56的内容确定特定指令要访问哪一个寄存器。地址寄存器必须具有足以指向所有相关的数据寄存器的尺寸。通常，这不超过六或八位。以下的表1示出本发明所使用的一个可能的指令组，示出每个指令要访问哪一个寄存器。
指令名称               寄存器            地址         指令代码
采样/预装               边界扫描           不使用        00101010
Extest                  边界扫描           不使用        00000000
旁路                    旁路               不使用        11111111
TESTDATA(测试数据)1     TDR(1到n-1)        1到n-1        10000000
TESTDATA 2        TDR(1到n-1)        1到n-1        10010000
：                ：                 ：            ：
TESTDATA n-1      TDR(1到n-1)        1到n-1        11100000
TESTDATA n        仅TDRn             不使用        11110000
表1.使用地址解码的寄存器访问的指令组
表1示出相对于特定寄存器的选择对某些指令进行寻址。注意，指令TESTDATA 1到TESTDATA N-1中的任一个流到测试数据寄存器1到N-1中的任一个，即寄存器61、62、...、65或66。对于大量的寄存器，这可大大减少所需指令的数目，因为可利用地址寄存器56的内容把任一指令(例如，TESTDATA1)引向任一可寻址的数据寄存器。因而，通过把指令分层导引到任一数据寄存器来补偿设置地址寄存器56所增加的硬件开销。
表1示出并非所有的测试数据寄存器都可使用地址选择。在本例中，测试数据寄存器N即寄存器67不使用地址选择，且仅通过TESTDATA N指令来访问。依据本发明，可把地址相关和地址无关测试数据寄存器混合。应注意，指令寄存器23不受地址寄存器56的影响。访问指令寄存器23总是通过执行图2所示循环的TAP控制器17。
指令名称            寄存器         地址         指令代码
采样/预装            边界扫描        不使用        00101010
Extest               边界扫描        不使用        00000000
旁路                 旁路            不使用        11111111
TESTDATA1_1          TDR1            1             10000001
TESTDATA1_2          TDR2            2             10000010
：                   ：              ：            ：
TESTDATA1_n          TDRn            n             10001110
TESTDATA2_1          TDR1            1             10010001
TESTDATA2_2          TDR2            2             10010010
：                   ：              ：            ：
TESTDATA2_n          TDRn            n             10011110
TESTDATAn-1_1        TDR1            1             11100001
TESTDATAn-1_2         TDR2        2            11100010
：                    ：          ：           ：
TESTDATAn-1_n         TDRn        n            11101111
TESTDATAn             TDRn        不使用       11110000
表2.使用地址解码的寄存器访问的扩展指令组
表2示出相对于表1的指令组的扩展指令组。在表2中，指令TESTDATA 1到TESTDATA N-1中的每一个指令已扩展到表现为一组分开的指令，在每个指令的结尾处示出此分开。例如，指令TESTDATA 1_2执行数据寄存器2即寄存器62中指定的TESTDATA 1指令。如果完全不关心可获得的指令码内的位状态，此指令扩展可能与表1的指令配置没有改变。在表1的例子中，在测试数据指令执行期间不关心指令码的最右位。现在，扩展的测试数据指令访问单个寄存器，而实际设计在相对简单的指令解码器中保存最少量的指令。虽然每个测试数据指令可访问单个寄存器，但可使用地址寄存器把任何指令导引到任何寄存器。
1)  Test-Logic-Reset
2)  Run-Test-Idle
3)  Select-DR-Scan
4)  Select-IR-Scan
5)  Capture-IR
6)  Shift-IR；重复N个循环，N＝IR长度
(指令＝Addload)
7)  Exit1-IR
8)  Update-IR
9)  Select-DR-Scan
10) Capture-DR
11) Shift-DR；重复M个循环，M＝地址寄存器长度
(数据＝目标TDR的地址)
12) Exit1-DR
13) Update-DR
14) Select-DR-Scan
15) Select-IR-Scan
16)  Capture-IR
17)  Shift-IR；重复N个循环，N＝IR长度
(指令＝任何地址指定指令)
18)  Exit1-IR
19)  Update-IR
20)  Select-DR-Scan
21)  Capture-DR
22)  Shift-DR；重复K个循环，K＝TDR长度
(数据＝TDR数据)
23)  Exit1-DR
24)  Update-DR
表3.测试数据寄存器访问的流程图
表3中示出访问地址相关寄存器的整个过程。首先，把ADDLAOD指令装入指令寄存器23。接着，以目标数据寄存器地址填充地址寄存器。然后，把所需的地址指定指令装入指令寄存器23。最后，装入目标数据寄存器本身。当移入新的数据时，在状态SHIFT-DR(步骤22)，把所有的数据同时移出到TDO引脚上用以检查。此时，已由新的数据更新了目标数据寄存器，可使用这些新的数据来进行进一步的操作。
来自于数据寄存器的输出通过第一多路复用器71到达第二多路复用器73，通过TAP控制器17使第二多路复用器73到达TDO输出引脚18。继而，TAP控制器通过把数据移出TDO输出引脚18，控制来自TDI引脚16的指令的安装和扫描，以扫描和更新寄存器。地址寄存器56把所需的地址相关指令引导到各测试数据寄存器，从而允许充分地选择待引导到所需寄存器的用户定义的指令。
通过把各输入和输出与置于TDI和TDO引脚上的信号相比较，可结合用于各种功能的用户定义的TAP测试数据指令来使用各种测试数据寄存器，包括集成电路芯片内置的自测试或扫描测试。

Claims (6)

1.一种集成电路的边界扫描测试设备，其特征在于包括，
连到集成电路芯片的功能引脚的多个边界扫描单元，
连到包括TMS和TCK引脚的专用边界扫描引脚的测试接入端口控制器，
与测试进入端口控制器进行通信并连到包括TDI和TDO引脚的专用边界扫描引脚的指令寄存器，
都并联在TDI和TDO引脚之间的边界寄存器，旁路寄存器、多个测试数据寄存器及地址寄存器，所有的所述寄存器都与指令寄存器进行通信，所述地址寄存器装有指向测试寄存器中指定的一个测试寄存器的地址，以及
适用于由指令寄存器来解码的软件指令组，所述指令组具有与目标测试数据寄存器的地址有关的第一指令及与地址无关且指向未在可寻址测试数据寄存器中的指定寄存器的第二指令，所述第一指令包括用于指令寄存器的附加指令，其中附加指令增加了标准指令组且访问地址寄存器，以及
其中选择待访问的测试寄存器之一，在执行附加指令时由安装在地址寄存器中的地址来确定选中的测试寄存器。
2.如权利要求1所述的设备，其特征在于一个或多个测试数据寄存器但不是所有的测试数据寄存器与地址无关。
3.如权利要求1所述的设备，其特征在于还包括每个测试数据寄存器可获得的多个地址相关指令，其中选中的测试数据寄存器接收地址相关指令中的一个指令。
4.一种集成电路的边界扫描测试设备，所述设备是这些类型，它具有含标准指令组的测试接入端口(TAP)控制器、指令寄存器(IR)、边界寄存器、旁路寄存器、包括测试数据输入(TDI)、测试数据输出(TDO)引脚的多个专用边界扫描引脚、具有有关的边界寄存器单元的多个电路输入和输出引脚，其特征在于其改进包括，
并联在TDI和TDO引脚之间且其尺寸足以保存测试数据字的多个测试数据寄存器，
与测试数据寄存器并联且装有指向指定测试数据寄存器的地址的地址寄存器，
用于指令寄存器的附加指令，其中所述附加指令增加了标准指令组且访问地址寄存器，以及
其中选择待访问的测试寄存器之一，在执行附加指令时由安装在地址寄存器中的地址来确定选中的测试寄存器。
5.如权利要求4所述的设备，其特征在于标准指令组增加了地址相关指令。
6.如权利要求4所述的设备，其特征在于标准指令组增加了用于测试数据寄存器的地址相关指令以及用于测试数据寄存器之一的一个或多个地址指定指令。
CNB98810850XA 1997-11-07 1998-11-03 集成电路的边界扫描测试系统 Expired - Fee Related CN1176383C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/965,919 US6032279A (en) 1997-11-07 1997-11-07 Boundary scan system with address dependent instructions
US08/965,919 1997-11-07

Publications (2)

Publication Number Publication Date
CN1278332A CN1278332A (zh) 2000-12-27
CN1176383C true CN1176383C (zh) 2004-11-17

Family

ID=25510676

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98810850XA Expired - Fee Related CN1176383C (zh) 1997-11-07 1998-11-03 集成电路的边界扫描测试系统

Country Status (12)

Country Link
US (1) US6032279A (zh)
EP (1) EP1036338B1 (zh)
JP (1) JP2001523005A (zh)
KR (1) KR20010040269A (zh)
CN (1) CN1176383C (zh)
CA (1) CA2309144A1 (zh)
DE (1) DE69827159T2 (zh)
HK (1) HK1030810A1 (zh)
MY (1) MY114077A (zh)
NO (1) NO317781B1 (zh)
TW (1) TW411393B (zh)
WO (1) WO1999024841A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590910B2 (en) * 1998-03-27 2009-09-15 Texas Instruments Incorporated Tap and linking module for scan access of multiple cores with IEEE 1149.1 test access ports
US6408413B1 (en) * 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6694467B2 (en) * 1999-06-24 2004-02-17 Texas Instruments Incorporated Low power testing of very large circuits
US6595685B2 (en) * 1998-10-13 2003-07-22 National Research Laboratory Of Metrology Method and apparatus for measuring thermophysical properties
JP4489870B2 (ja) * 1999-06-28 2010-06-23 三菱電機株式会社 内部信号観測方法
US6779145B1 (en) * 1999-10-01 2004-08-17 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6594802B1 (en) * 2000-03-23 2003-07-15 Intellitech Corporation Method and apparatus for providing optimized access to circuits for debug, programming, and test
US6651201B1 (en) * 2000-07-26 2003-11-18 International Business Machines Corporation Programmable memory built-in self-test combining microcode and finite state machine self-test
KR100399355B1 (ko) * 2001-03-12 2003-09-26 삼성전자주식회사 로컬 모니터 회로를 포함하는 반도체 집적 회로
US7065675B1 (en) * 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
DE60218498T2 (de) * 2001-09-20 2007-11-08 Koninklijke Philips Electronics N.V. Elektronisches gerät
US7231552B2 (en) * 2002-10-24 2007-06-12 Intel Corporation Method and apparatus for independent control of devices under test connected in parallel
JP2006510980A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 単一の試験アクセス・ポートを介する複数の試験アクセス・ポート・コントローラの接続
JP2004264057A (ja) * 2003-02-12 2004-09-24 Sharp Corp バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法
CN100365584C (zh) * 2003-07-28 2008-01-30 华为技术有限公司 一种边界扫描测试的实现方法及装置
CN100427964C (zh) * 2003-08-04 2008-10-22 华为技术有限公司 一种电路板的边界扫描测试方法
CN100357751C (zh) * 2004-02-26 2007-12-26 联想(北京)有限公司 一种jtag模块及应用该模块的调试方法
WO2010096711A2 (en) * 2009-02-19 2010-08-26 Touchdown Technologies, Inc. Probe head for a microelectronic contactor assembly, and methods of making same
GB2518866A (en) * 2013-10-03 2015-04-08 St Microelectronics Res & Dev Flexible interface
CN103678068B (zh) * 2013-12-23 2016-09-28 大唐微电子技术有限公司 一种环形边界扫描装置及方法
CN108693466B (zh) * 2017-04-12 2020-09-11 上海鹏武电子科技有限公司 一种边界扫描器件、装置及控制方法和扫描方法
CN108008275B (zh) * 2017-11-20 2020-05-01 上海华力微电子有限公司 一种具备故障诊断的系统级芯片生产方法
CN108845829B (zh) * 2018-07-03 2021-06-25 中国人民解放军国防科技大学 一种系统寄存器访问指令的执行方法
DE112019007386T5 (de) * 2019-05-31 2022-02-17 Micron Technology, Inc. Verbesserte jtag-register mit gleichzeitigen eingängen
CN112098818B (zh) * 2020-11-02 2021-02-02 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155732A (en) * 1990-10-09 1992-10-13 At&T Bell Laboratories Method and apparatus for data transfer to and from devices through a boundary-scan test access port
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5394403A (en) * 1992-06-12 1995-02-28 Sun Microsystems, Inc. Fully testable chip having self-timed memory arrays
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
US5459737A (en) * 1993-07-07 1995-10-17 National Semiconductor Corporation Test access port controlled built in current monitor for IC devices
US5635855A (en) * 1995-07-21 1997-06-03 Lattice Semiconductor Corporation Method for simultaneous programming of in-system programmable integrated circuits
JP3287539B2 (ja) * 1996-11-13 2002-06-04 富士通株式会社 テスト機構を有する処理システム

Also Published As

Publication number Publication date
HK1030810A1 (en) 2001-05-18
JP2001523005A (ja) 2001-11-20
MY114077A (en) 2002-07-31
TW411393B (en) 2000-11-11
DE69827159D1 (de) 2004-11-25
WO1999024841A1 (en) 1999-05-20
EP1036338A1 (en) 2000-09-20
KR20010040269A (ko) 2001-05-15
NO20002268L (no) 2000-07-06
DE69827159T2 (de) 2005-11-17
CN1278332A (zh) 2000-12-27
EP1036338B1 (en) 2004-10-20
NO20002268D0 (no) 2000-04-28
EP1036338A4 (en) 2003-06-18
CA2309144A1 (en) 1999-05-20
NO317781B1 (no) 2004-12-13
US6032279A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
CN1176383C (zh) 集成电路的边界扫描测试系统
US5828825A (en) Method and apparatus for pseudo-direct access to embedded memories of a micro-controller integrated circuit via the IEEE test access port
US5497378A (en) System and method for testing a circuit network having elements testable by different boundary scan standards
US5570375A (en) IEEE Std. 1149.1 boundary scan circuit capable of built-in self-testing
US20040006729A1 (en) Hierarchical test methodology for multi-core chips
US6658632B1 (en) Boundary scan cell architecture with complete set of operational modes for high performance integrated circuits
US6029261A (en) Test circuit and system for interconnect testing of high-level packages
JPH07260883A (ja) システム試験装置
Cheng et al. Signature based diagnosis for logic BIST
US20040068675A1 (en) Circuit board having boundary scan self-testing function
US7447962B2 (en) JTAG interface using existing I/O bus
CN1230885C (zh) 一种边界扫描芯片容错测试方法及系统
Park et al. A new IEEE 1149.1 boundary scan design for the detection of delay defects
CN218825512U (zh) 内嵌逻辑分析系统、逻辑器件和器件分析设备
Maunder et al. An introduction to the boundary scan standard: Ansi/ieee std 1149.1
Tulloss et al. BIST and boundary-scan for board level test: Test program pseudocode
CN1253794C (zh) 一种非边界扫描器件逻辑簇故障测试方法
Alves et al. From design-for-test to design-for-debug-and-test: analysis of requirements and limitations for 1149.1
EP1137952B1 (en) Boundary scan method for terminating or modifying integrated circuit operating modes
Song et al. A simple wrapped core linking module for SoC test access
Landis A test methodology for wafer scale system
US20020144200A1 (en) Scan test system for semiconductor device
Gibson et al. Boundary scan access of built-in self-test for field programmable gate arrays
Satish Tutorial on design for testability (DFT)" An ASIC design philosophy for testability from chips to systems"
KR20060055595A (ko) 칩 테스트를 위한 테스트 억세스 포트의 간소화 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1030810

Country of ref document: HK

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: American California

Patentee after: Atmel Corp.

Address before: American California

Patentee before: Atmel Corporation

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041117

Termination date: 20131103