CN108693466B - 一种边界扫描器件、装置及控制方法和扫描方法 - Google Patents

一种边界扫描器件、装置及控制方法和扫描方法 Download PDF

Info

Publication number
CN108693466B
CN108693466B CN201710237207.4A CN201710237207A CN108693466B CN 108693466 B CN108693466 B CN 108693466B CN 201710237207 A CN201710237207 A CN 201710237207A CN 108693466 B CN108693466 B CN 108693466B
Authority
CN
China
Prior art keywords
boundary scan
data register
boundary
register
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710237207.4A
Other languages
English (en)
Other versions
CN108693466A (zh
Inventor
谷陈鹏
鲁斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Powervalue Electronic Technology Co ltd
Original Assignee
Shanghai Powervalue Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Powervalue Electronic Technology Co ltd filed Critical Shanghai Powervalue Electronic Technology Co ltd
Priority to CN201710237207.4A priority Critical patent/CN108693466B/zh
Publication of CN108693466A publication Critical patent/CN108693466A/zh
Application granted granted Critical
Publication of CN108693466B publication Critical patent/CN108693466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Abstract

本发明公开一种边界扫描器件、装置及控制方法和扫描方法，该方法包括：将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；将输入的测试指令存储至所述虚拟指令寄存器，所述测试指令指示边界扫描链的数据寄存器长度，其中，所述边界扫描链的数据寄存器长度是根据待测元器件确定的；根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，并将所述边界扫描链的数据寄存器的标识存储在所述虚拟数据寄存器中，该方法用以提高JTAG测试和在线编程的效率。

Description

一种边界扫描器件、装置及控制方法和扫描方法
技术领域
本发明涉及通信领域，尤其涉及一种边界扫描器件、装置及控制方法和扫描方法。
背景技术
目前对集成电路进行测试的边界扫描系统一般由以下三个部分组成：计算机、边界扫描器件和被测电路板，参考图1。在被测电路板上，JTAG(Joint Test Action Group，联合测试工作组)接口的测试数据输出(TDO，Test Data Output)线和测试数据输入(TDI，Test Data Input)线相互串连，测试模式输入线(TMS，Test Mode Select input)、测试时钟输入线(TCK，Test Clock input)和测试逻辑复位线(/TRST，Test Logic Reset)并连，JTAG接口是边界扫描测试控制器和被测电路板的连接接口，参考图2，U1、U2、.....，Ui表示边界扫描菊花链上的边界扫描器件，即边界扫描集成电路。
对于现有技术而言，用户单纯使用芯片厂商提供的BSDL文件，由于JTAG协议基于串行数据输入输出的模式，这就要求芯片的某一个或者多个管脚，每发送或者接收1bit数据的时候，需要完整的跑一遍JTAG扫描链；如果扫描链中共有500个寄存器，那么，需要500个时钟才能完成发送或者接收1bit的数据，这样，测试和在线编程的效率就会非常低。
发明内容
本发明实施例提供一种边界扫描器件、装置及控制方法和扫描方法，用以提高JTAG测试和在线编程的效率。
本发明方法包括一种边界扫描器件的控制方法，该方法包括：将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；
将输入的测试指令存储至所述虚拟指令寄存器，所述测试指令指示边界扫描链的数据寄存器长度，其中，所述边界扫描链的数据寄存器长度是根据待测元器件确定的；
根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，并将所述边界扫描链的数据寄存器的标识存储在所述虚拟数据寄存器中。
从另一方面，本发明实施例进一步地提供一种边界扫描方法，该方法包括：
根据接收的边界扫描JTAG信号，访问边界扫描器件的边界扫描单元；所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；所述虚拟指令寄存器存储测试指令，所述测试指令指示边界扫描链中的数据寄存器长度；所述边界扫描链中的数据寄存器长度是根据待测元器件确定的；所述虚拟数据寄存器存储所述边界扫描链的数据寄存器的标识；
生成边界扫描链，所述边界扫描链包含的数据寄存器是根据所述边界扫描单元的虚拟数据寄存器中存储的所述数据寄存器的标识确定的；
利用所述边界扫描链执行所述虚拟指令寄存器中存储的测试指令，对所述待测元器件进行边界扫描。
基于同样的发明构思，本发明实施例提供一种边界扫描器件的控制装置，该装置包括：
虚拟单元，用于将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；
存储单元，用于将输入的测试指令存储至所述虚拟指令寄存器，所述测试指令指示边界扫描链的数据寄存器长度，其中，所述边界扫描链的数据寄存器长度是根据待测元器件确定的；
确定单元，用于根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，并将所述边界扫描链的数据寄存器的标识存储在所述虚拟数据寄存器中。
本发明实施例通过利用边界扫描器件的指令寄存器虚拟成虚拟指令寄存器和虚拟数据寄存器，然后将新增的测试指令写入虚拟指令寄存器中，其中测试指令中的数据寄存器长度是根据实际需求配置的，因为虚拟数据寄存器中保存了所需要的芯片管脚的数据寄存器标识，因此可以重新组合这些管脚对应的数据寄存器生成短的扫描链，以实现高速的测试和在线编程。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种边界扫描系统示意图；
图2为现有技术提供的一种边界扫描菊花链的示意图；
图3为本发明实施例提供的一种边界扫描器件的控制方法流程示意图；
图4为本发明实施例提供的虚拟之后的JTAG链路框图；
图5为本发明实施例提供的一种边界扫描方法流程示意图；
图6为本发明实施例提供的边界扫描器件的内部结构示意图；
图7为本发明实施例提供的边界扫描器件的控制装置结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
现有技术中，由于JTAG协议基于串行数据输入输出的模式，这就要求芯片的某一个或者多个管脚，每发送或者接收1bit数据的时候，需要完整的跑一遍边界扫描链路；如果链路中共有500个寄存器，那么，需要500个时钟才能完成发送或者接收1bit(比特)的数据，这样，测试和在线编程的效率就会非常低，尤其当待扫描的元器件是存储类元器件，现有的扫描方法严重地影响了这类器件的调试和在线编程，其中，存储类元器件比如SRAM(StaticRandom Access Memory、静态随机存取存储器)、DDR SDRAM(双倍速率同步动态随机存储器)、NOR Flash(非易失闪存)等等。
为了提高测试和在线编程的效率，就需要对现有的边界扫描链路的长度进行改进，根据待检测元器件的管脚数量，配置边界扫描链路中的数据寄存器的长度，从而达到对待检测元器件高速测试和在线编程的目的，具体地，本发明实施例提供一种边界扫描器件的控制方法流程示意图，参见图3所示，具体地实现方法包括：
S101，将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器。
S102，将输入的测试指令存储至所述虚拟指令寄存器，所述测试指令指示边界扫描链的数据寄存器长度，其中，所述边界扫描链的数据寄存器长度是根据待测元器件确定的。
S103，根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，并将所述边界扫描链的数据寄存器的标识存储在所述虚拟数据寄存器中。
上述步骤其实是对JTAG器件的编程，或者说是对JTAG集成电路中的各个JTAG器件的编程，通常待检测的电路板上会集成有多个BGA(Ball Grid Array，球栅阵列结构的PCB)元器件，因此，可以根据待检测的电路板的规格说，确定与各个BGA相连接的JTAG器件的边界扫描链的数据寄存器长度，比如说，待检测的电路板上有个BGA的管脚数目是4，因为四个数据寄存器对应一个管脚，所以BGA的数据寄存器是12个，因此就可以配置与这个BGA相连接的JTAG器件的边界扫描链的数据寄存器长度是12。
因此传统的JTAG器件提供的BSDL文件中边界扫描指令的数据寄存器的长度是固定最大值，如下所示：
attribute INSTRUCTION_LENGTH of EP4CE10F17:entity is 10；
EXTEST(0000001111)
attribute BOUNDARY_LENGTH of EP4CE10F17:entity is 603；
从以上信息得知，这个FPGA在边界扫描测试模式下，指令寄存器长度为10，用于测试的指令为EXTEST 0000001111，数据寄存器的长度为603。
本发明实施例中需要新增测试指令，其中，新的指令可以命名为EXTEST_JTAG1_EN，这也是一个10bit的寄存器，数据为0000001110；通过这条指令就可以选择经过定制的数据寄存器，例如数据寄存器的长度为12，示例如下：
attribute BOUNDARY_LENGTH of EP4CE10F17:entity is 12；
用新增的测试指令替代原先的测试指令，可是JTAG器件中的指令寄存器不可以被写入新的测试指令，因此本发明实施例利用所述边界扫描器件的软内核资源，将JTAG器件的指令寄存器虚拟出至少一个边界扫描单元，然后利用一个边界扫描单元中的一个虚拟指令寄存器存储新的测试指令。
具体来说，图4所示的标准的JTAG链路框图中TAP Controller(Test Access PortController，测试访问端口控制器)、IR(Instruction Register，指令寄存器)和DR(DataRegister，数据寄存器)都属于FPGA器件已经映射的硬资源。为了写入新的指令，本发明实施例调用FPGA的虚拟JTAG IP核技术，在DR部分的USER 0 Data Register和USER 1 DataRegister中，虚拟出用户自定义的IR和DR：VIR(虚拟指令寄存器)和VDR(虚拟数据寄存器)，如图4灰色部分。其中，新的指令和数据寄存器的标识就存在这个区域中，以备后续测试和在线编程使用。
当对JTAG器件完成上述开发之后，就可以对待检测的元器件进行扫描，进一步地，本发明实施例还提供一种边界扫描方法流程示意图，参见图5所示，具体地实现方法包括：
S201，根据接收的边界扫描JTAG信号，访问边界扫描器件的边界扫描单元；所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；所述虚拟指令寄存器存储测试指令，所述测试指令指示边界扫描链中的数据寄存器长度；所述边界扫描链中的数据寄存器长度是根据待测元器件确定的；所述虚拟数据寄存器存储所述边界扫描链的数据寄存器的标识；
S202，生成边界扫描链，所述边界扫描链包含的数据寄存器是根据所述边界扫描单元的虚拟数据寄存器中存储的所述数据寄存器的标识确定的；
S203，利用所述边界扫描链执行所述虚拟指令寄存器中存储的测试指令，对所述待测元器件进行边界扫描。
适用于上述边界扫描方法的JTAG器件，如图6所示，包括：JTAG接口，用于接收边界扫描JTAG信号；
指令寄存器，所述指令寄存器虚拟成边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；所述虚拟指令寄存器存储测试指令，所述测试指令指示边界扫描链中的数据寄存器长度；所述边界扫描链中的数据寄存器长度根据待测元器件确定；所述虚拟数据寄存器存储所述边界扫描链的数据寄存器的标识；
TAP控制器，用于根据接收的所述JTAG信号访问所述虚拟指令寄存器和所述虚拟数据寄存器；根据所述边界扫描单元的虚拟数据寄存器中存储的所述数据寄存器的标识，生成边界扫描链；
边界扫描链，用于执行所述虚拟指令寄存器中存储的测试指令，对所述待测元器件进行边界扫描。
其中，TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器和指令寄存器。对整个TAP的控制是通过TAP控制器来完成的。TAP总共包括5个信号接口TCK、TMS、TDI、TDO和TRST：其中4个是输入信号接口和另外1个是输出信号接口。一般，开发电路板上都有一个JTAG接口，该JTAG接口的主要信号接口就是这5个。
指令寄存器是边界扫描器件中可以利用软内核资源进行虚拟的指令寄存器。
也就是说，将该JTAG器件接入边界扫描系统(如图1所示)中，计算机一方面通过控制器将测试序列下发到被测电路板的BGA元件中，另一方面通过JTAG器件捕获BGA元件中移位序列，进而比较是否一致，若一致，证明该被测电路板的BGA元件的管脚是良好的，否则就是发生故障。需要说明的是，在JTAG器件捕获BGA元件中移位序列时，JTAG器件中的边界扫描链并没有用到所有的数据寄存器，而是仅用到了测试指令所指示长度的数据寄存器，因此，这时生成的边界扫描链长度缩短，测试和在线编程的效率提高。
比如说，在传统的方案中，用户单纯使用芯片厂商提供的BSDL文件，如下所示：
attribute INSTRUCTION_LENGTH of EP4CE10F17:entity is 10；
EXTEST(0000001111)
attribute BOUNDARY_LENGTH of EP4CE10F17:entity is 603；
从以上信息得知，这个FPGA在边界扫描测试模式下，指令寄存器长度为10，用于测试的指令为EXTEST 0000001111，数据寄存器的长度为603；也就是说，当芯片通过指令寄存器被配置到测试状态后，每次需要603个时钟才能在需要测试的管脚输出或者输入1bit数据。
在本发明实施例中，通过对FPGA的编程，增加新的指令，命名为EXTEST_JTAG1_EN，这也是一个10bit的寄存器，数据为0000001110；通过这条指令就可以选择经过定制的数据寄存器，长度为12。
attribute BOUNDARY_LENGTH of EP4CE10F17:entity is 12；
因此，本发明实施例提供的边界扫描方法，可以根据实际项目的需求，定制边界扫描数据寄存器的长度，以实现高速测试和在线编程。
基于相同的技术构思，本发明实施例还提供一种边界扫描器件的控制装置，该装置可执行上述方法实施例。本发明实施例提供的装置如图7所示，包括：虚拟单元401、存储单元402、确定单元403。其中：
虚拟单元401，用于将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；
存储单元402，用于将输入的测试指令存储至所述虚拟指令寄存器，所述测试指令指示边界扫描链的数据寄存器长度，其中，所述边界扫描链的数据寄存器长度是根据待测元器件确定的；
确定单元403，用于根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，并将所述边界扫描链的数据寄存器的标识存储在所述虚拟数据寄存器中。
进一步地，所述确定单元403具体用于：
根据所述边界扫描链的数据寄存器长度，确定管脚数量M；
从所述边界扫描器件的N个管脚中确定出M个管脚；
将所述M个管脚的数据寄存器的标识，确定为所述边界扫描链的数据寄存器的标识。
进一步地，所述虚拟单元401具体用于：
利用所述边界扫描器件的软内核资源，将所述边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元。
综上所述，本发明实施例通过利用边界扫描器件的指令寄存器虚拟成虚拟指令寄存器和虚拟数据寄存器，然后将新增的测试指令写入虚拟指令寄存器中，其中测试指令中的数据寄存器长度是根据实际需求配置的，因为虚拟数据寄存器中保存了所需要的芯片管脚的数据寄存器标识，因此可以重新组合这些管脚对应的数据寄存器生成短的扫描链，以实现高速的测试和在线编程。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种边界扫描器件的控制方法，其特征在于，该方法包括：
将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；
将输入的测试指令存储至所述虚拟指令寄存器，所述测试指令指示边界扫描链的数据寄存器长度，其中，所述边界扫描链的数据寄存器长度是根据待测元器件确定的；
根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，并将所述边界扫描链的数据寄存器的标识存储在所述虚拟数据寄存器中。
2.如权利要求1所述的方法，其特征在于，所述根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，包括：
根据所述边界扫描链的数据寄存器长度，确定管脚数量M；
根据所述管脚数量M，从所述边界扫描器件的N个管脚中确定出M个管脚，0<M<N；
将所述M个管脚的数据寄存器的标识，确定为所述边界扫描链的数据寄存器的标识。
3.如权利要求1所述的方法，其特征在于，将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，包括：
利用所述边界扫描器件的软内核资源，将所述边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元。
4.一种边界扫描方法，其特征在于，该方法包括：
根据接收的边界扫描JTAG信号，访问边界扫描器件的边界扫描单元；所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；所述虚拟指令寄存器存储测试指令，所述测试指令指示边界扫描链中的数据寄存器长度；所述边界扫描链中的数据寄存器长度是根据待测元器件确定的；所述虚拟数据寄存器存储所述边界扫描链的数据寄存器的标识；
生成边界扫描链，所述边界扫描链包含的数据寄存器是根据所述边界扫描单元的虚拟数据寄存器中存储的所述数据寄存器的标识确定的；
利用所述边界扫描链执行所述虚拟指令寄存器中存储的测试指令，对所述待测元器件进行边界扫描。
5.一种边界扫描器件的控制装置，其特征在于，该装置包括：
虚拟单元，用于将边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；
存储单元，用于将输入的测试指令存储至所述虚拟指令寄存器，所述测试指令指示边界扫描链的数据寄存器长度，其中，所述边界扫描链的数据寄存器长度是根据待测元器件确定的；
确定单元，用于根据所述边界扫描链的数据寄存器长度，确定所述边界扫描器件中属于所述边界扫描链的数据寄存器的标识，并将所述边界扫描链的数据寄存器的标识存储在所述虚拟数据寄存器中。
6.如权利要求5所述的装置，其特征在于，所述确定单元具体用于：
根据所述边界扫描链的数据寄存器长度，确定管脚数量M；
根据所述管脚数量M，从所述边界扫描器件的N个管脚中确定出M个管脚，0<M<N；
将所述M个管脚的数据寄存器的标识，确定为所述边界扫描链的数据寄存器的标识。
7.如权利要求5所述的装置，其特征在于，所述虚拟单元具体用于：
利用所述边界扫描器件的软内核资源，将所述边界扫描器件的指令寄存器虚拟出至少一个边界扫描单元。
8.一种边界扫描JTAG器件，其特征在于，该器件包括：
JTAG接口，用于接收边界扫描JTAG信号；
指令寄存器，所述指令寄存器虚拟成边界扫描单元，所述边界扫描单元包括虚拟数据寄存器和虚拟指令寄存器；所述虚拟指令寄存器存储测试指令，所述测试指令指示边界扫描链中的数据寄存器长度；所述边界扫描链中的数据寄存器长度根据待测元器件确定；所述虚拟数据寄存器存储所述边界扫描链的数据寄存器的标识；
TAP控制器，用于根据接收的所述JTAG信号访问所述虚拟指令寄存器和所述虚拟数据寄存器；根据所述边界扫描单元的虚拟数据寄存器中存储的所述数据寄存器的标识，生成边界扫描链；
边界扫描链，用于执行所述虚拟指令寄存器中存储的测试指令，对所述待测元器件进行边界扫描。
9.一种非暂态计算机存储介质，其特征在于，所述非暂态计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使所述计算机执行权利要求1至3任一所述的方法或者权利要求4所述的方法。
10.一种计算机程序产品，其特征在于，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算程序，所述计算机程序包括计算机可执行指令，当所述计算机可执行指令被计算机执行时，使所述计算机执行权利要求1至3任一所述的方法或者权利要求4所述的方法。
CN201710237207.4A 2017-04-12 2017-04-12 一种边界扫描器件、装置及控制方法和扫描方法 Active CN108693466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710237207.4A CN108693466B (zh) 2017-04-12 2017-04-12 一种边界扫描器件、装置及控制方法和扫描方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710237207.4A CN108693466B (zh) 2017-04-12 2017-04-12 一种边界扫描器件、装置及控制方法和扫描方法

Publications (2)

Publication Number Publication Date
CN108693466A CN108693466A (zh) 2018-10-23
CN108693466B true CN108693466B (zh) 2020-09-11

Family

ID=63843883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710237207.4A Active CN108693466B (zh) 2017-04-12 2017-04-12 一种边界扫描器件、装置及控制方法和扫描方法

Country Status (1)

Country Link
CN (1) CN108693466B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113939880B (zh) * 2019-05-31 2023-05-23 美光科技公司 具有并发输入的改进的jtag寄存器
CN112526327B (zh) * 2020-10-28 2022-07-08 深圳市紫光同创电子有限公司 边界扫描测试方法及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122762A (en) * 1997-09-25 2000-09-19 Samsung Electronics Co., Ltd Memory interface device and method for supporting debugging
CN1278332A (zh) * 1997-11-07 2000-12-27 爱特梅尔股份有限公司 具有地址相关指令的边界扫描系统
CN1542459A (zh) * 2003-05-01 2004-11-03 中兴通讯股份有限公司 一种集成电路边界扫描测试装置
CN1580799A (zh) * 2003-08-05 2005-02-16 华为技术有限公司 一种边界扫描链自测方法
CN101078746A (zh) * 2007-07-11 2007-11-28 凤凰微电子（中国）有限公司 多芯片封装体内部连接的边界扫描测试结构及测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122762A (en) * 1997-09-25 2000-09-19 Samsung Electronics Co., Ltd Memory interface device and method for supporting debugging
CN1278332A (zh) * 1997-11-07 2000-12-27 爱特梅尔股份有限公司 具有地址相关指令的边界扫描系统
CN1542459A (zh) * 2003-05-01 2004-11-03 中兴通讯股份有限公司 一种集成电路边界扫描测试装置
CN1580799A (zh) * 2003-08-05 2005-02-16 华为技术有限公司 一种边界扫描链自测方法
CN101078746A (zh) * 2007-07-11 2007-11-28 凤凰微电子（中国）有限公司 多芯片封装体内部连接的边界扫描测试结构及测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于JTAG标准的X-DSP芯片调试/测试部件的设计与实现;张英杰;《中国优秀硕士学位论文全文数据库 信息科技辑》;20100515;全文 *

Also Published As

Publication number Publication date
CN108693466A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US8639981B2 (en) Flexible SoC design verification environment
CN104978249B (zh) 系统芯片及其验证方法
CN105190336A (zh) 模拟块及用于测试其的测试块
US9971644B2 (en) Serial I/O functional tester
CN112100957B (zh) 用于调试逻辑系统设计的方法、仿真器、存储介质
US10429440B2 (en) Design-for-test for asynchronous circuit elements
US20150347654A1 (en) Extracting system architecture in high level synthesis
CN108693466B (zh) 一种边界扫描器件、装置及控制方法和扫描方法
US6707313B1 (en) Systems and methods for testing integrated circuits
CN110082672B (zh) 一种芯片内逻辑模型的测试方法及装置
CN113454607B (zh) 调试方法、装置及片上系统
US9640280B1 (en) Power domain aware insertion methods and designs for testing and repairing memory
CN109407655B (zh) 一种调试芯片的方法及装置
CN110765716A (zh) 数字产品的仿真信号查看方法及系统
US10664637B2 (en) Testbench restoration based on capture and replay
CN110457743A (zh) 一种基于fpga的芯片检测方法
US9286181B2 (en) Apparatus for capturing results of memory testing
CN110717311A (zh) 一种fpga内部访问系统、fpga验证方法
US20150082107A1 (en) State machine based functional stress tests
US10445218B2 (en) Execution of graphic workloads on a simulated hardware environment
CN203573309U (zh) 嵌入式系统存储器的测试结构
KR20140147968A (ko) 테스트 장치 및 그의 동작 방법
Kulkarni et al. Energy efficient implementation, power aware simulation and verification of 16-bit ALU using unified power format standards
CN110956007A (zh) 数字产品的仿真信号查看方法及系统
CN102662812B (zh) 基于pci总线单路接收解调器性能测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant