KR20010040269A - 어드레스 종속 명령을 갖는 경계 스캔 시스템 - Google Patents

어드레스 종속 명령을 갖는 경계 스캔 시스템 Download PDF

Info

Publication number
KR20010040269A
KR20010040269A KR1020007004881A KR20007004881A KR20010040269A KR 20010040269 A KR20010040269 A KR 20010040269A KR 1020007004881 A KR1020007004881 A KR 1020007004881A KR 20007004881 A KR20007004881 A KR 20007004881A KR 20010040269 A KR20010040269 A KR 20010040269A
Authority
KR
South Korea
Prior art keywords
register
address
instruction
test
registers
Prior art date
Application number
KR1020007004881A
Other languages
English (en)
Inventor
제임스 주니어 파헤이
지오프레이 에스 공웨르
진글룬 탐
스리니바스 라마머티
Original Assignee
페레고스 조지, 마이크 로스
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페레고스 조지, 마이크 로스, 아트멜 코포레이숀 filed Critical 페레고스 조지, 마이크 로스
Publication of KR20010040269A publication Critical patent/KR20010040269A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

경계 스캔 집적 회로는 테스트 데이터 입력(TDI)(16) 및 테스트 데이터 출력(TDO)(18)의 2개의 전용 핀 사이에 복수개의 새로운 레지스터(56, 61, 62, 65, 67)를 설치한다. 상기 레지스터는 어드레스 레지스터(56) 및 상기 IR(23) 내의 어드레스 명령을 사용하는 어드레스 레지스터에 의해 어드레스된 복수개의 테스트 데이터 레지스터(61, 62, 65, 66, 67)를 포함한다. 상기 어드레스 가능한 레지스터에 대한 명령은 상기 TDI 및 TDO 핀 사이에 활성된 어드레스 종속 레지스터에 의하여 수행되는 상기 IR 내에 위치한 ADDLOAD 명령을 갖는 정확한 레지스터로 조정할 수 있다. 어드레스 종속 명령의 세트로부터의 어떤 명령은 많은 수의 어드레스 가능한 데이터 레지스터에 사용되는 작은 수의 명령을 허용하는 어드레스 종속 명령을 어떤 레지스터가 처리하도록 한다. 경계 스캔 레지스터(54)와 같은 어드레스 불가능한 레지스터는 어드레스 독립 명령에 사용한다.

Description

어드레스 종속 명령을 갖는 경계 스캔 시스템{BOUNDARY SCAN SYSTEM WITH ADDRESS DEPENDENT INSTRUCTIONS}
JTAG 및 경계 스캔으로도 공지되어 있는 IEEE/ANSI 표준 1149.1-1990은 집적 회로 및 회로 기판을 테스트하는 표준 규격이다. 종래의 기술에서, 인쇄 회로 기판은 프로브 카드에 부착된 프로브선에 의하여 기판 상의 특정 위치에 접속되어 있는 자동 테스트 장치(ATE)에 의하여 테스팅되었다. 상기 프로브 카드는 테스트 신호를 ATE에서 전송받고 테스트중에 있는 기판의 특정 영역의 ATE로부터 전송받는 방법으로 ATE에 인터페이스 접속되어 있다. 반면에, 경계 스캔은 일부 레지스터 및 전용 핀이 칩 상에 위치하여, 소프트웨어가 ATE 보다는 오히려 테스트 절차를 실행할 것을 요구한다. 상대적으로 저렴한 컴퓨터는 현재 칩을 제조하여 탑재한 후에 집적 회로 칩을 테스팅할 수 있다. 경계 스캔 테스트 성능을 구비한 칩에 공급된 다섯 개의 전용 핀은 경계 스캔 및 다른 테스트 절차를 실행하는 로직에 액세스를 하는 테스트 액세스 포트(TAP)와 통신한다. 상기 핀은 테스트 데이터 입력(TDI), 테스트 데이터 출력(TDO), 테스트 클록(TCK), 테스트 모드 선택(TMS) 및 테스트 리셋(TRST)용 핀이다.
다섯 개의 전용 핀중의 3개 즉, TMS, TCK 및 TRST는 TAP 제어기라고 공지되어 있으며 16개의 상태를 표시할 수 있는 간단한 상태 표시기에 액세스한다. 상기 TAP 제어기는 전용 핀(TDI, TDO)과 함께 명령 레지스터 및 어떤 경계 스캔 실행을 명령하는 두 개의 다른 레지스터와 통신한다. 상기 레지스터에는 상기 경계 스캔 레지스터 및 상기 바이패스 레지스터가 있다. 명령 레지스터는 통상 데이터 레지스터라고 하며 사용자가 정의한 몇 개의 다른 레지스터와 통신한다. 상기 데이터 레지스터는 장치 구조, 검사, 테스트, 신뢰성 평가 등을 가능하게 한다. 경계 스캔 구조의 더 중요한 특성은, 집적 회로의 각각의 기능 입출력 핀에 결합되어 상기 장치에 대한 입력 또는 출력 셀로서 사용되는 테스트 셀의 세트가 있다는 것이다. 상기 셀은 TDI와 TDO 핀 사이에 시리얼 통신(Serial Communication)을 할 수 있도록 시프트 레지스터 구조로 배열되어 있다.
파커(K.P. Parker)가 저술한 "경계 스캔 편람"("Boundary-Scan Handbook") 에서, 저자는 46페이지에서 "사용자 정의 명령은 표준 레지스터(경계 레지스터등), 표준 레지스터의 일부, 또는 TDI 및 TDO 사이의 레지스터의 연결을 목표로 삼는다. 또, 새로운 사용자 정의 레지스터는 목표화 될 수 있다"라고 설명하고 있다. 이 발명의 목적은 경계 스캔 테스트의 유용성을 확대하는 사용자 정의 레지스터를 발명하여 소프트웨어에 쉽게 이용할 수 있는 사용자 정의 레지스터를 만드는 것이다.
본 발명은 집적 회로 테스트에 관한 것이고, 특히 경계 스캔 시스템에 의한 집적 회로 테스트에 관한 것이다.
도 1은 칩을 테스트하기 위하여 종래 기술의 경계 스캔 표준에 따라 경계 스캔 테스트 회로를 사용한 집적 회로 칩의 평면도이다.
도 2는 본 발명에 대한 종래 기술의 명령을 차례로 나열한 TAP 제어기 상태도이다.
도 3은 본 발명에 따른 경계 스캔 시스템의 상기 테스트 액세스 부분(TAP) 및 레지스터 구조의 블록도이다.
상기 목적은 상대적으로 작은 수의 명령을 가지고 어드레스 가능한 증가된 수의 데이터 레지스터를 만드는 경계 스캔 시스템과 부합되고 있다. 이 목적은 상기 경계 스캔 명령 세트에서 상기 표준 명령 이외의 부가 명령에 액세스 될 수 있는 새로운 어드레스 레지스터에 의해 달성된다. 새로운 명령(ADDLOAD)은 상기 명령 레지스터에서 실행될 때, 새롭게 공급된 어드레스 레지스터의 점검 또는 탑재를 가능하게 한다. 상기 ADDLOAD 명령이 명령 레지스터에 있을 때, 상기 어드레스 레지스터는 표준 CAPTURE-DR, SHIFT-DR, UPDATE-DR 순서로 점검 또는 탑재를 실행한다. 동시에, 명령 레지스터는 영향을 받지 않고 항상 TAP 제어기에 의하여 통상의 방법으로 CAPTURE-IR, SHIFT-IR, UPDATE-IR 순서로 실행하게 된다.
데이터 레지스터처럼, 새로운 어드레스 레지스터는 TDI(테스트 데이터 입력) 및 TDO(테스트 데이터 출력) 핀 사이에 접속되어 있으며 멀티플렉서에 접속된 출력을 갖는다. 어드레스 레지스터의 내용은 각 명령에 액세스되게 하는 데이터 레지스터를 지시한다. 다른 명령은 어드레스에 독립되어 있으므로 선택된 데이터 레지스터는 소프트웨어에 의하여 개별적으로 액세스될 수 있다. 경계 스캔 명령 세트는 현재 두 가지 종류의 명령을 포함한다. 첫 번째 종류의 명령은 상기 어드레스 레지스터의 상태에 종속하여 선택된 테스트 데이터 레지스터를 지시하는 어드레스 종속 명령을 갖지만, 두 번째 종류의 명령은 특정 레지스터를 지시하는 어드레스 독립 명령을 갖는다.
본 발명의 장점은, 어떤 명령(TESTDATA1~TESTDATAn-1)이 상기 어드레스 레지스터의 내용에 종속하여 상기 테스트 데이터 레지스터 1 내지 테스트 데이터 n-1의 일부에 액세스될 수 있다는 것이다. n이 클 때는 요구되는 명령의 수를 크게 감소시킬 수 있다. 어드레스 레지스터는 테스트 데이터 레지스터에 대한 명령의 계층 조정을 제공한다.
도 1을 참조하면, 집적 회로 칩(11)은 칩의 양 쪽에 배열되어 있는 복수개의 기능 핀(13)을 갖는 것으로 나타나 있다. 이러한 핀은 전원 공급 기능 및 접지와 같은 유틸리티 기능을 포함하는 칩의 모든 기능을 실행하기 위해 사용된다. 상기 핀의 안쪽으로는 문자(X)가 삽입된 직사각형 블록으로 표시된 경계 레지스터 셀(15)이 위치하여 있다. 이러한 셀은 입력 또는 출력 경계 레지스터 셀로서 제공된다. 각각의 셀은 인접한 셀에 접속되는 하나의 시프트 레지스터단이다. 이러한 방식으로, 도 3에 도시된 바와 같이, 각각의 셀은 경계 스캔 레지스터를 형성하는 다른 셀에 연결되어 있다. 상기 경계 스캔 레지스터가 TDI와 TDO 핀 사이에 직렬 경로로서 선택될 때, 경계 셀의 입력 및 출력 즉, 칩 입력 및 출력이 실행된다.
도 1을 다시 참조하면, 테스트 액세스 포트(TAP) 제어기(17)는 경계 스캔 시스템의 핵심이다. TAP 제어기는 TCK 핀(19)에서 클록된 상태 표시기를 포함한다. IEEE 표준 1149.1은, 도 2의 순서도에 도시된 바와 같이 동작하는 TAP 제어기의 상태 표시기에 16개의 상태가 있다고 발표했다. 각각의 상태는 TAP 제어기(17)의 TMS 핀(21) 상의 신호를 0 또는 1로 블록 내에 표시되어 있다. TMS는 테스트 모드 선택(Test Mode Select)의 머리글자이다.
도 2에서, 블록(25)의 칼럼은 데이터 칼럼이고, 블록(27)의 칼럼은 명령 칼럼이다. 데이터 칼럼은 데이터 레지스터(DR)에 대한 단계의 순서를 나타내고, 명령 칼럼은 명령 레지스터(IR)에 대한 단계의 순서를 나타낸다. 도 1을 다시 참조하면, 명령 레지스터(23)는 TAP 제어기에 직접 접속되어 있지만, 데이터 레지스터(25)는 TAP 제어기로부터 거리를 두고 위치한다. 명령 레지스터(IR) 및 데이터 레지스터(DR)는 도 3을 참조하여 더 자세히 설명된다.
도 2를 다시 참조하면, 왼쪽 상부 블록(31)은 도 1의 TMS 핀(21)으로부터 입력을 받는 초기화 상태이다. 제1 모드에서, 도 1의 레지스터(25) 내의 모든 테스트 로직은 불가능하게 된다. 다른 모드에서 RUN-TEST/IDLE 블록(33)은 가능하게 된다. TMS 핀에 의하여 트리거링되었을 때, SELECT-DR-SCAN 상태로의 제어기 단계는 블록(35)에 의하여 나타내어 진다. 블록(35)은 데이터 컬럼(25) 또는 명령 컬럼(27)으로의 진입을 트리거링한다. 데이터 칼럼으로 진입하면, 제어기는 테스트 데이터 레지스터의 순서가 되는 블록(37)에 의하여 표시되는 CAPTURE-DR 상태를 실행한다. 다른 선택 신호에서는, SELECT-DR-SCAN 블록(35)은 명령 레지스터에 대한 스캔 순서가 될 수 있는 CAPTURE-IR 상태 블록(57)으로 이동하는 SELECT-IR-SCAN 블록(55)이 있는 명령 컬럼(37)으로의 동작을 트리거링 할 수 있다. 그러나, 또다른 TMS 신호에서, 상기 제어기는 라인(56)을 따라서 전송되는 신호에 의하여 블록(31)에서 표시되는 TEST-LOGIC-RESET 상태로 다시 루핑될 수 있다. CAPTURE-IR 상태는 도 1의 명령 레지스터(23)가 테스트를 목적으로 하는 로직 값의 양식을 로딩할 것을 요구한다. CAPTURE-IR 블록(57)에서의 분기는 SHIFT-IR 블록(59) 또는 EXITI-IR 블록(61)이 되고, EXITI-IR 블록(61)은 PAUSE-IR 블록(63) 또는 다른 모드에서는 UPDATE-IR 블록(65)으로 분기된다. 또, PAUSE-IR 블록(63)은, 다시 루핑하거나 UPDATE-IR 블록(65)으로 진행하는 EXIT2-IR 블록(67)로 진행한다.
도 2를 다시 참조하면, 상기 CAPTURE-DR 블록(37)은 명령 레지스터에서 현재 명령에 의하여 선택된 테스트 데이터 레지스터를 로딩한다. 이 블록(37)은 EXIT1-DR 블록(39)으로 진행하거나 또는 여러가지 순환의 프리셋 루핑이 일어날 수 있는 SHIFT-DR 블록(41)으로 직접 진행한다. EXIT1-DR 블록(39)은 소정의 여러가지 클록 순환에 대한 루핑이 일어날 수 있는 PAUSE-DR 블록(43)으로 진행하거나 UPDATE-DR 블록(45)으로 진행한다. PAUSE-DR 상태(43)까지의 순환이 완료되었을 때, EXIT2-DR 상태(47)로 진입하고, 휴지 상태를 종결한다. 제어기는 EXIT2-DR 상태(47)로부터 UPDATE-DR 상태(45) 또는 SHIFT-DR 상태(41)로 진입한다. UPDATE-DR 블록은 데이터가 테스트 데이터 레지스터의 출력에서 래칭되도록 처리한다. UPDATE-DR 레지스터는 통상 직렬로 데이터를 시프팅하는 테스트 데이터 레지스터의 래칭된 병렬 출력을 제공한다. 이 상태로부터의 분기는 RUN-TEST/IDLE 상태(35) 또는 SELECT-DR-SCAN 상태(35)로 되돌아간다. 본 발명은 도 2에서 도시된 상태 변환의 구조 내에서 작용한다.
도 3을 참조하면, TAP 제어기(17)는 모드 선택 TMS 핀(21), 테스트 클록 핀(19) 및 리셋 핀(20)을 포함하는 전용 입력 핀을 갖는다. TAP 제어기(17)는 도 2를 참조하여 논의된 상태를 실행시키는 명령 레지스터(23)와 통신한다. 명령 레지스터(23)는, 다양한 레지스터로 전달하는 라인(103)에 모드 선택 출력을 제공하는 명령 디코더(24)와 통신한다. 명령 레지스터(23)는 테스트 데이터 입력 핀(TDI)(16)과 테스트 데이터 출력 핀(TDO)(18) 사이에 존재한다. 여러 개의 다른 레지스터는 TDI 핀(16)과 TDO 핀(18) 사이에 병렬로 배열되어 있다. 복수개의 다른 레지스터들은 상기 TDI 핀(16) 및 TDO 핀(18) 사이에 병렬로 배열되어 있다. 상기 레지스터는 바이패스 레지스터(52) 및 경계 스캔 레지스터(54)를 포함한다. 도 1에서 도시된 바와 같이, 경계 스캔 레지스터는 경계 스캔 셀(15)을 포함한다.
본 발명의 특징은, 이미 논의된 다른 레지스터 및 이하에 논의되는 테스트 데이터 레지스터와 같이, TDI 핀(16) 및 TDO 핀(18) 사이에 존재하는 어드레스 레지스터(56)를 제공하는 점에 있다. 상기 어드레스 레지스터는 ADDLOAD 명령을 실행함으로써 액세스된다. 이 명령이 명령 레지스터에 있을 때, 어드레스 레지스터는 TDI 및 TDO 핀 사이에서 활성화된다. 그 후에, 어드레스 레지스터는 도 2를 참조하여 논의된 CAPTURE-DR, SHIFT-DR, UPDATE-DR 순서를 사용하여 검사되거나 로딩된다.
또, TDI 입력 핀(16)과 TDO 출력 핀(18) 사이의 접속부에는 테스트 데이터 레지스터(61); 테스트 데이터 레지스터 2(62); ㆍㆍㆍ 테스트 데이터 레지스터 N-2(65); 테스트 데이터 레지스터 N-1(66); 테스트 데이터 레지스터 N(67)을 포함하는 복수개의 데이터 레지스터가 존재한다.
어드레스 레지스터(56)의 내용은 특정 명령에 의해 액세스될 레지스터를 결정한다. 어드레스 레지스터는 모든 관련된 데이터 레지스터를 지시할 수 있도록 충분한 크기를 가져야 한다. 통상 이 크기는 6 또는 8 비트보다 크지 않다. 이하의 표 1은 본 발명에 사용될 수 있는 가능한 명령 세트를 도시하고, 레지스터가 각 명령에서 액세스되는 것을 나타낸다.
어드레스 디코딩된 레지스터 액세스를 사용하는 명령 세트
명령 이름 레지스터 어드레스 명령 코드
샘플/프리로드 경계 스캔 사용되지 않음 101010
익스테스트 경계 스캔 사용되지 않음 0
바이패스 바이패스 사용되지 않음 11111111
TESTDATA 1 TDR(1 내지 n-1) 1 내지 n-1 10000000
TESTDATA 2 TDR(1 내지 n-1) 1 내지 n-1 10010000
: : : :
TESTDATA n-1 TDR(1 내지 n-1) 1 내지 n-1 11100000
TESTDATA n TDRn만 사용되지 않음 11110000
표 1은 일부 명령이 특정 레지스터의 선택에 종속하여 어드레스화되는 것을 나타낸다. 상기 명령 TESTDATA 1 내지 TESTDATA N-1은 테스트 데이터 레지스터 1 내지 테스트 데이터 레지스터 N-1 즉, 레지스터(61~66)로 각각 진행한다. 많은 레지스터에 대하여, 이 방식은 하나의 명령 예를 들어, TESTDATA 1이 어드레스 레지스터(56)의 내용에 의하여 어드레스 가능한 임의의 데이터 레지스터를 지시할 수 있으므로 요구되는 명령의 수를 크게 감소시킨다. 따라서, 어드레스 레지스터(56)를 공급함으로써 증가된 하드웨어는 일부 데이터 레지스터로의 명령의 계층 조정(hierarchical steering)에 의하여 보상된다.
표 1은 모든 테스트 데이터 레지스터가 어드레스 선택을 사용하지 않음을 나타낸다. 이러한 예에서, 테스트 데이터 레지스터 N 즉, 레지스터(67)은 어드레스 선택을 사용하지 않고, 단지 TESTDATA N 명령에 의하여 액세스된다. 본 발명에 따르면, 어드레스 종속 및 어드레스 독립 테스트 데이터 레지스터의 혼합이 있게 된다. 명령 레지스터(23)는 어드레스 레지스터(56)에 의하여 영향을 받지 않게 된다. 명령 레지스터(23)로의 액세스는 항상 도 2에 도시되어 있는 순환을 실행하는 TAP 제어기(17)을 통하여 실행된다.
어드레스 디코딩된 레지스터 액세스를 사용하는 확장된 명령 세트
명령 이름 레지스터 어드레스 명령 코드
샘플/프리로드 경계 스캔 사용되지 않음 101010
익스테스트 경계 스캔 사용되지 않음 0
바이패스 바이패스 사용되지 않음 11111111
TESTDATA_1 TDR1 1 10000001
TESTDATA_2 TDR2 2 10000010
: : : :
TESTDATA-n TDRn n 10001110
TESTDATA_1 TDR1 1 10010001
TESTDATA_2 TDR2 2 10010010
: : : :
TESTDATA_n TDRn n 10011110
TESTDATAn-1_1 TDR1 1 11100001
TESTDATAn-1_2 TDR2 2 11100010
: : : :
TESTDATAn-1_n TDRn n 11101111
TESTDATAn TDRn 사용되지 않음 11110000
표 2는 표 1의 명령 세트와 비교하여 확장된 명령 세트를 나타낸다. 표 2에서, 각각의 명령(TESTDATA 1 내지 TESTDATA N-1)은 확장되어 각각의 명령의 종단을 나타내는 분리점(separation)을 갖는 명령 분리의 세트로서 나타내어 진다. 예를 들어, 명령(TESTDATA1_2)은 데이터 레지스터 2 즉, 레지스터(62)에서 특히 TESTDATA 1 명령을 실행한다. 이러한 명령 확장은 이용할 수 있는 명령 코드 내에서 돈 캐어 비트(don't care bit) 상태가 충분하다면 표 1에 관련된 명령 구조의 변경없이 가능하다. 표 1의 예에서, 명령 코드의 오른쪽 비트는 테스트 데이터 명령이 실행되는 동안 돈 캐어 비트 상태이다. 확장된 테스트 데이터 명령은, 현재 실제 설계가 상대적으로 단순한 명령 디코더에서 최소의 명령을 갖는 동안 하나의 레지스터를 액세스한다. 각각의 테스트 데이터 명령이 하나의 레지스터를 액세스하는 동안, 상기 어드레스 레지스터는 어떤 레지스터에 대한 어떤 명령을 지시하게 된다.
테스트 데이터 레지스터 액세스에 대한 순서도
1) TEST-LOGIC-RESET
2) RUN-TEST-IDLE
3) SELECT-DR-SCAN
4) SELECT-IR-SCAN
5) CAPTURE-IR
6) SHIFT-IR;N=IR 될 때까지 N회 반복(명령= ADDLOAD)
7) EXIT1-IR
8) UPDATE-IR
9) SELECT-DR-SCAN
10) CAPTURE-DR
11) SHIFT-DR;M=어드레스 레지스터 될 때까지 M회 반복(DATE=목표 TDR 어드레스)
12) EXIT1-DR
13) UPDATE-DR
14) SELECT-DR-SCAN
15) SELECT-IR-SCAN
16) CAPTURE-IR
17) SHIFT-IR;N=IR 될 때까지 N회 반복(명령=어떤 특정 어드레스 명령)
18) EXIT1-IR
19) UPDATE-IR
20) SELECT-DR-SCAN
21) CAPTURE-DR
22) SHIFT-DR;K=TDR 될 때까지 K회 반복(데이터=TDR 데이터)
23) EXIT1-DR
24) UPDATE-DR
어드레스 종속 레지스터를 액세싱하는 모든 처리는 표 3에 나타나 있다. 첫째로, ADDLOAD 명령은 명령 레지스터(23)로 로딩된다. 다음에, 어드레스 레지스터는 목표 데이터 레지스터 어드레스로 가득 차게 된다. 그 후에, 원하는 어드레스 특정 명령이 명령 레지스터(23)에 로딩된다. 마지막으로, 상기 목표 데이터 레지스터 자체가 로딩된다. 새로운 데이터가 상태 SHIFT-DR에서 단계(22)로 시프팅됨에 따라, 모든 데이터는 검사를 위해 즉시 TDO 핀 상에 시프팅된다. 이 지점에서, 상기 목표 데이터 레지스터는 새로운 데이터로 갱신되고, 더 많은 동작이 이 새로운 데이터를 사용하여 실행된다.
데이터 레지스터로부터의 출력은 제1 멀티플렉서(71)를 통하여 제2 멀티플렉서(73)까지 통과하는데, 제2 멀티플렉서(73)는 TAP 제어기(17)를 통하여 TDO 출력 핀(18)까지 통과하는 것도 가능하다. 따라서, 상기 TDO 출력 핀(18)으로 데이터를 시프팅함으로써 레지스터의 스케닝 및 갱신에 대하여, 상기 TAP 제어기는 TDI 핀(16)으로부터의 명령 로딩 및 스케닝을 제어한다. 어드레스 레지스터(56)는 원하는 어드레스 종속 명령을 다양한 테스트 데이터 레지스터로 조정하여, 사용자 정의 명령의 많은 선택이 원하는 레지스터로 조정되게 된다.
다양한 테스트 데이터 레지스터는 TDI 및 TDO 핀에 위치한 신호를 갖는 다양한 입력 및 출력의 비교에 의하여 집적 회로 칩의 자기 테스트 설계 또는 스캔 테스트를 포함하는 많은 다양한 기능을 하는 사용자 정의 TAP 테스트 데이터 명령에 접속되어 사용되게 된다.

Claims (9)

  1. 집적 회로용 경계 스캔 테스트 장치에 있어서,
    집적 회로 칩의 기능 핀에 접속된 복수개의 경계 스캔 셀과,
    TMS 및 TCK 핀을 포함하는 전용 경계 스캔 핀에 접속된 테스트 액세스 포트 제어기와,
    상기 테스트 액세스 포트 제어기와 통신하고 TDI 및 TDO 핀을 포함하는 전용 경계 스캔 핀에 접속되어 있는 명령 레지스터와,
    TDI 및 TDO 핀 사이에 병렬로 접속되고 상기 명령 레지스터와 통신하는 경계 레지스터, 바이패스 레지스터, 복수개의 테스트 데이터 레지스터 및 어드레스 레지스터-이 어드레스 레지스터에는 상기 테스트 레지스터 중의 특정된 레지스터를 식별하는 어드레스가 로딩되어 있음-와,
    명령 레지스터에 의한 디코딩을 실행하도록 구성되고, 목표 테스트 데이터 레지스터의 어드레스에 종속한 제1 명령 및 어드레스에 독립적이며 어드레스 가능한 테스트 데이터 레지스터 중에 포함되지 않은 특정 레지스터를 지시하는 제2 명령을 포함하는 소프트웨어 명령 세트로서, 상기 제1 명령은 명령 레지스터에 대한 부가 명령을 포함하고 상기 부가 명령은 표준 명령 세트를 증가시킴과 동시에 어드레스 레지스터를 지시하는 것인 소프트웨어 명령 세트를 포함하며,
    상기 테스트 레지스터 중의 하나가 선택되어지고, 상기 선택된 테스트 레지스터는 상기 부가 명령이 실행될 때 상기 어드레스 레지스터에 로딩된 상기 어드레스에 의하여 결정되는 것을 특징으로 하는 집적 회로용 경계 스캔 테스트 장치.
  2. (삭제)
  3. 제1항에 있어서, 모든 테스트 데이터 레지스터가 아닌 적어도 하나의 테스트 데이터 레지스터는 어드레스에 독립적인 것인 집적 회로용 경계 스캔 테스트 장치.
  4. 제1항에 있어서, 각각의 테스트 데이터 레지스터를 이용할 수 있는 복수개의 어드레스 종속 명령을 더 포함하고 상기 선택된 테스트 레지스터는 상기 어드레스 종속 명령의 하나를 받는 것인 집적 회로용 경계 스캔 테스트 장치.
  5. 표준 명령 세트를 구비한 테스트 액세스 포트(TAP) 제어기, 명령 레지스터(IR), 경계 레지스터, 바이패스 레지스터 및 복수개의 전용 경계 스캔 핀-이 복수개의 전용 경계 스캔 핀은 테스트 데이터 입력(TDI) 핀, 테스트 데이터 출력(TDO) 핀, 경계 레지스터 셀에 결합되어 있는 복수개의 회로 입출력 핀을 포함함-을 갖는 유형의 집적 회로용 경계 스캔 테스트 장치에 있어서,
    TDI와 TDO 사이에 병렬로 접속되고 테스트 데이터 워드를 유지하기에 충분한 크기를 갖는 복수개의 테스트 데이터 레지스터와,
    상기 테스트 데이터 레지스터에 병렬로 접속되고 특정 테스트 데이터 레지스터를 식별하는 어드레스가 로딩되어 있는 어드레스 레지스터와,
    명령 레지스터를 위한 것이고 표준 명령 세트를 증가시켜서 상기 어드레스 레지스터를 지시하는 것인 부가 명령을 포함하고,
    상기 테스트 레지스터 중의 하나가 선택되며, 상기 선택된 테스트 레지스터는 상기 부가 명령이 실행될 때 상기 어드레스 레지스터에 로딩된 상기 어드레스에 의하여 결정되는 것을 특징으로 하는 집적 회로용 경계 스캔 테스트 장치.
  6. (삭제)
  7. (삭제)
  8. 제5항에 있어서, 상기 표준 명령 세트는 어드레스 종속 명령으로 증가되는 것인 집적 회로용 경계 스캔 테스트 장치.
  9. 제5항에 있어서, 상기 표준 명령 세트는 상기 테스트 데이터 레지스터에 대한 어드레스 종속 명령 및 테스트 데이터 레지스터 중의 하나에 대한 적어도 하나의 어드레스 특정 명령으로 증가되는 것인 직접 회로용 경계 스캔 테스트 장치.
KR1020007004881A 1997-11-07 1998-11-03 어드레스 종속 명령을 갖는 경계 스캔 시스템 KR20010040269A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/965,919 1997-11-07
US08/965,919 US6032279A (en) 1997-11-07 1997-11-07 Boundary scan system with address dependent instructions
PCT/US1998/023420 WO1999024841A1 (en) 1997-11-07 1998-11-03 Boundary scan system with address dependent instructions

Publications (1)

Publication Number Publication Date
KR20010040269A true KR20010040269A (ko) 2001-05-15

Family

ID=25510676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007004881A KR20010040269A (ko) 1997-11-07 1998-11-03 어드레스 종속 명령을 갖는 경계 스캔 시스템

Country Status (12)

Country Link
US (1) US6032279A (ko)
EP (1) EP1036338B1 (ko)
JP (1) JP2001523005A (ko)
KR (1) KR20010040269A (ko)
CN (1) CN1176383C (ko)
CA (1) CA2309144A1 (ko)
DE (1) DE69827159T2 (ko)
HK (1) HK1030810A1 (ko)
MY (1) MY114077A (ko)
NO (1) NO317781B1 (ko)
TW (1) TW411393B (ko)
WO (1) WO1999024841A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590910B2 (en) * 1998-03-27 2009-09-15 Texas Instruments Incorporated Tap and linking module for scan access of multiple cores with IEEE 1149.1 test access ports
US6408413B1 (en) * 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6694467B2 (en) * 1999-06-24 2004-02-17 Texas Instruments Incorporated Low power testing of very large circuits
US6595685B2 (en) * 1998-10-13 2003-07-22 National Research Laboratory Of Metrology Method and apparatus for measuring thermophysical properties
JP4489870B2 (ja) * 1999-06-28 2010-06-23 三菱電機株式会社 内部信号観測方法
US6779145B1 (en) * 1999-10-01 2004-08-17 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6594802B1 (en) * 2000-03-23 2003-07-15 Intellitech Corporation Method and apparatus for providing optimized access to circuits for debug, programming, and test
US6651201B1 (en) * 2000-07-26 2003-11-18 International Business Machines Corporation Programmable memory built-in self-test combining microcode and finite state machine self-test
KR100399355B1 (ko) * 2001-03-12 2003-09-26 삼성전자주식회사 로컬 모니터 회로를 포함하는 반도체 집적 회로
US7065675B1 (en) * 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
WO2003025595A2 (en) * 2001-09-20 2003-03-27 Koninklijke Philips Electronics N.V. Electronic device
US7231552B2 (en) * 2002-10-24 2007-06-12 Intel Corporation Method and apparatus for independent control of devices under test connected in parallel
JP2006510980A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 単一の試験アクセス・ポートを介する複数の試験アクセス・ポート・コントローラの接続
JP2004264057A (ja) * 2003-02-12 2004-09-24 Sharp Corp バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法
CN100365584C (zh) * 2003-07-28 2008-01-30 华为技术有限公司 一种边界扫描测试的实现方法及装置
CN100427964C (zh) * 2003-08-04 2008-10-22 华为技术有限公司 一种电路板的边界扫描测试方法
CN100357751C (zh) * 2004-02-26 2007-12-26 联想(北京)有限公司 一种jtag模块及应用该模块的调试方法
WO2010096711A2 (en) * 2009-02-19 2010-08-26 Touchdown Technologies, Inc. Probe head for a microelectronic contactor assembly, and methods of making same
GB2518866A (en) * 2013-10-03 2015-04-08 St Microelectronics Res & Dev Flexible interface
CN103678068B (zh) * 2013-12-23 2016-09-28 大唐微电子技术有限公司 一种环形边界扫描装置及方法
CN108693466B (zh) * 2017-04-12 2020-09-11 上海鹏武电子科技有限公司 一种边界扫描器件、装置及控制方法和扫描方法
CN108008275B (zh) * 2017-11-20 2020-05-01 上海华力微电子有限公司 一种具备故障诊断的系统级芯片生产方法
CN108845829B (zh) * 2018-07-03 2021-06-25 中国人民解放军国防科技大学 一种系统寄存器访问指令的执行方法
US11408935B2 (en) * 2019-05-31 2022-08-09 Micron Technology, Inc. JTAG registers with concurrent inputs
CN112098818B (zh) * 2020-11-02 2021-02-02 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155732A (en) * 1990-10-09 1992-10-13 At&T Bell Laboratories Method and apparatus for data transfer to and from devices through a boundary-scan test access port
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
US5394403A (en) * 1992-06-12 1995-02-28 Sun Microsystems, Inc. Fully testable chip having self-timed memory arrays
US5477545A (en) * 1993-02-09 1995-12-19 Lsi Logic Corporation Method and apparatus for testing of core-cell based integrated circuits
US5459737A (en) * 1993-07-07 1995-10-17 National Semiconductor Corporation Test access port controlled built in current monitor for IC devices
US5635855A (en) * 1995-07-21 1997-06-03 Lattice Semiconductor Corporation Method for simultaneous programming of in-system programmable integrated circuits
JP3287539B2 (ja) * 1996-11-13 2002-06-04 富士通株式会社 テスト機構を有する処理システム

Also Published As

Publication number Publication date
EP1036338A1 (en) 2000-09-20
MY114077A (en) 2002-07-31
CN1176383C (zh) 2004-11-17
DE69827159T2 (de) 2005-11-17
NO20002268D0 (no) 2000-04-28
NO20002268L (no) 2000-07-06
US6032279A (en) 2000-02-29
DE69827159D1 (de) 2004-11-25
NO317781B1 (no) 2004-12-13
WO1999024841A1 (en) 1999-05-20
TW411393B (en) 2000-11-11
CN1278332A (zh) 2000-12-27
JP2001523005A (ja) 2001-11-20
EP1036338A4 (en) 2003-06-18
EP1036338B1 (en) 2004-10-20
CA2309144A1 (en) 1999-05-20
HK1030810A1 (en) 2001-05-18

Similar Documents

Publication Publication Date Title
KR20010040269A (ko) 어드레스 종속 명령을 갖는 경계 스캔 시스템
US6574762B1 (en) Use of a scan chain for configuration of BIST unit operation
US5828825A (en) Method and apparatus for pseudo-direct access to embedded memories of a micro-controller integrated circuit via the IEEE test access port
US5491666A (en) Apparatus for configuring a subset of an integrated circuit having boundary scan circuitry connected in series and a method thereof
US5428624A (en) Fault injection using boundary scan
US6070252A (en) Method and apparatus for interactive built-in-self-testing with user-programmable test patterns
US7574637B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
US6594802B1 (en) Method and apparatus for providing optimized access to circuits for debug, programming, and test
US5768289A (en) Dynamically controlling the number of boundary-scan cells in a boundary-scan path
US6826101B2 (en) Semiconductor device and method for testing the same
KR19990026620A (ko) 제이태그에 의한 다이나믹램 테스트장치
US9810739B2 (en) Electronic system, system diagnostic circuit and operation method thereof
US6158034A (en) Boundary scan method for terminating or modifying integrated circuit operating modes
Alves et al. From design-for-test to design-for-debug-and-test: analysis of requirements and limitations for 1149.1
KR100707297B1 (ko) 시스템 버스를 이용한 제이티에이지 테스트 장치
Song et al. A simple wrapped core linking module for SoC test access
US20020144200A1 (en) Scan test system for semiconductor device
Satish Tutorial on design for testability (DFT)" An ASIC design philosophy for testability from chips to systems"
KR20030027989A (ko) 칩 테스트 장치
Burgess et al. The boundary scan
AC167 IEEE Standard 1149.1 (JTAG) in the 3200DX Family
Tang Boundary Scan Standard
Geuskens et al. Implementing a CMOS boundary-scan architecture tutorial
Larsson Boundary Scan
Popescu BOUNDARY SCAN STANDARD–A PREREQUISITE THAT ENSURE GLOBAL HARDWARE SYSTEM QUALITY

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee