DE69825112T2 - Verfahren zur Durchführung von Planarisierungs- und Grabensätzung und Vorrichtung dafür - Google Patents

Verfahren zur Durchführung von Planarisierungs- und Grabensätzung und Vorrichtung dafür Download PDF

Info

Publication number
DE69825112T2
DE69825112T2 DE69825112T DE69825112T DE69825112T2 DE 69825112 T2 DE69825112 T2 DE 69825112T2 DE 69825112 T DE69825112 T DE 69825112T DE 69825112 T DE69825112 T DE 69825112T DE 69825112 T2 DE69825112 T2 DE 69825112T2
Authority
DE
Germany
Prior art keywords
etch
trench
layer
planarization
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69825112T
Other languages
English (en)
Other versions
DE69825112D1 (de
Inventor
Nirmal Chaudhary
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE69825112D1 publication Critical patent/DE69825112D1/de
Application granted granted Critical
Publication of DE69825112T2 publication Critical patent/DE69825112T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Durchführen von Planarisierungs- und Ausnehmungsätzungen während der Herstellung integrierter Schaltungen gemäß dem Oberbegriff von Anspruch 1.
  • Derartige Verfahren sind beispielsweise aus US-A-5,540,800 und dem Journal of the Electrochemical Society, Band 139, Nr. 2, Februar 1992, S. 591–599, bekannt.
  • Die Sequenz aus Planarisierungs- und Ausnehmungsätzungen ist bei der Herstellung einer Vielfalt integrierter Schaltungen (ICs) erforderlich. Beispielsweise können als Beispiele bei der Herstellung von integrierten DRAM-Schaltungen (dynamischer Direktzugriffsspeicher) Grabenkondensatoren über wiederholte Sequenzen aus Abscheidung, chemisch-mechanischer Planarisierung und Ausnehmungsätzung ausgebildet werden. Zur Erleichterung der Erörterung veranschaulichen die 1-3 eine vereinfachte Sequenz aus Abscheidung, chemisch-mechanischer Planarisierung und Ausnehmungsätzung, die im Stand der Technik zum Herstellen eines Grabenkondensators in einem DRAM verwendet werden könnnen. Anfangs unter Bezugnahme auf 1 wird ein Substrat 102, das in der Regel Silizium umfaßt, thermisch oxidiert, um eine Schicht aus Siliziumdioxid (SiO2) 104 zu bilden (die etwa 10 nm dick sein kann). Über der Oxidschicht 104 wird eine Schicht aus Siliziumnitrid 106 unstrukturiert abgeschieden.
  • Dann wird auf der Oberfläche des Substrats eine herkömmliche Photolackmaske ausgebildet, um das Ätzen des Grabens 108 im Substrat 102 durch die Siliziumnitridschicht 106 und die Oxidschicht 104 zu vereinfachen. Nach dem Entfernen der Photolackmaske wird über einen Polysiliziumfüllschritt Polysilizim über der oberen Oberfläche des Substrats 102 und in den Graben 108 abgeschieden. In 1 ist diese Polysiliziumfüllschicht als Polysiliziumschicht 110 gezeigt. Um die nachfolgende Ausnehmungsätzung des Pulysiliziummaterials im Graben 108 zu erleichtern und die obere Oberfläche der Polysiliziumschicht 110 zu planarisieren, kann als nächstes ein chemisch-mechanischer Polierschritt (CMP) ausgeführt werden. Bei dem CMP der Polysiliziumschicht 110 wird in der Regel die Siliziumnitridschicht 106 als ein CMP-Ätzstopp verwendet.
  • In 2 wurde die Polysiliziumschicht 110 bis zur oberen Oberfläche der Siliziumnitridschicht 106 hinunter planarisiert. Im Graben 108 bleibt jedoch eine Säule aus Polysiliziummaterial zurück. Danach wird ein Ätzschritt des reaktiven Ionenätzens (RIE) zur Ausnehmungsätzung der Polysiliziumsäule im Graben 108 eingesetzt.
  • In 3 wurde durch die RIE-Ätzung ein Teil der Polysiliziumsäule im Graben 108 entfernt. Auch die Photolackmaske wurde in 3 entfernt. Wie man in den 1-3 sehen kann, wird nach der Sequenz aus Abscheidung (1), chemisch-mechanischer Planarisierung (2) und Ausnehmungsätzung (3) ein Polysiliziumplug im Graben 108 ausgebildet. Die Sequenz aus Abscheidung, chemisch-mechanischem Planarisieren und Ausnehmungsätzung kann mehrfach wiederholt werden, um die Ausbildung des Grabenkondensators zu erleichtern.
  • Mit der in den 1–3 beschriebenen Sequenz aus Abscheidung, chemisch-mechanischer Planarisierung und Ausnehmungsätzung sind jedoch Nachteile verbunden. Als Beispiel kann die Verwendung eines CMP-Schritts zum Planarisieren der Polysiliziumschicht 110 gelegentlich eine Einwölbung („dishing") in den Graben verursachen (d.h. eine geringfügige Vertiefung in den Graben), was zu einem Verlust an Ausnehmungstiefensteuerung und Prozeßschwierigkeiten bei späteren Stufen führt. Der Einwölbungseffekt ist in 2 zu sehen, die eine Vertiefung über dem Siliziumplug im Graben 108 zeigt.
  • Der CMP-Schritt weist außerdem gegenüber Nitrid eine geringe Selektivität auf und verursacht eine Erosion der Padnitridschicht 106. Falls als CMP-Ätzstopp für mehrere CMP-Schritte die Siliziumnitridschicht 106 verwendet wird, kann es zu einen übermäßigen Grad an Nitriderosion kommen, wodurch das Bauelement möglicherweise fehlerhaft wird. Zudem kann der CMP-Ätzschritt eine ungleichförmige Erosion der Siliziumnitridschicht 106 verursachen, was auch bei nachfolgenden Prozeßschritten Schwierigkeiten verursacht. CMP ist allgemein als ein aufwendiger Prozeß bekannt, d.h. als Nachteil erfordert er teure Werkzeuge und reduziert den Waferdurchsatz. Als Nachteil erzeugt der CMP-Prozeß auch eine Teilchenkontamination in Form einer Aufschlemmung, was danach zeitraubende Reinigungs- und Trocknungsschritte erfordert.
  • Der CMP-Schritt nach dem Stand der Technik ist nicht nur aufwendig, der zur Ausnehmungsätzung der Polysiliziumsäule im Graben 108 verwendete Schritt des reaktiven Ionenätzens (RIE) erfordert außerdem seine eigenen teuren RIE-Werkzeuge. Die Verwendung einer RIE-Technik zur Ausnehmungsätzung des Polysiliziummaterials im Graben 108 bewirkt auch eine zusätzliche und/oder ungleichförmige Erosion der Siliziumnitridschicht 106, da die RIE-Ätzung im allgemeinen eine physikalische Ätzung ist, bei der die bombardierenden Ionen im allgemeinen gegenüber Nitrid eine geringe Selektivität aufweisen.
  • Auch herkömmliche Ausnehmungsätzungstechniken mit einer guten Selektivität gegenüber Nitrid weisen ihre Probleme auf. Beispielsweise haben zwar isotrope Ätztechniken (d.h. solche, die als den Hauptätzmechanismus die reaktiven Neutralteilchen verwenden) gegenüber Nitrid im allgemeinen eine gute Selektivität, doch führen diese isotropen Ätzprozesse im allgemeinen zu der Vergrößerung von Hohlräumen oder Nähten in der Polysiliziumsäule im Graben 108, weil der Polysiliziumfüllschritt, der die Polysiliziumschicht 110 in 1 bildet, im Graben 108 Nähte oder Hohlräume erzeugen kann, falls der Polysiliziumabscheidungsprozeß nicht sorgfältig ausgelegt wird oder falls das Seitenverhältnis des Grabens 108 besonders aggressiv ist. Die Naht oder der Hohlraum ist in 4 als ein Hohlraum 402 gezeigt. Falls zum Ausnehmen der Polysiliziumsäule im Graben 108 später ein ausschließlich oder überwiegend isotropes Werkzeug verwendet wird, kann ein seitlicher Angriff (der durch das Vorliegen der neutralen Spezies im Plasma der isotropen Ätzung verursacht wird) den Hohlraum vergrößern und während der Ausnehmungsätzung einen Verlust an Tiefensteuerung verursachen. Um das eben Gesagte zu veranschaulichen, ist der seitliche Angriffsmechanismus in 5 dargestellt, in der der Hohlraum 402 aufgrund der isotropen Ätzwirkung der im Plasma des isotropen Ätzschritts vorliegenden reaktiven neutralen Spezies vergrößert wird.
  • Wie man aus dem oben Gesagten erkennen kann, werden verbesserte Techniken zum Ausführen der Planarisierungs-/Ausnehmungsätzsequenz erwünscht, die vorteilhafterweise einen hohen Grad an Ätztiefensteuerung bei gleichzeitiger Minimierung der Erosion an der Siliziumnitridschicht bereitstellen. Die verbesserten Techniken und die Vorrichtungen dafür bewerkstelligen bevorzugt das oben Gesagte bei gleichzeitiger Minimierung der Kosten, wodurch Bauelementbeschädigung aufgrund von Ladung reduziert und der Waferdurchsatz verbessert wird.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die Erfindung betrifft bei einer Ausführungsform ein Verfahren zum Durchführen einer Planarisierungsätzung und einer Ausnehmungsätzung einer ersten Schicht auf einem Halbleiterwafer in einer HF-blasierten Plasmabehandlungskammer. Das Verfahren beinhaltet das Platzieren des Halbleiterwafers mit einem darin ausgebildeten Graben in die Plasmabehandlungskammer und seine Bearbeitung nach Anspruch 1.
  • Diese und weitere Merkmale der vorliegenden Erfindung werden unten in der ausführlichen Beschreibung der Erfindung und in Verbindung mit den folgenden Figuren ausführlicher beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird beispielhaft und nicht als Einschränkung in den Figuren der beiliegenden Zeichnungen veranschaulicht, in denen sich gleiche Bezugszahlen auf gleiche Elemente beziehen. Es zeigen:
  • 1–3 den Prozeß nach dem Stand der Technik der CMP-Planarisierungs- und RIE-Ausnehmungsätzung bei der Herstellung eines Grabenkondensators,
  • 4 die Nähte oder Hohlräume, die während der Polysiliziumabscheidung im Polysiliziumplug entstehen können,
  • 5 den Mechanismus, durch den die Nähte oder Hohlräume im Polysiliziumplug durch die isotrope Ätzung vergrößert werden können,
  • 6 eine induktiv gekoppelte Plasmabehandlungskammer nach dem Stand der Technik,
  • 7 gemäß einer Ausführungsform der vorliegenden Erfindung Modifikationen an der oben erwähnten, induktiv gekoppelten Plasmabehandlungskammer von 6, um den im wesentlichen isotropen Planarisierungsschritt und die ionenunterstützte Ausnehmungsätzungssequenz zu erleichtern,
  • 8 gemäß einem Aspekt der vorliegenden Erfindung den Wafer von 1, nachdem eine im wesentlichen isotrope Ätzung verwendet worden ist, um die Polysiliziumschicht zu planarisieren,
  • 9 gemäß einem Aspekt der Erfindung den Polysiliziumplug im Graben, nachdem die ionenunterstützte Ausnehmungsätzung durchgeführt worden ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird nun unter Bezugnahme auf einige wenige veranschaulichende Ausführungsformen, wie sie in den beiliegenden Zeichnungen dargestellt sind, ausführlich beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten dargelegt, um ein eingehendes Verständnis der vorliegenden Erfindung zu ermöglichen. Für den Fachmann ist jedoch offensichtlich, daß die vorliegende Erfindung ohne einige oder alle dieser spezifischen Einzelheiten praktiziert werden kann. In anderen Fällen sind wohlbekannte Prozeßschritte und/oder -strukturen nicht ausführlich beschrieben worden, um die vorliegende Erfindung nicht unnötig undeutlich zu machen.
  • Gemäß einem Aspekt der vorliegenden Erfindung werden verbesserte Techniken zum Durchführen der Planarisierungs-/Ausnehmungsätzsequenz bereitgestellt, vorteilhafterweise die Kosten und Bauelementbeschädigung aufgrund von Ladung minimiert und gleichzeitig den Waferdurchsatz verbessert. Statt zwei verschiedene Werkzeuge zu verwenden, zum beispiel ein CMP-Werkzeug und ein RIE-Werkzeug wie im Fall des Stands der Technik der 1–3, erleichtert die Erfindung die Planarisierungsätzung und die Ausnehmungsätzung in einer einzigen Plasmabehandlungskammer. Die Planarisierungsätzung wird auf eine im wesentlichen isotrope Weise durchgeführt, während die einen anderen Satz von Parametern verwendende darauffolgende Ausnehmungsätzung die Polysiliziumsäule unter Verwendung einer mehr anisotropen Ätzung ausnimmt.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird die Planarisierungsätzung unter Verwendung eines HF-basierten Werkzeugs durchgeführt, das die Polysiliziumschicht unter Verwendung eines Plasmas mit einer relativ geringen Ionendichte bis hinunter zur Nitridschicht planarisiert. Nachdem die Polysiliziumschicht bis hinunter zur oberen Oberfläche der Siliziumnitridschicht planarisiert worden ist, wird mit dem gleichen HF-basierten Werkzeug eine ionenunterstützte Ausnehmungsätzung durchgeführt, wenngleich ein Plasma mit einer höheren Ionendichte verwendet wird.
  • Die relativ geringe Ionendichte im Plasma der Planarisierungsätzung stellt sicher, daß das Ätzprofil im wesentlichen planar ist, während seine hohe Selektivität gegenüber Nitrid ein Mindestniveau an Nitriderosion sicherstellt. Andererseits wird durch die höhere Ionendichte im Plasma des ionenunterstützten Ausnehmungsätzschritts die Richtungsabhängigkeit der Ausnehmungsätzung vergrößert, um die Vergrößerung von Hohlräumen während der Polysiliziumausnehmungsätzung zu minimieren. Da das gleiche HF-basierte Werkzeug sowohl für die Planarisierungsätzung als auch die ionenunterstützte Ausnehmungsätzung verwendet wird, besteht kein Bedarf dafür, zwei getrennte Werkzeuge zu kaufen und zu warten, wie in dem Fall, der durch den Stand der Technik in den 1–3 dargestellt ist. Da das gleiche HF-basierte Werkzeug sowohl für die Planarisierungs- als auch ionenunterstützten Ausnehmungsätzungen verwendet wird, besteht zudem keine Notwendigkeit dafür, den Wafer von einem Bearbeitungswerkzeug zum nächsten zu bewegen (wie dies zwischen dem CMP-Schritt und dem RIE-Ätzschritt des Stands der Technik nach den 2 und 3 erfolgt). Die Planarisierungs-/Ausnehmungsätzsequenz erfordert dementsprechend weniger Zeit, was den Waferdurchsatz vorteilhafterweise verbessert.
  • Die Merkmale und Vorteile der vorliegenden Erfindung lassen sich unter Bezugnahme auf die folgenden Figuren klarer verstehen. 6 zeigt eine induktiv gekoppelte Plasmabehandlungskammer 600 nach dem Stand der Technik, die eine induktiv gekoppelte (ICP) Plasmakammer der Firma Mattson Technology darstellt, die in Fremont, Kalifornien, USA, erhältlich ist.
  • Wie in 6 gezeigt, enthält die Kammer 600 einen Gaseinlaß 602 zum Eintrag eines Reaktionsquellengases in die Kammer 604 über einen Koppler 606. Eine Spule 610 koppelt bei Bestromung induktiv mit dem Reaktionsquellengas in der Kammer 604 unter Ausbildung eines Plasmas 612 zum Ätzen des Wafers 614. Zwischen Wafer 614 und Plasma 612 ist ein Ionengitter 616 gezeigt, dessen Aufgabe darin besteht, zu verhindern, daß die Ionen im Plasma 612 den Wafer 614 erreichen.
  • Der Wafer 614 ist auf einer gleichförmigen Widerstandsheizplatte 620 angeordnet gezeigt, die dahingehend fungiert, die Temperatur des Wafers 614 während des Ätzens zu stabilisieren. Ein Faraday-Schirm 622 in Form eines Zylinders mit offenem Ende ist zwischen Spule 610 und Außenwand 624 der Kammer 604 angeordnet. Der Faraday-Schirm 622, der im Stand der Technik in der Regel geerdet ist, verhindert, daß die von der Spule 610 erzeugten elektrischen Feldlinien in die Kammer 604 eindringen. Dementsprechend können nur magnetische Feldlinien in die Kammer 604 eindringen, um mit dem Plasma 612 zu koppeln.
  • Der Faraday-Schirm 622 besteht aus einem leitenden Material und ist in der Regel geerdet, was im wesentlichen alle elektrischen Feldlinien daran hindert, in die Kammer 604 einzudringen. Dementsprechend werden im Plasma 612, wenn überhaupt, dann nur wenige Ionen erzeugt. In dem Ausmaß, in dem etwaige Ionen erzeugt werden, werden die meisten von ihnen von der Ionenabschirmung 616 daran gehindert, den Wafer 614 zu erreichen. Die induktiv gekoppelte Plasmakammer 600 nach dem Stand der Technik erzeugt dementsprechend jederzeit eine im wesentlichen isotrope Ätzung, bei der die reaktiven Neutralteilchen den Hauptätzmechanismus darstellen.
  • 7 veranschaulicht gemäß einer Ausführungsform der vorliegenden Erfindung Modifikationen an der oben erwähnten induktiv gekoppelten Plasmakammer 600 von 6. Die Modifikationen gestatten vorteilhafterweise die Durchführung der Planarisierungs- und Ausnehmungsätzsequenz in einer einzigen Plasmabearbeitungskammer, ohne daß ein CMP- und/oder RIE-Ätzschritt erforderlich ist. Es sei jedoch daran erinnert, daß zur Erleichterung der Erörterung zwar hier die Ätzanlage von Mattson Technology verwendet wird, die Erfindung jedoch nicht auf eine derartige Ätzanlage beschränkt ist und tatsächlich in jeder Plasmabehandlungskammer ausgeübt werden kann, die die Ionendichte zwischen dem Schritt der Planarisierungsätzung und der Ausnehmungsätzung variieren kann.
  • In 7 ist eine veränderliche Abschirmung 702 gegen elektrische Felder zwischen Spule 610 und Außenwand 624 der Kammer 604 angeordnet. Die veränderliche Abschirmung 702 gegen elektrische Felder stellt eine Abschirmung dar, die so gesteuert werden kann, daß sie die Stärke des in die Kammer 604 eindringenden elektrischen Felds variiert. Zur Verbesserung der Atzgleichförmigkeit kann eine wahlweise Gasverteilungsplatte verwendet werden, um das Ätzmittelgas in der Plasmabehandlugskammer gleichmäßiger zu verteilen.
  • Bei einer Ausführungsform stellt die veränderliche Abschirmung 702 gegen elektrische Felder eine beliebige geeignete veränderliche Abschirmung gegen elektrische Felder dar. Bevorzugt wird die veränderliche Abschirmung 702 gegen elektrische Felder durch eine doppelte Faraday-Abschirmung implementiert, d.h. zwei Faraday-Abschirmungen, die ineinander verschachtelt sind. Mindestens eine (oder sogar beide) der Faraday-Abschirmungen kann mit einer oder mehreren Öffnungen versehen sein, zum Beispiel Schlitzen oder Löchern. Indem die Abschirmungen relativ zueinander gedreht werden, wird eine veränderliche Fläche der Außenwand 624 für die Durchdringung des elektrischen Felds freigegeben. Auf diese Weise kann das Ausmaß der kapazitiven Koppelung und Ionenerzeugung in der Kammer 604 variiert werden.
  • Als ein Beispiel kann die veränderliche Abschirmung 702 gegen elektrische Felder auch so konfiguriert werden, daß sie entweder in der ungeerdeten oder geerdeten Betriebsart arbeitet. Wenn die veränderliche Abschirmung 702 gegen elektrische Felder geerdet ist, werden mehr der erzeugten elektrischen Feldlinien absorbiert und die kapazitive Koppelung wird wesentlich reduziert. In der ungeerdeten Betriebsart nimmt die kapazitive Koppelung zu, wobei gleichzeitig die Menge der in der Kammer 604 erzeugten Ionen erhöht wird und dadurch die Ätzung darin mehr physikalisch und anisotrop wird.
  • Die Ionenabschirmung 704 stellt eine Ionenabschirmung dar, die den Durchtritt einer veränderlichen Ionenmenge von Kammer 604 zu Wafer 706 gestattet. Bei einem Beispiel stellt die veränderliche Ionenabschirmung 704 eine bewegliche Ionenabschirmung dar, die bewegt werden. kann, um den Wafer 706 mehr von den in der Kammer 604 erzeugten Ionen auszusetzen.
  • Eine HF-Stromversorgung 710 liefert HF-Energie an einen elektrostatischen Scheibenhalter 712. Bei einem Beispiel stellt die HF-Stromversorgung 710 eine HF-Stromversorgung mit 12,56 MHz dar. Indem die Menge an dem ESC-Scheibenhalter 712 zugeführter HF-Leistung variiert wird, kann die Energie der erzeugten Ionen variiert werden, um die vertikale Richtungsabhängigkeit der Ätzung zu vergrößern oder zu verringern, d.h., die Ätzung mehr oder weniger isotrop zu machen. Das Variieren der dem Scheibenhalter zugeführten HF-Leistungsmenge stellt einen zusätzlichen oder alternativen Mechanismus dar, um den Charakter des Ätzprozesses in der Kammer 604 so zu ändern, daß entweder die im wesentlichen isotrope Planarisierungsätzung oder die mehr physikalische Ausnehmungsätzung durchgeführt wird.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird die Planarisierungsätzung mit einer Ionendichte durchgeführt, die geringer ist als die zum Durchführen der ionenunterstützten Ausnehmungsätzung verwendete Ionendichte. Als Beispiel kann die veränderliche Abschirmung 702 gegen elektrische Felder so konfiguriert werden (d.h. durch Drehen der Faraday-Abschirmungen relativ zueinander), daß das Eindringen des elektrischen Felds in die Kammer 604 minimiert und dadurch der Mechanismus der kapazitiven Koppelung im wesentlichen eliminiert und die in der Kammer 604 während der Planarisierungsätzung erzeugte Ionenmenge reduziert werden. Wie der Fachmann erkennt, wird durch die Minimierung der Ionenerzeugung die Ätzung während die Planarisierungsätzung im wesentlichen isotrop. Bei einem weiteren Beispiel kann die in der Plasmabehandlungskammer erzeugte Ionendichte durch Erden der Faraday-Abschirmung gesenkt werden, und alternativ oder zusätzlich kann die Planarisierungsätzung mit einem Ionenenergiepegel durchgeführt werden, der geringer ist als der bei der ionenunterstützten Ausnehmungsätzung verwendete Ionenenergiepegel. Den geringeren Ionenenergiepegel während der Planarisierungsätzung kann man beispielsweise erzielen durch Ändern der dem ESC-Scheibenhalter 712 zugeführten HF-Leistungsmenge.
  • Die 8–9 veranschaulichen gemäß einer Ausführungsform der vorliegenden Erfindung die erfinderische Planarisierungs-/Ausnehmungsätzsequenz. Nach der Ausbildung des Grabens und dem Abscheiden des Polysiliziummaterials in den Graben und über der Waferoberfläche (wie in 1 gezeigt) wird die variable Ionenkammer 700 so konfiguriert, daß sie eine im wesentlichen isotrope Ätzung durchführt, d.h. unter Verwendung einer geringen Ionendichte und/oder eines niedrigen Ionenenergiepegels. Die Planarisierungsätzung wird bevorzugt mit einem Ätzmittel ausgeführt, das gegenüber der darunterliegenden Nitridschicht selektiv ist. Bei einer Ausführungsform wird ein Ätzmittelquellengas, das CF4/O2 umfaßt, sowohl bei der Planarisierungsätzung als auch der ionenunterstützten Ausnehmungsätzung eingesetzt. Da CMP nicht für die Planarisierung verwendet wird, wird eine Einwölbung oder eine ungleichförmige Padnitriderosion im wesentlichen auf ein Minimum reduziert. Dies ist insbesondere dann vorteilhaft, wenn die Planarisierungs-/Ausnehmungsätzungssequenz wiederholt durchgeführt werden muß, zum Beispiel bei der Herstellung eines Tiefgrabenkondensators.
  • Nach dem Planarisieren der Polysiliziumschicht in 8 wird eine ionenunterstützte Ausnehmungsätzung, die einen höheren Ionendichtepegel verwendet, dazu eingesetzt, die Polysiliziumsäule im Graben zurück auszunehmen. Bei dieser Ausführungsform kann der größere Ionendichtepegel der ionenunterstützten Ausnehmungsätzung erzielt werden, indem die veränderliche Abschirmung 702 gegen elektrische Felder so konfiguriert wird, daß mehr der elektrischen Feldlinien die Kammer 609 durchdringen können, um mit dem Plasma darin kapazitiv zu koppeln. Auf diese Weise werden im Plasma mehr Ionen erzeugt, um der ionenunterstützten Ausnehmungsätzung mehr Richtungsabhängigkeit zu geben.
  • Es existieren auch weitere Beispiele für Mechanismen, um die Ionendichte und/oder Ionenenergie in der Plasmabehandlungskammer zu erhöhen. Unter Bezugnahme auf 7 kann die HF-Stromversorgung 710 zusätzlich oder alternativ so konfiguriert werden, daß die Vorspannung zu dem ESC-Scheibenhalter 712 zum Vergrößern der Ionenenergie erhöht wird, damit die Ätzung mehr anisotrop wird. Zusätzlich oder alternativ kann die veränderliche Ionenabschirmung 704 so konfiguriert werden, daß mehr Ionen den Wafer 706 erreichen können, d.h. durch Bewegen der veränderlichen Ionenabschirmung 704 aus dem Weg heraus, damit die Ätzung mehr anisotrop wird. Zusätzlich oder alternativ kann die veränderliche Abschirmung 702 gegen elektrische Felder von Masse entkoppelt oder erdfrei gemacht werden, um das Ausmaß der kapazitiven Koppelung zu erhöhen und dadurch in der Kammer 604 mehr Ionen zu erzeugen. Das Ergebnis der ionenunterstützten Ausnehmungsätzung ist in 9 gezeigt.
  • Beispiel
  • Bei einem Beispiel ein 200 mm-Wafer mit einer 300 nm (3000 Angstrom)-dicken Polysiliziumschicht darauf, angeordnet über eine Siliziumnitridschicht und in einen 8 Mikrometer tiefen Graben (mit einem Seitenverhältnis von 32:1. Das Polysilizium ist in den Graben bis auf eine Tiefe von 1,5 +/– 0,2 Mikrometer ausgenommen.
  • Die nachfolgende Tabelle 1 veranschaulicht die ungefähren Werten, die sich zum Durchführen der im wesentlichen isotropen Planarisierungsätzung und der ionenunterstützten Ausnehmungsätzung des Polysiliziums auf einem derartigen Wafer eignen. Man beachte, daß die dargestellten Werte zur Verwendung in dem System CDE 80 von Shibaura, erhältlich von Shibaura Corporation of Japan, optimiert sind. Die Optimierung der offengelegten Werte für eine Eignung für die Anforderungen verschiedener Werkzeuge liegt innerhalb der Fähigkeiten des Fachmanns, der diese Offenbarung erhält.
  • Figure 00140001
    TABELLE 1
  • Wie man anhand des oben Gesagten erkennen kann, eliminiert die Erfindung vorteilhafterweise den teuren chemisch-mechanischen Polierschritt (und das erforderliche Werkzeug dafür). Dementsprechend werden CMP-betreffende Probleme der Planarisierungs-/Ausnehmungsätzungssequenz nach dem Stand der Technik vorteilhafterweise eliminiert. Beispielsweise wurde der in 2 gezeigte CMP-induzierte Einwölbungseffekt eliminiert, wenn der CMP-Ätzschritt durch die im wesentlichen isotrope Planarisierungsätzung substitutiert wird. Durch das Fehlen des Einwölbungsphänomens wird die Ätztiefensteuerunq in der darauffolgenden Ausnehmungsätzung verbessert.
  • Durch die Eliminierung des CMP-Schritts wird auch die Erosion der Siliziumnitridschicht auf ein Minimum reduziert, da die im wesentlichen isotrope Planarisierungsätzung mit wenigen Ionen gegenüber Siliziumnitrid eine größere Selektivität aufweist als der CMP-Planarisierungsätzschritt nach dem Stand der Technik. Da die Nitridschicht nicht länger als eine Ätzstoppschicht für das chemisch-mechanische Polieren verwendet wird, kommt es zu weniger Abnutzung bei der Siliziumnitridschicht. Dies ist bei Anwendungen von größerer Wichtigkeit, bei denen mehrere Planarisierungs-/Ausnehmungsätzungssequenzen durchgeführt werden müssen, zum Beispiel bei der Herstellung von Grabenkondensatoren für DRAMs.
  • Wie erwähnt, wird durch die Verwendung einer einzigen Plasmabehandlungskammer, um sowohl die Planarisierungsätzung als auch die ionenunterstützte Ausnehmungsätzung durchzuführen, die Waferprozeßzeit vorteilhafterweise reduziert, da der Wafer nicht länger von einem Werkzeug zum nächsten bewegt werden muß. Bei mehreren Planarisierungs-/Ausnehmungsätzungssequenzanwendungen kann die Zeiteinsparung erheblich sein.
  • Zusätzlich minimiert die Verwendung eines ionenunterstützten Ausnehmungsätzungsschritts zum Ausnehmen der Polysiliziumsäule vorteilhafterweise die Verstärkung von Säumen oder Lücken in Polysilizium. Die Zunahme der Ionendichte bei dem Schritt des ionenunterstützten Ausnehmungsätzens vergrößert die Direktionalität der Ätzung, wodurch seitliche Angriffe auf Säume oder Lücken minimiert werden, und dadurch wird eine verbesserte Ätztiefensteuerung erreicht.
  • Da der ionenunterstützte Ausnehmungsätzungsschritt einen Ionendichte- und/oder Ionenenergiepegel verwendet, der niedriger ist als der während der RIE-Ausnehmungsätzung nach dem Stand der Technik verwendete Pegel, erfährt der Wafer während des ionenunterstützten Ausnehmungsätzungsschritts weniger Bombardierung. Durch die reduzierte Bombardierung wird die Ätzung vorteilhafterweise weniger physikalisch und selektiver gegenüber Siliziumnitrid als die RIE-Ausnehmungsätzung nach dem Stand der Technik. Durch einen geringeren Ionenenergie- und/oder Ionendichtepegel wird zudem auch die Möglichkeit einer Bauelementbeschädigung aufgrund des Ladens während der ionenunterstützten Ausnehmungsätzung auf ein Minimum reduziert.
  • Weenngleich die vorliegende Erfindung in Form mehrerer Ausführungsformen beschrieben worden ist, existieren Änderungen, Permutationen und Äquivalente, die in den Schutzbereich der Ansprüche fallen. Es sei angemerkt, daß die Planarisierungs-/Ausnehmungsätzungssequenz hier zur Erleichterung der Erörterung verwendet wird, die Erfindung aber auch auf jede Prozeßsequenz angewendet werden kann, die zwei aufeinanderfolgende Ätzungen erfordert, von denen eine mehr isotrop ist als die andere. Beispielsweise kann die Erfindung dafür eingesetzt werden, um eine Grabenätzung und danach ein Photolackablösen in einer einzigen Plasmabehandlungskammer durchzuführen. Als weiteres Beispiel kann die Erfindung dafür verwendet werden, eine Lackplanarisierung und -ausnehmung vorzunehmen. Als weiteres Beispiel kann die Erfindung zum Ausbilden von Polysiliziumpfosten auf einem Wafer verwendet werden. Es ist deshalb beabsichtigt, daß die folgenden beigefügten Ansprüche so ausgelegt werden sollen, daß sie alle derartigen Änderungen, Permutationen und Äquivalente beinhalten, die in den eigentlichen Erfindungsgedanken und Schutzbereich der vorliegenden Ansprüche fallen.

Claims (6)

  1. V erfahren zum Durchführen einer Planarisierungsätzung und einer Ausnehmungsätzung einer ersten Schicht auf einem Halbleiterwafer in einer HF-basierten Plasmabehandlungskammer, umfassend: Plazieren des Halbleiterwafers mit einem darin ausgebildeten Graben in der Plasmabehandlungskammer; Abscheiden der ersten Schicht über einer Oberfläche des Halbleiters und in den Graben; Durchführen der Planarisierungsätzung, um die erste Schicht in der Plasmabehandlungskammer im wesentlichen zu planarisieren, wobei die Planarisierungsätzung mit einem ersten Ionendichtepegel ausgeführt wird; und nachfolgendes Ausführen, wobei die Plasmabehandlungskammer verwendet wird, der Ausnehmungsätzung an der ersten Schicht, um die erste Schicht im Graben auszunehmen, wobei die Ausnehmungsätzung mit einem zweiten Ionendichtepegel in der Plasmabehandlungskammer ausgeführt wird, wobei der zweite Ionendichtepegel höher ist als der erste Ionendichtepegel, dadurch gekennzeichnet, daß eine veränderliche Abschirmung der Plasmabehandlungskammer gegen elektrische Felder eingestellt wird, um einen Pegel des Eindringens eines elektrischen Felds in die Plasmabehandlungskammer zu erhöhen, wodurch der zweite Ionendichtepegel erzeugt wird.
  2. Verfahren nach Anspruch 1, wobei die erste Schicht eine Polysiliziumschicht darstellt.
  3. Verfahren nach Anspruch 2, wobei die Oberfläche eine Siliziumnitridschicht enthält, wobei die Siliziumnitridschicht unter der Polysiliziumschicht vor der Abscheidung angeordnet wird.
  4. Verfahren nach Anspruch 2, wobei der Graben einen Graben zum Ausbilden eines Grabenkondensators darstellt.
  5. Verfahren nach Anspruch 1, wobei die Plasmabehandlungskammer eine induktiv gekoppelte Plasmabehandlungskammer darstellt.
  6. Verfahren nach Anspruch 1, wobei bei der Planarisierungsätzung und der Ausnehmungsätzung CF4 verwendet wird.
DE69825112T 1997-09-30 1998-09-19 Verfahren zur Durchführung von Planarisierungs- und Grabensätzung und Vorrichtung dafür Expired - Fee Related DE69825112T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US940806 1997-09-30
US08/940,806 US6232233B1 (en) 1997-09-30 1997-09-30 Methods for performing planarization and recess etches and apparatus therefor

Publications (2)

Publication Number Publication Date
DE69825112D1 DE69825112D1 (de) 2004-08-26
DE69825112T2 true DE69825112T2 (de) 2005-07-28

Family

ID=25475453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69825112T Expired - Fee Related DE69825112T2 (de) 1997-09-30 1998-09-19 Verfahren zur Durchführung von Planarisierungs- und Grabensätzung und Vorrichtung dafür

Country Status (7)

Country Link
US (1) US6232233B1 (de)
EP (1) EP0905758B1 (de)
JP (1) JP3054127B2 (de)
KR (1) KR100564082B1 (de)
CN (1) CN1146018C (de)
DE (1) DE69825112T2 (de)
TW (1) TW423073B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
EP1126513A1 (de) * 2000-02-16 2001-08-22 Semiconductor 300 GmbH & Co. KG Verfahren zum Abflächen und Grabenätzen von Polysilizium in einem überfüllten Graben
KR100374682B1 (ko) * 2000-09-07 2003-03-04 인터내셔널 비지네스 머신즈 코포레이션 포토레지스트 평탄화를 통해 디바이스 파라미터를균등화하기 위한 방법
DE10144343A1 (de) * 2001-09-10 2003-03-27 Perkinelmer Optoelectronics Sensor zum berührugslosen Messen einer Temperatur
US7204934B1 (en) 2001-10-31 2007-04-17 Lam Research Corporation Method for planarization etch with in-situ monitoring by interferometry prior to recess etch
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US20060166433A1 (en) * 2005-01-26 2006-07-27 Min-Soo Kim Recessed collar etch for buried strap window formation without poly2
US7833872B2 (en) * 2007-10-31 2010-11-16 International Business Machines Corporation Uniform recess of a material in a trench independent of incoming topography
JP2011503844A (ja) * 2007-11-01 2011-01-27 ユージン テクノロジー カンパニー リミテッド 高周波駆動誘導結合プラズマを用いたウェハ表面処理装置
US7994002B2 (en) * 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification
US8298949B2 (en) * 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
KR101169167B1 (ko) * 2010-10-25 2012-07-30 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
JP2015056441A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置の製造方法
KR101768928B1 (ko) * 2013-12-25 2017-08-17 캐논 아네르바 가부시키가이샤 기판 가공 방법 및 반도체 장치의 제조 방법
CN105826009A (zh) * 2016-01-15 2016-08-03 胡小青 一种智能型电力高压互感器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255703B1 (ko) * 1991-06-27 2000-05-01 조셉 제이. 스위니 전자기 rf연결부를 사용하는 플라즈마 처리기 및 방법
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
JP3439493B2 (ja) * 1992-12-01 2003-08-25 沖電気工業株式会社 半導体記憶装置の製造方法
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5540800A (en) * 1994-06-23 1996-07-30 Applied Materials, Inc. Inductively coupled high density plasma reactor for plasma assisted materials processing
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
US5792686A (en) * 1995-08-04 1998-08-11 Mosel Vitelic, Inc. Method of forming a bit-line and a capacitor structure in an integrated circuit
US5683945A (en) * 1996-05-16 1997-11-04 Siemens Aktiengesellschaft Uniform trench fill recess by means of isotropic etching
US5759920A (en) * 1996-11-15 1998-06-02 International Business Machines Corporation Process for making doped polysilicon layers on sidewalls

Also Published As

Publication number Publication date
US6232233B1 (en) 2001-05-15
CN1146018C (zh) 2004-04-14
KR19990030298A (ko) 1999-04-26
TW423073B (en) 2001-02-21
KR100564082B1 (ko) 2006-05-25
CN1213157A (zh) 1999-04-07
DE69825112D1 (de) 2004-08-26
JPH11186241A (ja) 1999-07-09
EP0905758A3 (de) 2001-08-22
JP3054127B2 (ja) 2000-06-19
EP0905758B1 (de) 2004-07-21
EP0905758A2 (de) 1999-03-31

Similar Documents

Publication Publication Date Title
DE69825112T2 (de) Verfahren zur Durchführung von Planarisierungs- und Grabensätzung und Vorrichtung dafür
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE60124252T2 (de) Zweistufiges chemisch-mechanisches polierverfahren
DE102004042167B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst, und entsprechende Halbleiterstruktur
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE69825630T2 (de) Fokusringe
DE69737433T2 (de) Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation
DE69835032T2 (de) Verbesserte methode eine oxidschicht zu ätzen
DE69837981T2 (de) Herstellung eines Grabens mit einem flaschenähnlichen Querschnitt
DE69938342T2 (de) Verfahren zur herstellung von gräben in einer siliziumschicht eines substrats in einem plasmasystem hoher plasmadichte
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE102004012241A1 (de) Verfahren zum Füllen von tiefen Grabenstrukturen mit Füllungen ohne Hohlräume
DE69534832T2 (de) Verbessertes Plasma-Ätzverfahren
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE10054190C2 (de) Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens
DE102010028461A1 (de) Einebnung eines Materialsystems in einem Halbleiterbauelement unter Anwendung eines nicht-selektiven in-situ zubereiteten Schleifmittels
DE112005001713B4 (de) Verfahren zum Ätzen und Herstellen einer Mikrospiegelvorrichtung
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102013202458A1 (de) Verfahren zum freilegen einer schicht
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
EP1394848A2 (de) Ätzverfahren und Ätzsignalschicht zur Prozessierung von Halbleiterwafern
DE10226604B4 (de) Verfahren zum Strukturieren einer Schicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee