-
Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Schutz von Halbleiterschaltern
vor durch Kurzschluss verursachte Zerstörung oder Beschädigung. Die vorliegende Erfindung
bezieht sich im Speziellen auf den Schutz von Halbleiterschaltern mit limitierter
Schaltungsgeschwindigkeit.
-
Halbleiterschalter werden häufig in elektrischen Steuerungseinrichtungen genutzt, da ihre
elektrische Steuerung einfach eingerichtet werden kann und sie keine bewegten, zur Abnutzung
neigenden Teile beinhalten. Thyristoren und verschiedene Arten von Transistoren wie zum
Beispiel bipolare Transistoren, FET (Feld-Effekt-Transistoren) und IGBT-Transistoren (isolated
gate bipolar transistors) werden häufig als Schaltbauteile genutzt.
-
Fig. 1 ist eine vereinfachte Darstellung einer bekannten stufenlosen Leistungssteuerung 11,
zur Änderung der einer Wirklast 13 von einer Wechselstromspannungsquelle 12 zugeführten
Menge an elektrischem Strom. Die Leistungsregelung nach Fig. 1 läßt sich zum Beispiel als
Dimmer eines Netzspannungsbeleuchtungskörpers benutzen. Die Leistungssteuerung 11
umfasst eine Feldeffekttransistor-Einrichtung, die in diesem Falle aus zwei in Reihe geschalteten
FETs 14 und 15 besteht, so dass die Drain des ersten FET über ein Widerstandselement mit
geringem Widerstand zur Strommessung an eine Wechselstromspannungsquelle 12
angeschlossen ist, die Drain des zweiten FET an die Wirklast 13 angeschlossen ist und die Source
der FETs 14 und 15 miteinander verbunden sind. Die Gates der FETs 14 und 15 sind mit einer
Steuerschaltung 17 verbunden, welche regelmäßig Verbindungsimpulse abgibt, um die FETs
für die gewünschte Zeit im leitenden Zustand zu verbinden. Der Durchschnittswert des zu der
Wirklast 13 geführten elektrischen Stroms hängt vom in der Schaltung benutzten Arbeitszyklus
ab, d. h. das Verhältnis zwischen der Dauer des leitenden Zustandes der FETs zu der Dauer im
verbundenen Zyklus. Die Zeitdauer in der sich das FET im leitenden Zustand befindet wird
Einschaltzeit genannt.
-
Wenn in der Wirklast 13 ein Kurzschluss auftritt oder der Widerstand der Wirklast auf andere
Weise erheblich unter seinen normalen Wert fällt, ist der Strom, der durch einen leitenden FET
fließt, erheblich höher als unter normalen Umständen. In einem FET kann der Teil der
elektrischen Leistung, der während eines Kurzschlusses in Wärme umgewandelt wird, so groß sein,
dass die Überhitzung während einer Einschaltzeit den FET zerstören oder so stark beschädigen
kann, dass der FET nicht mehr einwandfrei arbeitet. Um eine solche Beschädigung zu
vermeiden, ist in der Schaltung von Darstellung 1 ein Differentialverstärker 18 vorgesehen, der den
Spannungsabfall im strommessenden Widerstand 16 misst und der ein Signal mit einer
Beschreibung dieses Wertes an die Steuerschaltung 17 sendet. Wenn der zur Wirklast 13 geleitete
Strom die Werte des Normalzustandes übertrifft, reagiert die Steuerungsschaltung 17 auf das
vom Differentialverstärker gesendete Signal, indem sie keine Gate-Spannungsimpulse zu den
FETs sendet, so dass kein Strom durch die FETs fließt.
-
Eine vorbekannte Kurzschluss-Schutzsteuerung benötigt einen Widerstand zur Strommessung,
der für einen relativ hohen Stromdurchsatz bestimmt ist. Ein in Reihe angeordnetes Ohm'sches
Element verursacht einen Leistungsabfall in einer Höhe, der proportional zum Ohmschen
Widerstand des Elements ist. Der Leistungsverlust kann durch die Anwendung eines Widerstandes
zur Strommessung mit sehr geringem Widerstand minimiert werden, aber dies erfordert
andererseits strengere Toleranzen für die Mess-Schaltung, welche die Spannung über den
Widerstand zur Strommessung misst. Strenge Toleranzen erhöhen die Fertigungskosten.
-
Es ist das Ziel der Erfindung, einen Kurzschluss-Schutz für eine Leistungssteuerung
vorzustellen, der geringe Fertigungskosten aufweist und zuverlässig und schnell arbeitet, falls der
Halbleiterschalter in den leitenden Zustand geschaltet wird, wenn Spannung auf dem Schalter liegt.
-
Das Ziel der Erfindung wird dadurch erreicht, dass die Änderung der Gate-Spannung des FETs,
welcher als Schaltelement während Schaltvorgängen dient, gemessen wird und diese mit der an
dem FET gemessenen Drain-Source-Spannung verglichen wird und abhängig vom Ergebnis der
Messung das Schalten des FET in den leitenden Zustand entweder erlaubt oder verhindert wird.
-
Ein kennzeichnendes Merkmal einer Leitungssteuerung gemäß der Erfindung mit einem
Feldeffekttransistor ist, dass sie Mittel zur Messung der Änderung des Gate-Potentials des
Feldeffekttransistors in Relation zu der am FET zwischen Source und Drain anliegenden Spannung
umfasst, und Mittel umfasst, die, abhängig vom Ergebnis der Messung, das Schalten des FET
in den leitenden Zustand entweder erlauben oder verhindern.
-
Die vorliegende Erfindung betrifft auch ein Verfahren zum Schutz einer Leitungssteuerung vor
den negativen Effekten eines zu hohen Stromdurchsatzes. Ein kennzeichnendes Merkmal des
Verfahrens gemäß der Erfindung ist, dass in diesem Verfahren die Änderung des
FET-Gatepotentials in Relation zu der am FET zwischen Source und Drain am Beginn des Gates-
Steuerungsimpulses des FET anliegenden Spannung gemessen wird, und dass die Schaltung
des FET in den leitenden Zustand abhängig vom Ergebnis der Messung der Gate-Spannungs-
Änderung entweder erlaubt oder verhindert wird.
-
Wenn der Spannungsimpuls zum FET-Gate geleitet wird, erhöht sich die Gate-Spannung in
einer normalen Situation zuerst auf einen bestimmten Zwischenwert und bleibt anschließend
für eine Weile, aufgrund des sogenannten Miller-Effektes, annähernd konstant. Erst danach
erhöht sich die Gate-Spannung zu ihrem Spitzenwert. Die Spannung zwischen Source und
Drain verringert sich annähernd gleichzeitig mit der steigenden Gate-Spannung und der
zeitweiligen konstanten Phase, wenn der elektrische Strom durch den FET von seiner Drain zu
seiner Source innerhalb normaler Werte bleibt. Im Falle eines Kurzschlusses steigt der Strom
stark, es gibt keinen bemerkenswerten Abfall in der Spannung zwischen Source und Drain und
es gibt keinen Miller-Effekt. In dem Kurzschluss-Schutz gemäß der Erfindung wird die Gate-
Spannung des FET gemessen und mit einer Referenz-Spannung verglichen, welche höher ist
als der Wert, an dem die Steigerung der Gate-Spannung zeitweilig aufgrund des Miller-
Effektes aufhört. Wenn die Gate-Spannung die Referenzspannung übersteigt, während die
Spannung zwischen Source und Drain hoch ist, liegt ein Kurzschluss vor. In diesem Fall wird
die dem FET zugeführte Gate-Spannung unterbrochen.
-
Die vorliegende Erfindung ist besonders für den Einsatz in Anwendungen geeignet, in denen es
wünschenswert ist, den FET der den Wechselspannungsdurchsatz steuert, in anderen Phasen
als während des Nullpunktes der Wechselspannung in den leitenden Zustand zu schalten. Die
Schaltung gemäß der Erfindung kann mit preiswerten Niedrigspannungsbauteilen hergestellt
werden.
-
Im Folgenden wird die Erfindung ausführlich unter Bezugnahme auf die dargestellte
bevorzugte Ausführungsform als Beispiel und unter Bezugnahme auf die folgenden Bilder beschrieben,
von denen
-
Fig. 1 eine vorbekannte Leistungssteuerung nach dem Stand der Technik darstellt,
-
Fig. 2 eine Prinzipdarstellung der Erfindung ist,
-
Fig. 3 eine graphische Darstellung der Spannungen der in Fig. 2 dargestellten Schaltung als
Funktion der Zeit ist, und
-
Fig. 4 eine Darstellung einer Beispielschaltung zur Ausführung der Erfindung ist.
-
Die oben erwähnte vorbekannte Anwendung wird unter Bezugnahme auf Fig. 1 beschrieben,
so dass in der folgenden Beschreibung der Erfindung und ihrer bevorzugten
Ausführungsformen hauptsächlich auf Fig. 2 bis 4 Bezug genommen wird. In den Figuren sind
übereinstimmende Teile mit denselben Referenznummern versehen.
-
Die Leistungssteuerung 20 von Fig. 2 umfasst FETs 21a und 21b, eine Steuerschaltung 22,
eine Spannungsmessungsschaltung 23 für die Spannung zwischen Source und Drain, eine Gate-
Spannungs-Messchaltung 24, eine Vergleichseinrichtung 25 und einen Block 26, der abhängig
vom Ergebnis der Vergleichseinrichtung 25, den Gate-Spannungsimpuls zu dem Gate der FETs
21a und 21b entweder erlaubt oder verhindert. Die Leistungssteuerung steuert die Menge an
elektrischem Strom, die einer Wirklast 13 von einer Wechselspannungsquelle 12 zugeführt
wird.
-
Die in Fig. 3 dargestellten Spannungskurven werden das Verständnis des Funktionsprinzips
einer Schaltung gemäß Fig. 2 stark erleichtern. Die Spannungskurven von Fig. 3 sind rein
qualitativ, so dass die vertikale Spannungsskalierung der Figur, was die Erfindung betrifft,
irrelevant ist. Die horizontale Achse ist die Zeitachse, aber ihre Skalierung ist für die Erfindung
ebenfalls irrelevant. Die Skalierung kann mit der Feststellung der Tatsache veranschaulicht
werden, dass, um RF-Interferenzen zu vermindern, es nicht das Ziel ist, die
Halbleiterschaltungen der Leistungszusteuerung so schnell wie möglich in den leitenden Zustand zu schalten,
sondern es das Ziel ist, die Schaltzeit im zweistelligen Bereich von Mikrosekunden zu halten.
Die Kurve 31 zeigt die Gate-Spannung UG der Schalt-FETs 21a oder 21b als eine Funktion der
Zeit, wenn der FET in den leitenden Zustand geschaltet wird und es keinen Kurzschluss in der
Wirklast 13 gibt. Die Kurve 32 stellt die Gate-Spannung Uo eines FET als Funktion der Zeit
dar, wenn der FET in den leitenden Zustand geschaltet wird und es einen Kurzschluss in der
Wirklast 13 gibt. Die Kurve 33 stellt die Spannung zwischen Source und Drain des FET dar,
wenn der FET in den leitenden Zustand geschaltet wird und es keinen Kurzschluss in der
Wirklast 13 gibt. Die Kurve 34 stellt die Spannung zwischen Source und Drain des FET dar, wenn
der FET in den leitenden Zustand geschaltet wird und es einen Kurzschluss in der Wirklast 13
gibt.
-
Wenn die Steuerschaltung 22 dem Gate des FET 21a oder 21b eine positive Spannung zuführt,
um den FET 21a oder 21b in den leitenden Zustand zu schalten, beginnt die Gate-Spannung UG
zu steigen. Vergleicht man die Kurven 31 und 33 miteinander, kann man sehen, dass zu Beginn
die Gate-Spannung UG schnell ansteigt, aber der Anstieg für die Dauer des Zeitintervalls t&sub1;
abflacht, während die Spannung UDS zwischen Source und Drain während des Zeitintervalls t&sub1;
stark abfällt. Das Verhalten der Spannungen erklärt sich durch den als solchen bekannten
Miller-Effekt, welcher wiederum durch die nicht idealen Bedingungen des FET, insbesondere der
inneren Kapazitäten des FET, verursacht wird. Nach dem Zeitintervall t&sub1; beginnt die
Gatespannung UG zu steigen, bis sie einen Höchstwert erreicht, der durch eine gepunktete Linie
angedeutet ist. Es ist zu beachten, dass der Miller-Effekt dazu führt, dass die Gate-Spannung UG
die Referenzspannung Uref erst später, nach einer mit dem Zeitintervall t&sub1; korrespondierenden
Zeit übersteigt, als es ohne das, durch den Miller-Effekt verursachte, momentane Abflachen der
Fall wäre.
-
Wenn es einen Kurzschluss in der Wirklast 13 gibt, ist der Spannungsabfall UDS zwischen
Source und Drain, obwohl der FET in den leitenden Zustand geschaltet ist, kaum
wahrnehmbar, sondern bleibt konstant wie in der Kurve 34 verdeutlicht, weil das Hauptnetz, das die
Schaltung mit elektrischer Leistung versorgt, eine stabile Quelle ist. Während eines
Kurzschlusses erhöht sich der Strom durch den FET und die Wirklast rapide. In diesem Fall
reduziert der Miller-Effekt nicht den Anstieg der Gate-Spannung UG, sondern diese steigt zu ihrem
Höchstwert, wie durch Kurve 33 beschrieben. Damit übersteigt die Gate-Spannung UG die
Referenzspannung Uref wesentlich früher als in normalen Situationen mit einem relativ hohen
Widerstand der Wirklast 13.
-
Die Vergleichseinrichtung 25 vergleicht auf der einen Hand die Gate-Spannung UG mit der
Referenzspannung Urei und überwacht auf der anderen Hand den Wert der Spannung UDS
zwischen
Source und Drain des schaltenden FET. Die Arbeitsweise der Vergleichseinrichtung ist
in der folgenden Tabelle dargestellt.
-
Das X in der unteren linken Ecke der Tabelle zeigt an, dass in diesem Fall der Wert der Gate-
Spannung UG irrelevant ist. Eine später offenbarte, detaillierte exemplarische Ausführungsform
der Erfindung gibt einen genauen Weg vor, wie die Werte "groß" und "klein" der Spannung
UDS definiert werden können. Die Werte in der rechten Spalte bestimmen, ob die
Vergleichseinrichtung 25 dem Block 26 den Befehl gibt, die Sendung des Gate-
Spannungsimpulses zu den FET entweder zu erlauben oder zu verhindern. Das bedeutet, dass
falls die Gate-Spannung UG, ohne einen wesentlichen Abfall der Spannung UDS zwischen
Source und Drain, wesentlich höher als die Referenzspannung ist, dass die
Vergleichseinrichtung dies als einen Kurzschluss in der Wirklast 13 interpretiert, und somit den Block 26
aktiviert, um die vom Block 22 produzierte positive Spannung daran zu hindern, das Gate des FET
21a oder 21b zu erreichen.
-
Fig. 4 zeigt eine Ausführungsform der Erfindung als ein Schaltdiagramm. Die
Leistungssteuerung 40 umfasst in diesem Fall zwei in Reihe geschaltete FETs Q1 und Q2, entlang des
Stromweges von der Wechselstromquelle 12 zu der Wirklast 13 auf die Weise, wie in der, in Fig. 1
dargestellten, vorbekannten Lösung. Die Steuerungs-Spannungsimpulse werden zu den Gates
der FETs Q1 und Q2 von dem Steuerungsschaltkreis (aus Übersichtlichkeitsgründen nicht
abgebildet) über einen Widerstand R3 geleitet. Die Steuerungsschaltung kann eine vorbekannte
Steuerungsschaltung sein. Eine erste Schaltung zur Spannungsteilung umfasst zwei
Widerstände R1a und R2 und eine Diode D4, welche Diode zwischen den Widerständen
angeschlossen ist, so dass ihre Anode an dem Widerstand R1a angeschlossen ist und ihre Kathode
an dem Widerstand R2 angeschlossen ist, welcher parallel zu dem ersten FET Q1
angeschlossen ist, d. h. zwischen Source und Drain des FET. Der Punkt zwischen der Kathode der Diode
D4 und dem Widerstand R2 ist an dem Gate des FET Q3 und am Drain des FET Q4 angeschlossen.
Die Widerstände R1b und R2 und die Diode D5 bilden dementsprechend einen
zweiten Schaltkreis zur Spannungsteilung über dem FET Q2. Die Gates der FETs Q1 und Q2
sind über eine vordere Diode D1 am Drain des FET Q3 angeschlossen und die Source des FET
Q3 ist am Erdpotential angeschlossen.
-
Die in Reihe geschalteten Widerstände R6 und R7 bilden einen dritten Schaltkreis zur
Spannungsteilung zwischen den Gates der FETs Q1 und Q2 und dem Erdpotential. Der Punkt
zwischen den Widerständen R6 und R7 ist an der Basis eines bipolaren PNP Transistors Q5
angeschlossen, welcher weiter über eine vordere Diode an den Emitter des bipolaren PNP
Transistors Q6 angeschlossen ist. Der Kollektor des Transistors Q5 ist an der Basis des Transistors Q6
und weiter über einen Widerstandsnebenanschluss R8 am Erdpotential angeschlossen. Der
Kollektor des Transistors Q6 ist am Erdpotential angeschlossen. Der Punkt zwischen der Kathode
der Diode D3 und dem Emitter des Transistors Q6 ist am Gate des FET Q4 und weiter über
einen Widerstandsnebenanschluss R9 am Erdpotential angeschlossen. Der aus den Transistoren
Q5 und Q6 und den daran angeschlossenen passiven Komponenten gebildete Schaltkreis ist
eine Vergleichseinrichtung, um, nur wenn die Emitterspannung des Transistors Q5 höher ist als
die Gate-Spannung des Transistors, ein positives Spannungssignal am Gate des FET Q4 zu
erzeugen.
-
Der in Fig. 4 dargestellte Schaltkreis funktioniert wie folgt: Wenn in der Wechselspannung 12
gerade eine positive Halbperiode vorliegt, bildet die erste Einheit zur Spannungsteilung, welche
aus den Widerständen R1a und R2 und der Diode D4 gebildet ist, eine bestimmte positive
Spannung, welche proportional zum aktuellen Wert der Wechselspannung ist, um den FET Q3
in den leitenden Zustand zu schalten. Wenn aber die Spannung zwischen dem Gate des FET Q1
und dem Erdpotential kleiner ist als die von der Eingangsspannung +Ucc (zum Beispiel +10 V)
mittels des Resistors R5 und der Zener Diode 21 gebildete Referenzspannung, sind die
Transistoren Q5 und Q6 im nicht leitenden Zustand. In diesem Fall bildet der Strom, welcher von der
Referenzspannung zum Erdpotential über die Diode D3 und dem Resistor R9 fließt, eine
positive Spannung am Gate des FET Q4, um den FET Q4 im leitenden Zustand zu halten, wodurch
die, von der ersten Schaltung zur Spannungsteilung R1a, D4 und R2 gebildete Spannung über
den FET Q4 zum Erdpotential fließt und den FET Q3 nicht in den leitenden Zustand schaltet.
-
Wenn dem Gate FET Q1 über einen Widerstand R3 ein positiver Steuerungsimpuls zugeführt
wird, beginnt die Gate-Spannung des FET Q1, welche oben als UG bezeichnet wurde, zu
steigen. Ohne einen Kurzschluss in der Wirklast 13 stoppt der Anstieg aufgrund des Miller-
Effektes für eine Weile auf einem Level, auf dem der Teil, der von dem dritten Schaltkreis zur
Spannungsteilung R6, R7 produziert wird, kleiner ist als die Referenzspannung, die von der
Eingangsspannung +Ucc mittels des Widerstandes R5 und der Zener Diode 21 gebildet wird. In
diesem Fall verbleibt der FET Q4 im leitenden Zustand und der FET Q1 beginnt in den
leitenden Zustand zu schalten und die zwischen Source und Drain des FET Q1 mittels der Schaltung
zur Spannungsteilung Ra, D4 und R2 gemessene Spannung beginnt abzufallen. Wie mit den
Kurven 31 und 33 in Fig. 3 dargestellt, wird die Spannung UDS zwischen Source und Drain
des FET Q1 auf ein niedriges Niveau absinken, bevor die Gate-Spannung UG des FET Q1 (und
dem vom dritten Schaltkreis zur Spannungsteilung R6, R7 produzierten Teil daran) wieder zu
steigen beginnt. Wenn die Grundspannung des Transistors Q5 soweit steigt, dass sie die
Referenzspannung, welche von der Eingangsspannung +Ucc mittels des Widerstandes R5 und der
Zener Diode 21 gebildet wird, übersteigt, werden die Transistoren Q5 und Q6 in den leitenden
Zustand geschaltet, wodurch die Gate-Spannung FET Q4 zu nahe Null abfällt und der FET Q4
in den nicht leitenden Zustand geschaltet wird. Falls die Spannung, welche vom ersten
Schaltkreis zur Spannungsteilung R1, R2 gebildet wird, groß genug wäre, könnte der FET Q3 jetzt in
den leitenden Zustand geschaltet werden, aber da diese Spannung, nachdem der FET Q1 in den
leitenden Zustand geschaltet wurde, mittlerweile die Zeit hatte um abzufallen, wird dies nicht
passieren.
-
Falls es beim Senden eines positiven Steuerungsimpulses über den Widerstand R3 zu dem Gate
des FET Q1 zu einem Kurzschluss in der Wirklast 13 kommt, ist der Anstieg, wie in Kurve 32
in Fig. 3 abgebildet, der Gate-Spannung des FET Q1 kontinuierlich und es kommt nicht zu
einer Unterbrechung durch den Miller-Effekt. In diesem Fall versucht der Teil der Spannung
zwischen Source und Drain des FET Q1, der vom ersten Schaltkreis zur Spannungsteilung R1a,
D4 und R2 erzeugt wird, ebenfalls den FET Q3 in den nicht leitenden Zustand zu schalten. Die
Leitfähigkeit des FET Q4 verhindert zuerst, dass dies passiert, aber sobald der Teil, der von der
zweiten Schaltung zur Spannungsteilung R6, R7 erzeugt wird, die Referenzspannung, welche
von der Eingangsspannung +Ucc mittels des Widerstandes R5 und der Zener-Diode 21
gebildet wird, übersteigt, wird der FET Q4 in den nicht leitenden Zustand geschaltet. Die Kurve 34
in Fig. 3 stellt die kleine Änderung in der Spannung zwischen Source und Drain des FET Q1
dar (und somit ist der Teil davon, der vom ersten Schaltkreis zur Spannungsteilung R1a, D4,
R2 erzeugt wird, ebenfalls annähernd konstant), welche den FET Q3 dazu veranlasst, in den
leitenden Zustand zu schalten und der Steuerungsimpuls, welcher dem Gate des FET Q1 über
einen Resistor R3 zugeführt wird, fließt durch Diode D2 und FET Q3 zum Erdpotential. Der
FET Q1 wird augenblicklich in den nicht leitenden Zustand geschaltet und es verbleibt keine
Zeit für den Durchfluss eines gefährlich hohen Stromes.
-
Die obige Beschreibung kann einfach auf die negative Halbperiode einer Wechselstromquelle
12 angewendet werden, während der der FET Q2 schalten wird und der Kurzschluss-Schutz
durch Messung der Gate-Spannung des FET Q2 im Verhältnis zu der Spannung zwischen
Source und Drain ausgeführt wird.
-
Es ist für Analog-Technologie üblich, dass bestimmte Funktionen auf viele verschiedene Arten
ausgeübt werden können, so dass es für einen Fachmann offensichtlich sein wird, dass die
Ausführung in Fig. 4 nur eine exemplarische Möglichkeit ist, um die in dieser Patentanmeldung
offenbarte Erfindung auszuführen. Es ist nicht einmal nötig, die für die Funktionen benötigten
Bauteile in klar definierte Blöcke aufzuteilen, wie es in Fig. 2 dargestellt ist, da auf dem
Gebiet der analogen Elektronik bestimmte Funktionen oft mittels einer Schaltkreislösung mit
einem Bauteil und/oder einem Schaltkreis der verschiedene Funktionen ausführt erreicht werden
können, in welchem Fall diese Art von Bauteil und/oder Schaltkreis in Fig. 2 in zwei Blöcke
gehört.