DE69803511T2

DE69803511T2 - Delta-Sigma Pulsbreitenmodulator

Info

Publication number: DE69803511T2
Application number: DE69803511T
Authority: DE
Inventors: Richard S Lewison
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1997-04-29
Filing date: 1998-03-31
Publication date: 2002-10-10
Anticipated expiration: 2018-04-01
Also published as: ES2167839T3; EP0875994A1; DE69803511D1; EP0875994B1; SG73496A1; JP3069322B2; JPH1132488A; US5933453A

Description

Hintergrund der Erfindung

Die vorliegende Erfindung bezieht sich allgemein auf eine elektronische Schaltung, die ein Signal steuert, das mit einer Last gekoppelt ist, und bezieht sich spezieller auf einen digitalen Pulsbreitenmodulator, der einen Delta- Sigma-Modulator als eine Eingangsstufe zum Steuern eines Treibersignals zu einer Last verwendet.
In der Industrie werden seit langem Pulsbreitenmodulatoren (PWM - pulse width modulators) verwendet, um einen Antrieb für Motoren zu liefern und zu steuern, um eine Umwandlung von Gleichstrom zu Wechselstrom zu liefern und zu steuern und um viele andere Leistungslasten zu versorgen und zu steuern. Wie hinreichend bekannt ist, kann das Tastverhältnis einer Rechteckwelle variiert oder integriert werden, um eine gewünschte Größe eines Wechselstromausgangssignals zu erzeugen. Aufgrund der Nichtnull-Schaltzeit bei Leistungsschaltvorrichtungen bestimmt die Anzahl von digitalen Übergängen pro Einheitszeit in der Regel den Wärmeleistungsverbrauch von Systemen, die diese Vorrichtungen verwenden. PWM-Schaltungen weisen eine feststehende Anzahl von Übergängen pro Einheitszeit auf.
Herkömmliche PWM-Anwendungen verwenden einen Dreiecks- oder Sägezahnreferenzsignalverlauf, um einen Vergleich mit einem ankommenden analogen Signal durchzuführen (das unter anderem ein Einstellsignal oder ein Rückkopplungssignal oder beides sein kann). Das digitale Ergebnis dieses Vergleichs ist ein PWM-Ausgangssignal. In der Regel wurde die Erzeugung eines solchen analogen Dreiecks- oder Sägezahnreferenzsignalverlaufs bisher unter Verwendung von Präzisionskondensatoren, -widerständen und -stromquellen als eine Ladungs-/Entladungs-Rampenanstiegs-/-Rampenabfallschaltung bewerkstelligt. Während diese Implementierung für diskrete Realisierungen kein Problem darstellt, führt ein Implementieren solcher Komponenten bei einer integrierten Schaltung zu Komponenten, die schwer zu steuern sind und ein nicht lineares Verhalten aufweisen können - vor allem, wenn die Technologie der integrierten Schaltung für einen digitalen Betrieb optimiert ist.
PWM-Technologie ist relativ einfach, erzeugt ein PWM- Ausgangssignal, das sich dem Eingangssignal (in dem relevanten Frequenzbereich) stark nähert, und weist eine feststehende Anzahl von digitalen Übergängen pro Einheitszeit auf. Ungünstigerweise führt die Festfrequenzbeschaffenheit der herkömmlichen PWM-Technologie zu einer beträchtlichen Anzahl von störenden harmonischen Rauschssignalen, die zu einer beträchtlichen elektromagnetischen Interferenz bezüglich anderer elektronischer Schaltungen führen können.
Man beschäftigte sich bereits mit der Überwindung des Problems des harmonischen Rauschens, wobei die meisten Verfahren das harmonische Rauschen durch ein Beaufschlagen der PWM-Grundfrequenz mit einem Zittern oder durch Einführen zusätzlicher Übergänge bei dem PWM-Signalverlauf streuen, um das Spektrum gezielt anzupassen. Diese gezielte Anpassung des Spektrums behält nicht das PWM-Merkmal einer festen Anzahl von digitalen Übergängen pro Einheitszeit bei.
Bisher wird eine Delta-Sigma-Modulation (DSM) umfassend bei der Analog/Digital- und Digital/Analog-Wandlung eingesetzt und wird in der Regel bei einer Frequenz abgetastet, die mehrere Male höher ist als die Eingangssignalfrequenz. (Delta-Sigma-Modulation wird gelegentlich als Sigma-Delta- Modulation bezeichnet. Hierin werden die Begriffe als austauschbar betrachtet). Die DSM weist den Vorteil auf, daß sie das Formen von Quantisierungsrauschen derart ermöglicht, um das Quantisierungsrauschen bei niedrigen Frequenzen relativ zu der Frequenz des Schalttaktes beträchtlich zu verringern. Das Ausgangssignal von einer DSM-Schaltung ist ein Strom von digitalen Pulsen. Ein Durchschnittswert dieser digitalen Ausgangssignalpulse über eine begrenzte Periode kann verwendet werden, um das Eingangssignal darzustellen, vorausgesetzt, daß die gewählte Periode mindestens die Hälfte der Periode des Eingangssignals beträgt. Ein zusätzlicher Vorteil bei der DSM-Technologie besteht darin, daß DSM-Schaltungen unter Verwendung von standardmäßigen digitalen CMOS-Prozessen für integrierte Schaltungen gebaut werden können. Das liegt daran, daß DSM-Schaltungen in der Regel als Schaltungen mit geschalteten Kondensatoren implementiert sind, welche sich auf eine präzise Kondensatoranpassung und nicht auf absolute Kondensatorwerte stützen. Ein Nachteil von DSM-Schaltungen liegt darin, daß die verwendete Taktfrequenz mindestens 100 Mal so hoch ist wie die Frequenz des Eingangssignals. Der Hochfrequenz-DSM-Takt führt zu viel mehr Übergängen pro Sekunde als PWM. Ein Betreiben eines DSM bei niedrigeren Taktfrequenzen führt zu viel mehr Quantisierungsrauschen in dem relevanten Frequenzband. Dieses erhöhte Quantisierungsrauschen und die erhöhte Anzahl von Übergängen pro Sekunde förderte bisher nicht gerade die Verwendung von DSM, wenn eine PWM- Technologie zur Verfügung stand bzw. steht.
Um also die Probleme zu überwinden, die mit der Erzeugung von harmonischem Rauschen und dem Erfordernis eines Erzeugens von Dreiecks- oder Sägezahnanalogsignalen in Verbindung stehen, wurde eine einzigartige Kombination von PWM- und DSM-Technologien geschaffen.

Zusammenfassung der Erfindung

Eine Steuerschaltung gemäß den folgenden Ansprüchen 1 und 7, welche eine Leistung, die einer Last zugeführt wird, mit einer reduzierten Erzeugung von elektromagnetischer Störenergie steuert, verwendet einen Delta-Sigma-Modulator, der ein erstes Signal annimmt und ein zweites Signal erzeugt, das das erste Signal mit einer Mehrzahl von digitalen Pulsen darstellt. Ein Pulsbreitenmodulator ist mit dem Delta- Sigma-Modulator gekoppelt und akkumuliert das zweite Signal über eine erste Zeitperiode. Der Pulsbreitenmodulator erzeugt unter Verwendung eines Aktiv-Hoch-Protokolls oder eines Aktiv-Niedrig-Protokolls ein drittes Signal zum Koppeln mit der Last. Das dritte Signal weist einen ersten Größenwert auf, wobei der erste Größenwert eine zweite Zeitperiode lang währt.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein vereinfachtes Blockdiagramm einer Laststeuerschaltung.
Fig. 2 ist ein Blockdiagramm auf hoher Ebene eines Delta-Sigma-Pulsbreitenmodulators, der bei der vorliegenden Erfindung verwendet werden kann.
Fig. 3 ist ein verallgemeinertes Diagramm eines Delta- Sigma-Modulators, der bei der vorliegenden Erfindung verwendet werden kann.
Fig. 4 ist ein schematisches Diagramm eines Delta-Sigma- Modulators, der bei der vorliegenden Erfindung verwendet werden kann.
Fig. 5 ist ein Blockdiagramm eines Pulsbreitenmodulators, der bei der vorliegenden Erfindung verwendet werden kann.
Fig. 6 ist ein Zeitdiagramm von pulsbreitenmodulierten Signalen, die ein Ausgangssignal darstellen können, das durch ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung erzeugt wurde.
Fig. 7A und 7B sind zusammengenommen ein detailliertes Blockdiagramm einer Pulsbreitenmodulatorschaltung, die bei der vorliegenden Erfindung verwendet werden kann.
Fig. 8 ist ein detailliertes Blockdiagramm eines Multiplizierers, der bei dem Pulsbreitenmodulator der Fig. 7A und 7B verwendet werden kann.
Fig. 9 ist ein detailliertes Blockdiagramm eines Pulsinverters, der bei dem Pulsbreitenmodulator der Fig. 7A und 7B verwendet werden kann.

Ausführliche Beschreibung eines bevorzugten Ausführungsbeispiels

Die hierin offenbarte Erfindung betrifft einen Delta-Sigma- Pulsbreitenmodulator (DSPWM), der die Erzeugung von harmonischem Rauschen reduziert und für eine Implementierung bei Technologien für digitale integrierte Schaltungen geeignet ist.
Unter Bezugnahme zunächst auf Fig. 1 kann man sehen, daß die einfachste Anwendung der vorliegenden Erfindung in der Steuerung einer Leistung, die einer Last 101 zugeführt ist, durch eine Steuerschaltung 103 liegt. Ein Betriebsparameter wird von der Last 101 durch einen Rückkopplungssensor 104 abgetastet und durch die Steuerschaltung 103 zum Zwecke einer weiteren Steuerung des Betriebsparameters zurückgekoppelt. Solch ein Rückkopplungssignal kann in der Kombinationsschaltung 105 mit einem Einstellsignal kombiniert sein, das den Betriebsparameter der Last mit einer externen Einstellung modifizieren kann. Bei einem bevorzugten Ausführungsbeispiel ist die Last 101 ein herkömmlicher Gleichstrommotor, bei dem ein Betriebsparameter durch die Steuerschaltung 103 zu steuern und einzustellen ist. Eine solche Anordnung kann als Servomotor angesehen werden.
Fig. 2 veranschaulicht einen Delta-Sigma- Pulsbreitenmodulator (DSPWM) mittels eines Blockdiagramms auf sehr hoher Ebene. Ein in die Steuerschaltung 103 eingegebenes Signal ist mit einem Delta-Sigma-Modulator 201 mittels eines optionalen Eingangstiefpaßfilters 203 gekoppelt, das bei dem bevorzugten Ausführungsbeispiel eine Grenzfrequenz von 50 KHz und eine DSM-Taktfrequenz von 20 MHz aufweist. Signale nahe oder oberhalb dieser Grenzfrequenz dürfen nicht mit dem DSM 201 gekoppelt sein, da sie den DSM- Betrieb wahrscheinlich verschlechtern. Dem DSM 201 folgt ein Pulsbreitenmodulator 205, der die Mehrzahl von Pulsen, die das Ausgangssignal des DSM 201 darstellen, über eine vordefinierte Zeitperiode akkumuliert und zu einem effektiven pulsbreitenmodulierten Ausgangspuls zum Anlegen an die Last 101 umwandelt. Bei einer Implementierung einer integrierten Schaltung ist das Tiefpaßfilter 203 außerhalb des Integrierte-Schaltung-Chips angeordnet. Ein Taktsignal ist sowohl an den Delta-Sigma-Modulator 201 als auch an den Pulsbreitenmodulator 205 für eine ordnungsgemäße Synchronisierung der Schaltung angelegt. Bei dem bevorzugten Ausführungsbeispiel beträgt die Taktfrequenz 20 MHz, was viel höher ist als die gewünschte PWM-Frequenz. Eine PWM-Periode- Einstellschaltung 209 ist durch einen 4-Bit-Bus mit dem Pulsbreitenmodulator 205 gekoppelt und wählt die Puls-PWM- Frequenz durch Eingeben eines 4-Bit-Binärcodes in den Pulsbreitenmodulator aus. Bei dem bevorzugten Ausführungsbeispiel, bei einer Taktfrequenz von 20 MHz, kann die PWM- Frequenz von 156,25 KHz auf 9,7656 KHz eingestellt sein. Obwohl dies bei dem Blockdiagramm der Fig. 2 nicht offensichtlich ist, liefert der Pulsbreitenmodulator 205 ferner ein Pulszittern und eine -kombination, um eine Erzeugung von störendem harmonischem Rauschen zu verringern.
Der Delta-Sigma-Modulator 201 verwendet das verallgemeinerte Blockdiagramm der Fig. 3, wobei das Eingangssignal bei einem Addierer 301 mit dem Rückkopplungssignal kombiniert wird, an einen Integrator angelegt wird, daraufhin an einen Komparator 303 angelegt wird, und über eine Verzögerungseinrichtung (ein Register) 305 zu dem Addierer 301 rückgekoppelt wird und von dem Delta-Sigma-Modulator 201 ausgegeben wird.
Ein detailliertes Schaltbild des Delta-Sigma-Modulators 201, der bei dem bevorzugten Ausführungsbeispiel verwendet wird, ist in Fig. 4 gezeigt. Eine Analogerdungsreferenz AREF wird auf herkömmliche Weise von einem Spannungsteiler 401 erzeugt, der zwischen einer Analogversorgungsspannung, VDD, und Masse geschaltet ist, so daß die Spannung zwischen AREF und Masse bei dem bevorzugten Ausführungsbeispiel gleich VDD/2 ist. Das Ausgangssignal von dem Spannungsteiler 401 ist über einen Operationsverstärker 403, der auf herkömmliche Weise verbunden ist, mit Ausgangstreibertransistoren 405 und 407 gekoppelt. An das Gate des Transistors 407 ist eine Vorspannung angelegt, so daß bei dem bevorzugten Ausführungsbeispiel, wenn die Analogspannung VDD gleich 3,3 Volt ist, eine Analogerdungsreferenz, AREF, von 1,65 Volt entsteht.
Das Eingangssignal ist mit einer Struktur 411 eines herkömmlichen geschalteten Kondensators gekoppelt, die aus einem Kondensator C1 und vier Festkörperschaltern besteht, die bei dem bevorzugten Ausführungsbeispiel durch zwei nicht überlappende, verschobene Taktsignale bei 20 MHz, φ&sub1; und φ&sub2;, getrieben werden. Der Ausgang von der Filterstruktur mit geschaltetem Kondensator (Switched-Capacitor- Filterstruktur) ist mit dem invertierenden Eingang des Operationsverstärkers 413 zusammen mit einem Integrationskondensator C2 verbunden, der zwischen den invertierenden Eingang und Ausgang des Operationsverstärkers 413 geschaltet ist. Der Ausgang des Operationsverstärkers 413 ist mit dem nicht invertierenden Eingang eines Zwischenspeicherkomparators 415 verbunden und auf MREF bezogen. Das zwischengespeicherte Ergebnis des Vergleichs ist das digitale Ausgangssignal. Das digitale Ausgangssignal wird ebenfalls mittels eines 1-Bit-Digital/Analog-Wandlers, der aus einem Verstärker 417 besteht und mit dem φ&sub2;-Schenkel der Struktur 411 des geschalteten Kondensators verbunden ist, an den Eingang zurückgekoppelt.
Das Ausgangssignal von dem Delta-Sigma-Modulator 210 ist mit dem Pulsbreitenmodulator 205 gekoppelt, um die unkorrigierte Pulsbreite des an die Last ausgegebenen PWM-Signals und ein unkorrigiertes Maximalpulsversatzsignal zu definieren. Ein vereinfachtes Blockdiagramm des Pulsbreitenmodulators 205 ist in Fig. 5 gezeigt. Bei einem Pulszähler 501 akkumuliert der Pulsbreitenmodulator 205 die digitalen Pulse, die von der DSM-Schaltung 201 über eine PWM-Periode ausgegeben werden. Diese Sammlung von Pulsen bestimmt das effektive unkorrigierte Tastverhältnis des PWM- Signalverlaufs für die nächste Periode. Nachdem das Tastverhältnis der nächsten Periode durch den PWM-Pulsinverter 507 korrigiert und an die Leitung 502 angelegt ist, wird der Start des zugeordneten PWM-Pulses um eine pseudozufällig bestimmte Anzahl von Systemtaktzyklen, welche durch den Zufallszahlengenerator 503 bestimmt wird, verzögert. Die Pseudozufällige Anzahl ist so gewählt, daß die Wahrscheinlichkeitsverteilung des Versatzes gleichmäßig zwischen Null und der PWM-Periode minus der korrigierten Pulsbreite verteilt ist. Normalerweise ist der PWM-Ausgangspuls ein hoch verlaufender Puls, der bei dem Start des PWM beginnt (wie es durch den Signalverlauf 601 der Fig. 6 dargestellt ist) oder der durch einen Pseudozufallsversatz 605, der wie zuvor beschrieben erzeugt wird, verzögert ist. Wenn jedoch durch den PWM-Pulsinverter 507 bestimmt wird, daß das Tastverhältnis über 50% beträgt, und eine "1" an die Leitung 504 angelegt wird, wird das PWM-Ausgangssignal von dem Ausgangssignalverlaufgenerator 505 unter der Steuerung des Pulsinverters 507 transformiert. Diese Transformation behandelt das PWM-Ausgangssignal als ein Aktiv-Niedrig- Signal, und nicht als Aktiv-Hoch-Signal, und ermöglicht es dem Aktiv-Niedrig-Abschnitt, Puls 609, des Signalverlaufs (der die kürzeste Zeitdauer aufweist), in der Pulsperiode durch eine Pseudozufallsverzögerung 601 versetzt zu sein, wodurch eine breitere zeitliche Verteilung des PWM- Pulsversatzes für diesen bestimmten Puls erzeugt wird, als wenn der Puls nicht transformiert worden wäre.
Der Pulsbreitenmodulator 205 hält auch die Anzahl von Übergängen konstant, die während aufeinanderfolgender PWM- Ausgangssignalperioden erfolgen. Dies wird durch Verzögern von Pulsübergängen an der Grenze jeder PWM-Periode, wie durch Signalverlauf 613 dargestellt ist, durch Nullen der Versatzverzögerung des PWM-Ausgangspulses während einer PWM- Periode bewerkstelligt, für die die Transformation von einem Aktiv-Hoch-Pulsprotokoll zu einem Aktiv-Niedrig- Pulsprotokoll (oder umgekehrt) von der vorhergehenden Periode erfolgt. Wenn aufeinanderfolgende PWM-Perioden identische Pulsprotokolle verwenden (Aktiv-Hoch zu Aktiv-Hoch oder Aktiv-Niedrig zu Aktiv-Niedrig), wird dieses Nullen nicht aktiviert. Dies vermindert äußere Übergänge, wie den an Signalverlauf 609 an der Grenze zwischen Periode 1 und Periode 2.
Obwohl dies nicht aus der Fig. 5 hervorgeht, kann man erkennen, daß ein Register 713 und ein Exklusiv-ODER 709 (in Fig. 7A und 7B gezeigt) einen Übergang von Aktiv-Hoch- Pulsen zu Aktiv-Niedrig-Pulsen oder einen Übergang von Aktiv-Niedrig-Pulsen zu Aktiv-Hoch-Pulsen von einer PWM- Periode zur nächsten erfassen. Diese Erfassung deaktiviert das Register 723 über ein ODER-Gate 741, wodurch eine effektive Null als ein Ausgangssignal von dem Pseudozufallszahlengenerator 503 erzeugt wird, wodurch ein Pulsversatz von Null erzwungen wird. Ein aus dem Pulsinverter 507 ausgegebenes Signal 510 stellt den maximalen korrigierten Pulsversatz, der für den PWM-Ausgangspuls erhältlich ist, dar und ist an den Multiplizierer 513 angelegt. Der Multiplizierer 513 skaliert effektiv das korrigierte Maximalpulsversatzsignal 510 durch die Pseudozufallszahl, die durch den Pseudozufallszahlengenerator 503 erzeugt wird. Dieser Prozeß führt zu dem endgültigen randomisierten (mit einem Zittern beaufschlagten) PWM-Pulsversatz.
Ein Zeitdiagramm, das drei mögliche Variationen bei einem PWM-Ausgangssignal veranschaulicht, ist in Fig. 6 gezeigt. Zwei PWM-Perioden, Periode eins und Periode zwei, sind auf der Zeitachse der Fig. 6 gezeigt. Der Signalverlauf 601 ist ein herkömmliches PWM-Ausgangssignal, bei dem das Ausgangstastverhältnis für die erste Pulsperiode 20% beträgt und bei dem das PWM-Ausgangssignal während der zweiten PWM- Pulsperiode ein Tastverhältnis von 70% aufweist. Man beachte, daß das PWM-Ausgangssignal 601 mit einem Übergang an der Grenze jeder PWM-Periode gezeigt ist. Ein Merkmal der vorliegenden Erfindung ist bei dem PWM- Ausgangssignalverlauf 603 veranschaulicht, bei dem ein Zufallsversatz 605 bei dem Beginn des Aktiv-Hoch-Pulses 607 weg von der Grenze des Beginns der PWM-Periode 1 durch den Pseudozufallszahlengenerator 503 und den PWM- Ausgangssignalverlaufgenerator 505 eingebracht wurde. Der Puls 607 ist durch eine Zeit, die gleich einer Pseudozufallszahl von 50 Nanosekunden (20 MHz) Systemtaktpulsen bei dem bevorzugten Ausführungsbeispiel ist, von der Grenze des Beginns der PWM-Periode 1 weg verschoben. Desgleichen wird der Aktiv-Niedrig-Puls 609 während einer PWM-Periode 2 als ein diskreter Puls behandelt und durch einen Pseudozufallsversatz 611 willkürlich von der Pulsgrenze der PWM- Periode 2 weg verschoben. Der Zufallsversatz 611 wird erzeugt, wenn der Pulszähler 501 dem PWM-Ausgangssignalgenerator 505 eine (positive) Pulsbreite von mehr als 50% anzeigt. Das Ausgangssignal von dem Pulszähler 501 wird durch den PWM- Pulsinverter 507 invertiert (korrigiert), um als Pulsbreitendefinitionsparameter in den PWM- Ausgangssignalverlaufgenerator 505 eingegeben zu werden. Der Signalverlauf 613 der Fig. 6 veranschaulicht ein weiteres Merkmal der vorliegenden Erfindung. Der positive Puls 607 ist weiterhin durch den Zufallsversatz 605 von der PWM- Grenze der Periode 1 versetzt. Um die Anzahl von Übergängen in jeder Periode konstant zu halten, ist der Aktiv-Niedrig- Puls 609 nicht willkürlich in der PWM-Periode 2 plaziert, sondern wird zu der Pulsgrenze bewegt, bei der der Wert des Pulses 609 gleich dem Wert des vorhergehenden PWM- Ausgangssignals ist, und ist in Fig. 6 als negativer Puls 615 gezeigt. Wenn somit das PWM-Ausgangssignal während einer gegenwärtigen PWM-Periode ein Aktiv-Hoch-Pulsprotokoll nach einer unmittelbar vorhergehenden PWM-Periode verwendet, wobei ein PWM-Ausgangssignal ein Aktiv-Hoch-Protokoll verwendet, wird der Puls in der gegenwärtigen Periode durch einen Pseudozufallsversatz willkürlich von der Grenze der PWM-Periode versetzt. Wenn jedoch das PWM-Ausgangssignal der gegenwärtigen PWM-Periode unmittelbar nach einer PWM- Periode, die ein Aktiv-Hoch-Protokoll verwendet, ein Aktiv- Niedrig-Protokoll verwendet, ist der Aktiv-Niedrig-Puls an der PWM-Grenze mit demselben Signalwert ausgerichtet, wodurch die Anzahl von Übergängen für das System reduziert wird. Dieses Nullen des Versatzes tritt immer dann ein, wenn das Pulsprotokoll übergeht. Bei dem bevorzugten Ausführungsbeispiel wird dies durch Nullen des Wertes bewerkstelligt, der von dem Pseudozufallszahlengenerator 503 ausgegeben wird. Im einzelnen und unter Bezugnahme auf Fig. 7A und 7B wird das Ausgangssignal des Pseudozufallszahlengenerators 503 durch die Versatzdeaktivierungsfunktion genullt. Das Exklusiv-ODER 709 und Register 713 entwickeln ein Signal, das den Ausgang des Pseudozufallszahlengenerators 503 für die jeweiligen ablaufende PWM-Periode im wesentlichen zu Null setzt. Das ODER-Gate 741 koppelt ein Löschsignal, als ob die Zitteroperation für diese eine PWM-Periode deaktiviert würde, durch Erzwingen eines Phasenversatzes für diesen Puls. Die Pulse sind immer invertiert (d. h. das Pulsprotokoll ist aktiv-niedrig), wenn das Tastverhältnis größer als 50% ist, der Versatz wird jedoch nur dann auf Null eingestellt, wenn eine Pulsänderung von aktiv-hoch zu aktiv-niedrig oder eine Änderung von aktiv-niedrig zu aktivhoch vorliegt.
Fig. 7A und 7B veranschaulichen ein ausführliches Blockdiagramm des Pulsbreitenmodulators 205. Die von dem Delta- Sigma-Modulator 201 ausgegebenen Pulse werden in einen Pulszähler 501 eingegeben, der die Pulse zu einem 11-Bit- Wort zusammenfügt, das an einen 11-Bit-Bus ausgegeben werden soll, der auf das Eintreten des Endes der gegenwärtigen PWM-Periode hin durch ein Register 701 mit dem asynchronen Pulsinverter 507 gekoppelt wird. Der Pulsinverter 507 nimmt auch einen 11 Bit breiten MAX-Buseingang an, bei dem die vier höchstwertigen Bits durch Kurzschlußbrücken (wie sie durch ein Kurzschlußbrückenfeld 705 angezeigt sind) oder durch Schalter oder durch eine andere Einrichtung auf vorbestimmte Weise ausgewählt werden und der einen Addierer 702 verwendet, um den MAX-Bus um Eins zu inkrementieren, um ein nicht-Null-(tatsächlicher Zählwert)Eingangssignal an den Pulsinverter zu liefern. Der Pulsinverter 507 verwendet die zwei 11-Bit-Busse, um das Tastverhältnis und den maximalen Pulsversatz des nächsten PWM-Pulses zu bestimmen, und präsentiert das Tastverhältnis dem Tastverhältniszähler 707. Der Pulsinverter 507 präsentiert auch den maximalen Pulsversatz dem Multiplizierer 513 zum Zwecke eines pseudozufälligen Skalierens, wobei der skalierte Pulsversatz wiederum dem Verzögerungszähler 727 (mittels des Multiplexers 509) präsentiert wird und (zu dem geeigneten Zeitpunkt) geladen wird, um an die Leitung 735 ein Binärtastverhältnissignal auszugeben, das wiederum den Tastverhältniszähler 707 aktiviert. Um die Funktion eines Pulsprotokollinverters durchzuführen, gibt der Pulsinverter 507 mittels des Registers 713 auch ein Pulspolaritäts-(oder Pulsprotokoll-) Signal an Leitung 504 an das Exklusiv-ODER 709 (das als Aktiv-Hoch-/Aktiv-Niedrig-Pulsprotokolländerungsdetektor zusammen mit Register 713 fungiert) und an das Exklusiv-ODER 711 aus. Wenn der Zählwert des Taktzählers 717 an der Leitung 718 gleich dem 11-Bit-MAX-Bus ist, gilt die PWM- Periode als beendet, die Steuerlogik 715 gibt einen Puls aus, der das Ende der PWM-Periode an Leitung 720 anzeigt, und es folgt unmittelbar eine neue PWM-Pulsperiode. Kurz gesagt verfolgt der Tastverhältniszähler 707 das PWM- Tastverhältnis, und der Taktzähler 717 verfolgt die PWM- Periode.
Die Steuerlogikfunktion 715 ist bei dem bevorzugten Ausführungsbeispiel auf die Weise einer verteilten Logik implementiert und physisch in verschiedenen Bereichen der integrierten Schaltung angeordnet. Die Grundfunktion der Steuerlogik 715 besteht darin, Signale für die Pulsbreitenmodulationsschaltung von dem Taktzählerzählwert an Leitung 718, die durch den MAX-Bus etablierte PWM-Periode, und intern überwachte Taktzählwerte zu steuern, die bei "0" beginnen und sich über einen Gesamttaktzählwert fortsetzen, der gleich der an dem MAX-Bus eingestellten Anzahl ist. Wie für das bevorzugte Ausführungsbeispiel veranschaulicht ist, wird die Anzahl von Taktzählwerten in eine Mehrzahl von Komparatoren eingegeben, um Steuersignale für den Rest der Pulsbreitenmodulationsschaltung zu erzeugen. Bei dem ersten Taktzählwert (Taktzählwert "0") erzeugt die Steuerlogik 715 einen "ersten" binären Puls, der an die Leitung 719 angelegt wird, um den Erstsystemstaktzyklus der gegenwärtigen PWM-Periode zu unterscheiden. Der erste Puls wird mit dem "Löschen"-Eingang des Pulszählers 501, dem "Aktivierungs"- Eingang des Registers 701 und mit dem Multiplexer 722 zum Zwecke einer Versatzentfernung bei einer Pulsprotokolländerung gekoppelt. Die Steuerlogik 715 erzeugt auch ein binäres "Start"-Signal, das an Leitung 725 angelegt wird. Das Startsignal tritt bei dem bevorzugten Ausführungsbeispiel an dem fündundzwanzigsten Taktzählwert auf und zeigt an, daß das Multipliziererausgangssignal an dem nächsten Taktpuls zwischengespeichert wird. Das Startsignal wird mit dem Pseudozufallszahlengenerator 503 gekoppelt, der bei dem bevorzugten Ausführungsbeispiel ein herkömmlicher Linearrückkopplungsschieberegister-(LFSR - linear feedback shift register)Pseudozufallszahlengenerator ist, um die Erzeugung einer neuen Pseudozufallszahl auszulösen. Das Startsignal wird auch als ein "Laden"-Signal mit dem Tastverhältniszähler 707 und einem Verzögerungszähler 727 gekoppelt. Ein "zweiter" Puls, der bei dem Zählen des zweiten Taktzählwerts erzeugt wird, wird über eine Leitung 726 mit dem Aktivierungsanschluß des Registers 723 gekoppelt, um ein Weiterleiten einer erzeugten Pseudozufallszahl zu erlauben. Ein "dritter" Puls ist mit dem Multiplizierer 513 an Leitung 728 gekoppelt, um den Multiplizierer einzuschalten.
Der Verzögerungszähler 727 verfolgt allgemein die benötigte Versatzverzögerung für den PWM-Puls. Zusätzlich zu dem Startsignal gibt der Verzögerungszähler 727 den berechneten PWM-Versatz für den neuen PWM-Puls von dem Multiplexer 50ß ein. Der Zufallszahlengenerator 503 gibt ein 11-Bit-Wort (das durch das Register 723 gekoppelt ist, das durch den ersten Puls aktiviert ist und durch den Ausgang von dem Exklusiv-ODER-Gate 709 gelöscht wird, wenn sich das Pulsprotokoll ändert) zum Koppeln mit dem Multiplizierer 513 und dem Multiplexer 509 aus. Der Multiplizierer 513 nimmt ferner ein 11-Bit-Signal von dem Pulsinverter 507 an, das den maximal möglichen Versatz darstellt, zu dem ein Wert von "1" von Eins-Wert-Generator 745 bei dem Addierer 731 addiert wird, bevor es an den Multiplizierer 513 angelegt wird. Ein Merkmal der vorliegenden Erfindung besteht darin, daß die Addition von "1" sicherstellt, daß das letztendliche (verkürzte) Ausgangssignal des Multiplizierers eine gute, gerundete Darstellung der Pseudozufallszahl ist, die mit dem maximal möglichen Versatz multipliziert ist. Ein Übertragausgang ist mit dem Multiplexer 509 gekoppelt, um den Multiplexer 509 zu schalten, wenn der maximal mögliche Versatz die Gesamtbreite der PWM-Periode (alle "1"en) beträgt. In diesem Fall ist eine Multiplikation unnötig, und die Pseudozufallszahl wird als Ausgangssignal des Multiplizierers 521 verwendet.
Der Verzögerungszähler 727 gibt einen 11-Bit-Bus an einen Zählwertdetektor 733 aus, der an Leitung 735 ein binäres Ausgangssignal liefert, wenn der von dem Verzögerungszähler ausgegebene Zählwert gleich "0" ist. Dieses Ausgangssignal wird zu dem nicht invertierenden Eingang eines UND-Gates 737 gekoppelt.
Das Ausgangssignal von dem Tastverhältnis-Abwärtszähler 707 wird als 11-Bit-Bus an den Zählwertdetektor 738 ausgegeben, der ein Ausgangssignal von dem Tastverhältnis-Abwärtszähler 707, das gleich 0 ist, erfaßt. Nach diesem Ereignis wird ein binäres Signal an den invertierenden Eingang des UND- Gates 737 angelegt, das wiederum mit dem Exklusiv-ODER-Gate 701 gekoppelt ist, zum Koppeln als ein PWM-Signal über Register 739. Ein Nichtnull-Wert in dem Abwärtszähler 707 bewirkt, daß eine "1" von dem UND-Gate 737 (das als Komparator fungiert) ausgegeben wird. Dieses Signal wird durch den Ausgang des Detektors 733 "aktiviert", was zu einem nicht polarisierten PWM-Puls führt. Der Puls wird daraufhin durch das Exklusiv-ODER-Gate 711 und das Polaritäts-(Protokoll- )Signal von 713 polarisiert, um den endgültigen PWM-Puls zu erzeugen, der in Fig. 6 als PWM-Ausgangssignalverlauf 603 veranschaulicht ist. Zusätzliche Übergänge werden durch das Exklusiv-ODER-Gate 709 entfernt, wenn das Aktiv-Hoch- /Aktiv-Niedrig-Protokoll von einer PWM-Periode zu einer anderen springt, indem der PWM-Versatz deaktiviert wird und für diesen einen bestimmten PWM-Puls auf Null eingestellt wird, wie dies als PWM-Ausgangssignalverlauf 613 veranschaulicht ist. Bei dem bevorzugten Ausführungsbeispiel sind der Tastverhältniszähler 707 und der Verzögerungszähler 727 als herkömmliche 11-Bit-Abwärtszähler implementiert.
Der Multiplizierer 513 ist in Fig. 8 ausführlicher gezeigt. Dieser Multiplizierer ist ein typischer "Schiebe-Und- Addier"-Multiplizierer, bei dem das Eingangssignal von dem Pulsinverter als eine Ganzzahl betrachtet wird und das Eingangssignal von dem Pseudozufallsgenerator als ein Bruchteil im Bereich von [0,1] betrachtet wird. Die Verwendung von 11 der 22 Bits ist eine Rundungsfunktion. Das Eingangssignal A von dem Pseudozufallszahlengenerator 503 wird zunächst in einen Zwischenspeicher 801 eingegeben und als eine 11 Bit breite Zahl mit dem Multiplexer 803 gekoppelt. Das Ausgangssignal des Multiplexers 803, eine 11 Bit breite Zahl, wird durch den Ausgang durch den Zwischenspeicher 805 bestimmt, der eine 11 Bit breite Zahl von dem Pulszähler 507 als Eingangssignal empfängt. Das Ausgangssignal von dem Multiplexer 803 wird in den 22-Bit-Addierer 807 eingegeben, wo es zu einer 22 Bit breiten Zahl von der Hochschiebetranslation 809 addiert wird. Das 22-Bit-Ausgangssignal von dem Addierer 807 wird an das Register 811 angelegt und an den Multiplexer 509 als eine 11-Bit-Zahl (die höchstwertigen Bits des 22-Bit-Bus) ausgegeben.
Ein ausführliches Diagramm des Pulsinverters 507 ist in Fig. 9 gezeigt. Der Eingang des MAX-Signals wird durch Verschieben in den Teiler 901 durch zwei dividiert und an einen herkömmlichen 11-Bit-Komparator 903 angelegt, wo er mit der 11-Bit-Zahl von dem Pulszähler 501 verglichen wird, um zu bestimmen, ob das gegenwärtige PWM-Ausgangssignal ein Tastverhältnis von mehr als 50% aufweist. Wenn also die 11-Bit-Zahl von dem Pulszähler die Hälfte des MAX-Signals überschreitet, gibt der Komparator einen binären Puls aus, der anzeigt, daß eine Umkehr von einem Aktiv-Hoch- zu einem Aktiv-Niedrig-Protokoll erforderlich ist. Das Pulszählerausgangssignal wird ferner an den Multiplexer 905 und den Multiplexer 907 angelegt, die zwischen dem Pulszählersignal und dem Unterschied zwischen dem MAX-Signal und dem Pulszählersignal, wie es durch den 11-Bit-Addierer 909 erzeugt wird, wählen. Der Multiplexer 905 wählt somit zwischen der 11-Bit-Zahl des Pulszählers und dem Unterschied zwischen dem MAX-Signal und der Pulszählerzahl. Die Ausgangswerte von dem Pulsinverter werden als korrigierte Werte angesehen.
Wenn also ein Delta-Sigma-Modulator mit einem Pulsbreitenmodulator gekoppelt ist, liefert er eine Reduzierung bei der Erzeugung von harmonischem Rauschen, ohne das Erfordernis des Erzeugens eines Dreiecks- oder Sägezahnanalogsignals. Es wurde gezeigt, daß die Reduzierung der Spitzenenergie der Erzeugung von harmonischen Frequenzen im Vergleich zu der bei herkömmlichen Pulsbreitenmodulationstechniken etwa 10 dB beträgt.

Claims

1. Eine Steuerschaltung zum Steuern einer Leistung, die einer Last zugeführt ist, mit einer reduzierten Erzeugung von störender elektromagnetischer Energie, wobei die Steuerschaltung folgende Merkmale aufweist:

einen Delta-Sigma-Modulator (201), der ein erstes Signal annimmt und ein zweites Signal erzeugt, das das erste Signal mit einer Mehrzahl von digitalen Pulsen darstellt; und

einen Pulsbreitenmodulator (205), der mit dem Delta- Sigma-Modulator gekoppelt ist und das zweite Signal über eine erste Zeitperiode akkumuliert und unter Verwendung eines Aktiv-Hoch-Protokolls oder eines Aktiv- Niedrig-Protokolls ein drittes Signal erzeugt, das mit der Last gekoppelt ist und einen ersten Größenwert aufweist, wobei der erste Größenwert eine zweite Zeitperiode, die mit dem zweiten Signal in Beziehung steht, währt, wobei das dritte Signal eine dritte Zeitperiode umfaßt, die größer ist als die zweite Zeitperiode und jene einschließt, und wobei die dritte Zeitperiode gleich der ersten Zeitperiode ist, wobei der Pulsbreitenmodulator einen Verzögerungsgenerator (503) zum Erzeugen eines Zufallszeitverzögerungssignals umfaßt, um einen Beginn der zweiten Zeitperiode von einem Beginn der dritten Zeitperiode um eine Zeit, die gleich der Zeitverzögerung ist, zu verzögern, wodurch die Verzögerung immer dann auf Null eingestellt wird, wenn das Pulsprotokoll übergeht.

2. Eine Steuerschaltung gemäß Anspruch 1, bei der der Pulsbreitenmodulator ferner folgende Merkmale aufweist:

einen Pulszähler (501) zum Akkumulieren einer vorbestimmten Anzahl der Mehrzahl von digitalen Pulsen des zweiten Signals; und

einen Signalverlaufgenerator (505), der mit dem Pulszähler gekoppelt ist, zum Erzeugen des dritten Signals aus der akkumulierten vorbestimmten Anzahl von Pulsen des zweiten Signals.

3. Eine Steuerschaltung gemäß Anspruch 2, bei der der Pulsbreitenmodulator ferner einen Pulsbreitenindikator (507) zum Anzeigen, wann eine Sammlung von zweiten Signalpulsen die zweite Zeitperiode des dritten Signals erzeugt, die mehr als 50% der dritten Zeitperiode beträgt, und ferner eine Einrichtung zum Teilen durch Zwei (901) aufweist, die mit einem vierten Signal gekoppelt ist, das die dritte Zeitperiode darstellt, um ein halbiertes viertes Signal zu erzeugen; und einen Komparator (903), der mit der Einrichtung zum Teilen durch Zwei gekoppelt ist, um das halbierte vierte Signal anzunehmen, der mit dem Pulszähler gekoppelt ist, um das akkumulierte zweite Signal anzunehmen, und ein Zweizustandssignal ausgibt, das mit einem ersten Zustand darstellt, daß das akkumulierte zweite Signal größer ist als das halbierte vierte Signal, wodurch angezeigt wird, daß eine zweite Zeitperiode 50% der dritten Zeitperiode überschreitet, und das mit einem zweiten Zustand darstellt, daß das akkumulierte zweite Signal geringer ist als das halbierte vierte Signal, wodurch angezeigt wird, daß die zweite Zeitperiode 50% der dritten Zeitperiode nicht überschreitet.

4. Eine Steuerschaltung gemäß Anspruch 3, bei der der Pulsbreitenmodulator ferner folgende Merkmale aufweist:

einen Pulsprotokollinverter (507), der mit dem Pulsbreitenindikator gekoppelt ist, um das dritte Signal von einem Aktiv-Hoch-Erstgrößenwert-Protokoll zu einem Aktiv-Niedrig-Erstgrößenwert-Protokoll zu transformieren, und bei der der Pulsprotokollwandler ferner einen Addierer (909) aufweist, der mit dem Pulszähler gekoppelt ist, um das akkumulierte zweite Signal von einem vierten Signal zu subtrahieren, das die dritte Zeitperiode darstellt, wodurch ein Differenzsignal erzeugt wird; und

einen Multiplexer (905), der mit dem Pulszähler gekoppelt ist, um das akkumulierte zweite Signal zu empfangen, der mit dem Addierer gekoppelt ist, um das Differenzsignal zu empfangen, und der mit dem Pulsbreitenindikator gekoppelt ist, um eine Anzeige zu empfangen, wann die zweite Zeitperiode 50% der dritten Zeitperiode überschreitet, und der den Multiplexerausgang von dem akkumulierten zweiten Signal zu dem Differenzsignal auf ein Überschreiten von 50% hin schaltet.

5. Eine Steuerschaltung gemäß Anspruch 4, die ferner folgende Merkmale aufweist: eine Verzögerungsgeneratorsperrungseinrichtung (722), die mit dem Verzögerungsgenerator und dem Pulsprotokollinverter gekoppelt ist, um das Einstellen der Verzögerung auf Null durchzuführen, wenn die erste Zeitperiode ein Aktiv-Hoch-Erstgrößenwert-Protokoll aufweist und dieser unmittelbar eine folgende erste Periode folgt, die ein Aktiv-Niedrig-Erstgrößenwert- Protokoll aufweist, wodurch die Anzahl von Übergängen von dem ersten Größenwert zu einem zweiten Größenwert während der folgenden ersten Periode reduziert wird.

6. Eine Steuerschaltung gemäß Anspruch 4, bei der der Pulsbreitenmodulator ferner folgende Merkmale aufweist:

einen Addierer (731), der ein Busausgangssignal von dem Pulsprotokollinverter annimmt; und

einen Eins-Wert-Generator (745), der mit dem Addierer gekoppelt ist, um ein digitales Signal, das an dem Busausgang vorliegt, um einen Wert von Eins zum Runden des digitalen Signals zu erhöhen.

7. Ein Verfahren zum Steuern einer Leistung, die einer Last zugeführt wird, mit einer reduzierten Erzeugung von störender elektromagnetischer Energie, wobei das Verfahren folgende Schritte aufweist:

Annehmen eines ersten Signals, das in einen Delta- Sigma-Modulator eingegeben wird;

Erzeugen eines zweiten Signals, das das erste Signal mit einer Mehrzahl von digitalen Pulsen darstellt;

Akkumulieren des zweiten Signals über eine erste Zeitperiode;

Einstellen einer dritten Zeitperiode, die gleich der ersten Zeitperiode ist;

Erzeugen eines dritten Signals unter Verwendung eines Aktiv-Hoch-Protokolls oder eines Aktiv-Niedrig- Protokolls, wobei das dritte Signal mit der Last gekoppelt ist und einen ersten Größenwert aufweist, wobei der erste Größenwert eine zweite Zeitperiode, die mit dem zweiten Signal in Beziehung steht, währt, wobei das dritte Signal die dritte Zeitperiode umfaßt, die größer ist als die zweite Zeitperiode und diese einschließt; und

Erzeugen eines Zufallszeitverzögerungssignals, um einen Beginn der zweiten Zeitperiode von einem Beginn der dritten Zeitperiode um eine Zeit, die gleich der Zeitverzögerung ist, zu verzögern, wodurch die Verzögerung immer dann auf Null eingestellt wird, wenn das Pulsprotokoll übergeht.

8. Ein Verfahren gemäß dem Verfahren von Anspruch 7, das ferner folgende Schritte aufweist:

Akkumulieren einer vorbestimmten Anzahl der Mehrzahl von digitalen Pulsen des zweiten Signals;

Erzeugen des dritten Signals aus der akkumulierten vorbestimmten Anzahl Pulsen des zweiten Signals;

Anzeigen, wenn eine Sammlung von zweiten Signalpulsen die zweite Zeitperiode des dritten Signals erzeugt, die mehr als 50% der dritten Periode beträgt.

9. Ein Verfahren gemäß dem Verfahren von Anspruch 8, das ferner folgende Schritte aufweist:

Transformieren des dritten Signals von einem Aktiv- Hoch-Erstgrößenwert-Protokoll zu einem Aktiv-Niedrig- Erstgrößenwert-Protokoll;

Subtrahieren des akkumulierten zweiten Signals von einem vierten Signal, das die dritte Zeitperiode darstellt, wodurch ein Differenzsignal erzeugt wird;

Ausgeben des akkumulierten zweiten Signals;

Empfangen einer Anzeige, wenn die zweite Zeitperiode 50% der dritten Zeitperiode überschreitet;

Ausgeben des akkumulierten zweiten Signals an das Differenzsignal auf ein Überschreiten von 50% hin;

Ausführen des Einstellens des Zeitverzögerungssignals auf Null, wenn die erste Zeitperiode ein Aktiv-Hoch- Erstgrößenwert-Protokoll aufweist und dieser unmittelbar eine folgende erste Zeitperiode folgt, die ein Aktiv-Niedrig-Erstgrößenwert-Protokoll aufweist, wodurch die Anzahl von Übergängen von dem ersten Größenwert zu einem zweiten Größenwert während der folgenden ersten Periode reduziert wird.

10. Ein Verfahren gemäß dem Verfahren von Anspruch 9, das ferner folgende Schritte aufweist:

Annehmen eines Busausgangssignals von dem Pulsprotokollinverter; und

Addieren eines Wertes von Eins zu dem Bus, um ein digitales Signal zu erhöhen, das an dem Busausgang vorliegt, um das digitale Signal zu runden.