DE69735750T2 - Verfahren zur Herstellung von Leiterplatten - Google Patents
Verfahren zur Herstellung von Leiterplatten Download PDFInfo
- Publication number
- DE69735750T2 DE69735750T2 DE1997635750 DE69735750T DE69735750T2 DE 69735750 T2 DE69735750 T2 DE 69735750T2 DE 1997635750 DE1997635750 DE 1997635750 DE 69735750 T DE69735750 T DE 69735750T DE 69735750 T2 DE69735750 T2 DE 69735750T2
- Authority
- DE
- Germany
- Prior art keywords
- tracks
- plastic material
- copper foil
- printed circuit
- webs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structure Of Printed Boards (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
- Die vorliegende Patentanmeldung betrifft entsprechend ihrem Titel "EIN VERFAHREN ZUR HERSTELLUNG VON LEITERPLATTEN", dessen neuartige Aufbau-, Gestaltungs- und Konzeptionsmerkmale die Aufgabe, für die es bestimmt ist, mit einem Maximum an Sicherheit und Effizienz erfüllt. Noch genauer betrifft die Erfindung eine Änderung der Technik zur Herstellung von Leiterplatten, etwa solchen, die dazu bestimmt sind, in "Serviceboxen" integriert zu werden, wie beschrieben in dem Patent P9200325 desselben Inhabers. Die Erhöhung der Leistungen und folglich der Funktionen, die dem Benutzer eines Automobils geboten werden, hat eine kontinuierliche Verbesserung auf der Ebene der Qualität, der Kosten und der Größe dieser "Serviceboxen" zur Folge, da diese vergrößert werden müssen, wenn man die Idee verwirklichen will, in ihrem Innern die Quasi-Totalität der Leiterplatten zu zentralisieren, zusätzlich zu den ihnen zugedachten Funktionen. Das Raumproblem ist folglich sehr groß, denn obwohl die Fortschritte groß sind, wie spezifiziert in dem Patent P9501610 desselben Inhabers, ist es schwer, Schritt zu halten mit den Fortschritten bei den oben erwähnten Leistungen und Funktionen. So werden diese Leistungen und Funktionen, die noch vor wenigen Jahren für die Spitzenklasse reserviert waren, heute schon in Mittelklasse- und Nutzfahrzeugen angeboten. Die konventionellen Herstellungsverfahren von Leiterplatten verwenden im Wesentlichen einen dielektrischen Träger aus Epoxydharz und Glasfasern oder Ähnlichem, auf den eine Kupferfolie geklebt ist, deren Oberfläche mit einer säurefesten Substanz überzogen ist. Dieser Träger wird anschließend einem chemischen Angriff ausgesetzt, nachdem er vorher auf projizierte bzw. geplante Weise geschützt worden ist, so dass sich in den gewünschten Zonen eine Serie von Leiterbahnen ausbildet, in die man durch entsprechende Bearbeitung mit Bestückungsmaschinen Bauteile irgend eines Typs einsetzt, um schließlich in bestimmten Fällen eine Architektur zu erhalten, die auf der Faltung dieser Platten durch bekannte Methoden gemäß dem Patent P9200325 beruht und/oder dem Zuschneiden von Keilen bzw. Federn (clavettes), sowohl kurzen als auch langen.
- Der Grad der Perfektionierung dieser Leiterplatten beruht zweifellos für einige ihrer technischen Aspekte auf der Verwendung von immer dickeren Kupferfolien, damit ein kleinerer Raum größere oder gleiche Intensitäten aushält. So ist es möglich, auf einer selben Fläche, nämlich der der Leitplatte, eine größere Anzahl Elemente und folglich Funktionen zu integrieren, und dies alles, um – wie weiter oben erwähnt – das Volumen dieser "Servicebox" in einem reduzierten Raum unterbringen zu können. Die Herstellung der Leiterbahnen und schließlich die der Leiterbahnen-Zwischenräume beruht auf der konventionellen Technik, das heißt der des chemischen Angriffs, der Rillen erzeugt, gebildet durch nicht ganz vertikale Wände, die – wie in den beigefügten Zeichnungen zu sehen – geneigte Ebenen bilden, was über die Gesamtheit der Leiterbahnen der Leiterplatte eine Abnahme der leitfähigen Fläche von ungefähr 3 bis 4 % bedeutet, wobei dieser Prozentsatz dazu tendiert, sich in dem Maße zu erhöhen, wie die Dicke der Kupfers auf der Leiterplatte zunimmt, so wie spezifiziert in dem Patent Nr. 9501610 desselben Inhabers. Das Patent US-A 3.177.103 beschreibt ein Herstellungsverfahren von Leiterplatten, bei dem man die ungeschützten Teile einer Seite einer Kupferfolie einem chemischen Angriff unterzieht, um Leitbahnen und Zwischenräume herzustellen, und anschließend auf dem leitfähigen Substrat ein lammellenartiges Kunststoffmaterial mittels Druck und Wärme so anbringt, dass dieses Material die Leiterbahnen-Zwischenräume ausfüllt; dann unterzieht man die andere Seite der Kupferfolie einem chemischen Angriff, um die Leiterbahnen auszubilden. Außerdem wird in dem Patent US-A-3.138.503 die Herstellung einer doppelseitigen Leiterplatte beschrieben, wobei zwei einfache Leiterplatten mit ihren dielektrischen Seiten vereinigt werden. Das Endziel der vorliegenden Erfindung besteht darin, eine neue Form des Aufbaus dieser Leiterplatten einzuführen, die ermöglicht, sowohl die Verluste von 3 oder 4 % zu vermeiden, die sich bei der konventionellen Herstellung der Leiterplatten ergeben, als auch die Herstellung zu erleichtern, indem eine Serie von Operationen einer Einzeleinheit zusammengefasst werden, was ermöglicht, dass bestimmte Fabrikationsoperationen im Werk des Herstellers der Leiterplatten durchgeführt werden können, bei gleichzeitige Erhöhung der Herstellungsgeschwindigkeit, wobei die Techniken des nachträglichen chemischen Ätzens zur Herstellung der Leiterbahnen entfallen. Dadurch erhöht sich die spezifische Leistungsfähigkeit des Hauptherstellungsverfahrens, wobei in ökologischer Hinsicht negative Verfahren durch andere ersetzt werden, die der Umwelt nicht schaden. Der Zweck der Erfindung wird durch das in den Ansprüchen definierte Verfahren erreicht. Weitere Details und Merkmale der vorliegenden Patentanmeldung werden in der nachfolgenden Beschreibung dargestellt, die sich auf die beigefügten Figuren bezieht, in denen die erwähnten Details dargestellt sind. Diese Details entsprechen einem Beispiel und betreffen einen möglichen praktischen Realisierungsfall, wobei dieses Beispiel nicht auf die dargestellten Details begrenzt ist, sondern nur als keinesfalls einschränkende Illustration dient. Es folgt eine detaillierte Liste der diversen Elemente der vorliegenden Patentanmeldung: (
10 ) Kupferfolie, (11 ) Oberseite von (10 ), (12 ) Unterseite von (10 ), (13 ) Rillen oder Zwischenräume, (14 ) dielektrisches Substrat, (15 ) Leiterbahn, (16 ) konventionelles dielektrisches Substrat, (17 ) Kante, (18 ) Volumen, (19 ) unbedeckt bzw. freie Fläche. - Die Figur Nr. 1 ist ein detaillierter Querschnitt einer normalen Kupferfolie des für die Herstellung von Leiterplatten verwendeten Typs, bei der man unterscheidet zwischen einer Oberseite
11 und eine Unterseite12 unterscheidet Die2 ist die in der1 dargestellte Platte (10 ) während bzw. nach einem chemischen Fräsen – in einigen Publikationen auch chemisches Schneiden genannt – längs durch Pfeile markierten Linien oder Punkten zur Herstellung der Leiterbahnen-Zwischenräume oder Rillen13 in der Oberseite11 der Folie10 . - Die Figur Nr. 3 ist ein detaillierter Querschnitt, der eine Substanz
14 des Typs Kunststoff oder Ähnliches mit dielektrischen und temperaturbeständigen Eigenschaften zeigt, aufgebracht durch Spritzgießen nach Herstellung der Leiterbahnen11 und der Leiterbahnen-Zwischenräume13 nach2 , wobei dieses Material die Zwischenräume ausfüllt und eine Trägerbasis bildet. - Die Figur Nr. 4 zeigt einen detaillierten Querschnitt der Folie
10 , die umgedreht worden ist und einem chemischen Angriff, einem chemischen Fräsen oder Schneiden der Rillen13 ausgesetzt ist, die mit denen der Figur Nr. 2 übereinstimmen müssen, wobei die Leiterbahnen15 ebenso wie mit dem konventionellen Leiterplatten-Herstellungsverfahren ausgebildet werden. Die Figur Nr. 5 ist eine Ausführung, bei der zwei Ausführungen nach4 mittels Temperatur oder einem Klebstoff vereinigt worden sind. - Die Figur Nr. 6 ist eine Darstellung der Form der Rillen
13 nach dem Stand der Technik, hergestellt mit Hilfe von konventionellen chemischen Angriffen. - Die Figur Nr. 7 ist eine Vergrößerung der Figur Nr. 6 im Bereich einer Rille oder eines Zwischenraums
13 . In der6 sieht man eine auf für Leiterplatten10 konventionelle Weise auf einen dielektrischen Träger16 geklebte Kupferfolie, wobei diese Folie in den Zonen abgedeckt ist, wo kein chemischer Angriff erwünscht ist, so dass sich auf der Kupferfolie die entsprechenden Leiterbahnen15 und die Rillen13 ausbilden, deren Wände schräge Ebenen bilden, so dass der Abstand zwischen den Leiterbahnen im unteren Teil der Rille kleiner ist als im oberen Teil der Rille. - Die Konsequenz der Rillen
13 mit schrägen Wänden gemäß Figur Nr. 6 sieht man in der Figur Nr. 7, wo man den Volumenverlust18 der Leiterbahn15 sieht, wobei das Ganze auf dem Materialverlust beruht, der aus der einfachen Multiplikation der Höhe d des leitfähigen Materials mit der Breite c und der Länge der Leiterbahn15 resultiert. - Die Operationen zur Herstellung der Leiterplatten bestehen im Wesentlichen – wie nacheinander in den beigefügten Zeichnungen dargestellt – aus der Bereitstellung einer Kupferfolie
10 mit einer Oberseite11 und einer Unterseite12 , in der durch chemisches Schneiden oder Fräsen Rillen13 hergestellt werden, wie dargestellt in der Figur Nr. 2, die eine rein schematische und illustrative Realisierung darstellt. - Nach diesem chemischen Schneiden oder Fräsen folgt eine Spritzgießoperation einer Substanz oder eines Materials des Typs Kunststoff, das vollkommen dielektrisch ist und hohe Temperaturen aushält, denn in der Folge muss das Ganze die Temperatur einer Mikrowellenschweißung aushalten, ohne dass sich die herzustellende Leiterplatte verformt.
- Die Spritzgießoperation hat einen doppelten Zweck: erstens die Leiterplatte mit dem nötigen dielektrischen Träger zu versehen und zweitens die ausgebildeten Leiterbahnen-Zwischenräume wirksam zu schützen, wobei man sehen kann, dass die Wände der Rillen oder Zwischenräume
13 beinahe ganz vertikal sind. Außerdem verleiht man dem Ganzen (10 –14 ) eine gewisse mechanische Steifigkeit. - Es folgt dasselbe Verfahren für die Unterseite, wie dargestellt in der Figur Nr. 4, indem man wieder chemisch schneidet oder fräst, so dass sich Leiterbahnen
15 mit perfekt rechteckigem Querschnitt ausbilden und es keinen Verlust an Material oder Volumen18 – dargestellt in der Figur Nr. 7 – wie bei den konventionellen Verfahren mit ihren schrägen anstatt senkrechten Ebenen in den Zwischenräumen13 gibt. - Mit der durch dieses neue Verfahren ausgebildeten Leiterplatte können durch das Aufbringen eines Klebstoffs mit speziellen Eigenschaften auch doppelseitige Leiterplatten hergestellt werden, und es ist auch möglich, die einseitigen Leiterplatten mit Hilfe von Kurzkeil- oder Langkeil- bzw. Kurzfeder- oder Langfedertechniken (techniques de clavettes courtes ou de clavettes longues) zu schneiden, wie beschrieben in dem Patent P9200365.
- Vorstellbar sind Realisierungen, die den oben beschriebenen entsprechen und bei denen Folien aus ähnlich leitfähigen Materialien wie Kupfer sowie dielektrische Substanzen eines anderen Typs verwendet werden, dabei aber die oben genannten Charakteristika eingehalten werden: sie müssen die Temperatur aushalten und sich gut in der Form benutzen lassen, um Doppelleiterplatten zu bilden, wie dargestellt in der Figur Nr. 5.
- Außer den erwähnten Vorteilen dieses neuen Herstellungssystems von Leiterplatten kann man noch den einer besseren Isolation der Leiterbahnen-Zwischenräume
13 nennen, erzielt sowohl aufgrund der Leichtigkeit, mit der bei der Spritzgießoperation ein mehr oder weniger hoher Druck auf das gespritzte Material ausgeübt werden kann, als auch der Möglichkeit, die geeignetsten Eigenschaften wie etwa die Fluidität, die Dichte usw. auswählen zu können; zusätzlich wird der spätere Schutz der Leiterbahnen-Zwischenräume13 mit Hilfe eines Lacks beseitigt (éliminée à l'aide d'un vernis).
Claims (2)
- Verfahren zur Herstellung von Leiterbahnen, der Art, die auf Basis eines Substrats oder einer dielektrischer Schichte ausgebildet werden, auf der eine Kupferfolie (
10 ) aufgeklebt wird, wobei letztere selektiv mit einem Schutzfilm beschichtet ist, um auf der Außenseite eine Reihe von Bahnen (15 ) oder Zwischenbahnen (13 ) zu erhalten, wobei eine Operation für das Einfügen von elektrischen und/oder elektronischen Komponenten auf diesen Bahnen durchgeführt wird und dieses Verfahren folgende Operationen umfasst: – auf einer oberen Seite (11 ) der Kupferfolie (10 ) wird eine programmierte chemische Fräsoperation durchgeführt, wobei der Verlauf der Rillen oder Zwischenbahnen (13 ) in Abhängigkeit der Merkmale der Leiterbahn geführt wird; – es wird ein absolut nichtleitendes Kunststoffmaterial aufgebracht, um die Zwischenbahnen (13 ) auszufüllen; und – auf einer unteren Seite (12 ) der Kupferfolie (10 ) wird eine chemische Fräsoperation durchgeführt, um die Bahnen (15 ) endgültig auszubilden; dadurch gekennzeichnet, dass diese chemische Fräsoperationen an die Herstellung von Rillen oder Zwischenbahnen (13 ) mit einem einwandfrei rechteckigen Querschnitt angepasst werden und dadurch, dass das Aufbringen eines Kunststoffmaterials nach einem Spritzgießverfahren durchgeführt wird, in dem ein Kunststoffmaterial (14 ), das absolut nichtleitend und hochhitzebeständig ist, aufgespritzt wird, wie es in einem Wellenlötgerät hergestellt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die freien Seiten, die nicht mit Bahnen versehen sind, die aus einem Kunststoffmaterial (
14 ) bestehen, welche mit zwei einfachen Leiterbahnen versehen sind, die nach Anspruch 1 erhalten werden, miteinander verbunden werden, um eine doppelseitige Leiterplatte zu erhalten.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ES9700184A ES2125821B1 (es) | 1997-01-31 | 1997-01-31 | Un procedimiento de fabricacion de circuitos impresos. |
ES9700184 | 1997-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69735750D1 DE69735750D1 (de) | 2006-06-01 |
DE69735750T2 true DE69735750T2 (de) | 2007-05-10 |
Family
ID=8298051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997635750 Expired - Fee Related DE69735750T2 (de) | 1997-01-31 | 1997-10-09 | Verfahren zur Herstellung von Leiterplatten |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0857010B1 (de) |
JP (1) | JPH10224011A (de) |
CA (1) | CA2279340A1 (de) |
DE (1) | DE69735750T2 (de) |
ES (2) | ES2125821B1 (de) |
WO (1) | WO1998034444A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010015829A (ko) * | 1997-12-05 | 2001-02-26 | 리어 오토모티브 디어본 , 인코포레이티드. | 인쇄회로와 제조방법 |
DE69922271T2 (de) | 1999-12-31 | 2005-12-01 | Lear Automotive (EEDS) Spain, S.L., Valls | Leiterplattenherstellungsmethode |
ES2188381B1 (es) * | 2001-06-05 | 2004-12-16 | Lear Automotive (Eeds) Spain, S.L. | Procedimiento de fabricacion de placas de circuito impreso a partir de un polimero extrusionado. |
CN105282974B (zh) * | 2015-10-14 | 2018-05-11 | 深圳崇达多层线路板有限公司 | 一种阶梯式印制电路板的制作方法 |
CN109195340A (zh) * | 2018-09-18 | 2019-01-11 | 桑尼维尔新材料科技(南京)有限公司 | 一种制作金属化陶瓷基板超窄线宽、线距图形的方法 |
CN110098302A (zh) * | 2019-05-06 | 2019-08-06 | 华南理工大学 | 一种用于微型led器件的柔性聚酰亚胺衬底及其制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3085295A (en) * | 1957-04-30 | 1963-04-16 | Michael A Pizzino | Method of making inlaid circuits |
FR1260804A (fr) * | 1960-03-31 | 1961-05-12 | Electronique & Automatisme Sa | Procédé de réalisation de circuits imprimés |
GB971775A (en) * | 1961-07-17 | 1964-10-07 | Borg Warner | Electrical terminal board |
US3177103A (en) * | 1961-09-18 | 1965-04-06 | Sauders Associates Inc | Two pass etching for fabricating printed circuitry |
US3264152A (en) * | 1963-03-26 | 1966-08-02 | Tri Tech | Method for fabricating electrical circuit components |
DE1665944A1 (de) * | 1967-05-13 | 1971-04-08 | Siemens Ag | Verfahren zum Herstellen elektrischer Schaltkreise |
JPH02138793A (ja) * | 1988-11-18 | 1990-05-28 | Shinko Electric Ind Co Ltd | 回路基板の製造方法 |
ES2071540B1 (es) * | 1992-01-29 | 1996-02-01 | Mecanismos Aux Ind | Perfeccionamientos en los procesos de fabricacion de cajas de servicios y de sus partes. |
-
1997
- 1997-01-31 ES ES9700184A patent/ES2125821B1/es not_active Expired - Lifetime
- 1997-10-09 EP EP19970500169 patent/EP0857010B1/de not_active Expired - Lifetime
- 1997-10-09 DE DE1997635750 patent/DE69735750T2/de not_active Expired - Fee Related
- 1997-11-05 JP JP30293197A patent/JPH10224011A/ja active Pending
- 1997-12-05 ES ES9702533A patent/ES2143932B1/es not_active Expired - Lifetime
-
1998
- 1998-01-28 CA CA002279340A patent/CA2279340A1/en not_active Abandoned
- 1998-01-28 WO PCT/US1998/001067 patent/WO1998034444A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
ES2143932B1 (es) | 2000-12-01 |
CA2279340A1 (en) | 1998-08-06 |
WO1998034444A1 (en) | 1998-08-06 |
DE69735750D1 (de) | 2006-06-01 |
ES2125821A1 (es) | 1999-03-01 |
ES2125821B1 (es) | 1999-12-01 |
JPH10224011A (ja) | 1998-08-21 |
EP0857010A1 (de) | 1998-08-05 |
EP0857010B1 (de) | 2006-04-26 |
ES2143932A1 (es) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3123198C2 (de) | Trägerelemente für einen IC-Baustein | |
DE2212735C3 (de) | Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise | |
DE10323903B4 (de) | Verfahren zur Herstellung einer Mehrschicht-Schaltkreiskarte | |
DE4317125C2 (de) | Monolithische Mehrschicht-Chip-Induktivität | |
DE19615395A1 (de) | Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung | |
DE112006003543T5 (de) | Eingebettete Wellenleiter-Leiterplatten-Struktur | |
WO2014076233A1 (de) | Abwinkelbare und/oder abgewinkelte leiterplattenstruktur mit zumindest zwei leiterplattenabschnitten und verfahren zu deren herstellung | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE2333813B2 (de) | Ebene Magnetkopfanordnung mit mehreren flachen Magnetkopfstrukturen | |
DE69834065T2 (de) | Dielektrischer Wellenleiter | |
DE2119040A1 (de) | Mehrschichtiger Kondensator und Verfahren zur Einstellung des Kapazi tatswertes | |
DE3428811A1 (de) | Gedruckte schaltungsplatten | |
DE1640057C3 (de) | Hochfrequenz-Abschirmplatte | |
DE4020498A1 (de) | Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahren | |
DE69735750T2 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE112006003395T5 (de) | Leiterplatten-Wellenleiter | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
DE3129138A1 (de) | Magazin fuer elektrische bauteile | |
DE3445690C2 (de) | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung | |
EP0041679A2 (de) | Verfahren zur Herstellung von elektrischen Bauelementen, insbesondere Schichtkondensatoren | |
DE1765341B1 (de) | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung | |
DE3515549C2 (de) | ||
EP1710605A1 (de) | Optische Leiterplatte und Verfahren zu ihrer Herstellung | |
DE4232666C1 (de) | Verfahren zum Herstellen von Leiterplatten | |
DE4200396C1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |