DE69727071T2 - Kurzkanal-flaheeprom-speicheranordnung mit doppel-diffundierter source und verfahren zur herstellung - Google Patents

Kurzkanal-flaheeprom-speicheranordnung mit doppel-diffundierter source und verfahren zur herstellung Download PDF

Info

Publication number
DE69727071T2
DE69727071T2 DE69727071T DE69727071T DE69727071T2 DE 69727071 T2 DE69727071 T2 DE 69727071T2 DE 69727071 T DE69727071 T DE 69727071T DE 69727071 T DE69727071 T DE 69727071T DE 69727071 T2 DE69727071 T2 DE 69727071T2
Authority
DE
Germany
Prior art keywords
implant
transition
source
flash cell
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69727071T
Other languages
English (en)
Other versions
DE69727071D1 (de
Inventor
James Hsu
Jian Chen
Yuan Tang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69727071D1 publication Critical patent/DE69727071D1/de
Publication of DE69727071T2 publication Critical patent/DE69727071T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Speicherelemente und insbesondere ein Verfahren zum Ausbilden eines Doppeldiffusionsimplantatübergangs in einer FLASH EPROM-Vorrichtung.
  • HINTERGRUND DER ERFINDUNG
  • Ein typischer Speicherchip weist mehrere Speicherzellen auf. Eine spezielle Zelle weist einen Source-Übergang ("Übergang"), ein Drain und ein Gate auf. Der Bereich zwischen dem Übergang und dem Drain ist der Kanal. Zwischen mindestens einem Teil des Gates und des Kanal befindet sich ein Tunneloxid.
  • Bei einem herkömmlichen Verfahren zum Herstellen des Übergangs einer Zelle wird ein einziges Implantat, typischerweise Arsen, verwendet. Dieses Verfahren führt jedoch zu einem abrupten Übergang. Aufgrund des abrupten Übergangs ist das elektrische Feld an der Ecke des Gates während des Löschens außerordentlich stark. Dieses starke elektrische Feld bewirkt eine Band-zu-Band-Tunnelung von Elektronen von dem Valenzband zu dem Leitungsband des Siliziums, wodurch Löcher verbleiben, die zu zahlreichen Problemen führen.
  • Erstens erzeugen die Löcher einen großen Substratstrom. Zweitens können sich die Löcher aufgrund des nahe am Übergang befindlichen lateralen elektrischen Felds ebenfalls in Lateralrichtung bewegen. Diese Lateralbewegung kann das Interface beschädigen. Schließlich können die Löcher auch zu dem Gate wandern. Zu dem Gate wandernde Löcher können ein versehentliches Löschen der Zelle bewirken.
  • Zur Lösung der durch die Band-zu-Band-Tunnelung von Elektronen hervorgerufenen Probleme wird bei typischen Zellen ein Doppeldiffusionsimplantat implementiert. Dieses Doppeldiffusionsimplantat ermöglicht einen allmählichen Übergang. Dadurch wird die Band-zu-Band-Tunnelung reduziert. Das Implantat weist typischerweise Phosphor auf. Bei der herkömmlichen Halbleiterbearbeitung wird das Doppeldiffusionsimplantat vor dem Übergangsimplantat ausgeführt. Das Übergangsimplantat weist typischerweise Arsen ("As") auf. Da Phosphor nach einem Temperaturwechsel schneller diffundiert als As, ist der As-Übergang flach, während das Doppeldiffusionsimplantat tiefer ist. Das Doppeldiffusionsimplantat erstreckt sich auch weiter unter das Gate, wodurch die Kanallänge verkürzt wird. Ferner begrenzt die Diffusionsrate des Doppeldiffusionsimplantats den bei der Bearbeitung des Übergangs genutzten Temperaturwechsel.
  • In US-A-5 502 321 sind eine FLASH EPROM-Vorrichtung mit einem Doppeldiffusionsimplantat und ein Verfahren zum Herstellen derselben beschrieben.
  • Da eine hohe Dichte der Speicherzellen erwünscht ist, ist es erforderlich, die Speicherelemente kleiner auszuführen. Wenn die Zelle kleiner wird, beschränkt die verkürzte Kanallänge die Funktionsfähigkeit der Vorrichtung. Folglich gibt es hinsichtlich einer sehr kleinen Kanallänge oder einer hohen Dichte bei den Vorrichtungen widersprüchliche Beschränkungen. Ein allmählicher Übergang ist wünschenswert, um eine Band-zu-Band-Tunnelung zu reduzieren. Die effektive Kanallänge muss jedoch die Mindestgröße übersteigen, damit die Vorrichtung funktionieren kann.
  • Bei FLASH EPROM-Vorrichtungen besteht eine Möglichkeit zum Erhöhen der Dichte in der Anwendung einer Selbstjustier-Source-Ätztechnik ("SAS"). Ein Beispiel für diese Technik ist im US Pat. Nr. 5,120,671 mit dem Titel "PRO- CESS FOR SELF ALIGNING A SOURCE REGION WITH A FIELD OXIDE REGION AND A POLY-SILICON GATE" beschrieben. Durch die SAS-Technik kann jedoch das Tunneloxid beschädigt und der Bereich, in dem der Übergang ausgebildet ist, ausgehöhlt werden. Eine Beschreibung der Probleme mit der SAS-Technik und eines Verfahrens zum Behandeln dieser Probleme findet sich im US Pat. Nr. 5,470,773 mit dem Titel "METHOD PROTECTING A STACKED GATE EDGE IN A SEMICONDUCTOR DEVICE FROM SELF ALIGNED SOURCE (SAS) ETCH". Obwohl diese Patente SAS-Techniken behandeln, beschreibt keines davon, wie diese Techniken in Zusammenhang mit einer FLASH EPROM-Vorrichtung mit sehr kurzem Kanal angewendet werden können.
  • Entsprechend wird ein Verfahren zur Anwendung bei einer Zelle mit einem allmählichen Übergang benötigt, bei dem die effektive Kanallänge nicht wesentlich reduziert wird. Ferner ist es, da jeder Schritt bei der Halbleiterbearbeitung komplex ist, wünschenswert, eine solche Vorrichtung ohne eine beträchtliche Anzahl an zusätzlichen Verfahrensschritten herzustellen. Schließlich ist es hinsichtlich FLASH EPROM-Vorrichtungen vorteilhaft, wenn die SAS-Technik während des Bearbeitens der FLASH-Zellen mit sehr kurzem Kanal, die einen Doppeldiffusionsimplantatübergang aufweisen, angewandt wird. Die vorliegende Erfindung trägt diesem Bedarf Rechnung.
  • ZUSAMMENFASSENDER ÜBERBLICK ÜBER DIE ERFINDUNG
  • Es wird ein Verfahren zum Ausbilden einer Speicherzelle mit einem Doppeldiffusionsimplantatübergang offenbart. Das erfindungsgemäße Verfahren ist in Anspruch 1 definiert und umfasst die sequentiellen Schritte des Ausbildens eines Übergangsimplantats, des Ausbildens eines Abstandshalters und des Ausbildens eines Doppeldiffusionsimplantats. Da das Doppeldiffusionsimplantat nach dem Ausbilden des Abstandshalters ausgebildet wird, erstreckt sich das Doppelimplantat nach der Bearbeitung nicht bis unter das Gate einer Speicherzelle. Somit weist die Speicherzelle einen allmählichen Übergang auf, der die effektive Länge des Kanals nicht wesentlich verkürzt. Die Speicherzelle ist daher sogar funktionsfähig, wenn die Größe der Speicherzelle reduziert ist. Ferner kann der Temperaturwechsel des Doppeldiffusionsimplantats von dem des Übergangsimplantats abgekoppelt werden. Dabei wird die Verarbeitung nicht wesentlich verkompliziert. Folglich wird die Leistungsfähigkeit der Speicherzelle verbessert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1a zeigt eine schematische Darstellung einer typischen FLASH-Zelle;
  • 1b zeigt eine schematische Darstellung einer typischen FLASH-Zelle mit einem allmählichen Übergang, die unter Anwendung der SAS-Technik hergestellt worden ist;
  • 1c zeigt ein vereinfachtes Ablaufdiagramm eines typischen Prozesses zum Herstellen eines Speicherelements unter Anwendung der SAS-Technik;
  • 2a zeigt eine schematische Darstellung einer FLASH-Zelle, bei der der geschichtete Gate-Rand gegen Selbstjustier-Source-Ätzen geschützt ist;
  • 2b zeigt ein vereinfachtes Ablaufdiagramm eines Prozesses zum Herstellen einer FLASH-Zelle, bei der der geschichtete Gate-Rand gegen Selbstjustier-Source-Ätzen geschützt ist;
  • 3 zeigt ein vereinfachtes Ablaufdiagramm des Prozesses zum Ausbilden eines Speicherelements gemäß dem Verfahren;
  • 4 zeigt ein detailliertes Ablaufdiagramm des Prozesses zum Ausbilden des Speicherelements gemäß dem Verfahren;
  • 5a zeigt eine schematische Darstellung einer gemäß einer Ausführungsform des Verfahrens ausgebildeten FLASH-Zelle;
  • 5b zeigt eine schematische Darstellung einer gemäß einer zweiten Ausführungsform des Verfahrens ausgebildeten FLASH-Zelle;
  • 5c zeigt eine schematische Darstellung einer gemäß einer zweiten Ausführungsform des Verfahrens ausgebildeten FLASH-Zelle nach dem SAS-Ätzen und dem Entfernen der SAS-Maske.
  • BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Verbesserung binärer Speicherelemente. Die folgende Beschreibung soll es Fachleuten auf dem Sachgebiet ermöglichen, die Erfindung zu verwenden und wird im Rahmen einer Patentanmeldung und deren Erfordernisse vorgelegt. Verschiedene Modifikationen der bevorzugten Ausführungsform sind für Fachleute auf dem Sachgebiet offensichtlich, und die generischen Prinzipien sind auf andere Ausführungsformen anwendbar. Somit darf die vorliegende Erfindung nicht als Einschränkung auf die dargestellte Ausführungsform angesehen werden, sondern muss in Übereinstimmung mit den hier beschriebenen Prinzipien und Merkmalen im weitesten Umfang betrachtet werden. Obwohl die Ausführungsformen anhand von FLASH EPROM-Zellen und der Selbstjustier-Source- (SAS-) Technik beschrieben worden sind, ist die vorliegende Erfindung nicht auf diese Arten von Zellen oder auf die Anwendung nur bei dieser Bearbeitungstechnik beschränkt.
  • 1a zeigt eine schematische Darstellung einer typischen Speicherzelle 40. Die Speicherzelle 40 weist ein Steuer-Gate 42, ein Floating-Gate 44, einen Übergang 46, ein Drain 48 und einen Kanal 49 auf. Die Speicherzelle 40 ist mit einer SAS-Maske 45 dargestellt. Der Übergang ist abrupt, da er eine schnelle Veränderung der Dotiermittelkonzentration zwischen dem n+-dotierten Übergang 46 und dem Kanal 49 aufweist. Somit hat die Speicherzelle 40 Probleme hinsichtlich der Band-zu-Band-Tunnelung von Elektronen.
  • 1b zeigt eine schematische Darstellung einer typischen FLASH-Zelle 10 mit einem Doppeldiffusionsimplantatübergang, wobei ein herkömmlicher SAS-Prozess angewandt wird. Die FLASH-Zelle 10 weist ein Steuer-Gate 12, ein Floating-Gate 14, ein Tunneloxid 16, ein Übergangsimplantat 18, ein Doppeldiffusionsimplantat ("DDI") 20, ein Drain 22 und einen Kanal 24 auf. Die FLASH-Zelle 10 ist mit einer SAS-Maske 11 dargestellt. Da das DDI 20 vorgesehen ist, vollzieht sich der Übergang allmählich. Durch die Anwendung der SAS-Technik tritt jedoch eine Beschädigung, die generell unter 25 dargestellt ist, in dem Tunneloxid 16 und der Übergangsimplantatregion 18 auf.
  • 1c zeigt ein vereinfachtes Ablaufdiagramm der wichtigsten Schritte bei der Bearbeitung einer typischen FLASH-Zelle 10. Erstens wird das DDI in Schritt 30 ausgeführt. Nach dem DDI-Schritt 30 wird das Übergangsimplantat in Schritt 32 ausgeführt. Nach der Ausführung sowohl des DDI als auch des Übergangsimplantats wird die SAS-Technik in Schritt 34 durchgeführt.
  • 2a zeigt eine FLASH-Zelle 50, die gemäß der im US Pat. Nr. 5,470,773 beschriebenen Technik hergestellt worden ist. Bei dieser Technik wird die Beschädigung der FLASH-Zelle 50 während der Anwendung der SAS-Technik minimiert. Die FLASH-Zelle 50 weist ein Steuer-Gate 52, ein Floating-Gate 54, ein Tunneloxid 56, ein Drain 58, ein Übergangsimplantat 60, ein DDI 62, einen Abstandshalter 64 und einen Kanal 66 auf. Die FLASH-Zelle 50 ist mit einer SAS-Maske 68 gezeigt. Wegen des DDI 62 vollzieht sich der Übergang allmählich. Ferner ist die FLASH-Zelle 50 nicht durch die während der Bearbeitung angewandte SAS-Technik beschädigt worden.
  • 2b zeigt ein vereinfachtes Ablaufdiagramm des zum Ausbilden einer FLASH-Zelle 50 angewandten Prozesses. Erstens wird der DDI-Implantier-Schritt 70 durchgeführt. Das Übergangsimplantat wird dann in Schritt 72 ausgeführt. Als nächstes wird der Abstandshalter in Schritt 74 ausgebildet. Schließlich wird der SAS-Prozess in Schritt 70 angewandt. Da der Abstandshalterausbildungs-Schritt 74 vor dem SAS-Implantier-Schritt 76 durchgeführt wird, wird bei dem in 2b gezeigten Prozess die FLASH-Zelle 50 nicht in dem Tunneloxid 56 und dem Übergang 60 beschädigt.
  • Obwohl die in 1b und 2a gezeigten FLASH-Zellen die gewünschten Funktionen ausführen, erkennen Fachleute auf dem Sachgebiet, dass diese Zellen bei sehr kurzen Kanallängen oder hohen FLASH-Zellen-Dichten nicht funktionieren. Gemäß 1a ist der Übergang 46 zwar abrupt, der Kanal 49 ist jedoch nicht verkürzt worden. Gemäß 1b führt das DDI 20 zwar zu einem allmählichen Übergang, das DDI 20 hat jedoch die effektive Länge des Kanals 24 reduziert. Ähnlich ist auch der in 2a gezeigte Kanal 66 durch das DDI 62 verkürzt worden. Somit ermöglichen zwar die zum Herstellen der FLASH-Zellen 10 und 50 angewandten SAS-Techniken eine höhere Dichte, da die FLASH-Zellen kleiner werden, die Zellen sind jedoch nicht mehr funktionsfähig. Da das DDI-Dotiermittel vor dem Übergangsimplantat implantiert wird und typischerweise schneller diffundiert als das Übergangsimplantat, beschränkt die Diffusion des DDI-Dotiermittels ferner den Temperaturwechsel des Übergangs. Schließlich ist es wünschenswert, dass diese Probleme bei der Verarbeitung und bei einer FLASH-Zelle gelöst werden können, ohne dass die Bearbeitung der FLASH-Zelle signifikant verkompliziert wird.
  • Die vorliegende Erfindung betrifft eine Speicherzelle mit einem allmählichen Übergang. Das Verfahren wird anhand einer FLASH-Zelle beschrieben, die unter Anwendung einer SAS-Technik bearbeitet worden ist. Ferner wird das Verfahren anhand der Verwendung eines Arsen- ("As"-) Übergangsimplantats und eines Phosphor- ("P-) DDI beschrieben. Es ist für Fachleute auf dem Sachgebiet jedoch offensichtlich, dass das Verfahren und das System nicht auf diesen Zellentyp, diese Bearbeitungstechniken oder diese Dotiermittel beschränkt sind.
  • Die vorliegende Erfindung bietet die Vorteile des herkömmlichen DDI ohne die starke Reduzierung der effektiven Kanallänge. 3 zeigt ein vereinfachtes Ablaufdiagramm einer Ausführungsform des Verfahrens. Erstens wird in Schritt 200 der As-Übergang der Zelle ausgebildet. Nach der Ausbildung des As-Übergangs wird in Schritt 300 ein Abstandshalter an der Zelle platziert. Vor oder nach Beendigung der Ausbildung des Abstandshalters wird in Schritt 400 das DDI in der Zelle ausgeführt. Schließlich wird in Schritt 500 der SAS-Prozess an der Zelle durchgeführt. Bei dem Verfahren wird die Reihenfolge der Implantation der Übergangs- und DDI-Dotiermittel gegenüber den in 1c und 2b gezeigten herkömmlichen Verfahren umgekehrt.
  • 4 zeigt ein detaillierteres Ablaufdiagramm einer Ausführungsform des Prozesses gemäß dem Verfahren. Gemäß 3 erfolgt die Ausbildung 200 des Speicherzellenübergangs in Schritten 202208 des in 4 gezeigten Ablaufdiagramms. Erstens wird in Schritt 202 das Selbstjustier-Ätzen zum Ausbilden des Speicherzellenübergangs, der ein Kern-Source-/Drain-Implantat aufweist, durchgeführt. Der Vor-Implantatoxidations-Schritt ist in Schritt 204 gezeigt. Als nächstes erfolgt in Schritt 206 die Ausführung des Kern-Source-/Drain("Kern-S/D"-) Implantats einschließlich eines Source-Implantats nahe dem Kanal. Bei der bevorzugten Ausführungsform handelt es sich bei dem Kern-S/D-Implantat um As. Das Kern-S/D-Tempern erfolgt in Schritt 208. Somit werden das As-Übergangsimplantat und der Temperaturwechsel in den Schritten 202208 vor dem DDI ausgeführt.
  • Der Abstandshalter wird in Schritten 302304 aus 4 bereitgestellt. Erstens wird in Schritt 302 der Abstandshalter nahe dem Speicherzellenübergang aufgebracht. Bei einer Ausführungsform der Erfindung erfolgt in Schritt 304 ein Ätzen des Abstandshalters. Dieser Schritt ist optional. Ferner kann der Abstandshalterätz-Schritt 304 nach dem DDI-Implantier-Schritt 402 ausgeführt werden, wie nachstehend beschrieben. Bei einer Ausführungsform, bei der der Abstandshalterätz-Schritt 304 nach dem DDI-Implantier-Schritt 402 erfolgt, wird der Schritt 402 des Implantierens von DDI nahe dem Source-Implantat und dem Kanal vor Beendigung der Ausbildung des Abstandshalters ausgeführt.
  • Die SAS-Maske wird in Schritt 502 aufgebracht. Das DDI-Implantieren nahe dem Source-Implantat und dem Kanal erfolgt dann in Schritt 402. Bei der bevorzugten Ausführungsform handelt es sich bei dem DDI-Implantat um Phosphor. Als nächstes wird der SAS-Prozess in dem SAS-Ätz-Schritt 504 und dem SAS-Implantier-Schritt 506 fortgesetzt, wodurch das Source-Implantat ausgebildet wird. Es sei darauf hingewiesen, dass einige herkömmliche Schritte ausgelassen worden sein können.
  • Da das DDI-Implantieren, Schritt 402 aus 4, nach dem Ausbilden und Tempern des Übergangsimplantats, Schritt 202208 aus 4, durchgeführt wird, wird die Diffusion des Phosphors beim Tempern des Übergangs (As) nicht berücksichtigt. Da der SAS-Prozess nach dem Bereitstellen des Abstandshalters ausgeführt wird, wird der geschichtete Gate-Rand geschützt und führt der SAS-Prozess zum Ausbilden des Source-Implantats nicht zu einer Beschädigung bei der herkömmlichen SAS-Bearbeitung. Schließlich kann gesagt werden, dass keine zusätzlichen Schritte bei der Bearbeitung durchgeführt werden. Dies macht die Bearbeitung einfacher.
  • Zur genaueren Erläuterung des Verfahrens wird nun auf 5a und 5b verwiesen. 5a zeigt eine gemäß einer Ausführungsform des Verfahrens ausgebildete FLASH-Zelle 100. Die FLASH-Zelle 100 weist ein Steuer-Gate 102, ein Floating-Gate 104, ein Tunneloxid 106, einen Abstandshalter 108, ein Übergangsimplantat 110, ein DDI 112, ein Drain 114 und einen Kanal 116 auf. Die FLASH-Zelle 100 ist mit einer SAS-Maske 118 dargestellt. Bei der bevorzugten Ausführungsform handelt es sich bei den für das Übergangsimplantat 110 und DDI 112 verwendeten Dotiermitteln um As bzw. P. Da der Ab standshalter 108 vor dem DDI 112 ausgebildet wird, wird das DDI 112 während der Implantation durch den Abstandshalter 108 von dem Gate 104 versetzt. Das als Dotiermittel für das DDI 112 verwendete Phosphor diffundiert während des anschließenden Temperaturwechsels nicht unter das Gate 104. Somit ist selbst nach der Diffusion das DDI 112 von dem Gate 104 versetzt. Anders als bei herkömmlichen DDI-Speicherelementen ist die effektive Länge des Kanals 116 in der Zelle nicht wesentlich reduziert worden. Somit kann eine sehr kleine FLASH-Zelle 100 mit einem allmählichen Übergang bereitgestellt werden. Ferner kann, da das Ausbilden und Tempern des As-Übergangsimplantats vor dem Implantieren des DDI erfolgen, ein optimaler As-Übergang ohne Einschränkungen durch die Diffusion des Phosphors ausgebildet werden.
  • Eine weitere Ausführungsform einer gemäß dem Verfahren ausgebildete FLASH-Zelle 150 ist in 5b gezeigt. Die FLASH-Zelle 150 wird ausgebildet, wenn der Abstandshalterätz-Schritt 304 aus 4 weggelassen wird. Die FLASH-Zelle 150 weist ein Steuer-Gate 152, ein Floating-Gate 154, einen Abstandshalter 158, ein Übergangsimplantat 160, ein DDI 162, ein Drain 164 und einen Kanal 166 auf. Der Übergang 160 befindet sich nahe dem Kanal 166, und das DDI 162 befindet sich nahe dem Übergang 160 und dem Kanal 166. Die FLASH-Zelle 150 ist mit einer SAS-Maske 118 dargestellt. 5c zeigt eine FLASH-Zelle 150 nach der Beendigung des SAS-Ätzens und dem Entfernen der SAS-Maske 118.
  • Bei der bevorzugten Ausführungsform handelt es sich bei den für das Übergangsimplantat 160 und DDI 162 verwendeten Dotiermitteln um As bzw. P. Gemäß 5b wird, da der Abstandshalter 158 vor dem DDI 162 ausgebildet wird, das DDI 162 während der Implantation durch den Abstandshalter 158 von dem Gate 154 versetzt. Das als Dotiermittel für das DDI 162 verwendete Phosphor diffundiert während des anschließenden Temperaturwechsels der Zelle nicht unter das Gate 154. Somit ist selbst nach der Diffusion das DDI 162 von dem Gate 154 versetzt. Anders als bei herkömmlichen DDI-Speicherelementen ist die effektive Länge des Kanals 166 der Zelle nicht wesentlich reduziert worden. Folglich kann eine sehr kleine FLASH-Zelle mit einem allmählichen Übergang bereitgestellt werden. Wie bei der FLASH-Zelle 100 ist die Bearbeitung des As-Übergangs 160 von der des DDI 162 abgekoppelt.
  • 5c zeigt eine FLASH-Zelle 150 nach der Beendigung des SAS-Ätzens und dem Entfernen der SAS-Maske 118. Es sei darauf hingewiesen, dass der Abstandshalter 158 jetzt zwei Teile aufweist. Ein Teil des Abstandshalters befindet sich auf der gleichen Seite des Gates 154 wie der As-Übergang 160. Der andere Teil des Abstandshalters 158 befindet sich auf der gleichen Seite des Gates 154 wie das Drain 164.
  • Es ist ein Verfahren für eine Speicherzelle mit einem DDI-Übergang offenbart worden. Bei einer bevorzugte Ausführungsform des Verfahrens wird das DDI nach dem Ausführen des Übergangsimplantats, dem Tempern des Übergangs und dem Ausbilden des Abstandshalters ausgeführt. Somit sind das Ausführung des Übergangsimplantats und der Temperaturwechsel von denen des DDI abgekoppelt. Da der Abstandshalter vor dem DDI ausgebildet wird, ist das DDI von dem Gate versetzt. Folglich wird die effektive Kanallänge nicht reduziert. Das Verfahren bietet somit einen allmählichen Übergang in einer sehr kleinen Speicherzelle, wie z. B. einer FLASH-Zelle.
  • Obwohl die vorliegende Erfindung anhand der dargestellten Ausführungsformen beschrieben worden ist, ist es für Fachleute auf dem Sachgebiet offensichtlich, dass es Variationen in den Ausführungsformen geben kann und diese Variationen in den Umfang der vorliegenden Erfindung fallen. Entsprechend können zahlreiche Modifikationen von Fachleuten auf dem Sachgebiet durchgeführt werden, ohne dass dadurch vom Umfang der Erfindung, wie er in den beliegenden Patentansprüchen definiert ist, abgewichen wird.

Claims (9)

  1. Verfahren zum Ausbilden einer Speicherzelle auf einem Halbleitersubstrat, wobei die Zelle eine Übergangsimplantatregion (110, 112), eine durch einen eine effektive Länge aufweisenden Kanal (116) von der Übergangsimplantatregion beabstandete Drain-Region (114) und eine Gate-Struktur (102, 104) über dem Kanal aufweist, wobei der Kanal (116) durch eine Oxidschicht (106) von der darüber liegenden Gate-Struktur getrennt ist, wobei das Verfahren folgende sequentielle Schritte umfasst: a0) Ausbilden der Gate-Struktur (102, 104) auf dem Halbleitersubstrat; a) Implantieren eines ersten Dotiermittels in die Übergangsimplantatregion zum Bilden eines Übergangsimplantats (110, 160); b) Ausbilden eines Abstandshalters (108, 158) an der Seitenwand der Gate-Struktur, wobei der Abstandshalter einen Teil der Übergangsimplantatregion abdeckt; und c) Implantieren eines zweiten Dotiermittels, das die gleiche Leitfähigkeit aufweist wie das erste Dotiermittel, in die Übergangsimplantatregion zum Ausbilden eines Doppeldiffusionsimplantats (112), das sich tiefer in das Substrat erstreckt als die Übergangsimplantatregion, zum Ausbilden eines allmählichen Übergangs, wobei das Doppeldiffusionsimplantat durch den Abstandshalter relativ zu der Gate-Region versetzt ist, so dass die effektive Länge des Kanals nicht wesentlich reduziert wird.
  2. Verfahren nach Anspruch 1, bei dem Schritt a) zum Ausbilden des Übergangsimplantats ferner folgenden Schritt umfasst: a1) Tempern des Übergangsimplantats.
  3. Verfahren nach Anspruch 1 oder 2, bei dem Schritt b) zum Ausbilden des Abstandshalters folgende Schritte umfasst: b1) Aufbringen einer Abstandshalteschicht über der entstandenen Struktur; und b2) Ätzen der Abstandshalteschicht, so dass Abstandshalter nur an den Seitenwänden der Gate-Struktur verbleiben.
  4. Verfahren nach Anspruch 1 oder 2, bei dem Schritt b) das Aufbringen einer Abstandshalteschicht über der entstandenen Struktur umfasst und ferner ein Schritt d) vorgesehen ist, der auf Schritt c) folgt und bei dem die Abstandshalteschicht geätzt wird, so dass Abstandshalter nur an den Seitenwänden der Gate-Struktur verbleiben.
  5. Verfahren nach einem der Ansprüche 1–4, bei dem die Speicherzelle eine FLASH-Zelle ist und das Verfahren ferner folgenden Schritt umfasst: Durchführen eines Selbstjustier-Source-Prozesses an der Speicherzelle zum Ausbilden des Übergangsimplantats.
  6. Verfahren nach Anspruch 5, bei dem der Schritt des Durchführens eines Selbstjustier-Source-Prozesses das Durchführen eines Selbstjustier-Ätzens an der FLASH-Zelle zum Ausbilden eines Kern-Source-/Drain-Implants einschließlich eines Source-Implantats in der FLASH-Zelle umfasst.
  7. Verfahren nach Anspruch 6, ferner mit folgenden Schritten: a') Hervorrufen einer Vor-Implantatoxidation der FLASH-Zelle; b') Vorsehen einer Kern-Source/Drain-Maske und eines Kern-Source-/ Drain-Implantats für die FLASH-Zelle; c') Vorsehen einer selbstjustierten Source-Maske nahe dem Source-Implantat für die FLASH-Zelle; d') Durchführen eines Selbstjustier-Source-Ätzens an der FLASH-Zelle zum Ausbilden des Source-Implantats; und e') Vorsehen eines selbstjustierten Source-Implantats zum Ausbilden des Source-Implantats für die FLASH-Zelle.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Schritt a) zum Ausbilden des Übergangsimplantats ferner folgenden Schritt umfasst: a1) Bereitstellen von Arsen für das Übergangsimplantat.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Schritt c) zum Ausbilden eines Doppeldiffusionsimplantats ferner folgenden Schritt umfasst: c1) Bereitstellen von Phosphor für das Doppeldiffusionsimplantat.
DE69727071T 1996-06-04 1997-02-28 Kurzkanal-flaheeprom-speicheranordnung mit doppel-diffundierter source und verfahren zur herstellung Expired - Lifetime DE69727071T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US658038 1991-02-20
US08/658,038 US5854108A (en) 1996-06-04 1996-06-04 Method and system for providing a double diffuse implant junction in a flash device
PCT/US1997/003229 WO1997047047A1 (en) 1996-06-04 1997-02-28 Short channel flash eeprom device having a double diffused source and method of manufacturing the same

Publications (2)

Publication Number Publication Date
DE69727071D1 DE69727071D1 (de) 2004-02-05
DE69727071T2 true DE69727071T2 (de) 2004-09-16

Family

ID=24639661

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69727071T Expired - Lifetime DE69727071T2 (de) 1996-06-04 1997-02-28 Kurzkanal-flaheeprom-speicheranordnung mit doppel-diffundierter source und verfahren zur herstellung

Country Status (5)

Country Link
US (1) US5854108A (de)
EP (1) EP0934602B1 (de)
DE (1) DE69727071T2 (de)
TW (1) TW332907B (de)
WO (1) WO1997047047A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW355835B (en) * 1997-12-12 1999-04-11 United Microelectronics Corp Manufacturing method of flash memory
TW432719B (en) * 1997-12-24 2001-05-01 United Microelectronics Corp Flash memory structure with split gate and source-side injection and its manufacturing
US6303454B1 (en) * 1998-02-02 2001-10-16 Taiwan Semiconductor Manufacturing Company Process for a snap-back flash EEPROM cell
US6713346B2 (en) 1999-03-01 2004-03-30 Micron Technology, Inc. Methods of forming a line of flash memory cells
US6297098B1 (en) * 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
US6624022B1 (en) 2000-08-29 2003-09-23 Micron Technology, Inc. Method of forming FLASH memory
US6524914B1 (en) * 2000-10-30 2003-02-25 Advanced Micro Devices, Inc. Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory
US7732877B2 (en) * 2007-04-02 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Gated diode with non-planar source region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957877A (en) * 1988-11-21 1990-09-18 Intel Corporation Process for simultaneously fabricating EEPROM cell and flash EPROM cell
US5297082A (en) * 1992-11-12 1994-03-22 Micron Semiconductor, Inc. Shallow trench source eprom cell
JP3159850B2 (ja) * 1993-11-08 2001-04-23 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US5470773A (en) * 1994-04-25 1995-11-28 Advanced Micro Devices, Inc. Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch
US5482881A (en) * 1995-03-14 1996-01-09 Advanced Micro Devices, Inc. Method of making flash EEPROM memory with reduced column leakage current
US5656513A (en) * 1995-06-07 1997-08-12 Advanced Micro Devices, Inc. Nonvolatile memory cell formed using self aligned source implant
US5552331A (en) * 1995-07-11 1996-09-03 Advanced Micro Devices, Inc. Process for self-aligned source for high density memory

Also Published As

Publication number Publication date
TW332907B (en) 1998-06-01
EP0934602B1 (de) 2004-01-02
WO1997047047A1 (en) 1997-12-11
US5854108A (en) 1998-12-29
DE69727071D1 (de) 2004-02-05
EP0934602A1 (de) 1999-08-11

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE69032937T2 (de) Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE102004062862A1 (de) Transistor einer Halbleitervorrichtung und Verfahren zur Herstellung desselben
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19621753A1 (de) Verfahren zur Bildung eines Übergangs bei einer EEPROM Flashzelle
DE19642746B4 (de) Halbleitereinrichtung und ihr Herstellungsverfahren
DE69022865T2 (de) EPROM-Speicheranordnung mit Crosspoint-Konfiguration und Verfahren zu ihrer Herstellung.
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3139846C2 (de)
DE69526328T2 (de) Feldeffektanordnung
DE69727071T2 (de) Kurzkanal-flaheeprom-speicheranordnung mit doppel-diffundierter source und verfahren zur herstellung
DE3880890T2 (de) Programmierverfahren für ROM-Speicher unter Verwendung der MOS-Technologie mit dünnen Gateoxid und mit Übergängen.
DE69425797T2 (de) Verfahren zur herstellung eines nichtflüchtigen speicherbauteils mit zwei poly-schichten mittels einer dritten polysilizium-schicht
DE69227772T2 (de) Verfahren zur Herstellung von nichtflüchtigen Speichern und so hergestellte Speicher
DE102006007096A1 (de) MOSFET mit Kompensationsstruktur und Randabschluss
DE4335851C2 (de) Verfahren zum Herstellen eines MOS-Transistors mit LDD-Struktur
DE112015003603T5 (de) Split-Gate-Halbleitervorrichtung mit L-förmigem Gate
EP0931340B1 (de) Halbleiter-festwertspeicher und verfahren zu seiner herstellung
DE112004000254B4 (de) Verbessertes Funktionsverhalten in Flash-Speichereinrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SU, US