DE69625019T2

DE69625019T2 - Standby-Einrichtung für Zusatzdatendekoder in einem Fersehempfänger

Info

Publication number: DE69625019T2
Application number: DE69625019T
Authority: DE
Inventors: Juri Tults
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1995-09-26
Filing date: 1996-09-25
Publication date: 2003-10-09
Anticipated expiration: 2016-09-26
Also published as: JP3462354B2; US5900913A; EP0766467A3; CN1104138C; MY116564A; PL181550B1; ES2182934T3; SG43416A1; EP0766467B1; PL316274A1; CA2186052A1; EP0766467A2; CN1154038A; PT766467E; CA2186052C; MX9604366A; TW312885B; JPH09172622A; DE69625019D1; KR100454476B1

Description

Die vorliegende Erfindung betrifft Fernsehsignal- Verarbeitungssysteme, die eine Hilfs-Datensignal-Komponente dekodieren, z. B. Untertiteldaten, die in einem Fernsehsignal enthalten sein können.
Gemäß dem Fernseh-Dekodierer-Schaltungserlass von 1990 müssen alle in den USA verkauften Fernsehempfänger, deren Größe mehr als 13 Zoll beträgt, die Fähigkeit zum Dekodieren von Untertitel-(CC)-Informationen enthalten, die in einer Datensignal- Komponente von vielen Fernsehsignalen enthalten sind. Die CC- Datensignal-Komponente umfasst zwei Daten-Bytes während jedes Auftretens der Zeile 21 des Halbbildes 1 des Fernsehsignals. Ein CC-Dekodierer zieht die Daten aus der CC-Datensignal-Komponente heraus. Der Video-Verarbeitungsteil des Fernsehempfängers erzeugt ein Ausgangs-Videosignal, das sowohl Video-Programm- Informationen als auch Informationen enthält, die den Untertiteldaten entsprechen. Ein Teil eines angezeigten Bildes, das in Abhängigkeit von dem Ausgangs-Videosignal erzeugt wird, enthält den Untertiteldaten entsprechenden Text. Die Untertiteldaten können den Audio-Programmteil eines Fernsehprogramms enthalten, wobei in diesem Fall der angezeigte Text eine sichtbare Darstellung des Audio-Programms liefert.
Andere Arten von Daten können auch in einem Fernsehsignal in einer Form enthalten sein, die zur Dekodierung unter Verwendung eines Dekodierers geeignet sind, z. B. eines Dekodierers für Untertiteldaten. Z. B. können Daten von ausgedehnten Datendiensten (XDS), wie Tageszeit-Informationen, Programmtitel, usw. in Zeile 21 des Halbbildes 2 eines Fernsehsignals gemäß den 608- Vorschriften der Electronic Industry Association (EIA) enthalten sein. Auch Teletextdaten und Starsight®-Programmführungs-Daten können in verschiedenen horizontalen Zeilenintervallen während der vertikalen Austastung, z. B. in Zeile 16, enthalten sein. Der hier verwendete Begriff "Hilfsdaten" enthält jede Art von Datenkomponenten eines Fernsehsignals, die unter Verwendung eines Dekodierers, z. B. eines Untertitel-Dekodierers, herausgezogen werden können, einschließlich Untertitel-, XDS-, Teletext- und Starsight®-Daten. In gleicher Weise soll der hier verwendete Begriff "Hilfsdaten-Dekodierer" Dekodierer für verschiedene Arten von oben beschriebenen Hilfsdaten einschließen.
Ein Beispiel einer Anordnung zur Dekodierung von Hilfsdaten ist in EP-A-0 403 003 (Philips Electronic and Associated Industries Limited) offenbart. In EP-A-0 403 003 ist eine Vorrichtung offenbart, die eine CMOS-Schnittstelle für einen Datenerfassungs- und Steuer-(CIDAC)-IC enthält. Der CIDAC-IC dekodiert Hilfsdaten in Abhängigkeit von einem einzelnen Synchronsignal während zweier verschiedener Betriebsarten (SYNC-Betrieb und VAL-Betrieb).
Um Hilfsdaten genau zu dekodieren, muss ein Hilfsdaten- Dekodierer zeitlich so gesteuert werden, dass er während der Teile des horizontalen Anzeige-Intervalls arbeitet, das Hilfsdaten enthält, z. B. während der zweiten Hälfte von Zeile 21 des Halbbildes 1 für Untertiteldaten. Ein Fernsehempfänger erzeugt verschiedene Zeitsteuersignale, die anzeigen, wenn horizontale Anzeige-Intervalle auftreten. Z. B. werden abgetrennte Horizontal-Synchronsignale in Abhängigkeit von einer Synchronsignal- Komponente des Fernsehsignals erzeugt. Es werden auch Horizontal-Ablenksignale erzeugt, um Elektronenstrahl-Ablenkfunktionen einer Bildanzeigevorrichtung, z. B. einer Bildröhre, zu steuern.
Die Steuerung eines Hilfsdaten-Dekodierers mit einem Ablenksignal kann die Zuverlässigkeit der dekodierten Daten erhöhen. Dekodierer-Merkmale, z. B. Horizontal-Zeilen- und Verzögerungs- Zähler, die durch Impulse in einem Synchronsignal gesteuert werden, können in Abhängigkeit von Rauschimpulsen in dem Synchronsignal falsch zählen und bewirken, dass der Dekodierer nicht richtig arbeitet. Ein Synchronsignal, das von dem Fernsehsignal abgeleitet wird, kann Rauschimpulse enthalten, die einem Rauschen in dem Fernsehsignal entsprechen. Im Vergleich werden Ablenksignale unter Verwendung von phasenverkoppelten Schaltungen (PLL-Schaltungen) erzeugt, die stabile Impuls-Wellenformen mit gleichmäßiger Amplitude erzeugen, die weniger wahrscheinlich Rauscheffekte enthalten. Somit kann es erwünscht sein, einen Hilfsdaten-Dekodierer unter Verwendung von Ablenksignalen zu steuern.
Die vorliegende Erfindung besteht zum Teil in der Erkenntnis, dass es erwünscht sein kann, einen Untertitel-Dekodierer, der unter Verwendung eines Ablenksignals gesteuert wird, während einer Betriebsart zu betreiben, wenn Ablenksignale nicht verfügbar sind. Fernsehempfänger haben üblicherweise eine Normal- Betriebsart und eine Bereitschafts-Betriebsart. Während der Normal-Betriebsart werden alle Schaltungen einschließlich der Ablenkschaltungen mit Strom versorgt, und der Empfänger erzeugt alle Signale einschließlich der Ablenk- und Video- Ausgangssignale, die zur Erzeugung eines Bildes auf einer Anzeigevorrichtung benötigt werden. Während der Bereitschafts- Betriebsart ist der Empfänger abgeschaltet, wodurch die Anzeigevorrichtung unwirksam gemacht wird und Ablenksignale zur Steuerung der Anzeigevorrichtung nicht benötigt werden. Um den Stromverbrauch während der Bereitschafts-Betriebsart zu vermindern, können Ablenkschaltungen deaktiviert werden. Als Ergebnis sind Merkmale, die sich auf Ablenksignale stützen, wie die Hilfsdaten-Dekodierung, während der Bereitschafts-Betriebsart funktionsunfähig. Es kann jedoch erwünscht sein, während der Bereitschafts-Betriebsart Hilfsdaten zu empfangen und zu dekodieren. Z. B. können XDS- und Starsight®-Daten während des Bereitschafts- Betriebes empfangen, dekodiert und in einem Speicher gespeichert werden und während einer nachfolgenden normalen Betriebsart als Teil eines Programmführungs-Merkmals angezeigt werden. Da nur bestimmte Fernsehsignale XDS- und Starsight®-Daten enthalten, z. B. Signale von öffentlichen Rundfunksystem-(PHS)-Kanälen, kann es notwendig sein, einen besonderen Kanal abzustimmen, umd die Hilfsdaten zu empfangen. Das Abstimmen, Empfangen und Verarbeiten von Hilfsdaten während der Bereitschafts-Betriebsart vermeidet Störungen bei der Verwendung des Fernsehempfängers während des Normalbetriebes.
Außer der Erkennung des beschriebenen Problems besteht die Erfindung darin, das Problem zu lösen, indem ein System vorgesehen wird, das umfasst: erste Mittel zur Erzeugung eines ersten Zeitsteuersignals in Abhängigkeit von einer Synchronsignal- Komponente eines Videosignals; einen Dekodierer zum Dekodieren von in einer Datensignal-Komponente des Videosignals enthaltenen Daten in Abhängigkeit von dem ersten Zeitsteuersignal; zweite Mittel zur Ezeugung eines zweiten Zeitsteuersignals in Abhängigkeit von der Synchronsignal-Komponente des Videosignals; und Steuermittel, wobei der Dekodierer in der Datensignal-Komponente des Videosignals enthaltene Daten in Abhängigkeit von dem ersten Zeitsteuersignal während einer ersten Betriebsart des Systems und in Abhängigkeit von dem zweiten Zeitsteuersignal während einer zweiten Betriebsart des Systems dekodiert, und wobei die Steuermittel die ersten Mittel während der zweiten Betriebsart unwirksam machen, wodurch die Erzeugung des ersten Zeitsteuersignals durch die ersten Mittel während der zweiten Betriebsart verhindert wird.
Die Erfindung ist in den Ansprüchen 1 bis 8 definiert, und sie wird nachfolgend zum besseren Verständnis anhand der beigefügten Zeichnungen näher erläutert. In den Zeichnungen stellen dar:
Fig. 1 eine Ausführungsform eines Teils eines gemäß den Prinzipien der Erfindung aufgebauten Fernsehempfängers in Form eines Blockschaltbildes;
Fig. 2 eine Ausführungsform eines ersten Teils eines in dem Fernsehempfänger von Fig. 1 enthaltenen Hilfsdaten-Dekodierers in schematischer Darstellung;
Fig. 3 eine Ausführungsform eines zweiten Teils eines in dem Fernsehempfänger von Fig. 1 enhaltenen Hilfsdaten-Dekodierers in schematischer Form;
Fig. 4 ein Zeitsteuer-Diagramm, das die Arbeitsweise der in Fig. 3 dargestellten Ausführungsform veranschaulicht; und
Fig. 5 eine Abwandlung der in Fig. 1 dargestellten Ausführungsform in Form eines Blockschaltbildes.
Fig. 1 zeigt einen Teil eines Fernsehempfängers, der die Fähigkeit der Untertitel-Dekodierung besitzt. In Fig. 1 wird ein Signal HF IN von einer HF-Quelle, z. B. einer Antenne oder einem Kabel, dem Tuner 19 zur Abstimmung eines bestimmten Fernsehkanals zugeführt, um ein Signal ZF VIDEO zu erzeugen, das das Signal des abgestimmten Kanals bei ZF-Frequenzen darstellt. Das Signal ZF VTDEO wird einer integrierten Fernsehsignal- Verarbeitungsschaltung (IC) zugeführt, die in Fig. 1 mit 14 bezeichnet ist. Integrierte Schaltungen, wie der IC 14 sind auch als Fernseh-"One-Chip"- oder "Jungle-Chip"-IC's bekannt. Ein Beispiel eines IC, der für die Erzeugung der Funktionalität des IC 14 in Fig. 1 geeignet ist, ist der von Sanyo hergestellte LA7612-IC. In Fig. 1 ist auch ein IG 10 mit einer Mikro- Steuereinheit (pe) dargestellt, die Merkmale vorsieht wie eine zentrale Verarbeitungseinheit (CPU), RAM, ROM und On-Screen- Anzeige (OSD)-Verarbeitungsfähigkeit. Ein Beispiel einer uC- Vorrichtung, die die aufgelisteten Merkmale vorsieht, ist der ST9 Prozessor, der von SGS-Thomson, Inc., hergestellt wird. Wie nachfolgend noch beschrieben wird, besitzt der uC 10 auch die Fähigkeit, Hilfsdaten gemäß den Prinzipien der Erfindung zu dekodieren.
In Fig. 1 enthält der IC 14 einen ZF-Abschnitt 141, der die übliche ZF-Schaltung umfasst, um das Signal ZF VIDEO zu verarbeiten und ein Basisband-Videosignal VIDEO OUT am Ausgang des IC 14 zu erzeugen. Das Signal VIDEO OUT wird dem Video-Schalter 18 zugeführt, der von dem Signal VIDEO OUT und einem Hilfs- Basisband-Videosignal AUX VIDEO eines als Quelle für das Signal CC VIDEO auswählt. Das Signal AUX VIDEO kann beispielsweise durch einen Basisband-Videoausgang von einem zweiten Fernsehempfänger, z. B. einem VCR, geliefert werden. Das Signal CC VIDEO enthält Video-, Synchronisations- und Datensignal-Komponenten und wird dem IC 14 für die Video-Verarbeitung und dem IC 10 mit der Mikro-Steuereinheit (uC) zur Untertiteldaten-Verarbeitung zugeführt.
Das Signal CC VIDEO wird durch den Videosignal- Verarbeitungsabschnitt 142 im IC 14 verarbeitet, um Rot-, Grün- und Blau -Signale (R, G und B) zu erzeugen, die die Video- Informations-Komponente des Signals CC VIDEO darstellen. Die Einheit 142 enthält übliche Luma-Verarbeitungs-, Chroma- Verarbeitungs- und Matrizierungs-Funktionen. Die R-, G- und B- Ausgänge von der Einheit 142 werden dem RGB-Schalter 143 zugeführt, der entweder R-, G- und B-Signale von der Einheit 142 0- der Signale OSD RGB von dem On-Screen-Anzeigeprozessor (OSD) 104 im uC 10 auswählt, wenn die Quelle von R, G und B vom IC 14 RGB OUT ausgibt. Wie nachfolgend noch näher erläutert wird, stellen Signale OSD RGB vom OSD-Prozessor 104 grafische Informationen dar, z. B. Kanal-Nummer oder Tageszeit und Untertitel- Informationen, die in einem angezeigten Bild enthalten sein sollen. Der Schalter 143 wird durch ein Steuersignal (in Fig. 1 nicht dargestellt) gesteuert, das vom uC 10 erzeugt wird, so dass Signale OSD OUT die Quelle des Signals RGB OUT während Intervallen sind, wenn grafische Darstellungen oder Untertiteldaten in ein angezeigtes Bild einbezogen werden sollen. Signale RGB OUT werden einer Anzeigevorrichtung zugeführt, z. B. einer Bildröhre 15 in Fig. 1, um ein Bild zu erzeugen, das einen Teil hat, der die Video-Informations-Komponente des Signals CC VIDEO darstellt, und einen zweiten Teil, der grafische Darstellungen darstellt, und einen dritten Teil, der die Untertiteldaten- Signal-Komponente des Signals CC VIDEO darstellt.
Im IC 14 ist auch eine Klemmschaltung 144, eine Synchronsignal-Abtrennschaltung 145 und ein Ablenksignal-Generator 146 zur Verarbeitung des Signals CC VIDEO enthalten, um Ablenksignale HOUT und VOUT zu erzeugen. Die Signale HOUT und VOUT besitzen Impuls-Wellenformen mit niedriger Amplitude, die von der Ablenkeinheit weiter verarbeitet werden, um Rampensignale H und V mit hoher Amplitude zur Steuerung einer Ablenkfunktion der Anzeigevorrichtung 15 zu erzeugen. Die Klemmschaltung 144 klemmt eine Gleichstrom-Komponente des Signals CC VIDEO auf einen Pegel, z. B. den Austastpegel des Viodeosignals. Die Synchronsignal- Abtrennschaltung 145 erzeugt ein zusammengesetztes Synchronsignal durch Vergleich des geklemmten Videosignals mit einem Bezugspegel, der annähernd in der Mitte zwischen dem geklemmten Gleichstrompegel und der Spitzenamplitude von Synchronimpulsen in der Synchronsignal-Komponente des geklemmten Videosignals liegt. Geeignete Schaltungen zur Ausführung der Klemmschaltung 40 und der Synchronsignal-Abtrennschaltung 145 sind in Einzelheiten in der internationalen Patentanmeldung Nr. PCT/US93/07163 beschrieben (veröffentlicht am 31. März 1994 unter der internationalen Veröffentlichungs-Nummer WO 94/07334), angemeldet am 29. Juli 1993 im Namen von Jun Tults unter Benennung der Vereinigten Staaten. Die genannte internationale Patentanmeldung ist allgemein der vorliegenden Anmeldung zugeordnet. In der Synchronsignal-Abtrennschaltung 145 sind auch Horizontal- und Vertikal-Synchronsignal-Abtrennschaltungen enthalten, die Horizontal- und Vertikal-Synchronsignale HS bzw. VS in Abhängigkeit von dem beschriebenen zusammengesetzten Synchronsignal erzeugen.
Der Ablenksignal-Generator 146 enthält Schaltungen, die Impuls-Wellenformen HOUT und VOUT in Abhängigkeit von dem Horizontal- und Vertikal-Synchronsignal HS und VS von der Synchronsignal-Abtrennschaltung 145 erzeugen. Beispielsweise enthält die Einheit 146 eine phasenverkoppelte Schleife (PLL), die auf Horizontal-Synchtonimpulse im abgetrennten Synchronsignal HS anspricht, um eine stabile Impuls-Wellenform mit der Horizontal- Abtastrate im Signal HOUT zu erzeugen. Die Signale HOUT und VOUT werden der Ablenkeinheit 17 in Fig. 1 zugeführt, die Hochspannungs-Verstärker und Transformatoren zur Umwandlung der Impulssignale HOUT und VOUT mit verhältnismäßig niedriger Amplitude in Rampensignale H und V mit großer Amplitude, die die Ablenkfunktion der Bildröhre 15 steuern. Außerdem enthält die Ablenkeinheit 17 eine Schaltung zur Erzeugung von Rücklaufimpulsen, um Horizontal- und Vertikal-Rücklaufimpulse HPLS bzw. VPLS zu erzeugen. Zusätzlich zur Erzeugung der Ablenk-Steuerung werden die Rücklaufimpulse HPLS und VPLS dem uC 10 zugeführt und zur Steuerung der Untertitel-Dekodierung gemäß Aspekten der Erfindung verwendet, was nachfolgend erläutert wird. Die beschriebenen Merkmale der Ablenkeinheit 17 sind bekannt, beispielsweise aus dem CTC-176 Farbfernsehempfänger, der von Thomson Consumer Electronics, Inc., Indianapolis, Indiana, hergestellt wird.
In Fig. 1 sind auch Bereitschafts- und Betriebs- Stromversorgungen 131 bzw. 13 dargestellt. Die Bereitschafts- Stromversorgung 131 erzeugt eine Versorgungsspannung STBY sowohl während des Normalbetriebs des Systems (d. h. das System ist eingeschaltet und erzeugt ein Bild auf der Anzeigevorrichtung 15) als auch während eines Bereitschafts-Betriebs (d. h. das System ist abgeschaltet und zeigt kein Bild an). Die Betriebs- Stromversorgung 13 liefert eine Versorgungsspannung RUN nur während des Normal-Betriebs. Während des Bereitschafts-Betriebes ist das System mit dem Wechselstrom-Netz verbunden, aber die Versorgungsspannung RUN wird nicht erzeugt. Ob die Betriebsversorgung 13 die Spannung RUN erzeugt oder nicht, wird von dem Signal STANDBY vom uC 10 gesteuert. Beispielsweise zeigt eine logische 0 im Signal STANDBY Normal-Betrieb an und schließt einen Schalter in der Betriebs-Stromversorgung 13, wodurch bewirkt wird, dass die Versorgungsspannung RUN erzeugt wird. Das Signal STANDBY zeigt bei einer logischen 1 den Bereitschafts-Betrieb an, öffnet den Schalter in der Betriebs-Stromversorgung 13 und macht die Erzeugung der Spannung RUN unwirksam. Die Mikro- Steuereinheit 10 erzeugt das Signal STANDBY in Abhängigkeit von Strom-Einschalt/Ausschalt-Befehlen eines Benutzers. Beispielsweise aktiviert ein Benutzer eine Strom-Ein/Aus-Taste auf der Fernbedienung 12, um das System abzuschalten. Ein Infrarot- Signal (IR), das den Befehl darstellt, wird durch die Fernbedienung 12 erzeugt und von dem Infrarot-Empfänger 121 empfangen. Der IR-Empfänger 121 wandelt das IR-Signal in ein digitales Signal um, das von dem uC 10 verarbeitet wird, was dazu führt, dass das Signal STANDBY auf eine logische 1 gesetzt wird, wodurch die Erzeugung der Spannung RUN unwirksam gemacht wird.
Die Versorgungsspannung STBY wird den Funktionen in Fig. 1 zugeführt, die sowohl während des Normal-Betriebs als auch während des Bereitschafts-Betriebes arbeiten müssen. Beispielsweise muss der uC 10 bei beiden Betriebsarten arbeiten, um Steuersignale wie das Signal STANDBY zu erzeugen. Genauer gesagt muss eine Aktivierung des Benutzers von sowohl einer "Strom aus"-Taste auf der Fernbedienung 12 während des Normal-Betriebs als auch einer "Strom ein"-Taste während des Bereitschafts-Betriebes von dem uC 10 erkannt und verarbeitet werden, um den Zustand des Signals STANDBY zu steuern. Die Versorgungsspannung STBY wird auch dem Tuner 19, dem Video-Schalter 18 und dem One-Chip 14 zugeführt, weil das Signal CC VIDEO während des Bereitschafts- Betriebes erzeugt werden muss, so dass Hilfsdaten wie Starsight®-Daten empfangen und dekodiert werden können.
Die Versorgungsspannung RUN wird Funktionen zugeführt, die während des Bereitschafts-Betriebes nicht benötigt werden. Durch Wegnehmen des Stroms von bestimmten Schaltungen während des Bereitschafts-Betriebes kann der Stromverbrauch beträchtlich vermindert werden. Beispielsweise werden während des Bereitschafts- Betriebes die Signale V und H nicht benötigt, weil eine Anzeige nicht erzeugt wird. Daher empfängt die Ablenk-Einheit 17 die Versorgungsspannung RUN und wird während des Bereitschafts- Betriebes unwirksam gemacht. Das Unwirksammachen der Hochspannungsschaltungen, die die Signale H und V erzeugen, vermindert beträchtlich den Stromverbrauch, aber hierdurch wird verhindert, dass Signale, die von den Hochspannungssignalen abgeleitet werden, z. B. Rücklaufsignale HPLS und VPLS, erzeugt werden. Das Fehlen der Signale HPLS und VPLS während des Bereitschafts- Betriebes beeinflusst die Dekodierung von Hilfsdaten während des Bereitschafts-Betriebes und wird durch Aspekte der Erfindung angesprochen, die nachfolgend beschrieben werden. Außer dem Unwirksammachen der Ablenk-Einheit 17 während des Bereitschafts- Betriebes sind bestimmte Funktionen des IC 14, wie die Chroma- Verarbeitung, während des Bereitschafts-Betriebes unnötig. Diese Teile des IC 14 werden durch die Versorgungsspannung RUN mit Strom versorgt und während des Bereitschafts-Betriebes unwirksam gemacht.
Fig. 1 zeigt auch beispielsweise die in der Mikro- Steuereinheit 10 enthaltene Dekodierungsfähigkeit von Hilfsdaten. Genauer gesagt werden Untertiteldaten aus dem Signal CC VI- DEO durch Untertitel-Verarbeitungsmerkmale dekodiert, die die Klemmschaltung 105, einen Synchronsignal-Slicer 101, einen CC Daten-Slicer 103 und einen CC-Dekodierer 102 umfassen. Die Klemmschaltung 105 und der Synchronsignal-Slicer 101 sowie der Daten-Slicer 103 können unter Verwendung von Schaltungen ausgeführt werden, die in Einzelheiten in der oben erwähnten internationalen Patentanmeldung Nr. PCT/US93/07163 beschrieben sind.
Wie die Klemmschaltung 144 im IC 14 klemmt die Klemmschaltung 105 eine Gleichstrom-Komponente des Signals CC VIDEO auf einen gewünschten Pegel. Der Synchronsignal-Slicer 101 und der Daten- Slicer 103 enthalten entsprechende Komparatoren, die das geklemmte CC VIDEO-Signal mit Bezugspegeln vergleiche, die 50% der Synchronimpuls-Amplitude bzw. 50% der Hilfsdaten-Amplitude darstellen. Somit ist der Ausgang des Synchronsignal-Slicers 101 ein binäres Signal CSYNC, das zusammengesetzte Synchron- Informationen enthält, d. h. sowohl Horizontal- als auch Vertikal-Synchronimpulse. Die Zeitsteuer-Eigenschaften der Synchron- Impulse im Signal SCYNC werden mit enrsprechenden Eigenschaften der Synchronsignal-Komponente von CC VIDEO synchronisiert. Der Ausgang des Daten-Slicers 103 ist ein binäres Signal CCDATA, das der Hilfsdaten-Signal-Komponente des Signals CC VIDEO während des Hilfsdaten-Intervalls darstellt (z. B. der zweiten Hälfte der Zeile 21 des Halbbildes 1 für Untertiteldaten).
Wenn während des Normal-Betriebs eine Anzeige auf der Bildröhre 15 erzeugt wird, werden Hilfsdaten im Signal CCDATA, die in dem angezeigten Bild enthalten sein sollen, z. B. Untertiteldaten, durch den OSD-Prozessor 104 im uC 10 verarbeitet, um R-, G- und B-Signale OSD RGB zu erzeugen, die die Untertiteldaten darstellen. Genauer gesagt speichert ein im OSD-Prozessor 104 enthaltener ROM eine "Nachschlagetabelle", die die binären Werte im Signal CCDATA in binäre Codes übersetzt, die R-, G- und B- Farbsignal-Werte darstellen. Die binären Farbsignal-Werte werden in analoge Signale OSD RGB durch im uC 10 enthaltene Digital/Analog-Wandler (DAC) umgewandelt. Der RGB-Schalter 143 im IC 14 führt die Signale OSD RGB der Anzeige-Einheit 15 während Intervallen zu, wenn die Hilfsdaten angezeigt werden sollen.
Fig. 2 zeigt einen Teil des CC-Dekodierers 102 von Fig. 1 in größeren Einzelheiten. Die in Fig. 2 dargestellte Schaltung erzeugt Ausgangssignale 2_FH, 4_FH, 8_FH und 128_FH, die Taktimpulse mit jeweils der 2-, 4-, 8- und 128-fachen Horizontal- Abtastrate FH erzeugen, wobei FH etwa 15,75 kHz für NTSC-Systeme beträgt. Die Taktimpulse dienen zur Zeitsteuerung von verschiedenen Operationen des CC-Dekodierers. Beispielsweise zeigen Impulse im Signal 2_FH Halb-Zeilen-Intervalle an und können dazu verwendet werden, eine CC-Daten-Extraktion während der zweiten Hälfte der Zeile 21 wirksam zu machen. Eingangssignale in Fig. 2 enthalten ein Taktsignal CLK und drei Signale, die oben in Verbindung mit Fig. 1 beschrieben werden: zusammengesetztes abgetrenntes Synchronsignal CSYNC, Ablenksignal HPLS und Stromversorgungs-Steuersignal STANDBY. Das Signal CLK ist ein 4 MHz- Signal, das beispielsweise durch einen Kristall-Oszillator erzeugt werden kann, der das Haupt-Taktsignal für uC 10 erzeugt.
Wie in Fig. 2 dargestellt ist, werden Ausgangssignale 128_FH, 8_FH, 4_FH und 2_FH an den Ausgängen eines 8-Bit-Zählers 20 erzeugt. Der Zähler 20 ist ein Welligkeits-Zähler mit einem Umschalt-Eingang, der das Signal CLK empfängt. Der Ausgang des Zählers 20 mit der niedrigsten Wertigkeit, d. h. der Ausgang QA, ändert seinen Zustand in Abhängigkeit von jeder fallenden Flanke (Übergang von logischer 1 zu logischer 0) des Signals CLK. Im Ergebnis erzeugt der Ausgang QA Impulse mit der halben Frequenz des Signals CLK. Wenn die Frequenz des Signals CLK 4 MHz beträgt, besitzt das Signal 128_FH am Ausgang QA eine Frequenz, die etwa das 128-fache der Horizontal-Frequenz FH ist. Jeder Ausgang des Zählers 20 erzeugt ein Signal, das die halbe Frequenz des nächsten Ausgangssignals mit niedrigster Wertigkeit hat. Somit erzeugt der Ausgang QB ein Signal mit annähernd dem 64-fachen von FH, und der Ausgang des Zählers 20 mit der höchsten Wertigkeit, d. h. der Ausgang QH, erzeugt ein Signal mit einer Frequenz von annähernd gleich FH. Andere Signale mit der 2-, 4- und 8-fachen Horizontal-Frequenz, d. h. 2_FH, 4_FH und 8_FH werden an den Ausgängen QG, QF bzw. QE erzeugt, wie in Fig. 2 dargestellt.
Der Zähler 20 hat einen "Nullstell"-Eingang, der in Fig. 2 mit CLR bezeichnet ist und das Signal HSTART empfängt. Wie nachfolgend noch beschrieben wird, wird das Signal HSTART in Abhängigkeit von einem Horizontal-Synchronsignal erzeugt. Am Beginn jedes Horizontal-Zeilenintervalls weist das Signal HSTART einen logischen Wert 1 auf, der alle Ausgänge des Zählers 20 auf eine logische 0 zurückstellt. Somit beginnt der vom Zähler 20 während jedes Zeilenintervalls erzeugte Zählwert am Beginn jedes Zeilenintervalls mit 0.
Der 8-Bit-Zähler 20 kann durch Zusammenkoppeln zweier logischer Schaltungen für 4-Bit-Welligkeits-Zähler, wie die in dem IC vom Typ 74393 enthaltenen Schaltungen ausgeführt werden. Ein erster 4-Bit-Zähler erzeugt die 4 Bits des Zählwerts mit der niedrigsten Wertigkeit, d. h. die Ausgänge QD, QC, QB und QA des Zählers 20, und ein zweiter 4-Bit-Zähler erzeugt die 4 Zählwert- Bits mit der höchsten Wertigkeit, d. h. die Ausgänge QH, QG, QF und QE des Zählers 20. Der Ausgang mit der höchsten Wertigkeit des ersten Zählers wird dem Umschalt-Eingang des zweiten Zählers zugeführt.
Auch in Fig. 2 erzeugt ein Flip-Flop (DFF) 23 vom D-Typ das Signal CSFH am Ausgang Q von DFF 23. Das Signal CSFH am Ausgang Q des Flip-Flop 23 (DFF) vom D-Typ wird in Abhängigkeit vom Signal CSYNC am Takteingang von DFF 23 erzeugt. Dem D-Eingang von DFF 23 wird eine logische 1 (VCC) zugeführt. Als Ergebnis erzeugt jede ansteigende Flanke (logische 0 auf logische 1) im Signal CSYNC eine logische 1 im Signal CSFH. Ein Nullstell- Eingang von DFF 23, in Fig. 2 mit CLRN bezeichnet, empfängt ein Signal HEND, das durch Kombinieren der drei Ausgangssignale des Zählers 20 mit der höchsten Wertigkeit über ein NAND-Gatter 22 erzeugt wird. Das Signal CSFH wird auf eine logische 0 durch eine logische 0 gezwungen, die im Signal HEND während des letzten Achtels jedes horizontalen Zeilenintervalls auftritt (d. h. die letzten S us). Als Ergebnis treten Impulse im Signal CSFH mit der Frequenz FH auf und werden mit der Horizontal-Synchron- Komponente des Eingangs-Fernsehsignals synchronisiert. Außerdem weisen die Impulse ein Tastverhältnis von etwa 87,5% auf, d. h. das Signal CSFH ist während der ersten 56 us eines horizontalen Zeilenintervalls auf einer logischen 1 (VCC), und es ist auf einer logischen 0 (Masse) für die restlichen 8 us des Zeilenintervalis. Das Tastverhältnis stellt sicher, dass die Impuls- Wellenform des Signals CSFR nicht durch Halbzeilen-Impulse im Signal CSYNC beeinflusst wird, die während des Vertikal- Intervalls vorhanden sind, d. h. Entzerrungs- und Vertikal- Synchronimpulse.
Die Signale CSFR und HPLS werden entsprechenden Eingängen eines 2-zu-1-Multiplexers (2 : 1 MUX) 25 zugeführt. MUX 25 wirkt als Schalter für die Zuführung eine s der Signale CSFR und HPLS zum Ausgang Q von MUX 25 in Abhängigkeit vom Signal STANDBY am Wahleingang SEL von MUX 25. Wenn das Signal STANDBY auf einer logischen 1 ist, d. h. im Bereitschafts-Betrieb, wird das Signal CSFR dem Ausgang Q von MUX 25 zugeführt. Wenn das Signal STANDBY auf einer logischen 0 ist, d. h. bei Normal-Betrieb, wird das Signal HPLS dem Ausgang Q zugeführt. Somit ist das Signal MXFH am Ausgang Q vom MUX 25 ein Impulssignal mit der Frequenz FH, das mit dem Ablenksignal HPLS während des Normal-Betriebs und mit der Synchronisations-Komponente des Eingangs-Fernsehsignals während des Bereitschafts-Betriebes synchronisiert wird.
Der Ausgang von MUX 25 steuert die Erzeugung des Signals HSTART über eine Schaltung, die DFF 26, DFF 27, ein NOR-Gatter 28 mit zwei Eingängen und einen Inverter 29 umfasst. Das Signal HSTART wird dem CLR-Eingang des Zählers 20 zugeführt und "löscht" daher den Zähler 20 oder stellt diesen zurück, wenn er sich auf einer logischen 1 befindet. DFF 26 tastet das Signal MXFH während positiver Übergänge des Signals CLK ab, um ein Signal DMXFH am Q-Ausgang von DFF 26 zu erzeugen. Zusätzlich synchronisiert DFF 26 die Signale DMXFH und HSTART mit dem Signal CLK. Zunächst ist das Signal DMXFH auf einer logischen 0 und bewirkt, dass der Q-Ausgang von DFF 27 eine logische 0 und der Ausgang des Inverters 29 eine logische 1 ist. Das Signal HSTART am Ausgang des NOR-Gatters 28 ist auf einer logischen 0 in Abhängigkeit von der logischen 1 am Ausgang des Inverters 29, wodurch der Zähler 20 wirksam gemacht wird. Die nächste ansteigende Flanke des Signals CLK nach MXFH geht auf eine logische 1, d. h. dem Beginn eines horizontalen Zeilenintervalls, bewirkt eine Änderung des Signals DMXFH auf eine logische 1, und dass der Ausgang des Inverters 29 eine logische 0 wird. Da sowohl der Q- Ausgang von DFF 27 als auch der Ausgang des Inverters 29 auf einer logischen O sind, wird das Signal HSTART über das NOR-Gatter 28 zu einer logischen 1 und stellt den Zähler 20 zurück. Die nächste ansteigende Flanke des Signals CLK taktet den logischen Wert 1 im Signal DMXFH durch zu dem Q-Ausgang von DFF 27, wodurch bewirkt wird, dass das Signal HSTART eine logische 0 wird und den Zähler 20 wirksam macht. Somit weist das Signal HSTART positive Impulse auf, die eine Breite haben, die gleich einer Periode des Signals CLK ist, wodurch der Zähler 20 am Beginn jedes horizontalen Zeilenintervalls zurückgestellt wird. Die kurze Dauer des Impulses im Signal HSTART gewährleistet, dass der Zählwert im Zähler 20 sich von 00 hex auf 01 hex in Abhängigkeit von der nächsten ansteigenden Flanke des Signals CLK ändert.
Somit synchronisiert das Signal HSTART die Erzeugung der CC- Dekodierer-Steuersignale durch den Zähler 20 bei dem Beginn eines horizontalen Zeilenintervalls, was durch das Signal MXFH angezeigt wird. Da das Signal MXFH in Abhängigkeit von dem Signal HPLS oder das Signal CSYNC in Abhängigkeit von der Betriebsart des Systems erzeugt wird, wird die Erzeugung der CC-Dekodierer- Steuersignale in Abhängigkeit von dem Ablenksignal HPLS während des Normal-Betriebs und in Abhängigkeit von dem abgetrennten Synchronsignal CSYNC während des Bereitschafts-Betriebes wie gewünscht gesteuert.
Zusätzlich zu der Lokalisierung des CC-Datenintervalls innerhalb einer besonderen Zeile unter Verwendung der Ausführungsform von Fig. 2 ist es auch notwendig, die bestimmte Zeile, die das CC-Datenintervall enthält, zu lokalisieren, z. B. die Zeile 21 des Halbbildes 1 zu lokalisieren. Eine Lösung ist die Verwendung eines Vertikal-Synchronsignals, das den Beginn eines Halbbild-Intervalls anzeigt, um einen Zähler zu initialisieren und horizontale Zeilenintervalle nach einem vertikalen Synchronsignal in Abhängigkeit von einem horizontalen Synchronsignal zu zählen. Der Zeilen-Zählwert wird überwacht, um zu bestimmen, wenn das gewünschte Zeilenintervall auftritt. Da Ablenkschaltungen zuverlässige Wellenformen erzeugen, wie oben erwähnt, könnte ein Vertikal-Ablenksignal VPLS dazu verwendet werden, einen Zeilenzähler auszulösen. Wie oben jedoch erwähnt wurde, kann es notwendig sein, einen CC-Dekodierer einschließlich eines Zeilenzählers während des Bereitschafts-Betriebes zu betreiben, wenn keine Ablenksignale erzeugt werden. Fig. 3 zeigt eine Ausführungsform eines horizontalen Zeilenzählers, der in Abhängigkeit von einem Vertikal-Ablenksignal während des Normal-Betriebs und in Abhängigkeit von einem Vertikal-Synchronsignal arbeitet, das von dem Fernsehsignal während des Bereitschafts-Betriebes abgeleitet wird.
In Fig. 3 sind die Eingangssignale RESET und LC [5..0] Steuersignale, die von der CPU des uC 10 in Fig. 1 erzeugt werden. Wenn das Signal RESET auf einer logischen 1 ist, werden die Flip-Flops (DFF) 352, 354 unf 334 vom D-Typ auf eine logische 0 zurückgestellt. Das Signal RESET ist aktiv (auflogischer 1) üblicherweise am Beginn des Betriebs der Schaltung, z. B. wenn zuerst Strom zugeführt wird (der Fernsehempfänger an den Netz- Wechselstrom angeschlossen wird). Das Signal LC [5..0] ist ein binärer 6-Bit-Wert (Bit höchster Wertigkeit LC[5] bis Bit niedrigster Wertigkeit LC [0]), der bestimmt, welches horizontale Zeilenintervall festgestellt werden soll. Wie nachfolgend noch näher erläutert wird, stellt der Wert von LC[5..0] einen Zählwert von Halbzeilen-Intervallen dar, der mit dem Ausgang eines Horizontal-Zeilenzählers verglichen wird, um den Beginn des gewünschten horizontalen Zeilenintervalls anzuzeigen. Die CPU kann den Wert von LC[5..0] unter Software-Steuerung ändern, um die horizontale Zeile zu ändern, die festgestellt wird. Eine Modifizierung von LC[5..0] erlaubt dem CC-Dekodierer verschiedene Arten von CC-Daten zu dekodieren, die in verschiedenen horizontalen Zeilenintervallen auftreten.
Für das in Fig. 3 dargestellte Ausführungsbeispiel ist die Beziehung zwischen dem Wert von LC [5..0] und der besonderen von dem System identifizierten Zeile: LC[5..0] = N·2 - 9, worin N die in einem NTSC-Signal zu identifizierende Zeile ist. N wird mit 2 multipliziert, weil Halbzeilen-Intervalle gezählt werden wie nachfolgend erläutert wird. Aus Zeitsteuergründen, die ebenfalls nachfolgend erläutert werden, beginnt das Zählen von Halbzeilen- Intervallen in Abhängigkeit von der Feststellung des ersten breiten Vertikal-Impulses in dem Eingangs-Synchronsignal. 9 wird von N·2 subtrahiert, um den Halbzeilen-Zählwert für die Position in Halbzeilen-Intervallen von dem ersten breiten Vertikal- Synchronimpuls in NTSC-Signalen zu korrigieren. Die beschriebene Beziehung zwischen LC[5 : 0] und N lässt sich besser in Verbindung mit. Fig. 4 verstehen, die ein Zeitsteuer-Diagramm für bestimmte Signale in Fig. 3 zeigt. Wie Fig. 4 zeigt, beginnt der erste breite Vertikal-Impuls im Halbbild 1 am Beginn von Zeile 4, d. h. dem Beginn des siebten Halbzeilen-Intervalls im Halbbild 1. 9 wird lieber als 7 subtrahiert, weil die Zeitsteuerung der Operation bei dem Ausführungsbeispiel von Fig. 3 ein zusätzliches Zeilenintervall beinhaltet, was aus der folgenden Beschreibung ersichtlich wird. In der folgenden Beschreibung werden beispielsweise Werte für N und LC[5..0] von 12 bzw. 15 verwendet. Somit wird die Zeile 12 festgestellt, wenn der Halbzeilen- Zählwert 15 ist. Verschiedene Werte können für N und L verwendet werden, um andere horizontale Zeilen festzustellen. Beispielsweise würden für N und L 21 bzw. 23 verwendet, um die Zeile 21 für die Dekodierung von Untertiteldaten festzustellen.
Eingangssignale 2_FH, 128_FH, CSYNC und STANDBY in Fig. 3 entsprechen den Signalen in Fig. 2, die dieselben Namen haben. Das Signal VPLS in Fig. 3 entspricht dem Signal gleichen Namens in Fig. 1. 2-zu-1-MUX 300 in Fig. 3 bestimmt, ob eine Horizontal-Zeilen-Feststellung in Abhängigkeit von dem abgetrennten Synchronsignal CSYNC oder dem Vertikal-Ablenksignal VPLS auftritt. Das Signal STANDBY auf logischer 1 führt das Signal CSYNC dem Signal MXV am Ausgang von MUX 300 zu, während STANDBY auf logischer 0 das Signal VPLS dem Signal MXV zuführt. Die folgende Erläuterung des in Fig. 3 dargestellten Ausführungsbeispiels spricht zuerst das Signal CSYNC an, das dem Signal MXV zugeführt wird, d. h. das Signal STANDBY ist auf logischer 1.
Um sicherzustellen, dass die Feststellung der horizontalen Zeile mit dem Vertikal-Synchron synchronisiert wird, anstatt mit Rauschen oder mit Horizontal-Synchronimpulsen, die im zusammengesetzten Synchronsignal CSYNC enthalten sind, beginnt die Operation durch Feststellung des ersten breiten Vertikal- Synchronimpulses im Signal MXV. Ein breiter Vertikal- Synchronimpuls ist üblicherweise 30 us lang, während Horizontal- Synchron- und Entzerrungs-Impulse 4 us bzw. 2 us lang sind. Rauschimpulse haben üblicherweise eine sehr kurze Dauer. In Fig. 3 wird der erste breite Vertikalimpuls im Signal MXV festgestellt, wenn der erste Impuls gefunden wird, der wenigstens 12 us dauert. Eine Impulsbreite von 12 us ist ausreichend größer als die Dauer von Rausch-, Horizontal- oder Entzerrungs- Impulsen, um eine falsche Impuls-Feststellung zu vermeiden, und ausreichend weniger als die 30 us Breite des ersten breiten Vertikalimpulses, um eine Grenze für Zeitsteuer-Fehler zwischen der Feststellungs-Operation und den Impulsen im Signal MXV vorzusehen.
Der erste breite Vertikalimpuls wird durch eine Schaltung festgestellt, die einen bistabilen Flip-Flop (TFF) 320, einen vierstufigen Welligkeitszähler 330 und ein NAND-Gatter 332 umfasst. Der Zähler 330 wird alle 32 us durch ein Signal RESPWC zurückgestellt, einen schmalen Impuls, der bei jeder fallenden Flanke (Übergang von logischer 1 zu logischer 0) des Signals 2_FH durch den Flip-Flop (DFF) 310 vom D-Typ, den Inverter 312 und das NOR-Gatter 314 erzeugt wird. Der Zähler 330 wird durch das Signal CLKPWC mit Intervallen von einer us getaktet, solange das Signal MXV sich auf einer logischen 1 befindet. Das Signal CLKPWC wird durch den bistabilen Flip-Flop (TFF) 320 erzeugt, dessen Takteingang das Signal 128 FH und dessen Toggle-Eingang (T) das Signal MXV zugeführt wird.
Ein Zählwert von 12 im Zähler 330 (Ausgänge QD und QC sind auf logischer 1) bewirkt die Erzeugung eines Impulses am Ausgang des NAND-Gatters 332, wenn das Signal CLKPWC hoch ist, was die Feststellung eines breiten Impulses anzeigt. Ein Impuls am Ausgang des NAND-Gatters 332 taktet DFF 334, wodurch bewirkt wird, dass der Ausgang von DFF 334 eine logische 1 wird. Im Ergebnis wird das Signal CLRLC am Ausgang des Inverters eine logische 0 und macht den 6-Bit-Zähler 340 wirksam. Nach Wirksammachen zählt der Zähler 340 Halbzeilen-Intervalle durch Fortschalten des Zählwerts am Ausgang des Zählers 340 in Abhängigkeit zu jeder fallenden Flanke des Signals 2 EH.
Der 6-Bit-Komparator 350 vergleicht den Zählwert am Ausgang des Zählers 340 (Ausgänge QF bis QA) mit dem Wert des Eingangssignals LC[5..0]. Wenn der Zählwert gleich dem Wert LC[5..0] ist, wird das Signal EQ am Ausgang des Komparators 350 und der D-Eingang des DFF 352 eine logische 1. Die nächste ansteigende Flanke des Signals 2_FH taktet den logischen Wert 1 im Signal EQ durch DFF 352, wodurch bewirkt wird, dass das Signal LE am Q- Ausgang von DFF 352 eine logische 1 wird. Da das Signal CSYNC dem Takteingang von DFF 354 zugeführt wird, taktet die erste ansteigende Flanke des Signals CSYNC (d. h. der erste Horizontal- Impuls), die dem Signal LE folgt, das eine logische 1 wird, den logischen 1-Wert des Signals LE durch DFF 354 und erzeugt im Signal LINE eine logische 1. Wie man aus Fig. 4 sieht, ist der erste horizontale Impuls, nachdem das Signal LE eine logische 1 wird, der Horizontal-Impuls, der der Zeile 12 entspricht, und die ansteigende Flanke des Signals LINE trifft mit dem Beginn von Zeile 12 wie gewünscht zusammen. Das Signal LE bleibt auf einer logischen 1 während eines Halbzeilen-Intervalls, weil ein Wert einer logischen 1 im Signal LE den Zähler 340 über NOR- Gatter 336, DFF 334 und Inverter 338 zurückstellt und eine logische 0 am Ausgang EQ des Komparators 350 erzeugt. Eine logische 0 im Signal EQ wird durch die nächste ansteigende Flanke des signals 2_FH durch DFF 352 getaktet. Das Signal LINE bleibt auf einer logischen 1 für die Dauer von Zeile 12 und wird eine logische 0 in Abhängigkeit von dem logischen 0-Wert des Signals LE, das durch DFF 354 durch den Horizontal-Impuls im Signal CSYNC entsprechend Zeile 13 getaktet wird.
Die vorangehende Erklärung befasste sich mit dem Betrieb der in Fig. 3 dargestellten Ausführungsform während des Bereitschafts-Betriebes des Systems, d. h. Signal STANDBY auf logischer 1 und Signal CSYNC mit Signal MXV verbunden. Die Operation während des Normal-Betriebs, d. h. Signal STANDBY auf logischer 1 und Signal VPLS mit Signal MXV verbunden, ist im allgemeinen die gleiche wie während des Bereitschafts-Betriebes. Jedoch kann der verwendete Wert von LC[5 : 0] sich bei jeder Betriebsart unterscheiden, weil ein beträchtlicher Phasenfehler zwischen dem Beginn des ersten breiten Vertikal-Impulses im Signal CSYNC und dem Beginn des Vertikal-Impulses im Signal VPLS vorhanden sein kann. Ein Beispiel des Phasenfehlers ist bei den Wellenformen in Fig. 4 dargestellt. Zusätzlich zu der in Fig. 4 dargestellten beispielsweisen Zeitsteuer-Beziehung zwischen den Signalen CSYNC und VPLS kann es Unterschiede zwischen verschiedenen Fernsehgeräte-Modellen geben, die erfordern, dass der Wert von LD[5 : 0] entsprechend modifiziert wird. Es folgt eine genauere Erklärung des Phasenfehler-Problems.
Wie aus Fig. 4 ersichtlich ist, beginnt der breite Vertikal- Impuls im Signal VPLS während des zweiten breiten Vertikel- Impulses im Signal CSYNC, d. h. der letzteren Hälfte von Zeile 4. Wenn somit das Signal VPLS während des Normal-Betriebs dem Signal MXV (Signal STANDBY auf logischer 0) zugeführt wird, stellt der Zähler 330 den Beginn des breiten Vertikal-Impulses im Signal VPLS fest und macht den Zähler 340 während der zweiten Hälfte von Zeile 4 wirksam, anstatt während der ersten Hälfte wie im Bereitschafts-Betrieb. Der vom Zähler 340 erzeugte Zählwert schaltet von 0 auf 1 am Ende von Zeile 4 weiter, und wenn derselbe Wert von LC[5 : 0] für beide Betriebsarten verwendet wird, reicht der Wert LC[5 : 0] eine halbe Zeile weiter als während des Normal-Betriebs. Als Ergebnis zeigt der Impuls im Signal LINE die Mitte, anstatt den Beginn des gewünschten Zeilenintervalls an. Eine Verminderung des Wertes des Signals LC[5..0] um 1, wenn das Signal VPLS dem Signal MXV zugeführt wird, erzeugt dieselbe Zeitsteuerung des Signals LINE in beiden Fällen. Wie oben erwähnt wurde, kann die Zeitsteuer-Beziehung zwischen dem Signal CSYNC und VPLS sich zwischen Fernsehgeräte-Modellen ändern, so dass es erforderlich ist, den Wert von LC[5..0] entsprechend einzustellen.
Es sollte bemerkt werden, dass andere Lösungen zum Betrieb eines Hilfs-Dekodierers während des Bereitschafts-Betriebes möglich sind. Beispielsweise könnte ein abgetrenntes Synchronsignal dazu verwendet werden, den Dekodierer während aller Betriebsarten des Systems zu steuern. Auch könnte die Ablenkschaltung mit Bereitschafts-Strom verworgt werden, wodurch die Erzeugung der beschriebenen Ablenksignale während des Bereitschafts-Betriebes möglich würde. Eine andere Lösung ist die Zuführung von Strom zu der Ablenkschaltung während des Bereitschafts-Betriebes nur für eine begrenzte Zeitperiode, während der die gewünschten Daten verfügbar sind. Im Falle von Starsight®-Programm-Führungsdaten könnte beispielsweise Strom der Ablenkschaltung zugeführt werden, während die Daten empfangen werden und der Strom abgeschaltet werden, wenn der Datenempfang vollständig ist. Außerdem könnte jede Lösung, die die Lieferung von Strom an die Ablenkschaltung während des Bereitschafts-Betriebes beinhaltet, die Lieferung von Strom an nur den Teil der Ablenkschaltung beinhalten, der benötigt wird, um die HPLS- und VPLS-Signale zu erzeugen. Beispielsweise braucht Strom nicht den Horizontal-Ausgangs- und -Hochspannungs-Schaltungen zugeführt zu werden. Im Vergleich zu den beschriebenen Alternativen sieht die vorliegende Erfindung jedoch vorteilhafterweise eine verbesserte Rauschimmunität während Normal-Betrieb, niedrigen Stromverbrauch während des Bereitschafts-Betriebes und geringe Kompliziertheit vor.
Verschiedene Abwandlungen der beschriebenen Ausführungsformen sind möglich. Beispielsweise zeigt Fig. 5 eine Abwandlung der Ausführungsform von Fig. 1, in der gleich bezeichnete Merkmale dieselben oder ähnliche Merkmale darstellen. In Fig. 5 wird ein zusammengesetztes Synchronsignal, das von der Synchronsignal-Abtrennschaltung 145 in einem One-Chip-IC 14 erzeugt wird, vom IC 14 ausgegeben und dem uC-IC 10 zugeführt, um das Synchronsignal CSYNC am Eingang des CC-Dekodierers 102 vorzusehen. Die in Fig. 5 dargestellte Anordnung beseitigt den Bedarf für den Synchronsignal-Slicer 101 in Fig. 1. Jedoch erfordert die Zuführung des Signals CSYNC vom IC 14 zum IC 10 die Hinzufügung eines Ausgangsstiftes auf dem IC 14 und eines Eingangsstiftes auf dem IC 10. Eine weitere mögliche Modifikation der beschriebenen Ausführungsformen beinhaltet die Einbeziehung der Auswahl der Synchronsignal-Quelle nur in Bezug auf Horizontal-Signale wie in Fig. 2 oder nur in Bezug auf Vertikal-Signale wie in Fig. 3, oder in Bezug auf sowohl horizontale als auch vertikale Signale durch Kombinieren der Ausführungsformen in Fig. 2 und 3 in einer CC-Dekodierer-Ausführung. Zusätzlich zu den beschriebenen Abwandlungen können verschiedene in Fig. 2 und 3 als interne Schaltungen in dem uC 10 in Fig. 1 dargestellte Merkmale als Hardware-extern zu dem uC 10 ausgeführt werden, z. B. als Dekodierer-Box extern zu dem Fernsehempfänger oder in Software, die durch einen Steuerprozessor, z. B. den uC 10 ausgeführt wird. Diese und andere Abwandlungen sollen innerhalb des Schutzumfangs der folgenden Ansprüche liegen.

Claims

1. System umfassend:

erste Mittel (17) zur Erzeugung eines ersten Zeitsteuersignals (VPLS; HPLS) in Abhängigkeit von einer Synchronsignal-Komponente eines Videosignals (CCVIDEO);

einen Dekodierer (102) zum Dekodieren von in einer Datensignal-Komponente des Videosignals enthaltenen Daten (CCDATA) in Abhängigkeit von dem ersten Zeitsteuersignal;

dadurch gekennzeichnet,

dass zweite Mittel (101) zur Erzeugung eines zweiten Zeitsteuersignals (CSYNC) in Abhängigkeit von der Synchronsignal-Komponente des Videosignals vorgesehen sind;

dass der Dekodierer (102) in der Datensignal-Komponente des Videosignals enthaltene Daten in Abhängigkeit von dem ersten Zeitsteuersignal während einer ersten Betriebsart des Systems und in Abhängigkeit von dem zweiten Zeitsteuersignal während einer zweiten Betriebsart des Systems dekodiert; und

dass Steuermittel (10, 13) zum Unwirksammachen der ersten Mittel während der zweiten Betriebsart vorgesehen sind, um dadurch die Erzeugung des ersten Zeitsteuersignals durch die ersten Mittel während der zweiten Betriebsart zu verhindern.

2. System nach Anspruch 1, dadurch gekennzeichnet, dass die erste Betriebsart eine Normal-Betriebsart ist, und dass die zweite Betriebsart eine Bereitschafts-Betriebsart ist; und dass die Steuermittel eine Betriebs-Stromquelle (13) zur Zuführung von Betriebsstrom zu den ersten Mitteln während der normalen Betriebsart und zum Entfernen des Betriebsstroms von den ersten Mitteln während der Bereitschafts-Betriebsart umfassen.

3. System nach Anspruch 2, dadurch gekennzeichnet, dass die Steuermittel umfassen:

Mittel (10) zum Erzeugen eines Steuersignals (STANDBY), das anzeigt, ob sich das System in der normalen Betriebsart oder in der Bereitschafts-Betriebsart befindet; und

einen Schalter (25, 300), der auf das Steuersignal anspricht, um das erste Zeitsteuersignal dem Dekodierer während der normalen Betriebsart zuzuführen, und um das zweite Zeitsteuersignal dem Dekodierer während der Bereitschafts-Betriebsart zuzuführen.

4. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die ersten Mittel zur Erzeugung des ersten Zeitsteuersignals eine ein Ablenksignal erzeugende Einheit (17) umfassen und das erste Zeitsteuersignal ein Ablenksignal (VPLS; HPLS) zur Steuerung einer Anzeigevorrichtung (15) umfasst; dass die Mittel zur Erzeugung des zweiten Zeitsteuersignals eine Synchronsignal- Abtrennschaltung (101) umfassen und das zweite Zeitsteuersignal ein abgetrenntes Synchronsignal umfasst, das von der Synchronsignal-Komponente des Videosignals abgeleitet ist; und dass das erste und das zweite Zeitsteuersignal das Auftreten eines horizontalen Anzeige-Intervalls und/oder eines vertikalen Anzeige-Intervalls anzeigen.

5. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Dekodierer Mittel (23) umfasst, um eine Charakteristik des Tastverhältnisses des zweiten Zeitsteuersignals zu errichten, um den Dekodierer weitgehend daran zu hindern, auf einen Teil der Synchronsignal- Komponente des Videosignals anzusprechen.

6. System nach Anspruch 5, dadurch gekennzeichnet, dass das zweite Zeitsteuersignal eine Rate des Auftretens von horizontalen Anzeige-Intervallen anzeigt, die in der Synchronsignal-Komponente des Videosignals enthalten sind; und dass die Charakteristik des Tastverhältnisses den Dekodierer im wesentlichen daran hindert, auf Impulse anzusprechen, die in der Synchronsignal-Komponente mit einer Rate auftreten, die größer als die Rate des Auftretens der horizontalen Anzeige-Intervalle ist.

7. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Synchronsignal-Komponente des Videosignals eine erste Gruppe von Impulsen, die mit einer horizontalen Anzeige-Rate auftreten, und eine zweite Gruppe von Impulsen, die mit einer vertikalen Anzeige- Rate auftreten, umfasst; dass die zweite Gruppe von Impulsen einen besonderen Impuls enthält, dessen Breite größer ist als die Impulsbreite jedes der in der ersten Impulsgruppe enthaltenen Impulse; und dass die Vorrichtung ferner Mittel umfasst, um den in der zweiten Impulsgruppe enthaltenen besonderen Impuls festzustellen.

8. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass

die ersten Mittel zur Erzeugung des ersten Zeitsteuersignals eine Einheit (17) zur Erzeugung eines Ablenksignals umfassen und das erste Zeitsteuersignal ein Vertikal- Ablenksignal (VPLS) und ein Horizontal-Ablenksignal (HPLS) umfasst;

die zweiten Mittel zur Erzeugung des zweiten Zeitsteuersignals eine Synchronsignal-Abtrennschaltung (101) zur Erzeugung eines abgetrennten Synchronsignals (CSYNC), das auf eine Synchronsignal-Komponente des Videosignals anspricht, umfassen;

der Dekodierer (102) einen ersten Zähler (20) umfasst, der auf ein erstes Steuersignal (HSTART) anspricht, um ein Signal (128 FH) zu erzeugen, das eine Frequenz aufweist; die im wesentlichen gleich einem Vielfachen einer horizontalen Anzeige-Intervall-Frequenz des Videosignals ist; und einen zweiten Zähler (330) umfasst, der auf ein zweites Steuersignal (CLKPWC) anspricht, um die horizontalen Zeilen-Intervalle des Videosignals zu zählen;

die erste Betriebsart einer normalen Betriebsart entspricht, während der die ersten Mittel zur Erzeugung des ersten Zeitsteuersignals wirksam sind, und die zweite Betriebsart einer Bereitschafts-Betriebsart entspricht, während der die ersten Mittel zur Erzeugung des ersten Zeitsteuersignals unwirksam sind;

die Steuermittel ein drittes Steuersignal (STANDBY) erzeugen, das anzeigt, ob sich das System in der Normal- Betriebsart oder in der Bereitschafts-Betriebsart befindet;

das System einen ersten Schalter (25) umfasst, der auf das dritte Steuersignal anspricht, um das Horizontal- Ablenksignal (HPLS) dem ersten Zähler (20) zuzurühren, um das erste Steuersignal während der normalen Betriebsart zu erzeugen und um das abgetennte Synchronsignal (CSYNC) dem ersten Zähler zuzuführen, um das erste Steuersignal während der Bereitschafts-Betriebsart zu erzeugen; und

das System einen zweiten Schalter (300) umfasst, der auf das dritte Steuersignal (STANDBY) anspricht, um das vertikale Ablenksignal (VPLS) dem zweiten Zähler (330) zuzuführen, um das zweite Steuersignal (CLKPWC) während der normalen Betriebsart zu erzeugen und um das abgetrennte Synchronsignal (CSYNC) dem zweiten Zähler zuzuführen, um das zweite Steuersignal während der Bereitschafts- Betriebsart zu erzeugen.