DE69619987T2 - Hochzuverlässige Leiterplatteneinfügungsschaltung für Rückwandverdrahtungen - Google Patents
Hochzuverlässige Leiterplatteneinfügungsschaltung für RückwandverdrahtungenInfo
- Publication number
- DE69619987T2 DE69619987T2 DE69619987T DE69619987T DE69619987T2 DE 69619987 T2 DE69619987 T2 DE 69619987T2 DE 69619987 T DE69619987 T DE 69619987T DE 69619987 T DE69619987 T DE 69619987T DE 69619987 T2 DE69619987 T2 DE 69619987T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- circuit
- transceiver
- mos transistor
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003780 insertion Methods 0.000 title description 9
- 230000037431 insertion Effects 0.000 title description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Logic Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft allgemein Karteneinfügeschaltungen für ein MOSFET-Rückwandplatinensystem mit offener Senke. Insbesondere betrifft die Erfindung Schaltungsplatineneinfügeschaltungen, die mit einem versetzten Rückwandplatinenverbinder nützlich sind, wo die Einfügeschaltungen sicherstellen, daß, wenn eine Verbindung mit dem Rückwandplatinendatenbus anfänglich eingerichtet wird, die Schaltungsplatine dem Datenbus einen Dreizustandsausgang darbieten wird. Die vorliegende Erfindung hat besondere Anwendung für Datenkommunikations- und Telekommunikationsschaltsysteme oder -verbindungssysteme, obwohl sie nicht darauf eingeschränkt ist. Zusätzlich hat die vorliegende Erfindung besondere Anwendung für eine Rückwandplatine, die Gunning Transceiver Logik (GTL) verwendet, obwohl sie auf Logik mit offener Senke angewendet werden kann, ob diese nun NMOS- oder CMOS-Technik vewendet.
- Heutige Datenkommunikations- und Telekommunikationsvermittlungssysteme oder - schaltsysteme vertrauen häufig auf eine auf Rückwandplatinen beruhende Architektur mit einer Mehrzahl von Schaltungsplatinen oder Karten, die in die Rückwandplatine oder -verdrahtung eingesteckt oder sonstwie mit derselben verbunden werden. MOSFET-Transceiver mit offener Senke, wie sie mit Gunning Transceiver Logik (GTL) verwendet werden, bieten eine attraktive Schnittstellentechnik für solche auf Rückwandplatinen beruhende Systeme. Ein Beispiel eines solchen MOSFET-Transceivers mit offener Senke ist beim Stand der Technik von Fig. 1 ersichtlich, wo der Transceiverchip 10 eine Treiberschaltung einschließlich einer Vorspannungs- oder Steuerschaltung 15 und einen Transistor M1 aufweist, dessen Senke mit dem GTL-Datenbus 20 verbunden ist, dessen Quelle mit Masse verbunden ist und dessen Gatter durch die Steuerschaltung 15 angesteuert wird. In einem GTL-System hat die Kontrollschaltung 15 typischerweise 5 V und kann eine 3,3 V Versorgung haben, wo die 5 V Versorgung von einem 5 V Bus 40 kommt, der mit der 5 V Rückwandplatinenspannungsschiene (nicht gezeigt) bei 45 durch einen elektrischen Verbinder verbunden ist. Der Empfänger des Transceivers ist als ein Verstärker 30 gezeigt, obwohl zusätzliche Empfängerschaltungen typischerweise eingeschlossen wären. Der Transceiver schließt auch Schutzdioden 32, 34 ein, die die MOSFETs in der Empfängerschaltung vor Überspannungen schützen, die typischerweise durch elektrostatische Entladungen bewirkt werden. Zusätzliche Details, die GTL-Schaltungen und -Transceiver betreffen, können bei Bezugnahme auf das US-Patent 5,023,488 für Gunning et al. gefunden werden.
- Während GTL-Schaltungen äußerst nützlich bei gewissen Anwendungen sind, sind in einer Rückwandplatine hoher Zuverlässigkeit wie einer solchen, die für ein Datenkommunikations- oder Telekommunikationsvermittlungssystem oder -schaltsystem erforderlich ist, zwei größere Nachteile im Stand der Technik mit offener Senke vorhanden. Erstens kann das Einfügen einer Karte in eine aktive Rückwandplatine Fehler im Datenbus 15 bewirken, da es im Stand der Technik keine Garantie gibt, daß die Logik mit offener Senke (Transister M1) AUS (d. h. nicht- leitend) beim Einfügen sein wird. Zweitens kann, da die MOS- Schaltungen die auf Dioden beruhende Eingangsschutzschaltung (Dioden 32, 34) aufweisen, eine Karte mit einem Versorgungsfehler ein systemweites Versagen bewirken. Insbesondere könnte ein Kurzschluß von der Stromversorgung zu Masse auf irgendeiner Karte bewirken, daß die Eingangsschutzdiode D3 in Vorwärtsrichtung vorgespannt wird. Ein Vorspannen in Vorwärtsrichtung dieser Diode würde einen beträchtlichen Abfall im "logischen Hoch" elektrischen Pegel des Busses bewirken, was zu einem Datenverlust in einem Busschema führt, das niedrige Spannungshübe verlangt (wie z. B. der 1,2 V GTL-Bus). Da beträchtlicher Strom durch die Diode D3 fließen kann, kann darüber hinaus eine Beschädigung des Transceiverchips auftreten.
- Die europäische Patentanmeldung EP-A-0661643 beschreibt eine Schaltung zum Steuern des Stroms in einer Adapterkarte, wobei die Schaltung eine Vorspannungsschaltung verwendet, um sicherzustellen, daß die Eingangsspannung zum Laden der Adapterkarte eine ausreichende Größe hat. Die Schaltung schließt Isolationsmittel ein, die sicherstellen, daß ein MOSFET, dessen Senken- und Quellenelektroden mit entsprechenden Ausgangsanschlüssen verbunden sind, ausgeschaltet bleibt, bis die Stromversorgung eingesetzt hat.
- Die europäische Patentanmeldung EP-A-0490010 beschreibt eine heiße Einsteckschaltung zum Begrenzen des Spannungsstoßstroms, der bei der Verbindung von ersten und zweiten Schaltungsmitteln erzeugt wird, die über erste und zweite Versorgungsleitungen versorgt werden, wobei die heiße Einsteckschaltung Lampenerzeugungsmittel einschließt, die mit den ersten und zweiten versorgungsleitungen verbunden sind, und um eine Lampenschaltung zu erzeugen, die eine einstellbare Steigung a = dVb/dt hat, wobei der Spannungsstoßstrom auf einen gewünschten Wert begrenzt werden kann, indem der Steigungswert eingestellt wird.
- Es ist daher ein Ziel der Erfindung, Karteneinfügeschaltungen zu schaffen, die sicherstellen, daß, wenn eine Kartenverbindung mit einem Rückwandplatinendatenbus anfänglich eingerichtet wird, die Karte einen Dreizustandsausgang bieten wird.
- Es ist ein anderes Ziel der Erfindung, Einfügeschaltungen zu schaffen, die eine Schaltungsplatine isolieren, so daß ein Stromversorgungsfehler auf der Schaltungsplatine nicht andere Schaltungsplatinen der Rückwandverdrahtung mit einem Stoß beaufschlagt.
- Noch ein weiteres der Erfindung ist, Schaltungen zu schaffen, die nützlich zum Verbinden einer Telekommunikationsschaltungsplatine mit einem Rückwandplatinenbus mit offener Senke sind.
- Es ist ein zusätzliches Ziel der Erfindung, Einfügeschaltungen für Benutzung mit einer Schaltungsplatine zu schaffen, die eine erste Verbindung mit einer Hochspannungsschiene verwendet, um einen Dreizustandstransceiverausgang sicherzustellen, wenn anschließend eine Verbindung mit einem Rückwandplatinendatenbus gemacht wird.
- In Übereinstimmung mit den Zielen der Erfindung wird die Schaltungsplatineneinfügeschaltung der Erfindung in Verbindung mit einem versetzten (d. h. einem zwei- oder dreistufigen) elektrischen Verbinder benutzt. Die Einfügeschaltung schließt eine isolierte Schaltung ein, die die hohe Systemspannung beim Kontakt der ersten Stufe zwischen der Karte und dem Hochspannungsbus empfängt und benutzt diese hohe Systemspannung, um den Ausgang eines Transceivers auf der Schaltungsplatine in einen Dreizustand zu setzen, bevor der Kontakt zweiter Stufe zwischen dem Transceiver und dem Rückwandplatinendatenbus gemacht wird. Mittel zum Außerkraftsetzen der Wirkungen, in den Dreizustand zu versetzen, der Isolationsschaltung sind vorgesehen, so daß die Vorspannungsschaltung, die den Transceiverausgang steuert, auf geeignete Weise mit Strom versorgt wird, wobei die Vorspannungsschaltung den Transceiverausgang und nicht die isolierte Schaltung steuern wird.
- Obwohl viele unterschiedliche isolierte in den Dreizustand versetzende Schaltungen verwendet werden können, weist die bevorzugte Schaltung eine isolierte Diode, einen invertierenden Puffer und einen MOS-Transistor auf, dessen Gatter mit dem invertierenden Puffer verbunden ist, dessen Quelle mit Masse verbunden ist und dessen Senke mit dem Gatter des Treibertransistors des Transceivers verbunden ist. Die isolierende Diode ist vorgesehen, um es zu ermöglichen, daß die Spannung des invertierenden Puffers beim Kontakt der ersten Stufe schnell auf 5 V und vor dem Kontakt der zweiten Stufe gebracht werden kann. Wenn der invertierende Puffer mit einem garantierten Eingang niedrigen Werts versehen ist, wenn er mit Strom versorgt wird, wird er einen hohen Ausgang an das Gatter des MOS-Transistors liefern, der EIN geschaltet wird. Wenn der MOS-Transistor EIN ist, zieht er das Gatter des Treibertransistors des Transceivers nach unten, wodurch der Treibertransistor AUS geschaltet wird, wodurch der Transceiverausgang auf den Dreizustand gesetzt wird, bevor der Kontakt zweiter Stufe hergestellt wird (d. h. vor dem Verbinden des Transceivers und des Datenbusses). Einige Zeit später, nachdem Kontakt mit dem Datenbus gemacht ist und nachdem die gesamte Platine einschließlich der Vorspannungsschaltung für den Transceiver ausreichende Zeit hatte, in der Stromversorgung hochgefahren zu werden, wird eine logische Kontrollschaltung (typischerweise durch einen Mikroprozessor ausgelöst) als die Mittel zum Überwinden des Dreizustands verwendet, um dem invertierenden Puffer einen hohen Ausgang darzubieten. Ein hoher Eingang des invertierenden Puffers schaltet den MOS-Transistor AUS, wodurch es ermöglicht wird, daß der Treibertransistor des Transceivers durch die Vorspannungsschaltung für diesen Treibertransistor gesteuert werden kann.
- Gemäß einem anderen Gesichtspunkt der Erfindung werden zusätzliche Schaltungen vorgesehen, um die Karte zu isolieren, so daß ein Stromversorgungsfehler auf der Karte keinen Einfluß auf andere Karten auf der Rückwandverdrahtung hat. Insbesondere werden ein verhältnismäßig großer Widerstand (z. B. 10kΩ) und z. B. eine 0,2 V Schottky-Diode parallel zwischen dem 5 V Bus und den Schutzdioden des Transceivers vorgesehen. Der Widerstand wird dazu verwendet, um den Stromfluß vom Datenbus durch die Schutzdiode und den 5 V Bus zu begrenzen, sollte der 5 V Bus auf niedrigen Wert aus irgendeinem Grunde bei der speziellen Karte kurzgeschlossen werden. Indem der Stromfluß begrenzt wird, wird die Integrität des Datenbusses aufrechterhalten, da dieser nicht in einen NIEDRIG-Zustand durch die fehlerhafte Karte gezogen werden wird. Um irgendwelche Verzögerungen zu verringern, die sich aus den RC-Zeitkonstanten ergeben könnten, die spezifisch sind für das System aufgrund des Widerstandes und irgendwelcher Kapazitäten auf dem Hochspannungsbus, wird zusätzlich eine Schottky-Diode verwendet, die vom 5 V Bus weg vorgespannt ist. Wird daher der 5 V Bus mit Strom versorgt, werden im wesentlichen die gesamten 5 V an den invertierenden Puffer über die Schottky- Diode ohne Verzögerung angelegt.
- Zusätzliche Ziele und Vorteile der Erfindung werden für den Fachmann unter Bezugnahme auf die detaillierte Beschreibung in Zusammenhang mit den vorgesehenen Figuren deutlich werden.
- Es zeigen:
- Fig. 1 teilweise ein Blockdiagramm und teilweise ein Schaltungsdiagramm eines vorbekannten Transceivers, der mit einem GTL-Datenbus verbunden ist;
- Fig. 2 teilweise ein Blockdiagramm und teilweise ein Schaltungsdiagramm der Schaltungsplatineeinfügeschaltung der Erfindung;
- Fig. 3 ein zeitliches Diagramm von Spannungen, die bei verschiedenen Elementen der Schaltungsplatineneinfügeschaltung von Fig. 2 erreicht werden;
- Fig. 4a und 4b Draufsichten von der Seite und von vorne eines ersten Verbinders, der in Verbindung mit der Schaltungsplatine verwendet wird, die die Schaltung der Erfindung hat;
- Fig. 5a und 5b Draufsichten von der Seite und von vorne eines zweiten Verbinders, der auf einer Rückwandplatine oder -verdrahtung verwendet wird, und der mit dem ersten Verbinder der Fig. 4a und 4b zusammenpaßt.
- Am Anfang, und bevor auf Fig. 2 Bezug genommen wird, sollte verstanden werden, daß die Schaltungsplatinen-Einfügungsschaltungen der Erfindung allgemein in Verbindung mit einem versetzten (zwei- oder dreistufigen) elektrischen Verbinder verwendet werden sollen, wie er z. B. durch Berg Electronics aus Pennsylvania unter den Nummern 70236-103 und 70231-111 hergestellt wird, der weiter unten detaillierter unter bezug auf die Fig. 4a, 4b, 5a und 5b beschrieben werden wird. Bei einem versetzten elektrischen Verbinder wird/werden die vordere(n) Zunge(n) des elektrischen Verbinders mit einer gemeinsamen 5 V Stromversorgungsschiene und, falls gewünscht, einer gemeinsamen 0 V (Masse) Schiene Kontakt machen, bevor die hinteren Zungen mit dem Datenbus Kontakt machen. Experimentelle Daten machen den Eindruck, daß für ein typisches Einsetzen von Hand die Zeit zwischen der Zungenverbindung des versetzten Verbinders mit der 5 V Schiene und der Zungenverbindung mit dem Datenbus zwischen 1 ms und 500 ms liegt. In Übereinstimmung mit der Erfindung ist es daher für die Schaltungsplatinenschaltungen erforderlich, daß der Ausgang des Transceivers der Karte in weniger als 1 ms in den Dreizustand versetzt wird, nachdem Kontakt mit der 5 V Schiene gemacht worden ist, und vorzugsweise in einem Zeitrahmen von mehreren zehn Mikrosekunden.
- Es wird nun auf Fig. 2 Bezug genommen, wobei Fig. 2 mit Fig. 1 verglichen wird, wo gleiche Bezugsziffern gleiche Elemente bezeichnen. Man sieht, daß die bevorzugte Schaltungsplatineneinfügeschaltung der Erfindung zwei Schottky-Dioden D1, D2, einen Widerstand R1, einen MOS-Transistor M2, einen Pufferinverter B1 und logische Steuerschaltung 50 einschließt. Die gezeigte Schaltungsplatineneinfügeschaltung ist zusätzlich zur Schaltung des Standes der Technik, die einen Kondensator C1 und einen Transceiver 10 (wobei der Transceiver den Transistor M1 und die Vorspannungs- oder Steuerschaltung 15, den Empfänger 30 und die Schutzschaltungsdioden 32, 34 aufweist) einschließt. Wie dies oben unter Bezugnahme auf Fig. 1 diskutiert wurde, ist die Senke des Transistors M1 des Transceivers mit dem GTL-Datenbus 20 verbunden, ist seine Quelle mit Masse verbunden und ist sein Gatter mit der Vorspannungsschaltung 15 verbunden.
- Die Einfügeschaltung ist vorzugsweise mit dem Transistor M2 und dem Pufferinverter B1 auf dem Transceiverchip 10 ausgebildet, wobei der Rest der Schaltung (Widerstand R1, Dioden D1 und D2 und die Logiksteuerung 50) auf der Schaltungsplatine 100 angeordnet sind, jedoch weg vom Transceiverchip 10. Daher wird die nicht auf dem Chip angeordnete Schottky-Diode D2 als eine isolierende Diode verwendet, um die Kartenschnittstellenschaltung für den Transceiver 10 von der anderen Schaltungsplatinenschaltung zu trennen, die das 5 V Signal erfordert. Die Schottky-Diode D1 und der Widerstand R1 sind parallel zwischen dem 5 V Bus 40 und dem Stromversorgungslade- oder Stromversorgungshochfahrknotenpunkt oder -stift P des Transceiverchips 10 vorgesehen, und ihre Funktion wird unten beschrieben. Die Logiksteuerschaltung 15 ist ebenfalls typischerweise außerhalb des Chips angeordnet und liefert einen garantierten logisch niedrigen (0) Ausgangswert beim Hochfahren der Stromversorgung. Einige Zeit nach dem Hochfahren der Stromversorgung (d. h. nachdem die Vorspannungssteuerschaltung 15 voll mit Strom versorgt ist und den Treibertransistor M1 steuern kann) wechselt die logische Steuerschaltung 50 ihren Ausgang zu einem logisch hohen Wert (1). Die Änderung im Wert des Ausgangs kann unter Steuerung eines Mikrocontrollers oder Mikroprozessors 90 auf der Schaltungsplatine 100 erfolgen oder kann unabhängig über die Benutzung eines internen Zeitgebers (nicht gezeigt) bewirkt werden.
- Die auf dem Chip angeordneten Elemente der Einfügeschaltung schließen den MOS-Transistor M2 und den Pufferinverter B1 ein. Der invertierende Puffer B1 ist mit seinem Eingang mit dem Ausgang der außerhalb des Chips angeordneten logischen Steuerung 50 verbunden, wobei seine Stromversorgungssteuerung mit dem Stromversorgungshochfahrstift (oder Knotenpunkt) P verbunden ist und sein Ausgang mit dem Transistor M2 verbunden ist. Der Transistor M2 ist vorzugsweise so angeordnet, daß sein Gatter mit dem Ausgang des invertierenden Puffers B1 verbunden ist, seine Quelle mit Masse verbunden ist und seine Senke mit dem Gatter des Treibertransistors des Transceivers verbunden ist.
- Die geschaffene Schaltung erzielt die Wirkungen, den Ausgang des Transceivers während des Hochfahrens der Stromversorgung in einen Dreizustand zu versetzen und die Karte zu isolieren, so daß ein Stromversorgungsfehler auf der Karte keinen störenden Einfluß auf andere Karten auf der Rückwandverdrahtung oder -platine haben wird. Insbesondere isoliert das Vorsehen der isolierenden Diode D2 die Lasten und Kapazitäten anderer Schaltungen der Schaltungsplatine 100, die die 5 V Versorgung 40 vewenden, und stellt sicher, daß fast unmittelbar nach Berührung des Platinenverbinders und der Rückwandplatinen 5 V Stromversorgungsschiene 59 (Kontakt bei 45 gezeigt) im wesentlichen die 5 V Spannung an dem Stromladestift P auftreten wird (wie dies unter Bezugnahme auf Fig. 3 ersichtlich ist). Die 5 V Spannung wird an den invertierenden Puffer B1 angelegt und schaltet diesen sofort ein, der das logisch niedrige Signal, das es von der logischen Steuerschaltung 50 empfängt, invertiert und ein logisches hohes Signal an das Gatter des MOS-Transistors M2 anlegt. Das logische hohe Signal, das an das Gatter des Transistors M2 angelegt wird, schaltet den Transistor M2 EIN, wodurch die Senkenspannung des Transistors M2 auf niedrigen Wert gezogen wird. Da die Senke des Transistors M2 mit dem Gatter des Treibertransistors M1 verbunden ist, wird der Transistor M1 schnell AUS geschaltet, wenn die Senke des Transistors M2 auf tiefen Wert gezogen ist, wodurch der Transceiver in Mikrosekunden wirksam in einen Dreizustand versetzt wird und, wie dies aus Fig. 3 ersichtlich ist, bevor die Verbindung der Karte 100 mit dem GTL-Datenbus stattfindet. Wie dies vorher erwähnt wurde, wird einige Zeit nach Verbindung mit dem GTL-Datenbus und nachdem die Vorspannungsschaltung 15 die Möglichkeit hatte, in der Leistung hochgefahren zu werden, der Ausgang der logischen Steuerung 50 geändert, z. B. durch einen Mikroprozessor 90, der durch die 5 V Schiene 40 an einem Punkt hinter der isolierenden Diode D2 mit Strom versorgt wird. Als Ergebnis wird an das Gatter des Transistors M2 ein logisches "0" gelegt, was den Transistor M2 AUS schaltet. Wenn der Transistor M2 AUS ist, wird der Treibertransistor M1 durch die Vorspannungsschaltung 15 gesteuert. Die Vorspannungsschaltung 15 ist daher imstande, zu steuern, ob der Transistor M1 EIN oder AUS in Übereinstimmung mit den Vorgängen beim Stand der Technik ist.
- Die Funktion, die Karte 100 zu isolieren, so daß ein Stromversorgungsfehler auf der Karte andere Karten auf der Rückwandplatine nicht beeinflussen wird, wird durch den Widerstand R1 und die Schottky-Diode D1 bewirkt, die parallel zwischen dem 5 V Bus 40 und der Schutzdiode 34 des Transceiverchips 10 angeordnet sind. Insbesondere wird der Widerstand R1 benutzt, den Stromfluß vom Datenbus 20 durch die Schutzdiode D3 und zum 5 V Bus 40 zu begrenzen, falls der 5 V Bus auf niedrigen Wert aus irgendeinem Grund bei einer speziellen Karte kurzgeschlossen wird. Um den Stromfluß zu begrenzen, wird der Widerstand R1 so gewählt, daß er verhältnismäßig groß ist, z. B. 10kΩ. Indem der Stromfluß begrenzt wird, wird die Integrität des Datenbusses beibehalten, da er nicht auf einen NIEDRIG-Zustand durch die fehlerhafte Karte gezogen wird. Zusätzlich, um irgendwelche Verzögerungen zu verringern, die von den RC-Zeitkonstanten herrühren könnten, die für das System spezifisch aufgrund des Widerstandes R1 und irgendwelcher Kondensatoren (z. B. C1) oder spezifischer Kapazitätswerte des Hochspannungsbusses sind, wird eine vorzugsweise 0,2 V Schottky-Diode D1 vorgesehen, die vom 5 V Bus 40 weg vorgespannt ist. Wird der 5 V Bus 40 unter Strom gesetzt, werden die 5 V an den invertierenden Puffer über die Schottky-Diode ohne Verzögerung angelegt. Weiter wird man verstehen, daß eine Sicherung F zwischen der 5 V Stromversorgungsschiene 59 und dem Kondensator C1 vorgesehen ist, um die 5 V Schiene zu schützen, falls der Kondensator C1 zu Masse kurzgeschlossen wird.
- Es wird nun auf die Fig. 4a, 4b, 5a und 5b Bezug genommen, wo man ein zweistufiges Verbindersystem 200, 250 sieht. Das gezeigte Verbindersystem wird durch Berg Electronics aus Pennsylvania unter den Teilenummern 70236-103 und 70231-111 hergestellt. Es sind jedoch ähnliche Systeme von anderen Verkäufern wie z. B. AMP, Inc. erhältlich. Wie dies aus den Fig. 4a und 4b ersichtlich ist, ist ein erster Verbinder 200 des Systems gezeigt, der vorzugsweise auf der Schaltungsplatine 100 (siehe Fig. 2) vorgesehen ist. Der erste Verbinder 200 hat ein Gehäuse 205, eine Mehrzahl von Zungen 210a, 210b. 210c, 210d ..., und eine Mehrzahl von Kontaktstiften 220, die mit den Zungen 210 verbunden sind. Die Kontaktstifte 220, die gekrümmt oder gerade sein können, sind typischerweise direkt auf die Schaltungsplatine 100 gelötet. Die Zungen 210, die im Gehäuse 205 gehalten sind, werden verwendet, um den zweiten Verbinder 250 zu kontaktieren. In Übereinstimmung mit der Erfindung ist die Zunge 210b länger als die anderen Zungen 210a, 210c und 210d, d. h., der erste Verbinder 200 ist ein versetzter Verbinder. Es wird so, wie dies unten beschrieben wird, die Zunge 210b Kontakt (bei 45, siehe Fig. 2) mit einer Zungenaufnahme des zweiten Verbinders machen, bevor die anderen Zungen einen ähnlichen Kontakt machen.
- Der zweite Verbinder 250, der in den Fig. 5a und 5b gesehen werden kann, schließt ein Gehäuse 255, eine Mehrzahl von Zungenaufnahmen 260a, 260b, 260c und 260d und eine Mehrzahl von Kontaktstiften 270 ein, die mit den Zungenaufnahmen 260 verbunden sind. Die Kontaktstifte 270 können gerade oder gekrümmt sein und sind typischerweise direkt auf die Rückwandplatine (nicht gezeigt) gelötet. Ein Zentrierstift 275 ist ebenfalls vorgesehen. Bei den so vorgesehenen ersten und zweiten Verbindern wird, wenn die Zungen 210 des ersten Verbinders 200 in die Zungenaufnahmen 260 des zweiten Verbinders 250 eingesteckt werden (wobei sich das Gehäuse 205 um das Gehäuse 255 erstreckt) zuerst Kontakt zwischen der Zunge 210b und der Zungenaufnahme 260b gemacht, gefolgt durch Kontakt zwischen den Zungen 210a, 210c und 210d mit den Zungenaufnahmen 260a, 260c und 260d. Insbesondere bspw. und unter Bezugnahme auf die Fig. 2, 4a, 4b, 5a und 5b wird, wenn die Zungenaufnahme 260b mit der 5 V Hochspannungsschiene 59 der Rückwandplatine verbunden ist, die Zunge 260a mit dem GTL- Datenbus 20 verbunden, die Zunge 210b mit dem Bus 40 der Karte 100 verbunden, und die Zunge 210a wird mit der Senke des Transistors M1 verbunden, wobei die 5 V Verbindung bei 45 hergestellt werden wird, bevor die Verbindung zwischen dem Transistor M1 und dem GTL-Datenbus 20 (und andere Verbindungen) hergestellt werden.
- Man wird verstehen, daß die Verbinder 200 und 250 auch umgekehrt sein können, so daß der Verbinder 250 auf der Schaltungsplatine verwendet wird und der Verbinder 200 auf der Rückwandplatine verwendet wird. Auch können andere Verbindersysteme verwendet werden. Z. B. können Verbinder in einer einzigen Einheit mit Kontaktspuren (Bussen) auf der Schaltungsplatine der Rückwandplatine direkt verwendet werden anstelle eines zweistückigen Verbindersystems.
- Es wurde hier beschrieben und dargestellt eine Schaltungsplatineneinfügeschaltung für ein MOSFET-Rückwandplatinensystem mit offener Senke. Obwohl eine besondere Schaltung gezeigt worden ist, wird man verstehen, daß andere Schaltungen verwendet werden könnten, um ähnliche Resultate zu liefern. Z. B. könnte, anstatt daß man einen Invertierer B1 zum Invertieren eines garantierten niedrigen Signals von der logischen Schaltung verwendet, um den Transistor M1 EIN zu schalten, das am Stift P empfangene 5 V Signal an das Gatter des Transistors M2 angelegt werden. Die Schaltung zum Überwinden des Dreizustandes könnte dann die Form eines Relais annehmen, das zwischen dem Stift P und dem Gatter des Transistors M2 angeordnet ist, das die Schaltung öffnen würde, wenn es zu einem späteren Zeitpunkt umgeschaltet wird. Obwohl der Transceiver so beschrieben wurde, daß er n-Kanal MOS-Transistoren verwendet, wird man auch verstehen, daß p-Kanal ebenfalls benutzt werden könnte. Falls gewünscht, könnte der invertierende Puffer eliminiert werden, und das 5 V Signal am Stift P könnte vewendet werden, zu bewirken, daß die logische Steuerung 50 eine Spannung an den Transistor M2 liefert, die M2 EIN schalten würde. Zusätzlich wird man verstehen, obwohl eine Diode und ein Widerstand zum Zwecke des Isolierens der gesamten Karte von anderen Karten vorgesehen sind, falls dort ein Fehler auftritt, daß andere Isolationsschaltungen verwendet werden könnten. Z. B. kann die Isolierung mit nur dem Widerstand oder nur der Diode durchgeführt werden. Schließlich sollte verstanden werden, obwohl eine besondere versetzte Verbinderanordnung für Verwendung mit der Einfügeschaltung offenbart wurde, daß andere versetzte Verbinderanordnungen unter Verwendung einzelner oder doppelter Verbinderanordnungen verwendet werden könnten. Es wird daher für den Fachmann offenbar sein, daß andere Änderungen und Abwandlungen an der Erfindung, wie sie in diesen Unterlagen beschrieben wurde, vorgenommen werden könnten, ohne vom Bereich der Erfindung abzuweichen, wie sie beansprucht wird.
Claims (12)
1. Vorrichtung zum zeitweiligen Steuern des Ausgangs eines
Transceivers (10) auf einer Schaltungsplatine (100),
welcher Ausgang ansonsten durch eine Vorspannungsschaltung
(15) gesteuert wird, welche Vorrichtung in Verbindung mit
einem versetzten elektrischen Verbinder (200, 250)
verwendet wird und isolierte Schaltungsmittel (B1, M1) auf
der Schaltungsplatine (100) aufweist; dadurch
gekennzeichnet, daß der Transceiver (10) mit einem Datenbus
(20) mit offener Senke gekoppelt werden soll, daß der
versetzte elektrische Verbinder (200, 250) dazu
ausgebildet ist, zuerst die Schaltungsplatine (100) mit einer
hohen Systemspannungsschiene (59) und dann mit dem Bus (20)
mit offener Senke zu verbinden, und die isolierten
Schaltungsmittel (B1, M2) mit der hohen Systemspannungsschiene
(59) gekoppelt werden, wenn die Schaltungsplatine (100)
mit der hohen Systemspannungsschiene (59) verbunden wird,
und auch mit dem Transceiver (10) gekoppelt sind, daß die
isolierten Schaltungsmittel (B1, M2) zum Steuern des
Ausgangs des Transceivers (10), indem sie schnell eine hohe
Systemspannung von der hohen Systemspannungsschiene (59)
beim Verbinden der Schaltungsplatine (100) mit der hohen
Systemspannungsschiene (59) empfangen, und indem sie die
hohe Systemspannung verwenden, um den Ausgang des
Transceivers (100) innerhalb von höchstens einer Millisekunde,
nachdem der versetzte elektrische Verbinder (200, 250)
die Schaltungsplatine (100) mit der hohen
Systemspannungsschiene (59) verbunden hat, in den Dreizustand
zu versetzen, und bevor der versetzte elektrische
Verbinder (200, 250) mit dem Datenbus (20) verbunden wird, die
Schaltungsplatine (100) mit der hohen
Systemspannungsschiene (59) verbinden; und daß die Vorrichtung weiter
aufweist: Dreizustands-Außerkraftsetzungsmittel (50, 90)
zum Ausschalten der Steuerung des Transceivers durch die
isolierten Schaltungsmittel (B1, M2), nachdem der
elektrische Verbinder den Transceiver (10) auf der
Schaltungsplatine (100) mit dem Datenbus (20) mit offener
Senke verbunden hat und nachdem die Vorspannungsschaltung
(15) voll mit Strom versorgt wird, so daß sie den
Transceiverausgang richtig steuern kann.
2. Vorrichtung nach Anspruch 1, bei dem der Transceiver (10)
einen ersten MOS-Transistor (M1) aufweist, dessen Senke
mit dem Datenbus (20), dessen Gatter mit der
Vorspannungsschaltung (15) und dessen Quelle mit Masse verbunden
ist, und wobei:
die isolierten Schaltungsmittel (B1, M2) zweite MOS-
Transistormittel (M2) aufweisen, die mit dem Gatter des
ersten MOS-Transistors (M1) verbunden sind, welche
zweiten MOS-Transistormittel (M2) zum zeitweiligen
Ausschalten des ersten MOS-Transistors (M1) vorgesehen sind.
3. Vorrichtung nach Anspruch 2, bei der die isolierten
Schaltungsmittel (B1, M2) weiter Puffermittel (B1)
aufweisen, die beim Empfangen der hohen Systemspannung
einschalten, welche Puffermittel (B1) zum Abgeben eines
Signals eines ersten Wertes an das Gatter der zweiten MOS-
Transistormittel (M2) ausgebildet sind.
4. Vorrichtung nach Anspruch 3, bei der:
die zweiten MOS-Transistormittel (M2) mit der Quelle mit
Masse und mit der Senke mit dem Gatter des ersten MOS-
Transistors (M1) verbunden sind, und
die Puffermittel (B1) ein invertierender Puffer sind, der
beim Einschalten der Stromversorgung ein garantiertes
niedriges Eingangssignal empfängt und ein hohes Signal
beim Einschalten der Stromversorgung an das Gatter der
zweiten MOS-Transistormittel (M2) abgibt.
5. Vorrichtung nach einem der Ansprüche 2 bis 4, bei der die
Dreizustands-Außerkraftsetzungsmittel (50, 90) Mittel zum
Verhindern aufweisen, daß die zweiten
MOS-Transistormittel (M2) den ersten MOS-Transistor (M1) ausschalten,
nachdem der elektrische Verbinder (200, 250) den
Transceiver (10) auf der Schaltungsplatine (100) mit dem
Datenbus (20) verbindet, und nachdem die
Vorspannungsschaltung (15) voll mit Strom versorgt ist, so daß sie den
Transceiverausgang richtig steuern kann.
6. Vorrichtung nach Anspruch 5, bei der die Mittel zum
Verhindern logische Steuermittel (50) aufweisen, die mit den
Puffermitteln (B1) verbunden sind, welche logischen
Steuermittel (50) dafür vorgesehen sind, zu bewirken, daß die
Puffermittel (B1) ihren Ausgang in ein Signal eines
zweiten Wertes ändern, der von dem ersten Wert verschieden
ist.
7. Vorrichtung nach einem vorangehenden Anspruch, die weiter
aufweist:
einen Schaltungsplatinenbus (40), der durch den
versetzten elektrischen Verbinder (200, 250) mit der hohen
Systemspannungsschiene (59) gekoppelt ist.
8. Vorrichtung nach Anspruch 7, die weiter aufweist:
Schaltungsmittel (R1, D1), um einen großen Stromfluß vom
Datenbus (20) durch den Schaltungsplatinenbus (40) zu
verhindern, falls ein Versagen der Schaltungsplatine
(100) bewirkt, daß der Schaltungsplatinenbus (40) auf
eine niedrige Spannung herabgezogen wird, welcher große
Stromfluß den Datenbus (20) auf eine niedrige Spannung
herabziehen würde.
9. Vorrichtung nach Anspruch 7 oder 8, bei dem die
isolierten Schaltungsmittel (B1, M2) weiter eine Diode (D2)
aufweisen, die in Reihe mit dem Schaltungsplatinenbus (40)
geschaltet ist, so daß alle Verbindungen zwischen dem
Schaltungsplatinenbus (40) und den Elementen der
Schaltungsplatine (100), die Strom von dem
Schaltungsplatinenbus (40) erfordern und nicht die isolierten
Schaltungsmittel (B1, M2) sind, an Orten entlang dem
Schaltungsplatinenbus (40) angeordnet sind, die verschieden sind von
denen zwischen der Diode (D2) und dem versetzten
elektrischen Verbinder (200, 250).
10. Vorrichtung nach Anspruch 8, bei dem die Schaltungsmittel
einen Widerstand (R1) aufweisen, der zwischen dem
Schaltungsplatinenbus (40) und dem Transceiver (10) gekoppelt
ist.
11. Vorrichtung nach Anspruch 10, bei dem die
Schaltungsmittel weiter eine Diode (D1) aufweisen, die parallel mit
dem Widerstand (R1) gekoppelt ist, welche Diode (D1)
vorzugsweise eine Schottky-Diode aufweist.
12. Vorrichtung nach Anspruch 1, bei dem der Transceiver (10)
einen Treiber-MOS-Transistor (M1), dessen Senke mit dem
Datenbus (20) gekoppelt ist, wodurch die
Vorspannungsschaltungsmittel (15) den Treiber-MOS-Transistor (M1)
steuern, und einen Empfänger (30) aufweist, der mit dem
Datenbus (20) gekoppelt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/504,568 US5568060A (en) | 1995-07-20 | 1995-07-20 | Circuit board insertion circuitry for high reliability backplanes |
PCT/US1996/011335 WO1997004527A1 (en) | 1995-07-20 | 1996-07-05 | Circuit board insertion circuitry for high reliability backplanes |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69619987D1 DE69619987D1 (de) | 2002-04-25 |
DE69619987T2 true DE69619987T2 (de) | 2002-11-14 |
Family
ID=24006828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69619987T Expired - Fee Related DE69619987T2 (de) | 1995-07-20 | 1996-07-05 | Hochzuverlässige Leiterplatteneinfügungsschaltung für Rückwandverdrahtungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US5568060A (de) |
EP (1) | EP0839408B1 (de) |
JP (1) | JPH11510924A (de) |
CA (1) | CA2227376A1 (de) |
DE (1) | DE69619987T2 (de) |
IL (1) | IL122895A (de) |
WO (1) | WO1997004527A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5926032A (en) * | 1995-08-14 | 1999-07-20 | Compaq Computer Corporation | Accommodating components |
US6057702A (en) * | 1995-08-24 | 2000-05-02 | Nec Corporation | Bus driver |
JPH09297642A (ja) * | 1996-05-02 | 1997-11-18 | Fujitsu Ltd | インターフェイス回路 |
JPH10326131A (ja) * | 1997-05-26 | 1998-12-08 | Nec Corp | バスドライバ |
US6054881A (en) * | 1998-01-09 | 2000-04-25 | Advanced Micro Devices, Inc. | Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto |
US6452770B1 (en) * | 2000-05-31 | 2002-09-17 | Lucent Technologies Inc. | Power buss inhibit through data input/output lines |
US6910089B2 (en) * | 2001-06-01 | 2005-06-21 | Hewlett-Packard Development Company, L.P. | Fault tolerant bus for highly available storage enclosure |
US7675325B2 (en) * | 2008-05-02 | 2010-03-09 | Alcatel Lucent | GTL backplane bus with improved reliability |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4044330A (en) * | 1976-03-30 | 1977-08-23 | Honeywell Information Systems, Inc. | Power strobing to achieve a tri state |
JPH0814781B2 (ja) * | 1988-07-18 | 1996-02-14 | 三菱電機株式会社 | Icメモリカード |
US5023488A (en) * | 1990-03-30 | 1991-06-11 | Xerox Corporation | Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines |
EP0490010A1 (de) * | 1990-12-07 | 1992-06-17 | International Business Machines Corporation | Einsteckschaltung für die Verbindung unter Spannung der Karten an Basisleiterplatten |
JP2623374B2 (ja) * | 1991-02-07 | 1997-06-25 | ローム株式会社 | 出力回路 |
US5268592A (en) * | 1991-02-26 | 1993-12-07 | International Business Machines Corporation | Sequential connector |
US5408146A (en) * | 1992-01-31 | 1995-04-18 | Lsi Logic Corporation | High performance backplane driver circuit |
US5334882A (en) * | 1992-12-14 | 1994-08-02 | National Semiconductor | Driver for backplane transceiver logic bus |
US5572395A (en) * | 1993-12-21 | 1996-11-05 | International Business Machines Corporation | Circuit for controlling current in an adapter card |
US5485107A (en) * | 1995-01-09 | 1996-01-16 | Unisys Corporation | Backplane driver circuit |
-
1995
- 1995-07-20 US US08/504,568 patent/US5568060A/en not_active Expired - Lifetime
-
1996
- 1996-07-05 WO PCT/US1996/011335 patent/WO1997004527A1/en active IP Right Grant
- 1996-07-05 IL IL12289596A patent/IL122895A/en not_active IP Right Cessation
- 1996-07-05 DE DE69619987T patent/DE69619987T2/de not_active Expired - Fee Related
- 1996-07-05 JP JP9506707A patent/JPH11510924A/ja not_active Ceased
- 1996-07-05 EP EP96923666A patent/EP0839408B1/de not_active Expired - Lifetime
- 1996-07-05 CA CA002227376A patent/CA2227376A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP0839408B1 (de) | 2002-03-20 |
JPH11510924A (ja) | 1999-09-21 |
US5568060A (en) | 1996-10-22 |
DE69619987D1 (de) | 2002-04-25 |
IL122895A0 (en) | 1998-08-16 |
EP0839408A4 (de) | 1998-08-19 |
WO1997004527A1 (en) | 1997-02-06 |
IL122895A (en) | 2001-12-23 |
CA2227376A1 (en) | 1997-02-06 |
EP0839408A1 (de) | 1998-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69430492T2 (de) | Eingangs-Buffer und bidirektionaler Buffer für Systeme mit mehreren Spannungen | |
DE69422243T2 (de) | MOS-Ausgangsschaltung mit Schutz gegen Leckströmen | |
EP0090255B1 (de) | Tristate-Treiberschaltung | |
DE10314308B4 (de) | Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren | |
DE69215403T2 (de) | Vorrichtung zur Verbindung einer Last an einer Stromversorgung | |
DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
DE102013205786B4 (de) | Techniken zum Detektieren eines Entfernens eines Verbinders | |
DE3911450C2 (de) | ||
DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
EP1732223B1 (de) | Integrieter Schaltkreis | |
EP0275941B1 (de) | ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik | |
DE69018861T2 (de) | Rechnerbusstruktur, welche das Austauschen von Modulen während des Betriebs ermöglicht. | |
DE60011792T2 (de) | Elektrische/elektronische schaltungsanordnung | |
DE60027899T2 (de) | System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen | |
DE60218367T2 (de) | Rauschunterdrückung beim Schalten der Stromversorgung in einer Audioverstärkerschaltung | |
DE19925374A1 (de) | Schaltungen und Verfahren zum Einstellen eines digitalen Potentials | |
DE69329484T2 (de) | Steuerelektroden-Abschaltkreis für einen Leistungstransistor | |
DE69934048T2 (de) | Hochspannungstolerante und -angepaßte Treiberschaltung | |
DE69619987T2 (de) | Hochzuverlässige Leiterplatteneinfügungsschaltung für Rückwandverdrahtungen | |
DE4221283C2 (de) | CMOS-Ausgangstreiber mit schwimmender Wanne | |
DE102004031278B4 (de) | Vorrichtung zum Detektieren des Anschlusses von Peripheriegeräten an ein Hostsystem | |
DE69803215T2 (de) | Programmierbare speicherzelle | |
DE69934551T2 (de) | Sende-Empfangstreiber mit programmierbarer Flankensteilheit unabhängig vom Herstellungsverfahren , der Speisespannung und der Temperatur | |
EP0984290A1 (de) | Verfahren zum Betrieb einer integrierten Schaltung | |
DE102006017260A1 (de) | Verfahren zur Schaltkreisüberprüfung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |