DE69614315T2

DE69614315T2 - Operationsverstärker

Info

Publication number: DE69614315T2
Application number: DE69614315T
Authority: DE
Inventors: Kunihiko Iizuka; Masayuki Miyamoto
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-05-30
Filing date: 1996-04-26
Publication date: 2002-05-16
Anticipated expiration: 2016-04-27
Also published as: JPH08330857A; JP3126629B2; EP0746093B1; US5745010A; EP0746093A1; DE69614315D1

Description

GEBIET DER ERFINDUNG

Die Erfindung betrifft einen Operationsverstärker zum Verstärken eines analogen Eingangssignals, und spezieller betrifft sie einen Operationsverstärker mit mehrstufigen Invertern mit CMOS(Complementary Metal Oxide Semiconductor)-Struktur.

HINTERGRUND DER ERFINDUNG

Um Daten zu komprimieren, wenn ein Bild oder Ton übertragen oder aufgezeichnet wird, wird ein analoges Datensignal im Allgemeinen durch einen Mikroprozessor in ein digitales Signal umgesetzt und zur Merkmalsentnahme oder Korrelationserkennung verarbeitet. Um jedoch das Auflösevermögen, wie die Auflösung, zu verbessern, muss der Mikroprozessor eine riesige Datenmenge verarbeiten, was zu einem Anstieg der Kosten und des Energieverbrauchs des Mikroprozessors führt.
Unter diesen Umständen wird einer Technik Aufmerksamkeit geschenkt, die Merkmalsentnahme und Korrelationserkennung auf die folgende Weise ermöglicht: ein analoges Signal wird durch mehrere Abtast/Halte-Schaltungen zeitseriell sequenziell gespeichert, und die Haltespannungen der Abtast/- Halte-Schaltungen werden durch eine analoge Schaltung miteinander verglichen. Ein Beispiel für eine derartige Technik ist in der Offenlegung Nr. 6- 237148 (1994) einer japanischen Patentanmeldung offenbart. Die genannte Anmeldung offenbart eine Struktur zum sequenziellen Übertragen einer Haltespannung über Speicherkondensatoren vom Eingangsende zum Ausgangsende.
In diesem Fall benötigt jedoch jede der kaskadenförmig geschalteten Speicherschaltungen einen Operationsverstärker zum Kompensieren eines Signalpegels, der aufgrund des Speichervorgangs in der vorigen Stufe abgefallen ist. Ein typischer Operationsverstärker dieses Typs ist in der Offenlegung Nr. 7-94957 (1995) einer Japanischen Patentanmeldung offenbart.
Fig. 6 veranschaulicht ein elektrisches Schaltbild eines herkömmlichen Operationsverstärkers 1, der hauptsächlich über drei in Reihe geschaltete Inverter b1, b2 und b3 verfügt. Das Eingangsende des Inverters b3 in der dritten Stufe ist mit dem Ausgangsende des Inverters b2 in der zweiten Stufe verbunden. Er ist auch mit einem hohen Pegel Vdd, wie einer Spannungsversorgungsleitung 2 von 3 (V), und einem niedrigen Pegel Vss, wie einer Spannungsversorgungsleitung 3 von 0 (V), über einen Wiederstand R1 bzw. einen Widerstand R2 verbunden. Die Widerstände R1 und R2 verfügen jeweils über denselben Widerstandswert, und sie bilden einen zur Verstärkungseinstellung dienenden Abgleichswiderstand.
Wie es in Fig. 7 dargestellt ist, verfügt jeder der Inverter b1 bis b3 über CMOS-Struktur mit einem Paar Transistoren: einem Transistor QP in Form eines MOSFET (Metal Oxide Semiconductor Field Effect Transistor) vom p-Typ und einem Transistor QN in Form eines MOSFET vom n-Typ.
Die Gleichspannungscharakteristik betreffend eine Eingangsspannung Vin in Bezug auf eine Ausgangsspannung Vo genügt beim auf die obige Weise aufgebauten Operationsverstärker 1 einer wie folgt wiedergegebenen Beziehung:
Vo - Vref = -A(Vin - Vref) (1)
wobei Vref eine Betriebsspannung ist, die dazu dient, Vo = Vin herzustellen, und wobei A das Produkt aus den Verstärkungsfaktoren der Inverter b1-b3 jeweils in der ersten bis dritten Stufe ist.
Fig. 8 veranschaulicht eine beispielhafte Struktur des Operationsverstärkers 1, wenn zusätzlich eine Rückkopplungsstruktur vorhanden ist. In der Zeichnung repräsentiert c0 ein Rückkopplungs-Kapazitätselement, und c1 repräsentiert ein auf den Eingang koppelndes Kapazitätselement. Auch repräsentiert sw einen in den Ausgangszustand umgeschalteten Schalter zum Verhindern eines ungebundenen Potenzials jedes Kapazitätselements seitens des Inverters b1. So ist, wenn der Schalter sw offen ist, die Gleichspannungscharakteristik der Eingangsspannung Vin in Bezug auf die Ausgangsspannung Vo wie folgt wiedergebbar:
Vo - Vref = -(c1/c0)·(Vin - Vref) (2)
Andererseits wird, wenn die Inverter b1 bis b3 mit mikroskopischer Struktur in einer integrierten Schaltung hergestellt werden, die Verzögerungszeit zwischen dem Eingang und dem Ausgang so kurz, dass die Inverter b1 bis b3 selbst bei einem Eingangssignal mit relativ niedriger Frequenz zu schwingen beginnen. Ein herkömmliches Verfahren zum Verhindern einer derartigen unerwünschten Schwingung besteht darin, ein Lastkapazitätselement c1 mit ausreichend großer Kapazität zwischen dem Ausgangsende des Inverters b3 in der letzten Stufe und der Spannungsversorgungsleitung 3 zu platzieren, wie es in den Fig. 6 und 8 dargestellt ist.
Das Kapazitätselement c1 mit großer Kapazität stabilisiert die Eingangsspannung Vin auf einen spezifizierten Pegel, jedoch verlängert es auch die als Einschwingzeit bekannte Zeit, die dazu erforderlich ist, dass sich die Ausgangsspannung Vo auf einen speziellen Pegel stabilisiert, oder es wird der effektive Strom zum Stabilisieren der Ausgangsspannung Vo erhöht. Dies verlangsamt die Betriebsgeschwindigkeit der Schaltung und führt dazu, dass der Operationsverstärker für ein Signal hoher Frequenz nicht betreibbar ist.
Die folgende Beschreibung beschreibt das obige Problem weitergehend. In Fig. 9 ist ein Ersatzschaltbild für ein Kleinsignal im Operationsverstärker 1 der Fig. 6 dargestellt. In der Zeichnung repräsentiert cdi (nachfolgend gilt i = 1, 2, 3, solange nichts Anderes speziell angegeben ist) eine parasitäre Kapazität zwischen dem Eingang und dem Ausgang (Gate-Drain-Kapazität) des Inverters bi in der Stufe i, und csi repräsentiert eine parasitäre Eingangskapazität, die in Fig. 10 dargestellt ist. Es ist zu beachten, dass die parasitäre Eingangskapazität cs1 des Inverters b1 in der ersten Stufe so klein ist, dass sie in Fig. 9 weggelassen ist. Auch repräsentiert gmi den Vorwärtsleitwert des Inverters bi, und gdi repräsentiert den Kehrwert des Ausgangswiderstands r des Inverters bi, wobei jeder dieser Werte durch die jeweilige folgende Gleichung aufgefunden wird:
gm = ∂Id/∂Vg = 2K·(W/L)·(Vgs - Vth) (3)
gd = 1/r = ∂Id/∂Vd = λId/(1 + λVds) (4)
wobei der Drainstrom Id des MOSFET wie folgt definiert ist:
Id = K·(W/L)·(Vgs - Vth)²·(1 + λVds) (5)
wobei K eine Konstante ist, die durch die Form des MOSFET bestimmt ist, W die Gateweite ist und L die Gatelänge des MOSFET ist, Vgs die Gate-Source- Spannung ist, Vth die effektive Schwellenspannung ist, Vds die Drain- Source-Spannung ist und λ ein Konversionskoeffizient betreffend die Kanallänge ist.
Gemäß dem Stromerhaltungsgesetz gelten die folgenden Beziehungen an jedem der Punkte a, b und c in Fig. 9:
ia1 + ia2 + ia3 + ia4 = gml·Vin + (gdl + scs2)Va + scd1(Va - Vin) + scd2(Va - Vb) = 0 (6)
ib1 + ib2 + ib3 + ib4 = gm2·Va + (gd2 + scs3)Vb + scd2(Vb - Va) + scd3(Vb - Vo) = 0 (7)
ic1 + ic2 + ic3 = scd3(Vo - Vb) + gm3·Vb + (gd3 + scl)Vo = 0. (8)
Durch Lösen der Gleichungen 6 bis 8 wird eine Übertragungsfunktion h(s) wie folgt aufgefunden:
h(s) = h0·{(1-s/sz1)·(1-s/sz2)·(1-s/sz3)} /{(1-s/sp1)·(1-s/sp2)·(1-s/sp3)} (9)
wobei h0 eine Gleichspannungsverstärkung ist, die wie folgt wiedergebbar ist:
h0 = -(gm1·gm2·gm3)/(gd1·gd2·gd3) (10)
Wenn drei Lösungen der folgenden Gleichung:
a0s³ + als² + a2s + a3)9 (11)
wie folgt angenähert werden:
a0s + a1 = 0 (sp3)
a1s + a2 = 0 (sp2)
a2s + a3 = 0 (sp1) (12)
sind ein Nullpunkt sz und ein Pol sp jeweils wie folgt wiedergebbar:
sp1 = -(gd1·gd2·gd3) /(cd3·gd1·gd2 + c1·gd1·gd2 + cd2·gd1·gd3 + cd3·gd1·gd3 + cs3·gd1·gd3 + cd1·gd2·gd3 + cd2·gd2·gd3 + cs2·gd2·gd3 + cd2·gd3·gm2 + cd3·gd1·gm3) (13)
sp2 = -(cd3·gd1·gd2 + c1·gd1·gd2 + cd2·gd1·gd3 + cd3·gd1·gd3 + cs3·gd1·gd3 + cd1·gd2·gd3 + cd2·gd2·gd3 + cs2·qd2·gd3 + cd2·gd3·gm2 + cd3·gd1·gm3) /cd2·cd3·gd1 + cd2·c1·gd1 + cd3·c1·gd1 + cd3·cs3·gd1 + c1·cs3·gd1 + cd1·cd3·gd2 + cd2·cd3·gd2 + cd1·c1·gd2 + cd2·c1·gd2 + cd3·cs2·gd2 + c1·cs2·gd2 + cd1·cd2·gd3 + cd1·cd3·gd3 + cd2·cd3·gd3 + cd2·cs2·gd3 + cd3·cs2·gd3 + cd1·cs3·gd3 + cd2·cs3·gd3 + cs2·cs3·gd3 + cd2·cd3·gm2 + cd2·c1·gm2 + cd1·cd3·gm3 + cd2·cd3·gm3 + cd3·cs2·gm3) (14)
sp3 = -(cd2·cd3·gd1 + cd2·c1·gd1 + cd3·c1·gd1 + cd3·cs3·gd1 + c1·cs3·gd1 + cd1·cd3·gd2 + cd2·cd3·gd2 + cd1·c1·gd2 + cd2·c1·gd2 + cd3·cs2·gd2 + c1·cs2·gd2 + cd1·cd2·gd3 + cd1·cd3·gd3 + cd2·cd3·gd3 + cd2·cs2·gd3 + cd3·cs2·gd3 + cd1·cs3·gd3 + cd2·cs3·gd3 + cs2·cs3·gd3 + cd2·cd3·gm2 + cd2·c1·gm2 + cd1·cd3·gm3 + cd2·cd3·gm3 + cd3·cs2·gm3) /(cd1·cd2·cd3 + cd1·cd2·c1 + cd1·cd3·c1 + cd2·cd3·c1 + cd2·cd3·cs2 + cd2·c1·cs2 + cd3·c1·cs2 + cd1·cd3·cs3 + cd2·cd3·cs3 + cd1·c1·cs3 + cd2·c1·cs3 + cd3·cs2·cs3 + c1·cs2·cs3) (15)
sz1 = gm1/cd1
sz2 = gm2/cd2
sz3 = gm3/cd3 (16)
Ferner wird unter der Annahme f0«sp2 ein GB-Produkt f0, das eine Bandbreite anzeigt, in der die Verstärkung Eins erzielbar ist, wie folgt auffindbar:
f0 = -(gm1·gm2·gm3) /(cd3·gd1·gd2 + c1·gd1·gd2 + cd2·gd1·gd3 + cd3·gd1·gd3 + cs3·gd1·gd3 + cd1·gd2·gd3 + cd2·gd2·gd3 + cs2·gd2·gd3 + cd2·gd3·gm2 + cd3·gd1·gm3) (17)
Da demgemäß cl»cdi, dl»csi, gmi, gd2»gd1, gd3 gelten, wird Folgendes erhalten, wenn der erste Pol sp1 durch das kapazitive Element cl bestimmt wird und die Verstärkung unter Verwendung der Widerstände r1 und r2 kontrolliert wird: sp1 = -gd3/cl (18)
sp2 = -gd1/{cd2·(gm²/gd2) + cd2 +cs2 + cd1} (19)
f0 = (gm1·gm2·gm3)/(cl·gd1·gd2). (20)
Thus, let gd1 = gd3 = 14u, gd2 = 37u, gm1 = gm3 = 200u, gm2 = 100u,
Wenn gd1 = gd3 = 14u, gd2 = 37u, gm1 = gm3 = 200um gm2 = 100u, cdi = 10&supmin;¹&sup5;(F), csi = 5 · 10&supmin;¹&sup5;(F) und cl = 1(pF) angenommen werden, erhält man sp1 -2(MHz), sp2 = -200(MHz), f0 1,2(GHz) und h0 500. Jedoch ist die Annahme f0«csp2 nicht erfüllt, und das tatsächliche GB-Produkt f0 ist kleiner als der obige berechnete Wert.
Die Fig. 11(a) und 11(b) zeigen Bode-Diagramme der simulierten Charakteristik des Operationsverstärkers 1 bei den obigen Bedingungen. Hierbei ergibt sich in Fig. 11(a) f0 = 203 (MHz), und die entsprechende Phasenspannung Φm ergibt sich zu Φm = 8,6(º) in Fig. 11(b). Daher beginnt der Operationsverstärker 1 leicht zu schwingen. Genauer gesagt, ist es, wenn das kapazitive Element cl verkleinert wird, aus Gleichung 18 ersichtlich, dass sich der erste Pol sp1 weiter vom Ursprung entfernt und sich dem zweiten Pol sp2 nähert, wodurch die Phasenspanne Φm kleiner wird.
Andererseits ist es bekannt, dass die folgende Beziehung erfüllt sein muss, um für eine ausreichende Phasenspanne zu sorgen:
2·f0 < sp2 (21)
Unter diesen Bedingungen ist es aus Gleichung 19 erkennbar, dass der zweite Pol sp2 abhängig von der parasitären Eingangskapazität cs2 des Inverters b2 beträchtlich variiert. So wird z. B. cs2 = 15(fF) erhalten, wenn die Gateleitungskapazität 10(fF) ist, und demgemäß wird sp2 = 200(MHz) erhalten. Demgemäß ist es aus Gleichung 20 und den obigen Bedingungen ersichtlich, dass die Beziehung cl < 12(pF) gelten muss, damit f0 ≤ 100(MHz) erhalten wird.
Ferner sei der Betriebsstrom des Inverters B3 40(uA), wodurch cl = 12(pF) erhalten wird, und demgemäß wird die Durchsetzrate als folgende aufgefunden:
{40(uA)·1(us)}/12(pF) 3(V/us) (22)
Dies bedeutet, dass dann, wenn die Ausgangsschwankungsbreite des Operationsverstärkers 1 z. B. den Wert 1(V) aufweist, dieser Operationsverstärker 1 mit einem Signal mit einer Frequenz von 3 (MHz) oder mehr nicht arbeiten kann.
Wie erläutert, wird das kapazitive Element cl herkömmlicherweise groß bemessen, um für eine ausreichende Phasenspanne Φm zu sorgen, was nicht nur die Durchsetzrate senkt, sondern auch dafür sorgt, dass der Operationsverstärker bei einem hochfrequenten Signal nicht betreibbar ist.
Außerdem offenbart IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. 27, Nr. 12, 1. Dezember 1992, Seiten 1709-1716, XP000329019 ESCHAUZIER R G H ET AL: "A 100-MHz 100-dB OPERATIONAL AMPLIFIER WITH MULTIPATH NESTED MILLER COMPENSATION STRUCTURE" eine Anordnung mit mindestens drei seriell verbundenen invertierenden Verstärkerstufen. Ein jeweiliger Rückkopplungskondensator nimmt eine Rückführung vom Ausgang der letzten Verstärkerstufe zum Eingang jeder seriell verbundenen Verstärkerstufe aus. Außerdem ist jeder invertierende Verstärker mit Betriebsspannungsquelle-Leitungen mit jeweiligen Pegeln verbunden.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der Erfindung, einen in einem hochfrequenten Bereich betreibbaren Operationsverstärker zu schaffen.
Gemäß der Erfindung ist diese Aufgabe durch einen Operationsverstärker gelöst, wie er im Anspruch 1 definiert ist. Vorteilhafte Weiterentwicklungen der Erfindung sind Gegenstand der beigefügten abhängigen Ansprüche.
Genauer gesagt, sind bei einem Operationsverstärker, der einen Signalpegel zwischen den Stufen von Abtast/Halte-Schaltungen kompensiert, die ein analoges Eingangssignal zeitseriell abtasten, um ein Merkmal zu entnehmen und um die Korrelation desselben zu erfassen, die jeweiligen Umkehr- oder invertierenden Verstärker in einer ungeraden Anzahl von Stufen, die nicht kleiner als drei ist, miteinander verbunden, um den Ausgang des Umkehrverstärkers in der letzten Stufe des Verstärkers mit dem Eingang des Umkehrverstärkers in der ersten Stufe zu verbinden, und zwischen dem Eingangs- und dem Ausgangsende mindestens eines der Umkehrverstärker ist ein kapazitives Rückkopplungselement vorhanden.
Herkömmlicherweise wird eine Schwingung der Inverter dadurch verhindert, dass ein kapazitives Lastelement großer Kapazität angebracht wird, damit der Ausgangsstrom größer als der Rückkopplungsstrom wird. Bei der Erfindung wird jedoch eine Schwingung, unter bester Ausnutzung des Miller-Effekts, unter Verwendung eines kapazitiven Rückkopplungselements verhindert, das ausreichend kleine Kapazität im Vergleich zu der des kapazitiven Lastelements aufweist, um dadurch den Operationsverstärker mit hohem Ansprechverhalten zu versehen und ihn demgemäß für ein hochfrequentes Signal betreibbar zu machen.
Anders gesagt, sorgt der Miller-Effekt dafür, dass der Rückkopplungsstrom vom kapazitiven Element so erscheint, als wäre er um den Verstärkungsfaktor eines betroffenen Inverters erhöht. Demgemäß kann die Kapazität des kapazitiven Elements, das ein Schwingen der Inverter verhindert, gesenkt werden. Im Ergebnis erhält der Operationsverstärker ein hohes Ansprechverhalten, weswegen er für ein hochfrequentes Signal betreibbar wird.
Für ein vollständigeres Verständnis der Art und der Vorteile der Erfindung ist auf die folgende detaillierte Beschreibung in Zusammenhang mit den beigefügten Zeichnungen Bezug zu nehmen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt ein elektrisches Schaltbild eines Operationsverstärkers gemäß einer beispielhaften Ausführungsform der Erfindung;
Fig. 2 ist ein elektrisches Schaltbild, das die Struktur eines beispielhaften Inverters des Operationsverstärkers zeigt;
Fig. 3 ist ein beispielhaftes Ersatzschaltbild für ein Kleinsignal des Operationsverstärkers;
Fig. 4(a) und 4(b) sind Kurvenbilder, die die Frequenzcharakteristik des Operationsverstärkers zeigen;
Fig. 5(a) bis 5(c) sind jeweilige Kurvenbilder, die den Ausgangssignalverlauf eines Stufeneingangssignals in den erfindungsgemäßen Operationsverstärker bzw. einen herkömmlichen Operationsverstärker zeigen;
Fig. 6 ist ein elektrisches Schaltbild eines typischen herkömmlichen Operationsverstärkers;
Fig. 7 ist ein elektrisches Schaltbild, das die Struktur eines Inverters beim obigen Operationsverstärker zeigt;
Fig. 8 ist eine elektrisches Schaltbild, das eine beispielhafte Struktur des Operationsverstärkers der Fig. 6 zeigt, wenn zusätzlich eine Rückkopplungsstruktur vorhanden ist;
Fig. 9 ist ein Ersatzschaltbild für ein Kleinsignal des Operationsverstärkers der Fig. 6;
Fig. 10 ist ein elektrisches Schaltbild eines Inverters zum Erläutern einer parasitären Kapazität im Ersatzschaltbild der Fig. 9; und
Fig. 11(a) und 11(b) sind Kurvenbilder, die die Frequenzcharakteristik des Operationsverstärkers der Fig. 6 zeigen.

BESCHREIBUNG DES AUSFÜHRUNGSBEISPIELS

Unter Bezugnahme auf die beigefügten Zeichnungen beschreibt die folgende Beschreibung eine beispielhafte Ausführungsform der Erfindung.
Fig. 1 ist ein elektrisches Schaltbild eines beispielhaften Operationsverstärkers 11 gemäß der Erfindung. Dieser Operationsverstärker 11 verfügt hauptsächlich über drei Inverter B1, B2 und B3, die in Reihe geschaltet sind. Ein kapazitives Rückkopplungselement CC und ein Widerstand R2 sind zwischen das Eingangs- und Ausgangsende des Inverters B3 in der dritten Stufe geschaltet, und das Eingangsende des Inverters B2 in der zweiten Stufe ist mit einem hohen Pegel Vdd, wie einer Spannungsversorgungsleitung 12 von 3(V), und einem niedrigen Pegel Vss, wie einer Spannungsversorgungsleitung 13 von 0(V), über einen Widerstand R1 bzw. einen Widerstand R2 verbunden. Ein mit dem Eingang gekoppeltes kapazitives Element C1 ist auf der Seite des Eingangsendes des Operationsverstärkers 11 vorhanden, und das Eingangs- und das Ausgangsende des Operationsverstärkers 11 sind über ein kapazitives Rückkopplungselement C0 und einen Schalter SW miteinander verbunden. Der Schalter SW ist in den Ausgangszustand geschaltet, um ein ungebundenes Potenzial jedes kapazitiven Elements seitens des Inverters B1 zu verhindern.
Fig. 2 ist ein elektrisches Schaltbild des Operationsverstärkers 11, das die Struktur des Inverters Bi (i = 1, 2, 3) zeigt. Jeder Inverter Bi verfügt über CMOS-Struktur mit einem Paar von Transistoren: einem Transistor QPi in Form eines MOSFET vom p-Typ und einem Transistor QNi in Form eines MOSFET vom n-Typ.
Sowohl am MOSFET QPi als auch am MOSFET QNi wird eine Eingangsspannung Vin oder die Ausgangsspannung des vorangehenden Inverters, unmittelbar eine Stufe zuvor, in den Gateanschluss eingegeben, während am Drainanschluss ein Ausgangssignal herausläuft. Im Fall des MOSFET QPi ist der Sourceanschluss mit der Spannungsversorgungsleitung 12 vom hohen Pegel Vdd verbunden, während der Sourceanschluss im Fall des MOSFET QNi mit der Spannungsversorgungsleitung 13 des niedrigen Pegels Vss verbunden ist.
In Fig. 3 ist das Ersatzschaltbild für ein Kleinsignal im Operationsverstärker 11 mit der obigen Struktur dargestellt. In der Zeichnung repräsentiert Cd1 eine parasitäre Kapazität zwischen dem Eingang und dem Ausgang (Gate-Drain-Kapazität), und Cs1 repräsentiert eine parasitäre Eingangskapazität des Inverters B1 in der Stufe i, wie in Fig. 10 dargestellt. Es ist zu beachten, dass jedoch die parasitäre Eingangskapazität Cs1 des Inverters B1 in der ersten Stufe so klein ist, dass sie in Fig. 3 weggelassen ist. Auch ist Gml der Vorwärtsleitwert des Inverters B1, und Gd1 ist der Kehrwert des Ausgangswiderstands des Inverters B1, wobei sich jeder der Werte aus den obigen Gleichungen 3 bzw. 4 ergibt. Es ist zu beachten, dass nachfolgend alleine CC verwendet wird, da CC»cd3 gilt. Ferner repräsentiert CL eine am Ausgangsende erzeugte Lastkapazität, während der Operationsverstärker 11 tatsächlich betrieben wird.
Gemäß dem Stromerhaltungsgesetz gilt an jedem der Punkte A, B und C in Fig. 3 das Folgende:
IA1 + IA2 + IA3 + IA4 = Gm1·Vin + (Gd1 + sCs2)VA + sCd1(VA - Vin) + scd2(VA - VB) = 0 (23)
IB1 + IB2 + IB3 + IB4 = Gm2·VA + (Gd2 + sCs3)VB + sCd2(VB - VA) + (1/sCC + R2)&supmin;¹·(VB - Vo) = 0 (24)
IC1 + IC2 + IC3 = sCd3(Vo - VB) + Gm3·VB + (Gd3 + sCL)Vo = 0 (25)
Durch Lösen der Gleichungen 23 bis 25 wird eine Übertragungsfunktion H(s) wie folgt aufgefunden:
H(s) = H0·{(1-s/SZ1)·(1-s/SZ2)·(1-s/SZ3)} /{(1-s/SP)·(1-s/SP2)·(1-s/SP3)·(1-s/SP4)} (26)
wobei H0 die wie folgt wiedergegebene Gleichspannungsverstärkung ist:
H0 = -(Gm1·Gm2·Gm3)/(Gd1·Gd2·Gd3) (27)
Ungefähre Wiedergabewerte für einen Nullpunkt SZ und einen Pol SP sind jeweils wie folgt wiedergebbar:
SP1 = -(Gd1·Gd2·Gd3) /(CC·Gd1·Gd2 + CL·Gd1·Gd2 + Cd2·Gd1·Gd3 + CC·Gd1·Gd3 + Cs3·Gd1·Gd3 + Cd1·Gd2·Gd3 + Cd2·Gd2·Gd3 + Cs2·Gd2·Gd3 + Cd2·Gd3·Gm2 + CC·Gd1·Gm3 + CC·Gd1·Gd2·Gd3·RZ) (28)
SP2 = -(CC·Gd1·Gd2 + CL·Gd1·Gd2 + Cd2·Gd1·Gd3 + CC·Gd1·Gd3 + Cs3·Gd1·Gd3 + Cd1·Gd2·Gd3 + Cd2·Gd2·Gd3 + Cs2·Gd2·Gd3 + Cd2·Gd3·Gm2 + CC·Gd1·Gm3 + CC·Cd1·Gd2·Cd3·RZ) /(Cd2·CC·Cd1 + Cd2·CL·Cd1 + CC·CL·Cd1 + CC·Cs3·Gd1 + CL·Cs3·Gd1 + Cd1·CC·Gd2 + Cd2·CC·Gd2 + Cd1·CL·Gd2 + Cd2·CL·Gd2 + CC·Cs2·Cd2 + CL·Cs2·Gd2 + Cd1·Cd2·Gd3 + Cd1·CC·Cd3 + Cd2·CC·Cd3 + Cd2·Cs2·Gd3 + CC·Cs2·Gd3 + Cd1·Cs3·Gd3 + Cd2·Cs3·Gd3 + Cs2·Cs3·Cd3 + Cd2·CC·Cm2 + Cd2·CL·Cm2 + Cd1·CC·Cm3 + Cd2·CC·Cm3 + CC·Cs2·Gm3 + CC·CL·Gd1·Cd2·R2 + Cd2·CC·Gd1·Cd3·RZ + CC·Cs3·Cd1·Cd3·RZ + Cd1·CC·Cd2·Gd3·RZ + Cd2·CC·Gd2·Cd3·R2 + CC·Cs2·Gd2·Gd3·RZ + Cd2·CC·Cd3·Gm2·RZ (29)
SP3 = -(Cd2·CC·Cd1 + Cd2·CL·Cd1 + CC·CL·Cd1 + CC·Cs3·Gd1 + CL·Cs3·Cd1 + Cd1·CC·Gd2 + Cd2·CC·Gd2 + Cd1·CL·Cd2 + Cd2·CL·Gd2 + CC·Cs2·Cd2 + CL·Cs2·Cd2 + Cd1·Cd2·Cd3 + Cd1·CC·Cd3 + Cd2·CC·Cd3 + Cd2·Cs2·Gd3 + CC·Cs2·Gd3 + Cd1·Cs3·Gd3 + Cd2·Cs3·Gd3 + Cs2·Cs3·Cd3 + Cd2·CC·Gm2 + Cd2·CL·Gm2 + Cd1·CC·Cm3 + Cd2·CC·Cm3 + CC·Cs2·Cm3 + CC·CL·Gd1·Gd2·R2 + Cd2·CC·Cd1·Gd3·R2 + CC·Cs3·Gd1·Gd3·RZ + Cd1·CC·Gd2Gd3·RZ + Cd2·CC·Gd2·Gd3·R2 + CC·Cs2·Gd2·Gd3·RZ + Cd2·CC·Gd3·Gm2·R2) /(Cd1·Cd2·CC + Cd1·Cd2·CL + Cd1·CC·CL + Cd2·CC·CL + Cd2·CC·Cs2 + Cd2·CL·Cs2 + CC·CL·Cs2 + Cd1·CC·Cs3 + Cd2·CC·Cs3 + Cd1·CL·Cs3 + Cd2·CL·Cs3 + CC·Cs2·Cs3 + CL·Cs2·Cs3 + Cd2·CC·CL·Gd1·RZ + CC·CL·Cs3·Gd1·R2 + Cd1·CC·CL·Gd2·RZ + Cd2·CC·CL·Gd2·R2 + CC·CL·Cs2·Gd2·RZ + Cd1·Cd2·CC·Gd3·R2 + Cd2·CC·Cs2·Gd3·RZ + Cd1·CC·Cs3·Gd3·R2 + Cd2·CC·Cs3·Gd3·RZ + CC·Cs2·Cs3·Gd3·R2 + Cd2·CC·CL·Gm2·RZ) (30)
SP4 = -(Cd1·Cd2·CC + Cd1·Cd2·CL + Cd1·CC·CL + Cd2·CC·CL + Cd2·CC·Cs2 + Cd2·CL·Cs2 + CC·CL·Cs2 + Cd1·CC·Cs3 + Cd2·CC·Cs3 + Cd1·CL·Cs3 + Cd2·CL·Cs3 + CC·Cs2·Cs3 + CL·Cs2·Cs3 + Cd2·CC·CL·Cd1·R2 + CC·CL·Cs3·Gd1·R2 + Cd1·CC·CL·Gd2·RZ + Cd2·CC·CL·Cd2·R2 + CC·CL·Cs2·Gd2·RZ + Cd1·Cd2·CC·Cd3·R2 + Cd2·CC·Cs2·Gd3·RZ + Cd1·CC·Cs3·Gd3·R2 + Cd2·CC·Cs3·Gd3·RZ + CC·Cs2·Cs3·Gd3·R2 + Cd2·CC·CL·Gm2·RZ) /(Cd1·Cd2·CC·CL·R2 + Cd2·CC·CL·Cs2·RZ + Cd1·CC·CL·Cs3·R2 + Cd2·CC·CL·Cs3·RZ + CC·CL·Cs2·Cs3·R2) (31)
SDZ1 = Gml/Cd1
SZ2 = Gm2/Cd2
SZ3 = Gm3/(CC-CC·Gm3·RZ) (32)
Ferner wird das die Bandbreite mit der Verstärkung Eins angebende GB-Produkt F0 wie folgt aufgefunden:
F0 = -(Gm1·G2·Gf2) /(CC·Gd1·Gd2 + CL·Gd1·Gd2 + Cd2·Gd1·Gd3 + CC·Gd1·Gd3 + Cs3·Gd1·Gd3 + Cd1·Gd2·Gd3 + Cd2·Gd2·Gd3 + Cs2·Gd2·Gd3 + Cd2·Gd3·Gm2 + CC·Gd1·Gd3 + CC·Gd1·Gd2·Gd3·RZ) (33)
Daher gilt:
SP1 = -(Gd2·Gd3)/(CC·Gm3) (34)
SP2 = -Gm³/CL (35)
SP3 = -Gd1/(Cd1 + Cd2 + Cs2) (36)
SZ3 = Gm3/{CC(1-Gm3·RZ)} (37)
Aus Gleichung 34 ist es ersichtlich, dass der Miller-Effekt dafür sorgt, dass die Kapazität des kapazitiven Elements CC, gesehen vom Ausgangsende des Inverters B2 in der zweiten Stufe her, so erscheint, als wäre sie um den Verstärkungsfaktor des Inverters B3 in der dritten Stufe erhöht. Demgemäß enthält die Übertragungsfunktion H(s) den ersten Pol SP1 an der durch die Gleichung 34 angegebenen Position.
So wird Gd2 = Gd3 erhalten, wenn der Inverter B2 in der zweiten Stufe und der Inverter B3 in der dritten Stufe dieselbe Struktur aufweisen. Dann wird, um die Position des ersten Pols SP1 des Operationsverstärkers 1 in Fig. 6 mit der des ersten Pols SP1 in Übereinstimmung zu bringen, die Kapazität des kapazitiven Elements CC auf solche Weise bestimmt, dass das Folgende erfüllt ist:
(GM3/Gd3)·CC = c1 (38)
Da im Fall eines üblichen CMOS-Inverters (Gm3/Gd3) = einige Zehn gilt, ist die zum Verhindern einer Schwingung vorhandene Lastkapazität CL auf einige Zehntel von Eins gesenkt. Im Ergebnis kann der Operationsverstärker die Operationsgeschwindigkeit erhöhen, und er wird mit einem hochfrequenten Signal betreibbar.
Außerdem enthält, wie es durch die Gleichung 35 angegeben ist, die Übertragungsfunktion H(s) den zweiten Pol SP2, der durch die Lastkapazität CL bestimmt ist, wie sie während des tatsächlichen Betriebs des Operationsverstärkers 11 erzeugt wird. So wird, wenn die Lastkapazität CL übermäßig groß wird, die Phasenspanne Φm verringert, und der Inverter B1 beginnt, leicht zu schwingen. Um dieses Problem zu beseitigen, ist in der Rückkopplungsschleife bei der Erfindung der Widerstand RZ in Reihe mit dem kapazitiven Element CC vorhanden. Demgemäß kann der zweite Pol SP2 dadurch am Nullpunkt SZ3 aufgehoben werden, dass der Widerstandswert des Widerstands RZ so eingestellt wird, dass SP2 = SZ3 gilt, anders gesagt dadurch, dass aus den Gleichungen 35 und 37 die folgende Gleichung hergeleitet wird:
-1/CL = 1/{CC(1-Gm3·RZ)} (39)
Im Ergebnis stimmt der dritte Pol SP3 mit dem zweiten Pol überein, und unter der Annahme, dass F0«SP3 gilt, wird das GB-Produkt F0, das die Bandbreite mit der Verstärkung 1 angibt, wie folgt aufgefunden:
F0 (Gml·Gm2)/(CC·Gd1) (40)
So kann das GB-Produkt F0 dadurch eingestellt werden, dass der Kehrwert Gd1 des Ausgangswiderstands des Inverters B1 erhöht wird, anders gesagt, die Verstärkung gesenkt wird.
Wenn z. B. W/L des MOSFET QPi den Wert 7,6(um) aufweist, W/L des MOSFET ANi den Wert 2,2(um)/1,5(um) aufweist und Gd1 = 44u, Gd2 = Gd3 = 4u, Gmi = 120u, CC = 0,5(pF), CL = 1(pF), RZ = 25(kΩ) gelten, wird SP2 = S23 -20(MHz), F0 100(MHz) und SP3 = -500(MHz) erhalten.
In den Fig. 4(a) und 4(b) sind Bode-Diagramme der simulierten Frequenzcharakteristik des Operationsverstärkers 11 unter den obigen Bedingungen dargestellt. Im Gegensatz zum Berechnungsergebnis unter Verwendung der ungefähren Ausdrücke ergibt sich in Fig. 4(a) aufgrund des Einflusses eines Pols hoher Ordnung oder dergleichen F0 = 59(MHz), und die entsprechende Phasenspanne Φm ergibt sich in Fig. 4(b) zu Φm = 70(º).
Ferner sind die Fig. 5(a) bis 5(c) Kurvenbilder, die das Ergebnis einer von den Erfindern der vorliegenden Erfindung ausgeführten Simulation zeigen. Fig. 5(b) zeigt den Ausgangssignalverlauf des gemäß Fig. 1 aufgebauten erfindungsgemäßen Operationsverstärkers 11 auf ein in Fig. 5(a) dargestelltes Eingangssignal hin, während Fig. 5(c) den Ausgangssignalverlauf des gemäß Fig. 8 aufgebauten herkömmlichen Operationsverstärkers 1 auf dasselbe Eingangssignal hin zeigt. Hierbei sind die Parameter auf dieselben Werte, wie sie oben angegeben sind, mit der Ausnahme eingestellt, dass die Verstärkung jedes Operationsverstärkers 1 ist und c0 = c1 = C0 = C1 = 1 (pF), CC = 0,5(pF) und RZ = 15(kΩ) gelten. Es ist zu beachten, dass diese Parameter die Berücksichtigung der parasitären Kapazität wiederspiegeln, die abhängig vom Verdrahtungsmuster variiert.
Wie bereits angegeben, kann der nachteilige Effekt des zweiten Pols SP2 auf die Frequenzcharakteristik dadurch, wie in Fig. 4 dargestellt, beseitigt werden, dass der Zweite Pol SP2 mittels des Nullpunkts SZ3 versetzt wird. So nimmt das GB-Produkt F0 zu, und dies gilt auch für die Phasenspanne Φm, wodurch es ermöglicht ist, den in Fig. 5 veranschaulichten Effekt zu erzielen.
Alternativ besteht für die Anzahl der Stufen von Invertern Bi keine Beschränkung auf drei, und es kann sich um eine ungerade Zahl nicht kleiner als fünf handeln. In diesem Fall sind das kapazitive Element CC und der Widerstand RZ für mindestens einen der Umkehrverstärker vorhanden. Ferner können die Widerstände R1 und R2 beliebig für einen Umkehrverstärker in der zweiten Stufe oder darüber hinaus vorhanden sein, wobei der vorangehende Umkehrverstärker, unmittelbar eine Stufe zuvor, vom kapazitiven Element CC und vom Widerstand RZ kein Rückkopplungssignal empfängt. Darüber hinaus besteht für die Anwendung der Erfindung keine Beschränkung auf eine Rückkopplungsstruktur unter Verwendung des kapazitiven Elements C0, sondern die Erfindung kann bei einer anderen Rückkopplungsstruktur unter Verwendung eines Widerstands oder eines induktiven Elements angewandt werden.
Wie erläutert, verfügt ein erster Operationsverstärker bei der Erfindung, der in Reihe geschaltete Umkehrverstärker in einer ungeraden Anzahl von Stufen nicht unter drei enthält und das Ausgangssignal des Umkehrverstärkers in der letzten Stufe an den Eingang des Umkehrverstärkers in der ersten Stufe rückkoppelt, über ein kapazitives Rückkopplungselement, das zwischen dem Eingangs- und dem Ausgangsende mindestens eines der Umkehrverstärker vorhanden ist.
Genauer gesagt, sind bei einem Operationsverstärker, der einen Signalpegel kompensiert, wie er zwischen den Stufen von Abtast/Halte-Schaltungen auftritt, die ein analoges Eingangssignal zeitseriell abtasten, um ein Merkmal zu entnehmen und die Korrelation desselben zu erfassen, die Umkehrverstärker in einer ungeraden Anzahl von Stufen nicht unter drei in Reihe geschaltet, um das Ausgangssignal des Umkehrverstärkers in der letzten Stufe an den Eingang des Umkehrverstärkers in der ersten Stufe rückzukoppeln, und zwischen dem Eingangs- und dem Ausgangsende mindestens eines der Umkehrverstärker ist ein kapazitives Rückkopplungselement vorhanden.
Herkömmlicherweise wird eine Schwingung der Inverter dadurch verhindert, dass ein kapazitives Lastelement großer Kapazität angebracht wird, damit der Ausgangsstrom größer als der Rückkopplungsstrom wird. Bei der Erfindung wird jedoch eine Schwingung, unter bester Ausnutzung des Miller-Effekts, unter Verwendung eines kapazitiven Rückkopplungselements mit ausreichend kleiner Kapazität im Vergleich mit derjenigen der Lastkapazität verhindert, um dadurch den Operationsverstärker mit hohem Ansprechvermögen zu versehen und ihn demgemäß für ein hochfrequentes Signal betreibbar zu machen.
Ein zweiter erfindungsgemäßer Operationsverstärker enthält ferner einen Phasenkompensationswiderstand, der in Reihe zum kapazitiven Element positioniert ist.
Genauer gesagt, ist der Phasenkompensationswiderstand in Reihe zum kapazitiven Element in der Rückkopplungsschleife positioniert.
Demgemäß kann der durch die Lastkapazität am Ausgangsende erzeugte zweite Pol mittels des Nullpunkts versetzt werden, der im Betrieb des Operationsverstärkers durch den Phasenkompensationswiderstand erzeugt wird. Im Ergebnis ist der nachteilige Effekt des zweiten Pols auf die Frequenzcharakteristik beseitigt, und die Phasenspanne kann erhöht werden.
Bei einem dritten erfindungsgemäßen Operationsverstärker (1) ist jeder Umkehrverstärker mit einer ersten Betriebsspannungsquelle-Leitung und einer zweiten Betriebsspannungsquelle-Leitung mit jeweiligen Pegeln verbunden, und (2) der Operationsverstärker enthält ferner einen zur Verstärkungseinstellung dienenden Abgleichwiderstand, so dass das Eingangsende mindestens eines der Umkehrverstärker in der zweiten Stufe oder dahinter, dessen vorangehender Umkehrverstärker unmittelbar eine Stufe zuvor nicht mit dem kapazitiven Element versehen ist, über einen ersten und einen zweiten Widerstand mit jeweils demselben Widerstandswert mit der ersten bzw. der zweiten Betriebsspannungsquelle-Leitung verbunden ist.
Genauer gesagt, ist jeder Umkehrverstärker mit der ersten und zweiten Betriebsspannungsquelle-Leitung mit jeweiligem Pegel verbunden, wobei die eine z. B. über einen Pegel von 3(V) und die andere über 0(V) verfügt. Unter diesen Bedingungen ist ein Abgleichwiderstand mit gleichen Widerstandswerten, der zur Verstärkungseinstellung dient, so vorhanden, dass er die erste und die zweite Betriebsspannungsquelle-Leitung mit dem Eingangsende mindestens eines der Umkehrverstärker in der zweiten Stufe oder dahinter verbindet, dessen vorangehender Umkehrverstärker unmittelbar eine Stufe zuvor kein Rückkopplungssignal vom kapazitiven Element empfängt.
Ein vierter erfindungsgemäßer Operationsverstärker enthält Umkehrverstärker in drei Stufen, und der Abgleichwiderstand ist für das Eingangsende des Umkehrverstärkers in der zweiten Stufe vorhanden, während zwischen dem Eingangs- und dem Ausgangsende des Umkehrverstärkers in der dritten Stufe eine Rückkopplung ausgeführt wird.
Kurz gesagt, sind Umkehrverstärker in drei Stufen vorhanden, und die Rückkopplung wird mit dem Umkehrverstärker in der dritten Stufe ausgeführt, während der Abgleichwiderstand für das Eingangsende des Umkehrverstärkers in der zweiten Stufe vorhanden ist.
Demgemäß kann die Bandbreite mit der Verstärkung Eins abhängig vom Widerstandswert des Abgleichwiderstands eingestellt werden.
Bei einem fünften erfindungsgemäßen Operationsverstärker besteht jeder Umkehrverstärker aus einem Paar von Feldeffekttransistoren in Form eines CMOS(complementary metal oxide semiconductor)-Transistors.
Kurz gesagt, besteht jeder Umkehrverstärker aus einem CMOSFET.
Demgemäß kann die Struktur zum Verhindern von Schwingungen vorzugsweise bei einem Inverter mit mikroskopischer CMOS-Struktur mit kurzer Verzögerungszeit zwischen dem Eingang und dem Ausgang angewandt werden. Im Ergebnis kann die Erfindung vorzugsweise bei einem Inverter mit mikroskopischer CMOS-Struktur mit kurzer Verzögerungszeit zwischen dem Eingang und Ausgang, der demgemäß leicht zu schwingen beginnt, angewandt werden.
Nachdem die Erfindung auf diese Weise beschrieben wurde, ist es ersichtlich, dass sie auf viele Arten variiert werden kann. Derartige Variationen sind nicht als Abweichung vom Schutzumfang der Erfindung anzusehen, und alle Modifizierungen, wie sie dem Fachmann ersichtlich sind, sollen im Schutzumfang der folgenden Ansprüche enthalten sein.

Claims

1. Operationsverstärker mit:

- invertierenden Verstärkern (B1, B2, B3), die in einer ungeraden Anzahl von Stufen nicht kleiner als drei in Reihe miteinander verbunden sind;

- einer Einrichtung (C0) zum Rückkoppeln des Ausgangssignals des invertierenden Verstärkers in der letzten Stufe an den Eingang des invertierenden Verstärkers in der ersten Stufe;

- wobei jeder invertierende Verstärker (B1, B2, B3) mit einer Betriebsspannungsquelle-Leitung (12) und einer zweiten Betriebsspannungsquelle-Leitung (13) verbunden ist, die über einen jeweiligen Pegel (Vdd, Vss) verfügen; dadurch gekennzeichnet, dass

- zwischen dem Eingangs- und dem Ausgangsende mindestens eines beliebigen der invertierenden Verstärker (B1, B2, B3) ein kapazitives Rückkopplungselement (CC) vorhanden ist, das eine ausreichend kleine Kapazität im Vergleich mit derjenigen eines kapazitiven Lastelements aufweist;

- seriell zum kapazitiven Rückkopplungselement (CC) ein Phasenkompensationswiderstand (RZ) angeordnet ist und

- das Eingangsende mindestens eines der invertierenden Verstärker (B1, B2, B3) in der zweiten oder einer höheren Stufe, dessen vorangehender invertierende Verstärker unmittelbar eine Stufe zuvor nicht mit dem kapazitiven Rückkopplungselement (CC) versehen ist, mit der ersten und zweiten Betriebsspannungsquelle-Leitung über einen ersten Widerstand (R1) bzw. einen zweiten Widerstand (R2) mit jeweils demselben Widerstandswert verbunden ist, wobei dieser erste und zweite Widerstand (R1, R2) als Verstärkungseinstellungseinrichtung dienen.

2. Operationsverstärker nach Anspruch 1, bei dem:

- die Anzahl der Stufen der invertierenden Verstärker (B1, B2, B3) drei ist;

- der Phasenkompensationswiderstand (RZ) für das Ausgangsende des invertierenden Verstärkers (B3) in der dritten Stufe vorhanden ist und

- das kapazitive Rückkopplungselement (CC) zwischen dem Eingangs- und dem Ausgangsende des invertierenden Verstärkers (B3) in der dritten Stufe vorhanden ist.

3. Operationsverstärker nach Anspruch 1, bei dem:

- die Anzahl der Stufen der invertierenden Verstärker drei ist;

- der Phasenkompensationswiderstand (RZ) am Ausgangsende des invertierenden Verstärkers (B3) in der dritten Stufe vorhanden ist und

- das kapazitive Rückkopplungselement (CC) und der Phasenkompensationswiderstand (RZ), die miteinander verbunden sind, zwischen dem Eingangs- und dem Ausgangsende des inveartierenden Verstärkers (B3) in der dritten Stufe vorhanden sind.

4. Operationsverstärker nach einem der vorstehenden Ansprüche, bei dem jeder invertierende Verstärker (B1, B2, B3) aus einem Paar Feldeffekttransistoren (QP1, QN1, QP2, QN2, QP3, QN3) zusammengesetzt ist, von denen jeder ein CMOS(complementary metal oxide semiconductor)-Transistor ist.