-
GEBIET DER ERFINDUNG
-
Die vorliegende Erfindung bezieht
sich auf ein Verfahren zum Testen eines elektronischen Schaltkreises,
welcher zumindest einen ersten Flipflop mit einer Mutter- und Tochtereinheit,
die über
einen Signalweg mit einer steuerbaren Kopplung miteinander verbunden
sind, aufweist, wobei das Verfahren einen Ruhestromtest mindestens
des ersten Flipflops vorsieht. Die vorliegende Erfindung bezieht sich
weiterhin auf einen Schaltkreis mit einem solchen Flipflop.
-
DER ERFINDUNG ZU GRUNDE
LIEGENDER, ALLGEMEINER STAND DER TECHNIK
-
Ein statischer Flipflop stellt einen
wichtigen Baustein bei der Konstruktion digitaler, integrierter CMOS-Schaltkreise
dar. Ein typischer, digitaler, integrierter CMOS-Schaltkreis kann mehrere tausend Flipflops
enthalten. Ein typischer, Mutter- und Tochtereinheit umfassender
Flipflop weist einen Master-Speicherflipflop und einen Slave-Speicherflipflop auf,
welche durch ein Übertragungsgatter
miteinander verbunden sind. Jeder der Speicherflipflops weist ein
jeweiliges, weiteres Übertragungsgatter
auf, um ein Einschreiben und Speichern der Daten zu ermöglichen.
Bei betrieblichem Einsatz des Flipflops können die Mutter- und Tochtereinheit
durch komplementäre
Steuerung der Übertragungsgatter
abwechselnd Daten aufnehmen oder speichern, um den Eingang des Flipflops
von dessen Ausgang funktional zu trennen.
-
Statische Flipflops, wie zum Beispiel
in CMOS vorgesehen, teilen sämtlich
das gleiche Problem, nämlich,
dass bestimmte Überbrückungsfehler, welche
Haftfehler hervorrufen, durch Ruhestrommessungen, ebenfalls als
IDDQ-Test bezeichnet, ohne spezielle Maßnahmen
nicht festgestellt werden können. Überbrückungsfehler
werden als der einzige wichtige, für Ausbeuteverlust verantwortliche
Herstellungsfehler angesehen. Es sind spezielle Testentwurfmaßnahmen
erforderlich, um eine Ermittlung solcher Fehler in Flipflops durch
IDDQ-Tests zu ermöglichen. IDDQ-Tests
sind als Qualitätsverbesserungskomplement zu
Boolean-Tests anerkannt, und es herrscht unter Experten die Meinung,
dass die durch IDDQ-Prüftechniken erreichte Qualität nicht
durch andere Prüfverfahren
erreicht wird.
-
Die nicht vorveröffentlichte Europäische Patentanmeldung
0 633 530 der gleichen Anmelderin lehrt die Umwandlung einer sequentiellen
Logikschaltung in eine kombinatorische Logikschaltung. Diese Umwandlung
ermöglicht
das Testen von Flipflop-Schaltungen
sowie das Abtasten von Kettenstromkreisen unter Anwendung von IDDQ-Prüftechniken,
um Überbrückungsfehler
und Oberflächenfehler zu
ermitteln. Die Fähigkeit
von Flipflops, in eine kombinatorische Logikschaltung umkehrbar
konvertibel zu sein, reduziert die Testkomplexität signifikant und verbessert
die Fehlererfassung wesentlich. Im Grunde macht die Umwandlung in
eine kombinatorische Schaltung den Flipflop transparent. Ein, durch
einen Fehler erzeugter, logischer Konflikt wird durch den Dateneingang
des Flipflops aufrechterhalten. Die Testkomplexität wird drastisch
reduziert, wenn komplette Flipflopketten transparent gemacht werden.
-
Bei dem in der zuvor erwähnten Europäischen Patentanmeldung
0 633 530 erörterten
Prüfverfahren
können
Mutter- und Tochtereinheit gleichzeitig die Logik kombinatorisch
und daher zum IDDQ-Test geeignet machen.
Es ist ein zusätzlicher Schaltkreis
erforderlich, um diese Umwandlung in den transparenten Zustand zu
ermöglichen.
So sieht der zusätzliche
Schaltkreis zum Beispiel eine unabhängige Steuerung des Taktsignals
sowie dessen logischen Komplements vor. Diese Konfiguration macht
für jeden
Flipflop doppelte Taktleitungen erforderlich und erhöht daher
die Kosten und beeinträchtigt
die Zeitkritikalität
der Konstruktion, da eine korrekte Zeitbeziehung zwischen dem Taktsignal
und dem logischen Komplement desselben in dem gesamten Schaltkreis
sichergestellt sein muss. In Bezug auf weitere Einzelheiten und
alternative Methoden zur Implementierung von Mitteln zur reversiblen Änderung
eines sequentiellen Schaltkreises in einen kombinatorischen Schaltkreis
wird auf die obige Europäische
Patentanmeldung 0 633 530 verwiesen.
-
AUFGABE DER ERFINDUNG
-
Es ist unter anderem Aufgabe der
vorliegenden Erfindung, die Testkomplexität und die Kosten weiter zu
reduzieren. Weiterhin ist es Aufgabe der Erfindung, einen IDDQ-Test von Flipflops unter Reduzierung
des zusätzlichen
Schaltkreises zu ermöglichen.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Zu diesem Zweck sieht die vorliegende
Erfindung eine Testmethode, wie in Anspruch 1 beschrieben, vor.
-
Spezifische, widerstandsarme Überbrückungsfehler
in einem Master-Slave-Flipflop
können durch
IDDQ-Tests nicht ermittelt werden, außer, wenn der
Flipflop gemäß dem in
der Europäischen
Patentanmeldung 0 633 530 zitierten Verfahren transparent gemacht
wird. Für
dieses Verfahren ist jedoch ein zusätzlicher Schaltkreis erforderlich,
um die Transparenz zu bewirken.
-
An dieser Stelle sei erwähnt, dass
der IDDQ-Test eines Flipflops ebenfalls
aus dem US-Patent US-A-5 057 774, insbesondere aus 4 und deren detaillierter Beschreibung,
wonach eine Anordnung mit einem testfähigen Flipflop offenbart wird, bekannt
ist.
-
Die Erfindung basiert unter anderem
auf der Erkenntnis, dass es nicht erforderlich ist, den Flipflop oder
Flipflopketten transparent zu machen, wenn die Kopplung zwischen
Mutter- und Tochtereinheit unidirektional ist.
-
Die steuerbare Kopplung wird normalerweise
durch ein Übertragungsgatter
implementiert. Ein solcher bidirektionaler Weg zwischen der Mutter-
und Tochtereinheit ermöglicht
jedoch ein Überschreiben der
Muttereinheit, z. B. durch einen Überbrückungsfehler in der Tochtereinheit,
während
der Datenübertragung
von der Mutter- zur Tochtereinheit. Das Überschreiben erfolgt als eine
Folge eines Spannungskonflikts während
dieser Übergangsphase
und bleibt in einem Ruhezustand unerkannt. Der Erfinder hat festgestellt,
dass, wenn die steuerbare Kopplung zwischen der Mutter- und Tochtereinheit
zumindest bei Testen unidirektional ist, der Spannungskonflikt bestehen
bleibt, ohne sich dabei auf die Daten der Muttereinheit auszuwirken,
und daher bei einem IDDQ-Test nachweisbar
ist.
-
Ein Flipflop mit Mutter- und Tochtereinheit, welche
durch einen Pufferkreis verkoppelt sind, ist aus US-Patent 5 189
315, ausgegeben an Akata, bekannt. Der Pufferkreis sperrt die Muttereinheit
gegen unerwünschten
Einfluss der Tochtereinheit und macht den Flipflop für höhere Taktfrequenzen
als bei ungepufferten Flipflops erreichbar geeignet. Dieses Dokument
zum Stand der Technik spricht jedoch nicht die Testfähigkeit
eines solchen Schaltkreises, geschweige denn die Anwendung von IDDQ-Techniken, an. Die vorliegende Erfindung
erkennt die Tatsache, dass ein Flipflop mit einer unidirektionalen
Kopp lung zwischen Mutter- und Tochtereinheit zum Testen unter Anwendung
einer Ruhestrommethode hoch geeignet ist.
-
Die unidirektionale Kopplung kann
einen Pufferkreis in Reihe mit einem bidirektionalen Schalter aufweisen.
Zum Beispiel ist der Pufferkreis durch einen konventi onellen CMOS-Wechselrichter
und der Schalter durch ein konventionelles Übertragungsgatter dargestellt.
Alternativ weist die unidirektionale Kopplung einen Puffer mit einem
ersten, mit der Muttereinheit verbundenen Eingang, einem, mit der
Tochtereinheit verbundenen Ausgang und einem Steuereingang zur Aktivierung
des Puffers auf. Die korrekte Aktivierung und Deaktivierung sieht
die gleiche Funktion wie die Steuerung des Übertragungsgatters vor. Es
kann ein Schaltwechselrichter als ein solcher Puffer verwendet werden.
-
Zur Vervollständigung wird auf „Metastability Behavior
of CMOS ASIC Flip-Flops in Theory and Test", J. U. Horstmann et al., IEEE Journal
of Solid State Circuits, Band 24, Nr. 1, Febr. 1989, Seiten 146–157, insbesondere 13(b), verwiesen. Dieses Dokument zeigt
Schaltwechselrichter, welche in einem Master-Slave-Flipflop statt
der üblichen Übertragungsgatter
durchweg verwendet werden, um die Metastabilität zu reduzieren. Ein Schaltwechselrichter
ist ein konventioneller CMOS-Wechselrichter, welcher über komplementär taktgesteuerte
Transistoren zwischen dessen Versorgungsanschlüssen geschaltet ist. Nicht
nur die Kopplung zwischen der Mutter- und Tochtereinheit, sondern
auch die Schalter in der Mutter- und Tochtereinheit setzen sich
aus einem solchen Schaltwechselrichter zusammen. Bei der Erfindung
ist jedoch vorzugsweise lediglich die Kopplung zwischen der Mutter-
und Tochtereinheit unidirektional, wobei die Mutter- und Tochtereinheit
jeweils einen bidirektionalen Schalter aufweisen. Durch die Schaltwechselrichter
ist bei der Konstruktion nach dem Stand der Technik eine größere Anzahl
zusätzlicher
Transistoren und Taktsteuerungsstufen als bei dem in der Erfindung
beschriebenen Schaltkreis erforderlich. Auch dieses bekannte Dokument
spricht nicht das Problem der Testfähigkeit an.
-
Wie oben erwähnt, hat der Erfinder erkannt, dass
die Steuerfähigkeit
des Puffers der unidirektionalen Kopplung bei dem Betrieb des Flipflops
eine große
Rolle spielt. Die Steuerfähigkeit
hält bei
einem Spannungskonflikt, welcher durch einen IDDQ-nachweisbaren Fehler
hervorgerufen wird, den Ruhestrom aufrecht und ermöglicht während des
normalen, betrieblichen Einsatzes ein Überschreiben der Tochtereinheit.
Folglich hat der Erfinder erkannt, dass nicht die Steuerfähigkeit
der Muttereinheit für das
Testen und den betrieblichen Einsatz wichtig sind, sondern die Steuerfähigkeit
des Puffers relevant ist. Daher werden die Wechselrichter der Muttereinheit
besser außerhalb
des zwischen dem Eingang und Ausgang des Flipflops verlaufenden
Signalwegs gehalten, um die Laufzeitverzögerung in einem Flipflop mit
unidirektionaler Kopplung zu reduzieren. Bei dem Flipflop von Akata,
auf den oben verwiesen wurde, weist der Signalweg einen Hauptwechselrichter auf,
was in einer zusätzlichen,
unnötigen
Lautzeitverzögerung
resultiert. Gemäß der vorliegenden
Erfindung ist ein Schaltkreis, wie in Anspruch 3 definiert, vorgesehen.
-
KURZBESCHREIBUNG DER ZEICHNUNG
-
Ausführungsbeispiele der Erfindung
sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben.
Es zeigen:
-
1 – ein Diagramm
eines typischen Flipflops nach dem Stand der Technik;
-
2 – ein Diagramm
eines Flipflops mit unidirektionaler Kopplung, welcher zur Darstellung
der vorliegenden Erfindung dient;
-
3 – ein Diagramm
eines Flipflops mit unidirektionaler Kopplung und optimiertem Signalweg gemäß der vorliegenden
Erfindung; sowie
-
4 – ein Diagramm
einer Flipflopkette.
-
In der gesamten Zeichnung sind annähernd gleiche
oder entsprechende Merkmale durch gleiche Bezugszeichen gekennzeichnet.
-
DETAILLIERTE AUSFÜHRUNGSBEISPIELE
-
1 zeigt
ein Diagramm eines elektronischen Schaltkreises 100 mit
einem typischen Flipflop 102. Flipflop 102 ist
ein Einphasentakt-Master-Slave-Flipflop. Flipflop 102 weist
ein Übertragungsgatter TG1,
welches mit Eingang D verbunden ist, eine Muttereinheit, welche
sich aus Wechselrichtern 104 und 106 und einem
bidirektionalen Schalter, d. h. einem Übertragungsgatter TG2, einem Übertragungsgatter TG3,
zusammensetzt, sowie eine Tochtereinheit, welche sich aus Wechselrichtern 108 und 110 sowie einem
bidirektionalem Schalter, d. h. einem Übertragungsgatter TG4, zusammensetzt,
auf. Übertragungsgatter
TG1 bis TG4 sind taktgesteuert.
-
Bei einem schwachen Taktsignal sind
die Übertragungsgatter
TG1 und TG4 leitend und die Übertragungsgatter
TG2 und TG3 blockiert, während bei
einem starken Taktsignal die Übertragungsgatter TG2
und TG3 leitend und die Übertragungsgatter TG1
und TG4 blockiert sind. Bei einem schwachen Taktimpuls übernimmt
Muttereinheit 104/106/TG2 Daten von Eingang D,
während
Tochtereinheit 108/110/7G4 ihre zuvor übernonunenen
Daten speichert. Ist der Taktimpuls stark, übernimmt Muttereinheit 104/106/TG2
keine Daten von Eingang D mehr, und Tochtereinheit 108/110/TG4
wird für
neue Daten, welche von Muttereinheit 104/106/TG2
zugeführt werden,
empfänglich
ge macht. Bei einem fehlerfreien Flipflop nimmt Tochtereinheit 108/110/TG4
einen Zustand entsprechend den von Muttereinheit 104/106/TG2
erhaltenen Daten an.
-
Angenommen, dass zwischen einem Knoten s1
in Tochtereinheit 108/110/TG4 und einem Versorgungsanschluss
VDD (nicht dargestellt) oder einem Versorgungsanschluss
VSS (nicht dargestellt) ein widerstandsarmer Überbrückungsfehler
vorliegt, wodurch ein Haftfehler an Logikpegel 1 bzw. ein Haftfehler
an Logikpegel 0 hervorgerufen wird. An dem positiven Übergang
des Taktimpulses wechseln Übertragungsgatter
TG1 und TG4 von einem leitenden Zustand in einen Sperrzustand und Übertragungsgatter TG2
und TG3 von einem Sperrzustand in einen leitenden Zustand. Knoten
m2 beginnt, Knoten s1, welcher gerade noch über Übertragungsgatter TG4 von Knoten
Q angesteuert wurde, anzusteuern. Der Eingang zu Knoten m2 wird
durch Knoten ml bestimmt. Knoten ml selbst durchläuft eine Übergangsphase, da Übertragungsgatter
TG1 sich abschaltet und Übertragungsgatter
TG2 sich einschaltet. Daher weist Knoten ml eine begrenzte Steuerfähigkeit
auf. In einem fehlerfreien Fall ermöglicht eine positive Rückkopplung über ein
Paar antiparallel geschaltete Wechselrichter, dass Flipflop 102 diese Übergangsphase
durchlaufen kann. Nun wird Knoten s1 auf Grund dieses Überbrückungsfehlers
je nach den Umständen
konstant auf den VDD- oder VSS-Pegel
gebracht. Liegt an Knoten s1 ein widerstandsarmer Überbrückungsfehler
vor, ist die Steuerfähigkeit
des Fehlers wesentlich stärker
als diese von Knoten m2. Infolgedessen wird Muttereinheit 104/106/TG2
durch den Steuerfehler durch Übertragungsgatter
TG3 überschrieben.
Die Operation gleicht der Schreiboperation, welche in einer SRAM-Zelle
durchgeführt wird.
In einem stationären
Zustand fließt
kein Strom, und der Fehler wird folglich nicht durch bekannte IDDQ-Prüftechniken
nachgewiesen. Ebenso können weitere Überbrückungs-
und Gateoxidfehler in Tochtereinheit 108/110/TG4
vorliegen, welche nicht durch IDDQ-Messungen
ermittelt werden. Zur Durchführung eines
sensiblen IDDQ-Tests ist ein zusätzlicher
Schaltkreis zur unabhängigen
CLOCK- und CLOCK-BAR-Steuerung erforderlich, um Flipflop 102,
wie in EP-A-0 633 530 erläutert,
transparent zu machen. Die Spannungsprüfung der oben erwähnten Fehler hängt von
Parametern der Schaltkreisebene und Kontrollierbarkeitsanforderungen
ab.
-
2 zeigt
ein Diagramm eines elektronischen Schaltkreises 200 mit
einem Flipflop 202, welcher für einen IDDQ-Test
geeignet ist, ohne dass es erforderlich ist, den Flipflop mit einem
weiteren Schaltkreis zu versehen. Funktionell entspricht Flipflop
202 dem oben erwähnten
Akata-Schaltkreis. Gehen wir erneut davon aus, dass, wie unter Bezugnahme
auf 1 erörtert, ein Überbrückungsfehler
an Knoten s1 vorliegt. Der Überbrü ckungsfehler
in Tochtereinheit 108/110/TG4 ist IDDQ-nachweisbar,
wenn ein Überschreiben
von Muttereinheit 104/106/TG2 durch den Fehler
verhindert wird. Wird Muttereinheit 104/106/TG2
nicht überschrieben,
wird der logische Konflikt aufrechterhalten. Dieses kann erreicht
werden, indem die Kopplung zwischen Muttereinheit 104/106/TG2
und Tochtereinheit 108/110/TG4 unidirektional
gemacht wird. Es sei erwähnt,
dass in Flipflop 102 von 1 die
Kopplung lediglich aus Übertragungsgatter
TG3, welches bidirektional ist, besteht. Eine unidirektionale Kopplung
zwischen der Mutter- und Tochtereinheit wird zum Beispiel durch einen
zusätzlichen
Wechselrichter 204 zwischen Knoten m2 und Übertragungsgatter
TG3, wie in 2 dargestellt,
vorgesehen. Angenommen, dass Eingang D auf einem logischen Zustand
L gehalten wird, während
der Taktimpuls ebenfalls schwach ist. Knoten m4 befindet sich dann
ebenfalls auf dem L-Pegel. Danach wird der Taktimpuls in den logischen
Zustand H geschaltet. Die Änderung
des Taktimpulses bewirkt, dass Übertragungsgatter
TG3 zu leiten beginnt. Infolgedessen wird ein logischer Konflikt
zwischen Knoten m4, welcher von Wechselrichter 204 auf
L-Pegel gesetzt wird, und Knoten s1, welcher durch den Überbrückungsfehler
auf H-Pegel gesetzt wird, herbeigeführt. Dieser Konflikt wird so
lange aufrechterhalten, wie der Taktimpuls in einem logischen Zustand
H ist. In diesem Taktzustand fließt ein Ruhestrom nachweisbarer
Stärke,
in der Größenordnung
von mA, von dem VDD-Versorgungsanschluss über Knoten
s1 in Wechselrichter 204 zu VSS.
-
Es sei erwähnt, dass die Polaritäten der
Ausgangssignale Q und QBAR in 2 im
Vergleich zu diesen der Ausgangssignale in 1 bei jeweiliger Entnahme an den Ausgängen von
Wechselrichtern 110 und 108 gewechselt haben.
Ausgangssignal Q kann Knoten s1, d. h. zwischen Übertragungsgatter TG3 und Wechselrichter 108,
entnommen werden.
-
Flipflop 202 weist Wechselrichter 104 und 204 auf,
welche auf dem Signalweg von Eingang D zu Ausgang Q (bzw. Q-BAR)
in Reihe geschaltet sind. Da Wechselrichter 204 nun die
Steuerfähigkeit zur
Steuerung von Tochtereinheit 108/110/TG4 vorsieht,
zeigt Wechselrichter 104 eine Laufzeitverzögerung,
muss jedoch nicht auf dem Signalweg vorhanden sein. Um verzögerungskritische
Situationen zu handhaben, wird die Konfiguration von Flipflop 202 modifiziert,
so dass die Laufzeitverzögerung
wesentlich reduziert wird.
-
3 zeigt
ein Diagramm eines Schaltkreises 300 mit einem Flipflop 302 mit
modifizierter Konfiguration. In Muttereinheit 104/106/TG2
werden Wechselrichter 104 und 106 nun beide in
die Rückführungsleitung
zwischen Knoten m2 und Knoten ml geschaltet. Tests zeigen, dass
die Laufzeitverzögerung
von Flipflop 302 gegenüber
Flipflop 202 um etwa 30% reduziert wird. Die Summe von
Einstellzeit und Laufzeitverzögerung
von Flipflop 302 wird gegenüber Flipflop 202 um
etwa 20% reduziert und gleicht in etwa dieser für Flipflop 102.
-
4 ist
ein Diagramm eines Schaltkreises 400 mit hintereinander
geschalteten Flipflops 402 und 404. Flipflops 402 und 404 sind
insofern erweiterte Versionen von Flipflop 302, als Eingänge von Wechselrichtern 406 und 408 jeweils
mit einem Ausgang der Tochtereinheit von Flipflops 402 und 404 verbunden
sind. Wechselrichter 406 ist mit einem Ausgang an Eingang
D von Flipflop 404 angeschlossen. Es sei erwähnt, dass
sowohl die Mutter- als auch die Tochtereinheit von Flipflops 402 und 404 die
gleiche Konfiguration aufweist. Zum Beispiel weist Flipflop 402 einen
Puffer, z. B. Wechselrichter 204, welcher mit dem Ausgang
der Muttereinheit verbunden ist, sowie einen Puffer, z. B. Wechselrichter 406,
welcher mit dem Ausgang der Tochtereinheit verbunden ist, auf. Bei
der Kopplung zwischen der Tochtereinheit von Flipflop 402 und
der Muttereinheit von Flipflop 404 spielt Wechselrichter 406 die
gleiche Rolle wie Wechselrichter 204 zwischen der Mutter- und Tochtereinheit
des gleichen Flipflops 402. Infolgedessen ermöglicht Wechselrichter 406 einen
IDDQ-Nachweis eines Haftfehlers in der Muttereinheit
von Flipflop 404.
-
Das Gewinn-Bandbreite-Produkt eines
Flipflops ist ein Maß,
wie schnell sich der Flipflop von einem metastabilen Zustand erholt.
Verschiedene Parameter (z. B. Schwellenspannungen, Transistor-Seitenverhältnisse,
Substratdotierung) können
optimiert werden, um das Gewinn-Bandbreite-Produkt eines Flipflops
zu verbessern. Das Gewinn-Bandbreite-Produkt
eines Flipflops mit begrenzten Transistorgrößen kann durch Reduzierung
der RC-Zeiten, welche bei Laden und Entladen der Innen- und Außenknoten
notwendig sind, verbessert werden. Daher ist ein besseres metastabiles
Verhalten von Flipflop 302 als bei diesem von Flipflop 202 zu
erwarten. Verbesserungen der Flipflop- und Auffangspeicher-Metastabilität wurden
im Zusammenhang mit der Verwendung von getakteten Wechselrichtern
an Stelle von Übertragungsgattern
erwähnt.
Jedoch sind solche Ausführungen
auf Grund ihrer größeren Transistoranzahl
und reduzierter, maximaler Kippfrequenz bei Logikdesignern nicht
populär.
Ferner kann das Fenster zwischen Einstell- und Haltezeit ebenfalls
als Metastabilitätsfenster
bezeichnet werden. Das Verhalten eines Flipflops gegenüber einer
Datenänderung in
diesem Fenster wird nicht definiert. Eine Datenänderung in diesem Fenster kann
daher zur Metastabilität
führen.
Die Breite dieses Fensters könnte
bei einem robusten Flipflop durch eine Güteziffer dargestellt sein.
Da Flipflops 202 und 302 wesentlich kürzere Einstell-
und Haltezeiten als der konventionelle Flipflop 102 vorsehen,
weisen Flipflops 202 und 302 im Vergleich zu dem
konventionellen Flipflop 102 wesentlich kleinere Metastabilitätsfenster
auf. Zusammenfassend bietet der IDDQ-testfähige Flipflop 302 eine
ausgezeichnete Alternative zu Hochleistungs-Flipflop-Konfigurationen.
-
Die 1 bis 3 zeigen Schaltkreise 100, 200 und 300 mit
jeweils mindestens einem Flipflop 102, 202 und 302.
Ein integrierter, digitaler oder hybrider Schaltkreis weist typischerweise
mehrere tausend Flipflops auf. Zum Zwecke einer deutlicheren Darstellung
wurde lediglich ein einziger Flipflop näher dargestellt. Des Weiteren
zeigen die 1 bis 4 Wechselrichter lediglich
als Funktionsdarstellungen. Es versteht sich von selbst, dass weitere
invertierende Logikgatter, wie zum Beispiel NAND-Gatter und NOR-Gatter, stattdessen
verwendet werden könnten.