DE69521844T2 - "hochgeschwindigkeitsvergleicher mit zwei differentialverstärkerstufen und einer verriegelungsstufe" - Google Patents
"hochgeschwindigkeitsvergleicher mit zwei differentialverstärkerstufen und einer verriegelungsstufe"Info
- Publication number
- DE69521844T2 DE69521844T2 DE69521844T DE69521844T DE69521844T2 DE 69521844 T2 DE69521844 T2 DE 69521844T2 DE 69521844 T DE69521844 T DE 69521844T DE 69521844 T DE69521844 T DE 69521844T DE 69521844 T2 DE69521844 T2 DE 69521844T2
- Authority
- DE
- Germany
- Prior art keywords
- differential
- section
- differential amplifier
- transistor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
- Die vorliegende Erfindung betrifft einen Vergleicher mit zwei Differentialverstärkern und einem Zwischenspeicher-Schaltkreis, welcher in einem Analog-Digital-Umwandler (A/D-Umwandler) eingesetzt werden kann.
- Für gewöhnlich weist ein Vergleicher einen Differentialverstärker und einen Zwischenspeicher-Schaltkreis für das Zwischenspeichern der Ausgangssignale des Differentialverstärkers auf, wobei jedoch ein hoher Energieverbrauch erforderlich ist.
- Zur Reduzierung des Energieverbrauchs weist ein erster Vergleicher des Stands der Technik einen Differentialverstärker auf einer Vorstufe vor dem herkömmlichen Differentialverstärker auf (siehe M. Hotta u. a., "Ein 150 mV 8-Bit Videofrequenz- A/D-Umwandler", IEEE Journal der Festkörperschaltkreise, Band SC-21, Nr. 2, Seiten 318 bis 323, April 1986). Dies wird später noch ausführlich beschrieben.
- Beim ersten Vergleicher des Stands der Technik kann allerdings die Betriebsgeschwindigkeit des Zwischenspeicherabschnitts nicht erhöht werden, und aus diesem Grund kann die Betriebsgeschwindigkeit des Vergleichers nicht erhöht werden.
- Zur Erhöhung der Betriebsgeschwindigkeit weist ein zweiter Vergleicher des Stands der Technik Pufferspeicher vom Emitterfolger-Typ auf, welche mit dem Zwischenspeicherabschnitt verbunden sind (siehe T. Wakimoto u. a. "Si-Bipolar-2GHz 6-Bit Flash-A/D-Umwandlungs-LSI-Schaltungen", IEEE Journal über Festkörperschaltkreise, Band 23, Nr. 6, Dezember 1988). Dies wird später ausführlich beschrieben.
- Beim zweiten Vergleicher des Stands der Technik ist die Betriebsgeschwindigkeit des Zwischenspeicherabschnitts jedoch immer noch gering, und deshalb ist die Betriebsgeschwindigkeit des Vergleichers ebenfalls immer noch niedrig.
- Es ist eine Aufgabe der vorliegenden Erfindung, einen Hochgeschwindigkeits-Vergleicher mit zwei Differentialverstärkerabschnitten und einem Zwischenspeicherabschnitt zu schaffen.
- Gemäß der vorliegenden Erfindung schaltet in einem Vergleicher, der einen ersten Differentialverstärkerabschnitt für die Verstärkung der Potentialdifferenz zwischen Eingangssignalen, einen zweiten Differentialverstärker für die Verstärkung der Potentialdifferenz zwischen den Ausgangssignalen des ersten Differentialverstärkerabschnitts, sowie einen Zwischenspeicherabschnitt für die positive Rückkopplung der Ausgangssignale des zweiten Verstärkerabschnitt zu diesem zurück aufweist, ein erster Differential-Schalterschaltkreis abwechselnd den zweiten Differentialverstärkerabschnitt und den Zwischenspeicherabschnitt, und ein zweiter Differential-Schalt-Schaltkreisabschnitt schaltet abwechselnd den ersten Differential- Verstärkerabschnitt und den Zwischenspeicherabschnitt. Aus diesem Grund können die beiden Differentialverstärker deaktiviert werden, wenn der Zwischenspeicherabschnitt aktiviert ist. Als ein Ergebnis kann die Betriebsgeschwindigkeit des Zwischenspeicherabschnitts erhöht werden, und somit kann die Betriebsgeschwindigkeit des Vergleichers erhöht werden.
- Die vorliegende Erfindung ergibt sich deutlicher aus der nachfolgenden Beschreibung im Vergleich zum Stand der Technik mit Bezug auf die anliegenden Zeichnungen.
- Fig. 1 ein Schaltkreisdiagramm, das einen ersten Vergleicher des Stands der Technik zeigt;
- Fig. 2A bis Fig. 2D Zeittafeln zur Erklärung des Betriebs des Vergleichers von Fig. 1;
- Fig. 3 ein Schaltkreisdiagramm, das einen zweiten Vergleicher des Stands der Technik zeigt;
- Fig. 4 ein Schaltkreisdiagramm, das eine erste Ausführungsform des Vergleichers gemäß der vorliegenden Erfindung zeigt;
- Fig. 5A bis Fig. 5D Zeittafeln zur Erklärung des Betriebs des Vergleichers von Fig. 1;
- Fig. 6 ein Schaltkreisdiagramm, das eine zweite Ausführungsform des Vergleichers gemäß der vorliegenden Erfindung zeigt;
- Fig. 7 ein Schaltkreisdiagramm, das eine dritte Ausführungsform des Vergleichers gemäß der vorliegenden Erfindung zeigt;
- Fig. 8 ein Schaltkreisdiagramm, das eine vierte Ausführungsform des Vergleichers gemäß der vorliegenden Erfindung zeigt;
- Fig. 9 ein Schaltkreisdiagramm, das eine fünfte Ausführungsform des Vergleichers gemäß der vorliegenden Erfindung zeigt;
- Fig. 10 ein Schaltkreisdiagramm, das eine sechste Ausführungsform des Vergleichers gemäß der vorliegenden Erfindung zeigt;
- Fig. 11 ein Schaltkreisdiagramm, das eine Modifikation des Vergleichers von Fig. 4 zeigt;
- Fig. 12 ein Schaltkreisdiagramm, das eine weitere Modifikation des Vergleichers von Fig. 4 zeigt;
- Fig. 13 ein Schaltkreisdiagramm, das eine Modifikation des Vergleichers von Fig. 6 zeigt;
- Fig. 14 ein Schaltkreisdiagramm, das eine Modifikation des Vergleichers von Fig. 7 zeigt;
- Fig. 15 ein Schaltkreisdiagramm, das eine Modifikation des Vergleichers von Fig. 8 zeigt;
- Fig. 16 ein Schaltkreisdiagramm, das eine Modifikation des Vergleichers von Fig. 9 zeigt; und
- Fig. 17 ein Schaltkreisdiagramm, das eine Modifikation des Vergleichers von Fig. 10 zeigt.
- Bevor nun die bevorzugten Ausführungsformen beschrieben werden, werden die Vergleicher des Stands der Technik mit Bezug auf die Fig. 1 und 2 beschrieben.
- In Fig. 1, in welcher ein erster Vergleicher des Stands der Technik (siehe das M. Hotta-Dokument) dargestellt ist, bezeichnet das Bezugszeichen 1 einen ersten Differentialverstärkerabschnitt, der von zwei Widerständen R&sub1; und R&sub2; gebildet wird, die mit einer Starkstromversorgung VCC und den Transistoren Q&sub1; und Q&sub2; verbunden sind, wobei die Transistoren mit dem Widerstand R&sub1; bzw. R&sub2; verbundene Kollektoren aufweisen. Darüberhinaus sind die Emitter der Transistoren Q&sub1; und Q&sub2; gemeinsam an eine Konstantstromquelle CS&sub1; angeschlossen, durch welche ein Strom I&sub1; fließt, wobei die Stromquelle mit einer Schwachstromversorgung VEE verbunden ist. Zudem werden die Eingangssignale Vin1 und Vin2 an die Basen der Transistoren Q&sub1; bzw. Q&sub2; geleitet. Auf diese Weise verstärkt der erste Differentialverstärkerabschnitt 1 mit der Konstantstromquelle CS&sub1; immer die Potentialdifferenz zwischen den Eingangssignalen Vin1 und Vin2 zur Erzeugung von Differential-Ausgangssignalen V&sub1; und V&sub2;.
- Darüberhinaus wird in Fig. 1 auch ein zweiter Differentialverstärkerabschnitt 2 durch die Widerstände R&sub3; und R&sub4;, welche mit der Starkstromversorgung VCC verbunden sind, und durch die Transistoren Q&sub3; und Q&sub4;, welche an die Widerstände R&sub3; bzw. R&sub4; angeschlossene Kollektoren aufweisen, gebildet. Ferner sind die Emitter der Transistoren Q&sub3; und Q&sub4; über einen Transistor Q&sub7; mit einer Konstantstromquelle CS&sub2; verbunden, durch welche ein Strom 12 fließt, wobei die Stromquelle mit der Schwachstromversorgung VEE verbunden ist. Weiter werden die Differential-Ausgangssignale V&sub1; und V&sub2; des ersten Differentialverstärkerabschnitts 1 an die Basen der Transistoren Q&sub3; bzw. Q&sub4; geliefert. Somit verstärkt der zweite Differentialverstärkerabschnitt 2 mit der Konstantstromquelle CS&sub2;, wenn der Transistor Q&sub7; eingeschaltet ist, die Potentialdifferenz zwischen den Signalen V&sub1; und V&sub2; zur Erzeugung der Differential-Ausgangssignale V&sub3; und V&sub4;.
- Darüberhinaus wird in Fig. 1 ein Zwischenspeicherabschnitt 3 durch die Widerstände R&sub3; und R&sub4; sowie durch die Transistoren Q&sub5; und Q&sub6;, welche mit dem Widerstand R&sub3; bzw. R&sub4; verbundene Kollektoren aufweisen, gebildet. Ferner sind die Emitter der Transistoren Q&sub5; imd Q&sub6; über den Transistor Q&sub8; mit der Konstantstromquelle CS&sub2; verbunden. Darüberhinaus werden die Differential-Ausgangssignale V&sub3; und V&sub4; des ersten Differentialverstärkerabschnitts 2 an die Basen der Transistoren Q&sub3; bzw. Q&sub4; weitergeleitet, sowie zu den Kollektoren der Transistoren Q&sub4; bzw. Q&sub5;. Auf diese Weise verstärkt der Zwischenspeicherabschnitt 3 mit der Konstantstromquelle CS&sub2;, wenn der Transistor Q&sub8; eingeschaltet ist, die Potentialdifferenz zwischen den Signalen V&sub3; und V&sub4; und koppelt sie zurück zum zweiten Differentialverstärker 2. Als Ergebnis werden die Ausgangssignale V&sub4; und V&sub3; mit Hilfe des aktivierten Zwischenspeicherabschnitts 3 zwischengespeichert und werden als Ausgangssignale Vout1 bzw. Vout2 des Vergleichers von Fig. 1 ausgegeben.
- Die Basen der Transistoren Q&sub7; und Q&sub8; werden durch die komplementären Steuersignale φ&sub1; und φ&sub2; gesteuert, wobei die beiden Steuersignale entgegengesetzte Phasen aufweisen. Da die Transistoren Q&sub7; und Q&sub8; mit der Konstantstromquelle CS&sub2; entweder nur den zweiten Differentialabschnitt 2 oder den Zwischenspeicherabschnitt 3 aktivieren, bilden die Transistoren Q&sub7; und Q&sub8; und die Konstantstromquelle CS&sub2; einen Differential-Schalterschaltkreis 4.
- Der Betrieb des Vergleichers von Fig. 1 ist in den Fig. 2A, 2B, 2C und 2D dargestellt.
- Es sei angenommen, daß die Potentialdifferenz zwischen den Eingangssignalen Vin1 und Vin2 geändert wird, wie es in Fig. 2A dargestellt ist, und die Steuersignale φ&sub1; und φ&sub2; werden gemäß den Fig. 2B und 2C geändert.
- Wenn die Steuersignale φ&sub1; bzw. φ2 hoch bzw. niedrig sind, werden die Transistoren Q&sub7; und Q&sub8; jeweils eingeschaltet bzw. ausgeschaltet, so daß der zweite Differentialverstärkerabschnitt 2 durch die Konstantstromquelle CS&sub1; aktiviert wird und der Zwischenspeicher 3 deaktiviert wird. Aus diesem Grund erfolgt die Steuerung in einem Abtastmodus, d. h. in einem Vergleichsmodus. Als Ergebnis werden die Differential-Ausgangssignale V&sub1; und V&sub2; des ersten Differentialverstärkerabschnitts 1 durch den zweiten Differentialverstärkerabschnitt 2 verstärkt, wie es in Fig. 2D dargestellt ist.
- Als nächstes werden, wenn die Steuersignale φ&sub1; bzw. φ&sub2; niedrig bzw. hoch sind, die Transistoren Q&sub7; und Q&sub8; ausgeschaltet bzw. eingeschaltet, so daß der Zwischenspeicherabschnitt 3 durch die Konstantstromquelle CS&sub2; aktiviert wird und der zweite Differentialverstärkerabschnitt 2 deaktiviert wird. Deshalb erfolgt die Steuerung in einem Zwischenspeicher-Modus. Als Ergebnis kann das Ausgangssignal Vout1, wie es in Fig. 2D dargestellt ist, bestimmen, ob die Differenz (Vin1-Vin2) Positiv ist oder nicht.
- Zur Reduzierung des Energieverbrauchs ist der Strom I&sub2; der Konstantstromquelle CS&sub2; vorzugsweise so klein wie möglich. In diesem Fall ist eine für die Bestimmung des Ausgangssignals Vout1 erforderliche Zeit so groß, daß die Frequenz der Steuersignale φ&sub1; und φ&sub2; nicht erhöht werden kann, d. h. die Betriebsgeschwindigkeit des Vergleichers nicht erhöht werden kann.
- In Fig. 3, die einen zweiten Vergleicher des Stands der Technik darstellt (siehe das T. Wakimoto-Dokument), ist ein Pufferspeicher 5 vom Emitterfolger-Typ zwischen dem zweiten Differentialverstärkerabschnitt 2 und dem Zwischenspeicherabschnitt 3 angeordnet. Dies bedeutet, daß der Pufferspeicher 5 aus einem Emitterfolger Q&sub9;, einer Konstantstromquelle CS&sub3;, durch welcher der Strom I&sub3; fließt, einem Emitterfolger Q&sub1;&sub0; und einer Konstantstromquelle CS&sub4;, durch welche ein Strom I&sub4; fließt, gebildet ist. Ausführlicher beschrieben weist der Emitterfolger Q&sub9; einen an die Starkstromversorgung Vcc angeschlossenen Kollektor, eine mit dem Widerstand R&sub3; verbundene Basis, und einen an die Konstantstromquelle CS&sub3; angeschlossenen Emitter auf. Ähnlich weist der Emitterfolger Q&sub1;&sub0; einen an die Starkstromversorgung Vcc angeschlossenen Kollektor, eine mit dem Widerstand R&sub4; verbundene Basis, und einen an die Konstantstromquelle CS&sub4; angeschlossenen Emitter auf. Als Ergebnis wird die Kollektor-Emitter-Spannung eines jeden Transistors Q&sub5; und Q&sub6; durch die Basis-Emitter-Spannung eines jeden Emitterfolgers Q&sub1;&sub0; bzw. Q&sub9; erhöht. Somit kann eine für die Zwischenspeicheroperation erforderliche Zeit reduziert werden; andererseits ist jedoch die Geschwindigkeit der Zwischenspeicheroperation immer noch niedrig. Es versteht sich, daß die Emitter-Spannungen der Emitterfolger Q&sub9; und Q&sub1;&sub0; als Ausgangssignale V'out1 und V'out2 verwendet werden können.
- In Fig. 4, die eine erste Ausführungsform der vorliegenden Erfindung darstellt, sind die Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; den Bauelementen von Fig. 1 hinzugefügt. Dies bedeutet, daß der durch das Steuersignal φ&sub1; gesteuerte Transistor Q&sub1;&sub1; zwischen dem ersten Differentialverstärkerabschnitt 1 und der Konstantstromquelle CS&sub1; angeordnet ist, und der durch das Steuersignal φ&sub2; gesteuerte Transistor Q&sub1;&sub2; zwischen dem Zwischenspeicherabschnitt 3 und der Konstantstromquelle CS&sub1; angeordnet ist. Da die Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; mit der Konstantstromquelle CS&sub1; entweder nur den ersten Differentialverstärkerabschnitt 1 oder den Zwischenspeicherabschnitt 3 aktivieren, bilden die Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; sowie die Konstantstromquelle CS&sub1; einen Differential-Schalterschaltkreis 6.
- Der Betrieb des Vergleichers von Fig. 4 ist in den Fig. 5A, 5B, 5C und 5D dargestellt.
- Man geht auch in diesem Fall davon aus, daß die Potentialdifferenz zwischen den Eingangssignalen Vin1 und Vin2 gemäß Fig. 5A verändert wird, und die Steuersignale φ&sub1; und φ&sub2; verändern sich so, wie es in den Fig. 5B und 5C dargestellt ist.
- Wenn die Steuersignale φ&sub1; bzw. φ&sub2; hoch bzw. niedrig sind, sind die Transistoren Q&sub7; und Q&sub1;&sub1; eingeschaltet bzw. die Transistoren Q&sub8; und Q&sub1;&sub2; sind ausgeschaltet, so daß der zweite Differentialverstärkerabschnitt 2 durch die Konstantstromquelle CS&sub1; aktiviert ist, und der Zwischenspeicherabschnitt 3 ist deaktiviert, wobei dies auf die gleiche Weise wie beim Vergleicher des Stands der Technik von Fig. 1 (siehe Fig. 2A bis 2D) geschieht. Aus diesem Grund erfolgt die Steuerung in einem Abtastmodus, d. h. in einem Vergleichsmodus. Als Ergebnis werden die Differential-Ausgangssignale V&sub1; und V&sub2; des ersten Differentialverstärkerabschnitts 1 durch den zweiten Differentialverstärkerabschnitt 2 verstärkt, wie es in Fig. 5D dargestellt ist.
- Als nächstes werden, wenn die Steuersignale φ&sub1; bzw. φ&sub2; niedrig bzw. hoch sind, die Transistoren Q&sub7; und Q&sub1;&sub1; ausgeschaltet und die Transistoren Q&sub8; und Q&sub1;&sub2; werden eingeschaltet, so daß der Zwischenspeicherabschnitt 3 durch die Konstantstromquellen CS&sub1; und CS&sub2; aktiviert ist, und die Differentialverstärkerabschnitte 1 und 2 sind deaktiviert. Deshalb erfolgt die Steuerung in einem Zwischenspeicher-Modus. Als ein Ergebnis kann das Ausgangssignal Vout1, wie es in Fig. 5D dargestellt ist, bestimmen, ob die Differenz (Vin1-Vin2) Positiv ist oder nicht.
- Somit wird in der ersten Ausführungsform, wie sie in Fig. 4 dargestellt ist, der Zwischenspeicherabschnitt durch zwei Konstantstromquellen CS&sub1; und CS&sub2; aktiviert, mit anderen Worten, es fließt ein Strom I&sub1; + I&sub2; durch den Zwischenspeicherabschnitt 3. Aus diesem Grund ergibt sich für die zur Bestimmung des Ausgangsignals Vout1 erforderliche Zeit t2 folgendes:
- t2 t1 · I&sub1;/(I&sub1; + I&sub2;)
- Falls I&sub1; = I&sub2;, dann ergibt sich folgendes:
- t2 t1/2
- Aus diesem Grund ist, da die Betriebsgeschwindigkeit des Zwischenspeicherabschnitts 3 erhöht werden kann, es möglich, die Frequenz der Steuersignale φ&sub1; und φ&sub2; zur Erhöhung der Betriebsgeschwindigkeit des Vergleichers von Fig. 4 zu erhöhen.
- In Fig. 6, welche eine zweite Ausführungsform der vorliegenden Erfindung darstellt, wird der Pufferspeicher 5, der durch die Emitterfolger Q&sub9; und Q&sub1;&sub0; sowie die Konstantstromquellen IS&sub3; und IS&sub4; von Fig. 3 gebildet ist, den Bauelementen von Fig. 4 hinzugefügt. Als Ergebnis wird die Kollektor-Emitter-Spannung eines jeden Transistors Q&sub5; und Q&sub6; durch die Basis-Emitter- Spannung eines jeden Emitterfolgers Q&sub1;&sub0; bzw. Q&sub9; erhöht. Somit kann die für eine Zwischenspeicheroperation erforderliche Zeit t&sub2; noch weiter reduziert werden.
- In Fig. 7, die eine dritte Ausführungsform der vorliegenden Erfindung darstellt, sind die Konstantstromquellen CS&sub1; und CS&sub2; durch eine Konstantstromquelle CS&sub5; ersetzt, durch die ein Strom (I&sub1; + I&sub2;) fließt. In diesem Fall wird der Differential- Schalterschaltkreis durch die Transistoren Q&sub7; und Q&sub8; sowie der Konstantstromquelle CS&sub5; gebildet, und der Differential-Schalt- Schaltkreis 6 wird durch die Transistoren Q&sub1;&sub1; und Q&sub1;&sub2; sowie die Konstantstromquelle CS&sub5; gebildet. Somit kann der Vergleicher von Fig. 7 im Vergleich zum Vergleicher von Fig. 4 in seinen Abmessungen verringert werden.
- In Fig. 8, die eine vierte Ausführungsform der vorliegenden Erfindung darstellt, sind die Transistoren Q&sub8; und Q&sub1;&sub2; von Fig. 7 durch einen Transistor Q&sub1;&sub3; ersetzt. Auf diese Weise kann der Vergleicher von Fig. 8 im Vergleich zum Vergleicher von Fig. 7 in den Abmessungen verringert werden.
- In Fig. 9, die eine fünfte Ausführungsform der vorliegenden Erfindung darstellt, ist der Vergleicher von Fig. 6 mit dem Vergleicher von Fig. 7 kombiniert. Auf diese Weise kann der Vergleicher von Fig. 9 im Vergleich zum Vergleicher von Fig. 6 in den Abmessungen verringert werden.
- In Fig. 10, die eine sechste Ausführungsform der vorliegenden Erfindung darstellt, ist der Vergleicher von Fig. 6 mit dem Vergleicher von Fig. 8 kombiniert. Auf diese Weise kann der Vergleicher von Fig. 10 im Vergleich zum Vergleicher von Fig. 9 in den Abmessungen verringert werden.
- Obwohl die Transistoren in der ersten bis zur sechsten Ausführungsform vom NPN-Typ sind, können die Transistoren auch vom PNP-Typ sein. Beispielsweise kann der Vergleicher von Fig. 4 in einen Vergleicher modifiziert werden, wie er in Fig. 11 dargestellt ist.
- Ferner können die Transistoren, obwohl sie in der ersten bis zur sechsten Ausführungsform von bipolaren Typ sind, auch vom MOS-Typ sein. Dies bedeutet, daß die Vergleicher von Fig. 4, 6, 7, 8, 9 und 10 in die Vergleicher von Fig. 12, 13, 14, 15, 16 bzw. 17 abgeändert werden können, in denen alle Transistoren vom N-Kanal-MOS-Typ sind.
- Wie es oben beschrieben worden ist, kann gemäß der vorliegenden Erfindung die Betriebsgeschwindigkeit des Vergleichers erhöht werden, da die Betriebsgeschwindigkeit des Zwischenspeicherabschnitts erhöht werden kann.
Claims (10)
1. Ein Vergleicher, der folgendes aufweist:
einen ersten Differentialverstärkerabschnitt (1) für den
Empfang eines ersten und eines zweiten Eingangssignals
(Vin1, Vin2) und für die Verstärkung der Potentialdifferenz
zwischen den beiden Signalen zur Erzeugung eines ersten und
zweiten Differentialsignals (V&sub1;, V&sub2;);
einen mit dem ersten Differentialverstärkerabschnitt
verbundenen zweiten Differentialverstärkerabschnitt (2) für
den Empfang des ersten und des zweiten Differentialsignals
sowie für die Verstärkung der Potentialdifferenz zwischen
den beiden Signalen zur Erzeugung eines dritten und vierten
Differentialsignals (V&sub3;, V&sub4;);
einen mit dem zweiten Differentialverstärkerabschnitt
verbundenen Zwischenspeicherabschnitt (3) für die positive
Rückkopplung des dritten und vierten Differentialsignals
zum zweiten Diffentialverstärker zum Zwischenspeichern des
dritten und vierten Differentialsignals;
einen ersten Differential-Schalterschaltkreis (4), welcher
mit dem zweiten Differentialverstärkerabschnitt und dem
Zwischenspeicherabschnitt verbunden ist, zum abwechselnden
Schalten des zweiten Differentialverstärkerabschnitts und
des Zwischenspeicherabschnitts; und
einen zweiten Differential-Schalterschaltkreis (6), welcher
mit dem ersten Differentialverstärkerabschnitt und dem
Zwischenspeicherabschnitt verbunden ist, zum abwechselnden
Schalten des ersten Differentialverstärkerabschnitts und
des Zwischenspeicherabschnitts.
2. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß
der erste Differential-Schalterschaltkreis den zweiten
Differentialverstärkerabschnitt aktiviert, wenn der zweite
Differential-Schalterschaltkreis den ersten
Differentialverstärkerabschnitt aktiviert, wobei der erste
Differential-Schalterschaltkreis den Zwischenspeicherabschnitt
aktiviert, wenn der zweite Differential-Schalterschaltkreis
den Zwischenspeicherabschnitt aktiviert.
3. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß
der erste Differentialverstärkerabschnitt folgendes
aufweist:
einen ersten und zweiten Widerstand (R&sub1;, R&sub2;), welche mit
einem ersten Stromversorgungsanschluß verbunden sind;
einen ersten Transistor (Q&sub1;), welcher zwischen dem ersten
Widerstand und dem zweiten Differential-Schalterschaltkreis
angeschlossen ist und durch das erste Eingangsignal
gesteuert wird, zur Erzeugung des ersten Differentialsignals;
und
einen zweiten Transistor (Q&sub2;), welcher zwischen dem zweiten
Widerstand und dem zweiten Differential-Schalterschaltkreis
angeschlossen ist und durch das erste Eingangsignal
gesteuert wird, zur Erzeugung des zweiten Differentialsignals.
4. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß
der zweite Differentialverstärkerabschnitt folgendes
aufweist:
einen dritten und vierten Widerstand (R&sub3; und R&sub4;), welche an
einen ersten Stromversorgungsanschluß angeschlossen sind;
einen dritten Transistor (Q&sub3;), welcher zwischen dem dritten
Widerstand und dem ersten Differential-Schalterschaltkreis
angeschlossen ist und durch das zweite Differentialsignal
gesteuert wird, zur Erzeugung des dritten
Differentialsignals; und
einen vierten Transistor (Q&sub4;), der zwischen dem vierten
Widerstand und dem ersten Differential-Schalterschaltkreis
angeschlossen ist und vom ersten Differentialsignal
gesteuert wird, zur Erzeugung des vierten Differentialsignals.
5. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß
der Zwischenspeicherabschnitt folgendes aufweist:
einen dritten und vierten Widerstand (R&sub3;, R&sub4;), welche mit
einem ersten Stromversorgungsanschluß verbunden sind;
einen fünften Transistor (Q&sub5;), der zwischen dem dritten
Widerstand sowie dem ersten und zweiten
Differential-Schalterschaltkreis angeschlossen ist und durch das vierte
Differentialsignal gesteuert wird, zur Steuerung des dritten
Differentialsignals; und
einen sechsten Transistor (Q&sub6;), der zwischen dem vierten
Widerstand sowie dem ersten und zweiten
Differential-Schalterschaltkreisen angeschlossen ist und durch das dritte
Differentialsignal gesteuert wird, zur Steuerung des
vierten Differentialsignals.
6. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß
der erste Differential-Schalterschaltkreis folgendes
aufweist:
einen siebten Transistor (Q&sub7;), der mit dem zweiten
Differentialverstärkerabschnitt verbunden ist und durch ein
erstes Steuersignal (φ&sub1;) gesteuert wird;
einen achten Transisotr (Q&sub8;), der mit dem
Zwischenspeicherabschnitt verbunden ist und durch ein zweites Steuersignal
(φ&sub2;) gesteuert wird, wobei das zweite Steuersignal im
Vergleich zum ersten Steuersignal eine entgegengesetzte Phase
aufweist; und
eine erste Konstantstromquelle (CS&sub2;), welche mit dem
siebten und achten Transistor sowie mit einem zweiten
Stromversorgungsanschluß verbunden ist.
7. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß
der erste Differential-Schalterschaltkreis folgendes
aufweist:
einen neunten Transistor (Q&sub1;&sub1;), der mit dem ersten
Differentialverstärkerabschnitt verbunden ist und durch ein
erstes Steuersignal (φ&sub1;) gesteuert wird;
einen zehnten Transistor (Q&sub1;&sub2;), der mit dem
Zwischenspeicherabschnitt verbunden ist und durch ein zweites
Steuersignal (φ&sub2;) gesteuert wird, das zum ersten Steuersignal
phasenentgegengesetzt ist; und
eine zweite Konstantstromquelle (CS&sub1;), die an den neunten
und zehnten Transistor sowie an einen zweiten
Stromversorgungsanschluß angeschlossen ist.
8. Vergleicher nach Anspruch 1, dadurch gekennzeichnet, daß
der erste Differential-Schalterschaltkreis folgendes
aufweist:
einen siebten Transistor (Q&sub7;), der mit dem zweiten
Differentialverstärkerabschnitt verbunden ist und durch ein
erstes Steuersignal (φ&sub1;) gesteuert wird; und
einen achten Transistor (Q&sub8;), der mit dem
Zwischenspeicherabschnitt verbunden ist und durch ein zweites
Steuersignal (φ&sub2;) gesteuert wird, wobei das zweite Steuersignal
im Vergleich zum ersten Steuersignal phasenentgegengesetzt
ist, und
dadurch gekennzeichnet ist, daß der zweite
Differential-Schalterschaltkreis folgendes aufweist:
einen neunten Transistor (Q&sub1;&sub1;), der mit dem ersten
Differentialverstärkerabschnitt verbunden ist und durch das
erste Steuersignal (φ&sub1;) gesteuert wird; und
einen zehnten Transistor (Q&sub1;&sub2;), der mit dem
Zwischenspeicherabschnitt verbunden ist und durch das zweite
Steuersignal (φ&sub2;) gesteuert wird,
wobei der Vergleicher ferner eine Konstantstromquelle (CS&sub5;)
aufweist, die an den siebten, achten, neunten und zehnten
Transistor sowie an den zweiten Stromversorgungsanschluß
angeschlossen ist.
9. Vergleicher nach Anspruch 8, dadurch gekennzeichnet, daß
der achte und zehnte Transistor durch einen einzelnen
Transistor (Q&sub1;&sub3;) ersetzt sind.
10. Vergleicher nach Anspruch 1, welcher ferner einen
Pufferschaltkreis (5) zwischen dem zweiten
Differentialverstärkerabschnitt und dem Zwischenspeicherabschnitt aufweist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6131730A JP2713167B2 (ja) | 1994-06-14 | 1994-06-14 | 比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69521844D1 DE69521844D1 (de) | 2001-08-30 |
| DE69521844T2 true DE69521844T2 (de) | 2001-11-22 |
Family
ID=15064859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69521844T Expired - Fee Related DE69521844T2 (de) | 1994-06-14 | 1995-06-14 | "hochgeschwindigkeitsvergleicher mit zwei differentialverstärkerstufen und einer verriegelungsstufe" |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5510734A (de) |
| EP (1) | EP0688100B1 (de) |
| JP (1) | JP2713167B2 (de) |
| DE (1) | DE69521844T2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014001698B3 (de) * | 2014-02-04 | 2014-12-11 | Hans Gustat | Getakteter Komparator mit bipolarem Differenzverstärker |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335860A (ja) * | 1995-06-08 | 1996-12-17 | Mitsubishi Electric Corp | 差動ラッチ回路 |
| JP3584596B2 (ja) * | 1996-02-26 | 2004-11-04 | 富士通株式会社 | Ｄ−ラッチ回路 |
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| JP3681497B2 (ja) * | 1997-03-05 | 2005-08-10 | 株式会社ルネサステクノロジ | フリップフロップ回路、シフトレジスタ回路、直列−並列変換回路、並列−直列変換回路およびラッチ回路 |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| KR100290285B1 (ko) * | 1999-01-13 | 2001-05-15 | 윤종용 | 프리스케일러의 입력 버퍼 |
| US6424194B1 (en) | 1999-06-28 | 2002-07-23 | Broadcom Corporation | Current-controlled CMOS logic family |
| US6911855B2 (en) * | 1999-06-28 | 2005-06-28 | Broadcom Corporation | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process |
| US6897697B2 (en) * | 1999-06-28 | 2005-05-24 | Broadcom Corporation | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process |
| US6340899B1 (en) | 2000-02-24 | 2002-01-22 | Broadcom Corporation | Current-controlled CMOS circuits with inductive broadbanding |
| US6535027B1 (en) * | 2000-05-05 | 2003-03-18 | Westell, Inc. | Low power peak detector |
| DE10038905C2 (de) * | 2000-08-09 | 2003-04-17 | Atmel Germany Gmbh | Verfahren zur Erhöhung der Grenzfrequenz bei Flip-Flops |
| US6456214B1 (en) | 2000-09-27 | 2002-09-24 | Raytheon Company | High-speed comparator utilizing resonant tunneling diodes and associated method |
| US20020129768A1 (en) * | 2001-03-15 | 2002-09-19 | Carpenter Craig M. | Chemical vapor deposition apparatuses and deposition methods |
| US7239636B2 (en) | 2001-07-23 | 2007-07-03 | Broadcom Corporation | Multiple virtual channels for use in network devices |
| US6529078B1 (en) * | 2001-08-22 | 2003-03-04 | Analog Devices, Inc. | Low-distortion transimpedance amplifier structures and methods |
| US6861888B2 (en) * | 2002-01-16 | 2005-03-01 | Agilent Technologies, Inc. | High-sensitivity differential data latch system |
| US7295555B2 (en) | 2002-03-08 | 2007-11-13 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
| US7934021B2 (en) | 2002-08-29 | 2011-04-26 | Broadcom Corporation | System and method for network interfacing |
| US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
| US7313623B2 (en) | 2002-08-30 | 2007-12-25 | Broadcom Corporation | System and method for TCP/IP offload independent of bandwidth delay product |
| WO2004021626A2 (en) | 2002-08-30 | 2004-03-11 | Broadcom Corporation | System and method for handling out-of-order frames |
| US8180928B2 (en) | 2002-08-30 | 2012-05-15 | Broadcom Corporation | Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney |
| EP1473828A1 (de) * | 2003-04-30 | 2004-11-03 | STMicroelectronics S.r.l. | Phasendetektor und dazugehöriges Verfahren zum Erzeugen eines die Phasenverschiebung darstellenden Signals |
| US7547993B2 (en) * | 2003-07-16 | 2009-06-16 | Autoliv Asp, Inc. | Radiofrequency double pole single throw switch |
| DE602004026841D1 (de) * | 2004-05-31 | 2010-06-10 | St Microelectronics Srl | Vorteilerstufe für Hochfrequenzanwendungen |
| US7362174B2 (en) * | 2005-07-29 | 2008-04-22 | Broadcom Corporation | Current-controlled CMOS (C3MOS) wideband input data amplifier for reduced differential and common-mode reflection |
| US7598811B2 (en) * | 2005-07-29 | 2009-10-06 | Broadcom Corporation | Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading |
| US7598788B2 (en) * | 2005-09-06 | 2009-10-06 | Broadcom Corporation | Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth |
| US7746150B2 (en) * | 2006-07-25 | 2010-06-29 | Micrel, Incorporated | Circuit and method for providing a fail-safe differential receiver |
| TWI332760B (en) * | 2006-12-12 | 2010-11-01 | Realtek Semiconductor Corp | Latch |
| US20090021283A1 (en) * | 2007-07-18 | 2009-01-22 | Texas Instruments Incorporated | High speed latched comparator |
| CN101431327B (zh) * | 2007-11-06 | 2011-01-19 | 瑞昱半导体股份有限公司 | 栓锁器 |
| WO2009115865A1 (en) * | 2008-03-20 | 2009-09-24 | Freescale Semiconductor, Inc. | Latch module and frequency divider |
| US8531209B2 (en) * | 2009-01-16 | 2013-09-10 | Tektronix, Inc. | Multifunction word recognizer element |
| FR2961978B1 (fr) | 2010-06-25 | 2013-11-22 | St Microelectronics Sa | Circuit bistable en logique cml |
| WO2012141008A1 (ja) * | 2011-04-11 | 2012-10-18 | 日本電気株式会社 | 半導体集積回路 |
| TWI477077B (zh) * | 2011-07-08 | 2015-03-11 | Silicon Motion Inc | 訊號操作電路 |
| US8604838B2 (en) | 2011-12-12 | 2013-12-10 | Texas Instruments Incorporated | Comparator with improved time constant |
| CN105743507B (zh) * | 2016-02-02 | 2018-09-18 | 东南大学 | 一种应用于流水线型adc的低功耗比较器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478516A (en) * | 1987-09-21 | 1989-03-24 | Nippon Telegraph & Telephone | Latch comparator |
| US4823028A (en) * | 1987-12-04 | 1989-04-18 | Tektronix, Inc. | Multilevel logic circuit with floating node voltage clamp |
| US5001361A (en) * | 1988-05-13 | 1991-03-19 | Fujitsu Limited | Master-slave flip-flop circuit |
| JPH02121521A (ja) * | 1988-10-31 | 1990-05-09 | Toshiba Corp | 電圧比較器 |
| JPH02203615A (ja) * | 1989-02-02 | 1990-08-13 | Matsushita Electric Ind Co Ltd | コンパレータ回路 |
| JPH0475687A (ja) * | 1990-07-18 | 1992-03-10 | Brother Ind Ltd | ミシンの布送り機構 |
| JP2875922B2 (ja) * | 1992-03-05 | 1999-03-31 | 三菱電機株式会社 | Ａ／ｄ変換器 |
| US5287016A (en) * | 1992-04-01 | 1994-02-15 | International Business Machines Corporation | High-speed bipolar-field effect transistor (BI-FET) circuit |
| US5347175A (en) * | 1992-05-12 | 1994-09-13 | The United States Of America As Represented By The Secretary Of Commerce | Voltage comparator with reduced settling time |
| US5196742A (en) * | 1992-06-26 | 1993-03-23 | National Semiconductor Corporation | Low voltage differential circuit |
-
1994
- 1994-06-14 JP JP6131730A patent/JP2713167B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-14 EP EP95109180A patent/EP0688100B1/de not_active Expired - Lifetime
- 1995-06-14 US US08/490,174 patent/US5510734A/en not_active Expired - Lifetime
- 1995-06-14 DE DE69521844T patent/DE69521844T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014001698B3 (de) * | 2014-02-04 | 2014-12-11 | Hans Gustat | Getakteter Komparator mit bipolarem Differenzverstärker |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0688100A3 (de) | 1997-12-03 |
| JP2713167B2 (ja) | 1998-02-16 |
| EP0688100A2 (de) | 1995-12-20 |
| DE69521844D1 (de) | 2001-08-30 |
| JPH07336199A (ja) | 1995-12-22 |
| EP0688100B1 (de) | 2001-07-25 |
| US5510734A (en) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69521844T2 (de) | "hochgeschwindigkeitsvergleicher mit zwei differentialverstärkerstufen und einer verriegelungsstufe" | |
| DE3875870T2 (de) | Cmos/ecl konverter-ausgangspufferschaltung. | |
| DE69519091T2 (de) | Cmos niederspannungskomparator | |
| DE69916500T2 (de) | Pegelverschiebungsschaltung | |
| DE3888855T2 (de) | Schnelle, versorgungsunabhängige Strompegelschaltung. | |
| DE69516381T2 (de) | Verstärker mit grossem Gleichtaktpegel und konstanter Transkonduktanz | |
| DE68927401T2 (de) | Verstärkerschaltung mit Rückkopplungslast | |
| DE3686431T2 (de) | Schaltung zur detektion eines automatischen verstaerkungsregelungssignals. | |
| DE68915894T2 (de) | Spannungs-/Stromwandler. | |
| DE69113523T2 (de) | Emittergeerdete Verstärkerschaltung mit Vorspannungsschaltung. | |
| DE2802189A1 (de) | Verstaerkerschaltung | |
| DE69101821T2 (de) | Breitbanddifferenzverstärker unter Verwendung von Gm-Unterdrückung. | |
| DE69124925T2 (de) | Mehrfachpegellogische Eingangsschaltung | |
| DE69114408T2 (de) | Konstantspannungserzeugungsschaltung. | |
| DE69814558T2 (de) | Verstärker mit hohem Verstärkungsgrad und begrenzter Ausgangsdynamik | |
| DE2821942C3 (de) | Verstärkerschaltung mit einer Anzahl von miteinander in Kaskade geschalteten Differentialverstärkerstufen | |
| DE69127050T2 (de) | Abtast- und Halteschaltung | |
| DE69703560T2 (de) | Operationsverstärker | |
| DE69523275T2 (de) | Digital-Analogwandlungsgerät mit Einheitsstromdifferentialschaltung und Spannungerzeugungsschaltungen | |
| EP0763916B1 (de) | Empfängerschaltung mit konstantem Eingangswiderstand | |
| DE2416534B2 (de) | Transistorschaltung zum umkehren der stromrichtung in einem verbraucher | |
| DE69119248T2 (de) | Schneller Pegelumsetzer | |
| DE3785082T2 (de) | Variable Phasenverschiebungsschaltung. | |
| DE69406108T2 (de) | Niederfrequenzverstärker | |
| DE2340849B2 (de) | Differenzverstärker mit symmetrischem Eingang und asymmetrischem Ausgang |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |