JPH02203615A - コンパレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アナログ−デジタル変換器の中で最も基本と
なるコンパレータ回路に関するものである。

従来の技術 近年、半導体集積回路の大規模化および高速化の進歩に
は、目を見張るものがある。この半導体集積回路の中で
アナログ−デジタル変換器は、自然界のアナログ信号を
量子化してデジタル信号に変換し、高度な信号処理を可
能ならしめるという重要な役割を持つ。コンパレータ回
路は、このアナログ−デジタル変換器の心臓部とも言え
るものである。以下では、従来のコンパレータ回路の一
例について、第３図を用いて説明する。

第３図において、１はアナログ入力端子、２は入力参照
電圧端子、３は接地端子、４は負電源端子である。トラ
ンジスタＱ＋とＱ２のエミッタ端子は共通に接続し、そ
のベース端子はそれぞれ端子１、端子２に接続し、さら
にそのコレクタ端子と、接地端子３の間には、それぞれ
抵抗Ｒ１とＲ２を接続する。トランジスタＱ３とＱ４は
、そのエミッタ端子を共通に接続し、そのベース端子を
、トランジスタＱ＋！、Ｑｌのドレイン端子にそれぞれ
接続し、さらにコレクタ端子を、それぞれトランジスタ
Ｑｌｌ　Ｑ２のドレイン端子に接続する。トランジスタ
Ｑ５とＱ６は、そのエミッタ端子を共通に接続して電流
源５に接続し、さらにベース端子をそれぞれクロック参
照電圧端子７とクロック端子６に接続し、コレクタ端子
をそれぞれトランジスタＱＩとＱ２の共通エミッタ端子
、トランジスタＱ３とＱ４の共通エミッタ端子に接続す
る。８は出力端子で、トランジスタＱ４のドレイン端子
に接続され、９は逆相の出力端子で、トランジスタＱ３
のドレイレイン端子に接続される。

以上のように構成されたコンパレータ回路について、以
下その動作１こついて説明する。端子６のクロック電圧
が、端子７のクロック参照電圧より低い時、トランジス
タＱ５がオン、トランジスタＱ６がオフし、トランジス
タＱ１とトランジスタＱ２よりなる差動増幅回路が働（
。すなわち、トランジスタＱ＋とトランジスタＱ２は、
端子１のアナログ入力電圧と端子２の人力参照電圧の差
に応じて、トランジスタＱ＋とトランジスタＱ２の動作
電流に差が生じ、増幅された電圧が、トランジスタＱ１
とトランジスタＱ２のコレクタ端子に発生する。以上の
動作はコンパレート動作と呼ばれる。次に端子６のクロ
ック電圧が、端子７の参照電圧より高（なると、トラン
ジスタＱ６がオン、トランジスタＱ５がオフする。した
がって、トランジスタＱ１とトランジスタＱ２よりなる
差動増幅回路は動作しなくなり、代わって、トランジス
タＱ３とトランジスタＱ４よりなる差動増幅回路が動作
する。このトランジスタＱ３とトランジスタＱ４よりな
る差動増幅回路は、正帰還接続となっているので、トラ
ンジスタＱ３とトランジスタＱ４のどちらかが完全にオ
フするまで増幅が行われる。定常状態では、アナログ入
力信号に応答しないので、ラッチ動作をしていることに
なる。このようにクロック電圧のｒ　ＬＪ　−＋　ｒ　
ＨＪの変化により、コンパレート動作からラッチ動作に
切りかわり、ラッチされた出力が、端子８．９より得ら
れる。

発明が解決しようとする課題 しかしながら上記のような構成では、コンパレート動作
から、ラッチ動作への過渡期にコンパレート動作での差
動利得が減少するという問題が生ずる。すなわち、第１
図でトランジスタＱＩとトランジスタＱ２の電流和をｌ
＾、トランジスタＱ３とトランジスタＱ４の電流和をＩ
Ｂとすると、Ｉ＾とＩＢの和は、電流源５の電流に等し
い。そこで、クロックの変化により、コンパレート動作
からラッチ動作へ移る時、Ｉ＾は減少し、１Ｂは増大す
る。この結果、ラッチ動作へ移る前に、必ずコンパレー
ト動作での利得が減少するので、入力信号が微小の場合
には、ラッチ動作が定常状態になるまで非常に時間がか
かるという問題があった。

本発明は上記問題点に鑑み、コンパレート動作からラッ
チ動作へ移る際に、差動利得が減少することを抑制し、
高速のラッチ動作への遷移を実現するコンパレータ回路
を提供するものである。

課題を解決するための手段 上記課題を解決するために本発明のコンパレータ回路は
、クロック入力と直流結合した電流切換回路と、交流結
合した電流切換回路を含み、コンパレート動作用差動増
幅回路の定電流は、これら２つの電流切換回路から供給
され、ラッチ動作用差動増幅回路の定電流はクロックと
直流結合した電流切換回路より供給されるという構成を
備えたものである。

作用 本発明は上記した構成によって、クロックの変化により
、コンパレート動作からラッチ動作へ遷移する際、交流
結合の電流切換回路からコンパレート動作用の差動増幅
回路に過渡的に電流が供給される。この結果、−コンパ
レート動作の利得を下げることなく、ラッチ動作に移行
させることができる。従って、クロック変化からラッチ
動作の定常状態に達するまでの時間を短縮することがで
きる。

実施例 以下本発明の一実施例のコンパレータ回路について、図
面を参照しながら説明する。

第１図は本発明の実施例におけるコンパレータ回路の回
路図を示すものである。第１図において、１はアナログ
入力端子、２は入力参照電圧端子、３は接地端子、４は
負電源端子、５は第１の電流源、６はクロック端子、７
は逆クロック参照電圧端子、８は出力端子、９は逆相の
出力端子、Ｑ１〜Ｑ６はバイポーラトランジスタ、Ｒ１
とＲ２は抵抗で、以上は第３図の構成と同じものである
。

トランジスタＱ７とＱ８はそのエミッタ端子を共通接続
し、そのベース端子を端子７とコンデンサＣ！にそれぞ
れ接続し、そのコレクタ端子をトランジスタＱ５のコレ
クタ端子と端子３にそれぞれ接続する。抵抗Ｒ３はトラ
ンジスタＱ７とＱ８のベース端子間に接続する。コンデ
ンサＣ１のもう一方の端子は端子６に接続する。１０は
第２の電流源で、トランジスタＱ７とＱ８の共通エミッ
タ端子と端子４の間に接続する。

以上のように構成されたコンパレータ回路について、以
下第１図および第２図を用いてその動作を説明する。

まず第１図で、端子６のクロックが「Ｌ」からｒＨ，に
変化するとトランジスタＱＢがオン、トランジスタＱ５
がオフに動作するためトランジスタＱ１とＱ２からなる
サンプリング回路の電流！＾が減少し、トランジスタＱ
３とＱ４からなるラッチ回路の電流！、が増大する。し
かし、クロックと交流結合された第２の電流源回路によ
って、クロック変化時の電流ｌ＾の急峻な減少を抑え、
ラッチ動作の終了を早めることが可能となる。すなわち
第２図はクロック立上り時の各電流波形を示す図で、ク
ロックの立上りにより電流■＾は減少し、電流１Ｂは増
大しようとするが、クロックと交流結合された電流源１
０が、電流Ｉ＾に加算されるので、電流Ｉ＾の減少は電
流１Ｂの増大より遅れて始まる。この結果、サンプリン
グ回路からラッチ回路へ伝達される信号レベルの減衰が
、ラッチ動作開始より十分遅れて起こるので、ラッチ動
作が急速に進み、ラッチ動作の収束時間を大幅に減らす
ことが可能となる。

以上のように本実施例によれば、差動増幅回路からなる
前置増幅器と差動増幅回路からなるラッチ回路を用いた
コンパレータ回路で、クロック信号と直流結合した電流
切換回路で、上記２つの差動増幅回路の動作電流を切り
換えるとともに、クロック信号と交流結合した第２の電
流切換回路を前置増幅器に設けることにより、ラッチの
収束時間を短縮することができ、高速のコンパレータ回
路が実現できる。

なお、実施例において、トランジスタＱ１〜ＱＢはバイ
ポーラトランジスタとしたが、これらは電界効果型トラ
ンジスタとしてもよい。

発明の効果 以上のように本発明は、差動増幅回路からなる前置槽°
幅器と差動増幅回路からなるラッチ回路を用いたコンパ
レータ回路において、クロック信号と直流結合した電流
切換回路と、交流結合した電流切換回路を設けることに
より、ラッチ動作の収束時間を短縮し、高いクロック周
波数まで動作可能なコンパレータ回路を実現することが
できる。

【図面の簡単な説明】

第１図は本発明の実施例におけるコンパレータ回路の回
路図、第２図は実施例のクロック立上り時の動作を説明
する図、第３図は従来のコンパレータ回路の回路図であ
る。 １・・・・・・アナログ入力端子、２・・・・・・入力
参照電圧端子、３・・・・・・接地端子、４・・・・・
・負電源端子、５・・・・・・第１の電流源、６・・・
・・・クロック端子、７・・・・・・クロック参照電圧
端子、８・・・・・・出力端子、９・・・・・・逆相の
出力端子、１０・・・・・・第２の電流源、Ｑ１〜Ｑ８
・・・・・・トランジスタ、Ｒ１−Ｒ３・・・・・・抵
抗、ＣＩ・・・・・・コンデンサ。 代理人の氏名　弁理士　粟野重孝　ほか１名第 図 クコツクで」Ｅ 第 図

Claims (1)

【特許請求の範囲】
1. 第１の差動増幅回路を前置増幅器とし、上記前置増幅器
   の後に、第２の差動増幅回路を正帰還接続したラッチ回
   路を設け、上記第１および第２の差動増幅回路の動作電
   流をクロックと直流結合した第１の電流切換回路によっ
   て切り換えるとともに、クロックと交流結合した第２の
   電流切換回路で上記第１の差動増幅回路の動作電流を過
   渡的に増大させることを特徴とするコンパレータ回路。