DE69423035T2

DE69423035T2 - PRML-Technik verwendender Servodetektor für einen Kanal für abgetastete Daten

Info

Publication number: DE69423035T2
Application number: DE69423035T
Authority: DE
Inventors: Kevin D. Fisher
Original assignee: Quantum Corp
Current assignee: Quantum Corp
Priority date: 1993-12-23
Filing date: 1994-12-22
Publication date: 2000-09-14
Anticipated expiration: 2014-12-23
Also published as: US5384671A; JPH0831120A; JP3162253B2; DE69423035D1; KR950020652A; EP0660307A2; EP0660307B1; EP0660307A3; SG43926A1

Description

Erfindungsgebiet

Die Erfindung betrifft abgetastete Datenkanäle für Magnetdatenaufzeichnung. Insbesondere betrifft die Erfindung ein synchrones Servodetektionsverfahren und eine -vorrichtung für einen abgetasteten Datenkanal mit Teilantwort mit maximaler Wahrscheinlichkeit der Klasse IV (Class IV partial response, maximum likelihood; (PRML)) in einem Festplattenlaufwerk.

Hintergrund der Erfindung

Magnetische Festplattenlaufwerke enthalten typischerweise eine oder mehrere rotierende magnetische Datenspeicherplatten, die eine Vielzahl konzentrischer Datenspuren definieren. Magnetische Plattenlaufwerke mit hohen Spur- und Bitdichten benutzen meistens Schwingspulen-Aktuatoren zur Bewegung eines ausgewählten Datenwandlers (Kopf) von einer Herkunftsspur zu einem Bestimmungsspurort während Spursuchvorgängen, um den Kopf in der Nähe der Bestimmungsspur während der Spureinschwingvorgänge einzuschwingen, und um der Mittellinie der Bestimmungsspur während der Spurverfolgungsvorgänge zu folgen, wenn Benutzerdaten auf/von der Platte geschrieben/gelesen werden.
Schwingspulen-Aktuatoren sind typischerweise Teil einer Kopf-Positionier-Servoschleife. Bei einem für die Erfindung sachdienlichen Ansatz wird die tatsächliche Kopfpo sitionsinformation vom Kopf von der Benutzerdatenspeicheroberfläche der Platte abgetastet, wenn der Kopf über jeden einer Reihe eingebundener Servosektoren läuft. Eine Servodatendetektorschaltung erfaßt grobe Kopfpositionsinformation, bewertet digital die genaue Kopfpositionsinformation und sendet die grobe und genaue Information an eine Servosteuerung, die eine programmierte Plattenlaufwerk-Mikrosteuerung enthalten kann. Ein Zustandsmodell des Kopfpositionierers ist als Firmware, beruhend auf den groben und genauen Positionsabtastungen und der befohlenen Kopfposition, ausgestaltet, und Treiberströme werden erzeugt und an die Schwingspule angelegt, um den Kopf in genau gesteuerter Art zu bewegen.
Es ist bekannt, die konzentrischen Datenspuren eines Festplattenlaufwerks in aneinandergrenzende Datenzonen anzuordnen, wobei jede Zone eine Datenübertragungsrate bekommt, die an den innersten Datenspurradius der Zone angepaßt ist (die innerste Datenspur hat die höchste Bitdichte bei einer konstanten Datenübertragungsrate innerhalb der Zone). Auf Kosten der Schaltungskomplexität des Lesekanals, die bei Änderung der Taktraten und für die Lesekanalentzerrung bei Änderung in den Zonen benötigt wird, erhöht dieser Ansatz beachtlich die Datenspeicherkapazität durch Erkennen, daß mehr Speicherraum und mehr Daten in den radial äußeren Zonen verfügbar ist, als innerhalb der inneren Zonen verfügbar ist. Eine Spur einer äußeren Zone kann typischerweise doppelt so viel Daten wie eine Spur einer inneren Zone enthalten. Dementsprechend kann die äußerste Zone eine Datenübertragungsrate haben, die doppelt so hoch wie die Datenübertragungsrate der innersten Zone ist.
Ein derzeit bevorzugtes Beispiel einer Festplattenlaufwerkarchitektur mit eingebundenen Kopfpositionsservo- und Zonendatenaufzeichnungstechniken mit eingebundenen Servosektoren mit konstanter Frequenz und mit aufgeteilten Datenfeldern wird in dem der gleichen Anmelderin erteilten US-Patent mit der Nr. US-A-5 255 136 offenbart, wobei dessen Offenbarung hier durch Bezugnahme eingeschlossen wird.
Die Vorteile bei der Verwendung eines PRML-abgetasteten Datenkanals sind im Zusammenhang mit magnetischen Festplattenlaufwerken bekannt. Ein Beispiel einer Festplattenarchitektur mit einem Datenkanal, der mit einer PRML- Klasse IV abgetastet wird, ist in der anhängigen US-Patentanmeldung der gleichen Anmelderin mit der Anmeldenummer 07/937 064, die am 27. August 1992 eingereicht wurde, mit dem Titel: "Disk Drive Using PRML Class IV Sampling Data Detection with Digital Adaptive Equalization", jetzt US-A-5 341 249, beschrieben, dessen Offenbarung hier durch Bezugnahme eingeschlossen wird. Während der von diesem früheren Patent verfolgte Ansatz zufriedenstellend arbeitet, bezieht sich ein dem beschriebenen Ansatz zugehöriger Nachteil auf die eingebunden asynchronen Servosektoren mit konstanter Frequenz.
Bei dem bekannten Patent wurde die Servoinformation mit einer konstanten Frequenz über die radiale Ausdehnung des Laufwerks aufgezeichnet und war asynchron in bezug auf die codierten Datenfelder, die mit einem PR-Klasse-IV-(1 -D²)-Spektrum übereinstimmen. Da die Servosektoren asynchron in bezug auf die Benutzerdaten waren, war eine spezielle digitale Spitzendetektionsschaltung vorgesehen, um die Servoinformation zu detektieren und zu decodieren. Auch mußten der analoge Filterentzerrer und das digitale Filter mit endlicher Impulsantwort (digital finite impulse reponse filter) in Echtzeit mit dem Eintreffen solch eines eingebundenen Servosektors abgestimmt werden, was zur Komplexität bei der Ausgestaltung und der Steuerung des Laufwerks beiträgt. Da die Servosektoren in Übereinstimmung mit der Lehre des US-Patents mit der Nr. US-A-5 170 299 der gleichen Inhaberin, dessen Offenbarung hier durch Bezugnahme eingeschlossen ist, mit einer konstanten Frequenz aufgezeichnet sind, geht beachtlicher Speicherraum verloren, wenn man berücksichtigt, daß die Datenspuren in konzentrischen Zonen auf der Plattenoberfläche angeordnet sind.
Diese Nachteile haben zu der bisher nicht befriedigten Nachfrage nach einem Servodatendetektionsverfahren und nach einer -vorrichtung für einen synchron abgetasteten Datenkanal geführt, die mit der synchronen Lesekanalarchitektur besser kompatibel sind.
US-A-5 255 131 beschreibt eine Vorrichtung und ein Verfahren für asynchrone Servo-Identifikations-/Adressenmarkierungsdetektion mit einem PRML-Datenkanal. Es schlägt jedoch nicht vor, Mittel einzusetzen, um einen Abtast-Takt zum Erhalten synchroner Datenabtastwerte zu verwenden, um Kopfpositionsinformation zur Positionierung des Kopfes zu erhalten.

Zusammenfassung der Erfindung und Aufgaben

Eine Aufgabe der Erfindung ist, einen synchron abgetasteten Datenkanal mit eingebundenen Servodatenmustern, ein Servodatendetektionsverfahren und eine -vorrichtung bereitzustellen, die den synchronen Lesekanal in einer Art verwenden, die die Begrenzungen und Nachteile des Stands der Technik überwindet.
Eine weitere Aufgabe der Erfindung ist es, ein neues eingebundenes Servosektormuster für die Kopfpositionierung in einem Festplattenlaufwerk bereitzustellen, das einen Datenkanal mit Teilantwort und maximaler Wahrscheinlichkeit in einer Art verwendet, in dem das Servomuster synchron mit Benutzerdaten aufgezeichnet ist, um so den Überhang des Servosektors zu verringern und dadurch eine größere Kompaktheit der Servodaten zu erhalten, die in den Datenspeicherflächen der Platte eingebunden sind.
Eine weitere Aufgabe der Erfindung ist es, den synchronen Lesekanal für die Signalverarbeitung eingebundener Servosektoren sowie für Benutzerdatenverarbeitung voll auszunutzen.
Noch eine weitere Aufgabe der Erfindung ist es, eine Anordnung bereitzustellen, die es ermöglicht, Zonen-Daten- Aufzeichnungstechniken in einem Plattenlaufwerk mit eingebundenen Servosektoren ohne Beeinträchtigung oder Verringerung der Zuverlässigkeit der Servoinformation während der Spursuch-, Spureinschwing- und Spurverfolgungsvorgänge des Plattenlaufwerks zu verwenden.
Eine weitere Aufgabe der Erfindung ist es, ein neues Gray-Code-Spurinformationsmuster für ein Festplattenlaufwerk mit eingebundenem Servosektor und einen synchronen digitalen PRML-Lesekanal bereitzustellen, und eine robuste Decodierung des neuen Gray-Codes zu erreichen und eine eingebaute Fehlerdetektion bereitzustellen.
Eine weitere Aufgabe der Erfindung ist es, ein neues Servoadressenmarkierungsmuster für ein Festplattenlaufwerk bereitzustellen, das eine sehr geringe Korrelation sowohl mit einem vorangehenden Präambelfeld oder mit einer folgenden Gray-codierten Spur oder Sektoridentifikationsmuster innerhalb jedes Servosektors aufweist.
Noch eine weitere Aufgabe der Erfindung ist es, ein duales Servoadressenmarkierungsschema für ein Plattenlaufwerk mit eingebundenem Servosektor mit einer groben asynchronen Servoadressenindexmarkierung zur Verwendung während der Einschaltrekalibrierung und einer genaueren synchronen Servosektoradressenmarkierung als Markierung für die Zeit-Position jedes Servosektors und eines darauf folgenden Gray-codierten Identifikationsfeld während fortlaufendem Plattenlaufwerksbetrieb bereitzustellen.
Eine weitere Aufgabe der Erfindung ist es, PLL-Pufferfelder zwischen synchronen Servo-Burst-Feldern bereitzustellen, um eine neue Synchronisation zwischen den Servo-Bursts, für eine genauere Abtastung der Burst-Amplituden, insbesondere während der Spureinschwingvorgänge eines Festplattenlaufwerks zu ermöglichen, wenn im Anschluß an einen Spursuchvorgang die Kopfstruktur bei einem Bestimmungsspurplatz einschwingt.
Noch eine weitere Aufgabe der Erfindung ist es, eine neue und vereinfachte Schaltung zur synchronen Decodierung einer Servoadressenmarkierung, eines Gray-Codes und von Servo-Burst-Amplituden innerhalb eines eingebundenen Servosektors eines Festplattenlaufwerks bereitzustellen.
Noch eine weiter Aufgabe der Erfindung ist es, die Kosten der Elektronik und die Zeit für das Design zu verringern, die zur Implementierung eines Schemas mit eingebundenen Servosektoren innerhalb eines Festplattenlaufwerks mit einem synchronen digitalen PRML-Datenkanal benötigt werden, wobei getrennte Kanäle für Servoinformation und Benutzerdaten vermieden werden.
Noch eine weitere Aufgabe der Erfindung ist es, eine einzelne Frequenz sowohl für Benutzerdaten als auch Servoinformation innerhalb einer Plattendatenzone eines Plattenlaufwerks mit einem synchronen digitalen PRML-Datenkanal zu verwenden, und bestehende synchrone PRML-Lesekanalschaltungen zur Decodierung von Servoinformation sowie zur Wiedergewinnung von Benutzerdaten zu verwenden.
Noch eine weitere Aufgabe der Erfindung ist es, die Soft- Fehlerrate der Servoadressenmarkierung und der Gray-codierten Identifikationsinformation in eingebundenen Servosektoren eines Plattenlaufwerks mit synchronen digitalen PRML-Datenkanal zu verringern.
Noch eine weitere Aufgabe der Erfindung ist es, die Qualität der Detektion der Servo-Burst-Amplituden und der sich daraus ergebenden genauen Kopffeinpositionsinformation zu verbessern, die innerhalb der Servosektoren enthalten sind, welche zwischen den Datenblöcken eines Festplattenlaufwerks mit synchronem PRML-Datenkanal eingebunden sind.
Noch eine weitere Aufgabe der Erfindung ist es, die spezielle Schaltung innerhalb des synchronen PRML-Datenkanals eines Plattenlaufwerks zu vermeiden, die ansonsten benötigt wird, um digitale oder analoge Spitzendetektion der Servo-Burst-Amplituden der in den Servosektoren eingebundenen Bursts durchzuführen.
Noch eine weitere Aufgabe der Erfindung ist es, eine Servomusteranordnung bereitzustellen, die das Voraufzeichnen synchroner Servosektormuster mit bestehenden Servoschreibtechniken erlaubt.
Diese und weitere Aufgaben, Vorteile, Aspekte und Merkmale der Erfindung werden bei Betrachtung der folgenden detaillierten Beschreibung einer bevorzugten Ausführungsform besser verstanden und wahrgenommen, die im Zusammenhang mit beiliegenden Zeichnungen dargestellt ist.

Kurzbeschreibung der Zeichnungen

In den Zeichnungen zeigt:
Fig. 1 einen Layout-Plan eines Quadranten einer Datenspeicherplatte mit synchronem Servodatenmuster innerhalb eines in Zonen aufgeteilten Datenaufzeichnungsschemas mit den erfindungsgemäßen Grundlagen;
Fig. 2 eine vergrößerte diagrammartige Darstellung einer Servo-Wedge-Datenstruktur innerhalb des Plattenlayoutplans aus Fig. 1;
Fig. 3 eine ebenfalls vergrößerte diagrammartige Darstellung einer Servo-Wedge-Datenstruktur innerhalb des Plattenlayoutplans aus Fig. 1 in der Nähe einer Grenze zwischen zwei Datenzonen mit unterschiedlichen Plattenübertragungsraten;
Fig. 4 ein Gesamtblockdiagramm eines Festplattenlaufwerks mit einem synchronen Servodetektionsschema entsprechend dem Layout-Plan aus Fig. 1 und in Übereinstimmung mit den erfindungsgemäßen Grundlagen;
Fig. 5 ein detaillierteres Blockdiagramm, das einen synchronen Gray-Code-Detektor mit den erfindungsgemäßen Grundlagen zeigt;
Fig. 6 ein detaillierteres Blockdiagramm, das einen synchronen Burstfeld-Amplitudendetektor mit den erfindungsgemäßen Grundlagen zeigt.

Detaillierte Beschreibung einer bevorzugten Ausführungsform

Datenmuster auf Datenspeicherplatte 16

In den Fig. 1 und 4 definiert eine Datenspeicherplatte 16 eine Vielzahl konzentrischer magnetischer Datenspeicherspuren, in denen serielle Blöcke von Benutzerdaten sequentiell aufgezeichnet sind. Bei der praktischen Anwendung kann ein Festplattenlaufwerk bis zu acht oder mehr Datenspeicherplatten enthalten, die in gestapelter Anordnung und beabstandet auf einer sich drehenden Disk-Welle gelagert sind. Die Platte 16 dreht sich mit einer vorgegebenen konstanten Winkelgeschwindigkeit mittels eines geschwindigkeitsgeregelten Wellenmotors 18, der von einer Wellenmotorsteuerungs/Treiberschaltung 27 gesteuert wird. Beispielsweise eine On-line-Datenwandlerkopfstapelanordnung 20 wird beispielsweise mittels eines sich drehenden Schwingspulen-Aktuators 22 positioniert, der durch eine Kopfpositionier-Servoschleifen-Treiberschaltung 24 gesteuert wird.
Wie gewöhnlich ist der Datenwandlerkopf 26 der Kopfstapelanordnung 20 berührungsfrei (flying) über einer jeweiligen Plattenoberfläche einer jeden Platte 16 angeordnet. Die Plattenstapelanordnung 20 positioniert somit beispielsweise Dünnfilmdatenwandlerköpfe 26 bezüglich einer ausgewählten der mehreren konzentrischen Datenspeicherspuren, die auf jeder Speicheroberfläche der sich drehenden Platte 16 festgelegt sind. Während zur Zeit die Dünnfilmköpfe, die aus poliertem keramischen Gleitelemente gebildet sind, für die Köpfe 26 bevorzugt werden, werden Verbesserungen bei dem Plattenlaufwerkverhalten auch dann verwirklicht, wenn andere Arten von Köpfen in dem offenbarten PRML-Datenkanal verwendet werden, wie z. B. MiG- Köpfe oder induktive Schreib-/Magnetwiderstands-Lesekopfstrukturen.
Die Köpfe werden in Übereinstimmung mit jeder Bewegung des Aktuators und der Kopfstapelanordnung 20 positioniert, und die sich ergebende vertikale Ausrichtung zirkularer Datenspurorte über mehrere Datenspeicheroberflächen wird oft als "Zylinder" in der Plattenlaufwerktechnik bezeichnet. Die Speicherplatte hat vorzugsweise einen kleinen Durchmesser, wie etwa 95 mm oder weniger und kann eine Aluminiumlegierung oder Glasplatte sein, die beispielsweise durch Sputter-Abscheidung einen geeigneten mehrschichtigen Magnetdünnfilm und z. B. einen schützenden Carbonüberzug in bekannter Art hat. Andere Platten und magnetischen Medien können verwendet werden, einschließlich plattierter Medien und/oder spinbeschichteter Oxidmedien, wie sie bei Laufwerken mit niedrigerer Datenspeicherkapazitäten und Herstellungskosten üblich sind.
In Fig. 1 ist jede Datenspeicheroberfläche jeder Platte 16 in exemplarisch drei Zonen aus konzentrischen Datenspuren unterteilt: eine äußere Zone OZ, eine mittlere Zone MZ und eine inneren Zone IZ. Eine innerste "Landingzone" LZ ist auch gezeigt, die in bekannter Art für die Kontaktstop/startaufzeichnung verwendet wird. Wenn die Datenspeicherplatte 16 sich mit einer konstanten vorgegebenen Geschwindigkeit dreht, wird mit den in Zonen unterteilten Datenaufzeichnungstechniken eine optimierte Speicherung der Daten auf der Datenplatte 16 erzielt, wobei die nominalen Datenübertragungsraten für jede Zone an den Plattenradius angepaßt sind. Während bei den vorgestellten Beispielen nur drei Zonen dargestellt sind, sind bei der praktischen Anwendung 16 oder mehr Datenzonen für die Datenspeicheroberfläche bevorzugt.
In der Praxis kann eine zweifache Datentaktdifferenz zwischen der Datenübertragungsrate bei der äußersten Zone OZ und der Datenüberübertragungsrate bei der er innersten Zone IZ verwirklicht werden. Bei dem Beispiel können die in Spuren der äußersten Zone OZ geschriebenen Daten mit einer Datentaktrate von 90 MHz geschrieben sein. Die in Spuren der mittleren Zone MZ geschriebenen Daten können mit einer Datentaktrate von beispielsweise 66,67 MHz geschrieben sein. Und zur Vervollständigung dieses Beispiels können die in den Spuren der radial innersten Datenzone IZ geschriebenen Daten mit einer Taktrate von beispielsweise 45 MHz geschrieben sein.
Jede Zone kann bis zu 100-200 oder mehr konzentrische Datenspuren enthalten, in denen Datenblöcke aufgeteilt sind, und in Segmente mit einer Vielzahl regelmäßig beabstandeter eingebundener Servosektoren S unterteilt sein, wobei vier solcher Servosektoren S0, S1, S2 und Sn in Fig. 1 dargestellt sind. Typischerweise kann es bis zu 62 Servosektoren (oder mehr) geben, die in Abhängigkeit von der Kopfpositionierungs-Servoinformationsmenge, die für die Kopfpositions-Servoschleife benötigt wird, um die zuverlässige Spurfolgung während der Datenlese- und - schreibvorgänge zu gewährleisten auf jeder Datenspeicheroberfläche festgelegt sind.
Bei der in Fig. 1 dargestellten Datenanordnung dreht sich die Platte 16 entgegen der Uhrzeigerrichtung relativ zu dem Datenübertragungskopf. Wichtig bei diesem Beispiel ist, daß alle Servosektoren somit im wesentlichen kontinuierliche Radialsektorlinien SL sind, die gleichmäßig um den Umfang der Platte 16 herum angeordnet sind. Diese Sektorlinienanordnung vereinfacht die Zeitsteuerung, die für die Positionierung und geeignete Abtastung der Kopfpositionsinformation benötigt wird, die in jedem Servosektor enthalten ist. Fünf solcher Sektorlinien sind in dem in Fig. 1 gezeigten Diagramm dargestellt: SL0, SL1, SL2, SLn und SLn+1. Eine dieser Sektorlinien, beispielsweise SL0, markiert den Beginn (und das Ende) aller kreisförmigen Datenspuren und liefert einmal pro Umdrehung die Indexmarkierung I zur Markierung einer Einmalpro-Umdrehung-Indexposition der sich drehenden Datenspeicherplatte 16 bezüglich des sich nicht drehenden Datenwandlerkopfes 26.
Da die Kopfpositionierungsinformation mit der nominalen Datenübertragungsrate der Zone aufgezeichnet ist, gibt es diskontinuierliche Zonengrenzbereiche, die zwischen benachbarten Datenaufzeichnungszonen, einschließlich Servosektoren, angeordnet sind. Beispielsweise ist eine Zonengrenze B1 zwischen der äußeren Zone OZ und der mittleren Zone MZ; und eine Zonengrenze B2 ist zwischen der mittleren Zone MZ und der inneren Zone IZ.
Eine weitere Konsequenz aus dem Vorhandensein der mit der gleichen Taktrate wie die Benutzerdaten der jeweiligen Zone aufgezeichneten Kopfpositionsinformation in jedem Servosektor S ist, daß die rechte Flanke der radialen Grenze der Servosektoren eine etwas "gezackte" Erscheinung bezüglich der dazwischenliegenden Benutzerdatenbereiche innerhalb jeder Zone bietet. Wie aus der Übersicht in Fig. 1 ersichtlich ist, besteht ein umfangsmäßiger Offset zwischen den Servosektoren der innersten Spur jeder äußeren Zone und der äußersten Spur jeder benachbarten inneren Zone. Bei der derzeit bevorzugten Ausführungsform haben die Längen aller Servosektoren S der innersten benutzbaren Datenspuren aller Zonen die gleiche physikalische Länge auf der Platte. Die Ungleichheit in den Servosektorenlängen radial über die Datenoberfläche und ihre Konsequenz wird detaillierter in Zusammenhang mit Fig. 3 erläutert.
Es ist in Zusammenhang mit Fig. 1 wichtig anzumerken, daß während der Spursuchvorgänge die Datenabtastrate durch eine eingebundene Laufwerkmikrosteuerung 56 neu eingestellt wird, wenn sich der Datenwandlerkopf 26 von einer Zone zur nächsten bewegt. Während der Bewegung, mit der der Kopf eine bestimmte Zonengrenze B überquert, ist Servopositionsinformation von der Platte nicht erhältlich, und die Servoschleife ist im "Offenen Schleife"-Betrieb (open loop) beruhend auf abgeschätzten Parametern, wie etwa der Position, der radialen Geschwindigkeit und des Aktuatortreiberstroms, die von vorangehenden Kopfpositionsabtastungen erhalten wurden, die von Servosektoren erhalten wurden, und von anderen Vorspannkräften, die dazu neigen, die Kopfposition zu beeinflussen, während er die jeweilige Zonengrenze überquert.
Durch Erhöhen der Servosektordatenrate zur passenden Einstellung der Benutzerdatenrate über die Zonen hinweg ist es ersichtlich, daß eine beachtliche Servodatenkompaktheit oder Verringerung der Speicherfläche, die ansonsten durch die eingebundenen Servosektoren S benötigt würden, erzielt wird, indem die Servotaktrate jeweils mit der Benutzerdatenrate übereinstimmt. Dieses Einsparen von Plattenraum ist relativ in der schraffierten Fläche auf der linken der unterbrochenen Linie benachbart dem Servosektor S0 in Fig. 1 dargestellt. Größere Einsparungen der Plattenspeicherfläche, als in Fig. 1 gezeigt, können beispielsweise verwirklicht werden, indem eine größere Anzahl von Datenzonen als drei verwendet wird.
Eine innerste Landing-Zone LZ ist ebenfalls als eine Zone vorgesehen, in der es für den Datenwandlerkopf 26 sicher ist, in Kontakt mit der empfindlichen Datenspeicheroberfläche der Platte 16 zu kommen. Die innere Landing-Zone LZ ist in bezug auf die innerste Rotationsgrenze oder "crash stop" teilweise festgelegt, die die Winkelverschiebung beispielsweise einer sich drehenden Schwingspulenaktuatorstruktur 20 zur Positionierung der Kopfstruktur 26 begrenzt. In Zusammenhang mit Fig. 1 sei angemerkt, daß die Servosektormuster S in der Landing-Zone LZ aufgeschrieben sind. Auf diese Art kann der Kopf während der Antriebsinitialisierung oder Rekalibrierung als "offene Schleife" angenommen werden, um gegenüber dem inneren Crash-Stop positioniert zu werden, und weiterhin Servosektoren während des Anfangsfluges des Kopfes bezüglich der Platte zu lesen. Wenn einmal die Servosektoren lokalisiert sind, wird die Lokalisierung und die Verwendung der synchronen Servoinformation, die innerhalb jedes Servosektors aufgezeichnet ist, hierdurch praktisch ermöglicht, und der Kopf kann dann in den Datenzonen wie gewünscht neu positioniert werden.

Layout des synchronen Servosektors, Fig. 2A und 2B

In bezug auf Fig. 2A ist ein einzelner Servosektorplatz S0 bei zwei benachbarten Datenspuren, Spur 0 und Spur 1, einer bestimmten Datenzone gezeigt. In dieser Darstellung sind beide Spuren so dargestellt, daß sie sich ein AGC/PLL-Feld 102 teilen. Zusätzlich enthält jede Spur ein synchrones Servoadressenmarkierungsfeld 104, ein synchrones Gray-codiertes Spuridentifikationsfeld 106, und benachbarte Spuren teilen sich drei kreisförmig gestapelte und radial verschobene konstante Frequenz-Burstfelder 110, 114 und 118, die voneinander und anderen Feldern durch Sicherheitsfelder 108, 112, 116 und 120 getrennt sind. Das Benutzerdatenfeld beginnt (oder setzt fort) mit dem Feld 122, das dem Servosektor 50 folgt. Dieser erste Servosektor 50 enthält eine asynchrone Indexservoadressenmarkierung 124, so daß der Beginn der Datenspuren von der Plattenoberfläche während der Antriebsinitialisierung und der anfänglichen Kalibrierung erfaßt werden kann, wenn der synchrone Datenkanal noch nicht mit der Information auf der Datenoberfläche der Platte 16 synchronisiert ist.
Idealerweise enthält das synchrone Indexservoadressenmarkierungsmuster 124 verschiedene sehr lange Magnete, die in jedem anderen Datenmuster der Platte sehr unwahrscheinlich sind und leicht durch asynchronen Betrieb des Datenkanals während Initialisierung erkannt werden können, so daß ein grober Startpunkt zur Lokalisierung der folgenden Servosektoren erhalten werden kann. Durch Anordnen des asynchronen Servomusters des Feldes 124 am Beginn des AGC/PLL-Feldes 102 in dem ersten Sektor 50 wird ein Raum, der möglicherweise aufgrund des Barkhausen-Rauschens während der normalen Datenschreib/lese-Vorgänge unbenutzbar ist, sehr nützlich und wertvoll während der ursprünglichen Anschaltsequenz, während keine Datenschreibvorgänge auf der Platte 10 ausgeführt werden.
Fig. 2B zeigt den Sektorort S1, der identisch in der Länge und dem Layout zum Sektor S0 ist, mit der Ausnahme der Tatsache, daß die asynchrone Indexservomarkierung wahlweise in dem AGC/PLL-Feld 102 weggelassen werden kann. Der Sektor S1 ist repräsentativ für alle Servosektoren S mit Ausnahme des ersten Servosektors S0, der die asynchrone Indexservoadressenmarkierung enthält. Da das asynchrone Servomarkierungsfeld 124 am Beginn des AGC/PLL-Feldes 102 des Indexsektors S0 ist, werden die meisten, wenn nicht alle, Barkhausen-Rauschstörungen in diesem bestimmten Bereich auftreten, wenn der Datenkopf 26 vom Schreiben zum Lesen übergeht, wenn der Servosektor S0 erreicht ist. Da die Indexmarkierung während der anfänglichen Kalibrierung gefunden wurde, ist die Anwesenheit des Barkhausen-Rauschens nicht störend für die weiteren Servovorgänge.
Es wurde beobachtet, daß lange Magneten oder niedrige Frequenzereignisse dazu führen, drohende Barkhausen-Rauschereignisse innerhalb der Kopfstruktur auszulösen. Angesichts dieser Beobachtung kann ein asynchrones Servomarkierungsfeld 124 wahlweise in allen Servosektoren zu Beginn des AGC/PLL-Felds enthalten und ein Indexbit im Gray-codierten Spuridentifikationsnummernfeld 106 hinzugefügt sein. Bei dieser alternativen Ausführungsform er faßt der Gray-Codedetektor 78 auch das Einmalpro-Umdrehung-Indexbit und signalisiert den gefundenen Index an die Mikrosteuerung 56, während der asynchrone SAM-Detektor 70 jedes der Felder 124 während der Einschaltkalibrierung erfaßt, wodurch die Rotationsverzögerung bei der ersten Detektion eines Servosektors verringert wird. Fig. 2B zeigt ein asynchrones Servoadressenmarkierungsfeld 124 und eine Gray-codierte Indexbitposition 125 mit gestrichelten Linien.
Von dem Blickpunkt des PRML enthält das AGC/PLL-Feld 102 ein herkömmliches 1/4T-Sinuswellenmuster (was gleich einem 2T-Muster in einem Spitzendetektionskanal ist). Normalerweise sind für einen PRML-Datenkanal etwa 50 bis 150 Taktzeitzellen ("T"-Intervalle) für das AGC/PLL-Feld 102 vorgesehen. Diese Länge kann etwas verringert werden, indem ein Frequenzverschiebungsausdruck in die digitale Zeitsteuerungsschleife des synchronen Datenkanals geladen wird, insbesondere da die Frequenzvariation von Servosektor zu Servosektor sehr gering ist (in Abhängigkeit von der Genauigkeit des Servoschreibprozesses und der Wellengeschwindigkeitsgenauigkeit). Da das Servomuster durch den Servoschreiber in der Fabrik nur einmal geschrieben wird, ist es praktisch möglich, eine Laufwerckalibrierungsroutine zu implementieren, die Frequenzvariationen für jede Zone und innerhalb jeder Zone erhält und in dem Speicher ablegt. Wenn somit der Kopf an einem bestimmten Servosektorort ankommt, wird jede Frequenzverschiebung und grobe Verstärkungsfaktoreinstellung im voraus bekannt sein und kann in den synchronen Datenkanal geladen werden, um dessen Charakteristika auf diese bestimmten Charakteristika des Servosektors zu setzen, der dann zu lesen ist.
Das synchrone Servoadressenmarkierungsmuster im Feld 104 wird auf der Grundlage der Fehlertoleranz und Minimalkorrelation mit dem AGC/PLL-Muster 102 und mit dem codierten Muster des Gray-codierten Identifikationsfelds 106 ausgewählt. Bei dem gegenwärtig bevorzugten Ansatz enthält das AGC/PLL-Feld drei Gruppen aus vier Bits 1,1,1,1 vor der PRML- Vorcodierung der Klasse IV, die mit der höchsten Datenübertragungsrate wiederholt werden. Gleichzeitig enthält bei dem gegenwärtigen Ansatz jedes decodierte Gray-codierte Bitmuster drei nicht auf Null zurückkehrende Magnete (non-return-to zero magnets; NRZ), entweder 1,1,0 oder 0,1,1 vor der PR4-Vorcodierung. Das synchrone SAM-Muster 104 wird so ausgewählt, daß eine Minimalkorrelation (maximaler Hamming-Abstand) bezüglich des AGC/PLL 1/4T-Musters und auch zu der Gray-codierten Mustercodierungskonvention vorliegt (unabhängig von den tatsächlichen Datenwerten, die innerhalb des Gray-codierten Musters vorliegen).
Ein derzeit bevorzugtes Beispiel ist das folgende mit einem binären Bitstrom in der obersten Linie, die von dem Servoschreiber, aber analog zu dem Datenstrom bei dem Vorcodierer 34, geschrieben wird, und mit der NRZ-Codierung dieses Bitstroms in der unteren Zeile:
Bei diesem bestimmten Muster ist der Hamming-Abstand ≥ 5, was mit sich führt, daß bei einer einzelnen Error-Fault- SAM-Detektionstoleranz zwei Fehler in einem Servosektor zu einer fehlerhaften Detektion des synchronen SAM-Mu sters führen können. Mit Zero-Error-Fault-Toleranz müßten drei Fehler in dem Servosektor auftreten, bevor eine Fehldetektion auftreten könnte. Andere geeignete synchrone SAM-Muster können mit Hilfe einer vom Computer gelenkten Suche nach Muster mit niedriger Korrelation mit dem AGC/PLL-Feld 102 und mit dem Gray-codierten Identifikationsfeld 106 identifiziert werden.
Da diese Felder 102, 104 und 106 synchron in miteinander verwobener Art (interleave fashion) durch den Viterbi- Detektor 50 decodiert sind und durch den Nachdecoder 52 durchlaufen, bevor sie den synchronen SAM-Decoder 71 erreichen, ist es nötig, daß das synchrone SAM-Muster frei verknüpfbar mit den Gray-Codebits ist, was bedeutet, daß jedes Feld mit zwei Magneten gleicher Polarität endet.
Die Servosektoren sind durch einen Servoschreiber zu dem Zeitpunkt des endgültigen Zusammenbaus und der Endkontrolle des Plattenlaufwerks 10 beschrieben. Da der Servoschreiber keine detaillierte Information bezüglich der Kopf/Platten-Parameter haben wird, ist ein genauer Schreibvorausgleich annähernd unmöglich. Deshalb sollten die Servo-Gray-codierten Identifikationsmuster alle Doppelbitmuster (dibit pattern) (oder Dreibitmuster; tribit pattern) vermeiden, um die Wahrscheinlichkeit der korrekten Detektion durch den Gray-Code-Detektor 78 zu maximieren. Das oben beschriebene Gray-Codierungsschema wird in vorteilhafterweise Dibits und Tribits vermeiden.
Der PRML-Viterbi-Decoder 50 arbeitet auf einer verwobenen Grundlage (interleave basis). Um den Decodiervorgang zu verstehen, ist es wesentlich, daß jedes weitere Bit betrachtet wird. Ein Bitsatz gelangt in einen Detektor, während alle anderen Bitsätze in einen anderen Detektor innerhalb des verwobenen Decoders 50 gehen. Einer der Detektoren wird ein 1,0-Muster oder ein 0,1-Muster in Abhängigkeit von dem empfangenen Muster sehen. Nachdem jedes Datenpaar ausgegeben ist, wird ein Übergangs- oder Mischbit (eins) ebenfalls ausgegeben, was bedeutet, daß alle Zweideutigkeiten, die ansonsten in den PRML-Gattern verblieben, nun in dem Detektor aufgelöst wurden. Diese Charakteristik hat den wünschenswerten Effekt der Begrenzung der Fehlerausbreitung.

Datenzonengrenzen, Fig. 3

Fig. 3 zeigt die Diskontinuitäten bei der Ausrichtung der Servofelder an der Grenze B zwischen benachbarten Datenzonen. Bei der derzeit bevorzugten Ausführungsform wird ein Datenspurort an jeder Grenze geopfert, so daß die Servofelder der im allgemeinen ausgerichteten Servosektoren benachbarter Grenzen auf die Mittellinie der Grenzspur geschrieben werden können, um den Rahmen für die Spurfolgung und Datenwiedergewinnung zu schaffen. Deshalb läuft eine Datentaktratendiskontinuität entlang der Mittellinie des Grenzspurplatzes, was es für die Zeitsteuerungsschleife des synchronen Lesekanals unmöglich macht, eine Phaseneinrastung zu erreichen. Die für den Kopf zur Überschreitung der Grenzspur während des Spursuchens benötigte Zeit schafft auch ein Zeitsteuerungsfenster, währenddessen die Servoschleife von der Taktrate der Ausgangszone umschaltet und sich bei der Taktrate der einzutretenden Zone stabilisiert. In Fig. 3 wurde die Schraffierung über die Servosektorfelder 102, 104 und 106 hinzugefügt, die zeigt, daß diese Felder auf der Mittellinie der Grenzzone B1 aufgezeichnet sind. Die Schraffierung verdeutlicht weiter die Fehlausrichtung der Servofelder zu benachbarten Spuren an jeder Zonengrenze.

Plattenlaufwerk 10, Fig. 4

In Fig. 4 enthält ein beispielhaftes Hochleistungsplattenlaufwerk 10 mit hoher Datenkapazität und niedrigen Kosten einen programmierbaren und adaptiven PRML-Schreib/- Lesekanal mit synchroner Servodetektion in Übereinstimmung mit den Grundlagen der Erfindung beispielsweise eine Kopf- und Plattenanordnung ("HDA") 12 und zumindest eine elektronische Schaltungsplatine oder Schalttafel (PCB) 14. Die HDA 12 kann einer großen Vielzahl von Ausführungsformen und Größen folgen. Ein Beispiel einer geeigneten HDA ist in dem gemeinsam erteilten US-Patent mit der NR. US-A-5 027 241 offenbart. Eine weitere geeignete HDA ist in dem gemeinsam erteilten US-Patent mit der Nr. US-A-4 669 004 beschrieben. Noch eine weitere geeignete HDA ist in dem gemeinsam erteilten US-Patent mit der Nr. US-A-5 084 791 beschrieben. Noch eine weitere HDA-Anordnung ist in dem gemeinsam erteilten US-Patent mit der Nr. US-A-5 255 136 dargestellt. Die Offenbarungen dieser Patente werden hier durch Bezugnahme eingeschlossen.
Vorzugsweise ist ein Kopfauswahl/lese-Kanalvorverstärker 28 innerhalb der HDA 12 in unmittelbarer Nähe der Dünnfilmköpfe 26 enthalten, um die Rauschaufnahme zu verringern. Wie es bekannt ist, ist der Vorverstärker 28 vorzugsweise auf einem dünnen flexiblen, gedruckten Kunststoffsubstrat aufgebracht und mit diesem verbunden. Ein Teil des flexiblen Kunststoffsubstrats erstreckt sich außerhalb der HDA 12, um die Verbindungen mit der auf der PCB 14 getragenen Schaltung zu schaffen.
Die elektronische PCB 14 trägt physikalisch und verbindet elektrisch die für ein intelligentes Schnittstellenplattenlaufwerkuntersystem, wie dem Laufwerk 10, benötigte elektronische Plattenlaufwerkschaltung. Die elektronische Schaltung enthält auf dem PCB 14 einen/eine Datensequenzierer und Cache-Puffersteuerung 15, einen Cache-Pufferspeicherarray 17, eine High-Level-Schnittstellensteuerung 19, eine Buspegelschnittstellenstruktur, die wie etwa SCSI II Target für die Kommunikation über einen Bus 21 mit einer SCSI II-Host- Initiator-Anpaßvorrichtung innerhalb einer Host- Computermaschine (nicht gezeigt) ausgebildet ist.
Einen programmierte digitale Mikrosteuerung 56 enthält eine Mikrobus-Steuerstruktur 58 zur Steuerung der Datenformatierung und der Datenübertragungsvorgänge des Sequenzierers 15, der Blockübertragungsaktivitäten der Schnittstelle 23, der Kopfpositionierung der sich drehenden Aktuatorstruktur 20 über die in dem Kopf 26 enthaltene Servoschleife, Vorverstärker 28 und Synchrondatenkanal (in einer anschließend erläuterten Art) und den Servotreiber 24. Die Mikrosteuerung 56 steuert auch die Wellenmotorsteuerung 27.
Der durch Fig. 4 beispielhaft gezeigte synchrone Datenkanal repräsentiert eine 8/9-tel Ratenimplementation eines (0,4/4)-Codes. In einem (0,4/4)-Code ist der maximale Abstand zwischen benachbarten Information-Eins-Bits eine Null, die erste Vier bezeichnen die maximale Zahl aufeinanderfolgender Nullen ohne eine Eins in dem codierten Datenstrom, und die zweite Vier bezeichnet die maximale Zahl der aufeinanderfolgenden Nullen ohne eine Eins in jedem verwobenen Strom. Bei der Erfindung folgt der synchrone Servodecoder der (0,4/4)-Codierkonvention (mit Ausnahme des einmaligen niedrigen Korrelationsmusters, das durch das synchrone SAM-Feld 104 geschaffen wird, aber es umgeht die 8/9-tel-Ratencodierungskonvention, die von einem ENDEC/SERDES 32 dem synchronen Datenkanal aufgedrückt wird. Dies liegt daran, daß der 8/9-tel Code byte-orientiert ist, und die synchrone Servoinformation bit-orientiert ist. Die Weginformation des Viterbidetektors 50 muß inkrementell erhöht werden, um die hinreichende Länge zu haben, um das einmalige Muster mit dem synchronen SAM handhaben zu können.
Der Kanal aus Fig. 4 kann gewöhnlich den Leseverstärker 28, einen Datenweg 29, der zu einem ersten Verstärker 37 mit veränderbarem Verstärkungsfaktor führt, einen Pufferverstärker 38, einen zweiten Verstärker 39 mit veränderbarem Verstärkungsfaktor, ein analoges programmierbares Filter/Entzerrer 40, einen Analog/Digital-Flashwandler 46, ein digitales adaptives Filter 48 mit endlicher Impulsantwort, einen Viterbi-Detektor 50 und einen Nachdecoder 52 enthalten. Eine Verstärkungsfaktorsteuerschleife mit zwei Modi und eine Zeitsteuerungsschleife mit zwei Modi liefern ebenfalls wichtige Funktionen innerhalb des synchronen Datenkanals. Alle diese Elemente zusammen bilden einen hocheffizienten und derzeit bevorzugten synchronen PRML-Datenkanal eines Typs, der in der erwähnten, anhängigen US-Patentanmeldung der gleichen Inhaberin mit der Seriennummer 07/937 064 mit dem Titel "Disk Drive Using PRML Class IV Sampling Data Detection with Digital Adaptive Equalization", jetzt US-Patent mit der Nr. US-A- 5 341 249, beschrieben ist.
Alternativ dazu kann der synchrone Datenkanal in anderer Art verwirklicht werden. Bei einem anderen ebenfalls vollständig zufriedenstellenden Ansatz können eine Ab tast- und Halteschaltung, die den ankommenden Datenstrom von dem Kopf 26 empfangen, von einem analogen Magnituden- FIR-Filter gefolgt sein, dem ein Amplitudendigitalisierer und dann ein synchroner verwobener Detektor und Nachcodierer usw. folgt.
In dem Beispiel des synchronen Datenkanals, das in Fig. 4 gegeben ist, werden während des Abspielens magnetische Flußübergänge, die von dem ausgewählten Datenwandlerkopf 26 erfaßt werden, als ein analoger Signalstrom durch die Vorverstärkerleseschaltung 28 vorverstärkt. Der vorverstärkte analoge Signalstrom wird dann über den Weg 29, den analogen Verstärker 37 mit veränderbarem Verstärkungsfaktor (VGA), den Verstärker 38 mit festem Verstärkungsfaktor und dem zweiten VGA 39 gesendet. Nach der gesteuerten Verstärkung durchläuft der Signalstrom dann eine programmierbare analoge Filter/Entzerrer-Stufe 40. Das/der analoge Filter/Entzerrer 40 ist so programmiert, daß es für die Datenübertragungsrate der ausgewählten Datenzone, von der der Wandlerkopf 26 die Daten liest, optimiert ist. Das ausgeglichene analoge Lesesignal wird dann einer Abtastung und Quantisierung durch einen Hochgeschwindigkeits-Analog/Digital-Flashwandler (A/D-Wandler) 46 ausgesetzt, der, wenn er auf die Benutzerdaten synchronisiert ist, rohe Signaldatenabtastwerte {xk} erzeugt. Der A/D 46 ist mit einer geeigneten Auflösung ausgestattet, die zumindest sechs Bit beträgt und vorzugsweise acht Bit pro Abtastung {xk} ist.
In dem Beispiel aus Fig. 1 hat während der Nichtlesezeiten eine analoge automatische Verstärkungsfaktorsteuerschaltung 42 einen Eingangsweg 41 von dem Ausgang des analogen Filters/Entzerrers 40 und entwickelt und führt eine Fehlerspannung dem Steuereingang des VGA 37 über ei nen Steuerweg 43 zu. Während der Lesezeiten wird ein digitaler Verstärkungsfaktorsteuerwert von einer digitalen Verstärkungsfaktorsteuerschaltung 64 in einen analogen Wert durch einen Verstärkungsfaktor-DAC 66 gewandelt und über einen Weg zur Steuerung des zweiten VGA 39 angelegt, während die analoge Fehlerspannung auf dem Weg 43 konstant gehalten wird. Die digitale Verstärkungsfaktorsteuerschaltung 64 entwickelt ihre Verstärkungsfaktorsteuerwerte aus den konditionierten Datenabtastwerte, die von dem digitalen FIR-Filter 48 über einen Weg 49 ausgegeben werden. Details der Verstärkungsfaktorsteuerschaltung werden durch die US-Patentanmeldung der gleichen Inhaberin mit der Seriennummer 07/936 742 geliefert, die am 27. August 1992 eingereicht wurde, und nun dem US-Patent mit der Nr. US-A-5 375 145 entspricht, dessen Offenbarung hier durch Bezugnahme eingeschlossen ist. Anderen automatischen Verstärkungsfaktorsteueransätzen kann bei der Verwirklichung der Erfindung gefolgt werden.
Das FIR-Filter 48 verwendet adaptive Filterkoeffizienten zum Filtern und Konditionieren der rohen Datenabtastwerte {xk} in Übereinstimmung mit beispielsweise der gewünschten PR4-Kanalantwortcharakteristika, um die gefilterten und konditionierten Abtastwerte {yk} zu erzeugen. Die bandpaßgefilterten und konditionierten Datenabtastwerte {yk}, die das Filter 48 verlassen, durchlaufen dann über den Weg 49 zu dem Viterbi-Detektor 50, der den Datenstrom beruhend auf dem Viterbi-Algorithmus mit maximaler Wahrscheinlichkeit decodiert, wobei eine Gitter-Pipelinestruktur verwendet wird, die beispielsweise einen Gatterzustandsdecoder implementiert. Bei dieser Stufe werden die über den Weg 96 ausgegebenen decodierten Daten durch einen Nachdecoder 52 laufen, der die ursprünglichen binären Datenwerte wiederherstellt.
Während der Benutzerdatenblocklesevorgänge aus den Benutzerspeicherbereichen der Platte 16 werden die binären Datenwerte durch den ENDEC 32 entserialisiert, der acht Bit große Benutzerbytes in Übereinstimmung mit einem Inversen der 8/9-tel Ratencodierungskonvention in Rahmen umsetzt und ausgibt (neun Codebits für je acht Benutzerdatenbits). Der ENDEC/SERDES kann in Übereinstimmung mit dem gemeinsam erteilten US-Patent mit der Nr. US-A-5 260 703 sein. Die decodierten Benutzerbytes werden dann dem Sequenzierer bzw. der Ablaufsteuerung 15 über den Datenweg 30 zugeführt und anschließend in bekannter Art in Übereinstimmung mit den Verfahren gehandhabt, welche in dem gemeinsam erteilten US-Patent mit der Nr. US-A-5 255 136 erläutert sind, das oben erwähnt wurde.
Damit das vorliegende System geeignet arbeitet, müssen die Rohdatenabtastwerte {xk} an den einkommenden analogen Signalverlauf an genau geeigneten regelmäßigen Plätzen genommen werden. Dementsprechend ist die Steuerungsschleife mit zwei Modi vorzugsweise zur Steuerung der Frequenz und Phase des Analog/Digital-Flashwandlers 46 ausgestattet. Die Zeitsteuerungsschleife enthält eine analoge Zeitsteuerungssteuerschaltung 61 und eine digitale Zeitsteuerungssteuerschaltung 54 und einen Zeitsteuerungs-DAC 57. Eine Zeitsteuerungs-Phasenriegelsynthetisierschaltung 60 liefert synthetisierte Zeitsteuerungssignale an die Steuerschaltung 60 und ein Zeitsteuerungsbezugssignal an ein Aufsummierverbindungselement 55. Ein von dem Aufsummierverbindungselement 55 ausgegebene Summe steuert einen stromgesteuerten Oszillator 62, um den A/D zu takten. Der Oszillator 62 enthält auch eine Nullphasenstartschaltung, um gesteuertes Anfahren mit einer in etwa richtigen Phase mit den einkommen den Datenabtastwerte zu ermöglichen. Die Zeitsteuerungsschleife ist in dem gemeinsam erteilten US-Patent mit der Nr. US-A-5 258 933 beschrieben, dessen Offenbarung hier durch Bezugnahme eingeschlossen ist.
Die digitale Zeitsteuerungsschleife (und die digitale Verstärkungsfaktorschleife) enthalten eine Schwellwertspannung zur Bestimmung von Schwellwerten bei -2,0 und +2 und zur Erzeugung eines k-Wertes. Dementsprechend arbeitet die Zeitsteuerungsschwellwertschaltung auch als asynchroner SAM-Detektor 70 während der Kalibrierung und liefert die Steuerung über den Weg 58 an die Mikrosteuerung beruhend auf einer Zeichenfolge aus k-Werten, die die Anwesenheit eines Index-SAM-Musters mit langen Magneten 14T anzeigt.
Die Verwendung einer digitalen Verstärkungsfaktorsteuerschleife und einer digitalen Zeitsteuerungssteuerschleife hat eine Reihe von Vorteilen. Zunächst ist eine Verstärkungsfaktorsteuerschleife (und eine Zeitsteuerungssteuerschleife), die über digitale Abtastwerte gesteuert wird, weniger empfindlich bezüglich Änderungen der Temperatur, der Leistungsversorgung und der Bauteiletoleranzen als eine strikt analoge Steuerschleife. Zweitens kann die Schleifenkompensation oder Bandbreite leicht eingestellt oder geändert werden, indem Register geladen werden oder indem zwischen Registerbänken für "on the fly"-Änderungen umgeschaltet wird. Das heißt, daß die optimale Schleifenkompensation sowohl während des Akquisitions- als auch des Spurfolgungsmodus verwendet werden kann. Letztlich vermeidet das digitale Schleifenfilter Fehler, die ansonsten aufgrund der Vorspannung und des Offsets auftreten würden, die bei einer rein analogen Schleifenimplementierung existieren können.
Die Servofelder 102, 104, 106, 110, 114, 118 und 124 werden nach dem Zusammenbau und der Endkontrolle des Laufwerks in der Fabrik von einer Servoschreibvorrichtung geschrieben. Eingebundene Servofelder können von einem Servotreiber, vorzugsweise in Übereinstimmung mit den in einem gemeinsamen erteilten US-Patent mit der Nr. US-A- 5 170 299 und dem Titel "Edge Servo For Disk Drive Head positioner" beschrieben werden, dessen Offenbarung hier durch Bezugnahme eingeschlossen ist.
Andererseits erfordert das Schreiben von Benutzerdaten auf die Platte einen Schreibkanal. Der Schreibkanal enthält die ENDEC/SERDES 32, einen Vordecoder 34, einen Schreibtreiber 36 mit einer Schreibvorkompensationsschaltung und den Frequenzsynthetisierer 61 innerhalb der Zeitsteuerungsschleife. Der Frequenzsynthetisierer 61 enthält einen internen stromgesteuerten Oszillator und einen Synthetisier-DAC, welcher eine Firmware-Auswahl durch die Mikrosteuerung 56 von programmierbaren bereichzentrierten Frequenzen erlaubt, die ausgewählt sind, um sich der Frequenz jeder Datenzone anzunähern. Somit wird wenn eine Datenzone während der Spursuche erreicht wird, der Synthetisierer 61 auf die nominale Datentaktrate für die neue Zone gesetzt, und diese grobe Zeitsteuerungseinstellung wird an das Zeitsteuerungsaufsummierverbindungselement 55 angelegt. Während der Frequenzsynthetisierer 61 die Taktrate für jede Zone ändert, um die Zeitsteuerung zu vereinfachen, wird die Treibermikrosteuerung 56 mit einer konstanten Datenfrequenz unabhängig von der Zone getaktet. Somit ist der Mikroprozessortaktzyklus unabhängig von der Zonendatenrate, und die Gesamttreibersteuerung wird während eines Datenzonenübergangs durch den Kopf 26 nicht verloren.
Die Ausgabe des Synthetisierers 61 enthält ein Schreibtaktsignal für die Steuerung der Benutzerdatenübertragungstaktrate während der Datenschreibvorgänge auf die Platte 16. Das Schreibtaktsignal wird der Schreibvorausgleichschaltung 37 innerhalb der Schreibtreiberschaltung 36 zugeführt. Die Schreibvorausgleichsschaltung 37 akzeptiert codierte NRZ-Benutzerdaten, die auf die Datenspeicherplatte 16 von dem Vorcodierer 34 zu schreiben sind, und es stellt die relative Phase dieser Daten ein, um den Vorausgleich bezüglich des Schreibtaktsignals durchzuführen. Das Anwenden der Vorausgleichsverzögerung verursacht, daß das betroffene Bit durch einen prozentualen Betrag in bezug auf die nominale T-Zellenzeit, die von dem Schreibtaktsignal festgelegt ist, beschrieben wird. Das Schreibtaktsignal wird an auch den Zeitsteuerungs-DAC 57 und den AGC DAC 66 angelegt.
Wenn ein AGC/PLL-Feld 102 innerhalb eines Servosektors erreicht ist, wird die digitale Zeitsteuerung 54 schnell die synchrone Zeitsteuerung beruhend auf den Datenabtastwerte (Rohdatenabtastwerte während der Zeitsteuerungsakquisition und konditionierte Datenabtastwerte anschließend) erhalten, und ein genauer oder feiner Zeitsteuerungseinstellwert wird über den Zeitsteuerungs- DAC 57 an das Zeitsteuerungsaufsummierverbindungselement 55 angelegt. Die von dem Zeitsteuerungsaufsummierverbindungselement 55 erreichte Summe wird dann zur Steuerung eines stromgesteuerten Oszillators 62 angelegt, der seinerseits den Flash-A/D 46 in dem synchronen Datenkanal taktet.
Während der Lesezeiten ist der Zeitsteuerungs-DAC 57 aktiv, und die Ausgaben eines Zeitsteuerungsschleifentief paßfilters der PLL-Steuerschaltung 60 werden als ein statischer Offset gehalten. Während der Nichtlesezeiten ist die analoge PLL-Steuerschaltung 60 zur Regulierung des Zeitsteuerungsschleifenoszillators 62 aktiv. Durch Aufsummieren aller Phasenoffsets in dem Aufsummierungsverbindungselement 55 wird der für den Zeitsteuerungs-DAC 57 benötigte dynamische Bereich verringert.
Der Index-SAM enthält vorzugsweise eine beispielsweise 14T große Gleichstrom-Löschlücke. Dementsprechend enthält das Plattenlaufwerk 10 einen asynchronen Index-SAM-Decoder 70 verbunden mit dem Ausgang 53 des Nachcodierers, um die Anwesenheit der 14T großen Gleichstrom-Löschlücke innerhalb des binären Datenstroms zu detektieren. Das 14T große Gleichstrom-Löschmagnetmuster mit dem asynchronen Index SAM kann leicht decodiert werden, indem der decodierte binäre Datenstrom durch ein Schieberegister mit beispielsweise 12 Stufen, die zur Einstellung aller Nullen in dem Muster eingestellt sind, und durch eine Kombinationslogik durchläuft, die mit jeder Stufe verbunden ist, um ihren gehaltenen Zustand zu testen.
Die Detektion eines Index-SAM tritt nur während einer Strom-An-Kalibrierungsroutine auf. Wenn das Index-SAM-Muster, mit dem in der asynchronen SAM-Detektorlogik 70 programmierte Muster übereinstimmt, wird das Index-SAM- Gefunden-Signal bestätigt. Der Mikroprozessor 56 fährt mit der ursprünglichen Kalibrierung fort, indem eine Servosektorzeitsteuerungsschaltung 76 gestartet wird, die zum Herstellen der Zeitsteuerungsfenster für die Servosektoren verwendet wird. Wenn die Servosektoren lokalisiert sind, beginnt ein Prozeß zur Synchronisierung des Lesekanals der Plattendaten durch Lesen des AGC/PLL-Feldes für jeden Servosektor. Dies ermöglicht die Decodie rung des synchronen SAM und der Gray-codierten groben Kopfpositionierungsinformation. Wenn diese Information für den Mikroprozessor 56 erhältlich ist, kann dieser die Suche nach gewünschten Spurplätzen befehlen und mit dem Initialisierungsprozeß fortfahren. Nachdem der Index-SAM während der Einschalt-Kalibrierungsroutine lokalisiert ist, ist die Ausgabe von dem Index-SAM unnötig, da die Servosektorzeitsteuerungsschaltung 76 den Indexsektor in der Zeit markiert. Für den Fall, daß "spin-down" während eines Stromsparmodus auftritt, oder für den Fall eines Wellengeschwindigkeitsfehlers wird eine Neukalibrierungsroutine aufgerufen, und erneut der (die) Index-SAM(s) lokalisiert, um so zumindest einen Servosektor zu lokalisieren und das Kopfpositionieren zu beginnen, und um Daten von der Platte 16 zurückzugewinnen.
Ein synchroner Servodetektor 71 ist ebenfalls mit dem synchronen Datenkanal, beispielsweise am Nachcodiererausgang 53, verbunden, und decodiert das synchrone Servo- SAM-Feld 104. Damit der Viterbi-Decoder 50 das synchrone SAM-Muster decodiert, muß er ausgestattet sein, um die längsten Magnete auf einer verwobenen Grundlage handzuhaben. Bei dem oben gegebenen Beispiel des synchronen SAM ist die maximale Magnetlänge fünf Taktperioden, so daß zumindest ein Zwischenverknüpfungsdetektor innerhalb des Viterbi-Decoders 50 sechs Stufen haben muß. Der synchrone SAM-Decoder 71 enthält eine einfache Musterwiedererkennungslogik, die das einzige synchrone SAM-Muster innerhalb des nachcodierten Datenstroms (decodiert) erkennt. Der SAM-Decoder 71 kann mit fester oder programmierbarer Fehlertoleranz bei der Detektion des synchronen SAM-Musters ausgestattet sein, wie es vorangehend erläutert wurde.
Bei der Detektion jedes Servo-SAM in dem Feld 104 synchronisiert ein Signal einen Sektorintervallzeitgeber innerhalb der Servosektorzeitsteuerungsschaltung 76. Die Zeitsteuerungsschaltung liefert Zeitsteuerungssignale über einen Ausgabeweg 77 zur Steuerung der Servo-Gray- Code-Decoderschaltung 78 und einer Servo-Burst-Amplitudendetektorschaltung 80. Eine "one-of-six"-Schaltung 73 ist ebenfalls mit dem Nachdecoderausgang verbunden und bestimmt die geeignete Verknüpfungszeitsteuerung für den Servo-Gray-Code-Decoder 78.
Innerhalb des synchronen Datenkanals steuert die Mikrosteuerung 56 ein programmierbares analoges Filter /Entzerrer 40, ein adaptives FIR-Filter 48, einen Viterbi-Detektor 50, eine digitale Zeitsteuerungssteuerung 54 und eine digitale Verstärkungsfaktorsteuerung 64. Die Mikrosteuerung 56 ist mit direktem Zugriff auf den DRAM-Speicher 21 über eine Sequentier/Speicher-Steuerung 19 ausgestattet und kann je nach Wunsch oder Notwendigkeit auch einen internen und/oder externen Programmspeicher enthalten.
Für Benutzerdaten verbindet ein zweidirektionaler Benutzerdatenweg 30 den Datensequenzierer und die Speichersteuerung 15 mit einem Codierer/Decodierer ("ENDEC") 32 innerhalb des synchronen Datenkanals. Der ENDEC 32 liefert auch die Funktionen eines Serialisierers/Deserialisierers ("SERDES"). Der ENDEC 32 ist vorzugsweise in Übereinstimmung mit den Lehren des gemeinsam erteilten US-Patents mit der Nr. US-A-5 260 703, dessen Offenbarung hier durch Bezugnahme eingeschlossen ist. Die Schaltung 32 wird nicht von dem synchronen Servodetektor der Erfindung verwendet.
Bei der bevorzugten Ausführungsform wandelt der ENDEC 32 den binären digitalen Bytestrom in beispielsweise 8/9-tel ratencodierte Daterisequenzen in Übereinstimmung mit einem vorgegebenen Datencodierformat um. Dieser codierte serielle Datenstrom wird dann über einen Weg 33 an einen Vordecodierer 34 geliefert, der die Daten in Übereinstimmung mit dem PR4-Vorcodierungsalgorithmus 1/(1 D²) in Übereinstimmung mit den Auflagen des (0,4/4)-Codes vorcodiert. Die vorcodierten Daten werden dann über einen Weg 35 an eine Schreibtreiberschaltung 36 geliefert, in der sie durch die Schreibvorausgleichsschaltung 37 vorausgeglichen und dann an den ausgewählten Datenwandlerkopf 26 über eine Kopfauswahlfunktion innerhalb der Schaltung 28 geliefert werden. Der Kopf 26 schreibt daraufhin die Daten als ein Muster alternierender Magnetfluß-Übergänge in eine ausgewählte Datenspur auf einer ausgewählten Datenspeicheroberfläche der Platte 16.
Mit der Erinnerung, daß der synchrone Datenkanaldetektor 50 Bits auf der Basis einer Zwei-zu-Eins-Verknüpfung erfaßt, enthält der Gray-Code-Decoder 78 aus Fig. 5 zwei identische Hardwaredetektoren, einen "Cell 0"-Decoder 126A zur Detektion der Gray-codierten Bits mit einer Verknüpfung, und einen "Cell 1"-Decoder 126B zur Detektion der Gray-codierten Bits der anderen Verknüpfung. Da die Detektoren 126A und 126B identisch sind, wird nur der "Cell 0"-Detektor 126A detailliert beschrieben.
Die decodierten verknüpften Bits auf dem Weg 53 vom Nachdecoder 52 gelangen in ein Schieberegister 128. Dieses Register 128 wird mit der gleichen Taktrate T getaktet und es legt fünf Stufen fest: bk-1, bk-2, bk-3, bk-4 und bk-5. Jede zweite Stufe: bk-1, bk-3 und bk-5 ist von Interesse, und die Stufen bk-2 und bk-4 sind im wesentli chen Platzhalter. Eine Ausgabe der Stufe bk-5 wird von einem Inverter 130 invertiert und dann als eine Eingabe an ein UND-Gatter 132 mit drei Eingängen gegeben. Die Ausgaben der anderen Stufen bk-1 und bk-3 liefern die anderen zwei Eingaben des UND-Gatters 132. Wenn das Eingangsbitmuster an dem UND-Gatter 132 gleich 0,1,1 ist (bk-5, bk-3 und bk-1), wird ein Gray-codiertes Einserbit gefunden. Andererseits wird ein Nullbit angenommen. Die Ausgabestufe des UND-Gatters 132 wird in einer Haltevorrichtung 134 in Übereinstimmung mit einem Haltesignal gehalten, das von der "one-of-six"-Schaltung 73 bereitgestellt wird. Diese Schaltung spricht auf das synchrone SAM-Gefunden-Signal an, das von dem synchronen SAM-Detektor 71 zu Beginn eines Zählintervalls von sechs T-Zellen ausgegeben wird. Bei der sechsten T-Zelle von sechs in Reihe gibt die "one-of-six"-Schaltung 73 einen logisch Wahrpegel aus, der verursacht, daß die Haltevorrichtung 134 den Zustand des UND-Gatters 132 hält. Zu diesem Zeitintervall sollte das verknüpfte Graycodierte Bitmuster in dem Register 128 gültig sein, und entweder wird ein Gray-codiertes Bitmuster für ein Einserbit (0,1,1) oder ein Nullbit (1,1,0) in der Haltevorrichtung 132 vorliegen. Eine Ausgabeleitung 136A überträgt das erfaßte Bit in ein Schieberegister 137, das mit der Gray-codierten Bitrate getaktet wird. Nachdem die in dem Gray-codierten Identifikationsfeld enthaltenen Bits in das Register geschoben sind, werden sie parallel an die Mikrosteuerung 56 über die Busstruktur 58 ausgelesen.
Wenn jedoch der Kopf zwischen Spuren plaziert ist, kann das Gray-codierte Identifikationsfeld einer bestimmten Spur möglicherweise nicht genau ausgelesen werden, und die ausgelesenen Werte können Fehlerbedingungen wie etwa 1,1,1 oder 1,0,1 oder 0,1,0 sein. Dementsprechend ist eine zusätzliche Logik innerhalb der Verknüpfungsdetektoren 126 vorgesehen, um zu bestimmen, ob ein gültiges Null-Gray-Codebitmuster vorliegt (wenn eines der Bit nicht vorhanden ist). Diese Schaltung enthält eine Inverterstufe 138, die zwischen der Ausgabe der Schieberegisterstufe bk-1 und einem weiteren UND-Gatter 140 geschaltet ist. Die anderen zwei Eingänge des UND-Gatters 140 werden direkt mit den Ausgaben der Stufen bk-3 und bk-5 des Schieberegisters 128 versorgt. Wenn somit ein Muster gleich 0,1,1 (ein Gray-Code-Nullbitmuster) am Eingang des UND-Gatters 140 vorliegt, wird dessen Ausgabe wahr. Die Ausgabe wird mit der Ausgabe des UND-Gatters 132 in einem NAND-Gatter 142 verglichen. Wenn weder ein Nullbefund noch ein Einsbefund wahr ist, dann ist eine Fehlerbedienung vorhanden und dies wird über eine Fehlerstatusbedingung an eine Leitung 144A der Mikrosteuerung 56 über die Busstruktur 58 signalisiert.
In dem Fall, daß der Gray-codierte Bitwert ein Fehler ist, können Fehlerkorrekturtechniken angewendet werden, wie mit dem Paritätsbit oder im CRC-Bit innerhalb des Gray-codierten ID-Feldes 106. Oder die B-Burst-Amplitude kann gelesen und während des Einschwingens verwendet werden, wenn der Kopf auf halbem Wege zwischen zwei Spuren ist, wie es den Lehren des in bezug genommenen und gemeinsam erteilten US-Patents mit der Nr. US-A-5 170 299 mit dem Titel: "Edge Servo for Disk Drive Head Positioner" entspricht.
Fig. 6 zeigt die Schaltung zur Implementierung des synchronen Servo-Burst-Amplitudendetektors 80. Es ist wichtig anzumerken, daß die Burst-Feld-1/4T-Sinuswellenmuster in Phase mit dem AGC/PLL-Feld sind. Wenn somit die Zeitsteuerung durch die Zeitsteuerungsschleife auf der Grundlage des AGC/PLL-Feldes erhalten wurde, liegt die gleiche Zeitsteuerung zur Decodierung der relativen Amplituden jedes der Servo-Burst-Felder 110, 114 und 118 an. In dem Fall, daß die Zeitsteuerung verlorengeht, oder während des Intervalls zwischen dem AGC/PLL-Feld 102 zu dem ersten Burstfeld 110 oder zwischen Burstfeldern marginal wird, ist es praktisch kleine Neusynchronisierungsmuster zwischen jeden der Bursts in den Räumen 108, 112, 116 und 120 aufzuzeichnen, die ansonsten gleichstromgelöscht wären.
Die Abtastung der Burst-Feld-Sinuswellen geschieht in etwa bei 0,707 Amplitude auf beiden Seiten der Spitze, sowohl positiv als auch negativ. Um eine genaue Quantisierung der Amplitude wiederzugewinnen, zieht eine Absolutwertbereitstellungsschaltung 150 alle Vorzeichen der ankommenden konditionierten Quantisierungswerte yk von der Ausgabe des FIR-Filters 48 ab. Dieses führt zu absoluten Burst-Quantisierungswerten yk , die an einen Akkumulator 152 durchgelassen werden. Die Akkumulatorausgabe wird an ein Register 154 angelegt, das mit der Zonen-Zellen-Taktrate T in Übereinstimmung mit einem Zonentakt 156 getaktet wird, der Teil des Synthetisierers 61 sein kann. Die Mikrosteuerung 56 erzeugt einen Löschwert, der das Register 154 vor jedem Burstfeld löscht. Eine Ausgabe des Registers 154 wird an den Akkumulator 152 über den Weg 155 zurückgeführt. Auf diese Art akkumuliert der Ackumulator die sechs Bit yk in zehn Bit Burstamplitudenwerte. Die Mikrosteuerung 56 signalisiert den Beginn und das Ende des Burstamplitudenakkumulierungsprozesses durch Bestätigen des CLEAR zur Löschung des Registers 154 und durch Bestätigung von LATCH zum Halten der akkumulierten Burstamplitude in der Haltevorrichtung 158. Dieser Wert wird dann von der Mikrosteuerung über die Busstruktur 58 gelesen.
Während die Erfindung im Zusammenhang mit einem Datenschema mit Daten-ID-Feldern beschrieben wurde, kann, wie es durch das in bezug genommene US-Patent mit der Nr. US- A-5 255 136 gelehrt wird, ein ID-LOSES Datenformat ebenfalls mit dem gleichen Erfolg in Übereinstimmung mit den offenbarten Grundlagen verwendet werden, beispielsweise wie in der gemeinsam angemeldeten anhängigen US-Patentanmeldung mit der Seriennummer 08/109 839, eingereicht am 20. August 1993, mit dem Titel "ID-Less Data Sector Format and Data Controller", mit der entsprechenden europäischen Patentanmeldungsnummer EP-A 94 304 357.0, deren Offenbarung hier durch Bezugnahme eingeschlossen ist. Bei einem ID-losen Ansatz kann das Gray-Codefeld 106 erweitert sein, um eine Sektornummer sowie eine Spurnummer zu enthalten.
Mit der so beschriebenen Ausführungsform der Erfindung ist es nun ersichtlich, daß die Aufgaben der Erfindung vollständig erreicht wird, und es ist für den Fachmann zu verstehen, daß viele Änderungen in der Konstruktion und sehr unterschiedliche Ausführungsformen und Anwendungen der Erfindung von ihm selbst vorgeschlagen werden können, ohne von dem Rahmen der Erfindung abzuweichen, wie er in den beiliegenden Ansprüchen festgelegt ist.

Claims

1. Verfahren zum synchronen Decodieren von Kopfpositionierungs-Servoinformation, die innerhalb eingebetteter Servosektoren (embedded servo sectors) (S0, S1, S2 ...) eines Festplattenlaufwerks (10) aufgezeichnet ist, welches eine sich drehende Datenspeicherplatte (16), einen Datenwandlerkopf (26), der an auf einer Speicheroberfläche der Platte ausgebildeten, konzentrischen Datenspuren positionierbar ist, und einen mit dem Datenwandlerkopf verbundenen synchronen Datenkanal zum Liefern synchroner Daten-Abtastwerte jedes von einer Datenspeicheroberfläche ausgelesenen analogen Magnetflußübergangs aufweist, wobei jeder eingebettete Servosektor eine Servo-Adreßmarke (104) und ein verschachteltes, Gray-codiertes Spur-Identifikationsfeld (interleaved Gray coded track identification field) (106) zum Bereitstellen einer Grob-Kopfpositionierungsinformation aufweist, mit folgenden Schritten:

Synchronisieren einer Timing-Schleife (54-57,59-62) mit einem am Anfang jedes Servosektors aufgezeichneten, konstanten Frequenzmuster (constant frequency pattern) zum Liefern eines Abtasttaktes,

Steuern, mit dem Abtasttakt, des Timings und der Phase einer Analog/Digital-Wandlereinrichtung (46) zum Abtasten der von der Datenspeicheroberfläche ausgelesenen Magnetflußübergänge, um synchrone Daten-Abtastwerte zu liefern,

Schicken der synchronen Daten-Abtastwerte durch ein digitales, finites Impulsantwortfilter (digital finite impulse response filter) (48), um konditionierte Daten- Abtastwerte zu liefern,

Decodieren der konditionierten Daten-Abtastwerte in codierte Datengruppen in einem Synchron-Verschachtelungs- Decodierer (synchronous interleave decoder) (50),

Decodieren der codierten Datengruppen mit einem Nachcodierer (52) in einen Strom von Binärdaten (53),

Erfassen der Servo-Adreßmarke (104) in dem Binärdatenstrom, um ein Servosektor-Taktsignal zu liefern,

Rückstellen einer Timing-Einrichtung (76) mit dem Servosektor-Taktsignal zum zeitlichen Markieren der Stelle des verschachtelten Gray-codierten Spur-Identifikationsfelds (106), und

Decodieren des verschachtelten Gray-codierten Spur- Identifikationsfelds in dem Binärdatenstrom mit einem verschachtelten Gray-Code-Decodierer (78) zum Liefern der Grob-Kopfpositionierungsinformation an eine Kopfpositions- Servoschleife zum Positionieren des Kopfs.

2. Verfahren gemäß Anspruch 1, wobei das die Servo- Adreßmarke (104) liefernde Magnetfluß-Übergangsmuster so gewählt wird, daß es eine minimierte Korrelation zu einem unmittelbar vor dem Servo-Adreßmarkenfeld ausgelesenen Synchronisations-Präambelfeld (102) und zu dem verschachtelt Gray-codierten Spur-Identifikationsfeld (106) aufweist.

3. Verfahren gemäß Anspruch 2, wobei das die Servo- Adreßmarke (104) liefernde Magnetfluß-Übergangsmuster so gewählt wird, daß es einen Hamming-Abstand (Hamming distance) von mehr als fünf oder gleich fünf aufweist.

4. Verfahren gemäß Anspruch 1, wobei jeder eingebettete Servosektor (S0, S1, S2 ...) auch eine Mehrzahl umfangsmäßig abgestufter, radial versetzter, konstanter Frequenz-Servo- Burst-Felder (circumferentially staggered, radially offset, constant frequency servo burst fields) (110, 114, 118) zum Liefern einer Fein-Kopfpositionierungsinformation aufweist, die synchron mit der Servo-Adreßmarke (104) und dem verschachtelt Gray-codierten Spur-Identifikationsfeld (106) aufgezeichnet sind bzw. werden, mit folgenden weiteren Schritten:

Entfernen des Zeichens aus einem Burst-Feld entnommener, konditionierter Datenabtastwerte, um absolute Amplituden- Abtastwerte zu liefern,

Sammeln der absoluten Amplituden-Abtastwerte des Burst- Felds in einem Akkumulator (152), um eine digitale Summe zu liefern,

Verwenden der digitalen Summe in der Kopfpositions- Servoschleife als einen Durchschnittswert der Fein- Kopfpositionierung in Relation zu synchron von anderen der Servo-Burst-Felder erhaltenen digitalen Summen.

5. Verfahren gemäß Anspruch 1, wobei die Datenspuren in konzentrische Datenzonen (IZ, MZ, OZ) angeordnet werden, wobei jede Datenzone eine dem Plattenradius angepaßte Datenübertragungsrate aufweist und jeder Servosektor (S0, S1 ...) so aufgezeichnet wird, daß er an einer radialen Sektorlinie (SL0, SL1 ...) beginnt und eine mit der Nenn- Datenübertragungsrate seiner Zone übereinstimmende Datenübertragungsrate aufweist, mit dem zusätzlichen Schritt des Einstellens bzw. Angleichens der Timing-Einrichtung (76) auf die Nenn-Datenübertragungsrate der Zone, wenn der Kopf (26) während Spursuchoperationen des Plattenlaufwerks in diese eintritt.

6. Verfahren gemäß Anspruch 1, mit dem weiteren Schritt des Einstellens bzw. Angleichens einer Verstärkungs- Steuerschleife (gain control loop) (41-43) zum Steuern einer Verstärkung (gain) der Magnetflußübergänge vor der Umwandlung in synchrone Datenabtastwerte durch Bezugnahme auf ein konstantes Frequenzmuster, das am Anfang jedes Servosektors aufgezeichnet ist.

7. Verfahren gemäß Anspruch 1, mit dem weiteren Schritt des Bereitstellens eines langen magnetischen Asynchron- Servoadreßmarkenmusters (long magnet asynchronous servo address mark pattern) (124) am Anfang mindestens eines der Sektoren (50) und des Erfassens der Präsenz des langen magnetischen Asynchron-Servoadreßmarkenmusters während einer anfänglichen Plattenlaufwerk-Kalibrierungsroutine.

8. Synchrones Servo-Datenerfassungs-Subsystem für einen Abtast-Datenkanal mit Teil-Antwort und maximaler Wahrscheinlichkeit (partial response, maximum likelihood sampled data channel) für ein Festplattenlaufwerk (12) mit einer sich drehenden, eine Vielzahl von konzentrischen Datenspuren festlegenden Daten-Plattenspeicheroberfläche und einer Mehrzahl sich radial erstreckender Servosektoren (S0, S1, S2 ...), wobei jeder Servosektor ein Servo- Synchronisationsfeld (102), gefolgt von einem ein eindeutiges Aufzeichnungsmuster definierenden synchronen Servo- Adreßmarkenfeld (synchronous servo address mark field) (104), gefolgt von die Grob- und Fein-Kopfpositionierungsinformation liefernden Feldern (110, 114, 118), aufweist, mit einem Datenkopf (26) nahe an der Datenspeicheroberfläche zum Lesen und Schreiben von Datensignalen von der und auf die Speicheroberfläche, einer Schwingspulen- bzw. Voice-Coil- Struktur (22) zum Positionieren des Datenwandlerkopfs (26) an jeder ausgewählten Datenspur, einer Kopfpositions- Servoschleife (24) zum Steuern der Bewegung der Betätigerstruktur, wobei der Abtast-Datenkanal angeschlossen ist, um die von dem Kopf während der Datenlesevorgänge ausgelesenen analogen Signale zu empfangen, synchron abzutasten und sie in digitale baten zu decodieren, und das synchrone Servo-Datenerfassungs-Subsystem betrieben wird bzw. arbeitet, wenn der Datenkopf einen der Servosektoren überstreicht, zum Abtasten und Erfassen der synchron aufgezeichneten Grob- und Fein-Kopfpositionsinformation und zum Liefern der erfassten Servoinformation an die Kopfpositions-Servoschleife, und mit:

einer Timing-Schleifeneinrichtung (timing loop means) (54-57,59-62) zum Synchronisieren des Abtast-Datenkanals mit dem Servo-Synchronisationsfeld (102), um synchrone Abtastwerte aus dem Servosektor zu liefern,

einer Erfassungseinrichtung (71) eines synchronen Servo- Adreßmarkenmusters (104), die mit einem Ausgang (53) des Abtast-Datenkanals zum Erfassen des eindeutigen Aufzeichnungsmusters und zum nachfolgenden Erzeugen eines Servo-Adressmarke-gefunden-Signals (servo address mark found signal) verbunden ist,

einem synchronen Grob-Kopfpositionsinformationsdetektor (78), der auf das Servo-Adressmarke-gefunden-Signal ansprechend mit einem Ausgang des Abtast-Datenkanals zum Erfassen und Sammeln grober Bits (coarse bits), welche die Grob-Kopfpositionsinformation aufweisen, verbunden ist, und

einem mit dem Abtast-Datenkanal verbundenen synchronen Fein-Kopfpositionsdetektor (80) zum Erfassen der Fein- Kopfpositionsinformation.

9. Synchrones Servodatenerfassungs-Subsystem gemäß Anspruch 8, wobei die konzentrischen Datenspuren in konzentrische Datenzonen (IZ, MZ, OZ) angeordnet sind, jede Datenzone eine an den Plattenradius angepaßte Datenübertragungsrate aufweist, wobei die Servosektoren (S0, S1 ...) synchron mit einer Datenübertragungsrate aufgezeichnet sind, die mit einer Nenn- Benutzerdatenübertragungsrate der Zone übereinstimmt, und wobei die Timing-Schleifeneinrichtung das Timing auf die Benutzerdatenübertragungsrate der Zone einstellt.

10. Synchrones Servodatenerfassungs-Subsystem gemäß Anspruch 9, wobei jeder Servosektor (S0, S1 ...) an einer radialen Servosektorlinie (SL0, SL1 ...) beginnt, die sich über die Zonen der konzentrischen Datenspuren hinweg erstreckt.

11. Synchrones Servodatenerfassungssystem gemäß Anspruch 8, wobei der Abtast-Datenkanal eine automatische Verstärkungs- Steuerschleifeneinrichtung (gain control loop means) (42) zum Einstellen bzw. Anpassen von Verstärkungspegeln synchroner Abtastwerte sowie die bzw. der Timing-Schleifeneinrichtung aufweist, und wobei jedes Servo-Synchronisationsfeld ein AGC/PLL-Feld (102) umfaßt, das eine Verstärkungseinstellung durch die automatische Verstärkungs- Steuerschleifeneinrichtung ebenso wie eine Timing- Synchronisierung durch die Timing-Schleifeneinrichtung ermöglicht.

12. Synchrones Servodatenerfassungssystem gemäß Anspruch 8, wobei das eindeutige Aufzeichnungsmuster (104) so gewählt wird bzw. ist, daß es eine niedrige Korrelation zu dem Synchronisationsfeld (102) und zu den eine Grob- und Fein- Kopfpositionsinformation liefernden Feldern (106, 110, 114, 118) aufweist.

13. Synchrones Servodatenerfassungssystem gemäß Anspruch 8, wobei das Grob-Informationsfeld (106) ein Gray-codiertes Spuridentifikationsfeld (Gray coded track identification field) zum Liefern der Grob-Kopfpositionsinformation umfaßt, und der synchrone Grob-Kopfpositionsinformationsdetektor (78) eine Gray-codierte Spurnummer aufweisende Bits decodiert und sammelt.

14. Synchrones Servodatenerfassungssystem gemäß Anspruch 8, wobei der synchrone Grob-Kopfpositionsinformationsdetektor (78) mit dem Abtast-Datenkanal einem Verschachtelungsdatendetektor (interleave data detector) (50) nachgeschaltet verbunden ist, und wobei der synchrone Grob- Kopfpositionsinformationsdetektor eine Mehrzahl von Gray- Code-Verschachtelungsdetektoren (Gray code interleave detectors) (126A, 126B) umfaßt, wobei jeder Gray-Code- Verschachtelungsdetektor zum Decodieren und Ausgeben eines die Gray-codierte Spurnummer aufweisenden Verschachtelungsbits dient, und ferner eine Sammeleinrichtung (137) umfaßt, die mit Ausgängen der Mehrzahl der Gray-Code- Verschachtelungsdetektoren verbunden ist, um die verschachtelten Bits in die Gray-codierte Spurnummer zu sammeln.

15. Synchrones Servodatenerfassungssystem gemäß Anspruch 8, wobei die Fein-Kopfpositionsinformationsfelder (110, 114, 118) jedes Servosektors (S0, S1 ...) eine Mehrzahl umfangsmäßig und radial versetzter, konstanter Muster-Burstfelder (constant pattern burst fields) aufweisen, und wobei der synchrone Fein-Kopfpositions-Informationsdetektor (80) Absolutwert- Burst-Amplituden-Abtastwerte (absolute value burst amplitude samples) sammelt, um einen gemittelten Burst-Amplituden- Sammelwert für jedes der Mehrzahl der Burst-Felder zu liefern.

16. Synchrones Servodatenerfassungssystem gemäß Anspruch 8, wobei einer der eingebetteten Servosektoren (S0) ein langes magnetisches asynchrones Servoadressmarkenmuster (long magnet asynchronous servo address mark pattern) (124) aufweist, und ferner mit einer Erfassungseinrichtung (70) für asynchrone Servoadressmarkenmuster, die mit dem Abtast-Datenkanal zum Erfassen des langen magnetischen asynchronen Servoadressmarkenmusters verbunden ist.

17. Synchrones Servodatenerfassungssystem gemäß Anspruch 8, wobei alle eingebetteten Servosektoren (S0, S1 ...) ein langes magnetisches asynchrones Servoadressmarkenmuster enthalten, und ferner mit einer Erfassungseinrichtung für asynchrone Servoadressmarkenmuster (asynchronous servo address mark pattern detection means), die mit dem Abtast-Datenkanal zum Erfassen des langen magnetischen asynchronen Servoadressmarkenmusters während einer Plattenlaufwerk- Rekalibrierungsroutine verbunden ist.