KR0176651B1 - 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 - Google Patents

서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 Download PDF

Info

Publication number
KR0176651B1
KR0176651B1 KR1019960024447A KR19960024447A KR0176651B1 KR 0176651 B1 KR0176651 B1 KR 0176651B1 KR 1019960024447 A KR1019960024447 A KR 1019960024447A KR 19960024447 A KR19960024447 A KR 19960024447A KR 0176651 B1 KR0176651 B1 KR 0176651B1
Authority
KR
South Korea
Prior art keywords
servo
address mark
servo address
signal
detection
Prior art date
Application number
KR1019960024447A
Other languages
English (en)
Other versions
KR980004679A (ko
Inventor
방호열
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960024447A priority Critical patent/KR0176651B1/ko
Priority to DE19723908A priority patent/DE19723908B4/de
Priority to JP17210297A priority patent/JP3638758B2/ja
Priority to US08/884,486 priority patent/US6021012A/en
Publication of KR980004679A publication Critical patent/KR980004679A/ko
Application granted granted Critical
Publication of KR0176651B1 publication Critical patent/KR0176651B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
    • G11B21/106—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following on disks

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야 : 디스크 구동 기록장치의 서보 어드레스 마크 자동검출 및 서보타이밍의 보상을 위한 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 : 서보 어드레스 마크 검출 미싱시 제어수단의 서보제어관련 오버로드없이 자동으로 서보 어드레스 마크를 검출하는 동시에 서보 어드레스 마크 검출 미싱에 따른 서보타이밍을 보상할 수 있는 서보 어드레스 마크 자동검충 및 타이밍보상을 위한 회로를 제공함에 있다.
3. 발명의 해결방법의 요지 : N개의 서보섹터에 대해 하드웨어적으로 서보섹터의 서보 어드레스 마크를 검출하기 위해 서보 어드레스 마크 검출 윈도우를 생성하고, 서보 어드레스 마크 검출 윈도우 구간내에서 연속적으로 서보 어드레스 마크 검출이 미싱되는 경우 초기 CPU가 정한 일정 수 만큼의 서보 어드레스 마크가 검출되는 경우 자동으로 서보 어드레스 마크 검출기를 인에이블시키는 동시에 초기 CPU가 정한 값부터 카운팅동작을 수행하여 딜레이된 서보타이밍을 보상한다.
4. 발명의 중요한 용도 : 디스크 구동 기록장치의 서보 어드레스 마크 검출 및 그에 따른 서보타이밍 보상에 사용될 수 있다.

Description

서보 어드레스 마크 자동검출 및 서보타이밍 보상회로
제1도는 종래 서보 어드레스 마크(Servo Address Mark) 검출과정을 설명하기 위한 하드 디스크 드라이브의 블록구성도.
제2도는 본 발명의 일실시예에 따른 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로가 연결된 하드 디스크 드라이브의 블록구성도.
제3도는 제2도중 서보타이밍 보상회로(31)의 상세구성도.
제4도는 제2도중 SAM검출 윈도우 생성회로(36)의 상세구성도.
제5도는 제2도중 SAM검출 미싱신호 카운터(38)의 상세구성도.
제6도는 제2도중 SAM서치모드제어기(40)의 상세구성도.
제7도는 정상적인 SAM검출시의 서보관련 타이밍도.
제8a도는 및 제8b도는 본 발명의 일실시예에 따른 타이밍도.
본 발명은 디스크 구동 기록장치의 서보 어드레스 마크검출에 관한 것으로, 특히 서보 어드레스 마크 검출을 미싱(missing)하는 경우 하드웨어적으로 서보 어드레스 마크를 자동 검출하고 지연된 서보타이밍을 보상할 수 있는 회로에 관한 것이다.
일반적으로 디스크 구동 기록장치들의 일례로는 플로피 디스크 드라이브, 하드 디스크 드라이브등을 말할 수 있다. 상기 디스크는 디스크의 중심으로부터 동심원상으로 트랙분할되며, 상기 각 트랙은 다시 서보섹터와 데이터섹터로 분할된다. 상기 서보섹터는 헤드의 위치제어를 서보정보들이 해당 서보기록 패턴에 따라 기록되는 영역이며, 상기 데이터섹터는 호스트검퓨터로부터 전송된 데이터가 기록되는 영역이다. 상기 서보섹터의 시작점에는 서보정보검출의 동기시점을 제공하는 서보 어드레스 마크(Servo Address Mark:이하 SAM라함)가 기록된다. 상기 SAM영역에는 통상 서보섹터와 데이터섹터에서 사용되지 않는 유일 패턴이 기록된다. 일반적으로 디스크 구동 기록장치는 상기 SAM의 검출시점에 동기하여 인덱스, 어드레스, 버스트(Burst)등의 서보정보 및 데이터정보들을 검출하기 위한 샘플링(sampling) 구간을 정하는 윈도우신호들을 생성출력한다.
이하 제1도를 참조하여 디스크 구동 기록장치인 종래 하드 디스크 드라이브의 SAM검출과정을 살펴보기로 한다.
제1도는 종래 SAM검출과정을 설명하기 위한 하드 디스크 드라이브의 개략적인 블록구성도를 도시한 것이다. 제1도에서 HDA(Head Disk Assembly)(10)는 디스크상에 소정 데이터를 라이트(write) 혹은 리드(read)하는 헤드와, 기록매체로 사용되며 스핀들모터의 구동에 의해 정속 회전하는 디스크로 구성된다. 상기 HDA(10)와 리드/라이트 채널회로(14)사이에 연결된 전치증폭기(12)는 헤드로부터 검출된 신호를 증폭하여 출력하며, 전치증폭기(12)와 게이트 어레이(Gage Array)(26)사이에 연결된 리드/라이트 채널회로(14)는 CPU(22)의 제어하에 라이트할 데이터를 입력받아 이를 엔크딩하여 상기 헤드로 출력한다. 또한 리드/라이트 채널회로(14)는 상기 헤드로부터 검출된 신호를 엔코디드 리드 데이터(Encoded Read Data:이하 ERD라함)로 디코딩하여 출력한다. 게이트 어레이(26)는 상기 리드/라이트 채널회로(14)로부터 ERD를 입력받으며 상기 ERD로부터 서보패턴을 검출하여 데이터 입출력, 디코딩, 엔크딩을 위한 윈도우신호 혹은 타이밍클럭을 생성출력한다. 한편 제1도에서는 종래 하드 디스크 드라이브의 게이트어레이중 SAM검출과정을 설명하기 위해 SAM검출기(16)와 서보타이밍 카운터(18), 데이터섹터 종료펄스 생성기(20)만을 도시하였다. CPU(22)는 하드 디스크 드라이브의 전반적인 제어동작을 수행하며 파워 온(on)시 SAM검출을 위한 SAM 스타트(start)신호를 SAM검출기(16)로 출력하여 SAM의 검출을 시작한다. SAM검출기(16)는 CPU(22)로부터 입력되는 스타트신호에 의해 인에이블되며 인에이블구간동안 상기 리드/라이트 채널회로(14)로부터 입력되는 ERD신호로부터 SAM이 검출되면 동기신호(SYNC)를 서보타이밍 카운터(18)로 출력한다.
서보타이밍 카운터(18)는 상기 SAM검출기(16)로부터 입력되는 동기신호에 의해 리셋되어 카운팅동작을 수행하고 그 카운팅값을 데이터섹터 종료펄스 생성기(20)로 출력한다. 데이터섹터 종료펄스 생성기(20)는 상기 서보타이밍 카운터(19)로부터 입력되는 카운팅값과 CPU(22)에 의해 로딩된 데이터값이 동일한 경우 데이터섹터가 종료되었음을 알리는 ENDS(END of SECTOR)신호를 SAM검출기(16)로 출력한다. 이때 SAM검출기(16)는 데이터섹터 종료 펄스생성기(20)로부터 입력되는 ENDS신호에 의해 재 인에이블되어 다음 SAM을 검출하게 된다. 한편 CPU(22)는 SAM검출기(16)를 통해 매 서보섹터마다 검출플래그(Detect Flag:DF)를 확인하여 SAM검출기(16)를 소프트웨어적으로 제어한다. 만약 디스크상의 소정 트랙이 N개의 서보섹터로 구성되어 진다면, 상기 CPU(22)는 N개의 서보섹터에 대해 N번의 인터럽트(interrupt)를 받아 서보상태를 체크하여야 한다. 이러한 경우 검출플래그에 에러가 존재하면, CPU(22)는 모든 서보관련 타이밍 생성을 디스에이블시키기 SAM검출을 재시도하기 위한 스타트(start)신호를 SAM검출기(16)로 출력하여야 한다. 즉 종래 하드 디스크 드라이브에 있어서는 SAM검출 미싱시 SAM검출 재시도를 위한 CPU(22)의 오버로드를 가중시키는 문제점이 있었다.
따라서 본 발명의 목적은 SAM검출 미싱시 제어수단의 서보제어관련 오버로드없이 자동으로 SAM을 검출하는 동시에 SAM검출 미싱에 따른 서보타이밍 지연을 보상할 수 있는 SAM 자동검출 및 타이밍보상을 위한 회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 서보 어드레스 마크 검출시점에 동기하여 서보정보 및 데이터정보들을 검출하기 위한 초기값들을 저장 출력하는 제어수단을 구비하는 디스크 구동 기록장치의 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로에 있어서, 소정 서보섹터의 서보 어드레스 마크 윈도우구간내에서 서보 어드레스 마크가 검출되지 않는 경우 서보 어드레스 마크 검출 미싱신호와 카운팅 조정신호를 생성출력하는 서보 어드레스 마크 검출 윈도우 생성부와, 서보 어드레스 마크 검출신호에 의해 리셋되며 상기 서보 어드레스 마크 검출 미싱신호를 카운팅한 값이 상기 제어수단에 의해 로딩된 값과 동일한 경우 서보 어드레스 마크 서치신호 및 의사 서보 어드레스 마크를 생성출력하는 서보 어드레스 마크 미싱신호 카운터와, 상기 제어수단으로부터 입력되는 선택신호에 따라 상기 서보 어드레스 마크 미싱신호 카운터로부터 입력되는 서보 어드레스 마크 서치신호와 의사 서보 어드레스 마크를 선택출력하는 서보 어드레스 마크 서치제어기와, 상기 카운팅 조정신호 입력시 상기 제어수단으로부터 로딩된 값부터 시스템클럭을 카운팅하여 서보타이밍 지연시간을 보상하는 서보타이밍 보상부로 구성함을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 동작예를 상세히 설명한다.
제2도는 본 발명의 일실시예에 따른 SAM 자동검출 및 서보타이밍 보상회로가 연결된 하드 디스크 드라이브의 개략적인 블록구성도를 도시한 것이다. 제2도에서 HDA(10), 전치증폭기(12), 리드/라이트 채널회로(14)의 구성 및 기능은 상술한 제1도에 언급하였으므로 하기 설명에서는 이를 생략하기로 한다.
제2도에서 서보동기 검출기(30)는 리드/라이트 채널회로(14)로부터 입력되는 ERD에서 서보동기신호를 검출하여 이를 시스템클럭에 동기시켜 출력한다. SAM검출기(16)는 시스템클럭에 동기된 ERD로부터 SAM을 검출하여 서보타이밍 보상회로(31)로 출력한다. 이하 SAM검출기(16)로부터 출력되는 신호를 SAM검출출력 SDO(SAM Detect Output)라 정의한다. 한편 SAM검출출력 SDO를 입력받은 서보타이밍 보상회로(31)는 기준펄스생성기(32)와 메인카운터(34) 및 데이터섹터 종료펄스 생성기(20)로 구성되어 SAM검출미싱시 서보 샘플링 타이밍을 보상한다.
이하 상기 서보타이밍 보상회로(31)의 각 구성요소를 분설하면 다음과 같다. 우선 기준펄스생성기(32)는 상기 SAM검출출력 SDO 입력에 응답하여 서보타이밍생성을 위한 기준펄스를 발생하여 출력하며, 메인카운터(34)는 상기 기준펄스 입력에 응답하여 시스템클럭 SCLK를 카운팅하여 출력한다.
또한 메인카운터(34)는 SAM검출 윈도우 생성회로(36)로부터 카운팅값 조정신호 B가 입력되면 CPU(22)로부터 로딩된 값부터 카운팅을 시작하여 SAM검출 미싱시의 타이밍 딜레이를 보상한다. 한편 데이터섹터 종료펄스 생성기(20)는 리드중인 서보섹터 후위에 위치하는 서보섹터의 서보동기 이전에 메인카운터(34)로부터 입력되는 카운팅값이 CPU(22)에 의해 로딩된 값과 동일하면 ENDS펄스를 생성출력한다. 이때 생성출력되는 ENDS펄스는 SAM검출 윈도우 생성회로(36)로 입력된다.
한편 서보인터럽트 생성기(42)는 서보게이트(Servo Gate:이하 SG라함)이후에 메인카운터(34)로부터 입력되는 카운팅값이 CPU(22)에 의해 로딩된 값과 동일하면 서보인터럽트(Servo Interrupt:이하 SI라함)를 생성출력한다. 이때 서보인터럽트 SI를 입력받은 CPU(22)는 서보섹터 검출과 관련된 각종 상태신호를 확인하여 DDC(48)에서의 리드/라이트 기능수행을 제어한다. 서보게이트 생성기(44)는 메인카운터(34)로부터 입력되는 카운팅값이 CPU(22)에 의해 로딩된 값과 동일하면 서보섹터영역을 보호하기 위한 서보게이트 SG를 생성하여 출력한다. 섹터펄스 생성기(46)는 서보게이트 SG입력에 대응하여 데이터섹터내 ID영역을 리드하기 위한 섹터펄스 SP를 생성하여 출력한다. 상기 섹터펄스 SP입력에 대응하여 DDC(48)는 RG(Read Gate)/WG(Write Gate)를 인에이블시킨다.
한편 SAM검출 윈도우 생성회로(36)는 데이터섹터 종료펄스 생성기(20)로부터 입력되는 ENDS펄스에 의해 인에이블되며 CPU(22)로부터 로딩된 윈도우값 SAMW[7:0]내에서 SAM검출을 미싱하면 SAM검출미싱신호 A를 생성하여 기준펄스생성기(32) 및 의사 SAM펄스 카운터(38)로 출력한다. 또한 SAM검출 윈도우 생성회로(36)는 상기 SAM검출미싱신호 A를 일정시간 딜레이시켜 SAM검출 미싱시의 타이밍 딜레이를 보상하기 위한 카운팅값 조정신호 B를 메인카운터(34)로 출력한다. 이후 메인카운터(34)는 SAM서치모드제어기(40)로부터 입력되는 PSAM에 의해 카운팅동작을 재수행한다.
SAM검출 미싱신호 카운터(38)는 상기 SAM검출 윈도우 생성회로(36)로부터 입력되는 SAM검출 미싱신호 A를 카운팅 출력한다. 상기 SAM검출 미싱신호 카운터(38)에 의해 보통 2이상의 연속적인 SAM검출 미싱에 대한 타이밍 지연을 보상할 수 있다.
SAM서치모드제어기(40)는 CPU(22)로부터 입력되는 셀렉트(Select)신호 SEL(즉, SELø, SEL1)에 따라 SAM검출 미싱신호 카운터(38)로부터 출력되는 PSAM과 SAM서치(Search:이하 SCH라함)신호 SCH를 각각 메인카운터(34)와 SAM검출기(16)로 출력한다. 상기 SAM서치신호 SCH는 SAM검출기(16)와 서보게이트 생성기(44)에 입력되어 SAM을 검출할 때까지 서보게이트를 하이상태로 인에이블시킴으로서 리드/라이트 채널호로(14)에서 서보섹터의 ERD가 생성되도록 한다. CPU(22)는 하드 디스크 드라이브의 전반적인 제어동작을 수행하며 SAM서치모드제어기(40)로 선택신호 SEL을 출력하여 SAM검출 미싱신호 카운터(38)로부터 출력되는 PSAM 및 SAM서치신호를 선택제어한다. 또한 CPU(22)는 SAM검출기(16)로부터 입력되는 SAM을 통해 SAM검출유무를 확인하여 DDC(48)의 리드게이트 RG 및 라이트게이트 WG의 생성타이밍을 제어한다.
이하 제3도 내지 제5도를 참조하여 제2도중 서보타이밍 보상회로(31)와 SAM검출 미싱신호 카운터(38) 및 SAM서치모드제어기(40)의 상세구성을 설명하기로 한다.
제3도는 제2도중 서보타이밍 보상회로(31)의 상세구성도를 도시한 것이다. 우선 기준펄스 생성기(32)는 제3도의 (3b)에 도시된 D-플립플롭 58과 (3a)에 도시된 D-플립플롭 50으로 구성된다. 상기 D-플립플롭 58은 SAM검출출력 SDO의 상승에지시에 전원전압 VDD를 클럭킹하여 출력하며 이를 SAMO(SAM OUTPUT)라 정의한다. 따라서 상기 SAMO는 데이터섹터 종료펄스 생성기(20)로부터 출력되는 ENDS의 상승에지시에 디스에이블된다. 한편 상기 SAMO는 SAM검출 윈도우 생성회로(36)로부터 입력되는 SAM검출 미싱신호 A와 오아게이팅되어 D-플립플롭 50의 클럭단에 입력된다. 따라서 D-플립플롭 50은 상기 오아게이트 01으로부터 입력되는 신호의 상승에지시에 전원전압 VDD를 클럭킹하여 출력한다. 상기 D-플립플롭 50의 출력신호는 앤드게이트 A2에서 시스템클럭 SCLK와 앤드레이팅된 후 메인카운터(34)의 클럭단 CK으로 입력된다.
메인카운터(34)는 클럭단 CK로 입력되는 앤드게이트 A2의 출력신호를 카운팅하여 출력한다. 이때 상기 메인카운터(34)는 단자 LD와 LDB를 통해 CPU(22)와 SAM검출 윈도우 생성회로(36)로부터 각각 타이밍 보상을 위한 카운팅값과 카운팅값 보상신호 B를 입력받는다. 한편 상기 D-플립플롭 50 및 메인카운터(34)는 앤드게이트 A1의 출력신호의 로우레벨에 의해 리셋되며, 상기 앤드게이트 A1의 인버터 INV2를 통해 반전된 ENDS와 PORB(Power On Reset Bar) 및 SAM 서치신호인 SCHB(Search Bar)를 게이팅하여 출력한다. 한편 데이터섹터 종료펄스 생성기(20)의 일 구성요소인 비교기(54)는 X단자를 통해 상기 메인카운터(34)의 카운팅값을 입력하여 CPU(22)로부터 로딩된 ENDS 데이터와 비교하여 동일할 경우 하이레벨의 ENDS를 출력한다. D-플립플롭 56은 인버터 INVI에 의해 반전된 상기 앤드게이트 A2 출력신호의 상승에지시에 상기 ENDS를 래치출력한다.
제4도는 제2도중 SAM검출 윈도우 생성회로(36)의 상세구성을 보인 것으로 D-플립플롭(60,66,68)과 카운터(62) 및 비교기(64)로 구성된다. 제4도를 참조하면, 우선 D-플립플롭 60은 데이터섹터 종료펄스 생성기(20)로부터 입력되는 ENDS의 상승에지시에 전원전압 VDD를클럭킹하여 출력하며, 앤드게이트 A4는 상기 D-플립플롭 60의 출력신호를 시스템클럭 SCLK과 앤드게이팅하여 출력한다. 카운터(62)는 클럭단 CK를 통해 상기 앤드게이트 A4의 출력신호를 카운팅하여 8비트의 카운팅값을 출력한다. 비교기(64)는 CPU(22)로부터 로딩된 8비트의 SAM윈도우데이터 SAMW와 상기 카운터(62)의 카운팅 출력값을 비교하여 동일한 경우 하이레벨의 SAM 검출미싱신호 A를 생성출력한다. D-플립플롭 66,68은 인버터 INV4를 통해 반전된 상기 앤드게이트 A4의 출력신호의 상승에지시에 상기 SAM검출미싱 신호 A를 순차적으로 래치출력한다. 이때 D-플립플롭 68로부터 출력되는 SAM검출 미싱신호 A는 SAM검출미싱을 나타낸다. 한편 앤드게이트 A6는 PORB와 인버터 INV5를 통해 반전된 SDO와 상기 D-플립플롭 68의 반전출력단으로부터 출력되는앤드게이팅하여 출력함으로서 상기 D-플립플롭 60과 카운터(62)를 리셋시킨다. 한편 D-플립플롭 66,68은 PORB에 의해 리셋된다. 즉 SAM검출 윈도우 생성회로(36)에서는 SAM검출시 SAM검출출력 SDO가 인버터 INV5를 통해 앤드게이트 A6에 인가됨으로서 D-플립플롭 60과 카운터(62)를 리셋시킨다. 따라서 D-플립플롭 68에서는 SAM검출 미싱신호 A가 생성되지 않음으로서 정상적인 SAM검출이 수행되고 있는 것이 된다. 그러나 SAM검출이 미싱되면, 상기 D-플립플롭 68의 출력단에서는 SAM검출 미싱을 나타내는 신호 A가 생성출력된다. 즉 SAM검출 윈도우 생성회로(36)는 지정된 구간내에서 SAM을 검출하지 못하면 SAM검출 미싱신호 A와, 서보카운팅값을 보상하기 위한 카운팅값 조정신호 B가 메인카운터(34)의 로드단자 LDB로 출력된다. 이때 메인카운터(34)는 초기 CPU(22)가 로딩한 8비트 값부터 카운팅을 시작하여 서보 샘플링 펄스의 타이밍을 보상하여 SAM 미싱에 따른 타이밍시프트(Timing Shift)를 개선한다.
제5도는 제2도중 SAM검출 미싱신호 카운터(38)의 상세구성도를 보인 것으로 D-플립플롭 70,72,74,76과 인버터 INV6 및 앤드게이트 A7로 구성된다. 우선 기준펄스 생성기(32)의 일 구성요소인 D-플립플롭 58로부터 출력되는 SAM검출출력 SAMO는 인버터 INV6를 통해 앤드게이트 A7에서 PORB와 앤드게이팅되어 출력된다. 상기 앤드게이트 A7의 출력신호는 상기 D-플립플롭 70,72,74,76의 리셋신호로 사용된다. 한편 D-플립플롭 70은 SAM검출 윈도우 생성회로(36)로부터 입력되는 SAM검출 미싱신호 A의 상승에지시에 반전출력단자로부터 입력되는 신호를 클럭킹하여 출력한다. 이때 상기 D-플립플롭 70의 Q단자로부터 출력되는 신호는 SAM서치신호 SCH2로서 SAM서치모드제어기(40)에 입력되며, 반전출력단자로부터 출력되는 신호는 PSAM2로 역시 SAM서치모드제어기(40)로 입력된다. 한편 D-플립플롭 72는 D-플립플롭 70의 반전출력단자로부터 입력되는 신호의 상승에지시에 반전출력단자로부터 입력되는 PSAM2의 상승에지시에 반전출력단자로부터 입력되는 신호를 클럭킹하여 출력하며, 이때 출력단자(Q) 및 반전출력단자로부터 출력되는 신호는 각각 SAM서치신호 SCH3와 PSAM3로 SAM서치모드제어기(40)에 입력된다. D-플립플롭 74는 상기 D-플립플롭 72의 반전출력단자로부터 입력되는 신호의 PSAM3의 상승에지시에 반전출력단자로부터 입력되는 신호를 클럭킹하여 출력하며, 이때 출력단자(Q) 및 반전출력단자로부터 출력되는 신호는 각각 SAM서치신호 SCH5와 PSAM5로 SAM서치모드제어기(40)에 입력된다. 또한 D-플립플롭 76은 상기 D-플립플롭 70의 비반전출력단자(Q)로부터 출력되는 신호의 상승에지시에 D-플립플롭 72의 비반전출력단자(Q)로부터 입력되는 신호를 클럭킹하여 SAM서치신호 SCH4로 출력한다. 상기 D-플립플롭 76의 반전출력단자에서는 PSAM4가 출력되어 SAM서치모드제어기(40)로 입력된다.
제6도는 제2도중 SAM서치모드제어기(40)의 상세구성도를 도시한 것으로서, 상기 SAM서치모드제어기(40)는 CPU(22)로부터 입력되는 선택신호 SELø, SEL1에 따라 SAM검출 미싱신호 카운터(38)로부터 입력되는 PSAM과 SAM서치신호 SCH를 각각 선택추력하는 MUX A(78) 및 MUX B(80)와, SAM검출 윈도우 생성회로(36)로부터 출력되는 SAM검출 미싱신호 A의 상승에지시에 상기 MUX A,B(78,80)의 출력단(Y)으로부터 입력되는 신호를 각각 클럭킹하여 래치출력하는 D-플립플롭(82,84)과, 데이터섹터 종료펄스 생성기(20)로부터 입력되는 ENDS를 반전출력하는 인버터 INV7과, 상기 인버터 INV7의 출력신호와 PORB를 앤드게이팅하여 상기 D-플립플롭 82를 리셋시키기 위한 신호를 생성출력하는 앤드게이트 A8로 구성된다. 한편 상기 D-플립플롭 84는 기준펄스 생성기(32)로부터 입력되는 SAM검출출력 SAMO에 의해 리셋된다.
제7도는 서보동기, SAM, 그레이코드, 버스트(A,B,C,D)로 구성되는 일반적인 서보섹터로부터 검출되는 정상적인 SAM검출관련 타이밍도를 도시한 것이다. 제7도에서 (a)는 헤드를 통해 상기 서보섹터로부터 리드된 아나로그리드신호를 도시한 것이며, (b)는 상기 아나로그리드신호를 파형정형한 디지털 신호를 도시한 것이다. 한편 ENDS는 제7도에 도시된 서보섹터전위에 위치하는 데이터섹터 종료시에 데이터섹터 종료펄스 생성기(20)로부터 생성출력도는 EMDS신호를 도시한 것이며, SAM은 상기 ENDS와 동시에 인에이블되어 SAM검출 윈도우 구간내에서 SAM이 검출되는 경우 디스에이블되는 SAM신호를 도시한 것이다. 한편 SAM검출기(16)에서 생성출력되는 SDO는 제7도에서와 같이 SAM이 미싱신호 A는 SAM검출되는 시점에서 발생하여 메인카운터(34)를 스타트시키고, SAM검출 미싱신호 A는 SAM검출 미싱시 항상 일정거리 즉, SAM검출 윈도우 SAMW가 종료되는 시점에서 발생한다. 이때 SAM검출 윈도우 생성회로(36)는 SDO와 SAM검출 미싱신호 A간의 타이밍차(D)를 보상하기 위한 카운팅값 조정신호 B를 메인카운터(34)로 로딩하여 SAM검출 미싱시 타이밍을 보상한다. 즉 SAM검출 미싱신호 A가 발생하더라도 서보 샘플링 펄스는 항상 일정한 위치에서 생성될 수 있다.
제8a도는 정상적으로 SAM이 검출되는 경우의 서보관련 타이밍도를 도시한 것이다. 제8a도에서는 4개의 서보섹터에 대해 정상적으로 SAM이 검출되는 경우의 서보관련 타이밍도를 도시한 것으로, SG는 서보게이트 생성기(44)로부터 생성출력되는 서보게이트의 타이밍도를 도시한 것이며, S1는 서보인터럽트 생성기(42)로부터 생성출력되는 서보인터럽트의 타이밍도를 도시한 것이다. 한편 SAM검출기(16)로부터 생성출력되어 CPU(22)로 입력되는 SAM은 ENDS에 의해 인에이블되며 정상적으로 SAM이 검출되는 경우 디스에이블된다. 즉 제8a도에서는 각각의 서보섹터에 대해서 정상적으로 SAM이 검출되는 경우의 타이밍도를 도시한 것이다. GRAY는 상기 ENDS에 의해 인에이블되어 각각의 서보섹터에 위치하는 그레이코드구간 종료시점에서 디스에이블되는 타이밍도를 도시한 것이며, ESAM(Error SAM)은 SAM검출 미싱시 인에이블되며 SAM검출시 디스에이블되는 에러 SAM의 타이밍도를 도시한 것이다.
제8b도는 SAM검출 미싱시 본 발명의 일실시예에 따른 서보관련 타이밍도를 도시한 것이다. 제8b도에서는 두번째 및 세 번째의 SAM검출 미싱을 예시한 것으로서 각각의 서보섹터에 대해 서보게이트 SG 및 서보인터럽트 SI가 생성된다. 만약 제8b도에서 출력되는 SAM의 플래그는 두번째및 세 번째 서보섹터에 대해 계속적으로 하이상태의 플래그를 유지하다 네번째 서보섹터에서 SAM이 검출되는 경우 디스에이블되는 상태를 예시한 것이다. 이하 제3도 내지 제8b도를 참조하여 본 발명에 따른 서보 어드레스 마크 자동검출 및 서보타이밍 보상과정을 설명하기로 한다.
우선 SAM검출기(16)에 의해 검출된 SAM검출출력 SDO는 제3도의 (3b)에 도시된 D-플립플롭 58의 클럭단에 입력됨으로서 하이레벨의 SAMO를 생성출력한다. 상기 D-플립플롭 58로부터 출력되는 하이레벨의 SAMO는 SAM검출 미싱신호 카운터(38), SAM서치모드제어기(40)에 입력되는 동시에 제3도의 (3a)에 도시된 오아게이트 O1에 입력된다. 따라서 기준펄스 생성기(32)의 D-플립플롭 50은 상기 오아게이트 O1의 출력신호의 상승에지시에 전원전압 VDD를 래치출력함으로서 하이레벨의 신호가 앤드게이트 A2에 입력된다. 앤드게이트 A2에서는 상기 D-플립플롭 50의 출력신호와 시스템클럭 SCLK를 앤드게이팅하여 메인카운터(34)의 클럭단 CK로 출력한다. 한편 메인카운터(34)는 클럭단 CK로 입력되는 앤드게이트 A2의 출력신호를 카운팅하고, 비교기(54)는 CPU(22)에서 다음 서보섹터 이전까지의 길이를 로딩한 값 ENDS와 카운팅값이 동일한 경우 하이레벨의 신호를 출력함으로서 ENDS가 D-플립플롭 56의 Q단자로부터 생성출력되어 제4도의 D-플립플롭 60의 클럭단 CK로 입력된다. 이때 제3도의 기준펄스 생성기(32)를 구성하는 D-플립플롭(58,50)과 메인카운터(34)는 ENDS에 의해 리셋된다. SAM검출 윈도우 생성회로(36)의 D-플립플롭 60은 클럭단 CK로 입력되는 ENDS의 상승에지시에 전원전압 VDD를 클럭킹하여 출력하고, 앤드게이트 A4는 시스템클럭 SCLK와 상기 D-플립플롭 60의 출력신호를 앤드게이팅하여 출력함으로서 카운터(62)는 시스템클럭을 카운팅하여 출력하게 된다. 이때 X단자를 통해 카운팅값을 입력받는 비교기(64)는 상기 카운팅값이 CPU(22)가 지정한 윈도우의 길이값인 SAMW와 동일한 경우 하이레벨의 신호를 출력하게 된다. 한편 비교기(64)로부터 출력되는 신호는 D-플립플롭 66과 68에 의해 래치되어 SAM검출 미싱신호 A로 출력된다. 이때 D-플립플롭 68의 반전출력단자로부터 출력되는는 딜레이를 통해 메인카운터(34)의 LDB단자에 인가된다. 만약 SAM검출기(16)에서 정상적으로 SAM이 검출되는 경우에는 SDO가 인버터 INV5를 통해 앤드게이트 A6에 입력됨으로서 D-플립플롭 60과 카운터(62)를 리셋시키게 된다. 따라서 SAM이 정상적으로 검출되는 경우에는 D-플립플롭 68로부터 SAM검출 미싱신호 A가 생성출력되지 않는 반면, SAM이 검출되지 않는 경우에는 SAM검출 미싱신호가 생성출력된다. 즉 SAM검출 윈도우 생성회로(36)는 지정된 구간내에서 SAM검출을 미싱하는 경우 CPU(22)가 초기 로딩한 LD값부터 카운팅을 시작하도록 카운팅값 조정신호 B를 생성하여 메인카운터(34)의 LDB단자로 출력한다. 그 결과 서보 샘플링 펄스의 타이밍을 보상하여 SAM검출 미싱에 따른 타이밍의 시프트를 개선할 수 있다. 한편 SAM검출 윈도우 생성회로(34)에서 생성출력되는 SAM검출 미싱신호 A는 SAM검출 미싱신호 카운터(38)의 D-플립플롭 70의 클럭단 CK에 입력되는 동시에 SAM서치모드제어기(40)의 D-플립플롭 82,84의 클럭단 CK에 입력된다. 만약 CPU(22)가 선택신호 SELø,1로 연속 2회에서 5회까지 미싱 서보섹터의 수를 지정하였다면, SAM검출 미싱신호 A입력에 따라 D-플립플롭 70,72,74,76에서는 각각 PSAM2,3,4,5와 서치신호 SCH2,3,4,5가 래치출력되어 SAM서치모드제어기(40)의 MUX A,B(78,80)에 인가된다. 이후 MUX A,B(78,80) 각각은 CPU(22)로부터 입력되는 선택신호 SELø,1에 따라 PSAM 및 서치신호 SCH를 선택출력하고, D-플립플롭 82,84 각각은 SAM검출 미싱신호 A의 상승에지시에 상기 MUX A,B(78,80)로부터 각각 출력되는 신호를 래치출력한다. 이때 D-플립플롭 84로부터 출력되는 서치신호 SCHB는 카운팅동작중인 메인카운터(34)를 정지시키고 서치신호 SCH는 SAM검출기(16)를 다시 인에이블시킴으로서 SAM검출을 재 시작한다.
상술한 바와 같이 본 발명은 SAM검출을 미싱하는 경우에 서보 샘플링 관련 타이밍을 자동보상하고, 초기 CPU가 정한 일정수만큼의 SAM검출을 연속해서 미싱하더라도 자동적으로 SAM을 서치하여 검출할 수 있는 잇점이 있다.

Claims (12)

  1. 서보 어드레스 마크 검출시점에 동기하여 서보정보 및 데이터정보들을 검출하기 위한 초기값들을 저장 출력하는 제어수단을 구비하는 디스크 구동 기록장치의 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로에 있어서, 소정 서보섹터의 서보 어드레스 마크 윈도우구간내에서 서보 어드레스 마크가 검출되지 않는 경우 서보 어드레스 마크 검출 미싱신호와 카운팅 조정신호를 생성출력하는 서보 어드레스 마크 검출 윈도우 생성부와, 서보 어드레스 마크 검출신호에 의해 리셋되며 상기 서보 어드레스 마크 검출 미싱신호를 카운팅한 값이 상기 제어수단에 의해 로딩된 값과 동일한 경우 서보 어드레스 마크 서치신호 및 의사 서보 어드레스마크를 생성출력하는 서보 어드레스 마크 미싱신호 카운터와, 상기 제어수단으로부터 입력되는 선택신호에 따라 상기 서보 어드레스 마크 미싱신호 카운터로부터 입력되는 서보 어드레스 마크 서치신호와 의사 서보 어드레스 마크를 선택출력하는 서보 어드레스 마크 서치제어기와, 상기 카운팅 조정신호 입력시 상기 제어수단으로부터 로딩된 값부터 시스템클럭을 카운팅하여 서보타이밍 지연시간을 보상하는 서보타이밍 보상부로 구성함을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  2. 제1항에 있어서, 상기 서보타이밍 보상부는; 서보 어드레스 마크 검출기로부터 서보 어드레스 마크 검출신호가 입력되는 경우 서보타이밍 생성을 위한 기준펄스를 생성하여 출력하는 기준펄스 생성기와, 상기 기준펄스 입력시 시스템클럭을 카운팅 출력하고 상기 카운팅 조정신호 입력시 상기 제어수단으로부터 로딩된 값부터 카운팅 출력하는 메인 카운터와, 상기 메인 카운터로부터 입력되는 카운팅값이 상기 제어수단에 의해 로딩된 값과 동일한 경우 서보 어드레스 마크 윈도우신호를 인에이블시키기 위한 데이터섹터 종료펄스를 생성출력하는 데이터섹터 종료펄스 생성기로 구성함을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  3. 제2항에 있어서, 상기 서보 어드레스 마크 검출 미싱신호는 상기 서보 어드레스 마크 윈도우구간 종료시에 인에이블됨을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  4. 제3항에 있어서, 상기 카운팅 조정신호는 상기 서보 어드레스 마크 검출 미싱신호의 반전신호임을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  5. 제4항에 있어서, 상기 서보 어드레스 마크 검출기는 상기 서보 어드레스 마크 서치신호에 의해 재 인에이블됨을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  6. 제5항에 있어서, 상기 기준펄스 생성기는; 상기 서보 어드레스 마크 검출기로부터 입력되는 서보 어드레스 마크 검출신호의 상승에지시에 전원전압을 클럭킹하여 출력하는 제1플립플롭과, 상기 제1플립플롭과 서보 어드레스 마크 검출 미싱신호를 오아게이팅하여 출력하는 제1오아게이트와, 상기 제1오아게이트 출력신호의 상승에지시에 전원전압을 클럭킹하여 기준펄스를 생성출력하는 제2플립플롭으로 구성함을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  7. 제6항에 있어서, 상기 메인 카운터는; 상기 기준펄스 생성기로부터 입력되는 기준펄스를 시스템클럭과 앤드게이팅하여 출력하는 제1앤드게이트와, 상기 제1앤드게이트로부터 출력되는 시스템클럭 카운팅 동작시 상기 카운팅 조정신호가 입력되는 경우 상기 제어수단으로부터 로딩된 초기값부터 시스템클럭을 재 카운팅출력하는 카운터로 구성함을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  8. 제7항에 있어서, 상기 데이터섹터 종료펄스 생성기는; 상기 메인 카운터로부터 출력되는 카운팅값이 상기 제어수단에 의해 로딩된 초기값과 동일한 경우 하이레벨의 데이터섹터 종료펄스를 생성출력하는 제3플립플롭과, 상기 기준펄스와 시스템클럭이 앤드게이팅된 신호의 상승에지시에 상기 제3플립플롭의 데이터섹터 종료펄스를 래치출력하는 제4플립플롭으로 구성함을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  9. 제8항에 있어서, 상기 서보 어드레스 마크 검출 윈도우 생성부는; 상기 서보 어드레스 마크 검출신호에 의해 리셋되고 상기 데이터섹터 종료펄스 생성기로부터 입력되는 데이터섹터 종료펄스의 상승에지시에 전원전압을 래치출력하는 제5플립플롭과, 상기 제5플립플롭으로부터 출력되는 전원전압과 시스템클럭을 앤드게이팅하여 출력하는 제2앤드게이트와, 상기 서보 어드레스 마크 검출신호에 의해 리셋되고 상기 제2앤드게이트의 출력신호를 카운팅출력하는 제2카운터와, 상기 제2카운터로부터 출력되는 시스템클럭 카운팅값과 상기 제어수단으로부터 로딩된 초기 윈도우 데이터값이 동일한 경우 서보 어드레스 마크 검출 미싱신호를 생성출력하는 비교기와, 상기 제2앤드게이트 출력신호의 상승에지시에 상기 비교기로부터 출력되는 서보 어드레스 마크 검출 미싱신호를 래치출력하는 제6플립플롭으로 구성함을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  10. 제9항에 있어서, 상기 서보 어드레스 마크 서치모드 제어기는; 상기 서보 어드레스 마크 검출 미싱신호의 상승에지시에 상기 서보 어드레스 마크 검출 미싱신호 카운터로부터 출력되는 서보 어드레스 마크 서치신호를 래치출력하는 제6플립플롭과, 상기 서보 어드레스 마크 검출 미싱신호의 상승에지시에 상기 서보 어드레스 마크 검출 미싱신호 카운터로부터 출력되는 의사 서보 어드레스 마크를 래치출력하는 제7플립플롭으로 구성함을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  11. 제10항에 있어서, 상기 제6플립플롭은 상기 서보 어드레스 마크 검출신호에 의해 리셋됨을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
  12. 제11항에 있어서, 상기 제7플립플롭은 상기 데이터섹터 종료펄스에 의해 리셋됨을 특징으로 하는 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로.
KR1019960024447A 1996-06-27 1996-06-27 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 KR0176651B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960024447A KR0176651B1 (ko) 1996-06-27 1996-06-27 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로
DE19723908A DE19723908B4 (de) 1996-06-27 1997-06-06 Automatische Servoadressmarkierungserkennung und Servozeitgebungskompensationsschaltung
JP17210297A JP3638758B2 (ja) 1996-06-27 1997-06-27 サーボアドレスマーク自動検出及びタイミング補償回路
US08/884,486 US6021012A (en) 1996-06-27 1997-06-27 Automatic servo address mark detection and servo timing compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024447A KR0176651B1 (ko) 1996-06-27 1996-06-27 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로

Publications (2)

Publication Number Publication Date
KR980004679A KR980004679A (ko) 1998-03-30
KR0176651B1 true KR0176651B1 (ko) 1999-04-15

Family

ID=19463844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024447A KR0176651B1 (ko) 1996-06-27 1996-06-27 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로

Country Status (4)

Country Link
US (1) US6021012A (ko)
JP (1) JP3638758B2 (ko)
KR (1) KR0176651B1 (ko)
DE (1) DE19723908B4 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489411B1 (ko) * 1996-07-16 2005-08-11 삼성전자주식회사 서보 어드레스 마크 검출미싱 검증방법
US6303476B1 (en) * 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
JP4263340B2 (ja) * 2000-07-07 2009-05-13 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ 回転記憶装置およびその制御方法
JP3556623B2 (ja) * 2001-08-02 2004-08-18 株式会社東芝 ディスク記憶装置及び同装置におけるサーボセクタパルス生成方法
JP3561246B2 (ja) * 2001-08-02 2004-09-02 株式会社東芝 ディスク記憶装置及びサーボ情報の位置ずれ補償方法
US7020052B2 (en) 2001-08-30 2006-03-28 Iomega Corporation System and method for a high bandwidth servo system
US6943981B2 (en) 2002-12-27 2005-09-13 Matsushita Electric Co., Ltd. Methods for improving servo-demodulation robustness
US6995935B2 (en) * 2002-12-27 2006-02-07 Matsushita Electric Industrial Co., Ltd. Methods for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness
US7006311B2 (en) * 2002-12-27 2006-02-28 Matsushita Electric Industrial Co., Ltd Systems for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness
US7016133B2 (en) * 2002-12-27 2006-03-21 Matsushita Electric Industrial Co., Ltd. Systems for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness
US7006312B2 (en) * 2002-12-27 2006-02-28 Matsushita Electic Industrial Co., Ltd. Methods for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness
US7006315B2 (en) * 2002-12-27 2006-02-28 Matsushita Electric Industrial Co., Ltd. Systems for improving servo-demodulation robustness
US7072128B2 (en) * 2003-07-16 2006-07-04 Matsushita Electric Industrial Co., Ltd. Methods for searching for SAM patterns at multiple nominal frequencies
US7075742B2 (en) * 2003-07-16 2006-07-11 Matsushita Electric Industrial Co., Ltd. Servo demodulator systems including multiple servo demodulators
US7054083B2 (en) * 2003-07-16 2006-05-30 Matsushita Electric Industrial Co., Ltd. Systems for searching for SAM patterns at multiple nominal frequencies
US7092177B2 (en) * 2003-07-16 2006-08-15 Matsushita Electric Industrial Co., Ltd. Methods for searching for SAM patterns using multiple sets of servo demodulation detection parameters
US6992856B2 (en) * 2003-09-18 2006-01-31 Matsushita Electric Industrial Co., Ltd. Systems for limiting channel control values to thereby improve servo-demodulation robustness
US6992855B2 (en) * 2003-09-18 2006-01-31 Matsushita Electric Industrial Co., Ltd. Methods for limiting channel control values to thereby improve servo-demodulation robustness
US7110202B1 (en) 2003-10-31 2006-09-19 Western Digital Technologies, Inc. Disk drive employing multiple index marks
US7212364B1 (en) 2004-01-31 2007-05-01 Western Digital Technologies, Inc. Servo writing a disk drive by synchronizing a servo write clock in response to a sync mark reliability metric
US8405924B2 (en) * 2004-04-30 2013-03-26 Agere Systems Llc Method and apparatus for improved address mark detection
US7330327B1 (en) 2004-06-23 2008-02-12 Western Digital Technologies, Inc. Servo writing a disk drive by writing discontinuous spiral tracks to prevent overheating
US7440210B1 (en) 2004-06-23 2008-10-21 Western Digital Technologies, Inc. Servo writing a disk drive by writing multi-bit sync marks in spiral tracks for improved servo writing
US7502187B2 (en) * 2004-07-28 2009-03-10 Agere Systems Inc. Address mark detection
US7333280B1 (en) 2004-08-03 2008-02-19 Western Digital Technologies, Inc. Servo writing a disk drive by synchronizing a servo write clock to a reference pattern on the disk and compensating for repeatable phase error
KR100717854B1 (ko) * 2005-06-24 2007-05-14 엘지전자 주식회사 근접장 방식 및 원격장 방식 호환 광 디스크 드라이브에서광 디스크 매질 확인 방법 및 이를 이용한 광 디스크 장치
US7212374B1 (en) 2005-10-14 2007-05-01 Western Digital Technologies, Inc. Disk drive to characterize misaligned servo wedges
US7538962B2 (en) * 2005-12-19 2009-05-26 Broadcom Corporation Media event timer and methods for use therewith
US7289288B1 (en) 2006-03-23 2007-10-30 Western Digital Technologies, Inc. Disk drive having hybrid spindle speed control and related method
US7339761B1 (en) 2006-04-18 2008-03-04 Western Digital Technologies, Inc. Method for wedge time shift calibration in a disk drive
US7391583B1 (en) 2006-07-27 2008-06-24 Western Digital Technologies, Inc. Fault tolerant sync mark detection while servo writing a disk drive from spiral tracks
US7457071B1 (en) 2006-08-08 2008-11-25 Western Digital Technologies, Inc. Locating an initial servo track in order to servo write a disk drive from spiral tracks
JP2009009648A (ja) * 2007-06-28 2009-01-15 Fujitsu Ltd 記憶装置及びその制御装置、ヘッド振動測定方法
US7656604B1 (en) 2007-12-10 2010-02-02 Western Digital Technologies, Inc. Disk drive demodulating a spiral track by finding a maximum correlation between a spiral track crossing signal and a time-shifted nominal spiral track crossing signal
US7859782B1 (en) 2008-05-18 2010-12-28 Western Digital Technologies, Inc. Selecting highest reliability sync mark in a sync mark window of a spiral servo track crossing
US7746592B1 (en) 2009-02-13 2010-06-29 Western Digital Technologies, Inc. Disk drive detecting defective spiral servo track
US8134793B1 (en) * 2010-06-17 2012-03-13 Western Digital Technologies, Inc. Methods and systems for fast release of data from a host by a disk drive
US8300348B1 (en) 2010-06-25 2012-10-30 Western Digital Technologies, Inc. Disk drive detecting disk boundaries using microactuator
US8432629B1 (en) 2011-05-23 2013-04-30 Western Digital Technologies, Inc. Disk drive centering sync frames on sync marks of a spiral track
US8451697B1 (en) 2011-05-23 2013-05-28 Western Digital Technologies, Inc. Disk drive centering demodulation windows on spiral tracks during a seek operation
US8634154B1 (en) 2011-08-08 2014-01-21 Western Digital Technologies, Inc. Disk drive writing a sync mark seam in a bootstrap spiral track
US8917474B1 (en) 2011-08-08 2014-12-23 Western Digital Technologies, Inc. Disk drive calibrating a velocity profile prior to writing a spiral track
US8634283B1 (en) 2011-08-08 2014-01-21 Western Digital Technologies, Inc. Disk drive performing in-drive spiral track writing
US8786976B1 (en) 2011-09-20 2014-07-22 Western Digital Technologies, Inc. Disk drive detecting when head is on ramp
US8861126B1 (en) 2011-09-20 2014-10-14 Western Digital Technologies, Inc. Disk drive detecting when head is on ramp
US8743494B2 (en) 2011-12-19 2014-06-03 Seagate Technology Llc Extended address mark
US8665551B1 (en) 2011-12-22 2014-03-04 Western Digital Technologies, Inc. Disk drive adjusting gain and offset of BEMF velocity sensor during self writing of spiral tracks
US9076490B1 (en) 2012-12-12 2015-07-07 Western Digital Technologies, Inc. Disk drive writing radial offset spiral servo tracks by reading spiral seed tracks
US8902535B1 (en) 2012-12-12 2014-12-02 Western Digital Technologies, Inc. Disk drive adapting feed-forward compensation using iterative learning control over segments of seek length
US8749909B1 (en) 2012-12-23 2014-06-10 HGST Netherlands B.V. Disk drive with servo system with timing adjustments to master timer for SAM detection errors
US8896957B1 (en) 2013-05-10 2014-11-25 Western Digital Technologies, Inc. Disk drive performing spiral scan of disk surface to detect residual data
US9064537B1 (en) 2013-09-13 2015-06-23 Western Digital Technologies, Inc. Disk drive measuring radial offset between heads by detecting a difference between ramp contact
US9355666B1 (en) 2013-09-30 2016-05-31 Western Digital Technologies, Inc. Disk drive measuring stroke difference between heads by detecting a difference between ramp contact
US8941939B1 (en) 2013-10-24 2015-01-27 Western Digital Technologies, Inc. Disk drive using VCM BEMF feed-forward compensation to write servo data to a disk
US9208810B1 (en) 2014-04-24 2015-12-08 Western Digital Technologies, Inc. Data storage device attenuating interference from first spiral track when reading second spiral track
US8982490B1 (en) 2014-04-24 2015-03-17 Western Digital Technologies, Inc. Data storage device reading first spiral track while simultaneously writing second spiral track
US9245560B1 (en) 2015-03-09 2016-01-26 Western Digital Technologies, Inc. Data storage device measuring reader/writer offset by reading spiral track and concentric servo sectors
JP2023000193A (ja) 2021-06-17 2023-01-04 株式会社東芝 磁気ディスク装置および方法
CN114415600B (zh) * 2022-01-11 2024-01-23 重庆三电智能科技有限公司 一种用于总线型伺服驱动器的丢帧补偿位置算法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544968A (en) * 1982-05-17 1985-10-01 International Business Machines Corporation Sector servo seek control
US4823212A (en) * 1986-11-26 1989-04-18 Hewlett-Packard Company Sampled servo code format and system for a disc drive
US4977472A (en) * 1988-03-28 1990-12-11 Seagate Technology, Inc. Servo address system
JPH0821213B2 (ja) * 1988-08-05 1996-03-04 富士通株式会社 セクターサーボ情報検出方法
US5210660A (en) * 1990-01-17 1993-05-11 International Business Machines Corporation Sectored servo independent of data architecture
US5420730A (en) * 1990-08-17 1995-05-30 Moon; Ronald R. Servo data recovery circuit for disk drive having digital embedded sector servo
JP3042790B2 (ja) * 1991-01-23 2000-05-22 株式会社日立製作所 磁気ディスク装置及びそのデータ書き込み／読み出し制御方法
US5231545A (en) * 1991-06-04 1993-07-27 Quantum Corporation Fault tolerant rll data sector address mark decoder
US5517371A (en) * 1991-10-18 1996-05-14 Teac Corporation Track sector detection system for rotating disk data storage apparatus
JP2891592B2 (ja) * 1992-07-07 1999-05-17 松下電器産業株式会社 サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置
US5477103A (en) * 1993-06-04 1995-12-19 Cirrus Logic, Inc. Sequence, timing and synchronization technique for servo system controller of a computer disk mass storage device
US5396240A (en) * 1993-09-01 1995-03-07 Maxtor Corporation Missing pulse generator for gray code decoding
US5384671A (en) * 1993-12-23 1995-01-24 Quantum Corporation PRML sampled data channel synchronous servo detector
KR970010638B1 (ko) * 1994-05-11 1997-06-28 삼성전자 주식회사 서보 어드레스 마크 검출 보상 회로
US5544135A (en) * 1994-10-11 1996-08-06 Quantum Corporation Fault tolerant servo address mark for disk drive
KR100194023B1 (ko) * 1996-04-30 1999-06-15 윤종용 서보 어드레스 마크 검출 미싱으로 인한 서보패턴 오버라이트 방지회로

Also Published As

Publication number Publication date
DE19723908A1 (de) 1998-01-02
DE19723908B4 (de) 2008-03-27
JPH1069705A (ja) 1998-03-10
US6021012A (en) 2000-02-01
JP3638758B2 (ja) 2005-04-13
KR980004679A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR0176651B1 (ko) 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로
JP3480962B2 (ja) ディスク駆動システム
KR100329151B1 (ko) 디스크구동기록장치의스핀들모터구동제어회로
KR100194023B1 (ko) 서보 어드레스 마크 검출 미싱으로 인한 서보패턴 오버라이트 방지회로
US4606016A (en) Write protection and data detection using differential detector
JP3042790B2 (ja) 磁気ディスク装置及びそのデータ書き込み／読み出し制御方法
KR100206681B1 (ko) 디스크 컨트롤러
JP2891216B2 (ja) サーボマーク検出回路
KR100194025B1 (ko) 고용량 하드 디스크 드라이브를 구현하기 위한 데이타섹터 구성방법 및 데이타섹터 타이밍 제너레이터
KR100335727B1 (ko) 데이타 기록 재생 방법 및 그 장치
KR100208380B1 (ko) 하드디스크드라이브에서 그레이코드 디코딩 보상회로 및 그 보상방법
US5223991A (en) Digital video tape recorder
KR910004313B1 (ko) 데이타 분리 시스템
EP0295759A2 (en) Apparatus for using differential data detection in write protection of an optical recorder
JPH0224874A (ja) 磁気記録装置
KR0147141B1 (ko) 스핀들 모터의 역기전력을 이용한 서보정보검출 동기화장치
KR100251925B1 (ko) 데이타 스플리트정보 자동로딩회로
JP2702445B2 (ja) 光ディスクコントローラ
KR100251923B1 (ko) 하드디스크 드라이브의 섹터 펄스 생성회로
JP2988460B2 (ja) 磁気ディスク装置
JP2572383B2 (ja) 磁気デイスク装置
KR100448733B1 (ko) 하드 디스크 드라이브의 그레이코드 디코딩회로
TW200404277A (en) Optical disc apparatus and method for recording data onto an optical disc in multiple write sessions
JPH0512805A (ja) デイスク装置
JPH05166314A (ja) 高速サーボ信号書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee