JPH1069705A - サーボアドレスマーク自動検出及びタイミング補償回路 - Google Patents
サーボアドレスマーク自動検出及びタイミング補償回路Info
- Publication number
- JPH1069705A JPH1069705A JP9172102A JP17210297A JPH1069705A JP H1069705 A JPH1069705 A JP H1069705A JP 9172102 A JP9172102 A JP 9172102A JP 17210297 A JP17210297 A JP 17210297A JP H1069705 A JPH1069705 A JP H1069705A
- Authority
- JP
- Japan
- Prior art keywords
- address mark
- signal
- servo address
- sam
- servo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
- G11B21/106—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following on disks
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵの負担を軽くするため、ＳＡＭ自動検
出及びタイミング補償をハードウェア処理可能にする。 【解決手段】 サーボアドレスマーク（ＳＡＭ）ウィン
ドウ内でＳＡＭが検出されない場合にＳＡＭ検出ミス信
号Ａとカウント調整信号Ｂを出力するＳＡＭ検出ウィン
ドウ生成器３６と、ＳＡＭ検出信号によってリセットさ
れ、前記信号Ａをカウントした値がＣＰＵ２２によりロ
ードされた値と一致する場合にＳＡＭサーチ信号ＳＣＨ
及びＰＳＡＭ（疑似ＳＡＭ）を出力するＳＡＭ検出ミス
信号カウンタ３８と、ＣＰＵによる選択信号ＳＥＬに応
じてＳＣＨ及びＰＳＡＭを選択するＳＡＭサーチモード
制御器４０と、信号Ｂが出力されたときに、ＣＰＵから
ロードされた値からシステムクロックをカウントし、サ
ーボタイミングの遅延を補償するタイミング補償回路３
１と、からなるＳＡＭ自動検出及びタイミング補償手段
を備える。
出及びタイミング補償をハードウェア処理可能にする。 【解決手段】 サーボアドレスマーク（ＳＡＭ）ウィン
ドウ内でＳＡＭが検出されない場合にＳＡＭ検出ミス信
号Ａとカウント調整信号Ｂを出力するＳＡＭ検出ウィン
ドウ生成器３６と、ＳＡＭ検出信号によってリセットさ
れ、前記信号Ａをカウントした値がＣＰＵ２２によりロ
ードされた値と一致する場合にＳＡＭサーチ信号ＳＣＨ
及びＰＳＡＭ（疑似ＳＡＭ）を出力するＳＡＭ検出ミス
信号カウンタ３８と、ＣＰＵによる選択信号ＳＥＬに応
じてＳＣＨ及びＰＳＡＭを選択するＳＡＭサーチモード
制御器４０と、信号Ｂが出力されたときに、ＣＰＵから
ロードされた値からシステムクロックをカウントし、サ
ーボタイミングの遅延を補償するタイミング補償回路３
１と、からなるＳＡＭ自動検出及びタイミング補償手段
を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、フレキシブルディ
スクドライブやハードディスクドライブなどディスク状
記録担体を駆動するディスク駆動記録装置のヘッド制御
に関する。
スクドライブやハードディスクドライブなどディスク状
記録担体を駆動するディスク駆動記録装置のヘッド制御
に関する。
【０００２】
【従来の技術】ハードディスクなどのディスクは、ディ
スクの中心から同心円状にトラック分割され、各トラッ
クは更にサーボセクタとデータセクタに分割される。サ
ーボセクタはヘッド位置制御のためのサーボ情報が所定
のサーボ記録パターンに応じて記録される領域で、デー
タセクタはホストコンピュータの利用するデータが記録
される領域である。
スクの中心から同心円状にトラック分割され、各トラッ
クは更にサーボセクタとデータセクタに分割される。サ
ーボセクタはヘッド位置制御のためのサーボ情報が所定
のサーボ記録パターンに応じて記録される領域で、デー
タセクタはホストコンピュータの利用するデータが記録
される領域である。
【０００３】サーボセクタの開始点には、サーボ情報検
出の同期を提供するサーボアドレスマーク（Servo Addr
ess Mark: ＳＡＭ）が記録される。このＳＡＭ領域には
通常、サーボセクタ及びデータセクタで他には使用され
ない専用パターンが記録される。ディスク駆動記録装置
は、ＳＡＭの検出時点から同期してインデックス、アド
レス、バーストなどのサーボ情報及びデータを検出する
ためのサンプリング区間を定めるウィンドウ信号を生成
して出力する。
出の同期を提供するサーボアドレスマーク（Servo Addr
ess Mark: ＳＡＭ）が記録される。このＳＡＭ領域には
通常、サーボセクタ及びデータセクタで他には使用され
ない専用パターンが記録される。ディスク駆動記録装置
は、ＳＡＭの検出時点から同期してインデックス、アド
レス、バーストなどのサーボ情報及びデータを検出する
ためのサンプリング区間を定めるウィンドウ信号を生成
して出力する。
【０００４】図１を参照して、このようなＳＡＭ検出過
程につきハードディスクドライブを例にして説明する。
図１に示すのは、ハードディスクドライブの概略構成を
説明したブロック図である。
程につきハードディスクドライブを例にして説明する。
図１に示すのは、ハードディスクドライブの概略構成を
説明したブロック図である。
【０００５】ＨＤＡ(Head Disk Assembly)１０は、デー
タ書込／読出のための磁気ヘッドと、スピンドルモータ
により定速回転する磁気ディスクと、を備えた主要部分
である。このＨＤＡ１０のヘッドによる読出信号は前置
増幅器１２で増幅されてから読出／書込チャンネル回路
１４へ送られ、ＥＲＤ(Encoded Read Data) にデコード
されてゲートアレイ２６へ提供される。また読出／書込
チャンネル回路１４は、ＣＰＵ２２の制御で、書込デー
タを受けてコード化しヘッドへ出力する。
タ書込／読出のための磁気ヘッドと、スピンドルモータ
により定速回転する磁気ディスクと、を備えた主要部分
である。このＨＤＡ１０のヘッドによる読出信号は前置
増幅器１２で増幅されてから読出／書込チャンネル回路
１４へ送られ、ＥＲＤ(Encoded Read Data) にデコード
されてゲートアレイ２６へ提供される。また読出／書込
チャンネル回路１４は、ＣＰＵ２２の制御で、書込デー
タを受けてコード化しヘッドへ出力する。
【０００６】ゲートアレイ２６は、読出／書込チャンネ
ル回路１４から入力されるＥＲＤからサーボパターンを
検出し、データ入出力、デコーディング、エンコーディ
ングのためのウィンドウ信号、タイミングクロックを生
成して出力する。なお図１では、ハードディスクドライ
ブにおけるゲートアレイのうち、ＳＡＭ検出過程に関す
るＳＡＭ検出器１６、サーボタイミングカウンタ１８、
及びデータセクタ終了パルス生成器２０のみが示されて
いる。
ル回路１４から入力されるＥＲＤからサーボパターンを
検出し、データ入出力、デコーディング、エンコーディ
ングのためのウィンドウ信号、タイミングクロックを生
成して出力する。なお図１では、ハードディスクドライ
ブにおけるゲートアレイのうち、ＳＡＭ検出過程に関す
るＳＡＭ検出器１６、サーボタイミングカウンタ１８、
及びデータセクタ終了パルス生成器２０のみが示されて
いる。
【０００７】制御手段であるＣＰＵ２２はハードディス
クドライブの全般的な制御を実行し、パワーオン時にＳ
ＡＭスタート信号をＳＡＭ検出器１６へ出力してＳＡＭ
の検出を開始させる。ＳＡＭ検出器１６は、ＣＰＵ２２
から入力されるＳＡＭスタート信号によってエネーブル
され、エネーブル期間にＥＲＤからＳＡＭが検出される
と、同期信号ＳＹＮＣをサーボタイミングカウンタ１８
へ出力する。サーボタイミングカウンタ１８は、ＳＡＭ
検出器１６から入力される同期信号によりリセットされ
てカウント動作を行い、そのカウント値をデータセクタ
終了パルス生成器２０へ出力する。データセクタ終了パ
ルス生成器２０は、サーボタイミングカウンタ１８から
入力されるカウント値がＣＰＵ２２によってロードされ
たロード値に一致すると、データセクタの終了を知らせ
るＥＮＤＳ(End of Sector) 信号をＳＡＭ検出器１６へ
出力する。このデータセクタ終了パルス生成器２０から
ＥＮＤＳ信号が入力されるとＳＡＭ検出器１６は再びエ
ネーブルされ、次のＳＡＭを検出する。
クドライブの全般的な制御を実行し、パワーオン時にＳ
ＡＭスタート信号をＳＡＭ検出器１６へ出力してＳＡＭ
の検出を開始させる。ＳＡＭ検出器１６は、ＣＰＵ２２
から入力されるＳＡＭスタート信号によってエネーブル
され、エネーブル期間にＥＲＤからＳＡＭが検出される
と、同期信号ＳＹＮＣをサーボタイミングカウンタ１８
へ出力する。サーボタイミングカウンタ１８は、ＳＡＭ
検出器１６から入力される同期信号によりリセットされ
てカウント動作を行い、そのカウント値をデータセクタ
終了パルス生成器２０へ出力する。データセクタ終了パ
ルス生成器２０は、サーボタイミングカウンタ１８から
入力されるカウント値がＣＰＵ２２によってロードされ
たロード値に一致すると、データセクタの終了を知らせ
るＥＮＤＳ(End of Sector) 信号をＳＡＭ検出器１６へ
出力する。このデータセクタ終了パルス生成器２０から
ＥＮＤＳ信号が入力されるとＳＡＭ検出器１６は再びエ
ネーブルされ、次のＳＡＭを検出する。
【０００８】
【発明が解決しようとする課題】上記従来のディスク駆
動記録装置においてＣＰＵ２２は、ＳＡＭ検出器１６か
らサーボセクタごとに検出フラグ(Detect Flag) ＤＦを
確認し、ＳＡＭ検出器１６をソフトウェア的に制御す
る。従って、ディスクの所定トラックにＮ個のサーボセ
クタが構成されているとすれば、ＣＰＵ２２は、Ｎ個の
サーボセクタにつきＮ回のインタラプト（割り込み）を
受けてサーボ状態をチェックしなければならない。この
ときに検出フラグにエラーが発生すると、ＣＰＵ２２は
全てのサーボ関連タイミングの生成を止めてＳＡＭ検出
を再試行するためのスタート信号をＳＡＭ検出器１６へ
出力しなければならなくなる。即ち、従来のハードディ
スクドライブにおいては、ＳＡＭ検出ミス時にＳＡＭ検
出を再試行するＣＰＵ２２がオーバーロードになるとい
う問題があった。
動記録装置においてＣＰＵ２２は、ＳＡＭ検出器１６か
らサーボセクタごとに検出フラグ(Detect Flag) ＤＦを
確認し、ＳＡＭ検出器１６をソフトウェア的に制御す
る。従って、ディスクの所定トラックにＮ個のサーボセ
クタが構成されているとすれば、ＣＰＵ２２は、Ｎ個の
サーボセクタにつきＮ回のインタラプト（割り込み）を
受けてサーボ状態をチェックしなければならない。この
ときに検出フラグにエラーが発生すると、ＣＰＵ２２は
全てのサーボ関連タイミングの生成を止めてＳＡＭ検出
を再試行するためのスタート信号をＳＡＭ検出器１６へ
出力しなければならなくなる。即ち、従来のハードディ
スクドライブにおいては、ＳＡＭ検出ミス時にＳＡＭ検
出を再試行するＣＰＵ２２がオーバーロードになるとい
う問題があった。
【０００９】このような課題に着目して本発明の目的
は、ＳＡＭ検出ミスがあると自動的にＳＡＭを検出する
と共に、ＳＡＭ検出ミスによるサーボタイミング遅延を
補償し得るＳＡＭ自動検出及びタイミング補償のための
回路つまりハードウェアを提供することにある。
は、ＳＡＭ検出ミスがあると自動的にＳＡＭを検出する
と共に、ＳＡＭ検出ミスによるサーボタイミング遅延を
補償し得るＳＡＭ自動検出及びタイミング補償のための
回路つまりハードウェアを提供することにある。
【００１０】
【課題を解決するための手段】この目的のために本発明
は、サーボアドレスマーク検出時点に同期してサーボ情
報及びデータ情報を検出するための初期値を貯蔵出力す
る制御手段を備えたディスク駆動記録装置において、サ
ーボアドレスマークウィンドウ内でサーボアドレスマー
クが検出されない場合にサーボアドレスマーク検出ミス
信号とカウント調整信号を出力するサーボアドレスマー
ク検出ウィンドウ生成器と、サーボアドレスマーク検出
信号によってリセットされ、前記サーボアドレスマーク
検出ミス信号をカウントした値が前記制御手段によって
ロードされた値と一致する場合にサーボアドレスマーク
サーチ信号及び擬似サーボアドレスマークを出力するサ
ーボアドレスマーク検出ミス信号カウンタと、前記制御
手段による選択信号に応じて前記サーボアドレスマーク
サーチ信号及び前記擬似サーボアドレスマークを選択す
るサーボアドレスマークサーチモード制御器と、前記カ
ウント調整信号が出力されたときに、前記制御手段から
ロードされた値からシステムクロックをカウントし、サ
ーボタイミングの遅延を補償するタイミング補償回路
と、を有してなるサーボアドレスマーク自動検出及びタ
イミング補償手段を備えることを特徴とする。
は、サーボアドレスマーク検出時点に同期してサーボ情
報及びデータ情報を検出するための初期値を貯蔵出力す
る制御手段を備えたディスク駆動記録装置において、サ
ーボアドレスマークウィンドウ内でサーボアドレスマー
クが検出されない場合にサーボアドレスマーク検出ミス
信号とカウント調整信号を出力するサーボアドレスマー
ク検出ウィンドウ生成器と、サーボアドレスマーク検出
信号によってリセットされ、前記サーボアドレスマーク
検出ミス信号をカウントした値が前記制御手段によって
ロードされた値と一致する場合にサーボアドレスマーク
サーチ信号及び擬似サーボアドレスマークを出力するサ
ーボアドレスマーク検出ミス信号カウンタと、前記制御
手段による選択信号に応じて前記サーボアドレスマーク
サーチ信号及び前記擬似サーボアドレスマークを選択す
るサーボアドレスマークサーチモード制御器と、前記カ
ウント調整信号が出力されたときに、前記制御手段から
ロードされた値からシステムクロックをカウントし、サ
ーボタイミングの遅延を補償するタイミング補償回路
と、を有してなるサーボアドレスマーク自動検出及びタ
イミング補償手段を備えることを特徴とする。
【００１１】タイミング補償回路は、サーボアドレスマ
ーク検出器でサーボアドレスマークが検出されたときに
サーボタイミング生成のための基準パルスを出力する基
準パルス生成器と、前記基準パルスが出力されるとシス
テムクロッ−をカウントし、その際にカウント調整信号
が出力されているときには制御手段からロードされた値
から前記システムクロックをカウントするメインカウン
タと、該メインカウンタのカウント値が前記制御手段に
よってロードされた値と一致する場合にサーボアドレス
マークウィンドウ信号をエネーブルさせるためのデータ
セクタ終了パルスを出力するデータセクタ終了パルス生
成器と、から構成可能である。サーボアドレスマーク検
出ミス信号はサーボアドレスマークウィンドウ終了時に
エネーブルされるものとし、カウント調整信号はサーボ
アドレスマーク検出ミス信号の反転信号とすることがで
きる。またサーボアドレスマーク検出器は、サーボアド
レスマークサーチ信号によってエネーブルされるように
しておく。
ーク検出器でサーボアドレスマークが検出されたときに
サーボタイミング生成のための基準パルスを出力する基
準パルス生成器と、前記基準パルスが出力されるとシス
テムクロッ−をカウントし、その際にカウント調整信号
が出力されているときには制御手段からロードされた値
から前記システムクロックをカウントするメインカウン
タと、該メインカウンタのカウント値が前記制御手段に
よってロードされた値と一致する場合にサーボアドレス
マークウィンドウ信号をエネーブルさせるためのデータ
セクタ終了パルスを出力するデータセクタ終了パルス生
成器と、から構成可能である。サーボアドレスマーク検
出ミス信号はサーボアドレスマークウィンドウ終了時に
エネーブルされるものとし、カウント調整信号はサーボ
アドレスマーク検出ミス信号の反転信号とすることがで
きる。またサーボアドレスマーク検出器は、サーボアド
レスマークサーチ信号によってエネーブルされるように
しておく。
【００１２】基準パルス生成器は、サーボアドレスマー
ク検出器によるサーボアドレスマーク検出信号の立ち上
がりエッジで電源電圧をクロッキングして出力する第１
フリップフロップと、該第１フリップフロップの出力と
サーボアドレスマーク検出ミス信号を論理和する第１Ｏ
Ｒゲートと、該第１ＯＲゲートの出力の立ち上がりエッ
ジで電源電圧をクロッキングして基準パルスを出力する
第２フリップフロップと、から構成可能である。また、
メインカウンタは、基準パルス生成器から出力される基
準パルスをシステムクロックと論理積する第１ＡＮＤゲ
ートと、該第１ＡＮＤゲートの出力をカウントし、その
際にカウント調整信号が出力されているときには制御手
段からロードされた値から前記第１ＡＮＤゲートの出力
をカウントするカウンタと、から構成可能である。そし
てデータセクタ終了パルス生成器は、メインカウンタか
ら出力されるカウント値が制御手段によってロードされ
た値と一致する場合にデータセクタ終了パルスを出力す
る第１比較器と、基準パルスとシステムクロックの論理
積信号の立ち上がりエッジで前記データセクタ終了パル
スをラッチして出力する第３フリップフロップと、から
構成可能である。
ク検出器によるサーボアドレスマーク検出信号の立ち上
がりエッジで電源電圧をクロッキングして出力する第１
フリップフロップと、該第１フリップフロップの出力と
サーボアドレスマーク検出ミス信号を論理和する第１Ｏ
Ｒゲートと、該第１ＯＲゲートの出力の立ち上がりエッ
ジで電源電圧をクロッキングして基準パルスを出力する
第２フリップフロップと、から構成可能である。また、
メインカウンタは、基準パルス生成器から出力される基
準パルスをシステムクロックと論理積する第１ＡＮＤゲ
ートと、該第１ＡＮＤゲートの出力をカウントし、その
際にカウント調整信号が出力されているときには制御手
段からロードされた値から前記第１ＡＮＤゲートの出力
をカウントするカウンタと、から構成可能である。そし
てデータセクタ終了パルス生成器は、メインカウンタか
ら出力されるカウント値が制御手段によってロードされ
た値と一致する場合にデータセクタ終了パルスを出力す
る第１比較器と、基準パルスとシステムクロックの論理
積信号の立ち上がりエッジで前記データセクタ終了パル
スをラッチして出力する第３フリップフロップと、から
構成可能である。
【００１３】サーボアドレスマーク検出ウィンドウ生成
器は、サーボアドレスマーク検出信号によってリセット
され、データセクタ終了パルス生成器によるデータセク
タ終了パルスの立ち上がりエッジで電源電圧をラッチし
て出力する第４フリップフロップと、該第４フリップフ
ロップの出力とシステムクロックを論理積する第２ＡＮ
Ｄゲートと、前記サーボアドレスマーク検出信号によっ
てリセットされ、前記第２ＡＮＤゲートの出力をカウン
トする第２カウンタと、該第２カウンタから出力される
カウント値と制御手段からロードされた値が一致する場
合にサーボアドレスマーク検出ミス信号を出力する第２
比較器と、前記第２ＡＮＤゲートの反転出力の立ち上が
りエッジで前記サーボアドレスマーク検出ミス信号をラ
ッチして出力する第５フリップフロップと、から構成可
能である。
器は、サーボアドレスマーク検出信号によってリセット
され、データセクタ終了パルス生成器によるデータセク
タ終了パルスの立ち上がりエッジで電源電圧をラッチし
て出力する第４フリップフロップと、該第４フリップフ
ロップの出力とシステムクロックを論理積する第２ＡＮ
Ｄゲートと、前記サーボアドレスマーク検出信号によっ
てリセットされ、前記第２ＡＮＤゲートの出力をカウン
トする第２カウンタと、該第２カウンタから出力される
カウント値と制御手段からロードされた値が一致する場
合にサーボアドレスマーク検出ミス信号を出力する第２
比較器と、前記第２ＡＮＤゲートの反転出力の立ち上が
りエッジで前記サーボアドレスマーク検出ミス信号をラ
ッチして出力する第５フリップフロップと、から構成可
能である。
【００１４】サーボアドレスマークサーチモード制御器
は、サーボアドレスマーク検出ミス信号の立ち上がりエ
ッジでサーボアドレスマーク検出ミス信号カウンタから
出力されるサーボアドレスマークサーチ信号をラッチし
て出力する第６フリップフロップと、前記サーボアドレ
スマーク検出ミス信号の立ち上がりエッジで前記サーボ
アドレスマーク検出ミス信号カウンタから出力される擬
似サーボアドレスマークをラッチして出力する第７フリ
ップフロップと、から構成可能で、その第６フリップフ
ロップは、サーボアドレスマーク検出信号によってリセ
ットされ、第７フリップフロップは、データセクタ終了
パルスによってリセットされる構成しておく。
は、サーボアドレスマーク検出ミス信号の立ち上がりエ
ッジでサーボアドレスマーク検出ミス信号カウンタから
出力されるサーボアドレスマークサーチ信号をラッチし
て出力する第６フリップフロップと、前記サーボアドレ
スマーク検出ミス信号の立ち上がりエッジで前記サーボ
アドレスマーク検出ミス信号カウンタから出力される擬
似サーボアドレスマークをラッチして出力する第７フリ
ップフロップと、から構成可能で、その第６フリップフ
ロップは、サーボアドレスマーク検出信号によってリセ
ットされ、第７フリップフロップは、データセクタ終了
パルスによってリセットされる構成しておく。
【００１５】
【発明の実施の形態】以下、本発明の実施形態につき添
付図面を参照して詳細に説明する。
付図面を参照して詳細に説明する。
【００１６】図２は、本発明のＳＡＭ自動検出及びタイ
ミング補償手段を設けたハードディスクドライブの概略
構成を示したブロック図である。ＨＤＡ１０、前置増幅
器１２、読出／書込チャンネル回路１４については従来
同様である。
ミング補償手段を設けたハードディスクドライブの概略
構成を示したブロック図である。ＨＤＡ１０、前置増幅
器１２、読出／書込チャンネル回路１４については従来
同様である。
【００１７】サーボ同期検出器３０は、読出／書込チャ
ンネル回路１４によるＥＲＤからサーボ同期信号を検出
して、これをシステムクロックに同期させて出力する。
ＳＡＭ検出器１６は、そのシステムクロックに同期した
ＥＲＤからＳＡＭを検出してタイミング補償回路３１へ
出力する。このＳＡＭ検出器１６から出力されるＳＡＭ
検出出力ＳＤＯ(SAM Detect Output) を受けるタイミン
グ補償回路３１は、基準パルス生成器３２、メインカウ
ンタ３４、及びデータセクタ終了パルス生成器２０で構
成され、ＳＡＭ検出ミス時にサーボサンプリングタイミ
ングを補償する機能をもつ。
ンネル回路１４によるＥＲＤからサーボ同期信号を検出
して、これをシステムクロックに同期させて出力する。
ＳＡＭ検出器１６は、そのシステムクロックに同期した
ＥＲＤからＳＡＭを検出してタイミング補償回路３１へ
出力する。このＳＡＭ検出器１６から出力されるＳＡＭ
検出出力ＳＤＯ(SAM Detect Output) を受けるタイミン
グ補償回路３１は、基準パルス生成器３２、メインカウ
ンタ３４、及びデータセクタ終了パルス生成器２０で構
成され、ＳＡＭ検出ミス時にサーボサンプリングタイミ
ングを補償する機能をもつ。
【００１８】基準パルス生成器３２は、ＳＡＭ検出出力
ＳＤＯの入力に応じてサーボタイミング生成のための基
準パルスを発生し、そしてメインカウンタ３４が、その
基準パルスに応じてシステムクロックＳＣＬＫをカウン
トする。また、メインカウンタ３４は、ＳＡＭ検出ウィ
ンドウ生成回路３６からカウント値調整信号Ｂが入力さ
れると、ＣＰＵ２２によってロードされた値からカウン
トを始めてＳＡＭ検出ミス時のタイミング遅延を補償す
る。データセクタ終了パルス生成器２０は、読出し中の
サーボセクタの後位に位置するサーボセクタのサーボ同
期以前にメインカウンタ３４から入力されるカウント値
がＣＰＵ２２によってロードされた値に一致すれば、Ｅ
ＮＤＳパルスを生成する。そのＥＮＤＳパルスはＳＡＭ
検出ウィンドウ生成回路３６へ入力される。
ＳＤＯの入力に応じてサーボタイミング生成のための基
準パルスを発生し、そしてメインカウンタ３４が、その
基準パルスに応じてシステムクロックＳＣＬＫをカウン
トする。また、メインカウンタ３４は、ＳＡＭ検出ウィ
ンドウ生成回路３６からカウント値調整信号Ｂが入力さ
れると、ＣＰＵ２２によってロードされた値からカウン
トを始めてＳＡＭ検出ミス時のタイミング遅延を補償す
る。データセクタ終了パルス生成器２０は、読出し中の
サーボセクタの後位に位置するサーボセクタのサーボ同
期以前にメインカウンタ３４から入力されるカウント値
がＣＰＵ２２によってロードされた値に一致すれば、Ｅ
ＮＤＳパルスを生成する。そのＥＮＤＳパルスはＳＡＭ
検出ウィンドウ生成回路３６へ入力される。
【００１９】サーボインタラプト生成器４２は、サーボ
ゲート（Servo Gate: ＳＧ）以後にメインカウンタ３４
から入力されるカウント値がＣＰＵ２２によってロード
された値に一致すれば、サーボインタラプト（Servo In
terrupt:ＳＩ）を出力する。ＣＰＵ２２がこのサーボイ
ンタラプトＳＩを受けると、サーボセクタ検出に関する
各種の状態信号を確認し、ＤＤＣ(Disk Data Controlle
r)４８における読出／書込機能遂行を制御する。サーボ
ゲート生成器４４は、メインカウンタ３４から入力され
るカウント値がＣＰＵ２２によってロードされた値に一
致すれば、サーボセクタ領域を保護するためのサーボゲ
ートＳＧを出力する。セクタパルス生成器４６は、サー
ボゲートＳＧの入力に応答してデータセクタ内のＩＤ領
域を読出すためのセクタパルスＳＰを出力する。このセ
クタパルスＳＰに応答して、ＤＤＣ４８が読出ゲートＲ
Ｇ／書込ゲートＷＧをエネーブルさせる。
ゲート（Servo Gate: ＳＧ）以後にメインカウンタ３４
から入力されるカウント値がＣＰＵ２２によってロード
された値に一致すれば、サーボインタラプト（Servo In
terrupt:ＳＩ）を出力する。ＣＰＵ２２がこのサーボイ
ンタラプトＳＩを受けると、サーボセクタ検出に関する
各種の状態信号を確認し、ＤＤＣ(Disk Data Controlle
r)４８における読出／書込機能遂行を制御する。サーボ
ゲート生成器４４は、メインカウンタ３４から入力され
るカウント値がＣＰＵ２２によってロードされた値に一
致すれば、サーボセクタ領域を保護するためのサーボゲ
ートＳＧを出力する。セクタパルス生成器４６は、サー
ボゲートＳＧの入力に応答してデータセクタ内のＩＤ領
域を読出すためのセクタパルスＳＰを出力する。このセ
クタパルスＳＰに応答して、ＤＤＣ４８が読出ゲートＲ
Ｇ／書込ゲートＷＧをエネーブルさせる。
【００２０】ＳＡＭ検出ウィンドウ生成回路３６は、デ
ータセクタ終了パルス生成器２０から入力されるＥＮＤ
Ｓパルスによってエネーブルされ、ＣＰＵ２２からロー
ドされたウィンドウ値ＳＡＭＷ［７：０］内でＳＡＭ検
出をミスすると、ＳＡＭ検出ミス信号Ａを生成して、基
準パルス生成器３２及びＳＡＭ検出ミス信号カウンタ３
８へ出力する。また、ＳＡＭ検出ウィンドウ生成回路３
６は、ＳＡＭ検出ミス信号Ａを一定時間遅延させてＳＡ
Ｍ検出ミス時のタイミング遅延を補償するためのカウン
ト値調整信号Ｂをメインカウンタ３４へ出力する。以
後、メインカウンタ３４はＳＡＭサーチモード制御器４
０から入力されるＰＳＡＭ（疑似ＳＡＭ）によってカウ
ント動作を再び行う。
ータセクタ終了パルス生成器２０から入力されるＥＮＤ
Ｓパルスによってエネーブルされ、ＣＰＵ２２からロー
ドされたウィンドウ値ＳＡＭＷ［７：０］内でＳＡＭ検
出をミスすると、ＳＡＭ検出ミス信号Ａを生成して、基
準パルス生成器３２及びＳＡＭ検出ミス信号カウンタ３
８へ出力する。また、ＳＡＭ検出ウィンドウ生成回路３
６は、ＳＡＭ検出ミス信号Ａを一定時間遅延させてＳＡ
Ｍ検出ミス時のタイミング遅延を補償するためのカウン
ト値調整信号Ｂをメインカウンタ３４へ出力する。以
後、メインカウンタ３４はＳＡＭサーチモード制御器４
０から入力されるＰＳＡＭ（疑似ＳＡＭ）によってカウ
ント動作を再び行う。
【００２１】ＳＡＭ検出ミス信号カウンタ３８は、ＳＡ
Ｍ検出ウィンドウ生成回路３６から入力されるＳＡＭ検
出ミス信号Ａをカウントする。このＳＡＭ検出ミス信号
カウンタ３８により、連続的なＳＡＭ検出によるタイミ
ング遅延を補償することができる。ＳＡＭサーチモード
制御器４０は、ＣＰＵ２２から入力される選択信号ＳＥ
Ｌ（ＳＥＬ０，ＳＥＬ１）に応じて、ＳＡＭ検出ミス信
号カウンタ３８から出力されるＰＳＡＭ及びＳＡＭサー
チ信号ＳＣＨをメインカウンタ３４とＳＡＭ検出器１６
へ出力する。ＳＡＭサーチ信号ＳＣＨはＳＡＭ検出器１
６とサーボゲート生成器４４に入力され、ＳＡＭを検出
するまでサーボゲートＳＧを論理“ハイ”エネーブルさ
せることにより、読出／書込チャンネル回路１４でサー
ボセクタのＥＲＤが生成されるようにする。
Ｍ検出ウィンドウ生成回路３６から入力されるＳＡＭ検
出ミス信号Ａをカウントする。このＳＡＭ検出ミス信号
カウンタ３８により、連続的なＳＡＭ検出によるタイミ
ング遅延を補償することができる。ＳＡＭサーチモード
制御器４０は、ＣＰＵ２２から入力される選択信号ＳＥ
Ｌ（ＳＥＬ０，ＳＥＬ１）に応じて、ＳＡＭ検出ミス信
号カウンタ３８から出力されるＰＳＡＭ及びＳＡＭサー
チ信号ＳＣＨをメインカウンタ３４とＳＡＭ検出器１６
へ出力する。ＳＡＭサーチ信号ＳＣＨはＳＡＭ検出器１
６とサーボゲート生成器４４に入力され、ＳＡＭを検出
するまでサーボゲートＳＧを論理“ハイ”エネーブルさ
せることにより、読出／書込チャンネル回路１４でサー
ボセクタのＥＲＤが生成されるようにする。
【００２２】ＣＰＵ２２はハードディスクドライブの全
般的な制御動作を行い、ＳＡＭサーチモード制御器４０
へ選択信号ＳＥＬを出力してＳＡＭ検出ミス信号カウン
タ３８からのＰＳＡＭ及びＳＡＭサーチ信号を選択制御
する。またＣＰＵ２２は、ＳＡＭ検出器１６から入力さ
れるＦＳＡＭによりＳＡＭ検出有無を確認し、ＤＤＣ４
８の読出ゲートＲＧ及び書込ゲートＷＧの生成タイミン
グを制御する。
般的な制御動作を行い、ＳＡＭサーチモード制御器４０
へ選択信号ＳＥＬを出力してＳＡＭ検出ミス信号カウン
タ３８からのＰＳＡＭ及びＳＡＭサーチ信号を選択制御
する。またＣＰＵ２２は、ＳＡＭ検出器１６から入力さ
れるＦＳＡＭによりＳＡＭ検出有無を確認し、ＤＤＣ４
８の読出ゲートＲＧ及び書込ゲートＷＧの生成タイミン
グを制御する。
【００２３】図３〜図５には、タイミング補償回路３
１、ＳＡＭ検出ミス信号カウンタ３８、ＳＡＭサーチモ
ード制御器４０の詳細構成を示してある。
１、ＳＡＭ検出ミス信号カウンタ３８、ＳＡＭサーチモ
ード制御器４０の詳細構成を示してある。
【００２４】図３Ａ及び図３Ｂは、タイミング補償回路
３１の詳細構成である。まず、基準パルス生成器３２
は、図３Ｂに示すＤフリップフロップ５８と図３Ａに示
すＤフリップフロップ５０で構成される。Ｄフリップフ
ロップ５８は、ＳＡＭ検出出力ＳＤＯの立ち上がりエッ
ジで電源電圧ＶＤＤをクロッキングしてＳＡＭ検出信号
ＳＡＭＯ(SAM OUTPUT)を出力する。このＳＡＭＯは、デ
ータセクタ終了パルス生成器２０から出力されるＥＮＤ
Ｓの立ち上がりエッジでディスエーブルされる。出力さ
れたＳＡＭＯは、ＳＡＭ検出ウィンドウ生成回路３６か
ら入力されるＳＡＭ検出ミス信号Ａと論理和された後に
Ｄフリップフロップ５０のクロック端子へ入力される。
このＤフリップフロップ５０は、ＯＲゲートＯ１の出力
信号の立ち上がりエッジで電源電圧ＶＤＤをクロッキン
グして出力する。そして、Ｄフリップフロップ５０の出
力信号はＡＮＤゲートＡ２でシステムクロックＳＣＬＫ
と論理積された後、メインカウンタ３４のクロック端Ｃ
Ｋへ入力される。
３１の詳細構成である。まず、基準パルス生成器３２
は、図３Ｂに示すＤフリップフロップ５８と図３Ａに示
すＤフリップフロップ５０で構成される。Ｄフリップフ
ロップ５８は、ＳＡＭ検出出力ＳＤＯの立ち上がりエッ
ジで電源電圧ＶＤＤをクロッキングしてＳＡＭ検出信号
ＳＡＭＯ(SAM OUTPUT)を出力する。このＳＡＭＯは、デ
ータセクタ終了パルス生成器２０から出力されるＥＮＤ
Ｓの立ち上がりエッジでディスエーブルされる。出力さ
れたＳＡＭＯは、ＳＡＭ検出ウィンドウ生成回路３６か
ら入力されるＳＡＭ検出ミス信号Ａと論理和された後に
Ｄフリップフロップ５０のクロック端子へ入力される。
このＤフリップフロップ５０は、ＯＲゲートＯ１の出力
信号の立ち上がりエッジで電源電圧ＶＤＤをクロッキン
グして出力する。そして、Ｄフリップフロップ５０の出
力信号はＡＮＤゲートＡ２でシステムクロックＳＣＬＫ
と論理積された後、メインカウンタ３４のクロック端Ｃ
Ｋへ入力される。
【００２５】メインカウンタ３４は、クロック端ＣＫへ
入力されるＡＮＤゲートＡ２の出力信号をカウントす
る。このメインカウンタ３４は、端子ＬＤからＣＰＵ２
２によるサーボタイミング補償のためのカウント値を入
力し、また端子ＬＤＢからＳＡＭ検出ウィンドウ生成回
路３６によるカウント値補償信号Ｂを入力する。
入力されるＡＮＤゲートＡ２の出力信号をカウントす
る。このメインカウンタ３４は、端子ＬＤからＣＰＵ２
２によるサーボタイミング補償のためのカウント値を入
力し、また端子ＬＤＢからＳＡＭ検出ウィンドウ生成回
路３６によるカウント値補償信号Ｂを入力する。
【００２６】メインカウンタ３４及びＤフリップフロッ
プ５０はＡＮＤゲートＡ１の論理“ロウ”出力によって
リセットされるようにしてある。ＡＮＤゲートＡ１は、
ＰＯＲＢ（Power On Reset Bar:Bar= 反転）、ＳＡＭサ
ーチ信号ＳＣＨＢ(Search Bar)、及びインバータＩＮＶ
２により反転したＥＮＤＳを演算する。
プ５０はＡＮＤゲートＡ１の論理“ロウ”出力によって
リセットされるようにしてある。ＡＮＤゲートＡ１は、
ＰＯＲＢ（Power On Reset Bar:Bar= 反転）、ＳＡＭサ
ーチ信号ＳＣＨＢ(Search Bar)、及びインバータＩＮＶ
２により反転したＥＮＤＳを演算する。
【００２７】そして、データセクタ終了パルス生成器２
０は比較器５４及びＤフリップフロップ５６で構成され
る。比較器５４は、Ｘ端子からメインカウンタ３４のカ
ウント値を入力してＣＰＵ２２からＹ端子へロードされ
るＥＮＤＳデータと比較し、一致すると論理“ハイ”の
ＥＮＤＳを出力する。Ｄフリップフロップ５６は、イン
バータＩＮＶ１によって反転したＡＮＤゲートＡ２の出
力信号の立ち上がりエッジでＥＮＤＳをラッチして出力
する。
０は比較器５４及びＤフリップフロップ５６で構成され
る。比較器５４は、Ｘ端子からメインカウンタ３４のカ
ウント値を入力してＣＰＵ２２からＹ端子へロードされ
るＥＮＤＳデータと比較し、一致すると論理“ハイ”の
ＥＮＤＳを出力する。Ｄフリップフロップ５６は、イン
バータＩＮＶ１によって反転したＡＮＤゲートＡ２の出
力信号の立ち上がりエッジでＥＮＤＳをラッチして出力
する。
【００２８】図４はＳＡＭ検出ウィンドウ生成回路３６
の詳細構成で、図示のようにＤフリップフロップ６０，
６６，６８、カウンタ６２、及び比較器６４で構成され
る。Ｄフリップフロップ６０は、データセクタ終了パル
ス生成器２０から入力されるＥＮＤＳの立ち上がりエッ
ジで電源電圧ＶＤＤをクロッキングして出力し、ＡＮＤ
ゲートＡ４がその出力信号をシステムクロックＳＣＬＫ
と論理積する。カウンタ６２は、クロック端ＣＫに受け
るＡＮＤゲートＡ４の出力信号をカウントして８ビット
のカウント値を出力する。比較器６４は、ＣＰＵ２２か
らロードされた８ビットのＳＡＭウィンドウデータＳＡ
ＭＷとカウンタ６２のカウント出力値を比較し、一致す
るときに論理“ハイ”のＳＡＭ検出ミス信号Ａを出力す
る。Ｄフリップフロップ６６，６８は、インバータＩＮ
Ｖ４で反転したＡＮＤゲートＡ４の出力信号の立ち上が
りエッジでＳＡＭ検出ミス信号Ａを順次ラッチして出力
する。Ｄフリップフロップ６８から出力されるＳＡＭ検
出ミス信号ＡがＳＡＭ検出ミスを示すことになる。
の詳細構成で、図示のようにＤフリップフロップ６０，
６６，６８、カウンタ６２、及び比較器６４で構成され
る。Ｄフリップフロップ６０は、データセクタ終了パル
ス生成器２０から入力されるＥＮＤＳの立ち上がりエッ
ジで電源電圧ＶＤＤをクロッキングして出力し、ＡＮＤ
ゲートＡ４がその出力信号をシステムクロックＳＣＬＫ
と論理積する。カウンタ６２は、クロック端ＣＫに受け
るＡＮＤゲートＡ４の出力信号をカウントして８ビット
のカウント値を出力する。比較器６４は、ＣＰＵ２２か
らロードされた８ビットのＳＡＭウィンドウデータＳＡ
ＭＷとカウンタ６２のカウント出力値を比較し、一致す
るときに論理“ハイ”のＳＡＭ検出ミス信号Ａを出力す
る。Ｄフリップフロップ６６，６８は、インバータＩＮ
Ｖ４で反転したＡＮＤゲートＡ４の出力信号の立ち上が
りエッジでＳＡＭ検出ミス信号Ａを順次ラッチして出力
する。Ｄフリップフロップ６８から出力されるＳＡＭ検
出ミス信号ＡがＳＡＭ検出ミスを示すことになる。
【００２９】ＡＮＤゲートＡ６は、ＰＯＲＢ、インバー
タＩＮＶ５により反転したＳＤＯ、Ｄフリップフロップ
６８の反転出力端子バーＱから出力される反転信号バー
Ａを論理積することにより、Ｄフリップフロップ６０と
カウンタ６２をリセットさせる。一方、Ｄフリップフロ
ップ６６，６８はＰＯＲＢによってリセットされる。即
ち、ＳＡＭ検出ウィンドウ生成回路３６では、ＳＡＭ検
出時のＳＡＭ検出出力ＳＤＯがインバータＩＮＶ５を介
してＡＮＤゲートＡ６に印加されることにより、Ｄフリ
ップフロップ６０とカウンタ６２をリセットさせる。従
って、Ｄフリップフロップ６８からＳＡＭ検出ミス信号
Ａが生成されないことにより、正常なＳＡＭ検出が行わ
れている。ところがＳＡＭ検出ミスが発生すると、ＳＤ
Ｏが出ないためにＤフリップフロップ６８の出力端子か
らＳＡＭ検出ミス信号Ａが出力される。これによりＳＡ
Ｍ検出ウィンドウ生成回路３６は、指定された期間内で
ＳＡＭが検出されないと、ＳＡＭ検出ミス信号Ａを発生
し、また遅延器ＤＥＬＡＹから、サーボカウント値を補
償するためのカウント値調整信号Ｂがメインカウンタ３
４のロード端子ＬＤＢへ出力される。このときにメイン
カウンタ３４は、ＣＰＵ２２によって初期にロードされ
た８ビット値からカウントを開始し、サーボサンプリン
グパルスのタイミングを補償してＳＡＭミスによるタイ
ミングシフト(Timing Shift)を改善する。
タＩＮＶ５により反転したＳＤＯ、Ｄフリップフロップ
６８の反転出力端子バーＱから出力される反転信号バー
Ａを論理積することにより、Ｄフリップフロップ６０と
カウンタ６２をリセットさせる。一方、Ｄフリップフロ
ップ６６，６８はＰＯＲＢによってリセットされる。即
ち、ＳＡＭ検出ウィンドウ生成回路３６では、ＳＡＭ検
出時のＳＡＭ検出出力ＳＤＯがインバータＩＮＶ５を介
してＡＮＤゲートＡ６に印加されることにより、Ｄフリ
ップフロップ６０とカウンタ６２をリセットさせる。従
って、Ｄフリップフロップ６８からＳＡＭ検出ミス信号
Ａが生成されないことにより、正常なＳＡＭ検出が行わ
れている。ところがＳＡＭ検出ミスが発生すると、ＳＤ
Ｏが出ないためにＤフリップフロップ６８の出力端子か
らＳＡＭ検出ミス信号Ａが出力される。これによりＳＡ
Ｍ検出ウィンドウ生成回路３６は、指定された期間内で
ＳＡＭが検出されないと、ＳＡＭ検出ミス信号Ａを発生
し、また遅延器ＤＥＬＡＹから、サーボカウント値を補
償するためのカウント値調整信号Ｂがメインカウンタ３
４のロード端子ＬＤＢへ出力される。このときにメイン
カウンタ３４は、ＣＰＵ２２によって初期にロードされ
た８ビット値からカウントを開始し、サーボサンプリン
グパルスのタイミングを補償してＳＡＭミスによるタイ
ミングシフト(Timing Shift)を改善する。
【００３０】図５は、ＳＡＭ検出ミス信号カウンタ３８
の詳細構成を示し、Ｄフリップフロップ７０，７２，７
４，７６、インバータＩＮＶ６、及びＡＮＤゲートＡ７
で構成される。まず、基準パルス生成器３２のＤフリッ
プフロップ５８から出力されるＳＡＭＯがインバータＩ
ＮＶ６を介してＡＮＤゲートＡ７へ入力され、ＰＯＲＢ
と論理積される。このＡＮＤゲートＡ７の出力信号は、
Ｄフリップフロップ７０，７２，７４，７６のリセット
信号として用いられる。
の詳細構成を示し、Ｄフリップフロップ７０，７２，７
４，７６、インバータＩＮＶ６、及びＡＮＤゲートＡ７
で構成される。まず、基準パルス生成器３２のＤフリッ
プフロップ５８から出力されるＳＡＭＯがインバータＩ
ＮＶ６を介してＡＮＤゲートＡ７へ入力され、ＰＯＲＢ
と論理積される。このＡＮＤゲートＡ７の出力信号は、
Ｄフリップフロップ７０，７２，７４，７６のリセット
信号として用いられる。
【００３１】Ｄフリップフロップ７０は、ＳＡＭ検出ウ
ィンドウ生成回路３６から入力されるＳＡＭ検出ミス信
号Ａの立ち上がりエッジで反転出力端子バーＱの信号を
クロッキングして出力する。そして、Ｄフリップフロッ
プ７０の出力端子ＱからＳＡＭサーチ信号ＳＣＨ２が出
力されてＳＡＭサーチモード制御器４０へ入力され、ま
た反転出力端子バーＱの信号ＰＳＡＭ２もＳＡＭサーチ
モード制御器４０へ入力される。Ｄフリップフロップ７
２は、Ｄフリップフロップ７０の反転出力端子バーＱか
ら入力される信号ＰＳＡＭ２の立ち上がりエッジで反転
出力端子バーＱの信号をクロッキングして出力し、出力
端子Ｑ及び反転出力端子バーＱから出力されるＳＡＭサ
ーチ信号ＳＣＨ３とＰＳＡＭ３がＳＡＭサーチモード制
御器４０へ入力される。Ｄフリップフロップ７４は、Ｄ
フリップフロップ７２の反転出力端子バーＱから入力さ
れる信号ＰＳＡＭ３の立ち上がりエッジで反転出力端子
バーＱの信号をクロッキングして出力し、出力端子Ｑ及
び反転出力端子バーＱから出力されるＳＡＭサーチ信号
ＳＣＨ５とＰＳＡＭ５がＳＡＭサーチモード制御器４０
へ入力される。Ｄフリップフロップ７６は、Ｄフリップ
フロップ７０の出力端子Ｑから出力される信号ＳＣＨ２
の立ち上がりエッジでＤフリップフロップ７２の出力端
子Ｑの信号ＳＨ３をクロッキングし、ＳＡＭサーチ信号
ＳＣＨ４として出力する。このＤフリップフロップ７６
の反転出力端子バーＱからはＰＳＡＭ４が出力されてＳ
ＡＭサーチモード制御器４０へ入力される。
ィンドウ生成回路３６から入力されるＳＡＭ検出ミス信
号Ａの立ち上がりエッジで反転出力端子バーＱの信号を
クロッキングして出力する。そして、Ｄフリップフロッ
プ７０の出力端子ＱからＳＡＭサーチ信号ＳＣＨ２が出
力されてＳＡＭサーチモード制御器４０へ入力され、ま
た反転出力端子バーＱの信号ＰＳＡＭ２もＳＡＭサーチ
モード制御器４０へ入力される。Ｄフリップフロップ７
２は、Ｄフリップフロップ７０の反転出力端子バーＱか
ら入力される信号ＰＳＡＭ２の立ち上がりエッジで反転
出力端子バーＱの信号をクロッキングして出力し、出力
端子Ｑ及び反転出力端子バーＱから出力されるＳＡＭサ
ーチ信号ＳＣＨ３とＰＳＡＭ３がＳＡＭサーチモード制
御器４０へ入力される。Ｄフリップフロップ７４は、Ｄ
フリップフロップ７２の反転出力端子バーＱから入力さ
れる信号ＰＳＡＭ３の立ち上がりエッジで反転出力端子
バーＱの信号をクロッキングして出力し、出力端子Ｑ及
び反転出力端子バーＱから出力されるＳＡＭサーチ信号
ＳＣＨ５とＰＳＡＭ５がＳＡＭサーチモード制御器４０
へ入力される。Ｄフリップフロップ７６は、Ｄフリップ
フロップ７０の出力端子Ｑから出力される信号ＳＣＨ２
の立ち上がりエッジでＤフリップフロップ７２の出力端
子Ｑの信号ＳＨ３をクロッキングし、ＳＡＭサーチ信号
ＳＣＨ４として出力する。このＤフリップフロップ７６
の反転出力端子バーＱからはＰＳＡＭ４が出力されてＳ
ＡＭサーチモード制御器４０へ入力される。
【００３２】図６は、ＳＡＭサーチモード制御器４０の
詳細構成を示す。このＳＡＭサーチモード制御器４０
は、ＣＰＵ２２から入力される選択信号ＳＥＬ０，ＳＥ
Ｌ１に応じて、ＳＡＭ検出ミス信号カウンタ３８から入
力されるＰＳＡＭとＳＡＭサーチ信号ＳＣＨをそれぞれ
選択して出力するマルチプレクサ（ＭＵＸ Ａ）７８及
びマルチプレクサ（ＭＵＸ Ｂ）８０と、ＳＡＭ検出ウ
ィンドウ生成回路３６から出力されるＳＡＭ検出ミス信
号Ａの立ち上がりエッジでマルチプレクサ７８，８０の
出力端子Ｙから入力される信号をそれぞれクロッキング
してラッチ出力するＤフリップフロップ８２，８４と、
データセクタ終了パルス生成器２０から入力されるＥＮ
ＤＳを反転出力するインバータＩＮＶ７と、このインバ
ータＩＮＶ７の出力信号とＰＯＲＢを論理積してＤフリ
ップフロップ８２をリセットさせる信号を出力するＡＮ
ＤゲートＡ８と、から構成される。Ｄフリップフロップ
８４は基準パルス生成器３２の出力ＳＡＭＯによってリ
セットされる。
詳細構成を示す。このＳＡＭサーチモード制御器４０
は、ＣＰＵ２２から入力される選択信号ＳＥＬ０，ＳＥ
Ｌ１に応じて、ＳＡＭ検出ミス信号カウンタ３８から入
力されるＰＳＡＭとＳＡＭサーチ信号ＳＣＨをそれぞれ
選択して出力するマルチプレクサ（ＭＵＸ Ａ）７８及
びマルチプレクサ（ＭＵＸ Ｂ）８０と、ＳＡＭ検出ウ
ィンドウ生成回路３６から出力されるＳＡＭ検出ミス信
号Ａの立ち上がりエッジでマルチプレクサ７８，８０の
出力端子Ｙから入力される信号をそれぞれクロッキング
してラッチ出力するＤフリップフロップ８２，８４と、
データセクタ終了パルス生成器２０から入力されるＥＮ
ＤＳを反転出力するインバータＩＮＶ７と、このインバ
ータＩＮＶ７の出力信号とＰＯＲＢを論理積してＤフリ
ップフロップ８２をリセットさせる信号を出力するＡＮ
ＤゲートＡ８と、から構成される。Ｄフリップフロップ
８４は基準パルス生成器３２の出力ＳＡＭＯによってリ
セットされる。
【００３３】図７は、サーボ同期、ＳＡＭ、グレーコー
ド、バーストＡ，Ｂ，Ｃ，Ｄで構成される一般のサーボ
セクタから検出される正常なＳＡＭ検出関連タイミング
図である。図中の（ａ）はヘッドを通じてサーボセクタ
から読出されたアナログ読出信号を示し、（ｂ）はその
アナログ読出信号を波形整形したディジタル信号を示
す。ＥＮＤＳは、図中のサーボセクタの前に位置するデ
ータセクタの終了時にデータセクタ終了パルス生成器２
０から生成出力され、ＳＡＭは、ＥＮＤＳと同時にエネ
ーブルされてＳＡＭ検出ウィンドウ区間内でＳＡＭが検
出された場合にディスエーブルされる信号である。そし
て、ＳＡＭ検出器１６から生成出力されるＳＤＯは、図
７に示すようにＳＡＭが検出される時点で発生してメイ
ンカウンタ３４をスタートさせる。
ド、バーストＡ，Ｂ，Ｃ，Ｄで構成される一般のサーボ
セクタから検出される正常なＳＡＭ検出関連タイミング
図である。図中の（ａ）はヘッドを通じてサーボセクタ
から読出されたアナログ読出信号を示し、（ｂ）はその
アナログ読出信号を波形整形したディジタル信号を示
す。ＥＮＤＳは、図中のサーボセクタの前に位置するデ
ータセクタの終了時にデータセクタ終了パルス生成器２
０から生成出力され、ＳＡＭは、ＥＮＤＳと同時にエネ
ーブルされてＳＡＭ検出ウィンドウ区間内でＳＡＭが検
出された場合にディスエーブルされる信号である。そし
て、ＳＡＭ検出器１６から生成出力されるＳＤＯは、図
７に示すようにＳＡＭが検出される時点で発生してメイ
ンカウンタ３４をスタートさせる。
【００３４】これに対しＳＡＭ検出ミス信号Ａは、ＳＡ
Ｍ検出ミス時に常に一定間隔、即ちＳＡＭ検出ウィンド
ウＳＡＭＷが終了する時点で発生する。このとき、ＳＡ
Ｍ検出ウィンドウ生成回路３６はＳＤＯとＳＡＭ検出ミ
ス信号Ａとの間のタイミング差Ｄを補償するためのカウ
ント値調整信号Ｂをメインカウンタ３４へロードしてＳ
ＡＭ検出ミス時のサーボタイミングを補償する。即ち、
ＳＡＭ検出ミス信号Ａが発生してもサーボサンプリング
パルスは常に一定の位置で生成可能である。
Ｍ検出ミス時に常に一定間隔、即ちＳＡＭ検出ウィンド
ウＳＡＭＷが終了する時点で発生する。このとき、ＳＡ
Ｍ検出ウィンドウ生成回路３６はＳＤＯとＳＡＭ検出ミ
ス信号Ａとの間のタイミング差Ｄを補償するためのカウ
ント値調整信号Ｂをメインカウンタ３４へロードしてＳ
ＡＭ検出ミス時のサーボタイミングを補償する。即ち、
ＳＡＭ検出ミス信号Ａが発生してもサーボサンプリング
パルスは常に一定の位置で生成可能である。
【００３５】図８Ａは、正常にＳＡＭが検出される場合
のサーボ関連タイミング図で、４つのサーボセクタに対
して正常にＳＡＭが検出された場合を示している。ＳＧ
はサーボゲート生成器４４から生成出力されるサーボゲ
ートで、ＳＩはサーボインタラプト生成器４２から生成
出力されるサーボインタラプトである。ＳＡＭ検出器１
６から生成出力されてＣＰＵ２２へ入力されるＳＡＭ
は、ＥＮＤＳによってエネーブルされ、正常にＳＡＭが
検出された場合にディスエーブルされる。ＧＲＡＹもＥ
ＮＤＳによってエネーブルされ、各サーボセクタに位置
するグレーコード区間終了時点でディスエーブルされ
る。ＥＳＡＭ(Error SAM) は、ＳＡＭ検出ミス時にエネ
ーブルされ且つＳＡＭ検出時にディスエーブルされるエ
ラー信号である。
のサーボ関連タイミング図で、４つのサーボセクタに対
して正常にＳＡＭが検出された場合を示している。ＳＧ
はサーボゲート生成器４４から生成出力されるサーボゲ
ートで、ＳＩはサーボインタラプト生成器４２から生成
出力されるサーボインタラプトである。ＳＡＭ検出器１
６から生成出力されてＣＰＵ２２へ入力されるＳＡＭ
は、ＥＮＤＳによってエネーブルされ、正常にＳＡＭが
検出された場合にディスエーブルされる。ＧＲＡＹもＥ
ＮＤＳによってエネーブルされ、各サーボセクタに位置
するグレーコード区間終了時点でディスエーブルされ
る。ＥＳＡＭ(Error SAM) は、ＳＡＭ検出ミス時にエネ
ーブルされ且つＳＡＭ検出時にディスエーブルされるエ
ラー信号である。
【００３６】図８Ｂは、ＳＡＭ検出ミスがあった場合の
サーボ関連タイミング図で、２番目及び３番目のＳＡＭ
検出ミスを例示してある。この場合でも、各サーボセク
タに対してサーボゲートＳＧ及びサーボインタラプトＳ
Ｉが生成される。この例のように２番目及び３番目のサ
ーボセクタでＳＡＭ検出をミスすると、ＳＡＭ検出器１
６から出力されるＳＡＭのフラグは２番目及び３番目の
サーボセクタに対して引き続き論理“ハイ”状態を保持
する。ＥＳＡＭは、ＳＡＭ検出器１６が３番目のサーボ
セクタのＳＡＭ検出をミスする場合に論理“ハイ”状態
のフラグを保持してから、４番目のサーボセクタからＳ
ＡＭが検出される場合にディスエーブルされる。
サーボ関連タイミング図で、２番目及び３番目のＳＡＭ
検出ミスを例示してある。この場合でも、各サーボセク
タに対してサーボゲートＳＧ及びサーボインタラプトＳ
Ｉが生成される。この例のように２番目及び３番目のサ
ーボセクタでＳＡＭ検出をミスすると、ＳＡＭ検出器１
６から出力されるＳＡＭのフラグは２番目及び３番目の
サーボセクタに対して引き続き論理“ハイ”状態を保持
する。ＥＳＡＭは、ＳＡＭ検出器１６が３番目のサーボ
セクタのＳＡＭ検出をミスする場合に論理“ハイ”状態
のフラグを保持してから、４番目のサーボセクタからＳ
ＡＭが検出される場合にディスエーブルされる。
【００３７】以下、図３〜図８を参照して本例のサーボ
アドレスマーク自動検出及びサーボタイミング補償過程
を説明する。
アドレスマーク自動検出及びサーボタイミング補償過程
を説明する。
【００３８】まず、ＳＡＭ検出器１６によって検出され
たＳＡＭ検出出力ＳＤＯが、図３Ｂに示したＤフリップ
フロップ５８のクロック端子に入力されることにより、
論理“ハイ”レベルのＳＡＭＯが生成される。この論理
“ハイ”レベルのＳＡＭＯは、ＳＡＭ検出ミス信号カウ
ンタ３８、ＳＡＭサーチモード制御器４０に入力される
と共に図３Ａに示したＯＲゲートＯ１に入力される。従
って、基準パルス生成器３２のＤフリップフロップ５０
がＯＲゲートＯ１の出力信号の立ち上がりエッジで電源
電圧ＶＤＤをラッチして出力することにより、論理“ハ
イ”の信号がＡＮＤゲートＡ２に入力される。ＡＮＤゲ
ートＡ２では、Ｄフリップフロップ５０の出力信号とシ
ステムクロックＳＣＬＫを論理積してメインカウンタ３
４のクロック端ＣＫへ出力する。
たＳＡＭ検出出力ＳＤＯが、図３Ｂに示したＤフリップ
フロップ５８のクロック端子に入力されることにより、
論理“ハイ”レベルのＳＡＭＯが生成される。この論理
“ハイ”レベルのＳＡＭＯは、ＳＡＭ検出ミス信号カウ
ンタ３８、ＳＡＭサーチモード制御器４０に入力される
と共に図３Ａに示したＯＲゲートＯ１に入力される。従
って、基準パルス生成器３２のＤフリップフロップ５０
がＯＲゲートＯ１の出力信号の立ち上がりエッジで電源
電圧ＶＤＤをラッチして出力することにより、論理“ハ
イ”の信号がＡＮＤゲートＡ２に入力される。ＡＮＤゲ
ートＡ２では、Ｄフリップフロップ５０の出力信号とシ
ステムクロックＳＣＬＫを論理積してメインカウンタ３
４のクロック端ＣＫへ出力する。
【００３９】メインカウンタ３４は、クロック端ＣＫへ
入力されるＡＮＤゲートＡ２の出力信号をカウントし、
比較器５４は、ＣＰＵ２２から次のサーボセクタ前まで
の長さをロードした値のＥＮＤＳとカウント値が一致す
る場合に論理“ハイ”の信号を出力する。これによりＥ
ＮＤＳがＤフリップフロップ５６のＱ端子から出力さ
れ、図４のＤフリップフロップ６０のクロック端ＣＫへ
入力される。このとき、図３Ａ及び図３Ｂに示した基準
パルス生成器３２を構成するＤフリップフロップ５８，
５０とメインカウンタ３４は、ＥＮＤＳによってリセッ
トされる。
入力されるＡＮＤゲートＡ２の出力信号をカウントし、
比較器５４は、ＣＰＵ２２から次のサーボセクタ前まで
の長さをロードした値のＥＮＤＳとカウント値が一致す
る場合に論理“ハイ”の信号を出力する。これによりＥ
ＮＤＳがＤフリップフロップ５６のＱ端子から出力さ
れ、図４のＤフリップフロップ６０のクロック端ＣＫへ
入力される。このとき、図３Ａ及び図３Ｂに示した基準
パルス生成器３２を構成するＤフリップフロップ５８，
５０とメインカウンタ３４は、ＥＮＤＳによってリセッ
トされる。
【００４０】ＳＡＭ検出ウィンドウ生成回路３６のＤフ
リップフロップ６０は、クロック端ＣＫへ入力されるＥ
ＮＤＳの立ち上がりエッジで電源電圧ＶＤＤをクロッキ
ングして出力し、ＡＮＤゲートＡ４がシステムクロック
ＳＣＬＫとＤフリップフロップ６０の出力信号を論理積
して出力する。これによりカウンタ６２はシステムクロ
ックをカウントして出力する。このカウント値をＸ端子
を通じて受ける比較器６４は、カウント値がＣＰＵ２２
の指定したウィンドウの長さ値であるＳＡＭＷに一致す
る場合、論理“ハイ”レベルの信号を出力する。
リップフロップ６０は、クロック端ＣＫへ入力されるＥ
ＮＤＳの立ち上がりエッジで電源電圧ＶＤＤをクロッキ
ングして出力し、ＡＮＤゲートＡ４がシステムクロック
ＳＣＬＫとＤフリップフロップ６０の出力信号を論理積
して出力する。これによりカウンタ６２はシステムクロ
ックをカウントして出力する。このカウント値をＸ端子
を通じて受ける比較器６４は、カウント値がＣＰＵ２２
の指定したウィンドウの長さ値であるＳＡＭＷに一致す
る場合、論理“ハイ”レベルの信号を出力する。
【００４１】比較器６４から出力される信号はＤフリッ
プフロップ６６，６８によってラッチされ、ＳＡＭ検出
ミス信号Ａとして出力される。このときにＤフリップフ
ロップ６８の反転出力端子バーＱから遅延出力される信
号Ｂは、メインカウンタ３４のＬＤＢ端子に印加され
る。ＳＡＭが検出されない場合には、このようにしてＳ
ＡＭ検出ミス信号Ａが生成出力されるが、ＳＡＭ検出器
１６で正常にＳＡＭが検出される場合には、ＳＤＯがイ
ンバータＩＮＶ５を介してＡＮＤゲートＡ６に入力され
ることにより、Ｄフリップフロップ６０とカウンタ６２
をリセットさせる。従って、ＳＡＭが正常に検出される
場合にはＤフリップフロップ６８からＳＡＭ検出ミス信
号Ａは生成されない。また、ＳＡＭ検出ウィンドウ生成
回路３６は、指定された区間内でＳＡＭ検出をミスする
場合、ＣＰＵ２２が初期にロードしたＬＤ値からカウン
トを開始するように、カウント値調整信号Ｂを生成して
メインカウンタ３４のＬＤＢ端子へ出力する。その結
果、サーボサンプリングパルスのタイミングを補償して
ＳＡＭ検出ミスによるタイミングのシフトを改善するこ
とができる。
プフロップ６６，６８によってラッチされ、ＳＡＭ検出
ミス信号Ａとして出力される。このときにＤフリップフ
ロップ６８の反転出力端子バーＱから遅延出力される信
号Ｂは、メインカウンタ３４のＬＤＢ端子に印加され
る。ＳＡＭが検出されない場合には、このようにしてＳ
ＡＭ検出ミス信号Ａが生成出力されるが、ＳＡＭ検出器
１６で正常にＳＡＭが検出される場合には、ＳＤＯがイ
ンバータＩＮＶ５を介してＡＮＤゲートＡ６に入力され
ることにより、Ｄフリップフロップ６０とカウンタ６２
をリセットさせる。従って、ＳＡＭが正常に検出される
場合にはＤフリップフロップ６８からＳＡＭ検出ミス信
号Ａは生成されない。また、ＳＡＭ検出ウィンドウ生成
回路３６は、指定された区間内でＳＡＭ検出をミスする
場合、ＣＰＵ２２が初期にロードしたＬＤ値からカウン
トを開始するように、カウント値調整信号Ｂを生成して
メインカウンタ３４のＬＤＢ端子へ出力する。その結
果、サーボサンプリングパルスのタイミングを補償して
ＳＡＭ検出ミスによるタイミングのシフトを改善するこ
とができる。
【００４２】ＳＡＭ検出ウィンドウ生成回路３６から出
力されるＳＡＭ検出ミス信号Ａは、ＳＡＭ検出ミス信号
カウンタ３８のＤフリップフロップ７０のクロック端Ｃ
Ｋに入力され、同時に、ＳＡＭサーチモード制御器４０
のＤフリップフロップ８２，８４のクロック端ＣＫにも
入力される。ＳＡＭ検出ミス信号Ａが入る度に、Ｄフリ
ップフロップ７０，７２，７４，７６で順番にＰＳＡＭ
２，３，４，５とサーチ信号ＳＣＨ２，３，４，５がラ
ッチ出力され、ＳＡＭサーチモード制御器４０のマルチ
プレクサ７８，８０に印加される。
力されるＳＡＭ検出ミス信号Ａは、ＳＡＭ検出ミス信号
カウンタ３８のＤフリップフロップ７０のクロック端Ｃ
Ｋに入力され、同時に、ＳＡＭサーチモード制御器４０
のＤフリップフロップ８２，８４のクロック端ＣＫにも
入力される。ＳＡＭ検出ミス信号Ａが入る度に、Ｄフリ
ップフロップ７０，７２，７４，７６で順番にＰＳＡＭ
２，３，４，５とサーチ信号ＳＣＨ２，３，４，５がラ
ッチ出力され、ＳＡＭサーチモード制御器４０のマルチ
プレクサ７８，８０に印加される。
【００４３】ＣＰＵ２２は選択信号ＳＥＬ０，１によ
り、連続２回から５回までの範囲でミスサーボセクタ数
を指定可能になっている。マルチプレクサ７８，８０
は、その選択信号ＳＥＬ０，１による指定でＰＳＡＭ
２，３，４，５とサーチ信号ＳＣＨ２，３，４，５のい
ずれかを選択してＰＳＡＭ及びサーチ信号ＳＣＨとして
出力し、Ｄフリップフロップ８２，８４は、ＳＡＭ検出
ミス信号Ａの立ち上がりエッジでマルチプレクサ７８，
８０から出力される信号をラッチして出力する。このＤ
フリップフロップ８４から出力されるサーチ信号ＳＣＨ
Ｂはカウント動作中のメインカウンタ３４を停止させ、
サーチ信号ＳＣＨはＳＡＭ検出器１６をエネーブルさせ
てＳＡＭ検出が開始される。
り、連続２回から５回までの範囲でミスサーボセクタ数
を指定可能になっている。マルチプレクサ７８，８０
は、その選択信号ＳＥＬ０，１による指定でＰＳＡＭ
２，３，４，５とサーチ信号ＳＣＨ２，３，４，５のい
ずれかを選択してＰＳＡＭ及びサーチ信号ＳＣＨとして
出力し、Ｄフリップフロップ８２，８４は、ＳＡＭ検出
ミス信号Ａの立ち上がりエッジでマルチプレクサ７８，
８０から出力される信号をラッチして出力する。このＤ
フリップフロップ８４から出力されるサーチ信号ＳＣＨ
Ｂはカウント動作中のメインカウンタ３４を停止させ、
サーチ信号ＳＣＨはＳＡＭ検出器１６をエネーブルさせ
てＳＡＭ検出が開始される。
【００４４】
【発明の効果】本発明によれば、ＳＡＭ検出をミスした
場合にサーボサンプリング関連タイミングを自動補償
し、初期に制御手段で決定される回数だけのＳＡＭ検出
を連続してミスしても自動的にＳＡＭをサーチして検出
する回路を設けられるので、ＣＰＵの負担を軽減させる
ことができる。
場合にサーボサンプリング関連タイミングを自動補償
し、初期に制御手段で決定される回数だけのＳＡＭ検出
を連続してミスしても自動的にＳＡＭをサーチして検出
する回路を設けられるので、ＣＰＵの負担を軽減させる
ことができる。
【図１】従来のＳＡＭ検出過程を実行するハードディス
クドライブのブロック図。
クドライブのブロック図。
【図２】本発明によるＳＡＭ自動検出及びタイミング補
償手段を設けたハードディスクドライブのブロック図。
償手段を設けたハードディスクドライブのブロック図。
【図３】図２中のタイミング補償回路の詳細回路図。
【図４】図２中のＳＡＭ検出ウィンドウ生成回路の詳細
回路図。
回路図。
【図５】図２中のＳＡＭ検出ミス信号カウンタの詳細回
路図。
路図。
【図６】図２中のＳＡＭサーチモード制御器の詳細回路
図。
図。
【図７】正常なＳＡＭ検出時のサーボ関連タイミング
図。
図。
【図８】４つのサーボセクタのＳＡＭ検出について説明
するタイミング図。
するタイミング図。
１６ ＳＡＭ検出器 ２０ データセクタ終了パルス生成器 ３１ タイミング補償回路 ３２ 基準パルス生成器 ３４ メインカウンタ ３６ ＳＡＭ検出ウィンドウ生成器 ３８ ＳＡＭ検出ミス信号カウンタ ４０ ＳＡＭサーチモード制御器 ４２ サーボインタラプト生成器 ４４ サーボゲート生成器 ４６ セクタパルス生成器
Claims (12)
- 【請求項１】 サーボアドレスマーク検出時点に同期し
てサーボ情報及びデータ情報を検出するための初期値を
貯蔵出力する制御手段を備えたディスク駆動記録装置に
おいて、 サーボアドレスマークウィンドウ内でサーボアドレスマ
ークが検出されない場合にサーボアドレスマーク検出ミ
ス信号とカウント調整信号を出力するサーボアドレスマ
ーク検出ウィンドウ生成器と、サーボアドレスマーク検
出信号によってリセットされ、前記サーボアドレスマー
ク検出ミス信号をカウントした値が前記制御手段によっ
てロードされた値と一致する場合にサーボアドレスマー
クサーチ信号及び擬似サーボアドレスマークを出力する
サーボアドレスマーク検出ミス信号カウンタと、前記制
御手段による選択信号に応じて前記サーボアドレスマー
クサーチ信号及び前記擬似サーボアドレスマークを選択
するサーボアドレスマークサーチモード制御器と、前記
カウント調整信号が出力されたときに、前記制御手段か
らロードされた値からシステムクロックをカウントし、
サーボタイミングの遅延を補償するタイミング補償回路
と、を有してなるサーボアドレスマーク自動検出及びタ
イミング補償手段を備えるようにしたことを特徴とする
ディスク駆動記録装置。 - 【請求項２】 タイミング補償回路は、サーボアドレス
マーク検出器でサーボアドレスマークが検出されたとき
にサーボタイミング生成のための基準パルスを出力する
基準パルス生成器と、前記基準パルスが出力されるとシ
ステムクロッ−をカウントし、その際にカウント調整信
号が出力されているときには制御手段からロードされた
値から前記システムクロックをカウントするメインカウ
ンタと、該メインカウンタのカウント値が前記制御手段
によってロードされた値と一致する場合にサーボアドレ
スマークウィンドウ信号をエネーブルさせるためのデー
タセクタ終了パルスを出力するデータセクタ終了パルス
生成器と、から構成される請求項１記載のディスク駆動
記録装置。 - 【請求項３】 サーボアドレスマーク検出ミス信号がサ
ーボアドレスマークウィンドウ終了時にエネーブルされ
る請求項２記載のディスク駆動記録装置。 - 【請求項４】 カウント調整信号がサーボアドレスマー
ク検出ミス信号の反転信号である請求項３記載のディス
ク駆動記録装置。 - 【請求項５】 サーボアドレスマーク検出器は、サーボ
アドレスマークサーチ信号によってエネーブルされる請
求項４記載のディスク駆動記録装置。 - 【請求項６】 基準パルス生成器は、サーボアドレスマ
ーク検出器によるサーボアドレスマーク検出信号の立ち
上がりエッジで電源電圧をクロッキングして出力する第
１フリップフロップと、該第１フリップフロップの出力
とサーボアドレスマーク検出ミス信号を論理和する第１
ＯＲゲートと、該第１ＯＲゲートの出力の立ち上がりエ
ッジで電源電圧をクロッキングして基準パルスを出力す
る第２フリップフロップと、から構成される請求項５記
載のディスク駆動記録装置。 - 【請求項７】 メインカウンタは、基準パルス生成器か
ら出力される基準パルスをシステムクロックと論理積す
る第１ＡＮＤゲートと、該第１ＡＮＤゲートの出力をカ
ウントし、その際にカウント調整信号が出力されている
ときには制御手段からロードされた値から前記第１ＡＮ
Ｄゲートの出力をカウントするカウンタと、から構成さ
れる請求項６記載のディスク駆動記録装置。 - 【請求項８】 データセクタ終了パルス生成器は、メイ
ンカウンタから出力されるカウント値が制御手段によっ
てロードされた値と一致する場合にデータセクタ終了パ
ルスを出力する第１比較器と、基準パルスとシステムク
ロックの論理積信号の立ち上がりエッジで前記データセ
クタ終了パルスをラッチして出力する第３フリップフロ
ップと、から構成される請求項７記載のディスク駆動記
録装置。 - 【請求項９】 サーボアドレスマーク検出ウィンドウ生
成器は、サーボアドレスマーク検出信号によってリセッ
トされ、データセクタ終了パルス生成器によるデータセ
クタ終了パルスの立ち上がりエッジで電源電圧をラッチ
して出力する第４フリップフロップと、該第４フリップ
フロップの出力とシステムクロックを論理積する第２Ａ
ＮＤゲートと、前記サーボアドレスマーク検出信号によ
ってリセットされ、前記第２ＡＮＤゲートの出力をカウ
ントする第２カウンタと、該第２カウンタから出力され
るカウント値と制御手段からロードされた値が一致する
場合にサーボアドレスマーク検出ミス信号を出力する第
２比較器と、前記第２ＡＮＤゲートの反転出力の立ち上
がりエッジで前記サーボアドレスマーク検出ミス信号を
ラッチして出力する第５フリップフロップと、から構成
される請求項８記載のディスク駆動記録装置。 - 【請求項１０】 サーボアドレスマークサーチモード制
御器は、サーボアドレスマーク検出ミス信号の立ち上が
りエッジでサーボアドレスマーク検出ミス信号カウンタ
から出力されるサーボアドレスマークサーチ信号をラッ
チして出力する第６フリップフロップと、前記サーボア
ドレスマーク検出ミス信号の立ち上がりエッジで前記サ
ーボアドレスマーク検出ミス信号カウンタから出力され
る擬似サーボアドレスマークをラッチして出力する第７
フリップフロップと、から構成される請求項９記載のデ
ィスク駆動記録装置。 - 【請求項１１】 第６フリップフロップは、サーボアド
レスマーク検出信号によってリセットされる請求項１０
記載のディスク駆動記録装置。 - 【請求項１２】 第７フリップフロップは、データセク
タ終了パルスによってリセットされる請求項１１記載の
ディスク駆動記録装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024447A KR0176651B1 (ko) | 1996-06-27 | 1996-06-27 | 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 |
| KR1996P24447 | 1996-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069705A true JPH1069705A (ja) | 1998-03-10 |
| JP3638758B2 JP3638758B2 (ja) | 2005-04-13 |
Family
ID=19463844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17210297A Expired - Fee Related JP3638758B2 (ja) | 1996-06-27 | 1997-06-27 | サーボアドレスマーク自動検出及びタイミング補償回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6021012A (ja) |
| JP (1) | JP3638758B2 (ja) |
| KR (1) | KR0176651B1 (ja) |
| DE (1) | DE19723908B4 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489411B1 (ko) * | 1996-07-16 | 2005-08-11 | 삼성전자주식회사 | 서보 어드레스 마크 검출미싱 검증방법 |
| US6303476B1 (en) * | 2000-06-12 | 2001-10-16 | Ultratech Stepper, Inc. | Thermally induced reflectivity switch for laser thermal processing |
| JP4263340B2 (ja) * | 2000-07-07 | 2009-05-13 | ヒタチグローバルストレージテクノロジーズネザーランドビーブイ | 回転記憶装置およびその制御方法 |
| JP3561246B2 (ja) * | 2001-08-02 | 2004-09-02 | 株式会社東芝 | ディスク記憶装置及びサーボ情報の位置ずれ補償方法 |
| JP3556623B2 (ja) * | 2001-08-02 | 2004-08-18 | 株式会社東芝 | ディスク記憶装置及び同装置におけるサーボセクタパルス生成方法 |
| US7020052B2 (en) | 2001-08-30 | 2006-03-28 | Iomega Corporation | System and method for a high bandwidth servo system |
| US7006315B2 (en) * | 2002-12-27 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Systems for improving servo-demodulation robustness |
| US7006311B2 (en) * | 2002-12-27 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd | Systems for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness |
| US6995935B2 (en) * | 2002-12-27 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Methods for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness |
| US7016133B2 (en) * | 2002-12-27 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Systems for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness |
| US6943981B2 (en) | 2002-12-27 | 2005-09-13 | Matsushita Electric Co., Ltd. | Methods for improving servo-demodulation robustness |
| US7006312B2 (en) * | 2002-12-27 | 2006-02-28 | Matsushita Electic Industrial Co., Ltd. | Methods for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness |
| US7072128B2 (en) * | 2003-07-16 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Methods for searching for SAM patterns at multiple nominal frequencies |
| US7054083B2 (en) * | 2003-07-16 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Systems for searching for SAM patterns at multiple nominal frequencies |
| US7092177B2 (en) * | 2003-07-16 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Methods for searching for SAM patterns using multiple sets of servo demodulation detection parameters |
| US7075742B2 (en) * | 2003-07-16 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Servo demodulator systems including multiple servo demodulators |
| US6992855B2 (en) * | 2003-09-18 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Methods for limiting channel control values to thereby improve servo-demodulation robustness |
| US6992856B2 (en) * | 2003-09-18 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Systems for limiting channel control values to thereby improve servo-demodulation robustness |
| US7110202B1 (en) | 2003-10-31 | 2006-09-19 | Western Digital Technologies, Inc. | Disk drive employing multiple index marks |
| US7212364B1 (en) | 2004-01-31 | 2007-05-01 | Western Digital Technologies, Inc. | Servo writing a disk drive by synchronizing a servo write clock in response to a sync mark reliability metric |
| US8405924B2 (en) * | 2004-04-30 | 2013-03-26 | Agere Systems Llc | Method and apparatus for improved address mark detection |
| US7330327B1 (en) | 2004-06-23 | 2008-02-12 | Western Digital Technologies, Inc. | Servo writing a disk drive by writing discontinuous spiral tracks to prevent overheating |
| US7440210B1 (en) | 2004-06-23 | 2008-10-21 | Western Digital Technologies, Inc. | Servo writing a disk drive by writing multi-bit sync marks in spiral tracks for improved servo writing |
| US7502187B2 (en) * | 2004-07-28 | 2009-03-10 | Agere Systems Inc. | Address mark detection |
| US7333280B1 (en) | 2004-08-03 | 2008-02-19 | Western Digital Technologies, Inc. | Servo writing a disk drive by synchronizing a servo write clock to a reference pattern on the disk and compensating for repeatable phase error |
| KR100717854B1 (ko) * | 2005-06-24 | 2007-05-14 | 엘지전자 주식회사 | 근접장 방식 및 원격장 방식 호환 광 디스크 드라이브에서광 디스크 매질 확인 방법 및 이를 이용한 광 디스크 장치 |
| US7212374B1 (en) | 2005-10-14 | 2007-05-01 | Western Digital Technologies, Inc. | Disk drive to characterize misaligned servo wedges |
| US7538962B2 (en) * | 2005-12-19 | 2009-05-26 | Broadcom Corporation | Media event timer and methods for use therewith |
| US7289288B1 (en) | 2006-03-23 | 2007-10-30 | Western Digital Technologies, Inc. | Disk drive having hybrid spindle speed control and related method |
| US7339761B1 (en) | 2006-04-18 | 2008-03-04 | Western Digital Technologies, Inc. | Method for wedge time shift calibration in a disk drive |
| US7391583B1 (en) | 2006-07-27 | 2008-06-24 | Western Digital Technologies, Inc. | Fault tolerant sync mark detection while servo writing a disk drive from spiral tracks |
| US7457071B1 (en) | 2006-08-08 | 2008-11-25 | Western Digital Technologies, Inc. | Locating an initial servo track in order to servo write a disk drive from spiral tracks |
| JP2009009648A (ja) * | 2007-06-28 | 2009-01-15 | Fujitsu Ltd | 記憶装置及びその制御装置、ヘッド振動測定方法 |
| US7656604B1 (en) | 2007-12-10 | 2010-02-02 | Western Digital Technologies, Inc. | Disk drive demodulating a spiral track by finding a maximum correlation between a spiral track crossing signal and a time-shifted nominal spiral track crossing signal |
| US7859782B1 (en) | 2008-05-18 | 2010-12-28 | Western Digital Technologies, Inc. | Selecting highest reliability sync mark in a sync mark window of a spiral servo track crossing |
| US7746592B1 (en) | 2009-02-13 | 2010-06-29 | Western Digital Technologies, Inc. | Disk drive detecting defective spiral servo track |
| US8134793B1 (en) * | 2010-06-17 | 2012-03-13 | Western Digital Technologies, Inc. | Methods and systems for fast release of data from a host by a disk drive |
| US8300348B1 (en) | 2010-06-25 | 2012-10-30 | Western Digital Technologies, Inc. | Disk drive detecting disk boundaries using microactuator |
| US8451697B1 (en) | 2011-05-23 | 2013-05-28 | Western Digital Technologies, Inc. | Disk drive centering demodulation windows on spiral tracks during a seek operation |
| US8432629B1 (en) | 2011-05-23 | 2013-04-30 | Western Digital Technologies, Inc. | Disk drive centering sync frames on sync marks of a spiral track |
| US8917474B1 (en) | 2011-08-08 | 2014-12-23 | Western Digital Technologies, Inc. | Disk drive calibrating a velocity profile prior to writing a spiral track |
| US8634154B1 (en) | 2011-08-08 | 2014-01-21 | Western Digital Technologies, Inc. | Disk drive writing a sync mark seam in a bootstrap spiral track |
| US8634283B1 (en) | 2011-08-08 | 2014-01-21 | Western Digital Technologies, Inc. | Disk drive performing in-drive spiral track writing |
| US8786976B1 (en) | 2011-09-20 | 2014-07-22 | Western Digital Technologies, Inc. | Disk drive detecting when head is on ramp |
| US8861126B1 (en) | 2011-09-20 | 2014-10-14 | Western Digital Technologies, Inc. | Disk drive detecting when head is on ramp |
| US8743494B2 (en) | 2011-12-19 | 2014-06-03 | Seagate Technology Llc | Extended address mark |
| US8665551B1 (en) | 2011-12-22 | 2014-03-04 | Western Digital Technologies, Inc. | Disk drive adjusting gain and offset of BEMF velocity sensor during self writing of spiral tracks |
| US8902535B1 (en) | 2012-12-12 | 2014-12-02 | Western Digital Technologies, Inc. | Disk drive adapting feed-forward compensation using iterative learning control over segments of seek length |
| US9076490B1 (en) | 2012-12-12 | 2015-07-07 | Western Digital Technologies, Inc. | Disk drive writing radial offset spiral servo tracks by reading spiral seed tracks |
| US8749909B1 (en) | 2012-12-23 | 2014-06-10 | HGST Netherlands B.V. | Disk drive with servo system with timing adjustments to master timer for SAM detection errors |
| US8896957B1 (en) | 2013-05-10 | 2014-11-25 | Western Digital Technologies, Inc. | Disk drive performing spiral scan of disk surface to detect residual data |
| US9064537B1 (en) | 2013-09-13 | 2015-06-23 | Western Digital Technologies, Inc. | Disk drive measuring radial offset between heads by detecting a difference between ramp contact |
| US9355666B1 (en) | 2013-09-30 | 2016-05-31 | Western Digital Technologies, Inc. | Disk drive measuring stroke difference between heads by detecting a difference between ramp contact |
| US8941939B1 (en) | 2013-10-24 | 2015-01-27 | Western Digital Technologies, Inc. | Disk drive using VCM BEMF feed-forward compensation to write servo data to a disk |
| US9208810B1 (en) | 2014-04-24 | 2015-12-08 | Western Digital Technologies, Inc. | Data storage device attenuating interference from first spiral track when reading second spiral track |
| US8982490B1 (en) | 2014-04-24 | 2015-03-17 | Western Digital Technologies, Inc. | Data storage device reading first spiral track while simultaneously writing second spiral track |
| US9245560B1 (en) | 2015-03-09 | 2016-01-26 | Western Digital Technologies, Inc. | Data storage device measuring reader/writer offset by reading spiral track and concentric servo sectors |
| JP2023000193A (ja) * | 2021-06-17 | 2023-01-04 | 株式会社東芝 | 磁気ディスク装置および方法 |
| CN114415600B (zh) * | 2022-01-11 | 2024-01-23 | 重庆三电智能科技有限公司 | 一种用于总线型伺服驱动器的丢帧补偿位置算法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544968A (en) * | 1982-05-17 | 1985-10-01 | International Business Machines Corporation | Sector servo seek control |
| US4823212A (en) * | 1986-11-26 | 1989-04-18 | Hewlett-Packard Company | Sampled servo code format and system for a disc drive |
| US4977472A (en) * | 1988-03-28 | 1990-12-11 | Seagate Technology, Inc. | Servo address system |
| JPH0821213B2 (ja) * | 1988-08-05 | 1996-03-04 | 富士通株式会社 | セクターサーボ情報検出方法 |
| US5210660A (en) * | 1990-01-17 | 1993-05-11 | International Business Machines Corporation | Sectored servo independent of data architecture |
| US5420730A (en) * | 1990-08-17 | 1995-05-30 | Moon; Ronald R. | Servo data recovery circuit for disk drive having digital embedded sector servo |
| JP3042790B2 (ja) * | 1991-01-23 | 2000-05-22 | 株式会社日立製作所 | 磁気ディスク装置及びそのデータ書き込み／読み出し制御方法 |
| US5231545A (en) * | 1991-06-04 | 1993-07-27 | Quantum Corporation | Fault tolerant rll data sector address mark decoder |
| US5517371A (en) * | 1991-10-18 | 1996-05-14 | Teac Corporation | Track sector detection system for rotating disk data storage apparatus |
| JP2891592B2 (ja) * | 1992-07-07 | 1999-05-17 | 松下電器産業株式会社 | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 |
| US5477103A (en) * | 1993-06-04 | 1995-12-19 | Cirrus Logic, Inc. | Sequence, timing and synchronization technique for servo system controller of a computer disk mass storage device |
| US5396240A (en) * | 1993-09-01 | 1995-03-07 | Maxtor Corporation | Missing pulse generator for gray code decoding |
| US5384671A (en) * | 1993-12-23 | 1995-01-24 | Quantum Corporation | PRML sampled data channel synchronous servo detector |
| KR970010638B1 (ko) * | 1994-05-11 | 1997-06-28 | 삼성전자 주식회사 | 서보 어드레스 마크 검출 보상 회로 |
| US5544135A (en) * | 1994-10-11 | 1996-08-06 | Quantum Corporation | Fault tolerant servo address mark for disk drive |
| KR100194023B1 (ko) * | 1996-04-30 | 1999-06-15 | 윤종용 | 서보 어드레스 마크 검출 미싱으로 인한 서보패턴 오버라이트 방지회로 |
-
1996
- 1996-06-27 KR KR1019960024447A patent/KR0176651B1/ko not_active Expired - Fee Related
-
1997
- 1997-06-06 DE DE19723908A patent/DE19723908B4/de not_active Expired - Fee Related
- 1997-06-27 JP JP17210297A patent/JP3638758B2/ja not_active Expired - Fee Related
- 1997-06-27 US US08/884,486 patent/US6021012A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19723908A1 (de) | 1998-01-02 |
| JP3638758B2 (ja) | 2005-04-13 |
| US6021012A (en) | 2000-02-01 |
| KR980004679A (ko) | 1998-03-30 |
| KR0176651B1 (ko) | 1999-04-15 |
| DE19723908B4 (de) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1069705A (ja) | サーボアドレスマーク自動検出及びタイミング補償回路 | |
| JP3480962B2 (ja) | ディスク駆動システム | |
| US6151180A (en) | Method and apparatus for detecting defects on a disk in a hard disk drive | |
| US6115199A (en) | Circuit for preventing servo sector from being overwritten due to misdetection of a servo address mark in a magnetic disk | |
| JP3167885B2 (ja) | 磁気ディスクフォーマットとそのアクセス方法及び磁気ディスク装置 | |
| JP3042790B2 (ja) | 磁気ディスク装置及びそのデータ書き込み／読み出し制御方法 | |
| US6671114B2 (en) | Method and apparatus for forming data sector suitable for high density hard disk drive | |
| JP3501636B2 (ja) | ハードディスクドライブのデータ補償回路及びその方法 | |
| KR100335727B1 (ko) | 데이타 기록 재생 방법 및 그 장치 | |
| JP3621149B2 (ja) | 同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路 | |
| US6255911B1 (en) | PLL circuit protected against noise and missing pulses in a reference signal | |
| US5539795A (en) | Sector pulse generating apparatus for multiple zone recording of a disk memory | |
| US7486461B2 (en) | Magnetic disk device and read/write method | |
| US5153784A (en) | Magnetic disk apparatus having a read/write control circuit | |
| KR100251925B1 (ko) | 데이타 스플리트정보 자동로딩회로 | |
| KR100258943B1 (ko) | 서어보 트랙 라이터의 인덱스 신호 조정방법 | |
| JP2968686B2 (ja) | 光学的情報制御装置 | |
| KR0147141B1 (ko) | 스핀들 모터의 역기전력을 이용한 서보정보검출 동기화장치 | |
| JPH0512805A (ja) | デイスク装置 | |
| JP4028906B2 (ja) | ハードディスクドライブのセクタパルス発生回路 | |
| JP3603474B2 (ja) | ディスク装置 | |
| KR100448733B1 (ko) | 하드 디스크 드라이브의 그레이코드 디코딩회로 | |
| TW200404277A (en) | Optical disc apparatus and method for recording data onto an optical disc in multiple write sessions | |
| JPS6344389A (ja) | セクタパルス発生回路 | |
| JP2560597B2 (ja) | デ−タ変換ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040825 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |