DE69329837T2

DE69329837T2 - Differenztieller integrierender Verstärker mit geschalteten Kapazitäten zur Bildung von Prezisionswiderständen

Info

Publication number: DE69329837T2
Application number: DE69329837T
Authority: DE
Inventors: Richard A Baumgartner; Earl C Herleikson; Charles E Moore
Original assignee: Hewlett Packard Co
Current assignee: Agilent Technologies Inc
Priority date: 1992-04-30
Filing date: 1993-03-31
Publication date: 2001-04-19
Anticipated expiration: 2013-04-01
Also published as: US5293169A; EP0571075A3; DE69325679T2; EP0866548B1; JPH06224758A; DE69329837D1; EP0866548A1; DE69325679D1; US5329281A; EP0571075A2; EP0571075B1

Description

Gebiet der Erfindung

Diese Erfindung bezieht sich allgemein auf biomedizinische Gerätschaften und spezieller auf eine gemischte analoge und digitale integrierte Schaltung für das Eingangsteil eines physiologischen Signalgeräts, beispielsweise eines Elektrokardiographs, eines Elektromyographs und eines Elektroenzephalographs.

Hintergrund der Erfindung

Viele brauchbare medizinische Signalgeräte erfordern die Verarbeitung von Spannungen, die das Ergebnis einer Muskel- oder Nerven-Aktivität in einem lebenden Wesen sind. Beispielsweise mißt ein Elektrokardiograph (EKG) Spannungen auf der Oberfläche des Körpers, die von einer Nerven- und Muskel-Aktivität stammen, die in die Pumpaktion der Herzmuskel involviert ist. In gleicher Weise messen Elektromyographen Spannungen auf der Oberfläche des Körpers, die von einer Muskelaktivität stammen. Elektroenzephalographen messen Spannungen auf der Oberfläche des Schädels, die ein Ergebnis der gesamten chemischen und Neuronen-Aktivität im Gehirn sind. Physiologische Signalmessungen erfordern typischerweise Oberflächenelektronen, üblicherweise kleine leitfähige Scheiben oder Anschlußflächen, die mit einem leitfähigen Gel an der Haut angebracht werden.
Zusätzlich zu Spannungsmessungen können bestimmte interessierende physiologische Informationen durch eine Impedanzmessung erfaßt werden. Beispielsweise ändert sich der Widerstand des Brustkorbs mit dem Volumen der eingeschlossenen Luft. Daher kann die Brustkorbimpedanz zur Messung der Atmung verwendet werden. Eine weitere Verwendung einer Impedanzmessung besteht darin, zu erfassen, ob Elektroden ad äquat angebracht sind.
Ein Eingangsteil für eine Signalmeßgerät ist der Schaltungsaufbau, der direkt eine Schnittstelle mit dem interessierenden Signal bildet. Eingangsteile für physiologische Signalmessungen erfordern Verstärker mit hoher Eingangsimpedanz, geringem Rauschen und hoher Verstärkung. Der Kontaktwiderstand zwischen einer Elektrode und der Körperoberfläche kann die Größe von einem Megaohm annehmen. Signalpegel können von einigen Mikrovolt für eine elektroenzephalographische Aktivität bis zu einigen Millivolt für eine Muskelaktivität variieren.
Üblicherweise sind bei der Messung physiologischer Signale die interessierenden Signale mehrere Größenordnungen kleiner als die elektrischen Rauschpegel. Metallelektroden in Kontakt mit leitfähigen Gelen und natürlichen Körperelektrolyten erzeugen batterieartige elektrochemische Prozesse, die Gleichstrom-Versatzspannungen in der Größenordnung von 100 mV erzeugen können. Dieser Versatz kann sich mit einer Bewegung, beispielsweise bei der Atmung, ändern. Verstärker besitzen typischerweise ebenfalls eine bestimmte Gleichstrom-Versatzspannung am Eingang ebenso wie ein bestimmtes sehr geringes Frequenzrauschen (1/f-Rauschen). 50 Hz- oder 60 Hz-Netzzuleitungen können Spannung in der Größenordnung von 20 V p-p (p-p = peak-peak = Spitze-Spitze) auf der Oberfläche des Körpers erzeugen. Fluoreszierende Lampen können 100 Hz- oder 120 Hz-Bündel eines Rauschens höherer Frequenz erzeugen. Weitere Rauschquellen umfassen Herzschrittmacher und elektronische Skalpelle. Daher ist das Extrahieren eines Signals aus dem Rauschen eine Anforderung für Meßgeräte physiologischer Signale.
Von speziellem Interesse bei einer EKG-Anwendung ist die Messung von Spätpotentialen. Diese sind Spannungen sehr geringen Pegels, die der R-Welle folgen. Ein geringes Rauschen ist wesentlich, um feine Änderungen in diesen Niederpegelsignalen zu unterscheiden.
Typischerweise sind die Signale von biomedizinischem Interesse relativ niederfrequent. Beispielsweise betragen die interessierenden Frequenzen bei EKGs weniger als 500 Hz. Daher können Tiefpaßfilter verwendet werden, um einen bestimmten Teil des Rauschens zu beseitigen. Zusätzlich wird eine analoge Versatzsubtraktions- oder Hochpaß-Filterung benötigt, um Gleichstrom-Versatzspannungen zu beseitigen.
Ein bestimmter Teil des Rauschens, beispielsweise das 50 Hz- oder 60 Hz-Netzzuleitungs-Rauschen, ist hauptsächlich ein Gleichtaktrauschen (gleiche Größe über die gesamte Körperoberfläche). Physiologische Signale werden typischerweise differentiell gemessen (die Spannung einer Elektrode relativ zu der einer anderen Elektrode), so daß Gleichtaktrauschspannungen unter Verwendung von Differenzverstärkern mit einer hohen Gleichtaktzurückweisung beseitigt werden können. Eine alternative Möglichkeit, um Gleichtaktsignale zu reduzieren, besteht darin, das Gleichtaktsignal an dem Patienten zu subtrahieren. Dies kann erreicht werden, indem der Gleichtakt (eine Summation der Signale) gemessen wird, und der Patient mit einer Spannung entgegengesetzer Polarität behandelt wird. Siehe beispielsweise Bruce B. Winter und John G. Webster, Driven-Right-Leg Circuit Design, IEEE Transactions on Biomedical Engineering, Bd. BME-30, Nr. 1, Januar 1983, S. 62-65.
Eine weitere Anforderung für physiologische Meßgeräte ist die Sicherheit; der Schutz des Patienten vor einem elektrischen Schlag. Jeder Schaltungsaufbau, der direkt mit einem Patienten verbunden ist, muß batteriebetrieben oder von normalen Wechselstrom-Leistungsquellen isoliert sein. Zusätzlich müssen die Ströme in allen Signalen, die zum Gleichtaktversatz oder zur Impedanzmessung verwendet werden, begrenzt sein. Siehe beispielsweise American National Standard for Diagnostic Electrocardiographic Devices, ANSI/AAMI EC11-1982 (erhältlich von der Associoation for the Advancement of Medical Instrumentation).
Zusätzlich zu dem Schutz des Patienten existieren ferner Anforderungen zum Schutz des Eingangsschaltungsaufbaus des Meßgeräts. Wenn beispielsweise das Herz aufhört, zu schlagen, besteht eine übliche Prozedur darin, einen großen Spannungspuls anzulegen (in der Größenordnung von 5 kV), um die Herzmuskeln zu synchronisieren (Defibrillation). Ein EKG- Eingangsteil kann während der Defibrillation mit dem Patienten verbunden sein. In einem Notfall, in dem keine Zeit existiert, um normale EKG-Elektroden anzubringen, können die Defibrillator-Elektroden auch als EKG-Signalelektroden direkt mit dem EKG-Eingangsteil verbunden werden, um vor der Defibrillation einen "schnellen Blick" auf das Elektrokardiogramm zu liefern. Der Eingangsschaltungsaufbau eines EKG-Eingangsteils muß in der Lage sein, Defibrillator-Spannungspulsen zu widerstehen.
Zusätzlich zu der analogen Filterung und Verstärkung werden typische Meßgeräte für physiologische Signale eine Analog/Digital-Umwandlung für eine Weiterverarbeitung durch einen internen Mikroprozessor oder einen externen Computer umfassen. Einige Mehrkanal-Analog/Digital-Umwandlungsentwürfe verwenden eine Abtast- und Halte-Schaltung auf jedem Kanal und eine einzelne schnelle Analog/Digital-Schaltung. Abtast- und Halte-Schaltungen tasten Rauschen ebenso ab wie Signale. Zusätzlich können Zeitversätze zwischen Abtastwerten von unterschiedlichen Kanälen vorliegen, die ein unechtes Rauschen erzeugen können, wenn die digitale Differenz zwischen zwei Kanälen gemessen wird. Eine kontinuierliche Analog/Digital- Umwandlung ist nützlich, um eine zusätzliche Rauschmittelung zu liefern und um Abtastwert-Versatzprobleme zu vermeiden.
Analog/Digital-Umwandlungsschaltungen können einen Versatzschaltungsaufbau besitzen, um den dynamischen Bereich zu erweitern. Das Überwachen eines EKG beim Vorliegen von Schrittmachern oder einer Defibrillation liefert spezielle Probleme. Jede Versatzschaltung muß flexibel oder "intelligent" genug sein, um einen einzelnen Defibrillationspuls oder periodische Signale, beispielsweise Schrittmacherpulse, zu ignorieren.
Ein typisches modernes Gerät wird ferner eine digitale Steuerung verschiedener Funktionen besitzen. Daher erfordert das Meßgerät für physiologische Signale auch ein Taktsignal hoher Frequenz und einen verschiedenartigen analogen Schaltungsaufbau. Daher kann eine zusätzliche Rauschreduzierung erforderlich sein, um digitales Rauschen zu unterdrücken. Eine Gleichtaktrauschunterdrückung ist besonders wichtig.
Es existiert ein Bedarf auf dem Gebiet biomedizinischer Meßgeräte für hochintegrierte Schaltungen, die die gesamte Funktionalität, die oben beschrieben ist, besitzen: eine analoge Verstärkung mit geringem Rauschen und einer hohen Eingangsimpedanz, einen Eingangsschutz, eine Tiefpaßfilterung, eine Gleichstrom-Versatz-Subtraktion, eine Subtraktion eines externen Gleichtakts, eine Reduzierung eines internen Gleichtaktrauschens, eine Analog/Digital-Umwandlung, eine Impedanzmessung, Sicherheitsmerkmale (Isolation von einer Wechselstromleistung und eine Strombegrenzung), plus zusätzliche Kalibrierungs-, Konfigurationsflexibilitäts- und Bequemlichkeits-Merkmale.
Die US-4,574,250 offenbart eine differentielle Integrationsverstärkerschaltung für eine Analog-Digital-Umwandlung. Erste und zweite Eingangssignale werden einer Schaltung mit geschalteten Kondensatoren zugeführt, die einen ersten und einen zweiten Kondensator und eine erste (Eingangs-) Schalteinrichtung und eine zweite (Ausgangs-) Schalteinrichtung aufweist. Die erste Schalteinrichtung ist in der Lage, die ersten Anschlüsse des ersten und des zweiten Kondensators mit dem ersten bzw. zweiten Eingangssignal zu verbinden, oder umgekehrt. Die zweite Schalteinrichtung ist in der Lage, die zweiten Anschlüsse des ersten und des zweiten Kondensators mit dem ersten bzw. dem zweiten Verstärkereingang oder mit einem gemeinsamen Punkt zu verbinden. Die Offenbarung dieses Dokuments entspricht allgemein dem ersten Teil von Anspruch 1.
Die vorliegende Erfindung schafft einen Analog/Digital-Wandler mit einem Differenz-Integrationsverstärker mit einem ersten und einem zweiten Verstärkereingang, einer Schaltung mit geschalteten Kondensatoren für Präzisionswiderstände, wobei die Schaltung mit geschalteten Kondensatoren folgende Merkmale aufweist:
Differenzeingänge, die ein erstes und ein zweites Eingangssignal empfangen;
einen ersten und einen zweiten Kondensator, von denen jeder einen ersten Kondensatoranschluß und einen zweiten Kondensatoranschluß aufweist;
eine erste Schalteinrichtung zum Verbinden der ersten Kondensatoranschlüsse mit den Differenzempfangseingängen; und
eine zweite Schalteinrichtung zum Verbinden der zweiten Kondensatoranschlüsse mit den Verstärkereingängen oder mit Masse;
dadurch gekennzeichnet, daß der Wandler ferner folgende Merkmale aufweist:
eine Einrichtung zum Liefern eines ersten, eines zweiten und eines dritten Taktsignals;
wobei eine ansteigende Flanke des zweiten Taktsignals einer abfallenden Flanke des dritten Taktsignals folgt, und wobei eine abfallende Flanke des zweiten Taktsignals einer ansteigenden Flanke des dritten Taktsignals vorhergeht; und
wobei eine ansteigende Flanke des ersten Taktsignals der ansteigenden Flanke des zweiten Taktsignals folgt, und wobei eine abfallende Flanke des ersten Taktsignals der abfallenden Flanke des zweiten Taktsignals vorhergeht;
wobei die erste Schalteinrichtung den ersten Anschluß des ersten und des zweiten Kondensators wie folgt verbindet:
mit dem ersten bzw. dem zweiten Eingangssignal, wenn das zweite Taktsignal logisch "wahr" ist; und
mit dem zweiten bzw. dem ersten Eingangssignal, wenn das zweite Taktsignal logisch "falsch" ist; und
wobei die zweite Schalteinrichtung den zweiten Anschluß des ersten und des zweiten Kondensators wie folgt verbindet:
mit einer analogen Masse, wenn das erste Taktsignal logisch "wahr" ist; und
mit dem ersten bzw. zweiten Verstärkereingang, wenn das dritte Taktsignal logisch "wahr" ist; und
schwebend, wenn das erste und das dritte Taktsignal logisch "falsch" sind.
Ausführungsbeispiele der Erfindung umfassen eine gemischte, analoge und digitale integrierte Schaltung (nachfolgend hierin der Chip) mit Merkmalen, die für eine Anwendung als ein Eingangsteil für Messgeräte für physiologische Signale, beispielsweise Elektrokardiographen, Elektromyographen und Elektroenzephalographen, nützlich sind.
Der Chip besitzt einen A/D-Umwandlungsschaltungsaufbau, der einen Entwurf mit programmierbaren Umwandlungsmodi, einen programmierbaren Kompromiß zwischen Bandbreite und Auflösung und einer Versatzsubtraktion zur automatischen Bereichseinstellung besitzt. Die A/D-Umwandlung ist durchgehend, ein Entwurfsmerkmal, was eine Rauschreduzierung und Zeitversatzvorteile verglichen mit Abtastungsentwürfen liefert. Der Schaltungsaufbau zur automatischen Versatzbereichseinstel lung besitzt programmierbare Schwellen und Verzögerungszeiten, um eine Flexibilität für Defibrillationspulse oder Schrittmacherpulse zu liefern. Zusätzlich kann der Versatzschaltungsaufbau extern gesteuert werden. Zusätzlich beinhalten Schaltungen mit geschalteten Kondensatoren, die verwendet sind, um Präzisionswiderstände zu implementieren, mehrere Kompensationspegel, um die Rauschwirkungen nicht idealer Bauelemente zu reduzieren.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine schematische Darstellung eines Patienten, der mit einem Elektrokardiograph-System, das die vorliegende Erfindung umfaßt, verbunden ist.
Fig. 2 ist eine schematische Darstellung eines Patienten, der mit einem Defibrillatorsystem, das die vorliegende Erfindung umfaßt, verbunden ist.
Fig. 3 ist ein schematisches Blockdiagramm der vorliegenden Erfindung zusammen mit einem bestimmten zugeordneten externen Schaltungsaufbau.
Fig. 4A ist ein detaillierteres Blockdiagramm eines analogen Vorverstärkers, der in Fig. 3 gezeigt ist.
Fig. 4B und 4C sind detaillierte funktionelle Darstellungen von Konfigurationen von Choppern, die in Fig. 4A gezeigt sind.
Fig. 5 ist ein detaillierteres Diagramm der ersten Verstärkungsstufe des analogen Vorverstärkers, der in Fig. 4A gezeigt ist.
Fig. 6 ist ein detaillierteres Diagramm der zweiten Verstärkungsstufe des analogen Vorverstärkers, der in Fig. 4A gezeigt ist.
Fig. 7 ist ein Blockdiagramm des Analog/Digitalwandlers, der in Fig. 3 gezeigt ist.
Fig. 8 ist ein detaillierteres Blockdiagramm eines Verstärkers in dem A/D-Wandler, der in Fig. 7 gezeigt ist.
Fig. 9A ist ein Signalverlauf eines beispielhaften Signals, um die Funktion der Autobereichseinstellungs-Versatzschaltung in dem A/D-Wandler, der in Fig. 8 gezeigt ist, darzustellen.
Fig. 9B zeigt das Ausgangssignal des A/D-Wandlers ansprechend auf den Probensignalverlauf, der in Fig. 9A gezeigt ist.
Fig. 9C zeigt das Ausgangssignal der Autobereichseinstellungs-Versatzschaltung ansprechend auf den Probensignalverlauf, der in Fig. 9A gezeigt ist.
Fig. 10 ist ein schematisches Blockdiagramm des Autobereichseinstellungs-Versatzschaltungsaufbaus, der in Fig. 7 gezeigt ist.
Fig. 11A ist ein vereinfachtes funktionelles Diagramm einer Implementierung eines Widerstandspaars mit geschalteten Kondensatoren.
Fig. 11B zeigt ein Zeitverlaufsdiagramm für die Schaltung mit geschalteten Kondensatoren, die in Fig. 11A gezeigt ist.
Fig. 12A ist ein detailliertes Diagramm der Hälfte der Schaltung mit geschalteten Kondensatoren, die in Fig. 11A gezeigt ist.
Fig. 12B ist ein detailliertes Diagramm der Hälfte der Schaltung mit geschalteten Kondensatoren, die in Fig. 11A gezeigt ist.
Fig. 13 ist ein vereinfachtes funktionelles Diagramm der Treiberschaltung für das rechte Bein, die in Fig. 3 gezeigt ist.
Fig. 14 ist ein vereinfachtes funktionelles Diagramm, das zusätzliche Einzelheiten für ein Eingangsanschlußleitungs-Schalten, einen Diodenschutz und die Anschlußleitungen-Aus-Stromquellen, die in Fig. 3 gezeigt sind, darstellt.
Fig. 15 ist ein Blockdiagramm, das eine zusätzliche Einzelheit für den Wechselstrom-Impedanzmessungs-Schaltungsaufbau, der in Fig. 3 gezeigt ist, darstellt.
Fig. 16A und 16B sind vereinfachte Funktionsdiagramme, die wechselnde Zustände des Wechselstrom-Impedanzmessungs-Schaltungsaufbaus, der in den Fig. 3 und 15 gezeigt ist, zeigen.
Fig. 17 ist ein vereinfachtes Diagramm, das eine zusätzliche Einzelheit der Impedanzmeß-Stromquellen, die in den Fig. 3, 15 und 16 gezeigt sind, darstellt.
Fig. 18 ist ein Blockdiagramm, das die serielle Verbindung mehrere Chips zeigt.
Fig. 19 ist ein Blockdiagramm, das eine zusätzliche Einzelheit für die digitalen Eingangs- und -Ausgangs- Steuerfunktionen, die in Fig. 3 gezeigt sind, darstellt.

Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels der Erfindung

Inhaltsübersicht

I. Übersicht
II. Analoge Eingangsverstärker
III. Analog/Digital-Umwandlung
IV. Schaltungen mit geschalteten Kondensatoren
V. Analoge Mittelung
VI. Eingangs-Umschaltung und Anschlußleitungen-Aus-Erfassung
VII. Impedanzmessung
VIII. Serielle Verkettung mehrere Chips
IX. Digitale Steuerung

I. Übersicht

Fig. 1 zeigt einen Patienten 104, der mit einem Elektrokardiograph 102 verbunden ist. Vier Elektroden sind mit dem Patienten verbunden; eine an jedem Arm (106, 108) und eine an jedem Bein (110, 112). Eine übliche Anordnung für einen Elektrokardiographen besteht darin, drei Differenzspannungen zu überwachen, linker Arm 108 zu rechtem Arm 106, linkes Bein 112 zu rechtem Arm 106 und linkes Bein 112 zu linkem Arm 108. Jedoch können nach Bedarf andere Kombinationen gewählt werden.
Wie in Fig. 1 gezeigt ist, stellen die Funktionsblöcke, die in dem gestrichelten Bereich 100 gezeigt sind, eine mögliche Konfiguration der vorliegenden Erfindung dar. Wie in Fig. 1 gezeigt ist, sind drei Kanäle (114, 116 und 118) als Signalverstärker konfiguriert. Zusätzlich werden die Anschlußleitung 106 für den rechten Arm und die Anschlußleitung 112 für das linke Bein durch einen vierten Kanal 120 verwendet, um die Atmung zu überwachen. Die Kanäle 114, 116 und 118 werden durch eine Summationsschaltung 122 addiert, um eine Patien tengleichtaktspannung zu erzeugen. Das Gleichtaktspannungs- Ausgangssignal der Mittelungsschaltung 122 treibt einen externen invertierenden Verstärker 124, der wiederum die Elektrode 110 für das rechte Bein treibt, um Gleichtaktrauschen, speziell 50 Hz- oder 60 Hz-Netzleitungsrauschen, an dem Patienten zu subtrahieren.
Es sei bemerkt, daß in Fig. 1 die drei Signalveratärker (126) Einzelsignaleingangs-Differenzausgangs-Verstärker sind. Einzelne Anschlußleitungssignale werden verstärkt und digitalisiert. Anschlußleitungs-Signalunterschiede, beispielsweise von rechtem Arm (106) zu linkem Arm (108), wie oben beschrieben wurde, werden digital in dem Gerät 102 und nicht in dem Chip 100 implementiert. Die Differenzkanäle (114, 116 und 118) sind zur Unterdrückung von Gleichtaktrauschen innerhalb des Chips, beispielsweise des Leistungsversorgungsrauschens und des Rauschens von einem benachbarten digitalen Schaltungsaufbau, brauchbar.
Fig. 2 zeigt eine alternative Konfiguration für die vorliegende Erfindung. In Fig. 2 wird ein Patient 204 einer Defibrillation unterzogen. Ein Block 202 stellt einen Defibrillator dar, wobei eine Schaltung 210 eine Hochspannungspuls- Kapazitiventladungsschaltung darstellt, die zwei Difibrillatorelektroden (206 und 208) treibt. Der gestrichelte Block 100 stellt eine Konfiguration der vorliegenden Erfindung dar. Bei dieser Konfiguration sind zwei Kanäle (114 und 116) des Chips 100 mit den Defibrillatorelektroden (206 und 208) verbunden, als Signalverstärker für eine "schnelle EKG-Betrachtung", bevor der Defibrillationspuls angelegt wird. Externe Widerstände 214 schützen die Signalverstärker 126 vor dem Hochspannungs-Defibrillationspuls. Zusätzlich ist die Mittelungsschaltung 122 (zusammen mit dem externen Verstärker 124 und externen Widerständen 212 und 213) verwendet, um beide Defibrillationselektroden (206 und 208) zu treiben, um das Gleichtaktrauschen an dem Patienten zu reduzieren.
In Fig. 2 wird der interne Wechselstrom-Impedanzmeßschal tungsaufbau 120 verwendet, um zu erfassen, ob ein adäquater Kontakt zwischen den Defibrillationselektroden (206 und 208) und dem Patienten 204 vorliegt. Der gleiche interne Impedanzschaltungsaufbau ist in Fig. 1 (120) mit unterschiedlichen Frequenz- und Strom-Parametern gezeigt, wo derselbe zur Atmungsüberwachung verwendet wird.
Die Konfigurationen, die in den Fig. 1 und 2 gezeigt sind, sind nur zwei von vielen Konfigurationen, die durch die vorliegende Erfindung möglich sind. Wie nachfolgend offenbart wird, besitzt der Chip fünf Kanäle, die über digitale Steuersignale konfiguriert werden können, um bis zu fünf Eingangsspannungssignale zu digitalisieren. Jede Kombination der fünf Eingangssignale kann summiert werden, um eine sechste externe Anschlußleitung (wie in den Fig. 1 und 2 gezeigt ist) für eine Gleichtaktreduzierung an dem Patienten zu treiben. Alternativ kann die Erfindung über digitale Steuersignale konfiguriert werden, um Eingangssignale von beliebigen vier der fünf Eingangsanschlußleitungen zu digitalisieren, und um eine beliebige additive Kombination der vier Eingangssignale zu verwenden, um die fünfte Anschlußleitung als ein Ausgangssignal zu treiben. Alternativ kann ein Digitalisierungskanal für eine Impedanzmessung verwendet werden, was wiederum zur Überwachung der Atmung nützlich ist, wie in Fig. 1 (120) gezeigt ist, oder zur Erfassung der Defibrillatorelektroden-Kontaktimpedanz, wie in Fig. 2 (120) gezeigt ist. In bestimmten EKG-Diagnosesituationen können zehn bis dreizehn Anschlußleitungen an dem Patienten angebracht sein. Wie nachfolgend erläutert wird, ermöglicht die vorliegende Erfindung eine serielle Verkettung von bis zu sechs Chips, um bis zu dreißig Kanäle zu liefern.
Fig. 3 ist ein schematisches Blockdiagramm des Chips 100 und bestimmter zugeordneter externer Komponenten und Verbindungen. Der Chip 100 ist der Schaltungsaufbau in dem gestrichelt dargestellten Block. Fig. 3 zeigt drei von fünf Kanälen. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird der Chip in einer Defibrillator/EKG-An wendung verwendet, wie in Fig. 2 gezeigt ist. Spezifische Werte der externen Komponenten für die Defibrillator/EKG-Anwendung werden offenbart. Andere Anwendungen können unterschiedliche Werte der externen Komponenten erfordern.
Wie in Fig. 3 gezeigt ist, existieren fünf externe umschaltbare Anschlußleitungsverbindungen 302 (IN3 und IN4 sind nicht gezeigt), von denen jede potentiell ein analoges Eingangsspannungssignal, ein analoges Eingangsspannungssignal kombiniert mit einem Stromquellen-Ausgangssignal für eine Anschlußleitungen-Aus-Erfassung, oder ein Ausgangsspannungssignal für eine Gleichtaktkompensation ist. Zusätzlich existieren zwei anwendungsspezifische externe Impedanzmeß-Anschlußleitungsverbindungen 304 und eine anwendungsspezifische externe Verbindung des Antriebs für das rechte Bein (RLD; RLD = right-leg-drive) 305.
Jede umschaltbare Anschlußleitungsverbindung 302 wird durch ein externes Tiefpaß-RC-Filter gefiltert, das einen Serienwiderstand 306 von 33 KOhm und einen Kondensator 308 von 1.200 Picofarad, der auf analoge Masse geschaltet ist, aufweist. Jede Impedanzmeß-Anschlußleitungsverbindung 304 besitzt einen externen Serienwiderstand 310 von 5 KOhm und einen externen Serienkondensator 312 von 5.600 Picofarad.
Jede umschaltbare Anschlußleitungsverbindung 302 stellt durch den externen Serienwiderstand 308 eine Verbindung zu einer internen Umschaltungsschaltung 314 her. Jede Umschaltungsschaltung 314 kann optional ein Antriebssignal 316 für das rechte Bein (RLD-Signal) zu der entsprechenden umschaltbaren Anschlußleitungsverbindung 302 umschalten, wodurch auf dieser Anschlußleitung statt einem Eingangssignal ein Ausgangssignal vorliegt. Dies ist im Falle eines reduzierten Anschlußleitungssatzes vorteilhaft.
Wie nun ferner in Fig. 3 gezeigt ist, sind fünf Signalvorverstärker 126 vorgesehen (zwei sind nicht gezeigt). Jede Umschaltungsschaltung 314 kann die Signaleingabe eines Si gnalverstärkers wie folgt zu einer von fünf Konfigurationen umschalten:
1. Einer umschaltbaren Anschlußleitungsverbindung 302.
2. Einer analogen Masse 324.
3. Einem Widerstand 326 zu analoger Masse.
4. Einer umschaltbaren Eingangsverbindung 302 und einem Widerstand 326 zu analoger Masse.
5. Einer Kalibrierungsspannung (CAL IN) 328.
Stromquellen 321 liefern ein Anschlußleitungen-Aus-Signal, das verwendet wird, um zu bestimmen, ob eine Anschlußleitung einen adäquaten Kontakt zu dem Patienten herstellt. Die Größe des Anschlußleitungen-Aus-Stroms wird durch einen externen Widerstand 322 auf analoge Masse bestimmt. Die Anschlußleitungen-Aus-Stromquellen 321 können mittels eines Schalters 323 ein- oder ausgeschaltet werden. Ein Schalter steuert alle fünf Kanäle. Das Eingangsanschlußleitungs-Umschalten wird detailliert im Abschnitt VI in Verbindung mit Fig. 14 erläutert.
Die Kalibrierungsspannung (CAL IN) 328 wird durch externe Verstärker 300 gesteuert, die wiederum zwei Signale kombinieren, die durch zwei getrennte 6-Bit-Abschnitte eines internen Kalibrierungs-Digital/Analog-Wandlers (D/A) 332 getrieben werden. Die Kalibrierungsspannung 328 wird durch ein Dämpfungsbauglied 329 gedämpft, um eine Vorverstärker-Kalibrierungsspannung 320 zu erzeugen. Das Dämpfungsbauglied 329 wird durch Vorverstärker-Verstärkungssignale derart gesteuert, daß, wenn die Vorverstärkerverstärkung verändert wird, die Vorverstärker-Kalibrierungsspannung 320 automatisch proportional gedämpft wird. Es existiert ferner ein spezieller Modus, bei dem das Kalibrierungssignal ein 1 mV-Puls ist.
Ausgangssignale von jedem Vorverstärker 126 gelangen zu einer Mittelungsschaltung 122. Eine Mittelung (Summation) der Signale subtrahiert sämtliche Differentialsignale, wobei nur Gleichtaktsignale belassen werden. Das Ausgangssignal 336 (RLD OUT) der Gleichtaktmittelungsschaltung wird durch einen externen invertierenden Integrator 124 verstärkt. Das invertierte verstärkte Durchschnittssignal wird verwendet, um Gleichtaktsignale an dem Patienten zu subtrahieren (Antrieb für das rechte Bein). Der externe Verstärker 340 kann zu einer getrennten externen Anschlußleitung führen, die in den Fig. 1 und 2 gezeigt ist, oder kann in den Chip zurückgeführt sein (Fig. 3, 316, RLD IN), um auf eine beliebige der fünf Eingangssignal-Anschlußleitungen umzuschalten. Die Mittelungsschaltung 122 wird detailliert im Abschnitt V in Verbindung mit Fig. 13 erläutert.
Physiologische Signale können sehr geringe interessierende Frequenzen besitzen. Daher ist ein direkt gekoppelter Signalweg erwünscht. Folglich sind die Eingangsverstärker 126 in dem Chip direkt gekoppelt. Jedoch besteht ein allgemeines Problem bei der direkten Kopplung darin, daß die Verstärkung eines beliebigen Gleichstromversatzes spätere Verstärkerstufen sättigen kann. Bei der bevorzugten Verwendung der vorliegenden Erfindung beseitigt eine Gleichtaktrückkopplung zu der Quelle (dem Treiber für das rechte Bein) einen bestimmten Gleichstromversatz. Nach der Gleichstromverstärkung wird in dem Analog/Digital-Umwandlungsverfahren, das nachfolgend beschrieben wird, eine zusätzliche Versatzsubtraktion erreicht.
Weiterhin bezugnehmend auf Fig. 3 besitzt jeder Kanal einen Analog/Digitalwandler (A/D) 346. Der A/D-Umwandlungsschaltungsaufbau wird detailliert im Abschnitt III in Verbindung mit den Fig. 7 bis 10 erläutert. Das Ausgangssignal jedes A/D-Wandlers 346 gelangt zu einer Datensteuerung 348 mit einem einzelnen Ausgang für ein kombiniertes digitales serielles Datenausgangssignal 350. Ferner ist ein Dateneingangssignal 352 für eine serielle Verkettung von Chips dargestellt. Das Dateneingangssignal 352 und die serielle Verkettung werden in Abschnitt VIII nachfolgend genauer erläutert.
Jeder A/D-Wandler 346, der Kalibrierungs-D/A 332 und eine Impedanzstromquelle 360 (die nachfolgend erläutert wird) sind mit einer Referenzspannung (VREF) 331 verbunden. Die Referenzspannung 331 kann mit einer internen Bandabstands- Spannungsreferenzschaltung (nicht dargestellt) gekoppelt sein, oder kann extern zugeführt werden.
Der Wechselstrom-Impedanzmeßschaltungsaufbau 120 (siehe auch Fig. 1 und 2, 120) umfaßt Stromquellen (die in den Fig. 15 und 17 dargestellt sind). Die Amplitude der Impedanzstromquellen wird durch einen externen Widerstand 360 auf die Referenzspannung (VREF) 331 gesteuert. Die Ausgangssignale des Impedanzmeßschaltungsaufbaus 120 gelangen zu A/D-Eingangssignal-Auswahlschaltern 362. Die A/D-Auswahlschalter 362 wählen ein Differenzvorverstärker-Ausgangssignal 354 oder ein Differenzimpedanzsignal 356 aus, um durch einen A/D-Wandler 346 für den fünften Kanal umgewandelt zu werden. Der Impedanzmeßschaltungsaufbau wird detailliert im Abschnitt VII in Verbindung mit den Fig. 15 bis 17 erläutert.
Es sei bemerkt, daß der Chip mit mehreren Impedanzmeßschaltungen implementiert werden könnte, jede mit einem anwendungsspezifischen A/D-Wandler. Jedoch verwendet bei dem bevorzugten Ausführungsbeispiel eine einzelne Impedanzschaltung einen A/D-Wandler zusammen mit einem Vorverstärker.
Fig. 3 zeigt ferner einen Block, der mit digitaler Steuerschaltungsaufbau 364 bezeichnet ist. In der gesamten nachfolgenden Erörterung wird auf eine digitale Steuerung oder eine programmierbare Steuerung Bezug genommen. Der digitale Steuerschaltungsaufbau 364 liefert diese Steuerung. Derselbe wird detailliert in Abschnitt IX in Verbindung mit Fig. 19 und den Anhängen 1 bis 4 erläutert. Der digitale Steuerschaltungsaufbau 364 empfängt externe serielle digitale Daten und Befehle von einem Steuersignaleingang 366. Der Chip ist entworfen, um in einen selbständigen Modus zu arbeiten, nachdem Eingangsbefehle eingegeben wurden.
Der digitale Steuerschaltungsaufbau 364 ist ferner mit zwei externen Adressverbindungen 368 verbunden. Wie oben bemerkt wurde, können bis zu sechs Chips in einer seriellen Kette miteinander verbunden werden. Jede seriell verkettete Vorrichtung kann eine vor vier digitalen Adressen besitzen. Dies wird erreicht, indem extern Adressverbindungen 368 zwangsweise auf Kombinationen einer logischen "Null" oder einer logischen "Eins" gesetzt werden. Externe Befehle werden dann zu einer spezifischen Adresse geleitet. Wenn mehr als vier Vorrichtungen seriell verkettet sind, müssen zumindest zwei Vorrichtungen die gleiche Adresse besitzen. Die serielle Verkettung wird detailliert im Abschnitt VIII in Verbindung mit Fig. 18 erläutert.
Der Chip besitzt eine Taktschaltung 370, die eine Oszillatorschaltung enthält, die, wie dargestellt ist, mit einem externen Schwingquarz 372 verwendet werden kann. Alternativ kann anstelle des Schwingquarzes ein externer Takt verwendet werden. Obwohl es in Fig. 3 nicht explizit gezeigt ist, werden weitere Taktsignale aus dem Ausgangssignal des Takts 370 abgeleitet und in dem gesamten Chip verwendet. Diese abgeleiteten Takte werden unten in Verbindung mit Chopper-stabilisierten Verstärkern, Widerstandsimplementierungen mit geschalteten Kondensatoren, der Analog/Digital-Umwandlung, der Digital/Analog-Umwandlung und einem weiteren Schaltungsaufbau in dem gesamten Chip, gezeigt und einbezogen.
Ferner ist eine anfängliche Synchronisation des A/D-Umwandlungszyklusses und eine serielle Datenausgabe zu externen Ereignissen (SYNC IN 373) vorgesehen. Wenn mehrere Chips seriell verbunden sind, kann ein Chip den Master-Takt für die anderen Chips liefern (Sys.-Takt-Ausg. (SYS CLOCK OUT), 374). Eine Master-Slave-Verbindung 369 zeigt an, ob ein Chip seinen eigenen Takt erzeugen soll, oder einen externen Takt von einem Master-Chip empfangen soll.

II. Analoge Eingangsverstärker

Wie in dem Hintergrundabschnitt erläutert wurde, müssen physiologische Signale aus dem Rauschen extrahiert werden. Zusätzlich zu einem Rauschen außerhalb des Verstärkers existieren typischerweise signifikante interne Rauschquellen, beispielsweise das Eingangsteil der ersten Verstärkungsstufe, das Schaltungsrauschen von dem digitalen Schaltungsaufbau und ein Leistungsversorgungsrauschen. Bei der vorliegenden Erfindung ist das Rauschen des Verstärkereingangsteils durch Zerhacken (Choppen) reduziert. Das interne Umschaltungsrauschen und das Leistungsversorgungsrauschen sind dadurch reduziert, daß der analoge Kanal differentiell gemacht wird, und daß eine Gleichtaktrückkopplung in der Verstärkungsstufe verwendet wird.
Fig. 4A zeigt eine zusätzliche Einzelheit des Vorverstärkers (Fig. 1, 2 und 3, 126) wie er bei dem bevorzugten Ausführungsbeispiel des Chips implementiert ist. Im Überblick ist zunächst ein Chopper 402 gefolgt von einem Verstärker 408 erster Stufe vorgesehen. Die Ausgangssignale des Verstärkers 408 erster Stufe werden in einem Gleichtaktrückkopplungsverstärker 410 erster Stufe addiert, der zwei getrennte Rückkopplungswege besitzt. Die Ausgangssignale (406, 407) des Verstärkers 408 erster Stufe werden durch einen zweiten Chopper 412 zerhackt, bevor dieselben durch einen Verstärker 414 zweiter Stufe verstärkt werden. Der zweite Chopper 412 ist in Phase mit dem ersten Chopper 402. Das Ergebnis am Ausgang des zweiten Choppers 412 ist die synchrone Gleichrichtung der verstärkten differentiellen Eingangssignale (Signal 400 und des verstärkten Rückkopplungssignals 424). Der Verstärker 414 zweiter Stufe besitzt einen Chopper-stabilisierten Gleichtakt-Rückkopplungsverstärker (438, 440, 442 und 444). Eine Widerstandskette 420 mit einem elektronischen Schalter 422 liefert eine programmierbare Auswahl der Gesamtverstärkung der geschlossenen Schleife.
Entsprechend einer detaillierteren Analyse von Fig. 4A wer den ein Eingangssignal 400 und ein Negativrückkopplungs-Verstärkungssignal 424 durch einen ersten Chopper 402 zerhackt, bevor dieselben durch einen Differenzverstärker 408 erster Stufe verstärkt werden. Der Chopper 402 schaltet konzeptmäßig zwischen den Konfigurationen, die in den Fig. 4B und 4C gezeigt sind, rückwärts und vorwärts. Wenn der erste Chopper 402 in Fig. 4A in der Konfiguration ist, die in Fig. 4B gezeigt ist, ist das Eingangssignal 400 in Fig. 4A mit einem ersten Eingang 404 des Verstärkers 408 erster Stufe verbunden, während das Rückkopplungssignal 424 mit einem zweiten Eingang des Verstärkers 408 erster Stufe verbunden ist. Wenn der erste Chopper 402 in Fig. 4A in der Konfiguration ist, die in Fig. 4C gezeigt ist, ist das Eingangssignal 400 in Fig. 4A mit dem zweiten Eingang 405 des Verstärkers 408 erster Stufe verbunden, während das Rückkopplungssignal 424 mit dem ersten Eingang 404 des Verstärkers 408 erster Stufe verbunden ist.
Als ein Ergebnis des Zerhackens durchläuft das externe Eingangssignal 400 wechselweise jede Seite des Verstärkers 408 erster Stufe. Jede Seite des ersten Verstärkers 408 besitzt eine bestimmte Versatzspannung und ein bestimmtes 1/f-Rauschen. Die Versatzspannungen und das 1/f-Rauschen besitzen einen Gleichtaktanteil und einen Differentialanteil. Der Gleichtaktanteil wird durch die differentielle Eingangsstufe des Verstärkers (408) reduziert und wird ferner durch den Gleichtakt-Rückkopplungsverstärker 410 erster Stufe, der nachfolgend erläutert wird, erfaßt und subtrahiert. Der Differentialanteil wird durch ein Zerhacken, eine synchrone Gleichrichtung und eine Mittelung wie folgt reduziert. Nachdem ein Eingangssignal 400 zerhackt ist, wechselweise durch jede Seite des Verstärkers 408 erster Stufe verstärkt ist, und durch den zweiten Chopper 412 synchron gleichgerichtet ist, ist das Ergebnis ein verstärktes Eingangssignal mit einem überlagerten rechteckartigen Signal. Die Spitzen des überlagerten rechteckartigen Signals sind das Ergebnis der verstärkten Differenzen der Offsetspannung und des 1/f-Rauschens zwischen den zwei Seiten des Verstärkers 408 erster Stufe. Wenn mehrere Zyklen des überlagerten Rechtecksignals gemittelt werden (beispielsweise mittels einer Tiefpaßfilterung), ist das Ergebnis ein verstärktes Eingangssignal, bei dem die Wirkungen der Versatzspannungsdifferenzen und der 1/f-Rauschdifferenzen größtenteils ausgemittelt sind.
In dem Chip existiert eine Tiefpaßfilterung (446, 448, 450 und 452), die nachfolgend erläutert wird. Zusätzlich sind in dem Chip die A/D-Wandler auf die Zerhackungssignale synchronisiert. Jeder digitale Abtastwert von einem A/D-Wandler mittelt eine ganzzahlige Anzahl von Zerhackungszyklen (typischerweise 32), so daß Versatzspannungsdifferenzen und 1/f- Rauschdifferenzen durch Mittelung weiter reduziert werden. Dies ist ein Vorteil der kontinuierlichen A/D-Umwandlung.
Eine alternative Analyse der Wirkungen der Zerhackung kann durch das Analysieren des Ergebnisses im Frequenzbereich durchgeführt werden. Das Eingangssignal wird bis zu der Chopperfrequenz umgesetzt, verstärkt und wieder zurück in das Basisband herunter umgesetzt. Die dominante Rauschquelle in dem Verstärkerschaltungsaufbau sind die Eingangselemente in der ersten Verstärkerstufe 408. Da diese Eingangselemente jenseits des ersten Choppers 402 liegen, wird das Eingangselementrauschen durch den Verstärker 408 bei der Basisbandfrequenz verstärkt, während das Eingangssignal bei der Chopperfrequenz verstärkt wird. Der zweite Chopper 412 kann dann als ein Modulator betrachtet werden, der das Eingangssignal herunter in das Basisband zurücksetzt, jedoch das verstärkte Eingangsrauschen hoch auf die Chopperfrequenz umsetzt. Dieses Hochfrequenzrauschen wird dann durch ein Tiefpaßfilter und einen integrierenden A/D-Wandler herausgefiltert. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung beträgt die Zerhackfrequenz 128 KHz.
Unter Fortsetzung der Bezugnahme auf Fig. 4A weist die zweite Stufe 414 des Vorverstärkers einen ersten Ausgang 416 (OUT1) und einen zweiten Ausgang 418 (OUT2) auf. Der zweite Ausgang 418 besitzt eine Reihe von Widerständen 420 auf Mas se. Ein elektronischer Schalter 422 wählt einen Bruchteil des zweiten Ausgangs 418 als ein negatives Rückkopplungssignal 424 aus, das die Gesamtvorverstärker-Verstärkung bei geschlossener Schleife steuert. Bei dem bevorzugten Ausführungsbeispiel kann, mit Widerstandswerten wie sie in Fig. 4A gezeigt sind, die Verstärkung auf Werte von 2, 4, 16 und 32 ausgewählt werden. Die Stellung des elektronischen Schalters 422, die in Fig. 4A gezeigt ist, hat eine Verstärkung von 16 bei geschlossener Schleife zur Folge. Die Stellung des elektronischen Schalters 422 kann durch externe digitale Signale gesteuert werden, die nachfolgend im Abschnitt IX erläutert werden.
Wie in Fig. 4A gezeigt ist, besitzen die Ausgänge 416 und 418 eine symmetrische Last. Ein Widerstandsnetzwerk 428 und ein elektronischer Schalter 430 sind identisch zu dem Widerstandsnetzwerk 420 bzw. dem elektronischen Schalter 422, mit der Ausnahme, daß der Ausgang des elektronischen Schalters 430 direkt mit einer kapazitiven Last 432 verbunden ist.
Wie ebenfalls in Fig. 4A gezeigt ist, besitzen die Ausgänge (416 und 418) des Verstärkers 414 zweiter Stufe ein mittig abgegriffenes Paar von Widerständen 434, die zwischen die Ausgänge (416 und 418) geschaltet sind. Der Mittenabgriff liefert ein Gleichtakt-Ausgangssignal 436, das der Mittelwert der zwei Ausgänge (416 und 418) ist. Das Gleichtakt- Ausgangssignal 436 wird zerhackt (438), verstärkt (440), synchron gleichgerichtet (442) und weiter verstärkt (444), wobei ein einzelnes resultierendes Signal von jeder Seite des Verstärkers 414 zweiter Stufe subtrahiert wird.
Weiterhin unter Bezugnahme auf Fig. 4A besitzt der Verstärker 414 zweiter Stufe eine Reihenschaltung aus einem Kondensator 446 und einem Widerstand 448 von dem ersten Ausgang 416 zu einem ersten Eingang und eine Reihenschaltung aus einem Kondensator 450 und einem Widerstand 452 von dem zweiten Ausgang 418 zu einem zweiten Eingang. Diese Komponenten liefern ein Tiefpaßfilter für den Differentialsignalverstärker.
Diese Komponenten sind ausgewählt, um den dominanten Pol (näherungsweise 3 Hz) für die Gesamtfrequenzantwort des Vorverstärkers zu liefern, um eine Gesamtvorverstärkerstabilität bei geschlossener Schleife sicherzustellen. Dies wird durch eine Miller-Effekt -Verstärkung der Rückkopplungskondensatoren (446 und 450) erreicht. Die Reihenwiderstände (448 und 452) liefern eine Nullstelle in der Verstärkerfrequenzantwort für eine feine Einstellung der Antwort in der Nähe der Frequenz, bei der die Verstärkung Eins ist.
Fig. 5 zeigt ein zusätzliches Detail für die erste Stufe des Signalverstärkers (Fig. 4, 408) und seines Gleichtakt-Rückkopplungsschaltungsaufbaus (Fig. 4, 410). Fig. 5 ist durch eine vertikale gestrichelte Linie in zwei Teile unterteilt. Der elementare Signalverstärker 408 ist auf der linken Seite der gestrichelten Linie gezeigt. Der Gleichtakt-Rückkopplungsschaltungsaufbau 410 ist auf der rechten Seite der gestrichelten Linie gezeigt. Der Signalverstärker 408 besitzt zwei Eingangssignale (IN1, IN2) (404 und 405) (auch Fig. 4, 404 und 405) und zwei Ausgangssignale (OUT1, OUT2) (406 und 407) (auch Fig. 4, 406 und 407).
Ein PMOS-Transistor 512 dient als eine gemeinsame Vorspannungs-Stromquelle für den Signalverstärker 408. Das erste Eingangssignal 404 wird durch einen PMOS Transistor 514 verstärkt. Die Ausgangslast für den PMOS-Transistor 514 ist eine Kaskodenanordnung aus zwei PMOS-Transistoren (516 und 518). Eine NMOS-Stromquelle 522 besitzt ebenfalls ein Kaskodenelement 520, um die Impedanz des Ausgangs 406 zu erhöhen. In gleicher Weise wird das zweite Eingangssignal 405 durch einen Transistor 524 mit einer ZWEI-Transistor-Kaskodenlast (526 und 528) zusammen mit einer Stromquelle 532 und einem Kaskodenelement 530 verstärkt. Die Eingangssignaltransistoren 514 und 524 sind aufgrund der überlegenen 1/f-Rauschcharakteristika bezüglich eines NMOS-Typs vom PMOS-Typ. Die Verstärkung des Signalverstärkers 408 bei offener Schleife ist proportional zu der Transkonduktanz (gm) des Transistors 514 (oder des Transistors 524) mal der Ausgangsimpedanz. Die Transistoren 514 und 524 sind mit großen Breiten hergestellt, um die Transkonduktanz zu maximieren. Jedoch reduziert dies auch die Ausgangsimpedanz. Daher ist eine Doppel-Kaskoden-Anordnung verwendet, um eine sehr hohe Ausgangsimpedanz zu implementieren. Die Transistoren 516 und 518 (und 526 und 528) besitzen kurze Kanallängen (1 Mikrometer) für schnellere Übergangszeiten als bei einem einzelnen längeren Element. Das Gesamtergebnis ist eine Eingangsstufe mit einer hohen Eingangsimpedanz, einem geringen 1/f- Rauschen, einer schnellen Pulsantwort und einer sehr hohen Verstärkung bei offener Schleife (typischerweise größer als 70 dB). Die hohe Verstärkung bei offener Schleife der ersten Stufe hilft dabei, die Wirkungen des 1/f-Rauschens der zweiten Stufe zu minimieren.
Die Doppel-Kaskoden-Anordnung, die in Fig. 5 gezeigt ist ((516, 518, 520 und 522) und (526, 628, 530 und 532)) ist weniger komplex als gefaltete Kaskodenschaltungen, die typischerweise in ähnlichen Anwendungen verwendet werden. Der beschränkte Bereich von Eingangssignalen ermöglicht diesen verbesserten Entwurf.
Weiterhin bezugnehmend auf Fig. 5 ist der Gleichtakt-Rückkopplungsverstärker 410 ferner ein Differenzverstärker. Die Eingangssignal-Verstärkerausgänge (406 und 407) sind parallele Eingänge (Transistoren 536 und 538) auf einer Seite des Gleichtaktverstärkers 410. Die anderen Eingangstransistoren (Transistoren 540 und 542) des Gleichtaktverstärkers 410 sind durch eine konstante Spannung 562 vorgespannt. Das nichtinvertierte Ausgangssignal 544 des Gleichtaktverstärkers 410 wird als eine Rückkopplung zu zwei Lasttransistoren (522 und 532) für den Eingangssignalverstärker 408 verwendet. Das invertierte Ausgangssignal 546 des Gleichtaktverstärkers 410 wird verstärkt, einem Versatz unterzogen und als eine Rückkopplungsspannung 548 zu der gemeinsamen Stromquelle 512 für den Eingangssignalverstärker 408 verwendet.
Zur Veranschaulichung des Gleichtakt-Rückkopplungsmechanis musses sei angenommen, daß sowohl das Ausgangssignal 1 (406) als auch das Ausgangssignal 2 (407) zunehmen. Die Gleichtakt-Eingangsverstärker 536 und 538 leiten wenig, was bewirkt, daß das invertierte Gleichtaktausgangssignal 546 abfällt. Dies bewirkt, daß die Rückkopplungsspannung 548 ansteigt. Dies bewirkt, daß der Vorspannungstransistor 512 der gemeinsamen Stromquelle des Eingangssignalverstärkers weniger Strom leitet, was schließlich dazu führt, daß die Ausgangsspannungen 506 und 507 abfallen. In gleicher Weise steigt das nichtinvertierte Gleichtaktsignal 544 an, was bewirkt, daß die Lasttransistoren 522 und 532 des Eingangssignalverstärkers weniger leiten, was die Ausgangssignale 406 und 407 reduziert.
In Fig. 5 ist ferner ein EIN/AUS-Signal 550 und ein invertiertes EIN/AUS-Signal 552 gezeigt. Der digitale Steuerschaltungsaufbau (Fig. 3, 364) kann jeden Kanal ein- oder ausschalten. Transistoren 554, 556 und 558 liefern diese Fähigkeit für jeden Verstärker erster Stufe. In dem Verstärkerzustand "Aus" ist der Transistor 554 "Ein", wobei die Gate-Spannung des Transistors 512 der gemeinsamen Vorspannungs-Stromquelle kurzgeschlossen wird. Zusätzlich ist der Transistor 556 "Aus", während der Transistor 558 "Ein" ist, was eine Vorspannungsleitung 562, die in allen Verstärkerstufen verwendet wird, zwangsweise auf Versorgungsspannung legt.
Fig. 6 zeigt ein zusätzliches Detail für die zweite Stufe des Vorverstärkers (Fig. 4, 414) und seinen zugeordneten Gleichtakt-Rückkopplungsverstärker (Fig. 4, 438, 440, 442 und 444). Wie in Fig. 6 gezeigt ist, besitzt der Differenzverstärker zweiter Stufe ein erstes Eingangssignal 600, ein zweites Eingangssignal 602, ein erstes Ausgangssignal 416 und ein zweites Ausgangssignal 418. Ein Reihenkondensator 446 und ein Transistor, der als ein Widerstand (626) vorgespannt ist (entsprechend dem Widerstand 448 in Fig. 4) sind zwischen den ersten Ausgang 516 und den ersten Eingang 600 geschaltet. Symmetrisch sind ein Kondensator 450 und ein Transistor, der als ein Widerstand (630) vorgespannt ist (entsprechend dem Widerstand 452 in Fig. 4), zwischen den zweiten Ausgang 418 und den zweiten Eingang 602 geschaltet. Diese Komponenten liefern eine Tiefpaßfilterung, wie bei Fig. 4 erläutert wurde.
Das erste Eingangssignal 600 wird durch einen Transistor 608 verstärkt, der zwei variable Stromquellenlasten (610 und 658) aufweist. Symmetrisch wird das zweite Eingangssignal 602 durch einen Transistor 612 verstärkt, der zwei variable Stromquellenlasten (614 und 660) aufweist. Die variablen Lasten 658 und 660 werden durch einen getrennten Gleichtakt- Rückkopplungsverstärker gesteuert, der nachfolgend erläutert wird.
Die variable Last 610 für das erste Eingangssignal 600 wird durch das Ausgangssignal eines separaten Verstärkers für das zweite Eingangssignal 602 gesteuert (den Transistor 620 mit einer festgelegten Stromquellenlast 622). Die Transistoren 622 und 610 bilden eine Stromspiegelschaltung. Symmetrisch dazu wird die variable Last 614 für das zweite Eingangssignal 602 durch das Ausgangssignal eines separaten Verstärkers für das erste Eingangssignal 600 (des Transistors 616 mit einer festgelegten Stromquellenlast 618) gesteuert. Die Transistoren 618 und 614 bilden ebenfalls eine Stromspiegelschaltung. Diese Kreuzkopplung von Ausgangssignalen liefert eine reduzierte Verstärkung für Gleichtaktsignale und eine erhöhte Verstärkung für Differentialsignale. Folglich ist das Gleichtaktunterdrückungsverhältnis erhöht.
Das erste Ausgangssignal 416 und das zweite Ausgangssignal 418 werden zu einem Widerstandspaar 434 (auch in Fig. 4, 434) gekoppelt. Das Widerstands-Mittenabgriff-Gleichtaktsignal 436 (auch in Fig. 4, 436) ist der Mittelwert der zwei Ausgangssignale (416 und 418). Das Gleichtaktsignal 436 und eine analoge Masse werden dann durch einen ersten Chopper 438 (auch Fig. 4, 438) zerhackt. Die zerhackten Signale werden dann durch Transistoren 640 und 638, die eine gemeinsame Vorspannungs-Stromquelle 642 besitzen, verstärkt. Die Transistoren 640 und 638 besitzen eine Kombination aus Diodenverschalteten FET-Lasten (644 und 646) und kreuzgekoppelten variable Stromquellenlasten (648 und 650). Die kreuzgekoppelten Lasten (648 und 650) erhöhen das Gleichtakt-Unterdrückungsverhältnis.
In Fig. 6 entsprechen die Transistoren 638 bis 654 den Verstärkern 440 in Fig. 4. Die Rückkopplungsverstärker-Ausgangssignale (von den Transistoren 652 und 654) werden durch einen zweiten Chopper 442 (auch in Fig. 4 442) synchron gleichgerichtet. Die Ausgangssignale des zweiten Choppers 442 werden zu einer P-Kanal-Stromspiegelschaltung 444 (auch Fig. 4, 444) gekoppelt, die ein Rückkopplungssignal 656 liefert. Das Rückkopplungssignal 656 steuert variable Lasten 658 und 660, um das Gleichtaktsignal auf den Ausgangsknoten 416 und 418 zu reduzieren.

III. Analog/Digtal-Umwandlung

In dem Chip kombinieren Analog/Digital-Umwandlungsschaltungen Merkmale von zwei Klassen einer A/D-Umwandlung, die als Pulsbreiten-modulierte Umwandlung mit geschlossener Schleife und Sigma-Delta-Modulations-Umwandlung bekannt sind, mit der Fähigkeit, den Umwandlungsmodus auf eine der beiden Klassen umzuschalten. Weitere Merkmale der A/D-Schaltungen umfassen eine Autobereichssteuerungs-Versatzsubtraktions-Schaltung und einen programmierbaren Kompromiß zwischen Auflösung und Bandbreite.
Zum Hintergrund ist bei einem elementaren Pulsbreiten-modulierten A/D-Wandler ein Signal, das digitalisiert werden soll, ein Eingangssignal in einen analogen Komparator, wobei das Referenzeingangssignal in den Komparator ein Dreiecksignalverlauf ist. Wenn das Eingangssignal positiver als der Dreiecksignalverlauf ist, ist das Ausgangssignal des Komparators hoch. Andernfalls ist das Ausgangssignal des Kompa rators tief. Das resultierende Komparatorausgangssignal ist eine Reihe von Pulsen mit einer Frequenz, die gleich der Frequenz des Dreiecksignalverlaufs ist, wobei die Breite jedes Pulses proportional zu der Amplitude des Eingangssignals ist. Ein Dreiecksignalverlauf kann durch die Integration eines Rechtecksignals implementiert werden. Daher besteht eine Verfeinerung der elementaren Komparatorschaltung darin, einen integrierenden Verstärker zu verwenden, um sowohl einen Dreiecksignalverlauf aus einem Rechtecksignal zu erzeugen als auch das Eingangssignal zu filtern.
Fig. 7 zeigt einen Pulsbreiten-modulierten A/D-Wandler mit geschlossener Schleife, wie er in dem Chip realisiert ist. Der A/D-Wandler, der in Fig. 7 gezeigt ist, ist differentiell. Daher existieren zwei Differentialsignaleingänge (416 und 418, die den Vorverstärkerausgängen, Fig. 4, 416 und 418, entsprechen). Ein Operationsverstärker 704 mit Rückkopplungskondensatoren ist als Integrator für ein differentielles (komplementäres) Rechtecksignal 732 wirksam und dient ferner als ein Tiefpaßfilter für die Eingangssignale (416 und 418). Das kombinierte Dreiecksignal (das integrierte Rechtecksignal) und die gefilterten Eingangssignale werden durch einen Komparator 706 verglichen. Das Ausgangssignal des Komparators 706 ist eine Reihe von Pulsen mit einer Frequenz, die gleich der Frequenz des Rechtecksignals 732 ist, und Breiten, die proportional zu der Differenz zwischen den Eingangssignalen (416 und 418) sind. Ein getaktetes Flip-Flop 708 wird verwendet, um die Pulsflanken mit Flanken eines ersten Takts 726 exakt zu synchronisieren. Das synchronisierte Ausgangssignal 718 wird verwendet, um Referenzschalter (714 und 716) zu steuern, die eine exakte Spannungsrückkopplung zurück zu dem Eingang liefern. Rückkopplungswiderstände (710 und 712) stellen sicher, daß der Mittelwert der synchronisierten Pulse gleich dem Mittelwert des Differentialeingangssignals (multipliziert mit der Verstärkung bei geschlossener Schleife) ist. Ein digitaler Zähler 722 zählt während der Periode, während der der Ausgang 718 des Flip-Flops 708 hoch ist, die Taktpulse, wodurch die Breite der Pulse von dem Flip-Flop 708 gemessen wird.
Die Frequenz für den ersten Takt 726 ist extern steuerbar. Zwei Dividierer (728 und 734) erzeugen zwei Taktsignale mit niedrigerer Frequenz (729 bzw. 735). Der Wert jedes Dividierers (728 und 734) ist ebenfalls programmierbar. Die Werte bei der folgenden Erläuterung sind beispielhafte Werte, die für den Chip geeignet sind, wenn derselbe bei einer EKG-Anwendung verwendet wird. Bei einer EKG-Anwendung beträgt der erste Takt 726 typischerweise 4,096 MHz. Dieser erste Takt wird verwendet, um das Flip-Flop 708 zu synchronisieren, und wird ferner als das Takt- (Zählwert-) -Eingangssignal für den Zähler 722 verwendet. Der erste Dividierer 728 teilt den 4,096 MHz-Takt (726) typischerweise durch 256, um einen 16 KHz-Takt (729) für den Rechtecksignal-Generator 730 zu liefern. Der zweite Dividierer 734 teilt typischerweise durch 4, um ein 4 KHz-Rücksetzsignal (Umwandlungszyklustakt 735) zu dem Zähler 722 zu liefern, wodurch die Gesamtumwandlungsrate gesteuert wird. Im Ergebnis wird der Zähler 722 alle 1.024 (210) Taktpulse zurückgesetzt. Daher liefert der Zähler 722 für diese Werte 4.000 digitale 10-Bit-Abtastwerte pro Sekunde.
Wie bezugnehmend auf Fig. 5 erläutert wurde, beträgt die Zerhackfrequenz für alle Chopper 128 KHz. Daher mittelt für die obigen Werte jede Zähleraktualisierung 32 Zerhackperioden, wodurch jegliches verbleibende Chopperrauschen reduziert wird. Zusätzlich sei bemerkt, daß die Frequenz des Rechtecksignal-Generators 732 viermal die Frequenz des Zähler-Zurücksetzsignals ist, so daß jede Zähleraktualisierung die Gesamtbreite von 4 Pulsen von dem Flip-Flop 708 ist. Daher ist das Rauschen durch die Mittelung mehrerer Pulse reduziert. Es sei ferner bemerkt, daß die interessierenden Signale für EKG-Anwendungen eine Frequenz von weniger als 200 Hz besitzen. Eine A/D-Abtastwert-Rate von 4.000 Abtastwerten pro Sekunde entspricht dem Zehnfachen der Nyquist-Rate von 400 Abtastwerten pro Sekunde. Daher ist der A/D-Wandler ein Überabtastungs-Wandler, wobei ein externer Mikroprozessor fortlaufende Abtastwerte mitteln kann, die digitalen Abtastwerte digital filtern kann, oder eine andere digitale Signalverarbeitung für einen zusätzlichen Rauschen/Bandbreite-Kompromiß durchführen kann.
Wie oben erläutert wurde, sind die Werte der Dividierer (728 und 734), die in Fig. 7 dargestellt sind, typische Werte, die für eine Elektrokardiograph-Anwendung geeignet sind. Jedoch sind die Dividierer (728 und 734) programmierbar und können durch die digitale Steuerschaltung (die nachfolgend im Abschnitt IX erläutert wird) verändert werden. Beispielsweise kann der zweite Dividierer 734 programmiert werden, um durch 16 zu teilen. Der Umwandlungszyklus-Takt 735 liefert dann ein 1 KHz-Zurücksetzsignal zu dem Zähler 722. Der Zähler 722 liefert dann 1000 digitale 12-Bit-Abtastwerte pro Sekunde. Daher existiert bei dem bevorzugten Ausführungsbeispiel ein programmierbarer Kompromiß zwischen der Bandbreite und der Auflösung. Der programmierbare Bereich für Bits/Abtastwert ist von 9 Bits/Abtastwert bis 14 Bits/Abtastwert (was 8000 Abtastwerten/Sekunde bzw. 250 Abtastwerten/Sekunde entspricht).
Weiterhin bezugnehmend auf Fig. 7 kann der Rechtecksignal- Generator 730 durch ein digitales Steuersignal (das nachfolgend im Abschnitt IX erläutert wird) ein- oder ausgeschaltet werden. Wenn der Rechtecksignal-Generator 730 ausgeschaltet ist, ist der Schaltungsaufbau, der in Fig. 7 gezeigt ist, als ein A/D-Wandler einer alternativen Klasse, die als ein Sigma-Delta-Modulator bekannt ist, wirksam. Bei einem Sigma-Delta-Modulator vergleicht ein Komparator ein integriertes Eingangssignal mit einer Referenzspannung. Die Polarität der Referenzspannung hängt von dem Ausgangssignal des Komparators ab. In Fig. 7 sind die Referenzspannungs- Rückkopplungsschalter (714 und 716) funktionsmäßig äquivalent zu dem Umschalten einer Referenzspannungspolarität.
In jedem A/D-Modus (Sigma-Delta-Modulator oder Pulsbreitenmodulator mit geschlossener Schleife) stellt eine Rückkopp lung zu dem integrierenden Verstärker 704 ein Ausgangssignal 718 sicher, das einen Mittelwert besitzt, der gleich dem Negativen des Mittelwerts einer Differenz der Eingangssignale ist. Das Zählen der Taktpulse 726 während der Perioden, zu denen das Ausgangssignal 718 hoch ist, ergibt ein digitales Äquivalent 724 der Differenz der analogen Eingangssignale (416 und 418). Der primäre Unterschied bei der Operation besteht darin, daß die Frequenz des synchronisierten Komparatorausgangssignals 718 bei dem Sigma-Delta-Modulator-Modus nicht auf die Frequenz des Rechtecksignals 732 verriegelt ist. Gemäß der Implementierung bei der vorliegenden Erfindung sind folglich die Übergangs-Ansprechzeiten und die Übergangs-Einschwingzeiten bei dem Sigma-Delta-Modulator-Modus schneller als bei dem Pulsbreiten-Modulator-Modus mit geschlossener Schleife. Jedoch existiert ein Kompromiß dahingehend, daß die Rauschpegel bei dem Sigma-Delta-Modulator-Modus höher sind als bei dem Pulsbreiten-Modulator-Modus mit geschlossener Schleife. Wiederum kann einer der beiden Modi durch das Ein- oder Aus-Schalten des Rechtecksignal-Generators 730 ausgewählt werden.
In Fig. 7 ist ferner ein Versatzsubtraktions-Digital/Analog-Wandler (D/A-Wandler) 740 gezeigt. Der D/A-Wandler 740 kann durch extern zugeführte Werte 754 oder durch eine interne Logiksteuerung 736 gesteuert werden. Wenn eine interne Logiksteuerung 736 ausgewählt ist, werden die digitalen Ausgangssignale 724 des Zählers 722 durch eine Versatzlogik 736 überwacht. Wenn der Wert des digitalen A/D-Ausgangssignals 724 eine programmierbare Schwelle für eine programmierbare Anzahl von A/D-Zähler-Abtastwerten überschreitet, wird ein bidirektionaler Versatzwert 738 in der Versatzlogik 736 inkrementiert. Der D/A-Wandler 740 erzeugt dann differentielle Versatzspannungen für eine Subtraktion von den Eingangssignalen 416 und 418. Versatzwiderstände 746 und 748 sind zur Vereinfachung der Darstellung als einzelne Widerstände dargestellt, sind jedoch tatsächlich D/A-Widerstandsnetzwerke (die in Fig. 10 gezeigt sind).
Jeder serielle digiale A/D-Ausgangswert von dem Chip zu einem externen Mikroprozessor enthält ein Bit an Versatzinformationen. Die Änderungsrichtung, die dem einzelnen Bit an Versatzdaten zugeordnet ist, kann von vorherigen A/D-Ausgangswerten abgeleitet werden. Daher kann ein externer Mikroprozessor ein externes Register aktualisieren, um den Versatzwert zu verfolgen. Alternativ kann der Chip angewiesen werden, um statt der A/D-Werte (724) die Versatz-D/A- Werte (740) auszugeben. Folglich ist der effektive Bereich der A/D-Wandler um die Anzahl an Versatzbits erweitert.
Der analoge Wert von einem niederstwertigen Bit von dem A/D-Zähler 722 ändert sich mit der Verstärkung und der Auflösung. Der analoge Wert des einen niederstwertigen Bits zu dem Versatz-D/A 740 ist auf jedem der Differentialeingänge (bei den Widerständen 746 und 748) relativ zu IN1 (416) und IN2 (748) fest auf 32 Millivolt.
Fig. 8 zeigt ein zusätzliches Detail für den integrierenden Verstärker in dem A/D-Wandler (Fig. 7, 704). Wie in Fig. 8 dargestellt ist, werden zwei Differentialeingangssignale (800 und 802) durch einen ersten Chopper 804 zerhackt und durch einen Verstärker 806 erster Stufe verstärkt, der einen Gleichtakt-Rückkopplungsverstärker 808 besitzt. Ein zweiter Chopper 810 richtet die Signale vor einer Verstärkung durch einen Verstärker 812 zweiter Stufe synchron gleich. Der Verstärker 812 zweiter Stufe besitzt ferner einen Gleichtakt- Rückkopplungsverstärker 822. Der Verstärker 806 erster Stufe und sein Gleichtakt-Rückkopplungsverstärker 808 sind identisch zu dem detaillierten Diagramm, das in Fig. 5 dargestellt ist. Der Verstärker 812 zweiter Stufe und der Rückkopplungsverstärker 822 sind ähnlich dem detaillierten Diagramm, das in Fig. 6 gezeigt ist, mit der Ausnahme, daß der Rückkopplungsverstärker 822 nicht Chopper-stabilisiert ist.
Die Fig. 9A bis 9C zeigen beispielhafte Signalverläufe, um die Gesamtfunktion des Versatz-D/A-Wandlers (Fig. 7, 740) zu zeigen, wenn der Versatz-D/A-Wandler automatisch durch eine interne Logik gesteuert wird. Alle Spannungswerte, die in Fig. 9 gezeigt sind, stellen Spannungen dar, die zu dem Vorverstärkereingang (Fig. 4, 400) unter der Annahme einer Vorverstärkerverstärkung von 4 zurückreflektiert werden. Wenn die Vorverstärkerverstärkung 4 beträgt, beträgt der maximale A/D-Eingangssignalbereich ± 10 Millivolt, wobei jedoch der Versatz-D/A-Wandler ermöglicht, daß der Gesamtbereich ± 0,5 Volt beträgt. Fig. 9 verwendet einen Bereich von ± 10 Millivolt als einen beispielhaften Bereich, um die Versatzfunktion zu zeigen. Jedoch würden andere Werte einer Vorverstärkerverstärkung die dargestellten Spannungsschwellen ändern.
Fig. 9A zeigt ein beispielhaftes Eingangssignal 900. Das beispielhafte Eingangssignal 900 steigt über die Zeit rampenmäßig linear von 0 Volt auf mehr als 20 Millivolt an. Wie oben erklärt wurde, wird eine Eingangsspannung von 10 Millivolt ohne einen Versatz den maximalen digitalen Ausgangswert erzeugen. Daher übersteigt das Eingangssignal 900 den Bereich des A/D-Wandlers.
Fig. 9B zeigt in einer analogen Form den effektiven Wert 902 des digitalen A/D-Ausgangssignals (Fig. 7, 724). Rechts von Fig. 9B ist eine vergrößerte Ansicht des ± 10 Millivolt-Ausgangssignalbereichs (904 und 922), die vier Paar von symmetrischen Versatzschwellenspannungen zeigt (906 und 920, 908 und 918, 910 und 916, 912 und 914). Die Schwellenspannungen entsprechen ± 50% (912 und 914), ± 62,5% (910 und 916), ± 75% (908 und 918), und ± 87,5% (906 und 920) des A/D-Ausgangssignalbereichs (904 und 922). Fig. 9B stellt ein Ergebnis des Einstellens der Versatzschwelle auf 75% (908 und 918) (± 7,5 Millivolt) bei dem Signal 900 (Fig. 9A) als einem Eingangssignal dar.
Fig. 9C zeigt das Ausgangssignal 928 der Versatz-D/A-Wandlers (Fig. 7, 740). Zu einem Zeitpunkt T1 (924), überschreitet das A/D-wandler-Ausgangssignal (902) die positive Schwelle 908 (für eine programmierbare Anzahl von A/D-Zyk len). Folglich wird zu dem Zeitpunkt T1 (924) der Versatz- D/A-Wandler (Fig. 7, 740) inkrementiert, wobei ein Versatz 930 von -8,0 Millivolt erzeugt wird. Das Ergebnis, wie es in Fig. 9B dargestellt ist, besteht darin, daß das A/D-Ausgangssignal 902 eine Stufe von -8.0 Millivolt von 7,5 Millivolt auf -0,5 Millivolt aufweist. Das A/D-Ausgangssignal 902 liegt dann innerhalb des A/D-Ausgangssignalbereichs (904 und 922), während das Eingangssignal 900 fortgesetzt den Eingangssignalbereich überschreitet. Zu einem Zeitpunkt T2 (926) überschreitet das A/D-Ausgangssignal 902 erneut 7,5 Millivolt (für eine programmierbare Anzahl von A/D-Zyklen), was bewirkt, daß der Versatz-D/A-Wandler (Fig. 7, 740) inkrementiert, wobei eine zusätzliche Stufe 932 von -8,0 Millivolt in dem D/A-Ausgangssignal 928 erzeugt wird, was wiederum das A/D-Ausgangssignal 902 auf -0,5 Millivolt versetzt.
Fig. 10 zeigt ein zusätzliches Detail für den Versatz-D/A- Wandler, der in Fig. 7 dargestellt ist (Fig. 7, 736 und 740). In Fig. 10 entsprechen zwei Eingangssignale (416 und 418), komplementäre Rechteckwellen-Signale (732), Eingangswiderstände (742 bis 752), ein digitales Ausgangssignal 724, ein Umwandlungszyklustakt 735 und ein externes Versatzsignal 754 alle den mit identischen Bezugszeichen versehenen Elementen, die in Fig. 7 dargestellt sind. Zur Vereinfachung der Darstellung sind die Elemente 704 bis 722, 726 bis 730 und 734 in Fig. 7 in Fig. 10 gesamt durch den Block, der mit A/D (1000) bezeichnet ist, dargestellt.
Wie in Fig. 10 gezeigt ist, ist das digitale 16-Bit-A/D-Ausgangssignal 724 (wobei nur 14 Bit verwendet werden) ein digitales Eingangssignal in jeden von zwei digitalen Komparatoren (1002 und 1004). Das zweite Eingangssignal zu jedem digitalen Komparator (1002 und 1004) ist eine digitale 14- Bit-Schwelle (1006 und 1008) (entsprechend Fig. 9B, 906 bis 920). Wenn das digitale Ausgangssignal 724 innerhalb des Bereichs liegt, der durch die obere Schwelle 1006 und die untere Schwelle 1008 definiert ist, besitzen die Ausgangssi gnale der digitalen Komparatoren (1002 und 1004) einen logischen Pegel von "Null". Wenn das digitale Ausgangssignal 724 größer ist als die obere Schwelle 1006, besitzt das Ausgangssignal des digitalen Komparators 1002 einen logischen Pegel von "Eins". In gleicher Weise besitzt das Ausgangssignal des digitalen Komparators 1004 einen logischen Pegel von "Eins", wenn das digitale Ausgangssignal 724 geringer ist als die untere Schwelle 1008.
Der Logikschaltungsaufbau, der in Fig. 10 gezeigt ist, wird durch das Verfolgen eines Beispielwegs am besten verständlich. Wie in Verbindung mit den Fig. 7 und 9 erläutert wurde, muß das digitale Ausgangssignal 724 für eine programmierbare Anzahl fortlaufender A/D-Umwandlungszyklen (Abtastwerten) eine digitale Schwelle überschreiten, bevor ein Versatz-D/A-Wandler inkrementiert wird. In Fig. 2 bestimmt ein Zähler 1010 für fortlaufende Abtastwerte, ob die programmierbare Anzahl von fortlaufenden A/D-Abtastwerten aufgetreten ist. Wenn der Zähler 1010 für fortlaufende Abtastwerte zurückgesetzt wird, wird derselbe auf einen programmierbaren Zählwert 1014 fortlaufender Zyklen voreingestellt (das Maximum ist 128 Abtastwerte, siehe Anhang 3). Der Umwandlungszyklustakt 735 (auch Fig. 7, 735) tritt einmal zu jedem Zeitpunkt auf, zu dem das digitale Ausgangssignal 724 aktualisiert wird. Der Zähler 1010 für fortlaufende Abtastwerte wird durch den Umwandlungszyklustakt 735 getaktet (dekrementiert). Wenn der Zähler 1010 für fortlaufende Abtastwerte Null erreicht, wird ein Versatzzähler 1016 inkrementiert.
Wenn das digitale Ausgangssignal 724 in dem Bereich liegt, der durch die obere Schwelle 1006 und die untere Schwelle 1008 definiert ist, gibt der digitale Komparator 1002 eine logische "Null" aus, was wiederum ein Flip-Flop 1018 löscht, was den Zähler 1010 für fortlaufende Abtastwerte zurücksetzt. Üblicherweise wird der Zähler 1010 für fortlaufende Abtastwerte bei jedem A/D-Umwandlungszyklus durch das Flip- Flop 1018 zurückgesetzt, weshalb verhindert ist, daß derselbe Null erreicht. Wenn jedoch das digitale Ausgangssignal 724 größer ist als die obere Schwelle 1006, gibt der digitale Komparator 1002 eine logische "Eins" aus, was das Flip- Flop 1018 setzt, was ermöglicht, daß der Zähler 1010 für fortlaufende Abtastwerte dekrementiert. Wenn das digitale Ausgangssignal 724 größer ist als die obere Schwelle 1006 für den programmierbaren Zählwert 1014 fortlaufender Zyklen, dann erreicht der Zähler 1010 für fortlaufende Abtastwerte Null, und der Versatzzähler 1006 wird um einen Zählwort inkrementiert. Wenn das digitale Ausgangssignal 724 kleiner ist als die untere Schwelle 1008 für den programmierbaren Zahlenwert des Zählwerts 1014 fortlaufender Zyklen, wird in einer symmetrischen Weise der Versatzzähler 1016 um einen Zählwert dekrementiert.
In Fig. 7 sind die Widerstände 746 und 748 zur Vereinfachung der Darstellung als einzelne Widerstände dargestellt. Wie in Fig. 10 gezeigt ist, steuert das Ausgangssignal des Versatzzählers 1016 tatsächlich Schalter 1018, die ein oder mehrere Elemente eines gewichteten Widerstandsnetzwerks 1020 einschalten. Wie ebenfalls in Fig. 10 gezeigt ist, existiert eine symmetrische Anordnung für jedes der Differentialeingangssignale 732. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Versatzzähler 1016 ein 7-Bit-Zähler. Sechs Bits steuern die Schalter 1018 für einzelne Widerstände, während das höchstwertige (Vorzeichen-) Bit einen Versorgungsschalter 1022 steuert, der die Versorgungsspannung für das gesamte Array von Widerständen 1018 steuert. Obwohl die Schalter 1022 zwischen einer positiven Spannung und Masse umschalten, ermöglicht eine Kondensatorumschaltimplementierung der Widerstände (nachfolgend Abschnitt IV), daß negative Versatzspannungen erzeugt werden.

IV. Schaltungen mit geschalteten Kondensatoren

Die Blockdiagramme und schematischen Darstellungen in den Fig. 1 bis 10 zeigen Widerstände. Wie für Fachleute, die mit CMOS-Prozessen vertraut sind, offensichtlich ist, kann eine Widerstandsfunktionalität durch tatsächliche Poly-Widerstände, durch eine beliebige mehrere Diffusionen, durch geeignet vorgespannte Feldeffekttransistoren oder durch Schaltungen mit geschalteten Kondensatoren physikalisch realisiert werden. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sind die Vorverstärker-Widerstandsketten (Fig. 4, 420 und 428) beispielsweise als tatsächliche Poly-Widerstände realisiert. Im Gegensatz dazu sind die Widerstände 448 und 452 in Fig. 4 in Fig. 6 explizit als Feldeffekttransistoren 626 bzw. 630 gezeigt. In bestimmten Fällen ist zur Klarheit der Darstellung oder der Erklärung die spezifische Realisierung nicht gezeigt.
Bezüglich Fig. 10 sind die Widerstände 742, 744, 750 und 752 und das Widerstandsnetzwerk 1020 kritische Komponenten. Für eine exakte Analog/Digital-Umwandlung ist es notwendig, daß diese Widerstände genau, stabil und exakt angepaßt sind. Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sind diese kritischen Widerstände durch Schaltungen mit geschalteten Kondensatoren realisiert. Die Verwendung geschalteter Kondensatoren als eine Technik, um exakte Widerstandswerte in einem MOS-IC-Entwurf zu realisieren, ist auf dem Gebiet der MOS-IC-Industrie gut bekannt. Jedoch kombiniert bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung eine neuartige Implementierung einen Dreiphasen-Takt mit der Totzeit zwischen Phasenübergängen, eine Spannungsverdopplung, einen Differentialschaltungsaufbau und eine extensive Kompensation für Restladungen. Dies ist in den Fig. 11A, 11B und 12 gezeigt.
Fig. 11A zeigt eine vereinfachte schematische Darstellung einer Differentialschaltung mit geschalteten Kondensatoren, wie sie bei dem bevorzugten Ausführungsbeispiel des A/D-Umwandlungsabschnitts des Chips implementiert ist. Beispielsweise sind die Widerstände 742 und 744 in Fig. 7 wie in Fig. 11 dargestellt implementiert. Komplementäre Eingangssignale (1100 und 1102) gelangen durch zwei Zwei-Stellungs-Schalter (1104 und 1106) zu zwei geschalteten Kondensatoren (1108 und 1110), durch zwei Drei-Stellungs-Schalter (1112 und 1114) zu einem integrierenden Differentialverstärker 1116 mit Integrations-Rückkopplungskondensatoren (1118 und 1120). Allgemein sind die Schaltkondensatoren (1108 und 1110) sehr klein. Die Schaltkondensatoren (1108 und 1110) werden wiederholt geladen, wobei jede Ladung zu den Integrationskondensatoren (1118 und 1120) übertragen wird. Da die Schaltkondensatoren (1108 und 1110) sehr klein sind, ist jede Ladungsübertragung sehr klein, so daß viele Ladungsübertragungen erforderlich sind, um die Spannung auf den Integrationskondensatoren (1118 und 1120) wesentlich zu erhöhen. Das langsame Beladen der Integrationskondensatoren (1118 und 1120) ist funktionell äquivalent zu dem Beladen der Integrationskondensatoren (1118 und 1120) durch große Widerstände.
Weiterhin bezugnehmend auf Fig. 11 werden die Stellungen der Schalter (1104, 1106, 1112 und 1114) durch einen Dreiphasen-Takt gesteuert, wie in Fig. 11B gezeigt ist. Die Schalterkontaktbezeichnungen in Fig. 11A entsprechen den Taktphasen in Fig. 11B. Während einer Phase 1 (1122) sind die Schalter (1104, 1106, 1112 und 1114) in den Stellungen, die in Fig. 11A gezeigt sind. Während der Phase 1 wird der erste geschaltete Kondensator 1108 mit der ersten Eingangsspannung 1100 geladen, während der zweite geschaltete Kondensator 1110 mit der komplementären Eingangsspannung 1102 geladen wird. Bei der fallenden Flanke der Phase 1 (1124), ist eine Phase 2 (1126) noch hoch. Zu diesem Zeitpunkt schalten die Schalter 1112 und 1114 von der Masse weg auf eine geöffnete Stellung, in der dieselben außer mit den geschalteten Kondensatoren (1108 und 1110) mit nichts verbunden sind. Diese offene Stellung verhindert jegliches Ladungsentweichen vor dem folgenden Schaltübergang und ermöglicht, wie nachfolgend erklärt wird, eine bestimmte Restladungskompensation.
Bei der fallenden Flanke der Phase 2 (1128), schalten die Schalter 1104 und 1106 in die entgegengesetzte Stellung um. Zur Vereinfachung sei angenommen, daß die Eingangsspannungen 1100 und 1102 den gleichen Betrag, jedoch eine entgegenge setzte Polarität aufweisen. Bei der fallenden Flanke der Phase 2 (1128) wird die Seite des geschalteten Kondensators 1108, die mit dem Schalter 1104 verbunden ist, auf die komplementäre Eingangsspannung 1102 geschaltet. Die andere Seite des geschalteten Kondensators 1108, die schwebend frei ist, bleibt auf -Vin Volt (1100) relativ zu der Seite, die gerade umgeschaltet wurde, oder auf -2*Vin Volt relativ zu Masse.
Bei der steigenden Flanke einer Phase 3 (1130) schalten die Schalter 1112 und 1114 zu den Eingängen des Verstärkers 1116. Der Verstärker 1116 treibt die Verstärkereingänge auf virtuelle Masse, was für jeden geschalteten Kondensator (1108 und 1110) eine Spannungsänderung von 2*Vin Volt ist, wodurch das zweifache der Ladung von jedem geschalteten Kondensator (1108 und 1110) zu den Integrationskondensatoren (1118 und 1120) übertragen wird. Bei der fallenden Flanke der Phase 3 (1132) schalten die Schalter 1112 und 1114 wiederum von den Verstärkereingängen weg auf eine neutrale Stellung um, was jegliches Ladungsentweichen während der folgenden Schaltübergänge zu dem Verstärker 1116 verhindert.
Es sei bemerkt, daß zu dem Zeitpunkt 1134 eine Totzeit zwischen der fallenden Flanke der Phase 2 (1128) und der ansteigenden Flanke der Phase 3 (1130) existiert. In gleicher Weise existiert zu dem Zeitpunkt 1136 eine Totzeit zwischen der fallenden Flanke der Phase 3 (1132) und der steigenden Flanke der Phase 2. In gleicher Weise existieren Verzögerungen zwischen jedem Phasenübergang und dem nächsten Übergang jeder Phase. Wie nachfolgend zu sehen ist, erleichtern diese Verzögerungen zwischen den Übergängen eine Ladungskompensation für MOS-Schalter.
Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung beträgt die Schaltfrequenz 4096 MHz, wobei die kleinsten Schaltkondensatoren (1108 und 1110) Werte von 40 Femtofarad aufweisen. Nichtideale Schaltcharakteristika von MOS-Transistoren, die in einigen Anwendungen ignoriert werden können, werden bei dieser relativ hohen Frequenz bei derart kleinen Kapazitäten sehr wichtig. Beispielsweise existiert bei einem MOS-Transistor eine bestimmte Kapazität zwischen der Gate-Elektrode und dem Source/Drain-Kanal. Wenn ein MOS-Transistor ausschaltet bleibt überdies eine bestimmte Restladung in dem Source/Drain-Kanal.
Bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wurden vier Entwurfsmerkmale implementiert, um die Effekte der Restkanalladung zu minimieren. Diese lauten wie folgt:
1. Differentialschaltungsaufbau, um Gleichtakteffekte zu reduzieren;
2. eine Totzeit zwischen Taktphasenübergängen, um eine Totzeit für eine Restladungskompensation zu liefern;
3. die Verwendung von NMOS/PMOS-Paaren, so daß sich zwei gleiche, jedoch entgegengesetzte Ladungen aufheben; und
4. die Verwendung von Blindtransistoren (dummy transistors), die in entgegengesetzte Richtungen schalten, so daß sich gleiche und entgegengesetzte Ladungen aufheben.
Fig. 12A zeigt zusätzliche schematische Einzelheiten für die Schalter 1104 und 1112, die oben funktionsmäßig in Verbindung mit Fig. 11A beschrieben wurden. In Fig. 12A sind zwei komplementäre Eingangsspannungen (1100 und 1102), ein geschalteter Kondensator 1108 und ein Integrationsverstärker 1116 mit einem Integrationskondensator 1118 alle identisch zu den mit gleichen Bezugszeichen versehenen Elementen in Fig. 11A. Zusätzlich entsprechen die drei Phasen-Takt-Bezeichnungen den Bezeichnungen, die in Fig. 11B gezeigt sind.
Weiterhin bezugnehmend auf Fig. 12A entsprechen ein NMOS- Transistor 1200, ein PMOS-Transistor 1202, ein NMOS-Transistor 1204 und ein PMOS-Transistor 1206 alle in Kombination dem Schalter 1104 in Fig. 11A. Wenn die Phase 2 hoch ist (Fig. 11A, 1126), sind die Transistoren 1200 und 1202 eingeschaltet, was den geschalteten Kondensator 1108 mit der ersten Eingangsspannung 1100 verbindet. Die Verwendung von NMOS/PMOS-Paaren kompensiert eine Restkanalladung. Wenn das Gate-Signal umschaltet, werden positive oder negative Ladungen in den Source/Drain-Kanal injiziert. NMOS/PMOS-Paare von identisch dimensionierten Transistoren werden verwendet, so daß sich zwei gleiche, jedoch entgegengesetzte Injektionsladungen aufheben werden.
Weiterhin bezugnehmend auf Fig. 12A ist der Schalter 1112 in Fig. 11A durch eine Gesamtgruppe von 16 Transistoren realisiert. Wenn die Phase 3 hoch ist (Fig. 11B, 1130), sind zwei Schalt-NMOS/PMOS-Paare (1210 und 1212) allesamt eingeschaltet. Zwei Blind-NMOS/PMOS-Paare sind ausgeschaltet (1214 und 1216), wobei jedoch die Source-Elektroden derselben mit den Drain-Elektroden derselben kurzgeschlossen sind, was einen leitfähigen Weg liefert. Wenn die Phase 3 einen tiefen Pegel annimmt (Fig. 118, 1132), schalten die Schaltpaare (1210 und 1212) allesamt aus. Wenn die Schaltpaare ausschalten, verläßt die Hälfte der Restladung jeden Transistor über die Source-Elektrode und die Hälfte über die Drain-Elektrode. Das Vorliegen von NMOS/PMOS-Paaren neigt wiederum dazu, Ladungen aufzuheben. Schließlich werden alle verbleibenden Restladungen dazu tendieren, durch die entgegengesetzt schaltenden Blindpaare aufgehoben zu werden (1214 und 1216).
Die NMOS/PMOS-Paare 1210 und 1212 sind aus vier identisch dimensionierten Transistoren hergestellt. Die Blindpaare 1214 und 1216 sind halb so groß wie die Paare 1210 und 1212, da die Rolle der Blindpaare darin besteht, die Hälfte der Gesamtkanalladung aufzuheben.
Aufgrund von Prozeßbegrenzungen ist die Ladungsaufhebung noch nicht perfekt, wobei eine zusätzliche Verbesserung erreicht wird, indem Totzeiten zwischen Taktübergängen vorgesehen werden, wie in Fig. 11B (beispielsweise 1134 und 1136) dargestellt ist. Diese Totzeiten liefern eine Zeit für Ladungsbewegungen, um zwischen Taktphasenänderungen eine wesentliche Stabilisierung zu schaffen.
Fig. 12B zeigt zusätzliche Einzelheiten für die Schalter 1106 und 1114, die funktionsmäßig in Verbindung mit Fig. 11A beschrieben wurden. Der Schaltungsaufbau, der in Fig. 12B gezeigt ist, ist funktionsmäßig identisch zu dem äquivalenten Schaltungsaufbau, der in Fig. 12A gezeigt ist.

V. Analoge Mittelung und analoger Ausaanastreiber

Fig. 13 zeigt zusätzliche Einzelheiten für die Treibermittelungsschaltung für das rechte Bein (Fig. 1, 2 und 3, 122). Fig. 13 ist durch eine gestrichtelte Linie unterteilt. Der Schaltungsaufbau auf der linken Seite der gestrichelten Linie befindet sich innerhalb des Chips. Der Schaltungsaufbau auf der rechten Seite der gestrichelten Linie ist extern, wie in Fig. 3 gezeigt ist.
Wie in Fig. 13 dargestellt ist, existieren fünf Summationssignaleingänge 1300. Jeder Summationssignaleingang 1300 ist ein Ausgang eines analogen Vorverstärkers (Fig. 4, 416). Jeder Summationssignaleingang wird einzeln auf einen ersten Eingang eines Summationsverstärkers 1304 geschaltet (1302). Komplementäre Vorverstärkerausgänge (Fig. 4, 418) sind mit einer identischen Schaltungsanordnung 1301 mit einer kapazitiven Last verbunden, um eine symmetrische Belastung der Vorverstärkerausgänge zu liefern. Die Eingangsschalter (1302) werden durch einen digitalen Steuerschaltungsaufbau einzeln gesteuert (der nachfolgend im Abschnitt IX erläutert wird). Der Summationsverstärker 1304 besitzt einen Rückkopplungsweg mit variabler Verstärkung, der eine Widerstandskette 1306 und Verstärkungsschalter 1308 aufweist. Die Widerstandskette 1306 und die Verstärkungsschalter 1308 liefern einen Mittelungsverstärker 1302 mit einer Verstärkung bei geschlossener Schleife von 1, 2, 8 oder 16. Beispiels Weise beträgt die Verstärkung bei geschlossener Schleife für die Schalterstellung, die in Fig. 13 gezeigt ist, 2. Es sei bemerkt, daß der Rückkopplungsweg derart ist, daß die Verstärkung des Mittelungsverstärkers (1304) unabhängig von der Anzahl von Kanälen, die summiert werden, ist.
Aus Fig. 4 sei in Erinnerung gerufen, daß die analogen Vorverstärker eine programmierbare Verstärkung von 2, 4, 16 oder 32 aufweisen. Wieder Bezug nehmend auf Fig. 13 hängt die Verstärkung des Mittelungsverstärkers (1304) von der Vorverstärkerverstärkung (Fig. 4), ab, so daß die kombinierte Verstärkung des Vorverstärkers und der Mittelung fest einen Wert von 32 aufweist. Wenn die Vorverstärkerverstärkung beispielsweise 16 ist (wie in Fig. 4 dargestellt ist), ist die Verstärkung des Mittelungsverstärkers (1304) für eine Gesamtverstärkung von 16 · 2 = 32 auf 2 eingestellt (wie in Fig. 13 dargestellt ist).
Der Mittelungsverstärker 1304 ist ein Chopper-stabilisierter Zweistufen-Verstärker, der einen ähnlichen Entwurf wie die Vorverstärker besitzt, die in den Fig. 5 und 6 gezeigt sind, sowie der A/D-Integrationsverstärker, der in Fig. 8 gezeigt ist. Wie in Fig. 13 dargestellt ist (und in den Fig. 1, 2 und 3), wird das summierte Signal durch einen externen Integrator 124 verstärkt, wobei das resultierende Signal für ein optionales Schalten auf eine der Anschlußleitungsverbindungen auf dem Chip (316) zurückgeführt wird (wie nachfolgend in Verbindung mit Fig. 14 weiter erläutert wird).

VI. Eingangsschalter und Anschlußleitungen-Aus-Erfassung

Fig. 14 ist eine vereinfachte funktionelle schematische Darstellung, die zusätzliche Einzelheiten des Eingangsschaltens (Fig. 3, 314), eines Diodenschutzes der Eingänge und der Gleichstrom-Anschlußleitungen-Aus-Stromquellen (Fig. 3, 321) zeigt. Fig. 14 zeigt zwei von fünf Kanälen. Jeder Kanal ist für die dargestellten Funktionen im wesentlichen identisch.
Gemäß Fig. 14 kann, unter Verwendung des Kanals 1 als ein Beispiel, ein Schalter 1412 den Eingang des ersten Vorverstärkers (1404) (Fig. 4A, 400) auf eine gedämpfte Kalibrierungsspannung, auf Masse 324 oder auf die erste Signalanschlußleitung 1402 schalten. Ein Schalter 1418 kann die erste Signalanschlußleitung 1402 auf den Ausgang eines externen Treiberverstärkers 316 für das rechte Bein schalten, wodurch die erste Signalanschlußleitung zu einem Ausgangssignal gemacht wird. Ein Schalter 1422 kann die erste Signalanschlußleitung 1402 über einen Widerstand 326 auf Masse schalten.
Fig. 14 zeigt ferner einen Diodenschutz des Eingangsschaltungsaufbaus. Eingangsschutzdioden 1426 sind mit dem Leistungsversorgungsschaltungsaufbau (nicht dargestellt) verbunden, der von den Hauptanalogversorgungen Vdd und Vss isoliert ist. Die Schutzdioden 1426 besitzen in Verbindung mit den externen 33 KOhm-Widerständen (Fig. 3, 306) ein ausreichendes Stromaufnahmevermögen, um Spitzenströme von 150 Milliampere für die Defibrillatorpulsdauer von mehreren Millisekunden zu handhaben.
Weiterhin bezugnehmend auf Fig. 14 dämpft ein Dämpfungsglied 329 (auch Fig. 3, 329) ein externes Kalibrierungssignal (328) um einen Faktor von 1, 2, 8 oder 16. Der Dämpfungsfaktor wird automatisch auf die Hälfte der Vorverstärkerverstärkung (Fig. 4, 422) eingestellt, außer in einem Markierungspulsmodus, der nachfolgend beschrieben wird. Wenn die Vorverstärkerverstärkung beispielsweise 16 ist (wie in Fig. 4 dargestellt ist), wird die Kalibrierungsdämpfung automatisch auf 8 eingestellt, wie in Fig. 14 gezeigt ist.
Ein übliches Bequemlichkeitsmerkmal bei einer EKG-Anwendung ist ein 1 Millivolt-Markierungspuls. Bei der vorliegenden Erfindung wird dies realisiert, indem der Eingangsschalter 1412 auf das Vorverstärker-Kalibrierungssignal 320 geschaltet wird, und indem das Dämpfungsglied 329 auf maximale Dämpfung (1/16) geschaltet wird. Der Puls wird dann durch den Kalibrierungs-D/A-Wandler geliefert (Fig. 3, 332).
In Fig. 14 sind ferner die Anschlußleitungen-Aus-Stromquellen 321 (auch Fig. 3, 321) gezeigt. Jede Eingangssignalleitung (1402, 1404) ist direkt mit einer Stromquelle 321 verbunden. Jede der fünf Anschlußleitungen-Aus-Stromquellen spiegelt einen Strom, der durch einen einzelnen externen Widerstand 322 (auch Fig. 3, 322) bestimmt ist. Bei einer EKG-Anwendung liegt der Betrag des Stroms typischerweise in dem Bereich von 5 bis 20 Nanoampere. Ein einzelner Anschlußleitungen-Aus-Schalter 323 (auch Fig. 3, 323) schaltet alle fünf Anschlußleitungen-Aus-Stromquellen 321 aus, indem die Transistor-Drain-Elektroden mit den Source-Elektroden kurzgeschlossen werden, was einen Stromfluß durch die Transistorschaltungen beseitigt.
Eine Anschlußleitungen-Aus-Erfassung wird erreicht, indem der Anschlußleitungen-Aus-Schalter 323 geöffnet wird, was ermöglicht, daß ein Strom aus jeder Signalanschlußleitung (1402, 1404), durch jede Elektrode, durch den Patienten und durch den Treiberausgang für das rechte Bein zurückfließt (siehe Fig. 1 und 2). Die Treiberschaltung für das rechte Bein (Fig. 1, 2, 3 und 13, 124) treibt die mittlere Spannung an dem Patienten aktiv auf virtuelle Masse. Resultierende Gleichstromspannungen an den Signalanschlußleitungen (1402, 1404) werden durch die Signalvorverstärker und die A/D-Wandler gemessen, wie oben erläutert wurde (Fig. 4A und 7). Wenn eine Anschlußleitung nicht adäquat angebracht ist, oder wenn eine Anschlußleitung vollständig ausfällt, ist der Weg zu virtueller Masse unterbrochen und der entsprechende Vorverstärkereingang stellt sich zu VDD hin ein, was den Vorverstärker sättigt.
Bei bestimmten Anwendungen können externe Signale wechselsignalmäßig zu dem Chip gekoppelt werden. Beispielsweise werden bei einer fötalen Überwachung sogar die relativ kleinen Ströme, die in die Anschlußleitungen-Aus-Erfassung invol viert sind, vermieden. Wenn die externen Signale wechselsignalmäßig gekoppelt werden, wird das Gleichstrom-Anschlußleitungen-Aus-Verfahren, das oben beschrieben ist, nicht arbeiten.
Für Wechselstrom-gekoppelte Anwendung kann nach einer anfänglichen Verbindung oder nach einem Anschlußleitungsausfall ein externer Reihenkoppelkondensator eine beträchtliche Restladung aufweisen. Es ist bei Elektrokardiographen üblich, einen Benutzer-steuerbaren Schalter von einer Eingangssignal-Anschlußleitung über einen Widerstand auf Masse vorzusehen, um den Reihensignalkondensator zu entladen. Der Widerstand wird als "Insto"-Widerstand bezeichnet. Wie in Fig. 14 gezeigt ist, liefern ein Schalter 1422 und der Widerstand 326 (auch Fig. 3, 326) eine "Insto"-Fähigkeit für den Chip.

VII. Impedanzmessung

Fig. 15 ist ein Blockdiagramm, das zusätzliche Einzelheiten für den Wechselstrom-Impedanzmessungs-Schaltungsaufbau (Fig. 1, 2 und 3, 120) zeigt. Wie in Fig. 3 und in Fig. 15 dargestellt ist, können A/D-Schalter 362 den Eingang des A/D- Wandlers 346 in den fünften Kanal von einem analogen Vorverstärker-Ausgangssignal (354) zu einem Impedanzsignal (356) schalten.
Weiterhin bezugnehmend auf Fig. 15 wird das Impedanzsignal durch vier Stromquellen (1502, 1504, 1506 und 1508) erzeugt. Strom von einem ersten Paar von Stromquellen (1502, 1504) wird durch einen ersten Chopper 1510 zerhackt, fließt wechselweise durch Patientenanschlußleitungen und dann durch ein zweites Paar von Stromquellen (1506, 1508). Dies wird bei der Erläuterung von Fig. 16 nachfolgend weiter erklärt. Die Größe des zweiten Paars von Stromquellen (1506, 1508) ist durch einen externen Widerstand 360 (auch Fig. 3, 360), einen Verstärker 1514 und eine Stromquelle 1505 bestimmt. Ein separater Verstärker 1512 bewirkt zwangsweise, daß die Größe des ersten Paars von Stromquellen (1502, 1504) identisch zu der Größe des zweiten Paars von Stromquellen (1506, 1508) ist. Die Spannungen, die das Ergebnis der zerhackten Stromquellen sind, werden durch einen zweiten Chopper 1515 synchron gleichgerichtet, wodurch ein unverstärktes Gleichstromsignal zu dem Eingang des A/D-Wandlers 346 geliefert wird.
Weiterhin bezugnehmend auf Fig. 15 können Kalibrierungsschalter 1516 die Ausgänge der gemeinsamen Stromquelle und den Eingang des zweiten Choppers 1515 auf Präzisionskalibrierungswiderstände 1518 schalten. Die Präzisionskalibrierungswiderstände 1518 sind unter Verwendung von Schaltungen mit geschalteten Kondensatoren implementiert, wie in den Fig. 12A und 12B dargestellt ist. Beide Chopper (1510 und 1515) können ferner in einem Durchschaltungszustand gestoppt werden, was die Stromquellen (1502, 1504, 1506 und 1508) aus dem Signalweg beseitigt, wodurch ein nicht-zerhackter, nicht-modifizierter, nicht-verstärkter Weg direkt von äußeren Anschlußflächen zu dem Eingang des A/D-Wandlers 346 geliefert wird.
Weiterhin bezugnehmend auf Fig. 15 können Schalter 1520 die Signalanschlußleitungen öffnen, wobei der Impedanzschaltungsaufbau für eine Kalibrierung oder andere Zwecke von den externen Signalanschlußleitungen beseitigt wird. Ferner können die Eingänge zu dem A/D-Wandler 346 durch Erdungsschalter 1522 für eine Kalibrierung des A/D-wandlers 346 geerdet werden. Wenn die Erdungsschalter 1522 geschlossen sind, trennen die Eingangsschalter 1520 ferner die Eingangsanschlußleitungen ab, wobei die Chopper (1510 und 1515) in den Direktdurchgangszustand geschaltet werden, der oben beschrieben ist, was ferner die Stromquellen aus dem Signalweg beseitigt.
Die Fig. 16A und 16B sind vereinfachte funktionelle schematische Darstellungen, die den externen Effekt des ersten Stromchoppers (Fig. 15, 1510) in dem Impedanzmeßschaltungsaufbau zeigen. Die Fig. 16A und 16B sind "verkehrt herum", dahingehend, daß der Chip 100 der Schaltungsaufbau außerhalb des gestrichelten Rechtecks ist, und daß die externe Umwelt innerhalb des gestrichelten Rechtecks liegt. Wie in Fig. 16A gezeigt ist, ist der erste Stromchopper funktionsmäßig äquivalent zu 8 Schaltern (1610, 1612, 1613, 1614, 1616, 1618, 1619 und 1620). Die 8 Schalter werden durch ein Vierphasen- Taktsignal (nicht gezeigt) gesteuert. Der Zustand der 8 Schalter wechselt zwischen einem ersten Zustand, der durch Fig. 16A gezeigt ist, und einem zweiten Zustand, der durch Fig. 16B gezeigt ist.
In dem ersten Zustand (Fig. 16A) fließt ein Strom von der Stromquelle 1604 durch den Schalter 1614, durch den Patienten 1600, durch den Schalter 1620 und durch die Stromquelle 1608. Ein Strom von der Stromquelle 1602 umgeht den Patienten 1600, fließt durch die Schalter 1612 und 1618 und durch die Stromquelle 1606.
In dem zweiten Zustand (Fig. 16B) fließt ein Strom von der Stromquelle 1602 durch den Schalter 1610, durch den Patienten 1600 in einer Richtung, die entgegengesetzt zu der Richtung in dem ersten Zustand (Fig. 16A) ist, durch den Schalter 1616 und durch die Stromquelle 1606. Ein Strom von der Stromquelle 1604 umgeht den Patienten 1600, fließt durch die Schalter 1613 und 1619 und durch die Stromquelle 1608.
In dem Direktdurchgangszustand (nicht dargestellt) sind die Schalter 1610, 1614, 1616 und 1620 offen und die Schalter 1612, 1613, 1618 und 1619 sind geschlossen. Daher bleiben in dem Direktdurchgangszustand alle Ströme in dem Chip, wobei der Strom durch alle Stromquellen (1602, 1604, 1606, 1608) von den Signalwegen abgetrennt ist.
Eine Wechselstrom-Impedanzmessung (die bei einer relativ hohen Frequenz stattfindet) und eine Niederfrequenzsignalmessung können gleichzeitig stattfinden. Dies ist zu sehen, indem der Effekt der externen passiven Komponenten (304, 306, 308 und 312), wie sie in den Fig. 16A und 16B (und in Fig. 3) dargestellt sind, untersucht wird. Beispielsweise liefern gemäß den Fig. 16A und 16B externe Widerstände 306 und externe Kondensatoren 308 eine Tiefpaßfilterung für Spannungssignalanschlußleitungen (1642 und 1644). Die Zerhack-Frequenz für die Impedanzmessungs-Chopper beträgt entweder 32 KHz oder 64 KHz. Bei jeder Frequenz liegt die Impedanz des Patienten 1600 in der Größenordnung von 100 Ohm. Daher stellen die Komponenten 306 und 308 in den Spannungssignalanschlußleitungen 1642 und 1644 eine Impedanz dar, die um mehrere Größenordnungen größer ist als die des Wechselstrom-Impedanzwegs durch den Patienten. Daher stört der Niederfrequenz-Spannungssignalweg (1642 und 1644) den Hochfrequenz-Signalweg (1646 und 1648) nicht.
Es sei ferner bemerkt, daß gemäß den Fig. 16A und 16B die Tiefpaßfilterung (306 und 308) in dem Niederfrequenz-Signalweg (1642 und 1644) das relativ hochfrequente Wechselstrom- Impedanzsignal stark dämpft (20 dB bei 40 KHz). Zusätzlich unterdrückt der A/D-Umwandlungsschaltungsaufbau (Fig. 7) 32 KHz- und 64 KHz-Signale. Daher stören die Wechselstrom-Impedanzsignale die Niederfrequenz-Spannungssignalmessungen nicht.
Fig. 17 zeigt zusätzliche Einzelheiten für die Impedanzmessungs-Stromquellen (Fig. 15, 1502, 1504, 1505, 1506 und 1508) und der zugeordneten Steuerverstärker (Fig. 15, 1512, 1514). In Fig. 17 entsprechen Transistoren 1702, 1704, 1706 und 1708 den Stromquellen 1602, 1604, 1606 bzw. 1608 in Fig. 16. In gleicher Weise entsprechen Transistoren 1702, 1704, 1705, 1706 und 1708 in Fig. 17 den Stromquellen 1502, 1504, 1505, 1506 bzw. 1508 in Fig. 15. Transistoren 1710, 1712, 1713, 1714, 1716, 1718, 1719 und 1720 entsprechen den Schaltern 1610, 1612, 1613, 1614, 1616, 1618, 1619 bzw. 1620 in den Fig. 16A und 16B.
Weiterhin bezugnehmend auf Fig. 17 steuert der externe Wi derstand 360 (auch Fig. 3 und 15, 360) die Größe des zweiten Paars von Stromquellen (1708, 1706) über einen Chopper-stabilisierten Verstärker 1514 (auch Fig. 15, 1514). Der Strombereich für die Stromquellen 1406 und 1408 liegt bei dem bevorzugten Ausführungsbeispiel zwischen 90 Mikroampere und 180 Mikroampere. Ein zweiter Chopper-stabilisierter Verstärker 1512 (auch Fig. 15, 1512) überwacht eine Spannung 1726, die in dem Patientenumgehungsweg vorliegt, und steuert die Größe des ersten Paars von Stromquellen (1702, 1704). Zur Vereinfachung der Darstellung sind ein Vorspannungsschaltungsaufbau und ein Gleichtaktrückkopplungsschaltungsaufbau nicht dargestellt.

VIII. Serielle Verkettung mehrerer Chips

Fig. 18 ist ein vereinfachtes Blockdiagramm, das die serielle Verbindung (die serielle Verkettung) von Chips zeigt. In Fig. 18 sind drei ICs (1800, 1802 und 1804) dargestellt. Jedoch kann eine beliebige Anzahl von Chips bis zu sechs seriell verbunden sein. Ein erster Chip 1800 besitzt einen Master/Slave-Anschlußstift 369 (auch Fig. 3, 369), der auf eine logische Eins gebunden ist, was den ersten Chip 1800 zu dem Master-Chip macht. Folglich besitzen die Chips 1802 und 1804 Master/Slave-Anschlußstifte (369) die auf eine logische Null gebunden sind, was dieselben zu Slave-Chips macht. Der dargestellte Master-Chip 1800 verwendet einen externen Schwingquarz 372 (auch Fig. 3, 372). Der Master-Chip 1800 liefert dann ein Systemtaktsignal 374 (auch Fig. 3, 374) und ein Datentaktsignal 375 (auch Fig. 3, 375) zu jedem Slave- Chip (1802 und 1804). Jeder Chip besitzt eine 2-Bit-Adresse 368 (auch Fig. 3, 368). Mit zwei Bits können nur vier eindeutige Adressen existieren. Wenn mehr als vier Chips existieren, werden bestimmte Chips Adressen gemeinsam verwenden.
Der erste Chip in der seriellen Kette (der Slave-Chip 1804 in Fig. 18) besitzt ein serielles Dateneingangstor 352, das geerdet ist. Der Slave-Chip 1804 besitzt ein serielles Datenausgangstor 350 (auch Fig. 3, 350), das mit einem seriellen Dateneingangstor 352 des Slave-Chips 1802 verbunden ist. In gleicher Weise besitzt der Slave-Chip 1802 ein serielles Datenausgangstor 350, das mit einem seriellen Dateneingangstor 352 des Master-Chips 1800 verbunden ist. Der Master-Chip 1800 besitzt ein serielles Datenausgangstor 350, das mit einem externen optischen Koppler 378 verbunden ist. Wenn Daten auf jedem seriellen Datenausgangstor 350 ausgetaktet werden, werden Daten gleichzeitig auf jedem seriellen Dateneingangstor 352 eingetaktet, jeweils synchronisiert durch den Master-Datentakt 375. Der Datentakt 375 ist zur Verwendung durch das externe System, das die seriellen Ausgangsdaten 350 für den Master-Chip 1800 empfängt, ferner mit dem externen optischen Koppler 378 verbunden.
Wie ebenfalls in Fig. 18 gezeigt ist, wird durch den Master-Chip 1800 (Signal 1844) (Fig. 3, 373) über einen externen optischen Koppler 1842 ein externes Synchronisationssignal 1840 empfangen. Das externe Synchronisationssignal 1840 wird verwendet, um den Umwandlungszyklus, der intern in einem Chip stattfindet, mit externen Ereignissen zu synchronsieren.
Ein externes serielles Eingangssteuersignal 1846 wird über einen externen optischen Koppler 380 (auch Fig. 3, 380) empfangen, und gleichzeitig durch jeden Chip (1800, 1802 und 1804) als ein Steuereingangssignal 366 (auch Fig. 3, 366) empfangen. Zusätzliche Einzelheiten bezüglich dieses Signals werden nachfolgend im Abschnitt IX dargelegt.
Für jede Abtastperiode erzeugt jeder Chip (1800, 1802 und 1804) potentiell fünf 16-Bit-Datenworte (ingesamt 80 Bit). Bei dem Maximum von 6 ICs betragen die maximalen Gesamtausgangsdaten pro Abtastperiode 480 Bit. Einzelne Kanäle können ausgeschaltet werden, oder einzelne Kanäle können für eine analoge Ausgabe verwendet werden (Antrieb für das rechte Bein), was die Gesamtbits pro Abtastperiode reduziert.

IX. Digitale Steuerung

Während der obigen Diskussion der Gesamtfunktion, der Vorverstärker, der A/D-Umwandlung, des Versatzes, usw., wurde herausgestellt, daß verschiedene Funktionen einer programmierbaren Steuerung unterliegen. Beispielsweise sind die folgenden Funktionen durch den digitalen Steuerschaltungsaufbau steuerbar:
1. Befehlsanalyse (Adresse, Kanal, Funktion)
2. Eingangsschalter-Schaltungsaufbau (Fig. 14, 1412, 1418 & 1422)
3. Kalibrierungsdämpfungsglied (Fig. 3 & 14, 329)
4. Vorverstärkerverstärkung (Fig. 4, 422)
5. Versatz-D/A-Voreinstellung (Fig. 7 & 10, 754)
6. Versatz-D/A-Schwelle (Fig. 10, 1006 & 1008)
7. Versatz-D/A-Verzögerung (Fig. 10, 1014)
8. Kalibrierung D/A-Wandler (Fig. 3, 332)
9. A/D-Wandler-Auflösung und -Rate (Fig. 7, 728 & 734)
10. A/D-Umwandlungsmodus (Fig. 7, 732)
11. Impedanzstromquellenfrequenz (Fig. 15, 1728)
12. Impedanz-A/D-Schalter (Fig. 3 & 15, 362)
13. Ausgangsdatensteuerung (Fig. 3, 348)
14. Ausgangsdatentakt (Fig. 3, 375)
15. Abschalten unbenutzer Kanäle (Fig. 5, 550 & 552)
16. Mittelungsschaltungsaufbau (Fig. 13)
17. Testmodi
Ein serielles Eingangssteuersignal (Fig. 3 und 18, 366) wird gleichzeitig durch jeden Chip empfangen. Die Eingangssteuersignale sind 3-Byte-Befehle (24 Bit), die sowohl Adress- als auch Daten-Informationen enthalten. Das erste Byte eines Befehls (Adresse) bestimmt, wie die letzten zwei Byte (Daten) interpretiert werden und welcher Schaltungsaufbau beeinflußt wird (siehe Anhang 1). Es existieren drei Typen von Eingangsbefehlen, die durch das erste Byte festgelegt werden, wie folgt:
1. Die Eingangsdaten werden als Steuerdaten interpretiert. Es gibt drei Typen von Eingangssteuerdaten, wie folgt:
A. Kanalsteuerdaten für eine spezifische Kanaladresse an einer spezifischen Chipadresse (siehe Anhang 2).
B. Chipsteuerdaten für eine spezifische Chipadresse (siehe Anhang 3)
C. Systemsteuerdaten, die für alle Chips gleich sind (siehe Anhang 4).
2. Die Eingangsdaten werden als D/A-Daten interpretiert. Es gibt zwei Typen, wie folgt:
A. Versatz-D/A-Daten für eine spezifische Kanaladresse an einer spezifischen Chip-Adresse.
B. Kalibrierungs-D/A-Daten für eine spezifische Chip- Adresse.
3. Die Eingangsdaten werden ignoriert und der Befehl wird interpretiert, um die nächsten seriellen Ausgangsdaten zu modifizieren. Es gibt drei Typen einer Ausgangssteuerung wie folgt:
A. Für jeden Chip und jeden Kanal Ausgangskanal-Steuerbits (Ausgangsgegenstück zu Anhang 2).
B. Für jeden Chip und jeden Kanal Ausgangsversatz- D/A-Werte.
C. Für jeden Chip Ausgangs-Chip-Steuerbits, Systemsteuerbits, einen Kalibrierungs-D/A-Wert und den Inhalt eines Statusregisters.
Fig. 19 zeigt eine Blockdiagrammübersicht des seriellen Eingangsbefehlsschaltungsaufbaus (der in Fig. 3 als digitale Steuerung 364 dargestellt ist) und des seriellen Ausgangsschaltungsaufbaus (der in Fig. 3 als digitale Ausgangssteuerung 348 dargestellt ist). Die digitale Steuerung 364 in Fig. 3 umfaßt Blöcke 1902 bis 1918 und 1930 in Fig. 19. Die digitale Ausgangssteuerung 348 in Fig. 3 umfaßt Blöcke 1924 und 1926 in Fig. 19.
Wie in Fig. 19 gezeigt ist, besteht ein serielles Steuereingangssignal 366 (auch Fig. 3, 366) aus acht Adress/Befehl-Bits 1902 und 16 Datenbits 1904. Die acht Adress/Befehl-Bits werden durch einen Befehlsdecodierer 1906- decodiert. Die 16 Eingangssteuerdatenbits 1904 können verwendet werden, um Kanalsteuerregister 1908, die Offset-D/A-Wandler 1910, ein Chipsteuerregister 1912, ein Systemsteuerregister 1914 oder ein Kalibrierungsregister 1916 abhängig von der Ausgabe des Befehldecodierers 1906 zu aktualisieren.
In Fig. 19 ist ferner ein Signal DATA IN 352 (auch Fig. 3 und 18, 352), ein Signal DATA OUT 350 (auch Fig. 3 und 18, 350) und fünf 16-Bit-Schieberegister 1924 gezeigt. Jedes 16-Bit-Schieberegister 1924 wird 16 Bit von parallelen Daten, die von bis zu fünf parallelen Eingängen zu einem digitalen Multiplexer 1926 ausgewählt werden, empfangen. Jeder Multiplexer 1926 besitzt ein Eingangsauswahlsignal 1928, das durch den Befehlsdecodierer 1906 getrieben wird. Der Befehlsdecodierer 1906 bestimmt, ob die Ausgangsdaten 1922 A/D-Daten oder andere Status- oder Steuer-Daten sind. Normalerweise wird ein Schieberegister 1924 mit 14 Datenbit von einem A/D-Wandler 1930, einem Inkrementier/Dekrementier-Datenbit von einem entsprechenden Versatz-D/A-Wandler 1910 und einem Paritätsbit geladen. Die Änderungsrichtung, die dem einzelnen Versatzdatenbit zugeordnet ist, kann von vorherigen A/D-Ausgangssignalen abgeleitet werden. Alternativ kann ein serieller Eingangsbefehl 1902 den Befehldecodierer 1906 leiten, um jeden Multiplexer 1926 zu leiten, um sieben Versatz-D/A-Datenbits (1910) statt der A/D-Daten (1930) auszuwählen. Eine weitere alternative Ausgangsauswahl bewirkt, daß der Inhalt der Kanalsteuerregister 1908 für das Datenausgangssignal 1922 gewählt wird. Noch eine weitere alternative Auswahl bewirkt, daß das Chip-Steuerregister 1912 statt der A/D-Daten des Kanals 1 ausgegeben wird, das Sy stemsteuerregister 1914 statt der A/D-Daten des Kanals 2 ausgegeben wird, das Kalibrierungs-D/A-Register 1916 statt der A/D-Daten des Kanals 3 ausgegeben wird, und ein Statusregister 1918 statt der A/D-Daten des Kanals 4 und des Kanals 5 ausgegeben wird.
Die Anhänge 1 bis 4 liefern zusätzliche Einzelheiten für die seriellen Steuereingangs-Adressen/Befehle und -Daten-Anhang 1 stellt detailliert die Funktion des ersten Byte (Adresse/Befehl) dar. Anhang 2 stellt detailliert die Funktion der zweiten zwei Byte dar, wenn diese als Kanalsteuerbits interpretiert werden. Anhang 3 stellt detailliert die Funktion der zweiten zwei Byte dar, wenn dieselben als Chip-Steuerbits interpretiert werden. Anhang stellt detailliert die Funktion der zweiten zwei Byte dar, wenn sie als Systemsteuerbits interpretiert werden. Für das serielle Befehlseingangssignal wird das höchstwertige Bit zuerst empfangen.
Wie detailliert im Anhang 1 dargestellt ist, enthält das erste Byte eines Befehls eine Drei-Bit-Chip-Adresse und eine Drei-Bit-Kanal-Adresse. Gültige Kanaladressen sind auf 1 bis 5 und 7 (alle Kanäle) beschränkt. Kanaladressen von 0 oder 6 werden verwendet, um andere Steuerfunktionen zu bezeichnen, wie detailliert in Anhang 1 dargestellt ist. In gleicher Weise sind gültige Chip-Adressen auf 1 bis 4 und 7 (alle Chips) beschränkt. Chip-Adressen von 5 oder 6 werden verwendet, um andere Steuerfunktionen zu bezeichnen, wie im einzelnen in Anhang 1 dargestellt ist.
Wie detailliert im Anhang 2 erläutert ist, steuern die Kanalsteuerbits die Kanaleingangssignalschalter (siehe Fig. 14, 1412 und 1422), ob das gepufferte Treibersignal für das rechte Bein in den Chip zurückgeschaltet wird oder extern bleibt (siehe Fig. 14, 1418), ob der Versatz-D/A-Wandler ausschließlich extern gesteuert wird oder sich in einem kombinierten Autobereichseinstellungs/Externsteuerungs-Modus befindet (siehe Fig. 10, 1024) und die einzelne Kanalleistung (siehe 5, 550, 552).
Wie detailliert im Anhang 3 erläutert ist, stellen die Chip-Steuerbits die Vorverstärkerverstärkungssteuerschalter (siehe Fig. 4, 422) ein, stellen die fortlaufenden Zykluszählwert-Register für die Versatz-D/A-Wandler (siehe Fig. 10, 1014) ein, stellen die Versatz-D/A-Wandler-Schwellenwerte (siehe Fig. 10, 1006 und 1008) ein, die Schalter, die die Anschlußleitungen-Aus-Stromquellen steuern (siehe Fig. 14, 1412), das Eingangskalibrierungs-Dämpfungsglied (siehe Fig. 14, 329) und den A/D-Wandlermodus (siehe Fig. 7, 730). Wie ebenfalls detailliert im Anhang 3 erläutert ist, werden drei Chip-Steuerbits verwendet, um den Impedanzmeßschaltungsaufbau für den fünften Kanal zu konfigurieren. Eine Ausnahme ist die Kombination 001, die den Chip in einen speziellen Herstellungstestmodus versetzt.
Wie detailliert im Anhang 4 erklärt ist, stellen die Systemsteuerbits einen Zähler/Dividierer-Wert (Fig. 7, 734) ein, der den A/D-Umwandlungs-Raten- und -Auflösungs-Kompromiß bestimmt, die Datentaktfrequenz, die Anzahl von Datenworten, die während jeder Abtastperiode ausgetaktet werden sollen, und verschiedene Chopper-Taktzustände. Der externe Mikroprozessor muß sicherstellen, daß die Anzahl von 16- Bit-Worten, die während jeder Abtastperiode seriell herausgeschoben wird, konsistent mit der Anzahl von freigegebenen Kanälen ist. Die Fig. 4B und 4C zeigen Chopper-Zustände. Ein Zweiphasen-Chopper-Takt (CHOP1 und CHOP2), der die Chopper- Zustände steuert, ist nicht explizit dargestellt. Wenn der Chopper-Takt Aus ist, wird einer von vier möglichen Zuständen des Zweiphasensignals eingestellt, wie detailliert im Anhang 4 dargestellt ist. HÖCHTSWERTIGES BYTE EINES 3-BYTE-BEFEHLS ANHANG 1

KANALSTEUERBITS

1 Bit für Kanalleistungssteuerung
0 = Kanalleistung ein (voreingestellt)
1 = Kanalleistung aus
1 Bit, um die Route des Treibersignals für das rechte-Bein zu bestimmen
0 = RLD-Pufferausgang, gebunden auf RLD-IN-Signal (voreingestellt)
1 = RLD-Pufferausgang nur extern
3 Bits für Eingangsteil-Kanalkonfiguration
000 = Anschlußfläche offen, Insto R aus, A/D-Eingang auf Masse
001 = Anschlußfläche offen, Insto R aus, A/D-Eingang auf Kalibrierung
010 = Anschlußfläche ist A/D, Insto R aus, A/D-Eingang ist Signal
011 = Anschlußfläche ist RLD, Insto R aus, A/D-Eingang auf Masse
100 = Anschlußfläche ist Insto R, A/D-Eingang auf Masse
101 = Anschlußfläche ist Insto R, A/D-Eingang auf Kalibrierung
110 = Anschlußfläche ist Insto R, A/D-Eingang ist Signal
111 = gleich wie 110
1 Bit für Versatz-D/A-Steuerung
0 = interne/externe Steuerung (voreingestellt)
1 = nur externe Steuerung
1 Bit für Parität, 8 Bit nicht verwendet
ANHANG 2

CHIP-STEUERBITS

2 Bit für Vorverstärkerverstärkung
00 = Vorverstärkerverstärkung = 2
01 = Vorverstärkerverstärkung = 4
10 = Vorverstärkerverstärkung = 16
11 = Vorverstärkerverstärkung = 32
1 Bit für die Kalibrierung der D/A-Dämpfung
0 = Dämpfung ist 2/(Vorverstärkerverstärkung)
1 = Dämpfung ist 1/16
2 Bit für A/D-Wandlermodus
0 = Rechtecksignal AUS (Sigma-Delta) (voreingesteller Wert)
1 = Rechtecksignal EIN (Pulsbreitenmodulation mit geschlossener Schleife)
3 Bit für Versatz-D/A-Verzögerung (kontinuierliche Zyklen)
000 = 1 Umwandlungszyklus (Abtastwert)
001 = 2 fortlaufende Umwandlungszyklen
010 = 4 fortlaufende Umwandlungszyklen
011 = 8 fortlaufende Umwandlungszyklen
100 = 16 fortlaufende Umwandlungszyklen
101 = 32 fortlaufende Umwandlungszyklen
110 = 64 fortlaufende Umwandlungszyklen
111 = 128 fortlaufende Umwandlungszyklen
2 Bit für Versatz-D/A-Schwelle
00 = +/- 87,5% (voreingestellter Wert)
01 = +/- 75,0%
10 = +/- 62,5%
11 = +/- 50,0%
1 Bit für Anschlußleitungen-Aus-Stromquellensteuerung
0 = Anschlußleitungen-Aus-Strom ist EIN (voreingestellter Wert)
1 = Anschlußleitungen-Aus-Strom ist AUS
3 Bit für die Atmungskanalsteuerung
000 = Kanal 5 für normale EKG-Daten (voreingestellt)
001 = Herstellungstestkonfiguration
010 = Atmung AUS, A/D-Eingang geerdet
011 = Atmung AUS, A/D-Direkteingangsmodus
100 = Atmung EIN, Kalibrierung EIN, 32 KHz
101 = Atmung EIN, Kalibrierung EIN, 64 KHz
110 = Atmung EIN, Kalibrierung AUS, 32 KHz
111 = Atmung EIN, Kalibrierung AUS, 64 KHz
1 Bit Parität, 2 Bits nicht verwendet
ANHANG 3

SYSTEMSTEUERBITS

5 Bit für die Anzahl von 16-Bit-Ausgangsworten
00000 = 2 (voreingestellt)
00001 = gleich wie 00000
00010 = gleich wie 00000
00011 = 3
...
11110 = 30
3 Bit für Datentaktfrequenz (unter der Annahme eines Systemtakts = 4.096 MHz)
000 = 32 KHz (voreingestellt)
001 = 64 KHz
010 = 128 KHz
011 = 256 KHz
100 = 512 KHz
101 = 1,024 MHz
110 = 2,048 MHz
111 = 4,096 MHz
3 Bit für A/D-Umwandlungsrate (und Auflösung)
000 = 250 Umwandlungen/sek (14-Bit) (voreingestellt)
001 = 500 Umwandlungen/sek (13-Bit)
010 = 1.000 Umwandlungen/sek (12-Bit)
011 = 2.000 Umwandlungen/sek (11-Bit)
100 = 4.000 Umwandlungen/sek (10-Bit)
101 = 8.000 Umwandlungen/sek (9-Bit)
110 = gleich wie 101
111 = gleich wie 101
1 Bit für Chopper-Takt EIN/AUS
2 Bit für Chopper-Zustand, wenn AUS
0 = Chopper-Takt ist EIN
1 = verwende Zustandssteuerbits
00 = CHOP1 = tief, CHOP2 = hoch
01 = CHOP1 = tief, CHOP2 = hoch
10 = CHOP1 = hoch, CHOP2 = tief
11 = CHOP1 = hoch, CHOP2 = hoch
1 Paritätsbit, 3 Bit nicht verwendet
ANHANG 4

Claims

1. Ein Analog/Digital-Wandler mit einem Differenz-Integrationsverstärker mit einem ersten und einem zweiten Verstärkereingang, einer Schaltung mit geschalteten Kondensatoren für Präzisionswiderstände, wobei die Schaltung mit geschalteten Kondensatoren folgende Merkmale aufweist:

Differenzeingänge, die ein erstes (1100) und ein zweites (1102) Eingangssignal empfangen;

einen ersten (1108) und einen zweiten (1110) Kondensator, von denen jeder einen ersten Kondensatoranschluß und einen zweiten Kondensatoranschluß aufweist;

eine erste Schalteinrichtung (1104, 1106) zum Verbinden der ersten Kondensatoranschlüsse mit den Differenzempfangseingängen; und

eine zweite Schalteinrichtung (1112, 1114) zum Verbinden der zweiten Kondensatoranschlüsse mit den Verstärkereingängen oder mit Masse;

dadurch gekennzeichnet, daß der Wandler ferner folgende Merkmale aufweist:

eine Einrichtung zum Liefern eines ersten, eines zweiten und eines dritten Taktsignals;

wobei eine ansteigende Flanke des zweiten Taktsignals einer abfallenden Flanke des dritten Taktsignals folgt, und wobei eine abfallende Flanke des zweiten Taktsignals einer ansteigenden Flanke des dritten Taktsignals vorhergeht; und

wobei eine ansteigende Flanke des ersten Taktsignals der ansteigenden Flanke des zweiten Taktsignals folgt, und wobei eine abfallende Flanke des ersten Taktsignals der abfallenden Flanke des zweiten Taktsignals vorhergeht;

wobei die erste Schalteinrichtung (1104, 1106) den ersten Anschluß des ersten (1108) und des zweiten (1110) Kondensators wie folgt verbindet:

mit dem ersten (1100) bzw. dem zweiten (1102) Eingangssignal, wenn das zweite Taktsignal logisch "wahr" ist; und

mit dem zweiten (1102) bzw. dem ersten (1100) Eingangssignal, wenn das zweite Taktsignal logisch "falsch" ist; und

wobei die zweite Schalteinrichtung (1112, 1114) den zweiten Anschluß des ersten und des zweiten Kondensators wie folgt verbindet:

mit einer analogen Masse, wenn das erste Taktsignal logisch "wahr" ist; und

mit dem ersten bzw. zweiten Verstärkereingang, wenn das dritte Taktsignal logisch "wahr" ist; und

schwebend, wenn das erste und das dritte Taktsignal logisch "falsch" sind.

2. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch 1, die ferner folgende Merkmale aufweist:

eine Einrichtung, die ein erstes, ein zweites und ein drittes komplementäres Taktsignal (Φ1', Φ2', Φ3') liefert, von denen jedes ein logisches Komplement des er sten, des zweiten bzw. des dritten Taktsignals (Φ1, Φ2, Φ3) ist;

eine Mehrzahl von Transistorschaltern (1210, 1212), von denen jeder einen ersten und einen zweiten Schaltsignalanschluß und einen ersten und einen zweiten Steuersignalanschluß aufweist;

eine Mehrzahl von Blindtransistorpaaren (1214, 1216), von denen jedes einen Blindsignalanschluß und einen ersten und einen zweiten Blindsteueranschluß aufweist;

wobei die zweite Schalteinrichtung (1112, 1114) ferner einen ersten und einen zweiten Drei-Stellungs-Schalter (1112, 1114) aufweist;

wobei der erste Drei-Stellungs-Schalter (1112) folgende Merkmale aufweist:

einen ersten und einen zweiten Transistorschalter (1210, 1212) in der Mehrzahl von Transistorschaltern und ein erstes und ein zweites Blindtransistorpaar (1214, 1216) in der Mehrzahl von Blindtransistorpaaren, wenn für sowohl den ersten als auch den zweiten Transistorschalter (1210, 1212) der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des ersten Kondensators (1108) und mit dem Blindsignalanschluß des ersten Blindtransistorpaars (1214) verbunden ist, der zweite Schaltsignalanschluß mit dem ersten Verstärkereingang und mit dem Blindsignalanschluß des zweiten Blindtransistorpaars (1214) verbunden ist, der erste Schaltsteueranschluß mit dem dritten Taktsignal (Φ3) und mit dem zweiten Blindsteueranschluß des ersten und des zweiten Blindtransistorpaars (1214, 1216) verbunden ist, und der zweite Schaltsteueranschluß mit dem dritten komplementären Taktsignal (Φ3') und mit dem ersten Blindsteueranschluß des ersten und des zweiten Blindtransistorpaars (1214, 1216) verbunden ist;

einen dritten und einen vierten Transistorschalter in der Mehrzahl von Transistorschaltern und ein drittes und ein viertes Blindtransistorpaar in der Mehrzahl von Blindtransistorpaaren, wobei für sowohl den dritten als auch den vierten Transistorschalter der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des ersten Kondensators und mit dem Blindsignalanschluß des dritten Blindtransistorpaars verbunden ist, der zweite Schaltsignalanschluß mit Masse und dem Blindsignalanschluß des vierten Blindtransistorpaars verbunden ist, der erste Schaltsteueranschluß mit dem ersten Taktsignal (Φ1) und mit dem zweiten Blindsteueranschluß des dritten und des vierten Blindtransistorpaars verbunden ist, und der zweite Schaltsteueranschluß mit dem ersten komplementären Taktsignal (Φ1') und mit dem ersten Blindsteueranschluß des dritten und des vierten Blindtransistorpaars verbunden ist;

wobei der zweite Drei-Stellungs-Schalter (1114) folgende Merkmale aufweist:

einen fünften und einen sechsten Transistorschalter aus der Mehrzahl von Transistorschaltern und ein fünftes und ein sechstes Blindtransistorpaar aus der Mehrzahl von Blindtransistorpaaren, wobei sowohl für den fünften als auch den sechsten Transistorschalter der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des zweiten Kondensators (1110) und mit dem Blindsignalanschluß des fünften Blindtransistorpaars verbunden ist, der zweite Schaltsignalanschluß mit Masse und mit dem Blindsignalanschluß des sechsten Blindtransistorpaars verbunden ist, der erste Schaltsteueranschluß mit dem ersten Taktsignal (Φ1) und mit dem zweiten Blindsteueranschluß des fünften und des sechsten Blindtransistorpaars verbunden ist, und der zweite Schaltsteueranschluß mit dem ersten komplementären Taktsignal (Φ1') und mit dem ersten Blindsteueranschluß des fünften und des sech sten Blindtransistorpaars verbunden ist; und

einem siebten und einem achten Transistorschalter in der Mehrzahl von Transistorschaltern und einem siebten und einem achten Blindtransistorpaar in der Mehrzahl von Blindtransistorpaaren, wobei sowohl für den siebten als auch den achten Transistorschalter der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des zweiten Kondensators (1110) und mit dem Blindsignalanschluß des siebten Blindtransistorpaars verbunden ist, der zweite Schaltsignalanschluß mit dem zweiten Verstärkereingang und mit dem Blindsignalanschluß des achten Blindtransistorpaars verbunden ist, der erste Schaltsteueranschluß mit dem dritten Taktsignal (Φ3) und mit dem zweiten Blindsteueranschluß des siebten und des achten Blindtransistorpaars verbunden ist, und der zweite Schaltsteueranschluß mit dem dritten komplementären Taktsignal (Φ3') und mit dem ersten Blindsteueranschluß des siebten und des achten Blindtransistorpaars verbunden ist.

3. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch 2, bei der das erste, das zweite und das dritte Taktsignal ferner folgendes Merkmal aufweisen;

eine finite Totzeit zwischen der steigenden Flanke des zweiten Taktsignals (Φ2) und der fallenden Flanke des dritten Taktsignals (Φ3), zwischen der fallenden Flanke des zweiten Taktsignals (Φ2) und einer steigenden Flanke des dritten Taktsignals (Φ3), zwischen der steigenden Flanke des ersten Taktsignals (Φ1) und der steigenden Flanke des zweiten Taktsignals (Φ2) und zwischen der fallenden Flanke des ersten Taktsignals (Φ1) und der fallenden Flanke des zweiten Taktsignals (Φ2), wobei die finite Totzeit ausreicht, um eine im wesentlichen vollständige Ladungsstabilisierung in jedem der Transistorschalter (1210, 1212) in der Mehrzahl von Transistorschaltern und in jedem der Blindtransistorpaare (1214, 1216) in der Mehrzahl von Blindtransistorpaaren zu ermöglichen.

4. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch 3, bei der jeder Transistorschalter (1210, 1212) in der Mehrzahl von Transistorschaltern folgende Merkmale aufweist:

einen Schalt-PMOS-Transistor mit einem Source-Anschluß, einem Gate-Anschluß und einem Drain-Anschluß;

einen Schalt-NMOS-Transistor, mit einem Source-Anschluß, einem Gate-Anschluß und einem Drain-Anschluß;

wobei der erste Schaltsignalanschluß mit dem SourceAnschluß des Schalt-PMOS-Transistors und mit dem DrainAnschluß des Schalt-NMOS-Transistors verbunden ist, der zweite Schaltsignalanschluß mit dem Source-Anschluß des Schalt-NMOS-Transistors und mit dem Drain-Anschluß des Schalt-PMOS-Transistors verbunden ist, der erste Schaltsteueranschluß mit dem Gate-Anschluß des Schalt-NMOS- Transistors verbunden ist, und der zweite Schaltsteueranschluß mit dem Gate-Anschluß des Schalt-PMOS-Transistors verbunden ist.

5. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch 4, bei der jedes Blindtransistorpaar (1214, 1216) in der Mehrzahl von Blindtransistorpaaren folgende Merkmale aufweist:

einen Blind-PMOS-Transistor mit einem Source-Anschluß, einem Gate-Anschluß und einem Drain-Anschluß; und

einen Blind-NMOS-Transistor mit einem Source-Anschluß, einem Gate-Anschluß und einem Drain-Anschluß,

wobei der Blindsignalanschluß mit dem Source-Anschluß und dem Drain-Anschluß des Blind-NMOS-Transistors und mit dem Source-Anschluß und dem Drain-Anschluß des Blind-PMOS-Transistors verbunden ist, der erste Blindsteueranschluß mit dem Gate-Anschluß des Blind-NMOS- Transistors verbunden ist und der zweite Blindsteueranschluß mit dem Gate-Anschluß des Blind-PMOS-Transistors verbunden ist.

6. Eine Schaltung mit geschalteten Kondensatoren nazh Anspruch 1, die ferner folgende Merkmale aufweist:

eine Einrichtung, die ein erstes, ein zweites und ein drittes komplementäres Taktsignal (Φ1', Φ2', Φ3') liefert, von denen jedes ein logisches Komplement des ersten, des zweiten bzw. des dritten Taktsignals (Φ1, Φ2, Φ3) ist;

eine Mehrzahl von Transistorschaltern (1200/1202, 1204/1206, 1210,1212), von denen jeder einen ersten und einen zweiten Schaltsignalanschluß und einen ersten und zweiten Schaltsteueranschluß aufweist;

wobei die erste Schalteinrichtung (1104, 1106) ferner folgende Merkmale aufweist:

einen ersten Transistorschalter (1200/1202) in der Mehrzahl von Transistorschaltern, bei dem der erste Schaltsignalanschluß mit dem ersten Eingangssignal (1100) verbunden ist, der zweite Schaltsignalanschluß mit dem ersten Kondensatoranschluß des ersten Kondensators (1108) verbunden ist, der erste Schaltsteueranschluß mit dem zweiten Taktsignal (Φ2) verbunden ist und der zweite Schaltsteueranschluß mit dem zweiten komplementären Taktsignal (Φ2') verbunden ist;

einen zweiten Transistorschalter (1204/1206) in der Mehrzahl von Transistorschaltern, bei dem der erste Schaltsignalanschluß mit dem zweiten Eingangssignal (1102) verbunden ist, der zweite Schaltsignalanschluß mit dem ersten Kondensatoranschluß des ersten Kondensators (1108) verbunden ist, der erste Schaltsteueranschluß mit dem zweiten komplementären Taktsignal (Φ2') verbunden ist, und der zweite Schaltsteueranschluß mit dem zweiten Taktsignal (Φ2) verbunden ist;

einen dritten Transistor, der die Mehrzahl von Transistorschaltern schaltet, bei dem der erste Schaltsignalanschluß mit dem ersten Eingangssignal (1100) verbunden ist, der zweite Schaltsignalanschluß mit dem ersten Kondensatoranschluß des zweiten Kondensators (1110) verbunden ist, der erste Schaltsteueranschluß mit dem zweiten komplementären Taktsignal (Φ2') verbunden ist, und der zweite Schaltsteueranschluß mit dem zweiten Taktsignal (Φ2) verbunden ist; und

einen vierten Transistorschalter in der Mehrzahl von Transistorschaltern, bei dem der erste Schaltsignalanschluß mit dem zweiten Eingangssignal (1202) verbunden ist, der zweite Schaltsignalanschluß mit dem ersten Kondensatoranschluß des zweiten Kondensators (1110) verbunden ist, der erste Schaltsteueranschluß mit dem zweiten Taktsignal (Φ2) verbunden ist, und der zweite Schaltsteueranschluß mit dem zweiten komplementären Taktsignal (Φ2') verbunden ist.

7. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch 6, bei der die zweite Schalteinrichtung ferner folgende Merkmale aufweist:

einen ersten und einen zweiten Drei-Stellungs-Schalter (1112, 1114);

wobei der erste Drei-Stellungs-Schalter (1112) folgende Merkmale aufweist:

einen fünften und einen sechsten Transistorschalter (1210, 1212) in der Mehrzahl von Transistorschaltern und ein erstes und ein zweites Blindtransistorpaar (1214, 1216) in der Mehrzahl von Blindtransistorpaaren, wobei für sowohl den fünften als auch den sechsten Transistorschalter der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des ersten Kondensators (1108) und mit dem Blindsignalanschluß des ersten Blindtransistorpaars (1214) verbunden ist, der zweite Schaltsignalanschluß mit dem ersten Verstärkereingang und mit dem Blindsignalanschluß des zweiten Blindtransistorpaars (1216) verbunden ist, der erste Schaltsteueranschluß mit dem dritten Taktsignal (Φ3) und mit dem zweiten Blindsteueranschluß des ersten und des zweiten Blindtransistorpaars verbunden ist, und der zweite Schaltsteueranschluß mit dem dritten komplementären Taktsignal (Φ3') und mit dem ersten Blindsteueranschluß des ersten und des zweiten Blindtransistorpaars (1214, 1216) verbunden ist;

einen siebten und einen achten Transistorschalter in der Mehrzahl von Transistorschaltern und ein drittes und ein viertes Blindtransistorpaar in der Mehrzahl von Blindtransistorpaaren, wobei sowohl für den siebten als auch den achten Transistorschalter der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des ersten Kondensators (1108) und mit dem Blindsignalanschluß des dritten Blindtransistorpaars verbunden ist, der zweite Schaltsignalanschluß mit Masse und mit dem Blindsignalanschluß des dritten Blindtransistorpaars verbunden ist, der erste Schaltsteueranschluß mit dem ersten Taktsignal (II) und mit dem zweiten Blindsteueranschluß des dritten und des vierten Blindtransistorpaars verbunden ist, und der zweite Schaltsteueranschluß mit dem ersten komplementären Taktsignal (Φ1') und dem ersten Blindsteueranschluß des dritten und des vierten Blindtransistorpaars verbunden ist;

wobei der zweite Drei-Stellungs-Schalter (1114) folgende Merkmale aufweist:

einen neunten und einen zehnten Transistorschalter aus der Mehrzahl von Transistorschaltern und ein fünftes und ein sechstes Blindtransistorpaar aus der Mehrzahl von Blindtransistorpaaren, wobei sowohl für den neunten als auch den zehnten Transistorschalter der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des zweiten Kondensators (1110) und mit dem Blindsignalanschluß des fünften Blindtransistorpaars verbunden ist, der zweite Schaltsignalanschluß mit Masse und mit dem Blindsignalanschluß des sechsten Blindtransistorpaars verbunden ist, der erste Schaltsteueranschluß mit dem ersten Taktsignal (Φ1) und mit dem zweiten Blindsteueranschluß des fünften und des sechsten Blindtransistorpaars verbunden ist, und der zweite Schaltsteueranschluß mit dem ersten komplementären Taktsignal (Φ1') und mit dem ersten Blindsteueranschluß des fünften und des sechsten Blindtransistorpaars verbunden ist; und

einen elften und einen zwölften Transistorschalter in der Mehrzahl von Transistorschaltern und ein siebtes und ein achtes Blindtransistorpaar in der Mehrzahl von Blindtransistorpaaren, wobei sowohl für den elften als auch den zwölften Transistorschalter der erste Schaltsignalanschluß mit dem zweiten Kondensatoranschluß des zweiten Kondensators (1110) und mit dem Blindsignalanschluß des siebten Blindtransistorpaars verbunden ist, der zweite Schaltsignalanschluß mit dem zweiten Verstärkereingang und mit dem Blindsignalanschluß des achten Blindtransistorpaars verbunden ist, der erste Schaltsteueranschluß mit dem dritten Taktsignal (Φ3) und mit dem zweiten Blindsteueranschluß des siebten und des achten Blindtransistorpaars verbunden ist, und der zweite Schaltsteueranschluß mit dem dritten komplementären Taktsignal (Φ3') und mit dem zweiten Blindsteueranschluß des siebten und des achten Blindtransistorpaars verbunden ist.

8. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch 7, bei der das erste, das zweite und das dritte Taktsignal ferner folgendes Merkmal aufweisen:

eine finite Totzeit zwischen der steigenden Flanken des zweiten Taktsignals und der fallenden Flanke des dritten Taktsignals (Φ3), zwischen der fallenden Flanke des zweiten Taktsignals (Φ2) und einer steigenden Flanke des dritten Taktsignals (Φ3), zwischen der steigenden Flanke des ersten Taktsignals (Φ1) und der steigenden Flanke des zweiten Taktsignals (Φ2) und zwischen der fallenden Flanke des ersten Taktsignals (Φ1) und der fallenden Flanke des zweiten Taktsignals (Φ2), wobei die finite Totzeit ausreicht, um eine im wesentlichen vollständige Ladungsstabilisierung in jedem der Transistorschalter in der Mehrzahl von Transistorschaltern und in jedem der Blindtransistorpaare in der Mehrzahl von Blindtransistorpaaren zu ermöglichen.

9. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch 8, bei der jeder Transistorschalter in der Mehrzahl von Transistorschaltern (1200/1202, 1204/1206, 1210, 1212) folgende Merkmale aufweist:

einen Schalt-PMOS-Transistor mit einem Source-Anschluß, einem Gate-Anschluß und einem Drain-Anschluß; und

einen Schalt-NMOS-Transistor mit einem Source-Anschluß, einem Gate-Anschluß und einem Drain-Anschluß;

10. Eine Schaltung mit geschalteten Kondensatoren nach Anspruch-9, bei der jedes Blindtransistorpaar in der Mehrzahl von Blindtransistorpaaren (1212, 1214) folgende Merkmale aufweist:

einem Blind-NMOS-Transistor mit einem Source-Anschluß, einem Gate-Anschluß und einem Drain-Anschluß,

wobei der Blindsignalanschluß mit dem Source-Anschluß und dem Drain-Anschluß des Blind-NMOS-Transistors und mit dem Source-Anschluß und dem Drain-Anschluß des Blind-PMOS-Transistors verbunden ist, der erste Blindsteueranschluß mit dem Gate-Anschluß des Blind-NMOS- Transistors verbunden ist, und der zweite Blindsteueranschluß mit dem Gate-Anschluß des Blind-PMOS-Transistors verbunden ist.