JP5453226B2 - チョッパ増幅とデジタル変換の複合回路 - Google Patents
チョッパ増幅とデジタル変換の複合回路 Download PDFInfo
- Publication number
- JP5453226B2 JP5453226B2 JP2010270121A JP2010270121A JP5453226B2 JP 5453226 B2 JP5453226 B2 JP 5453226B2 JP 2010270121 A JP2010270121 A JP 2010270121A JP 2010270121 A JP2010270121 A JP 2010270121A JP 5453226 B2 JP5453226 B2 JP 5453226B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- output
- superimposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、入力電圧をチョッパ増幅し、増幅後電圧をデジタル値に変換する複合回路に関する。
デジタル値に変換する回路は、チョッパアンプが出力する重畳電圧に含まれている増幅後電圧Vsをデジタル値に変換する必要がある。
そこで、チョッパアンプとデジタル変換回路の間に、チョッパアンプが出力する重畳電圧から増幅後電圧Vsを取出し、取出された増幅後電圧Vsをデジタル変換回路に送る回路が必要とされる
特許文献1の技術では、チョッパ増幅した一対の出力電圧をクロススイッチで復元し、復元した電圧を平均化回路で平均化し、平均化した電圧をA/D変換器でデジタル値に変換する。クロススイッチと平均化回路には制御回路からクロック信号を送る。
チョッパアンプ4は、電圧を入力し、増幅後電圧(Vs)とオフセット電圧(Δ)のうちの一方の電圧の符号を所定時間毎に反転させて重畳した重畳電圧(V1)を出力する。実際には、基準電圧(Vag)まで重畳していることも多い。ここでいう重畳電圧は、少なくとも増幅後電圧(Vs)とオフセット電圧(Δ)が重畳しているものをいい、さらに基準電圧(Vag)まで重畳していることがある。
アナログ電圧生成回路14は、カウンタ回路10に記憶されているカウンタ値をアナログ電圧に変換したアナログ電圧(Vd)を出力する。
伝達回路6は、重畳電圧(V1)とアナログ電圧(Vd)を入力し、2種類の電圧(第1出力電圧(VI),第2出力電圧(VII))を出力する。第1出力電圧(VI)と第2出力電圧(VII))の差は、増幅後電圧(Vs)とアナログ電圧(Vd)の差に比例している。
比較回路8は、第1出力電圧(VI)と第2出力電圧(VII)を入力し、第1出力電圧(VI)と第2出力電圧(VII)の比較結果に基づいて、カウンタ値をアップさせる信号とダウンさせる信号のいずれかを選択してカウンタ回路10に出力する。
従来の技術では、伝達回路に相当するクロススイッチと平均化回路には、アナログ電圧(Vd)が入力されず、平均化回路の出力電圧をアナログ電圧(Vd)と比較してデジタル化していた。
この違いが回路構成に与える影響は大きい。本発明によると回路構成が簡単化される。本発明では、デジタル化に必要な処理を無駄なく直接的に実施する回路構成とすることができる。従来の方式、すなわち反転する電圧を含むチョッパアンプの出力電圧から増幅後電圧(Vs)を取出す段階と、デジタル化する段階に分けていた従来の回路構成に対して、本発明では、同一の回路が両方の処理に寄与する回路構成とする。それによって、入力電圧をチョッパ増幅し、増幅後電圧をデジタル値に変換する複合回路の構成が大幅に簡単化される。
あるいは、第1出力電圧(VI)が(Vs−Vd)を含み、第2出力電圧(VII)が(Vd−Vs)を含むものであってもよい。この場合にも、2種類の電圧(VI,VII)の差は、増幅後電圧(Vs)とアナログ電圧(Vd)の差(Vs−Vd)に比例する。このときにも、第1出力電圧(VI)と第2出力電圧(VII)にオフセット電圧(Δ)が含まれていてもよい。第1出力電圧(VI)と第2出力電圧(VII)に含まれているオフセット電圧(Δ)が同一符号であれば、第1出力電圧(VI)と第2出力電圧(VII)を比較する際に、オフセット電圧(Δ)の影響が除去される。あるいは伝達回路自体がオフセット電圧(Δ)の影響を除去し、オフセット電圧(Δ)を含まない(Vs−Vd)と(Vd−Vs)を出力するものであってもよい。
第1出力電圧(VI)と第2出力電圧(VII)の両者にオフセット電圧(Δ)が同一符号で含まれていれば、第1出力電圧(VI)と第2出力電圧(VII)を比較する際に、オフセット電圧(Δ)の影響が除去される。比較回路は、増幅後電圧(Vs)を含む第1出力電圧(VI)とアナログ電圧(Vd)を含む第2出力電圧(VII)を比較し、増幅後電圧(Vs)がアナログ電圧(Vd)よりも大きければカウンタ値をアップさせ、増幅後電圧(Vs)がアナログ電圧(Vd)よりも小さければカウンタ値をダウンさせる。カウンタ値は増幅後電圧(Vs)の増減に追従して増減する。カウンタ値は、増幅後電圧(Vs)をデジタル化した値に更新される。
この場合、伝達回路が出力する第1出力電圧(VI)は、反転前のオフセット電圧(+Δ)を反転した電圧(−Δ)を含み、伝達回路が出力する第2出力電圧(VII)は、反転後のオフセット電圧(−Δ)を含むものとなる。第1出力電圧(VI)と第2出力電圧(VII)の双方にオフセット電圧(Δ)が同一符号で含まれることになり、比較回路で比較する際に、オフセット電圧(Δ)の影響が除去される。
上記によっても、比較回路で第1出力電圧(VI)と第2出力電圧(VII)を比較する際にオフセット電圧(Δ)の影響が除去され、増幅後電圧(Vs)とアナログ電圧(Vd)の大小関係に対応する比較結果が得られる。
この場合、伝達回路が出力する第1出力電圧(VI)と第2出力電圧(VII)の各々は、反転前のオフセット電圧(+Δ)を反転後のオフセット電圧(−Δ)で相殺することによって、オフセット電圧(Δ)の影響を除去した電圧となる。
この場合、伝達回路が出力する第1出力電圧(VI)は増幅後電圧(Vs)を含む電圧となり、第2出力電圧(VII)はアナログ電圧(Vd)を含む電圧となり、両者が同一符合で含まれることになる。そのために、比較回路によって、増幅後電圧(Vs)とアナログ電圧(Vd)の大小関係に対応する比較結果を得ることができる。
この場合、伝達回路が出力する第1出力電圧(VI)はアナログ電圧(Vd)から増幅後電圧(Vs)を減じた値に比例する電圧を含み、第2出力電圧(VII)は増幅後電圧(Vs)からアナログ電圧(Vd)を減じた値に比例する電圧を含むものとなる。そのため、比較回路によって、増幅後電圧(Vs)とアナログ電圧(Vd)の大小関係に対応する比較結果を得ることができる。
また伝達回路は、チョッパアンプの出力電圧に含まれている所定時間毎に反転する電圧の処理と、増幅後電圧(Vs)とアナログ電圧(Vd)の大小関係を比較するのに必要な電圧に変換する処理の双方に兼用され、全体の回路構成が簡単化される。本発明によると、簡単な回路構成で、入力電圧をチョッパ増幅し、増幅後電圧をデジタル値に変換する複合回路を実現することができる。
(特長1) センサが2種類のセンサ電圧を出力する。2種類のセンサ電圧の差が検出値に比例する。
(特長2) チョッパアンプは2種類のセンサ電圧を入力し、その差を増幅した増幅後電圧を含む1種類の電圧を出力する。
(特長3) チョッパアンプは、特長2の増幅後電圧にオフセット電圧と基準電圧が重畳した電圧を出力する。増幅後電圧とオフセット電圧の一方の符合は、所定時間毎に反転する。
(特長4) チョッパアンプは、2種類のセンサ電圧を入力し、2種類の電圧を出力する。出力電圧の各々は、増幅後電圧にオフセット電圧と基準電圧が重畳した電圧である。増幅後電圧とオフセット電圧の一方の符合は、所定時間毎に反転する。
チョッパアンプ4は、端子2から電圧を入力し、増幅後電圧(Vs)とオフセット電圧(Δ)が重畳した電圧を、伝達回路6に出力する。チョッパアンプ4は、1入力・1出力のこともあれば、2入力・1出力のこともあれば、2入力・2出力のこともある。1入力・1出力の場合、入力する電圧自体が意味を持っており、その入力電圧を増幅した増幅後電圧(Vs)にオフセット電圧(Δ)が重畳した電圧を出力する。2入力・1出力の場合、差の値が意味を持っている2種類の電圧を入力し、その差を増幅した増幅後電圧(Vs)にオフセット電圧(Δ)が重畳した電圧を出力する。2入力・2出力の場合、差の値が意味を持っている2種類の電圧を入力し、2種類の電圧を出力する。2種類の出力電圧の各々は、2種類の入力電圧の差を増幅した増幅後電圧(Vs)にオフセット電圧(Δ)が重畳した電圧である。
チョッパアンプ4は、1出力タイプであっても2出力タイプであっても、増幅後電圧(Vs)とオフセット電圧(Δ)のうちの一方の電圧の符号を所定時間毎に反転させて重畳した重畳電圧(V1)を出力する。
本明細書で、増幅後電圧(Vs)とオフセット電圧(Δ)が重畳した重畳電圧という場合、増幅後電圧(Vs)とオフセット電圧(Δ)のみが重畳した電圧のみならず、増幅後電圧(Vs)とオフセット電圧(Δ)に加えて基準電圧(Vag)まで重畳した電圧をも含む。
アナログ電圧生成回路14は、カウンタ回路10に記憶されているカウンタ値をアナログ電圧に変換したアナログ電圧(Vd)を出力する。アナログ電圧(Vd)は、カウンタ回路10が記憶している増幅後電圧(Vs)ということになる。
比較回路8で、現に入力している増幅後電圧(Vs)とカウンタ回路10が記憶している増幅後電圧(Vs)を比較し、前者が後者よりも大きければカウンタ値をアップさせ、前者が後者よりも小さければカウンタ値をダウンさせれば、現に入力している増幅後電圧(Vs)とカウンタ回路10が記憶している増幅後電圧(Vs)が一致することになる。本実施例では、増幅後電圧(Vs)の変化速度よりも高速度で上記処理を繰り返すことから、増幅後電圧(Vs)が変動しても、現に入力している増幅後電圧(Vs)とカウンタ回路10が記憶している増幅後電圧(Vs)が一致する関係が維持される。
なお本実施例では、比較回路8では、現に入力している増幅後電圧(Vs)とカウンタ回路10が記憶している増幅後電圧(Vs)を直接的には比較しない。両者を直接的に比較する従来の方式によると、チョッパアンプ4が出力する重畳電圧(V1)から増幅後電圧(Vs)を取出す回路が大型化してしまうからである。
1)重畳電圧に含まれている所定時間毎に反転する電圧の影響を除去し、
2)現に入力している増幅後電圧とカウンタ回路が記憶している増幅後電圧の大小関係を示す2種類の電圧を出力する。
そのために、本実施例の伝達回路6は、両者の差が増幅後電圧(Vs)とアナログ電圧(Vd)の差に比例する2種類の電圧(VI, VII)を出力する。重畳電圧(V1)には増幅後電圧(Vs)とオフセット電圧(Δ)のうちの一方の電圧の符号を所定時間毎に反転させた電圧が含まれており、反転の影響を加味しないと、両者の差が増幅後電圧(Vs)とアナログ電圧(Vd)の差に比例する2種類の電圧(VI, VII)を出力することができない。伝達回路6は、アナログ電圧(Vd)を入力して処理するために、重畳電圧(V1)から増幅後電圧(Vs)を抽出し、それをアナログ電圧(Vd)と比較する場合に比して、回路構成が簡単化されている。
図2に示すように、実施例1では、チョッパアンプ4aが2入力1出力タイプであり、重畳電圧(V1a)に含まれているオフセット電圧(Δ)が所定時間毎に反転する。
図2に図示されていないセンサが、2種類の電圧VspとVsmを出力する。その差が、センサで検出した検出値に比例する。即ち、2種類の電圧VspとVsmの差が意味を持っている。
チョッパアンプ4aは、端子2aから第1センサ電圧Vspを入力し、端子2bから第2センサ電圧Vsmを入力し、第1センサ電圧と第2センサ電圧Vsmの差を増幅した電圧(増幅後電圧)Vsを含む電圧を出力する。チョッパアンプ4aの増幅率がGであり、基準電圧がVagであれば、増幅後電圧Vsは、Vs=G×(Vsp-Vsm)+Vagとなる。基準電圧Vagは一定値に維持される。
チョッパアンプ4aは、増幅後電圧Vsにオフセット電圧Δが重畳した重畳電圧V1aを出力する。チョッパアンプ4aには第1クロック信号φ1が入力し、φ1=0の間はチョッパアンプ4aがプラスのオフセット電圧(+Δ)を含む電圧を出力し、φ1=1の間はチョッパアンプ4aがマイナスのオフセット電圧(―Δ)を含む電圧を出力する。チョッパアンプ4aは、増幅後電圧(Vs)に、所定時間毎に反転するオフセット電圧を重畳した重畳電圧(V1a)を出力する。なお、第1クロック信号φ1は、増幅後電圧Vsの変化速度に対してはるかに高周波であり、第1クロック信号φ1の1周期の間では増幅後電圧Vsが一定であるとすることができる。オフセット電圧Δの値は、チョッパアンプ4aによって決まり、チョッパアンプ4aの作動温度や経年変化に伴って変動する。オフセット電圧Δの値をあらかじめ求めておき、あらかじめ求めておいた値でオフセット電圧Δの影響を相殺することはできない。ただし、オフセット電圧Δの値が短時間の内に変動することなく、反転前のオフセット電圧(+Δ)の絶対値と、反転後のオフセット電圧(―Δ)の絶対値は等しい。
上記で説明した重畳電圧V1aは、増幅後電圧Vs(G×(Vsp-Vsm)+Vag)に所定時間毎に反転するオフセット電圧が重畳した重畳電圧である。これに対して、G×(Vsp-Vsm)の値を増幅後電圧Vsと扱うことも可能である。この場合、重畳電圧V1aは、増幅後電圧Vs(G×(Vsp-Vsm))に基準電圧(Vag)とオフセット電圧(Δ)が重畳した重畳電圧であるということができる。この場合、増幅後電圧Vsと基準電圧(Vag)は反転しないのに対し、オフセット電圧は反転する。
基準電圧を含むものを増幅後電圧としてもよいし、基準電圧を含まないものを増幅後電圧としてもよい。両者は、増幅後電圧の大きさの基準が相違するだけであり、意味するところは同一である。
また、センサがVsp-Vsmに比例する1種類のセンサ電圧を出力する場合には、1入力1出力タイプのチョッパアンプを用いる。この場合のチョッパアンプは、G×センサ電圧+Vagに等しい増幅後電圧Vsに、オフセット電圧が重畳した電圧を出力する。その他は、2入力1出力タイプの場合と同じである。この場合も、G×センサ電圧を増幅後電圧とし、それに基準電圧とオフセット電圧が重畳した重畳電圧が、チョッパアンプ4aから出力されるとしてもよい。
伝達回路6aは、第1クロック信号φ1が1か0かによって、接続端子を切り換える半導体スイッチと、第2クロック信号φ2が1か0かによって、接続端子を切り換える半導体スイッチを備えている。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、上側のコンデンサ(第1コンデンサC1)の左側に重畳電圧V1a(φ1=0)が印加され、第1コンデンサC1の右側に基準電圧(Vag)が印加される。左側に印加される重畳電圧V1a(φ1=0)の値は、Vs+Δである。第1コンデンサC1には、Vs+Δ―Vagに比例した量の電荷が帯電する。第1コンデンサC1の容量は、後記する第2コンデンサC2の容量に等しい。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第1コンデンサC1に電荷が保存され、基準電圧(Vag)と非反転入力端子を接続するスイッチがオフとなった後も、非反転入力端子の電圧は基準電圧(Vag)に維持される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第1コンデンサの左側にアナログ電圧(Vd)が印加される。第1コンデンサに帯電している電荷量は保存され、第1コンデンサの電極間電圧はそれ以前の値を維持する。その結果、比較回路8の非反転入力端子の電圧は、アナログ電圧(Vd)−(V1a(φ1=0)−基準電圧(Vag))となる。第1クロック信号φ1が1である期間の非反転入力端子の電圧に、第1クロック信号φ1が0であった期間の重畳電圧V1a(φ1=0)が影響を与える。V1a(φ1=0)=Vs+Δであり、第1クロック信号φ1が1である期間の非反転入力端子の電圧は、アナログ電圧(Vd)−Vs−Δ+基準電圧(Vag)となる。反転前のオフセット電圧(+Δ)を反転した電圧(−Δ)を含む電圧が非反転入力端子に入力される。
カウンタ回路10は、第1クロック信号φ1が1から0に反転する時にカウンタ値を更新する。第1クロック信号φ1が1であるときに比較回路8で得られる比較結果に基づいてカウンタ値を増大または減少させる。カウンタ値の増大または減少を決定するときの比較回路8の非反転入力端子に印加されている電圧(第1出力電圧VI)は、アナログ電圧(Vd)−増幅後電圧(Vs)+反転させたオフセット電圧(−Δ)+基準電圧(Vag)である。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、下側のコンデンサ(第2コンデンサC2)の左側にアナログ電圧(Vd)が印加され、第2コンデンサC2の右側に基準電圧(Vag)が印加される。第2コンデンサC2には、Vd−Vagに比例した量の電荷が帯電する。前記したように、第1コンデンサC1と第2コンデンサC2の容量は同じである。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第2コンデンサに電荷が保存され、基準電圧(Vag)と反転入力端子を接続するスイッチがオフとなった後も、反転入力端子の電圧は基準電圧(Vag)に維持される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第2コンデンサの左側に重畳電圧V1a(φ1=1)が印加される。左側に印加される重畳電圧V1a(φ1=1)の値は、増幅後電圧(Vs)−オフセット電圧(Δ)である。第2コンデンサに帯電している電荷量は保存され、第2コンデンサの電極間電圧は、それ以前の値から変化しない。その結果、反転入力端子の電圧は、V1a(φ1=1)−(アナログ電圧(Vd)−基準電圧(Vag))となる。V1a(φ1=1)=Vs−Δである。第1クロック信号φ1が1である期間の反転入力端子の電圧は、増幅後電圧(Vs)+反転後のオフセット電圧(−Δ)−アナログ電圧(Vd)+基準電圧(Vag)となる。
カウンタ値の増大または減少を決定するときの比較回路8の反転入力端子に印加されている電圧は、増幅後電圧(Vs)−アナログ電圧(Vd)+反転後のオフセット電圧(−Δ)+基準電圧(Vag)である。
伝達回路6aの第1出力電圧(VI)、すなわち比較回路8の非反転入力端子電圧は、図2の(d)に示すように、アナログ電圧(Vd)−増幅後電圧(Vs)+反転前のオフセット電圧を反転された電圧(−Δ)+基準電圧(Vag)である。
伝達回路6aの第2出力電圧(VII)、すなわち比較回路8の反転入力端子電圧は、(d)に示すように、増幅後電圧(Vs)−アナログ電圧(Vd)+反転後のオフセット電圧(−Δ)+基準電圧(Vag)である。
両者には、同一符号のオフセット電圧(Δ)が含まれており、その差を比較する際に、オフセット電圧(Δ)が影響を及ぼすことがない。同様に、両者に、同一符号の基準電圧(Vag)が含まれており、その差を比較する際に、基準電圧(Vag)が影響を及ぼすことがない。両者の差は、アナログ電圧(Vd)−増幅後電圧(Vs)に比例した値となる。比較回路8は、アナログ電圧(Vd)−増幅後電圧(Vs)の正負を比較する。即ち、比較回路8は、アナログ電圧(Vd)と増幅後電圧(Vs)の大小を比較する。比較回路8は、アナログ電圧(Vd)が増幅後電圧(Vs)よりも大きければ、カウンタ回路10にカウンタ値を減少させる指示を送る。比較回路8は、アナログ電圧(Vd)が増幅後電圧(Vs)よりも小さければ、カウンタ回路10にカウンタ値を増大させる指示を送る。カウンタ回路10は、第1クロック信号φ1が1から0に反転する時に、比較回路8がダウン指示を送っていればカウンタ値を減少させる。即ち、カウンタ値が現在の増幅後電圧(Vs)よりも大きければ、カウンタ値を減少させて現在の増幅度電圧(Vs)に近づける。カウンタ回路10は、第1クロック信号φ1が1から0に反転する時に、比較回路8がアップ指示を送っていればカウンタ値を増大させる。即ち、カウンタ値が現在の増幅後電圧(Vs)よりも小さければ、カウンタ値を増大させて現在の増幅度電圧(Vs)に近づける。第1クロック信号φ1が1から0に反転するタイミングは、増幅度電圧(Vs)が変化するよりも速い速度で繰り返えされる。そのために、カウンタ値が増幅度電圧(Vs)に常に追従するように更新される。
図3に示すように、実施例2では、チョッパアンプ4bが2入力2出力タイプであり、各々の重畳電圧(V1p, V1m)に含まれているオフセット電圧(Δ)に比例する電圧(Δ/2)が、所定時間毎に反転する。以下では第1実施例と相違する点のみを説明し、重複説明を省略する。第3実施例以降についても同様である。
図3に図示されているように、チョッパアンプ4bは、端子2aから第1センサ電圧Vspを入力し、端子2bから第2センサ電圧Vsmを入力し、2種類の電圧V1p,V1mを出力する。
チョッパアンプ4bの増幅率がGであるとし、基準電圧がVagとあるとし、オフセット電圧がΔであるとし、G×(Vsp−Vsm)+Vagが増幅後電圧Vsであるとすると、第1出力電圧V1pと第2出力電圧V1mの値は、図3の(c)に示したものとなる。図3のφ1は第1クロック信号であり、(b)に示すように所定時間毎に0と1の間で反転する。
第1出力電圧V1pは、第1クロック信号がφ1=0の間は、プラスのオフセット電圧に比例する電圧(+Δ/2)を含む電圧を出力し、φ1=1の間は、マイナスのオフセット電圧に比例する電圧(―Δ/2)を含む電圧を出力する。
第2出力電圧V1mは、第1クロック信号がφ1=0の間は、マイナスのオフセット電圧に比例する電圧(―Δ/2)を含む電圧を出力し、φ1=1の間は、プラスのオフセット電圧に比例する電圧(+Δ/2)を含む電圧を出力する。
第1出力電圧V1pも第2出力電圧V1mも、所定時間毎に反転するオフセット電圧に比例する電圧(Δ/2)を含んでいる。それに対して、第1出力電圧V1pに含まれている増幅後電圧Vsの符号は、第1クロック信号φ1の値に無関係に一定であり、第2出力電圧V1mに含まれている増幅後電圧Vsの符号も、第1クロック信号φ1の値に無関係に一定である。
チョッパアンプ4bは、増幅後電圧Vsに比例する電圧(Vs/2)に、オフセット電圧Δに比例する電圧(Δ/2)が重畳した第1重畳電圧V1pと第2重畳電圧V1mを出力する。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、第3コンデンサC3の左側に第1重畳電圧V1p(φ1=0)が印加され、第3コンデンサC3の右側に基準電圧(Vag)が印加される。また第4コンデンサC4の左側に基準電圧Vagが印加され、第4コンデンサC4の右側に基準電圧(Vag)が印加される。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第3コンデンサC3と第4コンデンサC4の電荷が保存される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第3コンデンサC3の左側に第2重畳電圧V1m(φ1=1)が印加され、第4コンデンサC4の左側にアナログ電圧Vdが印加される。第3コンデンサC3と第4コンデンサC4の電荷が保存される。この結果、φ1が1の時の第1出力電圧(VI)は、図3の(d)に示すものとなる。反転前の第1重畳電圧V1p(φ1=0)に含まれていた+Δ/2と反転後の第2重畳電圧V1m(φ1=1)に含まれていた+Δ/2が相殺され、φ1が1の時の第1出力電圧(VI)にはオフセット電圧が含まれていない。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、第5コンデンサC5の左側に第2重畳電圧V1m(φ1=0)が印加され、第5コンデンサC5の右側に基準電圧(Vag)が印加される。また第6コンデンサC6の左側にアナログ電圧Vdが印加され、第6コンデンサC6の右側に基準電圧(Vag)が印加される。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第5コンデンサC5と第6コンデンサC6の電荷が保存される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第5コンデンサC5の左側に第1重畳電圧V1p(φ1=1)が印加され、第6コンデンサC4の左側に基準電圧Vagが印加される。第5コンデンサC5と第6コンデンサC6の電荷が保存される。この結果、φ1が1の時の第2出力電圧(VII)は、図3の(d)に示すものとなる。反転前の第2重畳電圧V1m(φ1=0)に含まれていた−Δ/2と反転後の第1重畳電圧V1p(φ1=1)に含まれていた−Δ/2が相殺され、φ1が1の時の第2出力電圧(VII)にはオフセット電圧が含まれていない。
伝達回路6bの第1出力電圧(VI)、すなわち比較回路8の非反転入力端子電圧は、基準電圧(Vag)+アナログ電圧に比例する電圧(Vd/2)−増幅後電圧に比例する電圧(Vs/2)である。アナログ電圧から増幅後電圧を減じた電圧に比例する電圧(Vd−Vs)/2を含んでいるといってもよい。
伝達回路6bの第2出力電圧(VII)、すなわち比較回路8の反転入力端子の電圧は、基準電圧(Vag)−アナログ電圧に比例する電圧(Vd/2)+増幅後電圧に比例する電圧(Vs/2)である。増幅後電圧からアナログ電圧を減じた電圧に比例する電圧(Vs−Vd)/2を含んでいるといってもよい。
両者には、同一符号の基準電圧(Vag)が含まれており、その差を比較する際に、基準電圧(Vag)が影響を及ぼすことがない。両者の差は、アナログ電圧(Vd)−増幅後電圧(Vs)に比例した値となる。比較回路8は、アナログ電圧(Vd)−増幅後電圧(Vs)の正負を比較する。即ち比較回路8は、アナログ電圧(Vd)と増幅後電圧(Vs)の大小を比較する。それによって、第1実施例と同様に、カウンタ回路10のカウンタ値を増幅後電圧Vsの変化に追従させることができる。
図4に示すように、実施例3では、チョッパアンプ4cが2入力1出力タイプである。
チョッパアンプ4cと図示しないセンサの間にクロススイッチ3が挿入されている。クロススイッチ3には第1クロック信号φ1が入力しており、第1クロック信号φ1が1の間は、第1センサ電圧Vspがチョッパアンプ4cの上側の端子に入力し、第2センサ電圧Vsmがチョッパアンプ4cの下側の端子に入力する。第1クロック信号φ1が0の間は、第1センサ電圧Vspがチョッパアンプ4cの下側の端子に入力し、第2センサ電圧Vsmがチョッパアンプ4cの上側の端子に入力する。
チョッパアンプ4cの増幅率がGであるとし、基準電圧がVagとあるとし、オフセット電圧がΔであるとし、G×(Vsp−Vsm)+Vagが増幅後電圧Vsであるとすると、チョッパアンプ4cの出力電圧V1bは、図4の(c)に示したものとなる。
重畳電圧V1bは、第1クロック信号がφ1=0の間は、プラスの増幅後電圧(+Vs)を含み、φ1=1の間は、マイナスの増幅後電圧(―Vs)を含んでいる。第1クロック信号がφ1=0の間は、マイナスの基準電圧(―Vag)が重畳し、第1クロック信号がφ1=1の間は、プラスの基準電圧(+ag)が重畳している。重畳電圧V1bには、オフセット電圧(Δ)と基準電圧(Vag)も重畳している。オフセット電圧(Δ)と基準電圧(Vag)は、第1クロック信号φ1が1か0かに無関係に、常時に+の符号で重畳している。
チョッパアンプ4cは、所定時間毎に反転する増幅後電圧Vsを含む重畳電圧V1bを出出力する。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、第7コンデンサC7の左側に重畳電圧V1b(φ1=0)が印加され、第8コンデンサC8の左側に基準電圧(Vag)が印加される。また第7コンデンサC7の右側と第8コンデンサC8の右側に基準電圧Vagが印加される。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第7コンデンサC7と第8コンデンサC8の電荷が保存される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第7コンデンサC7の左側に重畳電圧V1b(φ1=1)が印加され、第8コンデンサC8の左側に基準電圧Vagが印加される。第7コンデンサC7と第8コンデンサC8の電荷が保存される。この結果、φ1が1の時の第1出力電圧(VI)は、図4の(d)に示すものとなる。重畳電圧V1bに含まれていたオフセット電圧Δが相殺され、φ1が1の時の第1出力電圧(VI)にはオフセット電圧が含まれていない。また、マイナスの増幅後電圧Vsとプラスの基準電圧Vagが含まれている。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、第9コンデンサC9の左側にアナログ電圧Vdが印加され、第9コンデンサC9の右側に基準電圧(Vag)が印加される。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第9コンデンサC9の電荷が保存される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第9コンデンサC9の左側に基準電圧Vagが印加され、第9コンデンサC9の電荷が保存される。この結果、φ1が1の時の第2出力電圧(VII)は、図4の(d)に示すものとなる。重畳電圧V1bに含まれていたオフセット電圧Δが相殺され、φ1が1の時の第2出力電圧(VII)にはオフセット電圧が含まれていない。また、マイナスのアナログ電圧Vdとプラスの基準電圧Vagが含まれている。第1出力電圧(VI)と第2出力電圧(VII)に含まれている基準電圧Vagは同一符号で同一の大きさである。第1出力電圧(VI)と第2出力電圧(VII)を比較する際に、基準電圧Vagが影響することはない。第1出力電圧(VI)に含まれている増幅後電圧Vsの符号と、第2出力電圧(VII)に含まれているアナログ電圧Vdの符号は同一である。
伝達回路6cの第1出力電圧(VI)と第2出力電圧(VII)の差は、(Vs−Vd)に等しい。比較回路8は、増幅後電圧(Vs)−アナログ電圧(Vd)の正負を比較する。即ち比較回路8は、アナログ電圧(Vd)と増幅後電圧(Vs)の大小を比較する。それによって、第1実施例と同様に、カウンタ回路10のカウンタ値を増幅後電圧Vsの変化に追従させることができる。
図5に示すように、伝達回路6d内に、アナログ電圧生成回路を組み込むことできる。カウンタ回路10は、4ビットのメモリであり、例えば(0)は、最下位ビットを示し、0または1である。例えば(3)は、最上位ビットを示し、0または1である。
比較回路8の反転入力端子は、第2クロック信号φ2=1の間、基準電圧Vagに接続され、第2クロック信号φ2=0の間、基準電圧Vagからフローティングされる。
比較回路8の反転入力端子には、図示するように、5個のコンデンサが並列に接続されている。各々のコンデンサの容量は図示の関係にある。
第1クロック信号φ1=0の間、最下段のコンデンサの左側は接地されている。第1クロック信号φ1=1の間、最下段のコンデンサの左側は基準電位Vagとされる。
4ビットのメモリであるカウンタ回路10の、例えば最上位ビット(3)が0であれば、対応するコンデンサの左側は接地され、1であれば、対応するコンデンサの左側は基準電位に接地される。各ビットについても同様である。
この回路の場合、(φ1=0、φ2=1)から(φ1=0、φ2=0)を経て(φ1=1、φ2=0)の状態に変化すると、各ビットの重みに対応する容量のコンデンサに対する充電の有無が各ビットの状態によって切り換えられることから、4ビットのメモリであるカウンタ回路10に記憶されているデジタル値に比例するアナログ電圧が、比較回路8の反転入力端子に印加される。
この回路の場合、アナログ電圧生成回路が伝達回路6d内に形成されている。
図6に示すように、実施例4では、チョッパアンプ4dが2入力2出力タイプである。
チョッパアンプ4dと図示しないセンサの間にクロススイッチ3が挿入されている。クロススイッチ3には第1クロック信号φ1が入力しており、第1クロック信号φ1が1の間は、第1センサ電圧Vspがチョッパアンプ4dの上側の端子に入力し、第2センサ電圧Vsmがチョッパアンプ4dの下側の端子に入力する。第1クロック信号φ1が0の間は、第1センサ電圧Vspがチョッパアンプ4dの下側の端子に入力し、第2センサ電圧Vsmがチョッパアンプ4dの上側の端子に入力する。
チョッパアンプ4dの増幅率がGであるとし、基準電圧がVagとあるとし、オフセット電圧がΔであるとし、G×(Vsp-Vsm)+Vagが増幅後電圧Vsであるとすると、チョッパアンプ4dの第1出力電圧V1cと第2出力電圧V1dは、図6の(c)に示したものとなる。
第1重畳電圧V1cは、第1クロック信号がφ1=0の間は、プラスの増幅後電圧(+Vs)を含み、φ1=1の間は、マイナスの増幅後電圧(―Vs)を含んでいる。第1クロック信号がφ1=0の間は、マイナスの基準電圧(―Vag)が重畳し、第1クロック信号がφ1=1の間は、プラスの基準電圧(+ag)が重畳している。第1出力電圧V1cには、オフセット電圧(Δ)と基準電圧(Vag)も重畳している。オフセット電圧(Δ)と基準電圧(Vag)は、第1クロック信号φ1が1か0かに無関係に、常時に+の符号で重畳している。
チョッパアンプ4dは、所定時間毎に反転する増幅後電圧Vsを含む第1重畳電圧V1cを出力する。
第2重畳電圧V1dは、第1クロック信号がφ1=0の間は、マイナスの増幅後電圧(−Vs)を含み、φ1=1の間は、プラスの増幅後電圧(+Vs)を含んでいる。第1クロック信号がφ1=0の間は、プラスの基準電圧(+Vag)が重畳し、第1クロック信号がφ1=1の間は、マイナスの基準電圧(−Vag)が重畳している。第2出力電圧V1dには、オフセット電圧(Δ)と基準電圧(Vag)も重畳している。オフセット電圧(Δ)と基準電圧(Vag)は、第1クロック信号φ1が1か0かに無関係に、常時に同じ符号で重畳している。
チョッパアンプ4dは、所定時間毎に反転する増幅後電圧Vsを含む第2重畳電圧V1dを出力する。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、第10コンデンサC10の左側に第1重畳電圧V1c(φ1=0)が印加され、第11コンデンサC11の左側に基準電圧(Vag)が印加される。また第10コンデンサC10の右側と第11コンデンサC11の右側に基準電圧Vagが印加される。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第10コンデンサC10と第11コンデンサC11の電荷が保存される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第10コンデンサC10の左側に第1重畳電圧V1c(φ1=1)が印加され、第11コンデンサC11の左側にアナログ電圧Vdが印加される。第10コンデンサC10と第11コンデンサC11の電荷が保存される。この結果、φ1が1の時の第1出力電圧(VI)は、図6の(d)に示すものとなる。第1重畳電圧V1cに含まれていたオフセット電圧Δが相殺され、φ1が1の時の第1出力電圧(VI)にはオフセット電圧が含まれていない。また、マイナスの増幅後電圧VsとプラスのアナログVdが含まれている。すなわち、アナログVdから増幅後電圧Vsを減じた電圧が含まれている。
(第1クロック信号φ1が0であり、第2クロック信号φ2が1である期間)
この場合、第12コンデンサC12の左側に第2重畳電圧V1d(φ1=0)が印加され、第13コンデンサC13の左側にアナログ電圧Vdが印加され、第12コンデンサC12と第13コンデンサC13の右側に基準電圧(Vag)が印加される。
(第1クロック信号φ1が0であり、第2クロック信号φ2も0である期間)。
この期間では、第12コンデンサC12と第13コンデンサC13の電荷が保存される。
(第1クロック信号φ1が1であり、第2クロック信号φ2が0である期間)
この場合、第12コンデンサC12の左側に第2重畳電圧V1d(φ1=1)が印加され、第12コンデンサC12の左側に基準電圧(Vag)が印加される。第12コンデンサC12と第13コンデンサ13の電荷が保存される。この結果、φ1が1の時の第2出力電圧(VII)は、図6の(d)に示すものとなる。第2重畳電圧V1dに含まれていたオフセット電圧Δが相殺され、φ1が1の時の第2出力電圧(VII)にはオフセット電圧が含まれていない。また、マイナスのアナログ電圧Vdとプラスの増幅後電圧Vsが含まれている。すなわち、増幅後電圧VsからアナログVdを減じた電圧が含まれている。
第1出力電圧(VI)と第2出力電圧(VII)に含まれている基準電圧Vagは同一符号で同一の大きさである。第1出力電圧(VI)と第2出力電圧(VII)を比較する際に、基準電圧Vagが影響することはない。また、第1出力電圧(VI)には、アナログVdから増幅後電圧Vsを減じた電圧が含まれており、第2出力電圧(VII)には、増幅後電圧VsからアナログVdを減じた電圧が含まれている。
伝達回路6eの第1出力電圧(VI)と第2出力電圧(VII)の差は、(Vd−Vs)に等しい。比較回路8は、アナログ電圧(Vd)−増幅後電圧(Vs)の正負を比較する。即ち比較回路8は、アナログ電圧(Vd)と増幅後電圧(Vs)の大小を比較する。それによって、第1実施例と同様に、カウンタ回路10のカウンタ値を増幅後電圧Vsの変化に追従させることができる。
また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで例示である。例えば、比較回路8とカウンタ回路10の間に、ノイズ除去回路を挿入してもよい。特願2007−171710号の明細書と図面に開示されている回路でノイズ除去フィルタを構成することができる。そうした付加を加えることによって、例えば外乱に対する抵抗力を高め、デジタル値の信頼性を高めることもできる。
3:クロススイッチ
4:チョッパアンプ
6:伝達回路
8:比較回路
10:カウンタ回路
12:デジタル値出力端子
14:アナログ電圧生成回路
Vs:増幅後電圧
Vag:基準電圧
Δ:オフセット電圧
V1:重畳電圧
VI:第1出力電圧
VII:第2出力電圧
Claims (7)
- チョッパアンプと伝達回路と比較回路とカウンタ回路とアナログ電圧生成回路を備えており、電圧をチョッパ増幅し、増幅後電圧をデジタル値に変換する回路であり、
チョッパアンプは、電圧を入力し、所定時間毎に反転するオフセット電圧(Δ)に増幅後電圧(Vs)が重畳した重畳電圧(V1)を出力し、
アナログ電圧生成回路は、カウンタ回路に記憶されているカウンタ値をアナログ電圧に変換したアナログ電圧(Vd)を出力し、
伝達回路は、重畳電圧(V1)とアナログ電圧(Vd)を入力し、両者の差が増幅後電圧(Vs)とアナログ電圧(Vd)の差に比例する2種類の電圧(第1出力電圧(VI),第2出力電圧(VII))であって反転前のオフセット電圧(+Δ)を反転した電圧(−Δ)を含む第1出力電圧(VI)と、反転後のオフセット電圧(−Δ)を含む第2出力電圧(VII)を出力し、
比較回路は、第1出力電圧(VI)と第2出力電圧(VII)を入力し、第1出力電圧(VI)と第2出力電圧(VII)の比較結果に基づいて、カウンタ値をアップさせる信号とダウンさせる信号のいずれかを選択してカウンタ回路に出力する
ことを特徴とするチョッパ増幅とデジタル変換の複合回路。 - 伝達回路が、
比較回路の一方の入力端子に接続されている第1コンデンサと、
比較回路の他方の入力端子に接続されている第2コンデンサと、
第1切換回路を備えており、
第1切換回路が、増幅後電圧(Vs)に反転前のオフセット電圧(+Δ)が重畳した重畳電圧(反転前重畳電圧V1)が第1コンデンサに印加され、アナログ電圧(Vd)が第2コンデンサに印加されている状態と、アナログ電圧(Vd)が第1コンデンサに印加され、増幅後電圧(Vs)に反転後のオフセット電圧(−Δ)が重畳した重畳電圧(反転後重畳電圧V1)が第2コンデンサに印加されている状態を、交互に切り換える
ことを特徴とする請求項1に記載の複合回路。 - チョッパアンプと伝達回路と比較回路とカウンタ回路とアナログ電圧生成回路を備えており、電圧をチョッパ増幅し、増幅後電圧をデジタル値に変換する回路であり、
チョッパアンプは、電圧を入力し、所定時間毎に反転するオフセット電圧(Δ)に増幅後電圧(Vs)が重畳した2種類の重畳電圧(第1重畳電圧(V1p),第2重畳電圧(V1m))を出力し、
アナログ電圧生成回路は、カウンタ回路に記憶されているカウンタ値をアナログ電圧に変換したアナログ電圧(Vd)を出力し、
伝達回路は、
比較回路の一方の入力端子に並列に接続されている第3コンデンサと第4コンデンサと、
比較回路の他方の入力端子に並列に接続されている第5コンデンサと第6コンデンサと、
第2切換回路を備えており、
第2切換回路が、第1重畳電圧(V1p)が第3コンデンサに印加され、基準電圧(Vag)が第4コンデンサに印加され、第2重畳電圧(V1m)が第5コンデンサに印加され、アナログ電圧(Vd)が第6コンデンサに印加されている状態と、第2重畳電圧(V1m)が第3コンデンサに印加され、アナログ電圧(Vd)が第4コンデンサに印加され、第1重畳電圧(V1p)が第5コンデンサに印加され、基準電圧(Vag)が第6コンデンサに印加されている状態を交互に切り換え、
比較回路は、第3コンデンサと第4コンデンサが出力する第1出力電圧(VI)と第5コンデンサと第6コンデンサが出力する第2出力電圧(VII)を入力し、第1出力電圧(VI)と第2出力電圧(VII)の比較結果に基づいて、カウンタ値をアップさせる信号とダウンさせる信号のいずれかを選択してカウンタ回路に出力する
ことを特徴とするチョッパ増幅とデジタル変換の複合回路。 - チョッパアンプと伝達回路と比較回路とカウンタ回路とアナログ電圧生成回路を備えており、電圧をチョッパ増幅し、増幅後電圧をデジタル値に変換する回路であり、
チョッパアンプは、電圧を入力し、所定時間毎に反転する増幅後電圧(Vs)にオフセット電圧(Δ)が重畳した重畳電圧(V1b)を出力し、
アナログ電圧生成回路は、カウンタ回路に記憶されているカウンタ値をアナログ電圧に変換したアナログ電圧(Vd)を出力し、
伝達回路は、重畳電圧(V1b)とアナログ電圧(Vd)を入力し、両者の差が増幅後電圧(Vs)とアナログ電圧(Vd)の差に比例する2種類の電圧(第1出力電圧(VI),第2出力電圧(VII))を出力し、
比較回路は、第1出力電圧(VI)と第2出力電圧(VII)を入力し、第1出力電圧(VI)と第2出力電圧(VII)の比較結果に基づいて、カウンタ値をアップさせる信号とダウンさせる信号のいずれかを選択してカウンタ回路に出力するものであり、
前記伝達回路が出力する第1出力電圧(VI)が、増幅後電圧(Vs)に比例する電圧を含み、
前記伝達回路が出力する第2出力電圧(VII)が、アナログ電圧(Vd)に比例する電圧を含むことを特徴とするチョッパ増幅とデジタル変換の複合回路。 - 伝達回路が、
比較回路の一方の入力端子に並列に接続されている第7コンデンサと第8コンデンサと
比較回路の他方の入力端子に接続されている第9コンデンサと、
第3切換回路を備えており、
第3切換回路が、重畳電圧(V1b)が第7コンデンサに印加され、基準電圧(Vag)が第8コンデンサに印加され、アナログ電圧(Vd)が第9コンデンサに印加されている状態と、重畳電圧(V1b)が第7コンデンサに印加され、基準電圧(Vag)が第8コンデンサに印加され、基準電圧(Vag)が第9コンデンサに印加されている状態を、交互に切り換える
ことを特徴とする請求項4に記載の複合回路。 - チョッパアンプと伝達回路と比較回路とカウンタ回路とアナログ電圧生成回路を備えており、電圧をチョッパ増幅し、増幅後電圧をデジタル値に変換する回路であり、
チョッパアンプは、電圧を入力し、所定時間毎に反転する増幅後電圧(Vs)にオフセット電圧(Δ)が重畳した2種類の重畳電圧(V1c,V1d)を出力し、
アナログ電圧生成回路は、カウンタ回路に記憶されているカウンタ値をアナログ電圧に変換したアナログ電圧(Vd)を出力し、
伝達回路は、2種類の重畳電圧(V1c,V1d)とアナログ電圧(Vd)を入力し、両者の差が増幅後電圧(Vs)とアナログ電圧(Vd)の差に比例する2種類の電圧(第1出力電圧(VI),第2出力電圧(VII))を出力し、
比較回路は、第1出力電圧(VI)と第2出力電圧(VII)を入力し、第1出力電圧(VI)と第2出力電圧(VII)の比較結果に基づいて、カウンタ値をアップさせる信号とダウンさせる信号のいずれかを選択してカウンタ回路に出力するものであり、
前記伝達回路が出力する第1出力電圧(VI)が、アナログ電圧(Vd)から増幅後電圧(Vs)を減じた値に比例する電圧を含み、
前記伝達回路が出力する第2出力電圧(VII)が、増幅後電圧(Vs)からアナログ電圧(Vd)を減じた値に比例する電圧を含むことを特徴とするチョッパ増幅とデジタル変換の複合回路。 - 伝達回路が、
比較回路の一方の入力端子に並列に接続されている第10コンデンサと第11コンデンサと、
比較回路の他方の入力端子に並列に接続されている第12コンデンサと第13コンデンサと、
第4切換回路を備えており、
第4切換回路が、第1重畳電圧(V1c)が第10コンデンサに印加され、基準電圧(Vag)が第11コンデンサに印加され、第2重畳電圧(V1d)が第12コンデンサに印加され、アナログ電圧(Vd)が第13コンデンサに印加されている状態と、第1重畳電圧(V1c)が第10コンデンサに印加され、アナログ電圧(Vd)が第11コンデンサに印加され、第2重畳電圧(V1d)が第12コンデンサに印加され、基準電圧(Vag)が第13コンデンサに印加されている状態を、交互に切り換える
ことを特徴とする請求項6に記載の複合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270121A JP5453226B2 (ja) | 2010-12-03 | 2010-12-03 | チョッパ増幅とデジタル変換の複合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270121A JP5453226B2 (ja) | 2010-12-03 | 2010-12-03 | チョッパ増幅とデジタル変換の複合回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012120082A JP2012120082A (ja) | 2012-06-21 |
JP5453226B2 true JP5453226B2 (ja) | 2014-03-26 |
Family
ID=46502402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270121A Expired - Fee Related JP5453226B2 (ja) | 2010-12-03 | 2010-12-03 | チョッパ増幅とデジタル変換の複合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5453226B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5321554A (en) * | 1976-08-12 | 1978-02-28 | Chino Works Ltd | Amplifier |
JPH02130131U (ja) * | 1989-04-03 | 1990-10-26 | ||
EP0571075B1 (en) * | 1992-04-30 | 1999-07-21 | Hewlett-Packard Company | Analog to digital converter with autoranging offset |
JPH095436A (ja) * | 1995-06-21 | 1997-01-10 | Nissan Motor Co Ltd | 受光センサ |
JP2000357968A (ja) * | 1999-06-16 | 2000-12-26 | Fuji Electric Co Ltd | A/d変換器およびd/a変換器 |
US7385443B1 (en) * | 2007-01-31 | 2008-06-10 | Medtronic, Inc. | Chopper-stabilized instrumentation amplifier |
-
2010
- 2010-12-03 JP JP2010270121A patent/JP5453226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012120082A (ja) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5108449B2 (ja) | 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法 | |
US10788380B2 (en) | Apparatus for detecting capacitance, electronic device and apparatus for detecting force | |
EP2677661A1 (en) | A/d converter, image sensor device, and method of generating digital signal from analog signal | |
CN103391100A (zh) | 新型高通斩波Delta-Sigma模数转换器 | |
JP3616353B2 (ja) | 電圧比較回路 | |
JP5453226B2 (ja) | チョッパ増幅とデジタル変換の複合回路 | |
CN111414092A (zh) | 噪声消除电路及其运作方法 | |
JP2015141076A (ja) | Cv変換回路 | |
JP2008164297A (ja) | 電流センサおよび電流センサのオフセット除去方法 | |
JP2013088382A (ja) | 静電容量検出回路、およびタッチセンサの信号処理回路 | |
US8456337B1 (en) | System to interface analog-to-digital converters to inputs with arbitrary common-modes | |
JPH0595284A (ja) | アナログ/デイジタル変換回路 | |
JP5287785B2 (ja) | 静電容量式物理量センサ回路 | |
JP5853940B2 (ja) | 信号処理回路 | |
WO2016017702A1 (ja) | 積分回路及びad変換器 | |
JP2009055587A (ja) | 可変ゲイン増幅器およびd/a変換器 | |
JP5457990B2 (ja) | スイッチトキャパシタ回路 | |
JP2005303427A (ja) | 増幅回路 | |
US10566984B2 (en) | Signal processing circuit | |
JP2004194201A (ja) | 集積回路及びa/d変換回路 | |
JP2004347493A (ja) | 異常検出機能を持つ静電容量式センサ装置 | |
JP2019149762A (ja) | 逐次比較型ad変換器およびセンサ装置 | |
US20220252650A1 (en) | Readout circuit for a sensor system and sensor system | |
CN102393215A (zh) | 非隔离式正余弦旋转变压器的位置检测电路 | |
JP2008157688A (ja) | 電流センサおよび電流センサのオフセット除去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5453226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |