CN113078907B - 多级开关电容电路和其操作方法 - Google Patents
多级开关电容电路和其操作方法 Download PDFInfo
- Publication number
- CN113078907B CN113078907B CN202010008763.6A CN202010008763A CN113078907B CN 113078907 B CN113078907 B CN 113078907B CN 202010008763 A CN202010008763 A CN 202010008763A CN 113078907 B CN113078907 B CN 113078907B
- Authority
- CN
- China
- Prior art keywords
- stage
- capacitor
- operation stage
- detection signal
- operational
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 105
- 238000005070 sampling Methods 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
Abstract
本申请公开多级开关电容电路和其操作方法。多级开关电容电路包括依序级联的第一运算级、第二运算级和第三运算级，每一运算级操作于取样阶段或保持阶段，并且产生指示保持阶段是否结束检测信号。多级开关电容电路的操作方法包含：当第一运算级的检测信号指示第一运算级的保持阶段已结束，且第三运算级的检测信号指示第三运算级的保持阶段已结束时，控制第二运算级操作于保持阶段。
Description
技术领域
本申请是关于开关电容(switched capacitor)电路，尤其是关于基于零交越(zero crossing)或基于比较器的开关电容电路。
背景技术
常规的基于零交越或比较器的开关电容电路包含多个级联的运算级，这些运算级根据系统频率操作于取样阶段(sample phase)或保持阶段(hold phase)。当这些运算级的其中一个运算级(以下简称目标运算级)操作于取样阶段时，电连接该目标运算级的运算级操作于保持阶段，而当该目标运算级操作于保持阶段时，电连接该目标运算级的运算级操作于取样阶段。然而，因为此类开关电容电路是根据系统频率操作，所以缺乏操作弹性。举例来说，受限于固定时间长度的取样阶段和保持阶段，目标运算级的输出电压可能无法在保持阶段结束前到达稳定状态，导致下一运算级的取样电压错误。此类错误可能起因于制程、电压和温度的变化，造成原本所设计的取样阶段和/或保持阶段的长度较实际所需的取样阶段和/或保持阶段的长度短。
发明内容
鉴于现有技术的不足，本申请的目的在于提供一种高准确性的开关电容电路。
本申请公开一种开关电容电路，包含依序级联的第一运算级、第二运算级和第三运算级，每一运算级产生检测信号。第一运算级、第二运算级和第三运算级各包含输入端、输出端、第一电容、第二电容、电压准位检测电路、多个开关、电流源以及控制电路。第一电容具有第一端和第二端。第二电容具有第三端和第四端。电压准位检测电路用来检测第一电容的第二端的电压和第二电容的第四端的电压，以产生电流源控制信号和检测信号，且检测信号指示第一电容的第二端的电压和第二电容的第四端的电压与参考电压实质上相等。多个开关耦接第一电容、第二电容、输入端、输出端和电压准位检测电路。电流源耦接输出端，用来根据电流源控制信号提供电流至输出端，或从输出端抽取电流。控制电路耦接该些开关，用来根据第一运算级的检测信号、第二运算级的检测信号，和/或第三运算级的检测信号控制该些开关。
本申请还公开一种开关电容电路的操作方法，开关电容电路包含依序级联的第一运算级、第二运算级和第三运算级，每一运算级操作于取样阶段或保持阶段，并且产生指示保持阶段是否结束的检测信号。第一运算级、第二运算级和第三运算级各包含输入端、输出端、第一电容、第二电容、电压准位检测电路、多个开关以及电流源。第一电容具有第一端和第二端。第二电容具有第三端和第四端。电压准位检测电路用来检测第一电容的第二端的电压和第二电容的第四端的电压，以产生电流源控制信号和检测信号，且检测信号指示第一电容的第二端的电压和第二电容的第四端的电压与参考电压实质上相等。多个开关耦接第一电容、第二电容、输入端、输出端和电压准位检测电路。电流源耦接输出端，用来根据电流源控制信号提供电流至输出端，或从输出端抽取电流。开关电容电路的操作方法包含：当第一运算级的检测信号指示第一运算级的保持阶段已结束，且第三运算级的检测信号指示第三运算级的保持阶段已结束时，控制第二运算级操作于保持阶段。
本申请的开关电容电路根据运算级是否已完成进而操作某一阶段，而非根据固定的系统频率进行操作。相较于传统技术，本申请的开关电容电路具有操作弹性，有效地避免制程、电压和温度的变化所引起的错误。
有关本申请的特征、实作与功效，在此结合附图所示的实施例详细说明如下。
附图说明
图1A和1B为本申请一种实施例的开关电容电路的电路图；
图2A～2D为根据本申请一种实施例的开关电容电路的操作方法的流程图；
图3为根据本申请一种实施例的时序图；
图4为根据本申请另一种实施例的时序图；以及
图5为根据本申请一种实施例的保持阶段的具体时序。
符号简单说明：
10 开关电容电路
100_n-1、100_n、100_n+1、100_n+2 运算级
C1_n、C2_n、C1_n+1、C2_n+1 电容
SWa_n、SWb_n、SWc_n、SWd_n、SWe_n、SWf_n、SWp_n、SWa_n+1、SWb_n+1、SWc_n+1、SWd_n+1、SWe_n+1、SWf_n+1、SWp_n+1 开关
110a_n、110b_n、110a_n+1、110b_n+1 电流源
120_n、120_n+1 电压准位检测电路
130_n、130_n+1 逻辑电路
140_n、140_n+1 控制电路
Ni_n、Ni_n+1 输入端
No_n、No_n+1 输出端
V_n-1、V_n、V_n+1 输出电压
Vcm、V_DAC 参考电压
F_n-1、F_n、F_n+1、F_n+2 检测信号
CS 控制信号
V' 电压
CC_n 电流源控制信号
VDD 电源电压
P、E1、E2 操作阶段
S210～S240 步骤
具体实施方式
以下说明内容的技术用语是参照本技术领域的惯用术语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本申请的公开内容包含多级开关电容电路和其操作方法。由于本申请的开关电容电路所包含的部分组件单独而言可能为已知组件，因此在不影响该装置实施例充分公开和可实施性的前提下，以下说明对于已知组件的细节将予以节略。此外，本申请的开关电容电路的操作方法可通过本申请的开关电容电路或其等效装置来执行，在不影响该方法实施例的充分公开和可实施性的前提下，以下方法中关于实施例的说明将着重于步骤内容而非硬件。
图1A和1B为本申请一种实施例的开关电容电路的电路图。开关电容电路10包含多个级联的运算级(至少包含如图所示的第n-1运算级100_n-1、第n运算级100_n、第n+1运算级100_n+1和第n+2运算级100_n+2，n为大于等于2的整数)，每一运算级包含实质上相同的电路。以下以第n运算级100_n和第n+1运算级100_n+1为例说明各运算级的操作细节。
第n运算级100_n包含电容C1_n、电容C2_n、开关SWa_n、开关SWb_n、开关SWc_n、开关SWd_n、开关SWe_n、开关SWf_n、开关SWp_n、电流源110a_n、电流源110b_n、电压准位检测电路120_n、逻辑电路130_n、控制电路140_n、输入端Ni_n，以及输出端No_n。输入端Ni_n电连接第n-1运算级100_n-1的输出端No_n-1(图未示)，且第n-1运算级100_n-1的输出电压V_n-1即是第n运算级100_n的输入电压。类似地，输出端No_n电连接第n+1运算级100_n+1的输入端Ni_n+1，且第n运算级100_n的输出电压V_n即是第n+1运算级100_n+1的输入电压。
第n+1运算级100_n+1包含电容C1_n+1、电容C2_n+1、开关SWa_n+1、开关SWb_n+1、开关SWc_n+1、开关SWd_n+1、开关SWe_n+1、开关SWf_n+1、开关SWp_n+1、电流源110a_n+1、电流源110b_n+1、电压准位检测电路120_n+1、逻辑电路130_n+1、控制电路140_n+1、输入端Ni_n+1，以及输出端No_n+1。输出端No_n+1电连接第n+2运算级100_n+2的输入端Ni_n+2(图未示的)，且第n+1运算级100_n+1的输出电压V_n+1即是第n+2运算级100_n+2的输入电压。
电容C1_n的第一端通过开关SWa_n耦接输入端Ni_n，或是通过开关SWf_n耦接输出端No_n；电容C1_n的第二端通过开关SWc_n耦接参考电压Vcm，或是通过开关SWe_n耦接电压准位检测电路120_n。电容C2_n的第一端通过开关SWb_n耦接输入端Ni_n，或是通过开关SWd_n耦接参考电压V_DAC；电容C2_n的第二端通过开关SWc_n耦接参考电压Vcm，或是通过开关SWe_n耦接电压准位检测电路120_n。在一些实施例中，参考电压Vcm可以是开关电容电路10的共模电压。
控制电路140_n是根据检测信号F_n-1、检测信号F_n和检测信号F_n+1产生控制信号CS，控制信号CS可以控制第n运算级100_n的开关和第n+1运算级100_n+1的开关。检测信号F_n-1是由第n-1运算级100_n-1的电压准位检测电路(图未示)产生，检测信号F_n是由第n运算级100_n的电压准位检测电路120_n产生，检测信号F_n+1是由第n+1运算级100_n+1的电压准位检测电路120_n+1产生，以及检测信号F_n+2是由第n+2运算级100_n+2的电压准位检测电路(图未示)产生。检测信号F_n-1、检测信号F_n、检测信号F_n+1和检测信号F_n+2可以分别用来指示第n-1运算级100_n-1、第n运算级100_n、第n+1运算级100_n+1和第n+2运算级100_n+2的保持阶段是否结束。图2A～2D为根据本申请的一种实施例的开关电容电路的操作方法的流程图。以下的说明参阅图1A～1B和图2A～2D。
在第n运算级100_n的取样阶段中，开关SWa_n、开关SWb_n和开关SWc_n导通，且开关SWd_n、开关SWe_n和开关SWf_n不导通，因此电容C1_n和电容C2_n取样第n-1运算级100_n-1的输出电压V_n-1。当控制电路140_n根据检测信号F_n-1得知第n-1运算级100_n-1的保持阶段结束时(代表输出电压V_n-1已达稳定且电容C1_n和电容C2_n完成取样)，控制电路140_n控制开关SWa_n、开关SWb_n和开关SWc_n不导通，以结束第n运算级100_n的取样阶段。
当控制电路140_n根据检测信号F_n-1和检测信号F_n+1得知第n-1运算级100_n-1的保持阶段和第n+1运算级100_n+1的保持阶段都结束时，控制电路140_n同时根据检测信号F_n-1和检测信号F_n+1控制开关SWd_n、开关SWe_n和开关SWf_n导通，以使得第n运算级100_n进入保持阶段(图2A的步骤S210和其子步骤S212)，并且控制第n+1运算级100_n+1的开关SWa_n+1、开关SWb_n+1和开关SWc_n+1导通，以使得第n+1运算级100_n+1进入取样阶段(图2B的步骤S220)。
在第n运算级100_n的保持阶段中，控制电路140_n先控制开关SWp_n导通一段预设时间(以下称为预充电阶段)，以清除第n+1运算级100_n+1的电容C1_n+1和电容C2_n+1的电荷。电压准位检测电路120_n的功能在于将电容C1_n的第二端的电压(即电压V')和电容C2_n的第二端的电压(即电压V')与参考电压Vcm做比较。当电压V'与参考电压Vcm交叉(即电压V'由大于等于参考电压Vcm变为小于参考电压Vcm时，或是电压V'由小于参考电压Vcm变为大于等于参考电压Vcm)时，电压准位检测电路120_n切换电流源控制信号CC_n的电压准位。
预充电阶段结束后(即开关SWp_n变为不导通)，逻辑电路130_n根据电流源控制信号CC_n控制电流源110a_n和电流源110b_n开启或关闭。因为电源电压VDD大于参考电压Vcm，所以当预充电阶段刚结束时，电压V'大于参考电压Vcm，使得电流源控制信号CC_n为第一准位；此时逻辑电路130_n产生控制信号开启电流源110b_n和关闭电流源110a_n，以降低输出电压V_n。电压V'将随着输出电压V_n降低，直到电压V'变为小于参考电压Vcm，此时电流源控制信号CC_n由第一准位切换为第二准位(第二准位不等于第一准位)，且逻辑电路130_n产生控制信号开启电流源110a_n和关闭电流源110b_n，以增加输出电压V_n(电压V'将顺应地增加)。在一些实施例中，电流源110a_n所提供的电流小于电流源110b_n所提供的电流，使得当电压V'再次变为大于等于参考电压Vcm时(即电流源控制信号CC_n由第二准位切换回第一准位)，电压V'与参考电压Vcm相当接近或实质上相等。当电流源控制信号CC_n由第二准位切换回第一准位时，逻辑电路130_n关闭电流源110a_n和电流源110b_n。
当电压准位检测电路120_n检测到电压V'与参考电压Vcm相当接近或实质上相等时(即输出电压V_n实质上已达稳定，而电流源控制信号CC_n在保持阶段中已经过两次准位转换)，电压准位检测电路120_n改变检测信号F_n的电压准位以指示第n运算级100_n的保持阶段已结束。控制电路140_n根据检测信号F_n的准位控制开关SWd_n、开关SWe_n和开关SWf_n不导通，以结束第n运算级100_n的保持阶段(图2C的步骤S230)。当第n运算级100_n的保持阶段结束时，第n+1运算级100_n+1的控制电路140_n+1根据检测信号F_n控制开关SWa_n+1、开关SWb_n+1和开关SWc_n+1不导通，以结束第n+1运算级100_n+1的取样阶段(图2D的步骤S240)。在一些实施例中，第n+1运算级100_n+1的控制电路140_n+1根据检测信号F_n控制开关SWc_n+1不导通，再根据延迟过的检测信号F_n控制开关SWa_n+1和开关SWb_n+1不导通，以进一步确保电容C1_n+1和电容C2_n+1的取样值为正确。
图3为根据本申请一种实施例的时序图。在此示例中，当检测信号F_n由高准位转换至低准位时，代表第n运算级100_n的保持阶段开始；当检测信号F_n由低准位转换至高准位时，代表第n运算级100_n的保持阶段结束。
在时间点T1时，第n-1运算级100_n-1的保持阶段结束，此时输出电压V_n-1已实质上稳定。
在时间点T2时，第n+1运算级100_n+1的保持阶段结束。由于在时间点T2时第n-1运算级100_n-1和第n+1运算级100_n+1的保持阶段都已结束，所以控制电路140_n根据同为高准位的检测信号F_n-1和检测信号F_n+1来控制开关SWd_n、开关SWe_n和开关SWf_n导通，以使得第n运算级100_n进入保持阶段(图2A的步骤S210和其子步骤S212)，并且控制开关SWa_n+1、开关SWb_n+1和开关SWc_n+1导通，以使得第n+1运算级100_n+1进入取样阶段(图2B的步骤S220)。在时间点T2时，控制电路140_n也控制电压准位检测电路120_n将检测信号F_n重置为默认值(此例中为低准位)。
在时间点T3时，检测信号F_n由低准位转换为高准位，代表第n运算级100_n的保持阶段结束(输出电压V_n已实质上稳定)。因此，控制电路140_n根据高准位的检测信号F_n控制开关SWd_n、开关SWe_n和开关SWf_n不导通(图2C的步骤S230)。控制电路140_n+1在时间点T3控制开关SWa_n+1、开关SWb_n+1和开关SWc_n+1不导通(图2D的步骤S240)。
图4为根据本申请另一种实施例的时序图。与图3的示例相同，当检测信号F_n由高准位转换至低准位时，代表第n运算级100_n的保持阶段开始；当检测信号F_n由低准位转换至高准位时，代表第n运算级100_n的保持阶段结束。
在时间点T1时，第n+1运算级100_n+1的保持阶段结束，此时输出电压V_n+1已实质上稳定。
在时间点T2时，第n-1运算级100_n-1的保持阶段结束。由于在时间点T2时第n-1运算级100_n-1和第n+1运算级100_n+1的保持阶段均已结束，所以控制电路140_n根据同为高准位的检测信号F_n-1和检测信号F_n+1来控制开关SWd_n、开关SWe_n和开关SWf_n导通，以使得第n运算级100_n进入保持阶段(图2A的步骤S210和其子步骤S212)，并且控制开关SWa_n+1、开关SWb_n+1和开关SWc_n+1导通，以使得第n+1运算级100_n+1进入取样阶段(图2B的步骤S220)。在时间点T2时，控制电路140_n也控制电压准位检测电路120_n将检测信号F_n重置为默认值(此例中为低准位)。
需注意的是，虽然第n+1运算级100_n+1的保持阶段在时间点T1就已结束，但第n+1运算级100_n+1的取样阶段却没有在时间点T1立即开始，而是到时间点T2才开始。
在时间点T3时，检测信号F_n由低准位转换为高准位，代表第n运算级100_n的保持阶段结束(输出电压V_n已实质上稳定)。因此，控制电路140_n根据高准位的检测信号F_n控制开关SWd_n、开关SWe_n和开关SWf_n不导通(图2C的步骤S230)。控制电路140_n+1在时间点T3控制开关SWa_n+1、开关SWb_n+1和开关SWc_n+1不导通(图2D的步骤S240)。
由图3和图4可知，第n运算级100_n的取样阶段和保持阶段不是由系统频率控制，换句话说，第n运算级100_n的开关不是根据系统频率导通或不导通。第n运算级100_n的保持阶段是在相邻的运算级的保持阶段都结束后才开始，且第n运算级100_n的保持阶段是在本身的输出电压V_n实质上达到稳定后(由检测信号F_n指示)才结束。在此设计下，因为每一级的保持阶段和取样阶段的时间长度不是由系统频率的固定周期所控制，所以每一级的保持阶段和取样阶段的时间长度是非固定的，以确保每一级都有足够的时间来完成保持阶段和取样阶段。
图5为根据本申请一种实施例的保持阶段的具体时序。保持阶段包含三个子阶段：P阶段、E1阶段和E2阶段。当保持阶段开始时，控制电路140_n先控制开关SWp_n在P阶段导通预设时间(T2-T1)，接着逻辑电路130_n在E1阶段(时间T2至T3之间)控制电流源110b_n开启且电流源110a_n关闭，并且在接下来的E2阶段(时间T3至T4之间)控制电流源110a_n开启且电流源110b_n关闭。E2阶段结束后，电流源110a_n和电流源110b_n均关闭。E2阶段结束的时间点(T4)即检测信号F_n转换准位的时间点，亦是保持阶段结束的时间点。
上述的预设时间(T2-T1)与开关电容电路10中所使用的电容和晶体管的大小有关，举例来说，预设时间(T2-T1)可以设计为时间长度(T4-T1)的5％至20％。在一些实施例中，可以使用逻辑闸的延迟来制造出默认时间(T2-T1)。
在一些实施例中，电压准位检测电路120_n可以是零交越检测器与准位切换电路(准位切换电路可以由逻辑闸实作且可能包含内存电路，例如缓存器)的组合。零交越检测器根据电压V'和参考电压Vcm是否交叉来产生电流源控制信号CC_n，而准位切换电路根据电流源控制信号CC_n控制检测信号F_n切换准位。在其他实施例中，电压准位检测电路120_n可以是比较器与准位切换电路的组合。比较器的其中一个输入端接收电压V'，另一输入端接收参考电压Vcm，而输出端输出电流源控制信号CC_n。准位切换电路根据电流源控制信号CC_n控制检测信号F_n切换准位。
逻辑电路130_n和控制电路140_n可以由逻辑闸实作，在一些实施例中逻辑电路130_n和控制电路140_n可能包含由逻辑闸所构成的内存电路(例如缓存器)。控制电路140_n可能包含计数器，并且参考系统频率以决定P阶段的预设时间。本技术领域具有通常知识者可以根据前揭的内容来完成逻辑电路130_n和控制电路140_n。
在一些实施例中，图1A和图1B所示的电路适用于差动信号的其中一端，然而，只要把开关SWp_n所耦接的参考电压由电源电压VDD改为接地，图1A和图1B的电路就可应用于差动信号的另一端。在一些实施例中，差动信号的两端可以共享电压准位检测电路120_n、逻辑电路130_n以及控制电路140_n。在一些实施例中，预充电阶段结束后，逻辑电路130_n根据电流源控制信号CC_n一并控制差动信号一端对应的电流源110a_n及差动信号另一端对应的电流源110b_n；相应地，逻辑电路130_n根据电流源控制信号CC_n控制差动信号一端对应的电流源110b_n及差动信号另一端对应的电流源110a_n。
本申请的开关电容电路10可以确保取样电压正确。当本申请的开关电容电路10应用于模拟数字转换器(analog-to-digital converter,ADC)时，可以降低ADC的位错误率。可采用本申请的开关电容电路10的ADC例如是管线化模拟数字转换器(pipelined ADC，亦作pipeline ADC)，或是基于三角积分调变器(sigma-delta modulator,SDM)的ADC。
由于本技术领域普通技术人员可通过本申请所述的装置实施例的公开内容来了解本申请的方法实施例的实施细节与变化，因此，为避免赘文，在不影响该方法实施例的公开要求和可实施性的前提下，重复的说明在此予以节略。请注意，前述图标中，组件的形状、尺寸、比例以及步骤的顺序等仅为示意，是供本技术领域具有通常知识者了解本申请的用途，非用以限制本申请。
虽然本申请的实施例如上所述，然而该些实施例并非用来限定本申请，本技术领域具有通常知识者可依据本申请明示或隐含的内容对本申请的技术特征施以变化，凡此种种变化均可能属于本申请所寻求的专利保护范畴，换言之，本申请的专利保护范围须视本说明书之申请专利范围所界定者为准。
Claims (10)
1.一种开关电容电路，其中，该开关电容电路包含依序级联的第一运算级、第二运算级和第三运算级，每一运算级产生检测信号，该第一运算级、该第二运算级和该第三运算级各包含：
输入端；
输出端；
第一电容，具有第一端和第二端；
第二电容，具有第三端和第四端；
电压准位检测电路，用来检测该第一电容的该第二端的电压和该第二电容的该第四端的电压，以产生电流源控制信号和该检测信号，其中该检测信号指示该第一电容的该第二端的电压和该第二电容的该第四端的电压与参考电压实质上相等；
多个开关，耦接该第一电容、该第二电容、该输入端、该输出端及该电压准位检测电路；
电流源，耦接该输出端，用来根据该电流源控制信号提供电流至该输出端，或从该输出端抽取电流；以及
控制电路，耦接该些开关，用来根据该第一运算级的该检测信号、该第二运算级的该检测信号，和/或该第三运算级的该检测信号控制该些开关。
2.如权利要求1所述的开关电容电路，其中，该参考电压是第一参考电压，该第二运算级的该控制电路同时根据该第一运算级的该检测信号以及该第三运算级的该检测信号控制该第二运算级的该第一电容的该第一端电连接该第二运算级的该输出端、控制该第二运算级的该第二电容的该第三端接收第二参考电压，以及控制该第二运算级的该第一电容的该第二端和该第二运算级的该第二电容的该第四端电连接该第二运算级的该电压准位检测电路。
3.如权利要求1所述的开关电容电路，其中，该参考电压是第一参考电压，该第二运算级的该控制电路根据该第二运算级的该检测信号控制该第二运算级的该第一电容的该第一端不与该第二运算级的该输出端电连接、控制该第二运算级的该第二电容的该第三端不接收第二参考电压，以及控制该第二运算级的该第一电容的该第二端和该第二运算级的该第二电容的该第四端不与该第二运算级的该电压准位检测电路电连接。
4.如权利要求1所述的开关电容电路，其中，该第二运算级的该控制电路同时根据该第一运算级的该检测信号和该第三运算级的该检测信号控制该第三运算级的该第一电容的该第一端和该第三运算级的该第二电容的该第三端电连接该第三运算级的该输入端，以及控制该第三运算级的该第一电容的该第二端和该第三运算级的该第二电容的该第四端接收该参考电压。
5.如权利要求1所述的开关电容电路，其中，该第二运算级的该控制电路还依据该第一运算级的该检测信号控制该第二运算级的该第一电容的该第一端和该第二运算级的该第二电容的该第三端不电连接该第二运算级的该输入端，以及控制该第二运算级的该第一电容的该第二端和该第二运算级的该第二电容的该第四端不接收该参考电压。
6.一种开关电容电路的操作方法，该开关电容电路包含依序级联的第一运算级、第二运算级和第三运算级，每一运算级操作于取样阶段或保持阶段，并且产生指示该保持阶段是否结束的检测信号，该操作方法包含：
当该第一运算级的该检测信号指示该第一运算级的该保持阶段已结束，且该第三运算级的该检测信号指示该第三运算级的该保持阶段已结束时，控制该第二运算级操作于该保持阶段；
其中，该第一运算级、该第二运算级和该第三运算级各包含：
输入端；
输出端；
第一电容，具有第一端和第二端；
第二电容，具有第三端和第四端；
电压准位检测电路，用来检测该第一电容的该第二端的电压和该第二电容的该第四端的电压，以产生电流源控制信号和该检测信号，其中该检测信号指示该第一电容的该第二端的电压和该第二电容的该第四端的电压与参考电压实质上相等；
多个开关，耦接该第一电容、该第二电容、该输入端、该输出端和该电压准位检测电路；以及
电流源，耦接该输出端，用来根据该电流源控制信号提供电流至该输出端，或从该输出端抽取电流。
7.如权利要求6所述的操作方法，其中该参考电压是第一参考电压，该操作方法还包含：
同时根据该第一运算级的该检测信号和该第三运算级的该检测信号控制该第二运算级的该第一电容的该第一端电连接该第二运算级的该输出端、控制该第二运算级的该第二电容的该第三端接收第二参考电压，以及控制该第二运算级的该第一电容的该第二端和该第二运算级的该第二电容的该第四端电连接该第二运算级的该电压准位检测电路。
8.如权利要求6所述的操作方法，其中该参考电压是第一参考电压，该操作方法还包含：
根据该第二运算级的该检测信号控制该第二运算级的该第一电容的该第一端不与该第二运算级的该输出端电连接、控制该第二运算级的该第二电容的该第三端不接收第二参考电压，以及控制该第二运算级的该第一电容的该第二端和该第二运算级的该第二电容的该第四端不与该第二运算级的该电压准位检测电路电连接。
9.如权利要求6所述的操作方法，还包含：
同时根据该第一运算级的该检测信号和该第三运算级的该检测信号控制该第三运算级的该第一电容的该第一端和该第三运算级的该第二电容的该第三端电连接该第三运算级的该输入端，以及控制该第三运算级的该第一电容的该第二端和该第三运算级的该第二电容的该第四端接收该参考电压。
10.如权利要求6所述的操作方法，还包含：
依据该第一运算级的该检测信号控制该第二运算级的该第一电容的该第一端和该第二运算级的该第二电容的该第三端不电连接该第二运算级的该输入端，以及控制该第二运算级的该第一电容的该第二端和该第二运算级的该第二电容的该第四端不接收该参考电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010008763.6A CN113078907B (zh) | 2020-01-06 | 2020-01-06 | 多级开关电容电路和其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010008763.6A CN113078907B (zh) | 2020-01-06 | 2020-01-06 | 多级开关电容电路和其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078907A CN113078907A (zh) | 2021-07-06 |
| CN113078907B true CN113078907B (zh) | 2024-01-26 |
Family
ID=76608566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010008763.6A Active CN113078907B (zh) | 2020-01-06 | 2020-01-06 | 多级开关电容电路和其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078907B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293169A (en) * | 1992-04-30 | 1994-03-08 | Hewlett-Packard Company | Switched capacitor circuit for precision resistance |
| US8749425B1 (en) * | 2012-12-20 | 2014-06-10 | Broadcom Corporation | Reference charge cancellation for analog-to-digital converters |
| JP2015159513A (ja) * | 2014-02-25 | 2015-09-03 | パナソニックＩｐマネジメント株式会社 | スイッチトキャパシタ回路、ａｄ変換器 |
| CN104904107A (zh) * | 2013-10-28 | 2015-09-09 | 先端充电技术公司 | 用于将电力递送到消费型电子装置的电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319425B2 (en) * | 2005-03-21 | 2008-01-15 | Massachusetts Institute Of Technology | Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes |
| US7907429B2 (en) * | 2007-09-13 | 2011-03-15 | Texas Instruments Incorporated | Circuit and method for a fully integrated switched-capacitor step-down power converter |
| WO2012079077A1 (en) * | 2010-12-11 | 2012-06-14 | The Trustees Of Columbia University In The City Of New York | Circuits and methods for implementing a residue amplifier |
| TWI638529B (zh) * | 2017-10-25 | 2018-10-11 | 瑞昱半導體股份有限公司 | 可彈性切換候選電容的運算放大器 |
-
2020
- 2020-01-06 CN CN202010008763.6A patent/CN113078907B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293169A (en) * | 1992-04-30 | 1994-03-08 | Hewlett-Packard Company | Switched capacitor circuit for precision resistance |
| US8749425B1 (en) * | 2012-12-20 | 2014-06-10 | Broadcom Corporation | Reference charge cancellation for analog-to-digital converters |
| CN104904107A (zh) * | 2013-10-28 | 2015-09-09 | 先端充电技术公司 | 用于将电力递送到消费型电子装置的电路 |
| JP2015159513A (ja) * | 2014-02-25 | 2015-09-03 | パナソニックＩｐマネジメント株式会社 | スイッチトキャパシタ回路、ａｄ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113078907A (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972701B2 (en) | A/D converter calibration | |
| US7551114B2 (en) | Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC | |
| US10778242B2 (en) | Analog-to-digital converter device | |
| US9258009B2 (en) | AD converter | |
| US10790843B2 (en) | Analog-to-digital converter device | |
| KR20180137532A (ko) | 시간-인터리빙된 연속적인 근사 아날로그-디지털 변환기들에 대한 비동기식 클록 생성 | |
| CN106877868B (zh) | 一种高速逐次逼近型模数转换器 | |
| US9312877B2 (en) | Systems and methods for capacitive digital to analog converters | |
| US10715167B2 (en) | Control circuit and control method of successive approximation register analog-to-digital converter | |
| CN113078907B (zh) | 多级开关电容电路和其操作方法 | |
| US7675451B2 (en) | Serial-parallel type analog-to-digital converter and analog-to-digital conversion method | |
| CN110401444B (zh) | 异步时钟adc电路的亚稳态的检测消除电路 | |
| TWI698086B (zh) | 多級之開關電容電路及其操作方法 | |
| US11418207B1 (en) | Analog-to-digital converter device equipped with conversion suspension function, and operation method thereof | |
| US10819360B2 (en) | Delta-sigma modulator, delta-sigma modulation type A/D converter and incremental delta-sigma modulation type A/D converter | |
| US10763875B2 (en) | Switched capacitor circuit and analog-to-digital converter device | |
| CN109412598B (zh) | 一种逐次逼近式模数转换装置 | |
| US10027342B1 (en) | Pipelined analog-to-digital converter and operating method thereof | |
| US6621444B1 (en) | High speed, low power switched-capacitor digital-to-analog converter with a precharge arrangement | |
| US11265007B2 (en) | Capacitor voltage stacking pipeline analog-to-digital converter (ADC) | |
| CN113644900B (zh) | 内插电路以及马达驱动电路 | |
| CN110632359B (zh) | 一种基于飞电容的模拟量隔离系统及方法 | |
| CN111327322B (zh) | 连续逼近式模数转化器及其操作方法 | |
| US9748968B1 (en) | Extreme index finder and finding method thereof | |
| US10511323B1 (en) | Loop filter initialization technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |