DE69324323T2

DE69324323T2 - Mehrstationskommunikationsbussystem, sowie eine Master-Station und eine Slave-Station für den Einsatz in einem solchen System

Info

Publication number: DE69324323T2
Application number: DE69324323T
Authority: DE
Inventors: Gerardus Cornelis Petrus Lokhoff
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1992-08-12
Filing date: 1993-08-09
Publication date: 1999-10-14
Anticipated expiration: 2013-08-10
Also published as: US5434862A; KR100309082B1; JPH06209348A; KR940005005A; DE69324323D1

Description

ANWENDUNGSGEBIET DER ERFINDUNG

Die Erfindung bezieht sich auf ein Mehrstationskommunikationsbussystem mit einer Master-Station und einer Vielzahl von Slave-Stationen, wobei die genannte Master-Station zum separaten Übertragen von Taktsignalen, Informationsbitgruppensignalen und Angabesignalen auf jeweils separaten Leitungen vorgesehen ist, wobei jedes Angabesignal eine tatsächliche Informationsbitgruppe identifiziert, die entweder Adresseninformationen oder Dateninformationen darstellt. Ein derartiges System wurde in "Serial techniques expand your options for microC peripherals" von Herrn Naji Naufel in EDN vom 18. Februar 1988 auf den Seiten 199-204, insbesondere Fig. 4, beschrieben, wobei in diesem Artikel auf die IDENT-Leitung der Intermetall-Leitung von Peripheriegeräten Bezug genommen wurde. In Fig. 2 dieses Artikels wird jedoch ausgesagt, daß diese gleichen Peripheriegeräte einen Teil des Parallelports zu Steuerungszwecken benötigen. Es besteht ein zunehmendes Bedürfnis nach schmalen seriellen Bussystemen für die Kommunikation mit Peripheriegeräten, die trotz ausgereifter interner Funktionalität gegenüber einer entfernten Master-Station weniger vielseitig sind.

ZUSAMMENFASSUNG DER ERFINDUNG

Dementsprechend ist es unter anderem eine Aufgabe der vorliegenden Erfindung, ein System dieser Art zu schaffen, das ein einfaches Kommunikationsprotokoll liefert und wobei insbesondere das Meldungsformat kurz sein sollte, wie in der Anzahl von Bytes berechnet, und gleichzeitig eine bidirektionale Übertragung möglich ist, und auch eine begrenzte Reihe von Steueroperationen, einschließlich der Rücksetzung der peripheren Busschnittstelle. Gemäß einem ihrer Aspekte ist die Erfindung, wie sie in Anspruch 1 beschrieben wird, dadurch gekennzeichnet, daß eine derartige Adresseninformationsbitgruppe neben den operationellen Adressenbits auch Steuerbits umfaßt, wobei die genannten Slave-Stationen jeweils vorgesehen sind, um folgendes zu erkennen:
* mindestens eine bestimmte entsprechende Adresse als ihre eigene Adresse,
* entsprechende Werte der genannten Steuerbits als eine Richtung für den nachfolgenden Datentransfer in bezug auf einen adressierten Slave anweisend, und
* eine bestimmte operationelle Adresse als ein Schnittstellen-Rücksetzungs-Steuerungssignal (interface reset control signal).
Ein besonderer Vorteil dieser Technologie besteht darin, daß der Übergang zwischen einer Adreßbitgruppe und einer Datenbitgruppe erkannt werden kann, ohne daß auf einen Bitzähler zurückgegriffen werden muß. Ein weiterer Vorteil der Rücksetzung des Schnittstellenbusses besteht darin, daß der Bus daraufhin von dem obigen Protokoll befreit wird, wodurch die Ausführung eines anderen und inkompatiblen Protokolls möglich wird. Es ist zu beachten, daß in dem Artikel "1,5 V 1 K-CMOS-RAM with only 8 pins", erschienen im IEEE Journal of solid-state circuits, Band SC-16, Nr. 3, Juni 1981, Seite 190-194, eine serielle 6-Leiter-Speicherschnittstelle mit vier bidirektionalen Datenleitungen und zwei Steuerleitungen beschrieben wird. Einer Übertragung eines 4-Bit-Chip-Select-Codes (Chip-Freigabe-Code) von fester Länge (ein Block von 4 parallelen Bits) und einer 8-Bit-Speicheradresse (eine Folge von zwei Blöcken von jeweils 4 parallelen Bits) folgt eine Übertragung eines parallelen 4-Bit-Datenblocks über die gleichen Datenleitungen. Für die Unterscheidung zwischen den beiden Arten von Informationen wird kein Angabesignal benutzt. Eine der Steuerleitungen ist vorgesehen, um entweder eine Lese- oder eine Schreiboperation anzugeben. Es werden keine Steuerbits über die Datenleitung übertragen, die eine Richtung für den Datentransfer angeben. Die andere Steuerleitung liefert ein Taktsignal. Ein bestimmter Chip-Select-Code (1111) wählt alle RAMs auf dem Bus, wo nach einer beliebigen 8-Bit-Adresse der Transfer eines Datenwertes (0000) alle Speicherzellen mit Nullen füllt.
In der Patentschrift EP-A 0 159 941 wird ein bidirektionaler serieller Computerbus mit vier Leitungen beschrieben. Eine Taktleitung dient zum Übertragen eines Taktsignals. Eine Rahmen-Leitung dient zum Angeben eines Rahmens (frame). Eine Sync.-Leitung dient zum Angeben von asynchronen Informationsfeldern innerhalb eines Rahmens. Eine Signalleitung dient zum Übertragen von Daten-, Adress- und Steuerinformationen auf bidirektionale Weise. Nachdem eine Adressinformation von fester Länge über die Signalleitung übertragen wurde, beginnt die Übertragung von Dateninformationen über die gleiche Signalleitung, ohne daß ein Angabesignal zum Unterscheiden zwischen den beiden Informationsarten benutzt wird. Die Steuerinformationen geben die Richtung des Datentransfers an. Es ist keine Rücksetzung des Systems über den Bus beschrieben. Die Erfindung bezieht sich auch auf eine Master-Station zur Verwendung in einem solchen System und auf eine Slave-Einheit zur Verwendung in einem solchen System.
Vorteilhafterweise umfaßt die genannte Adressenbitgruppe eine Systemadressenbit-Untergruppe, die sich von einer Geräteadressenbit-Untergruppe unterscheidet. Dies ermöglicht die einfache Definition der verschiedenen Peripherie/Slave-Stationsadressen in einer Umgebung mit Geräten von mehreren Herstellern.
Vorteilhafterweise ist die genannte Master-Station vorgesehen, um das genannte Angabesignal auf den adressenidentifizierenden Wert zum Signalisieren eines "Halte"-Modus zu bringen. Hierbei handelt es sich um eine unkomplizierte Signalorganisation, um jeder Slave-Station klarzumachen, daß die Master-Station zur Zeit von jeglicher Kommunikation absieht.
Vorteilhafterweise ist das genannte System vorgesehen, um durch die Übertragung eines sekundären Adressenidentifikationscodes einen Adressenprogrammiermodus auszuführen. Für eine derartige Adressenprogrammierung kann die gleiche Organisation wie für die Standardkommunikation - mit einer geringfügigen Erweiterung -benutzt werden.
Vorteilhafterweise ist das genannte System vorgesehen, um durch das genannte Schnittstellen-Rücksetzungs-Steuerungssignal den genannten Bus zu befreien, um dadurch die Ausführung eines unterschiedlichen und inkompatiblen Bus-Protokolls zu ermöglichen. Vor allem in einer Umgebung mit Geräten von vielen verschiedenen Herstellern können verschiedene andere, nicht übereinstimmtende Bus-Protokolle implementiert sein. Diese verschiedenen Protokolldefinitionen können nun ihre jeweiligen Hardware-Transfermedien gemeinsam nutzen, so daß auf diese Weise die Kosten gesenkt werden können.
Insbesondere bezieht sich die Erfindung auf eine Master-Station mit ersten Busleitungs-Zusatzmitteln zum Ausgeben von Taktsignalen, zweiten Busleitungs-Zusatzmitteln zum Kommunizieren von Informationsbitgruppensignalen und dritten Busleistungs-Zusatzmitteln zum Ausgeben von Angabesignalen, wobei jedes Angabesignal eine tatsächliche Informationsbitgruppe entweder als Adresseninformationen oder als Daten informationen darstellend identifziert, dadurch gekennzeichnet, daß die zweiten Busleitungs-Zusatzmittel vorgesehen sind, um eine Vielzahl von unterschiedlichen Adressen einschließlich mindestens einem operationellen Adressenbit als ein Schnittstellen-Rücksetzungs-Steuerungssignal auszugeben, und dadurch, daß die genannten zweiten Busleitungs-Zusatzmittel vorgesehen sind, um innerhalb einer Adressenbitgruppe mindestens zwei Steuerbits einzufügen, um mit entsprechenden Werten hiervon eine Richtung für den nachfolgenden Datentransfer in bezug auf einen adressierten Slave vorzugeben. Dadurch wird eine hohe Transfergeschwindigkeit mit angemessener Flexibilität zu recht bescheidenen Kosten erreicht.
Insbesondere bezieht sich die Erfindung auf eine Slave-Station mit vierten Busleitungs-Zusatzmitteln zum Empfangen der genannten Taktsignale, fünften Busleitungs-Zusatzmitteln zum Kommunizieren von Informationsbitgruppensignalen und sechsten Busleitungs-Zusatzmitteln zum Empfangen von Angabesignalen und um anhand des Wertes eines derartigen Angabesignals zu erkennen, ob die tatsächlich empfangene Bitgruppe Adresseninformationen oder Dateninformationen darstellt, wobei die fünften Bitleitungs-Zusatzmittel auf die genannte Unterscheidung reagieren, wenn Adresseninformationen vorgesehen sind, um:
* mindestens eine bestimmte entsprechende Adresse als eigene Adresse zu erkennen;
* innerhalb der eine Adresseninformation darstellenden Bitgruppe entsprechende Werte von Nicht-Adressen-Steuerbits als eine Richtung für den nachfolgenden Datentransfer in bezug auf die fünften Busleitungs-Zusatzmittel vorgebend zu erkennen. Beim Spiegeln der Leistungsmerkmale der Master-Station ist die Slave-Station kostengünstig, angemessen und extrem nützlich für Geräte niedrigerer Ebene, zum Beispiel Konsumelektronik für Audio/Video-Unterhaltung, vor allem in Hinblick auf die geringen Kosten.
Verschiedene vorteilhafte Aspekte der Erfindung werden in den abhängigen Ansprüchen genannt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein erfindungsgemäßes System;
Fig. 2 eine elementare Bussignal-Anordnung;
Fig. 3 ein Vier-Byte-Transfer-Diagramm;
Fig. 4 ein Adressier-Timing-Diagramm;
Fig. 5 ein Datentransfer-Timing-Diagramm;
Fig. 6 ein Haltemodus-Timing-Diagramm;
Fig. 7 schematisch die Wechselwirkung zwischen Teilsystemen in Master-Station und Slave-Station.

AUSFÜHRLICHE BESCHREIBUNG EINES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Der wesentliche Sinn der neuen Schnittstellendefinition besteht darin, ein.
Protokoll zu definieren, das die Übertragung von Steuerinformationen und operationellen Details zwischen einem Mikrocontroller (uC) und einer Anzahl von Slave-Geräten erlaubt, und zwar mit einer Geschwindigkeit, die die anderer üblicher Schnittstellen übertrifft, jedoch mit einer ausreichend geringen Komplexität für die Anwendung in Konsumprodukten, zum Beispiel digitalen Cassettenrecordern (Digital Audio Tape, DAT), Videorecordern, High-Fi-Audioanlagen und anderen. Es ist zu beachten, daß die Schnittstelle für die Verwendung in einem einzigen Gerät vorgesehen ist, vorzugsweise begrenzt auf eine einzige Leiterplatte. Die neue Schnittstelle erfordert drei Signalleitungen (abgesehen von einer "Masse"-Rückleitung) zwischen dem Microcontroller und den Slave-Geräten (hiervon ist der Name "L3" abgeleitet). Diese drei Leitungen sind allen ICs gemeinsam, die mit dem Bus verbunden sind: L3MODE, L3DATA und L3CLK. L3MODE und L3CLK werden immer durch den Mikrocontroller angesteuert, L3DATA ist bidirektional:
L3DATA überträgt die zu übermittelnden Informationen. L3CLK ist der Bittakt, auf den der Informationstransfer synchronisiert wird. L3MODE dient zum Identifizieren des Betriebsmodus.
Alle Slave-Geräte in dem System können mit einer 6-Bit-Adresse adressiert werden. Dadurch sind bis zu 63 verschiedene Slave-Geräte möglich, weil die Adresse mit nur "0" für besondere Zwecke reserviert ist. Darüber hinaus ist es möglich, die Anzahl der adressierbaren Geräte mit "erweiterter Adressierung" zu erweitern, wie im folgenden noch erläutert wird. Im Betrieb können zwei Modi identifiziert werden: Adressiermodus (AM) und Datenmodus (DM).
In Fig. 1 ist ein Blockdiagramm eines erfindungsgemäßen Kommunikationsbussystems dargestellt. Der Bus besteht aus drei Drähten 12, 14 16 oder Leitungen, gemäß einer nichtspezifizierten physikalischen Realisierung. Das System verfügt über drei Stationen, dem Master-Mikrocontroller 20 und den Slave-Stationen 30, 40. Bei letzteren kann es sich ebenfalls um Mikrocontroller handeln, jedoch werden sie im allgemeinen als Blöcke für besondere Zwecke realisiert, zum Beispiel als applikationsspezifische integrierte Schaltungen (ASICs). Leitung 12 ist eine Modusleitung mit den Modusleitungs-Schnittstellenschaltungen 22, 32, 42 in den entsprechenden Stationen. Auf ähnliche Weise hat die Taktleitung 14 die Taktschnittstellenschaltungen 24, 34, 44 und die Datenleitung 16 hat die Datenschnittstellenschaltungen 26, 36, 46. Der Datentransfer erfolgt entweder vom Master oder zum Master, aber niemals zwischen zwei Slaves. Takt und Modus werden immer vom Master an einen oder mehrere Slaves übertragen. Die Konstruktion der Schnittstellenschaltung ist einfach, wenn die Busparameter einmal definiert wurden. Der Kürze halber werden hier keine weiteren Einzelheiten geschildert.
In Fig. 2 sind verschiedene Signalformen dargestellt, die in der Anordnung aus Fig. 1 auftreten. Die Formen der verschiedenen Signale wurden auf globale Weise angegeben. Für genauere Timing-Anforderungen wird auf die im folgenden beschriebenen Fig. 4 bis 6 verwiesen. Die Linie 52 stellt das Modusangabebit dar; links überwiegt der Adressiermodus (Modussignal NIEDRIG) und rechts der Datenmodus (Modussignal HOCH). Wenn der Master in bezug auf den Bus nicht in Betrieb ist (er führt dann eventuell interne Aufgaben aus), ist das Modussignal belanglos. Während des Adressiermodus sendet der Mikrocontroller (Station 20 in Fig. 1) ein einzelnes 8-Bit-Byte. Dieses Byte besteht aus zwei führenden Datenoperationsmodus-Bits (data operation mode, DOM) und 6 operationellen Adreßbits (OA). Jedes der Slave-Geräte wertet die operationelle Adresse aus. Nur dasjenige Gerät, welches dem die gleiche operationelle Adresse ausgegeben wurde, wird während des folgenden Datenmodus aktiv. Die während des Datenmodus auszuführende Operation wird durch die beiden Datenoperationsmodus-Bits angegeben. Falls erforderlich, kann eine Slave-Station zwei oder mehr verschiedene Adresseninhalte als ihre "eigene Adresse" erkennen.
Während des Datenmodus werden Informationen zwischen dem Mikrocontroller und dem Slave-Gerät übertragen. Die Übertragung kann vom Mikrocontroller zum Slave erfolgen ("schreiben") oder vom Slave zum Mikrocontroller ("lesen"). Während eines Datenmodus kann die Übertragungsrichtung jedoch nicht geändert werden. Um einen Adressiermodus zu starten, setzt der Mikrocontroller die Modusleitung auf NIEDRIG. Die Taktleitung wird 8 mal auf NIEDRIG gesetzt und die Datenleitung überträgt 8 Bits, einen für jeden Taktimpuls. Der Adressiermodus wird beendet, indem die Modusleitung auf HOCH gesetzt wird.
Die Bits auf der Datenleitung bedeuten folgendes:
Die Bits 0 & 1 sind die Datenoperationsmodus-Bits (DOM), die die Beschaffenheit des nachfolgenden Datentransfers angeben. Jedes Slave-Gerät kann seine eigene Zuordnung von Operationsmodi zu den vier möglichen Codes dieser Bits haben. Für neue Entwürfe sind die bevorzugten Zuordnungen jedoch:
Die Bits 2 bis 7 fungieren als operationelle 6-Bit-IC-Adresse, wobei Bit 7 das höchstwertige Bit ist und Bit 2 das niedrigstwertige Bit. Die Bits 7, 6 und 5 dienen zur Systemidentifikation und die Bits 4, 3, und 2 zum Identifizieren des Gerätes innerhalb des Systems.
Nachstehend werden die operationellen Adressen in einer Liste aufgeführt:
Die Sonderfunktionsadresse (000000) dient zum Rücksetzen des L3-Gerätes sowie zum Deklarieren und Invalidieren der erweiterten Adressierung. Beides wird im folgenden erläutert.
Im Datenmodus sendet der Mikrocontroller Informationen an das ausgewählte Gerät oder empfängt Informationen von diesem. Während des Datentransfers ist die L3MODE-Leitung HOCH. Die Leitung L3CLK wird 8 Mal auf NIEDRIG gesetzt, während die Leitung L3DATA 8 Bits überträgt. Die Informationen werden mit dem niedrigstwertigen Bit (LSB) zuerst vorgelegt und bleiben während der NIEDRIG-Phase des L3CLK-Signals stabil. Der bevorzugte grundlegende Datentransfer ist ein 8-Bit- Byte. Bei einigen Implementierungen wird eventuell eine Grundeinheit von 16 Bits benutzt, die als 2 Bytes übertragen werden, wobei das höchstwertige Byte (MSB) zuerst vorgelegt wird.

HALTEMODUS

Zwischen den Einheiten wird die Leitung L3MODE durch den Mikroprozessor auf NIEDRIG gesteuert, um die Beendigung eines Grundeinheit-Transfers anzugeben: Dies wird als "Haltemodus" (HM) bezeichnet. Während des Haltemodus bleibt die Leitung L3CLK auf HOCH (um sie vom Adressiermodus zu unterscheiden). Der Haltemodus ermöglicht die Implementierung eines Schnittstellenmoduls ohne Bitzähler. Die Implementierung mit einem Bitzähler in dem Schnittstellenmodul kann jedoch ermöglichen, daß die Leitung L3MODE zwischen den Einheiten auf HOCH gehalten wird (ohne den Haltemodus zu benutzen).
In Fig. 3 ist ein Diagramm eines Vier-Byte-Informationstransfers dargestellt. Zuerst ist das Modussignal während acht Taktzyklen NIEDRIG und erlaubt damit die Übertragung von zwei Steuerbits und sechs Adreßbits. Anschließend ist das Modussignal während jeder der vier Sequenzen von jeweils acht Taktimpulsen HOCH. Dadurch können vier Bytes übertragen werden. Zwischen zwei aufeinanderfolgenden Byte- Transferperioden wird das Modussignal für eine kurze Weile NIEDRIG. Dadurch kann die Slave-Station rückgesetzt werden als Gegenmaßnahme für störende Spannungsspitzen usw., die dem Takt überlagert sind und zu der Übertragung von Pseudo-Datenbits führen könnten. Am Ende der Übertragung der vier Bytes wird das Modusbit NIEDRIG, um eine nachfolgende Adressentransfer-Operation zu signalisieren. Das Modusbit bleibt nach der Rücksetzung usw. NIEDRIG und macht dadurch einen Bitzähler in den Slave- Stationen überflüssig.

GERÄTESCHNITTSTELLENRÜCKSETZUNG

Wenn der Mikrocontroller eine operationelle Adresse "000000" sendet, wobei DOM1 und DOM0 ebenfalls "0" sind, bedeutet dies, daß keines der L3-Schnittstellengeräte während des folgenden Datenmodus mit dem Mikrocontroller kommunizieren darf. Dies ermöglicht eine andere Anwendung der Leitungen L3CLK und L3DATA, da die L3-Geräte die Kommunikation auf diesen Leitungen auf kleinerlei Weise stören, solange L3MODE HOCH bleibt (z. B. sind die Leitungen L3CLK und L3DATA normalerweise mit USART-Schaltkreisen in den Mikrocontrollern verbunden, die eine komfortable Kommunikation zwischen Mikrocontrollern erlauben).
Jeder Adressiermodus mit einer gültigen operationellen L3-Adresse wird die Kommunikation mit dem entsprechenden Gerät wieder ermöglichen. Andere Geräte mit einer festen operationellen Adresse ("primäre L3-Geräte") werden dann mit einer Geräte-Rücksetzungsbedingung reagieren, und zwar unabhängig vom Zustand von DOM 1 und DOM0.
Geräte mit einer programmierbaren operationellen Adresse können nur in Schnittstellenrücksetzungszustand versetzt werden, wenn die Bits DOM 1 und DOM0 "0" sind. Andere Kombinationen von DOM1 und DOM0 initiieren Datenübertragungen für "erweiterte Adressierung".

ERWEITERTE ADRESSIERUNG

L3-Geräte mit einer programmierbaren Adresse können mit einer speziellen Datenübertragung über ihre operationelle Adresse informiert werden. Für die Programmierung der operationellen Adresse eines L3-Gerätes mit einem "sekundären L3- Identifikationscode" ist folgende Aktion erforderlich:
Zuerst muß der Mikrocontroller eine operationelle L3-Adresse "000000" (Sonderfunktionsadresse) mit DOM 1 = "0" und DOM0 = "1" ausgeben. Diese Kombination definiert die Deklarationsoperation für die operationelle Adresse. Anschließend startet der Mikrocontroller einen Datentransfermodus, in dem er erst den sekundären L3-Identifikationscode für das Gerät sendet, dem eine operationelle Adresse ausgegeben werden soll, gefolgt von einem Byte mit der operationellen Adresse (die DOM-Bits in diesem Byte sind "don't care").
Ein sekundärer L3-Identifikationscode ist für jeden Entwurf einzigartig.
Sonderentwürfe haben eventuell eine Reihe von Identifikationscodes, von denen einer durch eine Hardware-Lösung gewählt werden kann, um die Verbindung von mehr als einem Gerät des gleichen Entwurfs mit der L3-Schnittstelle zu ermöglichen. Es ist auch möglich, separate L3MODE-Leitungen für mehrere Schaltkreise des gleichen Entwurfs, aber mit dem gleichen L3-Identifikationscode, zu benutzen (dies ermöglicht auch die "parallele Programmierung" dieser Geräte).
Bit 0 eines beliebigen Identifikationscode-Bytes wird angeben, ob ein zusätzliches Byte folgt oder nicht:
0 - kein zusätzliches Byte als Teil des Identifikationscodes;
1 - zusätzliches Byte folgt.
Damit macht die zusätzliche Adresseninformation eventuell die Adressenlänge tatsächlich unbegrenzt, so daß die Anzahl der sekundären L3-Identifikationscodes - theoretisch - unbegrenzt ist.
Die operationelle Adresse für das programmierbare Gerät liegt vorzugs weise in dem Bereich 111000-111111. Es ist jedoch bei einer gegebenen Applikation möglich, eine operationelle Adresse auszugeben, die nicht zur Adressierung von primären L3-Geräten oder sekundären L3-Geräten benutzt wird. Beispiel: Bits werden in der Reihenfolge angegeben, in der sie auf L3DATA erscheinen (Bit 0 zuerst, Bit 7 zuletzt).

INVALIDIERUNG DER OPERATIONELLEN ADRESSE

Um eine operationelle Adresse neu zuzuordnen, die bereits einem sekundären L3-Gerät zugeordnet wurde, kann eine operationelle Adresse invalidiert werden: Zuerst muß der Mikrocontroller eine operationelle L3-Adresse "000000" (Sonderfunktionsadresse) mit DOM1 = "1" und DOM0 = "0" ausgeben. Diese Kombination definiert die Invalidierungsoperation für die operationelle Adresse.
Anschließend startet der Mikrocontroller einen Datentransfermodus, in dem er nur den sekundären L3-Identifikationscode für das Gerät sendet, das nicht länger adressiert werden soll. Von diesem Augenblick an wird das Gerät nicht mehr in der Lage sein, mit dem Mikrocontroller zu kommunizieren, und zwar bis durch eine OA-Deklaration (Operationelle Adresse) eine neue operationelle Adresse ausgegeben wird (dann geht es in einen "Geräteschnittstellenrücksetzungs"-Zustand über).
Ein Datentransfer startet, wenn der Mikrocontroller eine Adresse auf den Bus gibt. Alle ICs werden diese Adresse auswerten, jedoch wird nur das adressierte IC bei dem folgenden Datentransfermodus ein aktiver Partner für den Mikrocontroller sein. Während des Datentransfermodus werden Bytes vom Mikrocontroller gesendet und empfangen. In diesem Beispiel wird die Leitung L3MODE zwischen den Byte-Übertragungen auf NIEDRIG gesetzt ("Haltemodus"). Dies ist die standardmäßig vorgegebene Operation, obwohl allerdings einige ICs zulassen, daß die Leitung L3MODE HOCH bleibt.
Nach dem Datentransfer braucht der Mikrocontroller keine neue Adresse zu senden, bis ein neuer Datentransfer erforderlich ist. Alternativ kann er auch die "Sonderadresse" 000000 senden, um das Ende der Datentransferoperation anzugeben.
In Fig. 4 ist ein Adressen-Timing-Diagramm mit den folgenden Forderungen dargestellt:
Fig. 5 zeigt ein Daten-Timing-Diagramm mit den folgenden Forderungen:
Slave-Gerät zum Mikrocontroller:
Fig. 6 zeigt ein Haltemodus-Timing-Diagramm mit den folgenden Forderungen:
In Fig. 7 ist die Wechselwirkung zwischen den verschiedenen Teilsystemen in Master-Station und Slave-Station schematisch dargestellt. Es gibt verschiedene Bezugszeichen, die denjenigen in Fig. 1 entsprechen. In Master-Station 20 befindet sich ein Prozessorkern 21, ein Taktgenerator CI, ein Haltesignalgenerator H. Die Taktmodus- und Informationsleitungen wurden sowohl in der Master-Station als auch in der Slave-Station gepuffert, zum Beispiel durch Element 60. Die Informationsleitung wurde bidirektional gepuffert, und die Übertragungsrichtung wird durch selektives Ansteuern der Puffer vom Kern der lokalen Stationen aus über nicht dargestellte Steuerleitungen gesteuert. Die Verbindung der Master-Station mit der Informationsleitung umfaßt Register 62 (8 Bits), das sowohl parallele als auch serielle Ein-/Ausgänge aufweist und hinsichtlich der seriellen Übertragung durch den Taktleitungs-Zusatzblock 24 getaktet wird. Die Slave-Station umfaßt ein ähnliches 8-Bit-Register 64, das mit dem Kern 66 der Slave-Station kommuniziert. Außerdem werden der Adressenkomparator 68 und das Vorgabeadressenregister 70 durch ein "compare"-Signal CMP aktiviert, welches vom Modussignal (am Ende des Adressiermodus) abgeleitet wird, und durch ein Ladesignal LD vom Kern zum Laden einer neuen Adresse, falls dies zutreffend ist. Bei Gleichheit gibt das Signal EQ dem Kern an, daß der nächste Byte-Platz zur Übertragung einer Informationsbitgruppe vorgesehen ist, wobei zwei Steuerbits (72) die Übertragungsrichtung angeben. Während der Übertragung wird der Komparator deaktiviert, jedoch kann gegebenenfalls ein neuer Identifizierer geladen werden. Auf ähnliche Weise sind durch das Laden mehrerer Byte-Adressen längere Adressen möglich. Der Vergleich, der bei Gleichheit zu einem Rücksetzsignal führen würde, wurde auf der Gleichheitsleitung angegeben - dies könnte infolgedessen mehrfach sein. Die Funktionalität des Kerns 66 wird nicht weiter beschrieben, da seine Eigenschaften nicht zu der eigentlichen Erfindung gehören.

Claims

1. Mehrstationskommunikationsbussystem mit einer Master-Station (20) und einer Vielzahl von Slave-Stationen (30, 40), wobei die genannte Master-Station (20) zum separaten Übertragen von Taktsignalen (14), Informationsbitgruppensignalen (16) und Angabesignalen (12) auf drei separaten Leitungen vorgesehen ist, wobei jedes Angabesignal (12) eine tatsächliche Informationsbitgruppe identifiziert, die entweder Adresseninformationen oder Dateninformationen darstellt, dadurch gekennzeichnet, daß eine derartige Adresseninformationsbitgruppe neben den operationellen Adressenbits auch Steuerbits umfaßt, wobei die genannten Slave-Stationen jeweils vorgesehen sind, um folgendes zu erkennen:

* mindestens eine bestimmte entsprechende Adresse als ihre eigene Adresse,

* entsprechende Werte der genannten Steuerbits als eine Richtung für den nachfolgenden Datentransfer in bezug auf einen adressierten Slave anweisend, und

* eine bestimmte operationelle Adresse als ein Schnittstellen-Rücksetzungs-Steuerungssignal.

2. System nach Anspruch 1, wobei die genannte Adressenbitgruppe eine Systemadressenbit-Untergruppe enthält, die sich von einer Geräteadressenbit-Untergruppe unterscheidet.

3. System nach Anspruch 1 oder 2, wobei die genannte Master-Station (20) vorgesehen ist, um das genannte Angabesignal auf den adressenidentifizierenden Wert zum Signalisieren eines "Halte"-Modus zu bringen.

4. System nach Anspruch 1, 2 oder 3, und vorgesehen, um durch die Übertragung eines sekundären Adressenidentifikationscodes einen Adressenprogrammiermodus auszuführen.

5. System nach einem der Ansprüche 1 bis 4, und vorgesehen, um durch das genannte Schnittstellen-Rücksetzungs-Steuerungssignal den genannten Bus zu befreien, um dadurch die Ausführung eines unterschiedlichen und inkompatiblen Bus-Protokolls zu ermöglichen.

6. System nach einem der Ansprüche 1 bis 5, und mit zwei identisch adressierbaren Slave-Stationen, die eine Taktsignalleitung und eine Informationsbitgruppenleitung gemeinsam haben, jedoch jeweils separate Angabeleitungen, die separat mit der genannten Master-Station verbunden sind.

7. System nach einem der Ansprüche 1 bis 6, wobei in einer Adresseninformationsbitgruppe mindestens ein Bit signalisiert, daß eine nachfolgende Informationsbitgruppe zusätzliche Adresseninformationen enthält.

8. Eine Master-Station zur Verwendung in einem System nach einem der Ansprüche 1 bis 5, mit ersten Busleitungs-Zusatzmitteln (24) zum Ausgeben von Taktsignalen, zweiten Busleitungs-Zusatzmitteln (62) zum Kommunizieren von Informationsbitgruppensignalen und dritten Busleistungs-Zusatzmitteln zum Ausgeben von Angabesignalen, wobei jedes Angabesignal eine tatsächliche Informationsbitgruppe entweder als Adresseninformationen oder als Dateninformationen darstellend identifziert, dadurch gekennzeichnet, daß die zweiten Busleitungs-Zusatzmittel vorgesehen sind, um eine Vielzahl von unterschiedlichen Adressen einschließlich mindestens einem operationellen Adressenbit als ein Schnittstellen-Rücksetzungs-Steuerungssignal auszugeben, und dadurch, daß die genannten zweiten Busleitungs-Zusatzmittel vorgesehen sind, um innerhalb einer Adressenbitgruppe mindestens zwei Steuerbits einzufügen, um mit entsprechenden Werten hiervon eine Richtung für den nachfolgenden Datentransfer in bezug auf einen adressierten Slave vorzugeben.

9. Master-Station (20) nach Anspruch 6 und mit "Halte"-Steuerungsmitteln, die mit den genannten dritten Busleitungs-Zusatzmitteln verbunden sind, um durch ihre Adresseninformation den Wert der genannten Angabesignale zu identifizieren, die einen "Haltemodus" signalisieren.

10. Slave-Station (30) zur Verwendung in einem System nach einem der Ansprüche 1 bis 5 oder mit einer Master-Station (20) nach Anspruch 8 oder 9 und mit vierten Busleitungs-Zusatzmitteln zum Empfangen der genannten Taktsignale, fünften Busleitungs-Zusatzmitteln zum Kommunizieren von Informationsbitgruppensignalen und sechsten Busleitungs-Zusatzmitteln zum Empfangen von Angabesignalen und um anhand des Wertes eines derartigen Angabesignals zu erkennen, ob die tatsächlich empfangene Bitgruppe Adresseninformationen oder Dateninformationen darstellt, wobei die fünften Bitleitungs-Zusatzmittel auf die genannte Unterscheidung, reagieren, wenn Adresseninformationen vorgesehen sind, um:

* mindestens eine bestimmte entsprechende Adresse als eigene Adresse zu erkennen;

* innerhalb der eine Adresseninformation darstellenden Bitgruppe entsprechende Werte von Nicht-Adressen-Steuerbits als eine Richtung für den nachfolgenden Datentransfer in bezug auf die fünften Busleitungs-Zusatzmittel vorgebend zu erkennen.

11. Slave-Station (30) nach Anspruch 10, wobei die fünften Busleitungs-Zusatzmittel reagieren, um Adresseninformationen zu empfangen und insbesondere einen sekundären Adressenidentifikationscode, um die genannte Slave-Station anschließend in einen Adressenprogrammiermodus zu bringen.

12. Slave-Station (30) nach Anspruch 10 oder 12, wobei die sechsten Busleitungs-Zusatzmittel auf den genannten adressenidentifizierenden Wert reagieren, um bei Abwesenheit von Taktimpulsen auf dem vierten Busleitungs-Zusatzmittel die betreffende Slave-Station in einen "Haltemodus" zu bringen.

13. Slave-Station (30) nach Anspruch 10, 11 oder 12 und vorgesehen für die Programmierbarkeit der operationellen Adresse, wobei die fünften Busleitungs-Zusatzmittel vorgesehen sind, um mindestens einen ersten Inhalt der genannten Steuerbits für die anschließende Ausführung einer Schnittstellen-Rücksetzung zu erkennen und mindestens einen zweiten Inhalt der genannten Steuerbits, um daraufhin eine erweiterte Adressieroperation zu aktivieren.