DE68928054T2

DE68928054T2 - Halbleiterdateispeicher und Speichersystem mit Anwendung dieses Speichers

Info

Publication number: DE68928054T2
Application number: DE1989628054
Authority: DE
Inventors: Mikio Matoba; Shigeru Sakairi; Ken Sugawara
Original assignee: Hitachi Maxell Ltd
Current assignee: Maxell Ltd
Priority date: 1988-03-18
Filing date: 1989-03-16
Publication date: 1997-08-28
Anticipated expiration: 2009-03-17
Also published as: JPH03218551A; EP0334552B1; EP0334552A2; JP2923786B2; DE68928054D1; EP0334552A3

Description

HINTERGRUND DER ERFINDUNG

Diese Erfindung bezieht sich auf einen Halbleiter-Dateispeicher und ein Speichersystem, das den Halbleiter- Dateispeicher verwendet, und insbesondere auf die Verbesserung eines Datenübertragungssystems, das für einen Dateispeicher vorgesehen ist, der eine kleinere Anzahl von Anschlußstiften erfordert, übertragene Daten mit unterschiedlicher Datenlänge speichert und Daten mit unterschiedlicher Datenlänge ausliest.
Im allgemeinen arbeitet ein externer Speicher eines Informationsverarbeitungsprozessors wie etwa ein magnetisches Aufzeichnungsmedium oder ein Dateispeicher in der Weise, daß er Informationen mit dem Host-Informationsverarbeitungsprozessor entweder im parallelen Datenubertragungsmodus oder im seriellen Datenübertragungsmodus austauscht, wobei der letztere im Fall einer seriellen Datenverarbeitung für eine sequentielle Datei verwendet wird, wie dies bei SCSI oder dergleichen vorkommt. Eine Informationstransaktion auf der Grundlage einer seriellen Übertragung verwendet im allgemeinen eine Blockübertragung.
Herkömmliche Dateispeicher, die die parallele E/A- Schnittstelle verwenden, besitzen eine erhöhte Anzahl von Adressensignalleitungen, da Halbleiterspeicher-Bauelemente eine zunehmend größere Kapazität erhalten haben, was eine erhöhte Anzahl von Anschlußstiften der Dateispeicher zur Folge hat. Bei der parallelen Datenübertragung nimmt die Anzahl der Anschlußleitungen im Verhältnis zur Anzahl der Übertragungsbits zu, gleichzeitig steigt auch das Volumen der Datenübertragung pro Einheitszeitlänge an. Im Gegensatz dazu hat die serielle Datenübertragung den Vorteil einer kleineren Anzahl von erforderlichen Anschlußleitungen, das Volumen der Datenübertragung pro Einheitszeitlänge ist hier jedoch begrenzt.
Bei einem Dateispeicher mit einer erhöhten Anzahl von Anschlußstiften besteht das Problem, daß die Einsteck- und Herausziehkräfte erhöht sind, daß die Möglichkeit eines Kontaktfehlers ansteigt und daß die Funktionsfähigkeit und die Zuverlässigkeit verschlechtert sind, was dem Einfluß von Schmutz und Stäuben zugeschrieben werden kann. Hierbei besteht eine alternative Idee darin, Daten in serieller Weise zu übertragen. Wenn serielle Daten im Blockübertragungsmodus mit dem Ziel einer effizienten Datenübertragung übertragen werden, ist das Volumen von Transaktionsdaten in einem Block konstant, d. h. es handelt sich um eine Übertragung von Blöcken mit fester Länge, was den Informationsverarbeitungsprozessor dazu zwingt, unabhängig vom benötigten Datenvolumen auf eine bestimmte Datenmenge zuzugreifen. Dies ist für den Informationsverarbeitungsprozessor im Hinblick auf den Verbrauch von Leerlaufzeit für den Zugriff auf einen Teil von Daten (Daten einer minimalen Einheit) an einer spezifischen Adresse ungünstig.
Dieser ungünstige Sachverhalt kann vermieden werden, wenn die Adresse und die Daten paarweise seriell übertragen werden und auf die Daten an einer spezifischen Adresse in kürzerer Zeit zugegriffen werden kann, jedoch um den Preis einer erhöhten Dauer für die Übertragung eines großen Datenvolumens.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe dieser Erfindung, die vorangehenden Mängel des Standes der Technik zu beseitigen und einen Halbleiter-Dateispeicher zu schaffen, der eine kleine Anzahl von Anschlußstiften und geringere Einsteck- und Herausziehkräfte erfordert und eine höhere Zuverlässigkeit besitzt.
Eine weitere Aufgabe dieser Erfindung ist, die Verschlechterung der Informationsverarbeitungsgeschwindigkeit, die der seriellen Datenübertragung zugeschrieben werden kann, zu beseitigen und einen Halbleiter- Dateispeicher zu schaffen, der ein großes Datenvolumen effizient überträgt, um das Datenübertragungsvolumen zu erreichen.
Eine weitere Aufgabe dieser Erfindung ist, ein Speichersystem zu schaffen, das die kleinere Anzahl von Anschlußstiften erfordert, in dem einfach ein Dateispeicher montiert und demontiert werden kann und das hochzuverlässig ist.
In der US-A-4 183 095 sind Speicherelemente in verschiedenen Datenleitungen unabhängig voneinander vorgesehen, wobei Daten in paralleler Weise empfangen werden, um in mehreren Speicherelementen gespeichert zu werden.
Die EP-A-0,030,007 offenbart ein integriertes Speichermodul, an das Steuerinformation, Adresseninformation und Daten über eine Gruppe von Datenleitungen P0-P8 übertragen werden. Es sind weitere Signalleitungen vorgesehen, die angeben, um welche Daten auf den Datenleitungen es sich handelt.
Gemäß der vorliegenden Erfindung wird ein Halbleiter- Dateispeicher geschaffen, mit einem Halbleiterspeicher, der an einen Informationsverarbeitungsprozessor angeschlossen ist und in der Weise arbeitet, daß er vom Informationsverarbeitungsprozessor übertragene Daten speichert und gespeicherte Daten ausliest, sowie mit einer Adressenzugriffsschaltung, die vom Informationsverarbeitungsprozessor übertragene Adressendaten hält, um auf Adressen im Halbleiterspeicher zuzugreifen, wobei vom Halbleiterspeicher in Übereinstimmung mit in der Adressenzugriffsschaltung gehaltenen Adressendaten parallele Daten im Halbleiterspeicher gespeichert oder aus diesem ausgelesen werden, gekennzeichnet durch
eine Steuerschaltung, die einen Prozessor, einen Speicher und ein darin gespeichertes Steuerprogramm enthält und vom Informationsverarbeitungsprozessor ein Rücksetzsignal und ein Taktsignal empfängt;
eine Eingangs/Ausgangs-Teilerschaltung, die einen Prozessor, einen Speicher und ein darin gespeichertes Steuerprogramm enthält und über eine Übertragungssignal leitung für serielle Daten an den Informationsverarbeitungsprozessor angeschlossen ist;
eine Seriell/Parallel-Umsetzungsschaltung, die vom Informationsverarbeitungsprozessor über die Eingangs/Ausgangs-Teilerschaltung serielle Daten empfängt und die empfangenen Daten in parallele Daten umsetzt;
eine Parallel/Seriell-Umsetzungsschaltung, die vom Halbleiterspeicher ausgelesene parallele Daten empfängt und die empfangenen Daten in serielle Daten umsetzt, die an den Informationsverarbeitungsprozessor übertragen werden sollen;
wobei eine Datenübertragung durch Aktivierung des Rücksetzsignals begonnen wird, gefolgt von der Übertragung eines Strings serieller Daten über die Übertragungssignalleitung für serielle Daten;
wobei die Eingangs/Ausgangs-Teilerschaltung unter der Steuerung der Steuerschaltung aus dem String serieller Daten eine festgelegte Anzahl von ersten Daten entnimmt, die Steuerinformation enthalten; und
wobei durch die Eingangs/Ausgangs-Teilerschaltung unter der Steuerung der Steuerschaltung und der die Steuerinformation enthaltenden ersten Daten anschließend zweite Daten, die vom Informationsverarbeitungsprozessor seriell empfangen oder an diesen seriell übertragen werden sollen, in einem Blockübertragungsbetrieb mit veränderlichem Datenvolumen übertragen werden.
Ein Halbleiter-Dateispeicher gemäß einer Ausführungsform der Erfindung enthält eine Ende-Erfassungsschaltung, die das Ende der Übertragung von Daten erfaßt, wobei
dann, wenn der Halbleiter-Dateispeicher einen String serieller Daten, der die Startadresse für den Zugriff auf den Halbleiterspeicher angebende Adressendaten enthält, eine Übertragungsende-Information und Schreibdaten von der Informationsverarbeitungsvorrichtung empfängt, wenn in den Halbleiter-Dateispeicher geschrieben wird, die Adressendaten in der Adressenzugriffsschaltung gesetzt werden, die gesetzten Adressendaten von der Adressenzugriffsschaltung inkrementiert oder dekrementiert werden und der Halbleiter-Dateispeicher das Schreiben von Daten in den Halbleiterspeicher ausführt und das Schreiben von Daten beendet, wenn die Übertragungsende- Information von der Ende-Erfassungsschaltung erfaßt wird, und
dann, wenn der Halbleiter-Dateispeicher einen String serieller Daten, der eine Startadresse für den Zugriff auf den Halbleiterspeicher angebende Adressendaten enthält, sowie Übertragungsende-Informationen empfängt, wenn Daten aus dem Halbleiterspeicher ausgelesen werden, die Adressendaten in der Adressenzugriffsschaltung gesetzt werden, die gesetzte Adresse durch die Adressenzugriffsschaltung inkrementiert oder dekrementiert wird und der Halbleiter-Dateispeicher das Lesen von Daten aus dem Halbleiterspeicher ausführt und das Lesen von Daten beendet, wenn die Übertragungsende-Information von der Ende-Erfassungsschaltung erfaßt wird.
Ein Speichersystem, das einen Halbleiter-Dateispeicher verwendet, enthält eine Seriell/Parallel-Umsetzungsschaltung, die in einem Halbleiterspeicher zu speichernde serielle Daten empfängt und sie in parallele Daten umsetzt, eine Parallel/Seriell-Umsetzungsschaltung, die aus dem Halbleiterspeicher ausgelesene parallele Daten empfängt und sie in serielle Daten umsetzt, eine Entnahmeschaltung, die aus von einem Informationsverarbeitungsprozessor übertragenen seriellen Daten Adressendaten entnimmt, und eine Adressendaten-Halteschaltung, die von der Entnahmeschaltung entnommene Adressendaten hält. In Betrieb setzt die Seriell/Parallel-Umsetzungsschaltung serielle Schreibdaten, die von einem Treiber übertragen werden, in parallele Daten um, die im Halbleiterspeicher entsprechend den Adressendaten, die in der Adressendaten- Halteschaltung gehalten werden, gespeichert werden, liest die Parallel/seriell-Umsetzungsschaltung parallele Daten aus dem Halbleiterspeicher entsprechend den in der Adressendaten-Halteschaltung gehaltenen Adressendaten aus, setzt sie in serielle Daten um und liefert sie an den Treiber, und überträgt der Treiber Daten vom Halbleiter- Dateispeicher an den Informationsverarbeitungsprozessor und überträgt Daten vom Informationsverarbeitungsprozessor an den externen Halbleiterspeicher.
Diese Erfindung hat zum Ziel, serielle Übertragungsdaten zu empfangen und sie innerhalb des Halbleiter-Dateispeichers in parallele Daten umzusetzen, bevor diese im Halbleiterspeicher gespeichert werden, und parallele Daten aus dem Halbleiterspeicher auszulesen und sie innerhalb des Dateispeichers in serielle Daten umzusetzen, bevor sie nach außen übertragen werden, wobei die Anzahl der Anschlußleitungen, die an externe Vorrichtungen hinausführen, reduziert werden kann, so daß im Ergebnis die Anzahl der Anschlußstifte reduziert werden kann. Folglich sind kleine Einsteck- und Herausziehkräfte erforderlich, außerdem kann ein hochzuverlässiger Halbleiter-Dateispeicher verwirklicht werden.
Gemäß dieser Erfindung empfängt der externe Halbleiterspeicher einen seriellen Datenstring, in dem die Startadresse eines Datenzugriffsbereichs des Halbleiterspeichers, Übertragungswortvolumen-Information oder Übertragungsende-Information, die das Volumen der Datentransaktion bzw. das Volumen der der Adresse entsprechenden Übertragungsdaten angeben, enthalten sind, wobei der Halbleiter-Dateispeicher die Startadresse in der Adressenzugriffsschaltung setzt und die Übertragungswortvolumen-Information oder dergleichen an die Ende- Erfassungsschaltung sendet, um dadurch auf den Halbleiterspeicher nur für die Anzahl von Daten zuzugreifen, die vom Übertragungswortvolumen angegeben werden, wodurch es möglich ist, daß nur notwendige Daten gespeichert und ausgelesen werden.
Im Ergebnis können Daten in unterschiedlicher Menge gespeichert und ausgelesen werden, außerdem kann das Datenübertragungsvolumen bei jeder Übertragung geändert werden. Dies läßt einen schnellen Zugriff auf eine spezifische Adresse zu und ermöglicht die Übertragung von Massendaten mit hoher Übertragungsrate im Blockübertragungsmodus, wodurch eine effiziente Datenübertragung, die an das Datenübertragungsvolumen angepaßt ist, verwirklicht werden kann.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockschaltbild, das eine Ausführungsform des erfindungsgemäßen Halbleiter-Dateispeichers zeigt;
Fig. 2 ist ein Diagramm, das das Format der Information zeigt, die in der Ausführungsform von Fig. 1 vom Informationsverarbeitungsprozessor an den Halbleiter- Dateispeicher übertragen wird;
Fig. 3 ist ein Flußdiagramm, das den Ablauf des Schreibens von Daten in den Halbleiter-Dateispeicher in der Ausführungsform von Fig. 1 zeigt;
Fig. 4 ist ein Flußdiagramm, das den Ablauf des Lesens von Daten aus dem Halbleiter-Dateispeicher in der Ausführungsform von Fig. 1 zeigt;
Fig. 5 ist ein Zeitablaufdiagramm, das die Zustände von Signalen auf den Signalleitungen des Halbleiter-Dateispeichers von Fig. 1 beim Schreiben von Daten wie in Fig. 3 gezeigt zeigt;
Fig. 6 ist ein Zeitablaufdiagramm, das die Zustände von Signalen auf den Signalleitungen des Halbleiter-Dateispeichers von Fig. 1 beim Lesen von Daten wie in Fig. 4 gezeigt zeigt;
Fig. 7 ist ein Blockschaltbild, das eine weitere Ausführungsform dieser Erfindung zeigt, in der der Halbleiter- Dateispeicher an den Informationsverarbeitungsprozessor über einen Lese/Schreib-Steuertreiber angeschlossen ist;
Fig. 8 ist ein Flußdiagramm, das den Operationsablauf des Treibers und des Halbleiter-Dateispeichers beim Schreiben von Daten in den Halbleiter-Dateispeicher in der Anordnung von Fig. 7 zeigt; und
Fig. 9 ist ein Flußdiagramm, das den Operationsablauf des Treibers und des Halbleiter-Dateispeichers beim Lesen von Daten aus dem Halbleiter-Dateispeicher in der Anordnung von Fig. 7 zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Nun werden mit Bezug auf die Zeichnungen Ausführungsformen dieser Erfindung beschrieben.
Fig. 1 zeigt eine Ausführungsform des erfindungsgemäßen Halbleiter-Dateispeichers. Mit 1 ist ein RAM bezeichnet, der als Halbleiterspeicher zum Speichern von Daten dient. Der RAM 1 ist über einen Datenbus 12 mit einer Zwischenspeicherschaltung 2 verbunden, von der der RAM 1 beim Speichern Daten empfängt. Der RAM 1 ist über einen Adressenbus 13 mit einem Adressenzähler 3 verbunden, von dem der RAM 1 den Adressenwert für die Adressierung sowohl beim Schreiben als auch beim Lesen von Daten empfängt. Der RAM 1 ist ferner über den Datenbus 12 zusätzlich zur Zwischenspeicherschaltung 2 mit einer Parallel/Seriell- Umsetzungsschaltung (P/S) 6 verbunden, an die der RAM 1 ausgelesene Daten liefert.
Ein Informationsverarbeitungsprozessor, der im Halbleiter-Dateispeicher 15 Daten speichert und Daten aus ihm ausliest, erzeugt über eine Eingangs/Ausgangs-Signalleitung 9 serielle Eingangsdaten in eine Eingangs/Ausgangs-Signalteilerschaltung 8, von der Daten an eine Seriell/Parallel-Umsetzungsschaltung (S/P) 7 geschickt werden. Die Eingangs/Ausgangs-Teilerschaltung 8 enthält einen Mikroprozessor, einen Speicher und ein im Speicher gespeichertes Steuerprogramm.
Die Eingangs/Ausgangs-Teilerschaltung 8 spricht auf das Steuersignal von einer Steuerschaltung 4 an, um die Eingangs/Ausgangs-Richtung umzuschalten, teilt die Eingangsdaten für die Entnahme in Daten an verschiedene Ziele ein und liefert die entnommenen Daten über die Seriell/Parallel-Umsetzungsschaltung 7 an entsprechende Schaltungen. Der Informationsverarbeitungsprozessor 21 sendet Daten im Übertragungsinformationsformat wie in Fig. 2 gezeigt beispielsweise über die Leitung 9 an den Halbleiter-Dateispeicher 15. Das Übertragungsinformationsformat enthält Synchronisationsinformationen, Schreib/Leseinformation, Startadresseninformation, die Anzahl der übertragenen Datenwörter n und einen Datenstring (n Bytes). Im Beispiel von Fig. 2 wird beim Schreiben von Daten am Anfang des Formats "Schreibinformation" gewählt, während beim Lesen von Daten am Anfang des Formats "Leseinformation" gewählt wird und der "Datenstring" am Ende des Formats entfernt wird.
Wenn beim Lesen von Daten Ausgangsdaten vom RAM 1 über den Datenbus 12 an die Parallel/Seriell-Umsetzungsschaltung 6 gesendet werden, werden die resultierenden seriellen Daten über die Eingangs/Ausgangs-Signalleitung 9 an den Informationsverarbeitungsprozessor gesendet. Die Seriell/Parallel-Umsetzungsschaltung 7 ist über einen Bus 14 mit der Zwischenspeicherschaltung 2, dem Adressenzähler 3 und einem Datenwortzähler 5 verbunden, der die Anzahl der Datenwörter zählt, wobei sie in der Weise arbeitet, daß sie die Eingangsdaten in parallele Daten umsetzt.
Die Übertragungsinformationsdaten in dem in Fig. 2 gezeigten Format, die vom externen Informationsverarbeitungsprozessor 21 als serielle Daten geschickt werden, werden für die Entnahme durch die Eingangs/Ausgangs- Signalteilerschaltung 8 unterteilt und über die Seriell/Parallel-Umsetzungsschaltung 7 und den gemeinsamen Bus 14 verteilt. Unter den Daten wird im Datenwortzähler 5 die "Anzahl der übertragenen Datenwörter" gesetzt, während im Adressenzähler 3 die "Startadresseninformation" gesetzt wird und in der Zwischenspeicherschaltung 2 beim Schreiben von Daten der "Datenstring" gespeichert wird. In der Zwischenspeicherschaltung 2 werden die "Synchronisationsinformation" und entweder die "schreibinforrnation" oder die "Leseinformation" aus dem in Fig. 2 gezeigten Datenformat gehalten. Nachdem die Daten zwischengespeichert worden sind, greift die Steuerschaltung 4 auf die Zwischenspeicherschaltung 2 unter Verwendung einer Leitung 7 zu, um festzustellen, ob die Daten Leseinformation oder Schreibinformation sind.
Diese Schaltungen und der RAM 1 werden durch die Steuerschaltung 4 gesteuert, die beispielsweise einen Mikroprozessor und einen Speicher enthält und in der Weise arbeitet, daß sie Übertragungsinformationsdaten (Steuersignale zum Schreiben oder Lesen), die vom externen Informationsprozessor gesendet werden, empfängt und ferner ein Taktsignal (CLOCK) sowie ein Rücksetzsignal (RESET), die vom externen Informationsverarbeitungsprozessor über eine Taktsignalleitung 10 bzw. eine Rücksetzsignalleitung 11 gesendet werden, empfängt. Als Antwort auf diese Signale steuert die Steuerschaltung 4 die obenerwähnten Schaltungen und den RAM 1 zu bestimmten Zeiten, wodurch das Schreiben und Lesen von Daten gesteuert wird.
Unter der Steuerung der Steuerschaltung 4 werden serielle Daten, die vom externen Informationverarbeitungsprozessor übertragen werden, in der Seriell/Parallel-Umsetzungsschaltung 7 erneut in parallele Daten umgesetzt und im RAM 1 gespeichert, während parallele Daten, die an den externen Informationsverarbeitungsprozessor übertragen werden sollen, aus dem RAM 1 ausgelesen werden, in der Parallel/Seriell-Umsetzungsschaltung 6 erneut in serielle Daten umgesetzt werden und an den externen Informationsverarbeitungsprozessor übertragen werden. Die Parallel/Seriell-Umsetzungsschaltung 6 und die Seriell/Parallel-Umsetzungsschaltung 7 empfangen ein Taktsignal, um ihre Datenumsetzungsprozesse zu takten.
Im folgenden wird der Gesamtablauf des Schreibens und des Lesens von Daten in den bzw. aus dem Halbleiter- Dateispeicher 15 mit Bezug auf die Fig. 3 und 4 beschrieben, anschließend wird die genaue Operation jedes funktionalen Blocks anhand des Zeitablaufdiagramms der Hauptsignale, die in den Fig. 5 bzw. 6 gezeigt sind, beschrieben.
Wie in Fig. 3 für den Datenschreibprozeß gezeigt ist, wird in der Steuerschaltung 4 der Schreibmodus gesetzt (Schritt 301), wird die Startadresse im Adressenzähler 3 gesetzt (Schritt 302) und wird die Anzahl der Schreibdatenwörter n im Datenwortzähler 5 gesetzt, anschließend findet die Datenschreiboperation in Übereinstimmung mit dem Takt statt. Zunächst werden Schreibdaten an die Zwischenspeicherschaltung 2 übertragen (Schritt 304), in der sie zwischengespeichert werden (Schritt 305). Dann werden die Daten im RAM 1 gespeichert (Schritt 306), ferner werden die Inhalte des Adressenzählers 1 inkrementiert (Schritt 307). Die Routine vom Schritt 304 zum Schritt 307 wird in einer Anzahl wiederholt, die gleich der Anzahl der Wörter ist, die im Datenwortzähler 5 gesetzt ist, woraufhin die Schreiboperation für einen Block abgeschlossen ist.
Beim Lesen von Daten aus dem Halbleiter-Dateispeicher 5 wird in der Steuerschaltung 4 der Lesemodus gesetzt, wird die Auslesestartadresse des RAM 1 im Adressenzähler 3 gesetzt und wird die Anzahl der ausgelesenen Wörter n im Datenwortzähler 5 gesetzt, anschließend beginnt die Leseoperation. Die Daten werden aus der spezifizierten Auslesestartadresse des RAM 1 gelesen (Schritt 404), anschließend werden die Daten, nachdem sie vorübergehend im Zwischenspeicher 2 zwischengespeichert worden sind (Schritt 405), an die Parallel/Seriell-Umsetzungsschaltung 6 übertragen (Schritt 406). Gleichzeitig werden die Inhalte des Adressenzählers 3 um Eins inkrementiert (Schritt 407), woraufhin das Lesen von Daten für ein Wort abgeschlossen ist. Die Routine vom Schritt 404 zum Schritt 407 wird in der Anzahl wiederholt, die gleich der Anzahl der Wörter n ist, die im Datenwortzähler 5 gesetzt ist, woraufhin die Leseoperation für einen Block abgeschlossen ist.
Die Operation wird mit Bezug auf das Zeitablaufdiagramm der Signale genauer erläutert. Zum Schreiben von Daten wird, wie in Fig. 5 gezeigt ist, die Steuerschaltung 4, die auf eine Eingabe wartet, durch das RESET-Signal zurückgesetzt, woraufhin übertragene Informationsdaten, die über die Eingangs/Ausgangs-Signalleitung 9 gesendet werden und in die Eingangs/Ausgangs-Signalteilerschaltung 8 eingegeben werden, für die Entnahme unterteilt werden. Die entnommene Startadresse zum Schreiben in den RAM 1 wird im Adressenzähler 3 gesetzt, anschließend wird das entnommene Wortvolumen zum Schreiben im Datenwortzähler 5 gesetzt. Vor diesen Operationen wird die Steuerschaltung 4 durch die durch das Signal < 7> transportierte SCHREIB- Information in den Schreibsteuerstatus versetzt.
Die Steuerschaltung 4 gibt an die Eingangs/Ausgangs- Signalteilerschaltung 8 entsprechend dem Takt ein Eingangs/Ausgangs-Signal < 1> aus, ferner gibt sie an die Seriell/Parallel-Umsetzungsschaltung 7 ein S/P-Steuersignal < 3> aus und wirkt auf die Zwischenspeicherschaltung 2 in der Weise ein, daß diese Daten 1 am Anfang des Zeitverlaufs des Takts zwischenspeichert. Bei Abschluß der Zwischenspeicherung beispielsweise eines Datenbytes in der Zwischenspeicherschaltung 2 werden die Daten 1 in Übereinstimmung mit einem Steuersignal (5) an die im Adressenzähler 3 gesetzte Startschreibadresse geschrieben. Beim Schreiben eines Worts wird im Adressenzähler 3 die Adresse durch Adr. + 1 inkrementiert. In einem alternativen Adressierungsschema wird im voraus ein bestimmter Adressenwert gesetzt, der bei jedem Schreiben eines Worts dekrementiert wird. Entsprechend dem Schreiben des 1- Worts wird von den Inhalten n des Datenwortzählers 5 Eins subtrahiert. Die Datenschreiboperation wird für n Wörter wiederholt, wobei dann, wenn die Inhalte des Datenwortzählers 5 "0" erreicht, ein Zugriffende-Signal < 6> ausgegeben wird, das das Ende des Schreibens von n Wortdaten in den RAM 1 für die Steuerschaltung 4 anzeigt, woraufhin der Halbleiter-Dateispeicher 15 in den Eingabewartezustand eintritt.
Obwohl in der obigen Beschreibung der Datenwortzähler im voraus auf den Zählwert n gesetzt wird, der gleich der Anzahl der Schreibdatenwörter auf der Stufe der anfänglichen Setzung ist, er bei jedem Schreiben eines Worts von der Zwischenspeicherschaltung 2 in den RAM 1 dekrementiert wird und das Zugriffsendesignal (6) an die Steuerschaltung 4 ausgegeben wird, wenn der Zählwert Null erreicht, besteht ein alternatives Schema darin, den Datenwortzähler als Antwort auf jedes Schreiben von Daten zu inkrementieren und das Ende einer Blockdatenübertragung zu erfassen, wenn der im voraus gesetzte Zählwert n erreicht.
Zum Lesen von Daten aus dem Halbleiter-Dateispeicher 15 wird die Steuerschaltung 4 durch die Eingabe eines dem RESET-Signal folgenden LESE-Signals in den Lesemodus versetzt. Der Prozedur, die ähnlich derjenigen des Schreibens ist, folgt das Setzen der Lesestartadresse im Adressenzähler 3, gleichzeitig wird die Anzahl der ausgelesenen Datenwörter n im Datenwortzähler 5 gesetzt. An den RAM 1 wird in Übereinstimmung mit dem Takt ein Lesesteuersignal < 5> ausgegeben, ferner werden Daten 1 aus der Lesestartadresse des RAM 1 in die Zwischenspeicherschaltung 2 ausgelesen, weiterhin werden Daten beispielsweise mit der Länge eines Bytes von der Zwischenspeicherschaltung 2 an die Parallel/Seriell-Umsetzungsschaltung 6 übertragen. Zu diesem Zeitpunkt werden das Eingangs/Ausgangs-Steuersignal < 1> und das P/S-Steuersignal an die Eingangs/Ausgangs-Teilerschaltung 8 bzw. an die Parallel/Seriell-umsetzungsschaltung 6 ausgegeben, um die ausgelesenen Daten an den Informationsverarbeitungsprozessor 21 zu übertragen.
Als Antwort auf die Datenübertragung von der Zwischenspeicherschaltung 2 an die Parallel/Seriell-Umsetzungsschaltung 6 wird die Ausleseadresse im Adressenzähler 3 um Eins inkrementiert, während die Anzahl der Wörter n, die im Datenwortzähler 5 gesetzt ist, dekrementiert wird. Wenn der Zählwert des Datenwortzählers 5 Null erreicht, wird vom Datenwortzähler 5 an die Steuerschaltung 4 das Zugriffsende Signal < 6> ausgegeben, woraufhin die Leseoperation abgeschlossen ist. Die Zähloperationen des Adressenzählers 3 und des Datenwortzählers 5 können wie früher erwähnt für die Schreiboperation abgewandelt werden.
Beim Schreiben in den RAM 1 oder beim Lesen aus dem RAM 1 enthalten die Übertragungsinformationsdaten insbesondere in dem Fall der Übertragung von Daten vom Informationsverarbeitungsprozessor zusätzlich zur Startadresseninformation eine Übertragungswortvolumen-Information (Anzahl von Übertragungswörtern und Startadresse), so daß die Anzahl der übertragenen Wörter auf seiten des Dateispeichers 15 gespeichert wird, damit er das Schreiben und Lesen von Daten in Übereinstimmung mit dieser Information ausführt, ferner kann als Antwort auf eine einzelne Datenübertragungsoperation des Informationsverarbeitungsprozessors eine Reihe von Operationen zum Schreiben oder Lesen von Daten in den bzw. aus dem Dateispeicher 15 stattfinden. In diesem Fall werden die Daten im Blockübertragungsmodus mit veränderlichem Datenvolumen übertragen. In diesem Fall kann selbst eine Dateneinheit aus einem Byte an eine spezifische Adresse effizient übertragen werden.
In einem alternativen Schema kann die Lese/Schreib- Steuerung so beschaffen sein, daß ein für den Datenwortzähler 5 vorgesehener Datenteil im Datenwortzähler 5 oder durch die Steuerschaltung 4 decodiert wird, so daß die Steuerschaltung 4 die Schreib/Lese-Operation steuert, oder daß das Schreib/Lese-Steuersignal unabhängig vom externen Informationsverarbeitungsprozessor über die Schreib/Lese-Steuersignalleitung gesendet wird. Ferner kann die Eingangs/Ausgangs-Signalteilerschaltung 8 so beschaffen sein, daß sie Befehle von übertragenen Daten trennt und die Steuerschaltung 4 die Befehle empfängt.
Gemäß dieser Ausführungsform besitzt der Informationsverarbeitungsprozessor einschließlich der Leistungsversorgungs- und Masseleitungen lediglich fünf bis sechs Leitungen, die an den Dateispeicher 15 angeschlossen sind.
Fig. 7 zeigt eine weitere Ausführungsform dieser Erfindung, in der der vorangehende Halbleiter-Dateispeicher über einen Dateispeicher-Treiber 20 lösbar an den Bus des Informationsverarbeitungsprozessors angeschlossen ist. Der Treiber 20 und der Dateispeicher 30 sind über mehrere Signalleitungen lösbar angeschlossen, wobei diese Konfiguration im Hinblick auf die Reduzierung der Anschlußpunkte und außerdem der Verbesserung der Zuverlässigkeit vorteilhaft ist.
In Fig. 7 ist der Halbleiter-Dateispeicher, der über den Treiber 20 an einen Hostcomputer 21 angeschlossen ist, der ein Informationsverarbeitungsprozessor ist, mit 30 bezeichnet. Der Treiber 20 und der Hostcomputer 21 weisen eine parallele Verbindung eines Host-Schnittstellenbusses 24 auf, wobei der Treiber 20 in Übereinstimmung mit Befehlen arbeitet, die vom Hostcomputer 21 gesendet werden. Der Treiber 20 und der Dateispeicher 30 führen die Transaktion von Adressendaten über eine Eingangs/Ausgangs-Signalleitung 43 aus, ferner besitzen sie Verbindungen über eine Signalleitung 44 für das Übertragungsinformations-Synchronisationssignal, für eine Signalleitung 45 für das Rücksetzsignal, das die Schaltungen initialisiert, für eine Signalleitung 46 für das Schreib/Lese-Steuersignal, für eine Leistungsversorgungsleitung 47, die an eine Leistungsquelle 23 angeschlossen ist, und für eine Masseleitung 48.
Der Treiber 20 arbeitet, indem er durch einen internen Mikroprozessor 26 so gesteuert wird, daß er Daten empfängt, die vom Hostcomputer 21 über eine Hostschnittstellen-Steuereinrichtung 25, z. B. eine SCSI-Protokoll- Steuereinrichtung, übertragen werden. Unter der Steuerung des Mikroprozessors 26 werden die übertragenen Daten über den Zugriff auf den vom Mikroprozessor 26 zugewiesenen Adressenbereich an den Bustreiber 27 geliefert. Ein vom Hostcomputer 21 gesendeter Befehl wird vom Mikroprozessor 26 decodiert, so daß die Lese/Schreib-Steuerschaltung 29 entsprechend gesteuert wird, ferner wird das Schreib/Lese-Steuersignal über die Steuersignalleitung 46 an den Dateispeicher 30 gesendet. Mit 29a ist ein Oszillationselement bezeichnet, das außerhalb der Steuerschaltung 29 vorgesehen ist und auf dessen Grundlage die interne Oszillationsschaltung das Taktsignal mit der spezifizierten Frequenz erzeugt.
Die in Fig. 7 gezeigte Ausführungsform wird im Hinblick auf die Datenschreiboperation mit Bezug auf das Flußdiagramm von Fig. 8 erläutert. In dieser Ausführungsform wird ein String übertragener Daten als ein Block behandelt. Im Fall einer Datenübertragung vom Hostcomputer 21 an den Dateispeicher 30 zum Schreiben wird zunächst die Startadresse des Datenblocks übertragen (Schritt 801), die durch die Parallel/Seriell-Umsetzungsschaltung (P/S- Umsetzungsschaltung) 28b in eine serielle Information umgesetzt wird und an den Dateispeicher 30 mittels der Datentrennschaltung 28 über die Eingangs/Ausgangs- Signalleitung 43 übertragen wird (Schritt 803). Wenn die Datentrennschaltung 31, die mit der Eingangs/Ausgangs- Signalleitung 43 verbunden ist (Schritt 811), die Startadresse empfängt, arbeitet im Dateispeicher 30 die Senell/Parallel-Umsetzungsschaltung 31b, um die Adressendaten wieder in parallele Daten umzusetzen, und hält diese Daten in der Adressen-Zwischenspeicherschaltung 32 (Schritt 812).
Wenn die Steuerschaltung 34 vom Treiber 20 das Schreibsteuersignal empfängt, hält sie die Adressendaten in der Adressen-Zwischenspeicherschaltung 32, danach arbeitet die Seriell/Parallel-Umsetzungsschaltung 31b in der Weise, daß die vom Treiber 20 übertragenen seriellen Daten in parallele Daten umgesetzt werden, welche in der Daten-Zwischenspeicherschaltung 33 gehalten werden (Schritte 805-808). Nachdem die Adressendaten in der Adressen-Zwischenspeicherschaltung 32 gesetzt worden sind, wirkt die Steuerschaltung 34 auf die Schreib/Lese- Steuerschaltung 35 ein, damit sie das Schreibsteuersignal an den Halbleiterspeicher 36 sendet (Schritt 809), wobei die Daten in der Daten-Zwischenspeicherschaltung 33 im Halbleiterspeicher 36 gespeichert werden (Schritte 814- 816). Der Adressenzähler 37 wird durch die Steuerschaltung 34 inkrementiert (Schritt 810). In ähnlicher Weise wird der Adressenwert in der Adressenzählerschaltung 37 inkrementiert, nachdem die nächsten Daten zwischengespeichert worden sind. Durch Wiederholen der Schritte 805 bis 810 werden Daten nacheinander im Halbleiterspeicher 36 gespeichert.
Im Fall des Auslesens von Daten aus dem Halbleiter- Dateispeicher 30 erfolgen die Verarbeitungsschritte von 901 bis 904, die die Leseadresse auf seiten des Treibers 20 betreffen, und die entsprechenden Verarbeitungsschritte von 911 bis 913 auf seiten des Halbleiter- Dateispeichers 30, wie in Fig. 9 gezeigt ist, in der gleichen Weise wie im Fall des Schreibens von Daten, was in Fig. 8 gezeigt ist. Wenn nämlich die Steuerschaltung 34 das Lesesteuersignal vom Treiber 20 empfängt, hält sie die Startadresse in der Adressen-Zwischenspeicherschaltung 32, danach liest sie Daten in jenem Adressenbereich als Antwort auf das Lesesignal von der Lese/Schreib-Steuerschaltung 35 (Schritt 914). Nachdem die Daten in der Daten-Zwischenspeicherschaltung 33 zwischengespeichert worden sind (Schritt 915), werden die parallelen Daten an die Parallel/Seriell-Umsetzungsschaltung 31a geliefert (Schritt 916), so daß sie in serielle Daten umgesetzt werden. Die seriellen Daten werden mittels der Datentrennschaltung 31 an den Treiber 20 gesendet. Im Treiber 20 werden die ausgelesenen seriellen Daten vom Dateispeicher 30 über die Datentrennschaltung 28 geliefert und durch die Seriell/Parallel-Umsetzungsschaltung 28a erneut in parallele Daten umgesetzt (Schritte 905, 906), woraufhin die Daten durch Wiederholen der Operation für einen Block an den Hostcomputer 21 gesendet werden (Schritte 907-910).
Im Dateispeicher 20 ist mit 38a ein Datenbus bezeichnet, der an den Dateneingang des Halbleiterspeichers 36 angeschlossen ist, während mit 38b ein Adressenbus bezeichnet ist, der an den Adresseneingang des Halbleiterspeichers 36 angeschlossen ist. Mit 39 ist eine Adressendecodierungsschaltung bezeichnet, die einen Teil der Adressendaten von der Adressenzählerschaltung 37 decodiert, um Signale für die Auswahl der Adresse (oder der Chips) des Halbleiterspeichers 36 zu erzeugen, während 40 eine Leistungsausfall-Erfassungsschaltung bezeichnet, die auf eine Batterie 41 in der Weise einwirkt, daß sie an den Halbleiterspeicher Leistung liefert, so daß die gespeicherten Daten im Fall einer Leistungsunterbrechung von der Leistungsquelle 23 gehalten werden.
In dieser Ausführungsform sind der Treiber 20 und der Dateispeicher 30 über insgesamt sechs Signalleitungen für die Implementierung einer Informationstransaktion miteinander verbunden. Die Datenübertragungsrate zwischen dem Treiber 20 und dem Halbleiter-Dateispeicher 30 beträgt mehrere MBits/s bis zu 12 MBits/s oder mehr.
Die Anzahl der Signalleitungen zwischen dem Treiber 20 und dem Halbleiter-Dateispeicher 30 kann weiter reduziert werden, indem der Synchronisationstakt und dergleichen auf der Grundlage der Frequenzmultiplexierung gesendet werden, welche das Senden von Signalen über dieselbe Leitung ermöglicht.
Obwohl in den vorangehenden Ausführungsformen der Halbleiter-Dateispeicher die Seriell/Parallel-Umsetzungsschaltung, die serielle Daten empfängt und sie in parallele Daten umsetzt, die im Halbleiterspeicher gespeichert werden sollen, die Parallel/Seriell-Umsetzungsschaltung, die parallele Daten empfängt, die aus dem Halbleiterspeicher ausgelesen werden, und sie in serielle Daten umsetzt, die Entnahmeschaltung, die Adressendaten aus den von einer externen Vorrichtung gesendeten seriellen Daten entnimmt, die Informationstrennschaltung usw. enthält, können diese Schaltungsblöcke zu einer Schnittstellenschaltung integriert werden, wobei diese Erfindung nicht auf die Kombination der obenerwähnten Schaltungen eingeschränkt ist.
Übertragungsinformationsdaten in den vorangehenden Ausführungsformen können zusätzlich zur Startadresse, zum Übertragungsdaten-Wortvolumen und zu den Transaktionsdaten Lese/Schreib-Steuerinformation, Zeichensynchronisationsinformation usw. enthalten.
Die Startadresse und das Übertragungswortvolumen können vor den Transaktionsdaten unabhängig hiervon früher oder aber gleichzeitig mit diesen übertragen werden. Beim Auslesen von Daten aus dem Halbleiterspeicher werden die Startadresse und das Übertragungswortvolumen im voraus übertragen.
In den folgenden Ausführungsformen kann beim Speichern von Daten im Halbleiterspeicher anstelle der Übertragungsdaten-Wortvolumeninformation eine Datenendeinformation an die Daten angehängt werden, so daß der Dateispeicher die Information zum Beenden des Zugriffs auf den Halbleiterspeicher erfaßt. Eine solche Datenende- Erfassung kann lediglich durch Decodieren der Daten in der Eingangssignal-Trennschaltung implementiert sein. Daher kann der Wortzähler durch die Ende-Erfassungsschaltung ersetzt sein, die das Ende der übertragenen Daten erfaßt. Der Ausdruck "Wort", der für das Übertragungsdaten-Wortvolumen verwendet wird, impliziert nicht ein Wort mit einer spezifischen Anzahl von Bytes, statt dessen kann jede Informationsmenge als Worteinheit definiert sein.
Obwohl in den vorangehenden Ausführungsformen der Adressenzähler eine Zugriffssteuerung besitzt, kann für den Zugriff auch der Adressenausgang des Mikroprozessors verwendet werden.
Obwohl als Halbleiterspeicher ein RAM verwendet wird, können auch andere Typen von Speichern wie etwa ein EEPROM verwendet werden.
Durch Empfangen von seriellen Daten und Umsetzen dieser Daten in parallele Daten innerhalb des Halbleiter- Dateispeichers, so daß sie im Halbleiterspeicher gespeichert werden können, sowie durch paralleles Auslesen von Daten aus dem Halbleiterspeicher und Umsetzen dieser Daten in serielle Daten innerhalb des Speichers, so daß sie nach außen übertragen werden können, kann die Anzahl der Leitungen, die mit externen Vorrichtungen verbunden sind, reduziert werden, mit dem Ergebnis, daß die Anzahl der Anschlußstifte reduziert werden kann. Folglich sind geringe Einsteck- und Herausziehkräfte erforderlich, außerdem kann ein hochzuverlässiger externer Halbleiterspeicher verwirklicht werden.
Der Halbleiter-Dateispeicher empfängt die Startadresse des Datenzugriffsbereichs im Halbleiterspeicher, die Übertragungswort-Volumeninformation oder die Übertragungsende-Information, die das Volumen der übertragenen Daten sowie die der Adresse entsprechenden Übertragungs daten als String serieller Daten angibt, die in der Übertragungsinformation erhalten sind, und setzt die Startadresse in der Adressenzugriffsschaltung und sendet die Übertragungswort-Volumeninformation oder dergleichen an die Ende-Erfassungsschaltung, so daß auf den Halbleiterspeicher nur für Daten zugegriffen wird, deren Anzahl dem Übertragungswortvolumen entspricht, wodurch ausschließlich notwendige Daten geschrieben oder gelesen werden. Dadurch kann das Lesen und Schreiben für irgendein Datenvolumen auf fallweiser Basis erfolgen, wobei das Volumen der übertragenen Daten bei jedem Übertragungsereignis verändert werden kann. Folglich kann auf eine spezifische Adresse in kurzer Zeit zugegriffen werden, während gleichzeitig Massendaten in kurzer Zeit im Blockübertragungsmodus übertragen werden können und eine effiziente Datenübertragung, die an das Volumen der übertragenen Daten angepaßt ist, erzielt werden kann.

Claims

1. Halbleiter-Dateispeicher (15), mit einem Halbleiterspeicher (1), der an einen Informationsverarbeitungsprozessor (21) angeschlossen ist und in der Weise arbeitet, daß er vom Informationsverarbeitungsprozessor übertragene Daten speichert und gespeicherte Daten ausliest, sowie mit einer Adressenzugriffsschaltung (3), die vom Informationsverarbeitungsprozessor übertragene Adressendaten hält, um auf Adressen im Halbleiterspeicher zuzugreifen, wobei vom Halbleiterspeicher in Übereinstimmung mit in der Adressenzugriffsschaltung gehaltenen Adressendaten parallele Daten im Halbleiterspeicher gespeichert oder aus diesem ausgelesen werden, gekennzeichnet durch

eine Steuerschaltung (4), die einen Prozessor, einen Speicher und ein darin gespeichertes Steuerprogramm enthält und vom Informationsverarbeitungsprozessor (21) ein Rücksetzsignal (11) und ein Taktsignal (10) empfängt;

eine Eingangs/Ausgangs-Teilerschaltung (8), die einen Prozessor, einen Speicher und ein darin gespeichertes Steuerprogramm enthält und über eine Übertragungssignalleitung (9) für serielle Daten an den Informationsverarbeitungsprozessor (21) angeschlossen ist;

eine Seriell/Parallel-Umsetzungsschaltung (7), die vom Informationsverarbeitungsprozessor über die Eingangs/Ausgangs-Teilerschaltung serielle Daten empfängt und die empfangenen Daten in parallele Daten umsetzt;

eine Parallel/Seriell-Umsetzungsschaltung (6), die vom Halbleiterspeicher ausgelesene parallele Daten empfängt und die empfangenen Daten in serielle Daten umsetzt, die an den Informationsverarbeitungsprozessor übertragen werden sollen;

wobei eine Datenübertragung durch Aktivierung des Rücksetzsignals begonnen wird, gefolgt von der Übertragung eines Strings serieller Daten über die Übertragungs signalleitung für serielle Daten;

wobei die Eingangs/Ausgangs-Teilerschaltung unter der Steuerung der Steuerschaltung (4) aus dem String serieller Daten eine festgelegte Anzahl von ersten Daten entnimmt, die Steuerinformation enthalten; und

wobei durch die Eingangs/Ausgangs-Teilerschaltung unter der Steuerung der Steuerschaltung (4) und der die Steuerinformation enthaltenden ersten Daten anschließend zweite Daten, die vom Informationsverarbeitungsprozessor seriell empfangen oder an diesen seriell übertragen werden sollen, in einem Blockübertragungsbetrieb mit veränderlichem Datenvolumen übertragen werden.

2. Halbleiter-Dateispeicher nach Anspruch 1, wobei der Dateispeicher (1) an den Informationsverarbeitungsprozessor (21) über wenigstens sechs Leitungen angeschlossen ist, die die Übertragungssignalleitung (9) für serielle Daten, eine Synchronisationstakt-Signalleitung (10), eine Schaltungsrücksetz-Signalleitung (11), eine Schreib/Lese-Steuersignalleitung, eine Leistungsversorgungsleitung (97) und eine Masseleitung (48) umfassen.

3. Halbleiter-Dateispeicher nach Anspruch 1 oder 2, wobei die Übertragungssignalleitung (9) für serielle Daten eine Datenübertragungsrate von 12Mbits/s oder höher besitzt.

4. Halbleiter-Dateispeicher nach Anspruch 1, mit einer Ende-Erfassungsschaltung (5), die das Ende der Übertragung von Daten erfaßt, wobei

dann, wenn der Halbleiter-Dateispeicher einen String serieller Daten, der die Startadresse für den Zugriff auf den Halbleiterspeicher (1, 36) angebende Adressendaten enthält, eine Übertragungsende-Information und Schreibdaten von der Informationsverarbeitungsvorrichtung empfängt, wenn in den Halbleiter-Dateispeicher geschrieben wird, die Adressendaten in der Adressenzugriffsschaltung (3) gesetzt werden, die gesetzten Adressendaten von der Adressenzugriffsschaltung (3) inkrementiert oder dekrementiert werden und der Halbleiter- Dateispeicher (1, 36) das Schreiben von Daten in den Halbleiterspeicher ausführt und das Schreiben von Daten beendet, wenn die Übertragungsende-Information von der Ende-Erfassungsschaltung erfaßt wird, und dann, wenn der Halbleiter-Dateispeicher einen String serieller Daten, der eine Startadresse für den Zugriff auf den Halbleiterspeicher angebende Adressendaten enthält, sowie Übertragungsende-Informationen empfängt, wenn Daten aus dem Halbleiterspeicher ausgelesen werden, die Adressendaten in der Adressenzugriffsschaltung gesetzt werden, die gesetzte Adresse durch die Adressenzugriffsschaltung inkrementiert oder dekrementiert wird und der Halbleiter-Dateispeicher das Lesen von Daten aus dem Halbleiterspeicher ausführt und das Lesen von Daten beendet, wenn die Übertragungsende-Information von der Ende-Erfassungsschaltung erfaßt wird.

5. Halbleiter-Dateispeicher nach Anspruch 4, in dem die Adressenzugriffsschaltung (3) einen Adressenzähler (37) enthält und die Steuerschaltung einen Mikroprozessor, einen Speicher und ein in dem Speicher gespeichertes Steuerprogramm enthält.

6. Halbleiter-Dateispeicher nach Anspruch 4 oder 5, in dem die Ende-Erfassungsschaltung einen Wortzähler enthält, der die Anzahl der Wörter in den Übertragungsdaten zählt, und in dem der Halbleiterspeicher (1, 36) die Seriell/Parallel-Umsetzungsschaltung, die Parallel/Senell-Umsetzungsschaltung, die Steuerschaltung, die Eingangs/Ausgangs-Umschaltschaltung, die Adressenzugriffsschaltung und der Wortzähler im selben Gehäuse untergebracht sind und über einen Verbinder an einen Halbleiter- Dateispeicher-Treiber (20) angeschlossen sind.

7. Speichersystem, das einen Halbleiter-Dateispeicher nach Anspruch 6 enthält, wobei der Halbleiter- Dateispeicher (36) an einen Treiber (20) über wenigstens sechs Leitungen angeschlossen ist, die die Übertragungssignalleitung (43) für serielle Daten, eine Synchronisationstakt-Signalleitung (44), eine Schaltungsrücksetz- Signalleitung (45), eine Schreib/Lese-Steuersignalleitung (46), eine Leistungsversorgungsleitung (47) und eine Masseleitung (48) umfassen, und wobei Daten zwischen dem Treiber (20) und dem Informationsverarbeitungsprozessor (21) parallel übertragen werden.