DE69225883T2 - Datenübertragungsvorrichtung - Google Patents

Datenübertragungsvorrichtung

Info

Publication number
DE69225883T2
DE69225883T2 DE69225883T DE69225883T DE69225883T2 DE 69225883 T2 DE69225883 T2 DE 69225883T2 DE 69225883 T DE69225883 T DE 69225883T DE 69225883 T DE69225883 T DE 69225883T DE 69225883 T2 DE69225883 T2 DE 69225883T2
Authority
DE
Germany
Prior art keywords
data
control unit
unit
dma
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69225883T
Other languages
English (en)
Other versions
DE69225883D1 (de
Inventor
Tom Sjoequist
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICL System AB
Original Assignee
ICL System AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICL System AB filed Critical ICL System AB
Application granted granted Critical
Publication of DE69225883D1 publication Critical patent/DE69225883D1/de
Publication of DE69225883T2 publication Critical patent/DE69225883T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Description

  • Die Erfindung betrifft eine Anordnung für die Übertragung von Daten zwischen Daten übertragenden und Daten empfangenden Einheiten, die an eine gemeinsame Datensammelleitung angeschlossen sind, in Verbindung mit der die Anordnung einen direkt adressierbaren Speicher und eine Einheit für einen direkten Speicherzugriff (DMA) aufweist, der so ausgelegt ist, daß die Übertragung von Daten zwischen den vorgenannten Daten übertragenden und Daten empfangenden Einheiten gesteuert wird.
  • Die Steuerkarte, die Datenübertragungen mit hoher Geschwindigkeit zwischen einer angeschlossenen Ein-Aus-(I/O)-Einheit und einer Sammelleitung des Systems durchführt, enthält häufig einen kleinen Datenpuffer fiir die Zwischenspeicherung von Daten vor der Übertragung. Der Grund hierfür liegt darin, daß die langsame I/O-Einheit einen großen Teil der verfügbaren Bandbreite auf der Sammel leitung des Systems einnimmt.
  • Der Nachteil einer derartigen Methode besteht darin, daß Verzögerungen auftreten, da Daten zuerst in dem Datenpuffer gespeichert werden müssen, damit sie anschließend an die Sammelleitung des Systems übertragen werden können.
  • Eine Lösung sieht das Verbinden eines Pufferspeichers, nämlich eines Durchlaufspeichers (FIFO-Speichers), zwischen der I/O-Einheit und der Sammel leitung des Systems vor; dabei werden Verzögerungen bei der Übertragung von Daten eliminiert, ohne daß mehr von der Bandbreite besetzt wird als unbedingt erforderlich.
  • Im Falle einer Speicherkarte mit lokaler lntellegenz jedoch ist es häufig erwüncht, eine lokale Kopie der übertragenen Daten einzusparen. Diese Kopie der übertragenen Daten wird in der Regel als ein Cache-Speicher bei häufiger Benutzung und/oder wenn die zuletzt benutzten Daten direkt im eigenen Speicher der Steuerkarte zugegriffen werden, verwendet.
  • Es ist deshalb wünschenswert, übertragene Daten in einem lokalen Cache-Speicher für die Steuerkarte zu speichern, und zwar zur gleichen Zeit wie Daten zwischen der I/O- Einheit und einem Systemspeicher übertragen werden.
  • Aufgabe der Erfindung ist es, eine Anordnung zur Verfügung zu stellen, mit deren Hilfe die Daten bei den Übertragungen zwischen einer I/O-Einheit, die mit einer Steuerkarte und einer System-Sammel leitung verbunden ist, mit der die vorerwähnte Steuerkarte in Verbindung steht, in einem lokalen Speicher für die Steuerkarte (ein sogenannter Cache- Speicher) gespeichert werden, und zwar zur gleichen Zeit, zu der die vorerwähnte Datenübertragung erfolgt.
  • Dies wird dadurch erreicht, daß eine Steuereinheit mit den vorgenannten Daten übertragenden, Daten aufnehmenden Einheiten und den Direkt-Speicherzugriffs- oder DMA- Einheiten in Verbindung mit der Übertragung von Daten aus einer Daten übertragenden Einheit in eine Daten aufnehmende Einheit so ausgelegt ist, daß die Datenübertragung auch die gleichzeitige Übertragung von Daten in den direkt adressierbaren Speicher mit einschließt.
  • Die Erfindung stellt eine Weiterentwicklung einer bestehendentechnik auf dem Gebiet der DMA (siehe US-PS 38 12 465, Christiansen) und herkömmlichen, integrierten Steuereinheiten für Mehrkanal-DMA dar. Diese Steuereinheiten für DMA sind so ausgelegt, daß sie die Übertragung von Daten zwischen einer I/O-Einheit und einem lokal geschalteten Speicher steuern. Die vorerwähnte Anordnung modifiziert und vervollständigt die Funktion der Steuereinheit für DMA in der Weise, daß die Aufgabe der Erfindung gelöst wird.
  • Die gleichzeitige Übertragung von Daten zwischen einer I/O-Einheit und einer System- Sammelleitung sowie das Fortschalten eines lokalen Speichers für die Steuerkarte werden durch Verwendung eines getrennen DMA-Kanals erreicht, dessen DREQ-Signal aktiviert wird, wenn sowohl das DREQ-Signal aus der Steuereinheit für die geschaltete I/O- Einheit, als auch das DREQ-Signal aus der Steuereinheit für die System-Sammelleitung gleichzeitig aktiviert werden. Wenn die Steuereinheit für die DMA anzeigt, daß ein Datenübertrag dadurch beginnen kann, daß das DACK-Signal, das zu dem Kanal gehört, über den die Datenübertragung stattfindet, aktiviert wird, werden sowohl das DACK- Signal für die Steuereinheit der I/O-Einheit als auch das DACK-Signal für die Steuereinheit der Sammel leitung des Systems aktiviert, und es werden Daten zwischen der I/O- Einheit und der Sammelleitung des Systems übertragen. Ein gleichzeitiges Fortschalten des lokalen Speichers der Steuerkarte wird über den normalen Schreib-Speicher-Zyklus in der Steuereinheit für DMA erzielt.
  • Die Erfindung wird nachstehend in Verbindung mit der Zeichnung anhand eines Blockschaltbildes erläutert, das die Umgebung zeigt, in der die Anordnung nach der Erfindung arbeitet.
  • Ziffer 1 der Zeichnung bezeichnet eine I/O-Einheit, Ziffer 2 eine zugeordnete Steuereinheit. Die I/O-Einheit list in vorliegender Ausführungsform eine sekundäre Speichereinheit, obgleich alle I/O-Einheiten, die Daten übertragen können, möglich sind. Die Steuereinheit 2 ist so ausgelegt, daß sie die Übertragung von Daten zwischen dem speziellen Interface der I/O-Einheit 1 und einer allgemeinen Interface, die für die Verbindung mit einer Sammelleitung 14 vorgesehen ist, handhabt, wo ein direkter Speicherzugriff (DMA) für die Datenübertragung verwendet wird. Der Ausdruck "Interface" dient zur Bezeichnung sowohl der Schaltungslösungen als auch der Regeln (Protokolle), die für die Datenübertragung erforderlich sind. Die I/O-Einheit list in vorliegender Ausführungsform an die Steuereinheit 2 mit der vorstehend angegebenen SCSI-Interface angeschlossen, obgleich die Verwendung weiterer Interfaces möglich ist.
  • Ziffer 3 bezeichnet eine Steuereinheit für eine System-Sammel leitung 13, und Ziffer 4 einen direkt adressierbaren Speicher. Die Speichereinheit 3 ist so ausgelegt, daß sie die Übertragung von Daten zwischen der System-Sammel leitung 13 und der lokalen Sammelleitung 14 handhabt, während ein DMA zur Übertragung von Daten verwendet werden kann. Die Steuereinheit 3 umfaßt einen Durchlaufspeicher (FIFO-Speicher) 3' für die Stabilisierung der Übertragungsraten zwischen der Sammel leitung 13 des Systems und der lokalen Sammelleitung 14. In dem in der Zeichnung dargestellten Beispiel ist die für die System-Sammelleitung 13 verwendete Interface vom Typ EISA (Extended Industry System Architecture), obgleich die Steuereinheiten für die Sammelleitungen mit anderen Interfaces verwendet werden können. Der Speicher 4 ist über die Sammelleitung 14 geschaltet und wird hier als Cache-Speicher verwendet, obgleich andere Anwendungsmöglichkeiten bestehen.
  • Eine Steuereinheit für einen mehrkanaligen DMA ist in der Zeichnung mit 5 bezeichnet, 6 gibt eine Steuereinheit an, die so ausgelegt ist, daß sie die Übertragung von Daten zwischen der Steuereinheit 2 und der Steuereinheit 3 ermöglicht. Die in der Zeichnung dargestellte Ausführungsform verwendet drei Kanäle, von denen jeder ein DREQn- Signal, nämlich auf Leitungen 7, 9 und 11 für DREQ&sub0;, DREQ&sub1; und DREQ&sub2; besitzt, um anzuzeigen, daß die Steuereinheit, die mit dem Signal verbunden ist, zur Übertragung von Daten wie auch eines DACK&sub0;-Signales, nämlich auf Leitungen 8, 10 und 12 für DACK&sub0;, DACK&sub1; und DACK&sub2; bereit ist, die durch die DMA-Steuereinheit 5 aktiviert wird, wenn eine Übertragung erfolgen soll. Die Steuereinheit 5 verwendet Schreib- und Lese- Signale WR und RD, die für den lokalen Speicher 4 bestimmt sind.
  • Die Übertragung von Daten zwischen der Steuereinheit 2 der I/O-Einheit 1 und der Steuereinheit 3 der System-Sammel leitung 13 wird durch Aktivieren des DREQ&sub2;- Signales 11 erzielt, das mit der DMA-Steuereinheit 5 nur dann verbunden ist, wenn die DREQ&sub0; und DREQ&sub1;-Signale gleichzeitig aktiv sind. Die beiden DACK-Signale, DACK und DACK&sub2; werden in gleicher Weise aktiviert, wenn die DMA-Steuereinheit 5 das DACK&sub2;-Signal aktiviert.
  • Die Möglichkeit der Übertragung von Daten zwischen zwei DMA-Einheiten, von denen jede in der Lage ist, nur Daten in den und aus dem einzigen Speicher zu übertragen, wird somit dadurch erreicht, daß die DMA-Steuereinheit 5 für die Sammelleitungs- Entscheidung verwendet und die Steuereinheit 6 veranlaßt wird, die DREQ-Signale aus den beiden Steuereinheiten 2 und 3 so zu synchronisieren, daß die Übertragung von Daten nur stattfindet, wenn beide Einheiten bereit sind. Ein zweckbestimmter DMA- Kanal wird für diesen Zweck verwendet. Die Steuereinheit 6 beendet die Übertragung von Daten in den Fällen, in denen ein lokaler Speicher nicht involviert ist.
  • Die Erfindung umfaßt ferner auch andere Anwendungsfälle mit einer DMA-Steuereinheit und DMA-Hilfsspeichern, die in Verbindung mit einer Steuereinheit für eine System- Datenleitung verwendet werden. Diese haben dann den Effekt, die Steuerung so zu ändern, daß eine Übertragung direkt oder indirekt zwischen den Hilfsspeichern stattfindet. Die DMA-Steuereinheit und die involvierten Hilfsspeicher verhalten sich somit so, als ob eine normale DMA-Übertragung stattfindet.
  • Der Fachmann entnimmt hieraus, daß die Steuereinheit 6 in unterschiedlicher Weise im Rahmen vorliegender Erfindung so aufgebaut ist, daß sie in der vorbeschriebenen Weise arbeitet.

Claims (3)

1. Anordnung für die Übertragung von Daten zwischen Daten übertragenden und Daten aufnehmenden Einheiten (1), die mit einer gemeinsamen Datensammel-leitung (15) verbunden sind, in Verbindung mit welchen die Anordnung einen direkt adressierbaren Speicher (4) und eine Einheit für einen direkten Speicher-zugriff (5) aufweist, der so ausgelegt ist, daß die Übertragung von Daten zwischen den vorgenannten Daten übertragenden und Daten aufnehmenden Einheiten gesteuert wird, dadurch gekennzeichnet, daß eine Steuereinheit (6) mit den vorgenannten Daten übertragenden, Daten aufnehmenden Einheiten (1) und den Direktspeicherzugriffsoder DMA-Einheiten (5) in Verbindung mit der Übertragung von Daten aus einer Daten übertragenden Einheit in eine Daten aufnehmende Einheit so ausgelegt ist, daß die Datenübertragung auch die gleichzeitige Übertra-gung von Daten in den direkt adressierbaren Speicher (4) mit einschließt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinheit (6) so ausgelegt ist, daß die Datenanfrage- oder DREQ-Signale und die Datenrückmelde- oder DACK-Signale aus den Hilfsspeichern synchronisiert werden, die den Dateneinheiten und dem direkt adressierbaren Speicher (4) in solcher Weise zugeordnet werden, daß die Übertragung von Daten nur auftritt, wenn die Daten aufnehmende Einheit und der direkt adressierbare Speicher (4) beide für diesen Vorgang bereit sind.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinheit (6) einerseits mit den DREQ- und DACK-Verbindungen der Daten übertragenden Einheiten, und andererseits mit der DMA -Einheit über eine zusätzliche Anordnung von konventionell verfügbaren DREQ - DACK-Verbindungen mit der DMA-Steuereinheit (5) verbunden und so ausgelegt ist, daß das DREQ-Signal auf der zusätzlichen Verbindung der DMA-Steuereinheit (5) aktiviert wird, wenn die DREQ-Signale der Daten übertragenden Einheiten beide aktiv sind, und damit die DACK-Signale der Daten übertragenden Einheiten aktiviert werden, wenn die DMA-Steuereinheit die zusätzliche Verbindung aktiviert hat.
DE69225883T 1991-11-21 1992-11-13 Datenübertragungsvorrichtung Expired - Fee Related DE69225883T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9103450A SE468570B (sv) 1991-11-21 1991-11-21 Anordning foer oeverfoering av data mellan datasaendande och datamottagande enheter anslutna till en gemensam databuss.
PCT/SE1992/000783 WO1993010499A1 (en) 1991-11-21 1992-11-13 Device for transmission of data

Publications (2)

Publication Number Publication Date
DE69225883D1 DE69225883D1 (de) 1998-07-16
DE69225883T2 true DE69225883T2 (de) 1998-10-08

Family

ID=20384396

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69225883T Expired - Fee Related DE69225883T2 (de) 1991-11-21 1992-11-13 Datenübertragungsvorrichtung

Country Status (5)

Country Link
EP (1) EP0568678B1 (de)
DE (1) DE69225883T2 (de)
FI (1) FI103078B1 (de)
SE (1) SE468570B (de)
WO (1) WO1993010499A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708096B1 (ko) * 2000-07-21 2007-04-16 삼성전자주식회사 버스 시스템 및 그 실행 순서 조정방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782439A (en) * 1987-02-17 1988-11-01 Intel Corporation Direct memory access system for microcontroller
JPH0233645A (ja) * 1988-07-22 1990-02-02 Mitsubishi Electric Corp コンピュータ
JPH02226454A (ja) * 1989-01-13 1990-09-10 Internatl Business Mach Corp <Ibm> コンピユータ・システムおよびそのデータ転送方法
JPH077955B2 (ja) * 1989-05-13 1995-01-30 株式会社東芝 データ通信制御装置

Also Published As

Publication number Publication date
SE9103450L (sv) 1993-02-08
EP0568678B1 (de) 1998-06-10
SE9103450D0 (sv) 1991-11-21
FI933288A (fi) 1993-07-21
WO1993010499A1 (en) 1993-05-27
SE468570B (sv) 1993-02-08
EP0568678A1 (de) 1993-11-10
FI103078B (fi) 1999-04-15
FI103078B1 (fi) 1999-04-15
DE69225883D1 (de) 1998-07-16
FI933288A0 (fi) 1993-07-21

Similar Documents

Publication Publication Date Title
DE69834739T2 (de) Ausgleichen von daten die zwischen verschiedenen leitern fliessen die auf unterschiedlichen frequenzen operieren
DE69032384T2 (de) Datenpuffer
DE69519926T2 (de) Verfahren und vorrichtung zum einhalten der transaktionssteuerung und zur unterstützung von verzögerten antworten in einer busbrücke
DE2831280C2 (de) Buszugriffs-Steuereinheit in einem Datenübertragungs-Steuersystem
DE3909896C2 (de)
DE3004827C2 (de) Datenverarbeitungsanlage
CH656728A5 (de) Schnittstellenschaltungsanordnung zur verbindung eines prozessors mit einem nachrichtenkanal.
EP1249744A1 (de) Verfahren zum Herstellen konsistenter Speicherinhalte in redundanten Systemen
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE69321637T2 (de) Vorrichtung und Verfahren zur Datenübertragung zwischen Bussen unterschiedlicher Breite
DE3687867T2 (de) Mikrorechner.
AT389951B (de) Datenuebertragungseinrichtung
DE3911721C2 (de)
EP0739509B1 (de) Anordnung mit master- und slave-einheiten
EP0477595A2 (de) Cachespeichereinrichtung mit m Busanschlüssen
DE3787235T2 (de) Übertragungssysteme mit Paketbildung.
DE2749884C2 (de)
DE69422018T2 (de) Schnittstellenvorrichtung
DE69225883T2 (de) Datenübertragungsvorrichtung
DE69125815T2 (de) Anordnung und Verfahren zu einer variablen Datenzuweisung
DE3247083A1 (de) Mehrprozessorsystem
DE69128319T2 (de) Arbeitsplatz mit Stossbetriebdatenübertragung
DE3026362C2 (de) Einrichtung zum schnellen blockorientierten Datentransfer zwischen zwei sich im Betrieb befindlichen Rechnern
DE69023677T2 (de) DMA-Übertragung für Rechnersystem.
DE3923759C2 (de) Prozessor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee