DE69225624T2

DE69225624T2 - Leistungssteuerungssystem für batteriebetriebenen Rechner

Info

Publication number: DE69225624T2
Application number: DE69225624T
Authority: DE
Inventors: Shaun Irvine California 92715 Astarabadi; Francis James Boynton Beach Florida 33435 Canova; C. William Irvine California 92720 Frank; Neil Alan Parkland Florida 33067 Katz; Richard Francis Jensen Beach Florida 34957 Pollitt; Leopoldo Lino Boca Raton Florida 33487 Suarez
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-01-25
Filing date: 1992-01-17
Publication date: 1999-02-25
Anticipated expiration: 2012-01-18
Also published as: EP0496536A2; KR920015180A; US5230074A; JPH075958A; MY107793A; DE69225624D1; CA2059173C; EP0496536B1; KR950004206B1; AU653188B2; EP0496536A3; CN1025252C; BR9200240A; CN1063767A; AU8992291A; SG43721A1; JPH0743623B2

Description

Die Erfindung betrifft das Gebiet der Datenverarbeitung und, im besonderen, einen batteriebetriebenen Rechner mit einem Leistungssteuerungssystem.

Hintergrund der Erfindung

Tragbare Hochleistungsrechner enthalten gewöhnlicherweise eine primäre oder Hauptbatterie zum Betrieb des Rechners (Computer), wenn dieser nicht an eine Wechselspannungsquelle angeschlossen ist. Der Typ der gewählten Batterie hängt von der Größe, dem Gewicht und Leistungsanforderungen ab und ist vorzugsweise wiederaufladbar. Obgleich es viele batteriebetriebenen Rechner in verschiedenen Größen gibt, angefangen von Stehgeräten (Desktop) bis zu Laptop-Geräten, Handgeräten (Handheld) und Taschenmodellen, ist die Erfindung für eine Verwendung in Hochleistungssystemen, wie sie derzeit in vielen kommerziell erhältlichen Laptop-Modellen verfügbar sind, konzipiert.
Im allgemeinen haben solche Rechner recht einfache Leistungssteuerungssysteme. Viele stellen nur ein Niedrigbatteriewarnsignal zur Verfügung, das es dem Benutzer erlaubt, alle flüchtigen Daten auf eine Platte (Disk) zu speichern, bevor der Rechner ausgeschaltet wird.
EP-A-404 588 offenbart ein Leistungsversorgungssteuerungssystem für einen tragbaren Rechner, wobei der Rechner eine zentrale Verarbeitungseinheit (central processing unit - CPU) aufweist und durch eine, von einer wiederaufladbaren Batterie oder einem Wechselstrom- (AC) -adapter zur Verfügung gestellten Leistung, betreibbar ist. Eine Ladeeinheit steht zum Laden der Batterie zur Verfügung, und ein Leistungssteuerungs- (power control - PC) -Mikroprozessor steuert die Ladeeinheit unabhängig von der Haupt-CPU, in Zusammenhang mit verschiedenen Systemstatussignalen, wie zum Beispiel der Spannungsausgabe des AC-Adapters, einem Niedrigladungszustand der Batterie oder dem Ausgang der Ladeeinheit selbst. Der PC-Mikroprozessor könnte auch die Leistungsversorgung für jedes der Komponenten in dem Rechner steuern und außergewöhnliche Zustände einem Bediener anzeigen.
Ein Artikel im Hewlett Packard Journal, vol. 37, no. 7, Juli 1986, Amstelveen, NL, auf den Seiten 4-13 unter dem Titel: "Design of HP's portable computer family" offenbart einen Laptop-Rechner, in dem eine periphere Prozessoreinheit (PPU) in Zusammenhang mit der Hauptverarbeitungseinheit (CPU) auftritt, um eine Leistungssteuerungfähigkeit darzustellen. Die PPU überwacht verschiedene Unterbrechungsleitungen, so daß, wenn eine Unterbrechung auftritt während die CPU ausgeschaltet ist, diese die CPU mit Leistung versorgen kann, um die Unterbrechung zu bedienen.

Offenbarung der Erfindung

Entsprechend der Erfindung wird nun ein batteriebetriebener Rechner zu Verfügung gestellt, der enthält: einen Hauptprozessor zur Ausführung von Anwendungsprogrammen unter der Steuerung eines Betriebssystems; eine Vielzahl von Ein- /Ausgabe-Geräten; Überwachungsmittel, die einen Leistungssteuerungsprozessor zur Überwachung vorgegebener Bedingungen, die Batteriebedingungen enthalten, aufweisen und Unterbrechungsanfragen entsprechend dem Auftreten von vorgegebenen ersten Bedingungen erzeugen, wobei der Typ der Unterbrechungsanfrage davon abhängt, welche der ersten Bedingungen auftreten; Logikmittel, die auf Signale reagieren, die vorgegebene zweite Bedingungen anzeigen, zur Erzeugung von Unterbrechungsanforderungen in Antwort darauf, wobei der Typ der Unterbrechungsanforderung davon abhängt, welche der zweiten Bedingungen auftreten; Speichermittel zur Speicherung einer Vielzahl von Unterbrechungsabwicklern; dadurch gekennzeichnet, daß der Rechner weiterhin aufweist: ein Unterbrechungsmittel, das einen Unterbrechungsüberwacher enthält, zur Übertragung von Unterbrechungsanforderungen an den Hauptprozessor als Antwort auf die Unterbrechungsanforderungen von dem Leistungssteuerungsprozessor und dem Logikmittel; und Leistungssteuerungsmittel zur individuellen Steuerung der Leistungsversorgung der Vielzahl von Ein-/Ausgabe-Geräten; der Hauptprozessor ist in Antwort auf die Unterbrechungsanforderungen von dem Unterbrechungsmittel betreibbar, um den Unterbrechungsabwickler entsprechend dem erhaltenen Typ der Unterbrechungsanforderung auszuführen und um das Leistungssteuerungsmittel entsprechend dazu einzustellen, um dadurch individuell die Leistungsversorgung der Vielzahl von Ein-/Ausgabe-Geräten zu steuern.
Kurz ausgedrückt, hat, entsprechend einer besonderen Ausführungsform der Erfindung, ein Rechner zwei Prozessoren. Ein Hauptprozessor arbeitet unter der Kontrolle eines Betriebssystems und stellt eine Gesamtsteuerung des Rechners zur Ausführung von Anwendungsprogrammen dar. Der Hauptprozessor assistiert auch in der Leistungssteuerung durch die Ausführung gewisser Unterbrechungen und indem er ein Leistungssteuerungsregister steuert, um Leistung für verschiedene Geräte ein- und auszuschalten. Ein Leistungssteuerungsprozessor überwacht Batteriebedingungen und erzeugt Unterbrechungen als Ergebnis von vorgegebenen Änderungen. Logikmittel reagieren auf vorgegebene Bedingungen um auch Unterbrechungen zu erzeugen.
In den Zeichnungen zeigt:
Fig. 1 ein Blockdiagramm eines batteriebetriebenen Rechners, der die Erfindung verkörpert;
Fig. 2 eine Draufsicht auf die Ikonenanzeige wie in Fig. 1 gezeigt;
Fig. 3 ein Blockdiagramm, das das Leistungsverteilungssystem, wie in Fig. 1 gezeigt, darstellt;
Fig. 4 ein Flußdiagramm des PMP Softwareunterbrechungsabwicklungsbetriebs;
Fig. 5 ein Flußdiagramm der A/M Schalterabwicklungsoperation;
Fig. 6 ein Flußdiagramm der "Warten auf ein Ereignis" Operation;
Fig. 7 ein Flußdiagramm der fortgesetzten Abwicklungsoperation;
Fig. 8 ein Flußdiagramm der Aus-dem-Schlaf-Erholungs- Operation; und
Fig. 9 ein Flußdiagramm der Suspendierungsoperation.

Detaillierte Beschreibung

Bezugnehmend auf die Zeichnungen und zuerst auf Fig. 1, arbeitet ein Rechner 10 selektiv mit Leistung von einer Batterie 11 oder von einer Wechselspannungsleistungsquelle. Der Rechner 10 weist einen Hauptprozessor 12 auf, der ein Hochleistungsmikroprozessor, wie ein 80386SX Mikroprozessor ist. Der Prozessor 12 ist der Haupt- und Primärprozessor in dem Rechner 10 zur Ausführung von Anwendungsprogrammen unter der Kontrolle eines Betriebssystems, wie IBM DOS oder OS/2. Der Prozessor 12 ist mit einem Systembus 14 verbunden, der wiederum mit Ein-/Ausgabegeräten, wie einer hinterbeleuchteten Flüssigkristallanzeige (liquid crystal display - LCD) 20, einem Diskettenlaufwerk (floppy disk drive - FDD) 16 und einem Festplattenlaufwerk (hard disk drive - HDD) 18 verbunden ist. Der Bus 14 ist auch mit einem dynamischen Random Access Memory (DRAM) 22, einem Read Only Memory (ROM) 24 und einem batteriegestützten, kapazitiven Metalloxydhalbleiterspeichergerät, im folgenden als CMOS 26 bezeichnet, verbunden. Solche Elemente sind konventionell und gegenwärtig in tragbaren Rechnern wie Laptop-Rechnern kommerziell erhältlich. Insoweit, wie sich die Erfindung auf die Verwaltung, Überwachung oder Steuerung der Batterieleistung bezieht, wird hier nur soviel von der Struktur und des Betriebs konventioneller Elemente dargestellt, wie zum Verständnis der Erfindung notwendig ist.
FDD 16 hat seine eigene Steuerung und schaltet die Leistungsaufnahme ab, wenn auf das Laufwerk nicht zugegriffen wird. Die Leistung für das HDD 18 wird von dem erfindungsgemäßen Leistungssteuerungssystem gesteuert und erlaubt es dem Benutzer, die Länge einer Zeitverzögerung zum Abschalten der Leistung für das HDD einzustellen, wenn auf es nicht während der Länge der Zeitverzögerung zugegriffen wurde.
Die Leistung wird auf irgendeinen nachfolgenden Zugriff auf das Laufwerk hin wiederhergestellt. Das LCD 20 verwendet zwei Leistungseingänge um separat das Löschen der LCD-Anzeige zu steuern und um die Hinterbeleuchtung (backlighting) der Anzeige zur Verbesserung der Sichtbarkeit zu steuern. Das DRAM 22 ist der Hauptspeicher des Rechners und speichert Anwendungen und Betriebssystemprogramme zur Ausführung durch den Hauptprozessor 12. Das ROM 24 speichert die verschiedenen Unterbrechungsabwickler, die im Detail später beschrieben werden sollen. Der CMOS 26 speichert Informationen über die Anwenderauswahl und Steuerfahnen (control flags), wie sie im Detail später beschrieben werden sollen.
Der Bus 14 ist weiter mit einem Leistungssteuerungsregister (power control register - PCR) 108 und einem Leistungssteuerungsprozessor (power management processor - PMP) 30 verbunden. Der PMP 30 ist vorzugsweise ein Hitachi Controller Chip 330/H8, der sein eigenes RAM, ROM, 16-bit CPU, acht analoge Eingangspins, einen Wachhundtimer (wachtdog timer - WDT) und sechzehn digitale Eingabe-/Ausgabepins zum Erhalten von und zur Ausgabe verschiedener Signale an und von Geräten, die von dem PMP gesteuert und überwacht werden, hat. Der PMP 30 ist mit einer Tastatur (keyboard) 28 verbunden und überwacht den Betrieb der Tastatur zusätzlich zur Ausführung von Leistungssteuerungsfunktionen. Wenn eine Taste betätigt oder gedrückt wird, überwacht der PMP 30 das Kontaktgeben und erzeugt einen Tastenabtastcode (key scan code), wenn die Kontakte sich öffnen oder schließen, ziemlich in der Art und Weise, wie es in Personal Computern (PCs), gemäß dem Stand der Technik, durch Mikroprozessoren, die zur Überwachung von Tastaturfunktionen bestimmt sind, ausgeführt wird. Der PMP 30 enthält einen Wachhundtimer (wachtdog timer - WDT) 32, der benutzt wird, wie später ausgeführt wird. Der PMP 30 tastet die verschiedene Leitungen entlang eines eingeteilten Zeitraums auf gerundeter 'Robin-Basis' ab, bedient diejenigen, die es benötigen und geht schnell über diejenigen hinweg, die nicht bedient werden müssen. Der PMP 30 hat vier interne (nicht gezeigte) Register, die zwischen ihm und dem MP 12 geteilt werden, um zwischen ihnen zu kommunizieren.
Der PMP 30 überwacht und mißt die Umgebungstemperatur, die Batteriespannung, -strom und -temperatur (AT, V, I und BT) und verwendet diese Informationen zur Steuerung des Ladens der Batterie und der Leistungsaufnahme. Diese Messungen werden durchgeführt unter Verwendung von vier Operationsverstärkern 38-1 bis 38-4, die jeweils an einen Thermistor 46, an einen Widerstand 40 der an die Batterie 11 angeschlossen ist, über den Widerstand 40 und an einen Thermistor 42, der in dem Gehäuse der Batterie 11 angebracht ist, angeschlossen sind. Die Verstärker 38 sind jeweils an verschiedene analoge Eingänge 34 des PMP 30 angeschlossen. Eine Leitung 44 ist zwischen dem PMP 30 und dem Verstärker 38-3 angeschlossen, um es einem Signal mit vorgegebenem Wert zu erlauben, zu dem Verstärker durchzudringen und um dessen Messungen zu kallibrieren. Der PMP 30 ist auch mit einem Feuchtigkeitssensor 48 und einem Vergleicher 49, der eine digitale Eingabe erzeugt, die anzeigt, wenn die sich Umgebungsfeuchtigkeit innerhalb des Rechners 10 oberhalb oder unterhalb eines festgesetzten Wertes befindet, verbunden. Wenn die Feuchtigkeit oberhalb des festgesetzten Wertes liegt, wird der Rechner daran gehindert, mit Leistung versorgt zu werden, oder er wird daran gehindert, den Betrieb wieder aufzunehmen, nachdem der unterbrochen war.
Die Batterie 11 wird geladen, wenn der Rechner von einer Wechselspannungs- (AC) -quelle mit Leistung versorgt wird. Dieses Laden erfolgt, wenn die Batterieenergie sich unterhalb eines Voll-Ladungsniveaus befindet. Wenn die Batterieenergie sich unterhalb des Voll-Ladungsniveaus, wie es von dem PMP bestimmt wird, befindet, und der Rechner an eine Wechselspannungsquelle angeschlossen ist, überträgt der PMP 30 ein Signal auf Leitung 51, um einen Intervall-Lader 50 einzuschalten. Der Lader steuert den Grad, mit dem die Batterie geladen wird. Wenn die Batterie voll geladen wird, wie es von dem PMP bestimmt wird, überträgt der PMP 30 ein Signal auf Leitung 51 um den Intervall-Lader 50 auszuschalten.
Ein Oder-Gatter 54 wird verwendet, um den PMP 30 unter drei Eingangsbedingungen zurückzusetzen; wenn die Systemspannung "gut" wird, also wenn eine geladene Batterie installiert ist, in Antwort auf ein Wiederaufnahmesignal und wenn der Wechselspannungs- (AC) -adapter angebracht ist. Diese Bedingungen werden als Signale V, GUT, WIEDERAUFNAHME (RESUME)und WECHSELSPANNUNGSADAPTER ANGEBRACHT auf Leitungen 58, 60 und 62 gegeben. Wenn eine Abdeckplatte (lid) geschlossen wird, wird das System unterbrochen und die meiste Leistung ausgeschaltet. Da der PMP 30 dazu verwendet wird, den Lader zu steuern, benötigt der PMP 30 seine eigene Leistung um es der Batterie zu erlauben, wiederaufgeladen zu werden, während die Abdeckplatte geschlossen ist. Der PMP 30 wird auf diese Weise zurückgesetzt, wenn der Wechselspannungsadapter an eine Wechselspannungsquelle und an den Rechner angeschlossen wird. Eine Leitung 62 zeigt an, wenn der Adapter angeschlossen ist.
Der PMP 30 steuert eine Ikonenanzeige 52, die die drei Ikonen, wie in Fig. 2 gezeigt, erzeugt. Die Ikonen werden in einem Feld 129 gebildet, das auf dem Gehäuse des Rechners, für den Benutzer wahrnehmbar, angebracht ist. Eine Lade-Ikone 130 wird hervorgehoben, wenn die Batterie geladen wird. Diese Ikone hat die Form eines Pfeiles, der in die Batterie zeigt. Eine Vollgeladen-Ikone 136 in Batterieform enthält drei Felder 137. Wenn die Batterie voll geladen ist, werden alle drei Felder hervorgehoben. Wenn Leistung verbraucht wird, werden die Felder nacheinander ausgeschaltet und zeigen 2/3-voll, 1/3-voll an. Wenn die verbleibende Batterieenergie zu gering ist, blinken alle drei Felder und die gesamte Ikone 136, um eine leere Batterie anzuzeigen. Eine Unterbrechungs-Ikone 134 hat eine Standardform für eine solche Funktion und wird hervorgehoben, wenn der Rechner in einem Unterbrechungsmodus ist. Diese Ikone blinkt während der Unterbrechungsoperationen und wird ausgeschaltet, nach der Beendigung der Unterbrechung, wenn das System wieder aktiv ist.
Der PMP 30 gibt ein NIEDRIGE BATTERIE Signal auf Leitung 72 aus, wenn die Batterie entladen wird und stellt ein Alarmsignal auf Leitung 118 zur Verfügung. Die Leitung 72 ist mit einem ODER-Gatter 76 verbunden, das auch ein DECKEL GESCHLOSSEN (LID CLOSED) Signal auf Eingangsleitung 74 erhält. Ein UND-Gatter 78 erhält den Ausgang des ODER-Gatters 76 zusammen mit einem NICHT ANGEKOPPELT Signal auf Leitung 80. Der Rechner 10 kann auch an eine (nicht gezeigte) Ankoppelstation (Docking station) angeschlossen werden, die eine Erweiterungseinheit darstellt, die es erlaubt, AT-Karten an des System anzubringen. Ein NICHT ANGEKOPPELT Signal wird durch Gatter 78 in Antwort auf das NIEDRIGE BATTERIE Signal erzeugt, wenn der Rechner 10 nicht an die Ankoppelstation angeschlossen ist. Der Ausgang des Gatters 78 ist ein UNTERBRECHUNG (SUSPEND) Signal, das durch Leitung 82 in einen Multiplexer (MUX) 96 eingegeben wird und steuert, wenn das System unterbrochen wird. Zusammenfassend wird das System unterbrochen, wenn das System nicht angekoppelt ist und entweder der Deckel geschlossen und/oder die Batterie entladen ist.
Der Multiplexer MUX 96 hat eine Vielzahl von Eingängen, die von dem MUX nach irgendwelchen aktiven Eingängen überwacht oder ausgesucht werden. Als Antwort auf ein Entdecken eines aktiven Eingangs auf irgendeiner Leitung, erzeugt der MUX ein Unterbrechungsanfragesignal PMP INT auf einer Ausgangsleitung 98 zusammen mit codierten Signalen auf Leitung 99, die die bestimmte Eingangsleitung repräsentiert oder darstellt, die das aktive Signal hat. Die Leitungen 98 und 99 sind mit einem Überwacher (Controller) 100 verbunden. Der Überwacher 100 ist ein Western Digital 76C10, der Zeitgeber 106 enthält, die die Rückbeleuchtung des LCD 20 steuern. Die Zeitgeber 106 werden zurückgesetzt, wenn eine Tastatur- oder Mausaktivität auf der Anzeige 20 auftritt. Die Zeitgeber zählen hoch bis zu einem vorgegebenen Wert, der, wenn er erreicht wird, die Anzeige ausschaltet, während die Rückbeleuchtung anbleibt. Der Überwacher 100 ist durch Leitungen 102 mit dem Prozessor 12 verbunden, zur Unterbrechung des Prozessors in Zusammenhang mit seiner Architektur und zur Ausführung eines Leistungssteuerungsunterbrechungsabwicklers entsprechend dem besonderen Typ der Unterbrechung. Der Überwacher gibt auch ein Signal auf Leitung 104 zum Rücksetzen des Leistungssteuerungsregisters, wenn die Leistung wieder nach einer Unterbrechungsoperation anliegt, aus.
Die Leitung 64 ist zwischen dem PMP 30 und dem MUX 96 verbunden und erhält ein aktives PMP SOFTWARE INT Signal, wenn die Software, die im PMP 30 ausgeführt wird, eine Unterbrechung einleitet. Dies wird unter dem Zeitablauf des Watchdogs, oberhalb der Temperatur und bei niedrigen Batteriebedingungen, die mit Bezug auf Fig. 4 beschrieben werden, stattfinden. Ein Vergleicher 70 ist an eine Eingangsleitung 66 des MUX 96 angeschlossen und hat eine Eingangsleitung 68, die ein Signal erhält, das die Systemspannung anzeigt. Dieser Eingang wird mit einem vorgegebenen, internen Wert in dem Vergleicher 70 verglichen und, wenn der Eingang bei einem normalen Niveau von fünf Volt liegt, wird ein V. GUT Signal erzeugt, das dadurch eine Leistungssteuerungsunterbrechung initiiert. Die Systemspannung ist die Spannung an dem Ausgang des regulierten Konverters 142 (Fig. 3). Dieses V. GUT Signal wird aktiv, wenn die Batterie 11 durch eine geladenen Batterie ersetzt wird und wenn die Wechselspannung angeschaltet wird.
Eine andere Eingangsleitung 84 des MUX ist mit einem Latch 86 verbunden, das einen Eingang von dem Ausgang eines ODER-Gatters 87 mit drei Eingängen 90, 92 und 94 zum jeweiligen Empfang eines Tageszeitsignals (time of day) TOD ALARM, einem DECKEL GEÖFFNET (LID OPENED) Signal und einem MODEM LÄUTET (MODEM RING) Signal. Der Ausgang des Latch 86 ist ein Wiederherstellungs-Signal RESUME zum Schalten des Rechners von dem Unterbrechungsmodus in den aktiven Modus. Dies findet statt, wenn die Abdeckplatte (lid) geöffnet ist, wenn ein (nicht gezeigtes) Modem läutet (ringing) und wenn eine bestimmte Tageszeit erreicht ist. Die letzten zwei Signale erlauben es dem Rechner sogar betrieben zu werden, wenn die Abdeckplatte geschlossen ist, so daß dem Benutzer sich die Möglichkeit eröffnet, Modemsignale zu erhalten, wie zum Beispiel solche, die mit einer FAX Operation zusammenhängen, oder zur Durchführung einer Aufgabe zu einer bestimmten Tageszeit, zum Beispiel einen Alarm, wie eine Alarmuhr, zu geben. Ein anderer MUX Eingang ist mit einem Automatik/Manuell Schalter A/M 83 verbunden, so daß eine Leistungssteuerungsunterbrechung erzeugt wird, wenn die Schalterposition wechselt.
Unter Batterieversorgung arbeitet der Rechner 10 in zwei verschiedenen Modi, aktiv und unterbrochen. Im aktiven Modus läuft der Prozessor 12 mit einer vorgewählten Geschwindigkeit in Abhängigkeit von der Vorgabe des Schalters 83 und der Wahl einer manuellen Geschwindigkeit durch den Benutzer. Eine Anwendung kann ebenfalls die Leistung von dem Prozessor 12 abschalten, indem sein Vcc Eingang, wie weiter unten beschrieben wird, ausgeschaltet wird. Der Prozessor 12 ist mit einer Taktgebergeschwindigkeitssteuerung 110 (clock speed control) verbunden, die Teil des Überwachers 100 ist und drei vorgegebene Taktraten von 5, 10 und 20 MHz erzeugt. Wenn der Rechner mit Batterieleistung oder Wechselspannungsleistung läuft, wird der Prozessor mit einem 20 MHz Takt oder einem vorgegebenen Takt betrieben. Bei Betrieb unter Batterieleistung, läuft der Prozessor 12 mit 5, 10 oder 20 MHz, in Abhängigkeit von der Einstellung des Schalters 83, der in eine manuelle oder automatische Position gesetzt werden kann. Bei einem Setzen in die manuelle Position, arbeitet der Prozessor 12 mit einem von dem Benutzer vorgegebenen Takt. Wenn der Schalter in die automatische Position gesetzt wird, läuft der Prozessor 12 entsprechend zweier Optionen zur Energiesteuerung, von denen eine von dem Benutzer vorgewählt wird, einer "Hochleistungs" -option oder einer "lange Batterielebensdauer" -option. Die Prozessorgeschwindigkeit wird automatisch gesteuert entsprechend der gewählten Option. In dem aktiven Modus werden die verschiedenen Geräte einschließlich der Tastatur auf Aktivität hin überwacht und, wenn nach einer voreingestellten Ablaufzeit keine Aktivität vorliegt, wird der Prozessor in die "Schlaf" (sleep) - Bedingung geschaltet, in der der Prozessor über seinen Vcc-Eingang ausgeschaltet ist. Diese Bedingung ist für den Benutzer transparent und die Anzeige wird nicht betroffen.
Ein ODER-Gatter 114 beaufschlagt einen Lautsprecher 112 mit Tönen des Tongenerators 116 oder von Leitung 118. Die Töne werden gewechselt, wenn das System von voll zu 2/3 und von 2/3 zu 1/3 übergeht, und ungefähr drei Minuten bevor das System unterbricht. Verschiedene Töne werden erzeugt, wenn das System unterbricht und wiederherstellt, und für das Klicken der Tasten der Tastatur. Der Tongenerator 116 wird durch den Prozessor 12 gesteuert, der Unterbrechungsroutinen durchführt.
Das tatsächliche An- und Ausschalten der Leistung für individuelle Geräte wird durch die Einstellung des PCR 108 gesteuert, der wiederum durch den Prozessor 12 gesteuert wird, der die Unterbrechungsabwicklungsroutinen ausführt. Der Prozessor 12 steuert die Einstellungen des Registers 108, um Augangssignale zur Kontrolle der Leistung der LCD-Leerung, der Maustastaturleistung, optionaler Leistung, der HDD-Leistung, der Hinterlichtleistung, des Hauptprozessors, planarer Leistung und RS232 Treiberleistung zur Verfügung zu stellt. Das Register 108 stellt auch ein Signal zum Zurücksetzen des Latch 86 durch die Zurücksetzungsleitung 85 zur Verfügung.
Die Batterie ist vorzugsweise eine wiederaufladbare Nickel- Cadmium (NiCd) Batterie, die wegen der hohen Watt-Stunden pro Gewichtseinheit und Watt-Stunden pro Einheitengrößenverhältnis gewählt wird. Diese Technologie hat sich in den vergangenen Jahren als erfolgreich erweisen und stellt dem Benutzer ein relativ billiges, leicht erhältliches Austauschteil dar. Es ist offensichtlich für den im Fach Bewanderten, daß manche der Leistungssteuerungstechniken, wie sie hierin verwendet werden, generisch für beide, wiederaufladbare und nichtwiederaufladbare Batterien sind. Andere Techniken sind generisch für wiederaufladbare Batterien. Andere, wie der besondere Algorithmus zum Betrieb der Auffüllweiche und zur Bestimmung der Batterieenergie oder dem Füllniveau als eine Funktion von BT, V und I, sind auf NiCd-Batterien begrenzt. Die Schwierigkeit mit NiCd-Batterien liegt darin, daß die Beziehung zu der verbleibenden Energie nicht linear mit z. B. der Spannung ist. Auch die Ladungssteuerung könnte von der, anderer Batterietypen abweichen.
Gegenwärtige batteriebetriebene Rechner haben manchmal einen Niedrig-Batterie-Anzeiger, der, wenn er aktiviert ist, den Benutzer mit einem Signal versorgt, das eher unbestimmt ist, als anzuzeigen, wieviel Zeit noch verbleibt. In dem Rechner 10 wird die Batterie vorzugsweise verwendet bis sie vollständig entladen ist, woraufhin der Betrieb unterbrochen wird. Der Benutzer kann dann die entladene Batterie entfernen und sie gegen eine Vollgeladene ersetzten oder den Wechselspannungsadapter einstecken. Diese Operation hat den zusätzliche Vorteil, daß die Batterie vollständig entladen wird um dadurch den Batterie-Memory-Effekt zu vermeiden.
Die Batterie 11 ist auch an ein Leistungsverteilungssystem (power distribution system - PDS) 122 angeschlossen, dessen Details allgemein in Fig. 3 dargestellt sind. Die Batterie 11 ist durch eine Leitung 146 mit einem geregelten (Gleichstrom zu Gleichstrom) DC/DC-Konverter 142 verbunden, der die Batteriespannung, die in einem Bereich von 12 zu 9 Volt variiert, in eine Systemspannung von 5 Volt konvertiert. Die Systemspannung ist innerhalb enger Toleranzen, zum Beispiel 2%, geregelt. Eine Leitung 150 ist mit einem Ausgang des Konverters 142 und mit einer Vielzahl von Feldeffekttransistoren (FET), die die verschiedenen Geräte mit Leistung versorgen, verbunden. Die Ausgangsleitungen des Leistungssteuerungsregisters 108 werden jeweils mit den Steuereingängen der FET's verbunden, so daß diese an- und ausgeschaltet werden in Abhängigkeit der Einstellung des Steuerregisters.
Wie in Fig. 3 dargestellt, ist die Leitung 150 mit den FET 158 und 160 verbunden, deren Ausgangsleitungen 166 und 168, zum Beispiel HDD 18 und LCD 20, mit Leistung versorgen. Wie in Fig. 1 gezeigt, ist eine Leistungsleitung 123 an FET 120 angeschlossen und Leitung 124 ist zwischen FET 120 und der Ausgangsleitung für das MP POWER Signal angeschlossen. Der Ausgang des FET 120 wird in den Vcc-Eingang des Prozessors 12 eingespeist und wird dazu verwendet, den Prozessor auszuschalten, wenn eine Anwendung nach einer BIOS Warteschleife verlangt.
Eine Bereitschaftsbatterie 140 ist durch Leitung 152 an einen zweiten DC/DC-Konverter 144 angeschlossen. Die Batterie 140 liefert eine niedrige Spannung (3,3 Volt), die von dem Konverter 144 auf das Systemspannungsniveau erhöht wird und dazu verwendet wird, DRAM 22 zu versorgen, wenn die Hauptbatterie zum Ersetzen entfernt wurde. Ein Lader 146 ist an Leitung 148 angeschlossen, um die Batterie 140 von Batterie 11 aus zu laden, solange wie Batterie 11 eine Ladung hat.
Das ROM 24 speichert ein grundlegendes Eingabe/Ausgabe- Betriebssystem (basic input/output operating system - BIOS), das verschiedene Leistungssteuerungsabwickler und Routinen zur Bearbeitung von PMP Unterbrechungen enthält und gewisse Leistungssteuerungsfunktionen bewerkstelligt, die nun beschrieben werden sollen. Mit Bezugnahme auf Fig. 4 macht der PMP Unterbrechungsabwickler 170 eine Serie von Entscheidungen wie über den Typus der Unterbrechung und führt dann Operation in Abhängigkeit von diesen Entscheidungen durch. Die Schritte 172-180 bestimmen jeweils, ob die Unterbrechung eine Wachhund-Zeitablaufs-Unterbrechung, eine Unterbrechung, hervorgerufen durch die Umgebungstemperatur, die sich oberhalb oder außerhalb des Bereiches befindet, eine Niedrig-Batterie- Unterbrechung, eine Abdeckplatte-Geschlossen-Unterbrechung oder eine A/M-Schalter-Unterbrechung ist. Wenn die Entscheidungen in den Schritten 172-178 negativ sind und Schritt 180 eine positive Bestimmung durchführt, verzweigt Schritt 182 zu dem A/M-Schalter-Abwickler 202, wie in Fig. 5 gezeigt. Wenn Schritt 180 in einer negativen Bestimmung resultiert, behandelt Schritt 184 die Unterbrechung als von einer unbekannten Quelle kommend, zum Beispiel ein falsches Leitungsrauschen, und kehrt zurück.
Wenn Schritt 172 zu dem Schluß gelangt, daß die Unterbrechung von der Wachhunduhr stammt, bestimmt Schritt 186, ob es ein anhaltendes Unterbrechen gibt, zum Beispiel ist die Unterbrechungsoperation bereits begonnen worden, wurde aber verzögert und ist nicht abgeschlossen worden. Wenn dies so ist, startet Schritt 188 die Unterbrechungsroutine neu. Wenn dies nicht so ist, dekrementiert Schritt 190 den Unterbrechungszeitablauf. Danach bestimmt Schritt 192, ob irgendein Ein-/Ausgabegerät aktiv ist. Wenn dies der Fall ist, setzt Schritt 194 den Unterbrechungszeitablauf zurück. Falls dies nicht der Fall ist, bestimmt Schritt 198, ob der Zeitablauf abgelaufen ist. Wenn nicht, kehrt Schritt 196 zu der laufenden Anwendung zurück. Falls dies so ist, startet Schritt 200 die Unterbrechungsroutine. Positive Bestimmungen von den Schritten 174-178 verzweigen auch nach Schritt 200 um die Unterbrechungsroutine zu starten.
Beim Start des A/M-Schalter-Abwicklers 202 wie in Fig. 5 gezeigt, verzweigt Schritt 104 entweder nach Schritt 206 oder 216, in Abhängigkeit von der Position des Schalters 83. Wenn der Schalter auf die Automatik-Position eingestellt ist, entscheidet Schritt 206, ob der Anwender das System so gewählt hat, daß es Hochleistung oder eine lange Lebensdauer der Batterie zur Verfügung stellt. Für Hochleistung stellt Schritt 208 den CPU-Takt durch die Taktgeschwindigkeitssteuerung 110 ein, so daß sowohl hohe als auch niedrige Geschwindigkeitsoperationen bei 20 MHz laufen. Für eine lange Lebensdauer der Batterie stellt Schritt 214 den Takt so ein, daß dieser bei 20 MHz für Hochgeschwindigkeit und bei 5 MHz bei niedriger Geschwindigkeit läuft. Schritt 210 löscht daraufhin die "manuell"-Fahne (flag), die in dem CMOS eingestellt wurde und Schritt 212 kehrt zu der Anwendung zurück. Wenn der Schalter auf die Manuell-Position eingestellt ist, kopiert Schritt 216 von dem CMOS die manuelle Geschwindigkeit, die der Anwender vorgewählt hat, so daß der Takt auf 5, 10 oder 20 MHz für die manuelle Geschwindigkeit eingestellt wird. Schritt 218 stellt daraufhin die "manuell"-Fahne in dem CMOS und Schritt 212 kehrt dann zurück.
Mit Bezugnahme auf Fig. 6 wird Routine 220 angerufen, wenn ein "Warte auf Ereignis" ("wait on event") -Aufruf an das BIOS durch ein Anwendungsprogramm gestellt wird. Diese Routine räumt dem Benutzer die Möglichkeit ein, die Batterieentleerung durch Abschalten des Prozessors 12 und Versetzen des Prozessors 12 in eine Schlafbedingung (sleep condition) zu erhalten. Schritt 222 entscheidet, ob die "manuell"-Fahne gesetzt wurde. Wenn dies der Fall ist, kehrt Schritt 224 wieder zurück. Wenn nicht, bestimmt Schritt 226, ob die laufende Operation das erste Mal durch Routine 220 läuft und, falls dies so ist, verzweigt nach Schritt 228 um PMP Unterbrechungen zu ermöglichen. Schritt 230 entscheidet, ob der Rechner ein V86 Modus der Operation hat. Wenn dies der Fall ist, stellt Schritt 232 den CPU-Takt auf 5 MHz zu laufen ein und Schritt 234 kehrt zurück. Falls nicht, speichert Schritt 236 alle der tatsächlicher-Modus-CPU-Register (real mode CPU registers) in dem Prozessor 212. Danach stellt Schritt 238 den Abschlußcode (shutdown code) ein, um eine Schlafbedingung anzuzeigen. Schritt 240 hält daraufhin die CPU an und schaltet die Leistung auf Vcc aus, um effektiv eine 0 MHz Geschwindigkeit zur Verfügung zu stellen, die den Prozessor 12 in eine Schlafbedingung bringt (Schritt 242).
Wiederaufnahmeabwickler 244 (Fig. 7) läßt zuerst die Unterbrechungsikone aufleuchten (Schritt 246) um anzuzeigen, daß die Unterbrechungsoperation am Laufen ist. Danach stellt Schritt 248 die Parametereinstellungen für irgendwelche (nicht gezeigte) FAX und Modems die sich im Rechner 10 befinden, wieder her. Schritt 250 stellt dann die Parametereinstellung für HDD 18 und FDD 16 wieder her. Schritt 252 löscht alle andauernden Unterbrechungen. Schritt 254 und 256 schalten jeweils das Unterbrechungsikon aus, um anzuzeigen, daß die Wiederherstellung abgeschlossen wurde und um den Tongenerator so einzustellen, daß dieser einen deutlichen Klang emittiert, der das Ende der Wiederherstellungsoperation anzeigt. Schritt 258 stellt daraufhin Zeit und Datum, in DRAM 22 gespeichert, wieder her, Schritt 220 stellt alle CPU Register wieder her, und Schritt 262 kehrt zu der Anwendung wieder zurück.
Wenn der Prozessor 12 sich in einer Schlafbedingung befindet, wird die Leistung für den Prozessor 12 abgeschaltet. Die Erholung aus der Schlafroutine 264 (Fig. 8) wird durch eine Tastaturunterbrechung (keyboard interrupt) aufgerufen, die zuerst PCR 108 einstellt, um das MP POWER Signal zu aktivieren und die Leistung für den Prozessor wiederherzustellen. Die Routine 264 setzt zuerst die CPU in Schritt 266 zurück. Schritt 268 analysiert den Abschlußcode (shutdown code). Wenn der Code nicht gesetzt wurde, um den Schlafmodus anzuzeigen, verzweigt Schritt 274 zu dem Unterbrechungsabwickler. Wenn der Abschlußcode den Schlafmodus anzeigt, stellt Schritt 270 daraufhin die CPU Register wieder her und Schritt 272 kehrt zurück.
Bezugnehmend auf Fig. 9 wird der Unterbrechungsabwickler 280 als Antwort auf das UNTERBRECHUNG (SUSPEND) -SIGNAL ausgeführt und führt im allgemeinen die Aufgabe aus, die gesamte Leistung des Systems außer für den CMOS 26, der seine eigene Backup- Batterie hat, um darin gespeicherte Informationen zu erhalten, wenn der Rechner ausgeschaltet wurde, und außer für den DRAM 22, auszuschalten. Wenn der Abwickler 280 ausgeführt wird, finden die folgenden Operationen statt. Zuerst entscheidet Schritt 282, ob irgendwelche externen Geräte beschäftigt sind. Wenn keines beschäftigt ist, unterbindet Schritt 292 daraufhin die Leistung für LCD 20, für das Hinterlicht der LCD und für den HDD 18. Die Inhalte des CPU Registers in dem Hauptprozessor 12 werden dann gespeichert, indem sie in DRAM 22 durch Schritt 294 gespeichert werden. Eine Abschlußfahne (shutdown flag) in CMOS 26 wird dann durch Schritt 296 gesetzt, um eine Wiederherstellungsoperation zu leiten, wenn der Rechner nachfolgend zurückgesetzt wird. Schritt 298 speichert die Inhalte des Registers in den planaren und in den externen Geräten wie einem Modem, optionalen Geräten, etc. Schritt 300 stellt die Hardware ein, um die CPU zurückzusetzen um eine nachfolgende Wiederherstellungsoperation zu beginnen. Schritt 302 unterbindet daraufhin die Leistung für den Rest der planaren Geräte, dem Modem, der VGA, den Kommunikationsanschlüssen (communication ports) und Tastatur/Maus, indem die in PCR 108 gespeicherten Steuerbits entsprechend gesetzt werden. Schritt 304 fährt dann die Leistung für die CPU herunter und setzt diese in einen Halte- Status. Wenn in Schritt 282 eine Bestimmung gemacht wurde, daß ein oder mehrere externe Geräte noch beschäftigt sind, dann fragt Schritt 284 nach einer Wachhundschaltuhrverzögerung von PMP 30, und ein Wiederkehren zur Anwendung erfolgt durch Schritt 286. Diese Aktion hat die Wirkung, wie sie schematisch durch Linie 280 angezeigt wird, indem eine Zeitverzögerung bewirkt wird, um auf irgendwelche beschäftigten Geräte zu warten, daß diese untätig werden. Danach resultiert eine Wiederholung des Schrittes 282 in einer negativen Bestimmung von beschäftigten Geräten und die negativen Verzweigungsoperationen, die mit Schritt 292 beginnen, werden wie oben beschrieben ausgeführt.

Claims

1. Ein batteriebetriebener Rechner (10), der aufweist:

einen Hauptprozessor (12) zur Ausführung von Anwendungsprogrammen unter der Steuerung eines Betriebssystems;

eine Vielzahl von Ein-/Ausgabe-Geräten (16, 18);

ein Überwachungsmittel, das einen Leistungssteuerungsprozessor (30) zur Überwachung vorgegebener Bedingungen, die Batteriebedingungen enthalten, aufweist und Unterbrechungsanfragen entsprechend dem Auftreten von vorgegebenen ersten Bedingungen erzeugt, wobei der Typ der Unterbrechungsanfrage davon abhängt, welche der ersten Bedingungen auftreten;

ein Logikmittel (96), das auf Signale reagiert, die vorgegebene zweite Bedingungen anzeigen, zur Erzeugung von Unterbrechungsanforderungen in Antwort darauf, wobei der Typ der Unterbrechungsanforderung davon abhängt, welche der zweiten Bedingungen auftreten;

Speichermittel (24) zur Speicherung einer Vielzahl von Unterbrechungsabwicklern;

dadurch gekennzeichnet, daß der Rechner weiterhin aufweist:

ein Unterbrechungsmittel, das einen Unterbrechungsüberwacher (100) enthält, zur Übertragung von Unterbrechungsanforderungen an den Hauptprozessor als Antwort auf die Unterbrechungsanforderungen von dem Leistungssteuerungsprozessor und dem Logikmittel; und

Leistungssteuerungsregister (108) zur individuellen Steuerung der Leistungsversorgung der Vielzahl von Ein- /Ausgabe-Geräten;

wobei der Hauptprozessor (12) in Antwort auf die Unterbrechungsanforderungen von dem Unterbrechungsmittel betreibbar ist, um den Unterbrechungsabwickler entsprechend dem erhaltenen Typ der Unterbrechungsanforderung auszuführen und um das Leistungssteuerungsregister entsprechend dazu einzustellen, um dadurch individuell die Leistungsversorgung der Vielzahl von Ein-/Ausgabe-Geräten zu steuern.

2. Ein Rechner entsprechend Anspruch 1, wobei:

der Leistungssteuerungsprozessor (30) so angeordnet wird, daß er eine vollständig entladene Batterie, Über- /Unterumgebungstemperatur und/oder übermäßige Umgebungsfeuchtigkeit überwacht.

3. Ein Rechner entsprechend Anspruch 1 oder 2, wobei:

das Logikmittel (96) auf Signale reagiert, die eine geschlossene/geöffnete Klappe, ein Systemspannungsniveau, einen Tageszeitalarm und/oder ein Läuten eines Modems anzeigen.

4. Ein Rechner entsprechend Anspruch 1, 2 oder 3, wobei:

der Leistungssteuerungsprozessor (30) so angeordnet wird, daß er ein Unterbrechungsanforderungssignal NIEDRIG BATTERIE erzeugt, wenn das Batterieenergieniveau eine vollständig entladen-Bedingung erreicht;

das Unterbrechungsmittel auf das NIEDRIG BATTERIE Signal reagiert, um ein Unterbrechungssignal zu erzeugen;

und das Speichermittel einen Unterbrechungssignalabwickler aufweist, der bei Bedarf den Rechner in seiner Leistung in einen Unterbrechungszustand herunterfährt.

5. Ein Rechner entsprechend Anspruch 1, 2, 3 oder 4, der aufweist:

einen dynamischen Random Access Memory (DRAM) als Hauptspeicher (22) und

eine Hilfsbatterie zur Leistungsversorgung des DRAMs.

6. Ein Rechner entsprechend einem der vorstehenden Ansprüche, der aufweist:

ein zweites Überwachungsmittel (70), zur Überwachung einer Systemspannung, das als Antwort darauf, daß die Systemspannung ein vorbestimmtes Niveaus erreicht als ein Ergebnis daraus, daß eine geladene Batterie an den Rechner angeschlossen wird, ein Unterbrechungssignal erzeugt, daß dazu führt, daß der Rechner wieder mit Leistung versorgt wird und ein Normalbetrieb wiederaufgenommen wird.

6. Ein Rechner entsprechend einem der vorstehenden Ansprüche, der aufweist:

einen selektiv betätigten internen Batterielader (50), der an eine Hauptbatterie (11) anschließbar ist;

Mittel zum Verbinden des Rechners mit einer Wechselspannungsleitungsquelle;

wobei der Leistungssteuerungsprozessor (30) bedienbar ist, wenn der Rechner an die Wechselspannungsleitungsquelle angeschlossen ist, um die Hauptbatterie (11) zu überwachen und um den Lader (50) anzuschalten, wenn die Hauptbatterie sich unterhalb eines Voll-Ladeniveaus befindet.

8. Ein Rechner entsprechend Anspruch 7, der aufweist:

Mittel, die bedienbar sind, wenn die Hauptbatterie (11) entladen wird, um eine visuelle und Geräuschanzeige dieses Ladungszustandes zur Verfügung zu stellen.

9. Ein Rechner entsprechend einem der vorstehenden Ansprüche, der aufweist:

ein Taktgeschwindigkeitssteuerungsmittel, das selektiv einstellbar ist, um den Hauptprozessor bei einer Vielzahl von vorgegebenen Raten zu betreiben;

und ein Geschwindigkeitsüberwachungsmittel, das betätigbar ist, wenn der Rechner bei einer hohen Rate läuft, um die Geschwindigkeit auf eine niedrigere Rate zu reduzieren, als Antwort auf eine Inaktivität von vorgegebenen Komponenten in dem System.

10. Ein Rechner entsprechend Anspruch 9, der aufweist:

eine Tastatur (28), die an den Leistungssteuerungsprozessor (30) angeschlossen ist;

wobei der Leistungssteuerungsprozessor (30) dazu verwendet werden kann, um Tastaturaktivitäten zu überwachen und um das Geschwindigkeitsüberwachungsmittel zu bedienen um die Geschwindigkeit, nach einer vorgegebenen Zeit der Inaktivität der Tastatur, zu reduzieren.

11. Ein Rechner entsprechend Anspruch 9 oder 10, der aufweist:

einen nicht-flüchtigen Speicher (26) zum Speichern eines vom Benutzer wählbaren Leistungszieles um entweder Hochleistung oder lange Batterielebensdauer zu erzeugen;

wobei das Geschwindigkeitsüberwachungsmittel auf das Leistungsziel reagiert, um die Geschwindigkeit entsprechend dieser Ziele zu steuern.

12. Ein Rechner entsprechend Anspruch 11, der aufweist:

einen Schalter (83), der selektiv in eine Manuell- Position und eine Automatik-Position einstellbar ist;

wobei das Geschwindigkeitsüberwachungsmittel bedienbar ist, um den Hauptprozessor (12) bei einer der Vielzahl von vorgebbaren Geschwindigkeiten zu betreiben wenn der Schalter (83) sich in der Manuell-Position befindet, und das Geschwindigkeitsüberwachungsmittel bedienbar ist, um den Hauptprozessor (12) entsprechend des Leistungsziels zu betreiben wenn der Schalter (83) sich in der Automatik-Position befindet.