DE69124840T2

DE69124840T2 - Speicherplatzzuordnung für mehrere Speicherbausteine

Info

Publication number: DE69124840T2
Application number: DE69124840T
Authority: DE
Inventors: Thomas Alfred Rohwer
Original assignee: Sony Electronics Inc
Current assignee: Sony Electronics Inc
Priority date: 1990-05-31
Filing date: 1991-05-30
Publication date: 1997-06-19
Anticipated expiration: 2011-05-31
Also published as: US5241663A; EP0459800A2; DE69124840D1; EP0459800B1; EP0459800A3; JPH04227386A

Description

Speicherplatzzuordnung in einer Mehrzahl von Speicherschaltungen

Die Erfindung betrifft das Zuordnen von Datenspeicherkapazität innerhalb einer Mehrzahl von Speicherschaltungen und ist beispielsweise bei dem automatischen Speichergrößenmanagement (memory sizing) für einen digitalen Videorecorder anwendbar.
Durch die rapiden Fortschritte der digitalen Schaltungstechnologie sind digitale Videorecorder nun Realität geworden. Digitale Videorecorder unterscheiden sich von den üblichen Videokassettenrecordern ("VCR") darin, daß die Videoinformation in einem digitalisierten oder binär kodierten Format aufgezeichnet wird. Dieser Unterschied ist bei Anwendungen, die eine Bildverarbeitung erfordern, kritisch, weil die digitale Bildverarbeitung üblicherweise Bildverarbeitungsmöglichkeiten vorsieht, die sehr viel komplexer sind als ihr Gegenstück bei der analogen Bildverarbeitung.
Ein Beispiel, in dem die digitale Bildverarbeitung eine Schlüsselrolle spielt, sind Femsehempfänger mit der Möglichkeit der sogenannten Bild-im-Bild-Videodarstellung ("PIP"-Videodarstellung). Während der Zuschauer in einem solchen Fernsehempfänger eine normale Videodarstellung betrachtet, kann er in einen vorbestimmten kleineren Bereich innerhalb der onginalen Videodarstellung wahlweise eine zweite Videodarstellung einfügen. Eine Anwendung hierfür besteht darin, daß der Fernsehzuschauer mit Hilfe der kleineren PIP-Darstellung wahlweise das Programm eines anderen Kanals betrachten kann, während er in der Hauptdarstellung das Programm eines Kanals betrachtet. Weitere Hintergrundinformationen über derartige Fernsehempfänger finden sich in Hakamada, US-Patente US-A-4 725 888, US-A-4 746 983 und US-A-4 761 688 und in Hakamada et al. US-Patente US-A-4 729 027, US-A-4 774 582 und US-A-4 777 531.
Eine Möglichkeit zur Realisierung einer PIP-Videodarstellung besteht darin, einen digitalen Videorecorder zu benutzen. Die Schaltung des digitalen Videorecorder nimmt zwei analoge Videosignale auf, wobei eines dieser Signale das primäre Signal für die Hauptdarstellung und das andere Signal das sekundäre Signal für die PIP-Darstellung bildet. Der digitale Videorecorder digitalisiert die Signale und speichert sie in seinem digitalen Speicher. Die gespeicherte digitalisierte Videoinformation wird anschließend in geeigneter Weise ausgelesen und in analoge Vieoinformationen für die Hauptdarstellung bzw. die PIP-Darstellung zurückgewandelt.
In Abhängigkeit von bestimmten Faktoren, wie der gewünschten Auflösung für die reproduzierten Videodarstellungen und/oder der potentiellen Zeitverzögerungen, die bei der Darstellung der gespeicherten Vieoinformation entsteht, muß eine mehr oder weniger Videoinformationsmenge gespeichert werden. Ein Videosignal der NTSC-Norm besteht beispielsweise aus aufeinanderfolgenden "Vollbildern" mit jeweils 525 Zeilen, die aus zwei verschachtelten "Halbbildern" mit jeweils 265½ Zeilen aufgebaut sind. Außerdem umfaßt ein Videosignal der NTSC-Norm 30 Vollbilder pro Sekunde. Die entsprechenden Zahlen für das PAL-System sind 625 Zeilen pro Vollbild, 312½ Zeilen pro Halbbild und 25 Vollbilder pro Sekunde. Der einschlägige Fachmann erkennt, daß in Abhängigkeit von der gewünschten Auflösung der Videodarstellungen und/oder den gegebenenfalls einzufügenden Zeitverzögerungen eine mehr oder weniger große Zahl von Vollbildern (Rahmen) gespeichert werden muß. Dies führt umgekehrt potentiell zu der Forderung nach selektiv varuerbarer Speicherkapazität in den digitalen Speicherschaltungen des digitalen Videorecorders.
Eine Möglichkeit zur Realisierung einer solchen selektiven Variabilität der Speicherkapazität besteht in der Verwendung von mehreren austauschbaren Schaltungskarteneinheiten ("CCAs" = circuit card assemblies, im folgenden kurz als "Schaltungskarten" oder "Karten" bezeichnet), die die für die Speicherung der Vieoinformation verwendeten digitalen Speichervorrichtungen enthalten. Durch die Installierung der geeigneten Schaltungskarteneinheiten, die ihrerseits die geeigneten digitalen Speichervorrichtungen enthalten, in dem digitalen Videorecorder, können variable Videoinformationsmengen (z. B. Videovollbilder) selektiv nach Wunsch gespeichert und ausgelesen werden.
Eine Videodaten-Speicherkarte verwendet im allgemeinen einen einzigen Speicheradressenbus für das Einschreiben und Auslesen von Videodaten in ihren bzw. aus ihrem Speicher. Der Einsatz und die Benutzung von mehr als einem Speicheradressenbus auf einer Videodaten-Speicherkarte würde die Komplexität der Verdrahtungsplatte und der Programmierung (d. h. der Software), die zur Behandlung zweier Speicheradressenbusse benötigt wird, insbesondere bei den Geschwindigkeiten, mit denen die Videodaten übertragen werden müssen, erheblich vergrößern.
Wenn Videodaten an Speicherplätzen von Speichervorrichtungen auf einer der Videodaten- Speicherkarten eingeschrieben werden, müssen deshalb andere Videodaten, die gleichzeitig für eine Videodarstellung (oder eine anderweitige Speicherung) ausgelesen werden, aus korrespondierenden Speicherplätzen in den auf einer separaten Videodaten-Speicherkarte angeordneten Speichervorrichtungen ausgelesen werden. Man benötigt also wenigstens zwei Videodaten-Speicherkarten, um ankommende Videodaten speichern zu können, während zuvor gespeicherte Videodaten für die simultane, jedoch zeitverzögerte, Darstellung ausgelesen werden.
Ein digitaler Videorecorder kann zur Speicherung seiner Videodaten beispielsweise vier Videodaten-Speicherkartenen mit einer Speicherkapazität von jeweils bis zu 32 Videovollbildem benutzen. Diese vier Videodaten-Speicherkarten sind paarweise angeordnet, wobei jedes Paar, wie oben beschrieben, zum gleichzeitigen Speichern und Auslesen von Videodaten verwendet wird, die eine Anzahl von Videovollbildern repräsentieren, die bis zum doppelten der Zahl von Videovollbildern reicht, die von jeder Videodaten-Speicherkarte gespeichert werden können.
Natürlich ist hierin implizit die Forderung oder die virtuelle Forderung enthalten, daß alle vier Videodaten-Speicherkarten oder zumindest die beiden Speicherkarten in jedem Paar gleiche Datenspeicherkapazität haben. Wenn ihre Speicherkapazitäten nicht gleich sind, bleibt die zusätzliche Speicherkapazität der Videodaten-Speicherkarte mit der größeren Kapazität, die über die Speicherkapazität der Videodaten-Speicherkarte mit der kleineren Kapazität hinausgeht, ungenutzt und ist deshalb verschwendet. Wenn eine Videodaten-Speicherkarte beispielsweise bis zu 16 Videovollbilder speichern kann, während die andere (oder zumindest der zugehörige Partnerteil) nur bis zu acht Videovollbilder speichern kann, wird ihre Speicherkapazität wegen der oben diskutierten simultanen Schreib- und Leseoperationen nur für acht Videovollbilder genutzt.
Nach einem ersten Aspekt der Erfindung ist ein Computer vorgesehen, der für das Zuteilen von Datenspeicherkapazität in einer Mehrzahl von Speicherschaltungen zum effizienten Speichern von Daten in diesen Speicherschaltungen programmiert ist, wobei der Computer so programmiert ist, daß er folgende Schritte ausführt:
elektrisches Erfassen der Datenspeicherkapazität, die in jedem Exemplar aus einer Mehrzahl von Speicherschaltungen verfügbar ist, wobei jede der Speicherschaltungen eine Datenspeicherkapazität von wenigstens einem Speicherblock besitzt,
hierarchische Paarbildung von Speicherblöcken in zwei verschiedenen Exemplaren aus der Mehrzahl von Speicherschaltungen durch Erzeugen und Speichern von Adressen in einem Adressenspeicher, die den paarweise angeordneten Speicherblöcken in der Mehrzahl von Speicherschaltungen entspricht, und dadurch Erzeugen einer Adressenzuordnungstabelle, die Adressen enthält für die entsprechend einer Hierarchie erfolgende Adressierung der paarweise angeordneten Speicherblöcke in der Mehrzahl von Speicherschaltungen,
Empfangen von Daten und
hierarchisches Speichern der empfangenen Daten bei gleichzeitigem Einschreiben und Auslesen von zuvor gespeicherten Daten in den bzw. aus den in Paaren angeordneten Blöcken in der Mehrzahl von Speicherschaltungen entsprechend der Adressenzuordnungstabelle.
Wenn die Erfindung (wie weiter unten beschrieben) bei einem digitalen Videorecorder angewendet wird, eröffnet dies die Möglichkeit mehrere Videodaten-Speicherkarten ohne Rücksicht auf ihre jeweiligen Datenspeicherkapazitäten speichereffizient zu verwenden.
Somit liefert die Erfindung ein Mittel, mit dem digitale Speicherschaltungen, die beispielsweise zur Speicherung von binärkodierten Vieoinformationen verwendet werden, so konfiguriert und adressiert werden können, daß die Verwendung mehrerer Speicherschaltungen mit ungleichen Speicherkapazitäten ermöglicht und die Effizienz einer solchen Verwendung maximiert wird. Damit stellt die Erfindung ein Mittel zur Verfügung, das einen digitalen Videorecorder der oben beschriebenen Art in die Lage versetzt, Substituierungen von Videodaten-Speicherkarten, deren Datenspeicherkapazitäten von denen der übrigen Videodaten- Speicherkarten abweichen, zu erkennen und zu kompensieren, wobei der Umfang an Datenspeicherkapazität minimiert wird, die andernfalls durch solche Unterschiede der relativen Datenspeicherkapazitäten ungenutzt bleibt oder verschwendet wird.
Gemäß einem zweiten Aspekt der Erfindung ist ein Verfahren für das Zuordnen von Datenspeicherkapazität in einer Mehrzahl von Speicherschaltungen zum effizienten Speichern von Daten in diesen Speicherschaltungen vorgesehen, wobei das Verfahren folgende Schritte aufweist
elektrisches Erfassen der Datenspeicherkapazität, die in jedem Exemplar aus einer Mehrzahl von Speicherschaltungen verfügbar ist, wobei jede der Speicherschaltungen eine Datenspeicherkapazität von wenigstens einem Speicherblock besitzt,
hierarchische Paarbildung von Speicherblöcken in zwei verschiedenen Exemplaren aus der Mehrzahl von Speicherschaltungen durch Erzeugen und Speichern von Adressen in einem Adressenspeicher, die den paarweise angeordneten Speicherblöcken in der Mehrzahl von Speicherschaltungen entspricht, und dadurch Erzeugen einer Adressenzuordnungstabelle, die Adressen enthält für die entsprechend einer Hierarchie erfolgende Adressierung der paarweise angeordneten Speicherblöcke in der Mehrzahl von Speicherschaltungen,
Empfangen von Daten und
hierarchisches Speichern der empfangenen Daten bei gleichzeitigem Einschreiben und Auslesen von zuvor gespeicherten Daten in den bzw. aus den in Paaren angeordneten Blöcken in der Mehrzahl von Speicherschaltungen entsprechend der Adressenzuordnungstabelle.
Ein bevorzugtes Ausführungsbeispiel das weiter unten beschrieben wird, stellt einen automatischen Speichergrößenmanager (memory sizer) für einen digitalen Videorecorder dar, der den verfügbaren Speicherplatz in seinen Videodaten-Speicherkarten für eine effiziente Speicherung und Rückgewinnung von digitalen Videodaten programmierbar prüft und konfiguriert, und zwar unabhängig davon, ob die Speicherkarten gleiche Datenspeicherkapazitäten haben oder nicht. Durch die Prüfung von selektiv angeordneten leitfähigen Brücken auf den Speicherkarten, die die Speichervorrichtungen enthalten, oder durch das systematische Einschreiben und Auslesen von Testdaten in die bzw. aus den Speicherkarten stellt der Speichergrößenmanager elektronisch das Vorhanden sein oder Nichtvorhandensein von verfügbaren Speicherkarten und ihre jeweiligen relativen Datenspeicherkapazitäten fest.
Der Speichergrößenmanager richtet dann eine Hierarchie der verfügbaren Speicherkarten ein, indem er auf der Basis ihrer jeweiligen relativen Datenspeicherkapazitäten Teile miteinander paart. Auf der Basis dieser Paarungen erzeugt der Speichergrößenmanager eine Speicheradressenzuordnungstabelle für die effiziente Adressierung, indem er Adressierungsinformationen in Tabellenform speichert und korrespondierende Speicherplätze in den paarweise angeordneten Videodaten-Speicherkarten für das gleichzeitige Einschreiben und Auslesen von ankommenden bzw. ausgehenden Videodaten gleichzeitig adressiert.
Im Folgenden sei die Erfindung an einem Ausführungsbeispiel näher beschrieben, wobei auf die anliegenden Zeichnungen Bezug genommen wird, in denen einander entsprechende Elemente durchgehend mit gleichen Bezugszeichen versehen sind.
Fig. 1 zeigt ein vereinfachtes funktionales Blockschaltbild eines digitalen Videorecorders, bei dem ein automatisches Speichergrößenmanagement gemäß der Erfindung vorgesehen ist,
Fig. 2 zeigt in vereinfachter perspektivischer Darstellung die Videodaten-Speicherkarten für die Verwendung in einem digitalen Videorecorder, bei dem ein automatisches Speichergrößenmanagement gemäß der Erfindung vorgesehen ist,
Fig. 3A-3D zeigen ein vereinfachtes Konzept von Beispielen hierarchischer Paarungen des Speicherplatzes in den Videodaten-Speicherkarten eines digitalen Videorecorders, bei dem ein automatisches Speichergrößenmanagement gemäß der Erfindung vorgesehen ist,
Fig. 4 zeigt ein Flußdiagramm derfundamentalen Operationsschritte oder die Steuerlogik einer Steuereinrichtung, die ein automatisches Speichergrößenmanagement gemäß der Erfindung durchführt, um die Anzahl und die Speicherkapazitäten der Videodaten-Speicherkarten zu ermitteln,
Fig. 5 zeigt ein Flußdiagramm derfundamentalen Operationsschritte oder die Steuerlogik einer Steuereinrichtung, die ein automatisches Speichergrößenmanagement gemäß der Erfindung durchführt, um die Anzahl und die Speicherkapazitäten ihrer Videodaten-Speicherkarten zu sortieren,
Fig. 6A-6B zeigen ein Flußdiagramm derfundamentalen Operationsschritte oder die Steuerlogik einer Steuereinrichtung, die ein automatisches Speichergrößenmanagement gemäß der Erfindung zum Aufbau einer Speicheradressenzuordnungstabelle für die Adressierung ihrer Videodaten-Speicherkarten vorsieht.
Fig. 1 zeigt die in einem digitalen Videorecorder 10 vorgesehenen Grundelemente für ein automatisches Speichergrößenmanagement gemäß der Erfindung, nämlich einen Eingangspuffer 12, ein Benutzer-Interface 14, eine Speicher- und Systemsteuerung 16, Speicherkarten 18 und einen Ausgangspuffer 20.
Dem Eingangspuffer 12 wird ein Videoeingangssignal 22 als Vieoinformation zugeführt. Dieses Videoeingangssignal 22 kann aus einem Videosignalgemisch, aus analogen Rot-, Grün- und Blauvideosignalen ("RGB-Videosignalen") oder aus digitalen RGB-Videosignalen bestehen. Wenn das Videoeingangssignal 22 ein Videosignalgemisch ist, enthält der Eingangspuffer 12 Schaltungen zum Extrahieren der vertikalen und horizontalen Synchronsiersignale und zum Umwandeln des Videosignalgemischs in seine RGB-Äquivalente. Die durch Umwandlung des Videosignalgemischs gewonnenen RCB-Äquivalente bzw. die onginalen analogen RGB-Videosignalen, falls das Videoeingangssignal 22 aus solchen besteht, werden in dem Eingangspuffer 12 digitalisiert und dadurch in ihre digitalen RGB-Videosignaläquivalente umgewandelt.
Das digitalisierte Videosignal 24 wird von dem Eingangspuffer 12 auf den Eingangsvideo- Datenbus 26 ausgegeben. Diese digitalen Eingangsvideodaten werden, wie weiter unten näher erläutert, in dem Videodaten-Speicherkarten 18 gespeichert. Die gespeicherten Videodaten werden anschließend auf den Ausgangsvideo-Datenbus 28 für die Übertragung zu dem Ausgangspuffer 20 ausgelesen.
Der Ausgangspuffer 20 gibt diese Videodaten als Videoausgangssignal 30 aus. Das Videoausgangssignal 30 kann aus den digitalen RGB-Videosignalen, aus analogen RGB-Videosignalen oder aus einem Videosignalgemisch bestehen. Falls das Videoausgangssignal 30 ein analoges Signal sein soll, enthält der Ausgangspuffer 20 entsprechende Umwandlungsschaltungen an sich bekannter Art.
Die Speicher- und Systemsteuerung 16 enthält verschiedene an sich bekannte Typen von digitalen Schaltungen, wie einen Mikroprozessor, einen Nurlesespeicher ("ROM"), einen Speicher mit wahlfreiem Zugriff ("RAM"), digitale Register und digitale Zähler. Im vorliegenden Ausführungsbeispiel der Erfindung wird ein automatisches Speichergrößenmanagement durch die Kombination der Programmierung des Mikroprozessors und seiner gleichzeitigen Interaktion mit den vorerwähnten Schaltungen in der Speicher- und Systemsteuerung 16 erreicht. Diese Programmierung des Mikroprozessors in der Speicher- und Systemsteuerung 16 kann dadurch erreicht werden, daß ein geeignet programmiertes ROM eingesetzt wird oder die geeigneten Programmschritte über das Benutzer-Eingangssignal 32 und das Benutzer-Interface 14 eingegeben werden.
Die Speicher- und Systemsteuerung 16 ist so programmiert, daß sie den verfügbaren Speicherplatz in den Speicherkarten 18 konfiguriert. Der Speicherplatz in den Schaltungskarteneinheiten 18 wird so konfiguriert, daß zwei Speicherkarten 18 oder Teile hiervon, miteinander so gepaart werden, daß Eingangsvideodaten 24 auf dem Eingangsvideodatenbus 26 in einer von ihnen eingeschrieben werden, während gleichzeitig Ausgangsvideodaten auf dem Ausgangsvideodatenbus 28 aus der anderen ausgelesen werden.
Die erste Speicherkarte 18a und die zweite Speicherkarte 18b können beispielsweise als "primäre" 18a bzw. "sekundäre" 18b Speicherkarten miteinander gepaart werden. Die Einschreib- und -Ausleseoperationen für die Videodaten wechseln zwischen diesen beiden Speicherkarten 18a, 18b ab, so daß während des Einschreibens zweier Zeilen von neuen Videoeingangsdaten 24 in die primäre Speicherkarte 18a die zuvor gespeicherten zwei Zeilen von Videodaten in dem sekundären Speicherkarte 18b ausgelesen werden und umgekehrt. Dieses alternierende simultane Einschreiben und Auslesen von Videodaten in die bzw. aus den Speicherkarten 18a, 18b wird von der Speicher- und Systemsteuerung 16 programmierbar gesteuert.
Die Steuerung 16 liefert ein geeignetes Bitmuster an den Schreibadressenbus 34 und ein geeignetes korrespondierendes Bitmuster an den Leseadressenbus 36. In der primären Speicherkarte 18a angeordnete Dekodierschaltungen dekodieren das Bitmuster auf dem Schreibadressenbus 34. Dekodierschaltungen auf der sekundären Speicherkarte 18b dekodieren das Bitmuster auf dem Leseadressenbus 36. Die Steuerung 16 tastet diese Speicherkarten 18a, 18b mit individuellen Tastsignalen 40a, 40b und aktiviert dadurch die Schreib- bzw. Leseoperationen auf den Speicherkalten 18a, 18b.
In einem bevorzugten Ausführungsbeispiel der Erfindung bestehen die Adressen, die auf dem Schreibadressenbus 34 und dem Leseadressenbus 36 plaziert werden, jeweils aus acht Bit, z. B. vier "Plattenbits" und vier "Vollbildbits". Die vier Plattenbit geben an, welche Hälfte welcher Speicherkarte 18 adressiert ist, und die vier Vollbildbit geben an, welches Vollbild darin adressiert ist. Mit anderen Worten, jede Speicherkarte 18 wird so adressiert, als ob sie aus zwei Einheiten oder "Platten" mit einer Datenspeicherkapazität von bis zu 16 Vollbildern in jeder "Platte" bestände. Somit geben die vier Plattenadressenbits an, welche Speicherkarte 18 und welche ihrer Hälfte zu beschreiben oder auszulesen ist. Entsprechend geben die vier Vollbildadressenbits an, welcher Block, oder welcher Vollbildwert des Speicherplatzes in der festgelegten Platte (siehe die Beschreibung von Fig. 3A-3C weiter unten) zu beschreiben oder auszulesen ist.
Nachdem auf der primären Speicherkarte 18a zwei Zeilen der Eingangsvideodaten eingeschrieben und auf der sekundären Speicherkarte 18b zwei Zeilen der Eingangsvideodaten ausgelesen wurden, werden die Schreib- und Leseadressen-Bitmuster auf dem Schreibadressenbus 34 und den Leseadressenbus 36 vertauscht, so daß die nächsten beiden Zeilen der ankommenden Videoeingangsdaten in die sekundäre Speicherkarte 18b eingeschrieben werden, während die zuvor gespeicherten zwei Zeilen der Videodaten aus der primären Speicherkarte 18a ausgelesen werden.
Die Videodaten, die über den Eingangsvideodatenbus 26 in die primäre Speicherkarte 18a eingeschrieben werden, werden an aufeinanderfolgenden Speicherplätzen innerhalb der primären Speicherkarte 18a eingeschrieben. Dementsprechend werden die Videodaten, die aus der sekundären Speicherkarte 18b ausgelesen werden, mit der die primäre Speicherkarte 18a gepaart ist, aus aufeinanderfolgenden Speicherplätzen ausgelesen, die mit denjenigen auf der primären Speicherkarte 18a korrespondieren, an denen die Videodaten eingeschrieben werden. Dies wird durch sequentielle Adressierung der Speicherplätze innerhalb der Speicherkarten 18a, 18b erreicht, in die die Videodaten eingeschrieben oder aus denen sie ausgelesen werden.
Diese sequentielle Adressierung wird von der Speicher-Systemsteuerung 16 vorgenommen, die auf dem Pixeladressenbus 38 ein sequentiell inkrementiertes Bitmuster plaziert. Das auf dem Pixeladressenbus 38 plazierte Adressenbitmuster beginnt mit einem Wert, der dem ersten Speicherplatz entspricht, in den Videodaten entweder eingeschrieben oder aus dem sie ausgelesen werden sollen. In der Speicher- und Systemsteuerung 16 angeordnete digitale Zähler zählen einfach aufwärts oder abwärts und erhöhen oder erniedrigen dadurch das Pixeladressenbitmuster sequentiell.
In dem bevorzugten Ausführungsbeispiel der Erfindung besteht die Pixeladresse aus 16 Bit. Diese 16 Bit bezeichnen die entsprechenden Speicherplätze in den "Platten" und "Vollbildern", die, wie oben beschrieben, von den Schreib- und Leseadressen angezeigt werden.
Dieser Prozeß, durch den zwei Zeilen von Videodaten in eine primäre Speicherkarte 18a eingeschrieben werden, während aus einer sekundären Speicherkarte 18b die zuvor gespeicherten zwei Zeilen der Videodaten ausgelesen werden, und umgekehrt, wird wiederholt, bis ein ganzes Vollbild an Videodaten eingeschrieben und ausgelesen wurde. Dieses wiederum wird so lange wiederholt, bis so viele Vollbilder der Videodaten eingeschrieben und ausgelesen wurden, wie die Speicherkarte 18 mit der kleineren Speicherkapazität bewältigen kann.
Mit anderen Worten, wenn eine Speicherkarte 18a eine Videodatenspeicherkapazität von 32 Vollbildern besitzt und mit einer Speicherkarte 18b mit einer Videodatenspeicherkapazität von 16 Vollbildern gepaart ist, wird dieser Prozeß wiederholt, bis Videodaten von 16 Vollbildern eingeschrieben und ausgelesen wurden. Dies muß deshalb so sein, weil die kleinere Speicherkarte 18b keine weitere Speicherkapazität besitzt, mit der die übrigen 16 Vollbilder Speicherkapazität der größeren Speicherkarte 18a gepaart werden können.
Die verbleibenden 16 Vollbilder Videodatenspeicherkapazität der größeren Speicherkarte 18a können jedoch, wie weiter unten näher erläutert wird, mit Videodatenspeicherkapazitäten der anderen Speicherkarten 18c, 18d gepaart werden. Wenn dieser Teil der größeren Speicherkarte 18a mit einer der übrigen Speicherkarten 18c, 18d gepaart wird, steuert die Speicher- und Systemsteuerung 16 die Schreib- und Leseoperationen in der oben beschriebenen Weise über den Schreibadressenbus 34, den Leseadressenbus 36 und den Pixeladressenbus 38 mit den Tastsignalen 40a, 40c, 40d.
Die Konfigurierung des verfügbaren Videodatenspeicherplatzes, d. h. die Paarung der Speicherkarten 18 wird von der Speicher- und Systemsteuerung 16 vorgenommen. Bei der Paarung der Speicherkarten 18 bestimmt die Steuerung 16 zunächst die betreffenden Speicherkapazitäten der Speicherkarten 18 über einen Statusbus 42. Jede Speicherkarte 18 stellt der Steuerung 16 über den Statusbus 42 ein Statussignal zur Verfügung, das seine Videodatenspeicherkapazität anzeigt. Sobald die Speicherkapazitäten bekannt sind (wie dies unten für Fig. 2 erläutert wird), nimmt die Steuerung 16 die Paarung der Speicherkarten 18 oder von Teilen jeder Speicherkarte 18 vor, um die Nutzung der gesamten verfügbaren Videodatenspeicherkapazität zu maximieren (wie dies unten für Fig. 3A-3C erläutert wird).
Fig. 2 zeigt die Videodaten-Speicherkarten 18, die aus gedruckten Schaltungsplatten bestehen, an denen Kantenverbinder 50 vorgesehen sein können, so daß die Speicherkarten 18 leicht ersetzt werden können. Diese Kantenverbinder 50 haben leitfähige Mehrfachkontakte 52, die die elektrische Verbindung mit dem erwähnten Datenbus 26, den Adressenbussen 34, 36, 38 und dem Statusbus 42 und mit den Tastsignalen 40 ermöglichen.
Auf jeder Speicherkarte 18 befinden sich mehrere Speichervorrichtungen, z. B. dynamische Speicher mit wahlfreiem Zugriff ("DRAM" = dynamic random access memories) 54. Diese Speichervorrichtungen 54 stellen die Speicherplätze zur Verfügung, in die ankommende Videodaten eingeschrieben und aus denen abgehende Videodaten ausgelesen werden. Außerdem sind auf den Speicherkarten 18 Statusregister 56 installiert. Die Statusregister 56 sind einfach programmierbare digitale Register, die mit Statusbits programmiert werden, welche die Größe, d. h. die Datenspeicherkapazität, der betreffenden Speicherkarten 18 angeben. Diese Statusregister 56 treiben den Statusbus 42 und informieren dadurch die Speicher- und Systemsteuerung 16 über die Datenspeicherkapazitäten der Speicherkarten 18, wie dies oben beschrieben wurde.
Die Statusregister 56 werden programmiert, indem fallweise leitfähige Brücken 58, 60 installiert oder nicht installiert werden. Wenn eine leitfähige Brücke 58, 60 installiert ist, verbindet sie zwei leitfähige Anschlußflächen auf den Speicherkarte 18 miteinander. Durch irgendeines der an sich bekannten einschlägigen Mittel kann diese elektrische Verbindung der leitfähigen Anschlußflächen so gestaltet werden, daß sie eine logische "1" oder eine logische "0" darstellt, die ihrerseits als Statusbit benutzt werden können, mit dem das entsprechende Statusregister 56 programmiert wird. In ähnlicher Weise kann auch das Nichtinstallieren einer Brücke 58, 60 durch eines der bekannten einschlägigen Mittel für die Darstellung einer logischen "0" oder einer logischen "1" verwendet werden, um das entsprechende Statusregister 56 zu programmieren.
Für die auf den exemplarischen Speicherkarten 18 in Fig. 2 dargestellten Konfigurationen der Brücken 58, 60 kann das von den Brücken 58, 60 für die vier Speicherkarten 18 programmierte Statusbitmuster von den Bitmuster "11", "10", "01" und "00" repräsentiert werden. Das erste Statusbitmuster "11" gibt an, daß die erste Speicherkarte 18a genügend Speichervorrichtungen 54 aufweist, um bis zu 32 Vollbildern an Videodaten zu speichern. Das zweite Statusbitmuster "10" gibt an, daß die zweite Speicherkarte 18b genügend Speichervorrichtungen 54 aufweist, um bis zu 16 Vollbildern an Videodaten zu speichern. Das dritte Statusbitmuster "01" gibt an, daß die dritte Speicherkarte 18c genügend Speichervorrichtungen 54 aufweist, um bis zu 8 Vollbildern an Videodaten zu speichern. Das letzte Statusbitmuster "00" gibt an, daß die letzte Speicherkarte 18d genügend Speichervorrichtungen 54 aufweist, um bis zu 4 Vollbildern an Videodaten zu speichern.
Der einschlägige Fachmann erkennt ohne weiteres, daß alle vier Speicherkarten 18 mit genügend vielen Speichervorrichtungen 54 ausgerüstet werden können, um je nach Wunsch bis zu 32, 16, 4 oder 8 Vollbildern an Videodaten zu speichern, wobei die passenden Brükken 58, 60 installiert sind.
Anstelle der elektrischen Brücken 58, 60, die die Statusregister 56 programmieren, können auch andere Mittel zur Angabe der Speicherkapazitäten der Speicherkarten 18 verwendet werden. So können beispielsweise über den Eingangsvideodatenbus 26 Testvideodaten in eine Speicherkarte 18 eingegeben und über den Ausgangsvideodatenbus 28 in die Speicher- und Systemsteuerung 16 (Fig. 1) ausgelesen werden. Durch das Einschreiben in die und das Auslesen aus den sequentiell höher adressierten Speicherplätzen in dem Speicherkarte 18 kann die Steuerung 16 die maximale Datenspeicherkapazität der Speicherkarte 18 ermitteln.
Sobald die Speicher- und Systemsteuerung 16 die jeweiligen Datenspeicherkapazitäten der Speicherkarten 18 über ihre Statusregister 56 und den Statusbus 42 festgestellt hat, konstruiert sie programmierbar eine Speicherhierarchie, indem sie Teile der Speicherkarten 18 hierarchisch paart (wie dies weiter unten näher erläutert wird). Fig. 3A-3C veranschaulichen das Konzept, nach dem diese Speicherhierarchie aufgebaut ist.
Fig. 3A zeigt die konzeptionellen Äquivalente der vier Speicherkarten 18a, 18b, 18c, 18d, die hier als Schaltungskarten "A", "B", "C" bzw. "D" bezeichnet sind und Datenspeicherkapazitäten von 32, 16, 8 bzw. 4 Videovollbildern haben, wie dies in Fig. 2 dargestellt ist und oben diskutiert wurde. Die erste Speicherkarte 18a ist als eine Gruppe von 32 Blöcken oder Rechtecken dargestellt. Jeder Block repräsentiert eine Datenspeicherkapazität im Wert eines Vollbilds, d. h. ein "Vollbild", wie oben beschrieben. Die übrigen Speicherkarten 18b, 18c und 18d sind als Gruppen von 16, 8 bzw. 4 Blöcken dargestellt, wobei jeder Block ein Vollbild repräsentiert.
Wie weiter unten näher erläutert wird, werden die hierarchischen Paarungen der verschiedenen Teile der Speicherkarten 18 als "überlappende" Paarungen vorgenommen. Die Zwischenverbindungsleitungen zeigen schematisch an, wie die verschiedenen Teile der Speicherkarten 18 überlappend gepaart sind, um die simultanen Schreib- und Leseoperationen zu unterstützen. Die überlappenden Primär-Sekundär-Paarungen der Speicherkarten 18 sind in der folgenden Tabelle 1 dargestellt: Tabelle 1 Fortsetzung von Tabelle 1
Wie oben erläutert wurde, sind die hierarchischen Paarungen der verschiedenen Teile der Speicherkarten 18 als "überlappende" Paarungen ausgeführt. Diese überlappende Paarung der Speicherkarten 18 ist in Fig. 3D für die exemplarischen Speicherpaarungen von Fig. 3A veranschaulicht. Das erste Vollbild A1 stellt das erste Vollbild der ersten Speicherkarte 18a, d. h. der Speicherkarte "A" dar. Das zweite Vollbildern B1 und das dritte Vollbildern A2 stellen das erste bzw. zweite Vollbild des zweiten Speicherkarte 18b bzw. des ersten Speicherkarte 18a, d. h. der Schaltungskarteneinheiten "B" bzw. "A" dar. Jeder der numerierten Bereiche (z. B. 1,2,3, ...)innerhalb jedes dieser Vollbilder A1, B1, A2, repräsentiert den Wert einer Videozeile an Datenspeicherkapazität. Somit werden die ersten beiden Bereiche A1 (1, 2) innerhalb des ersten Vollbilds A1 zur Speicherung der ersten beiden Zeilen eines Videovollbilds benutzt.
In dem Beispiel von Fig. 3A und 3D sind das erste Vollbild A1 der ersten Speicherkarte 18a und das erste Vollbild B1 der zweiten Speicherkarte 18b als "primäre" bzw. "sekundäre" Vollbilder gepaart. Diese Bezeichnung "Primär-Sekundär" bedeutet, daß ein ankommendes Videovollbild innerhalb dieser Speicherkarten 18a, 18b gespeichert wird, wobei abwechselnde Paare seiner Zeilen an entsprechenden Speicherplätzen beginnend mit dem ersten, d. h. dem "primären" Vollbild A1, gespeichert werden. Mit anderen Worten, seine ersten beiden Zeilen werden in den ersten Zeilen A1 (1, 2) der ersten Speicherkarte 18a, seine dritte und vierte Zeile in der dritten und vierten Zeile B1 (3, 4) der zweiten Speicherkarte 18b, seine fünfte und sechste Zeile in der fünften und sechsten Zeile A1 (5, 6) der ersten Speicherkarte 18a usw. gespeichert, wie dies in Fig. 3D dargestellt ist.
In ähnlicher Weise wird das nächste Videovollbild in dem ersten Vollbild B1 und dem zweiten Vollbild A2 der zweiten Speicherkarte 18b bzw. der ersten Speicherkarte 18a gespeichert, wobei das erste Vollbild B1 das primäre Vollbild und das zweite Vollbild A2 das sekundäre Vollbild ist. Diese überlappende Paarung von primären und sekundären "Vollbildern" und "Zeilen" innerhalb der Speicherkarten 18 wird entsprechend der in der obigen Tabelle 1 aufgelisteten Paarung fortgesetzt.
Der einschlägige Fachmann erkennt ohne weiteres, daß die zur Speicherung von ankommenden Videozeilen benutzten Speicherplätze nicht notwendigerweise genau den Videozeilen selbst entsprechen müssen. Mit anderen Worten, die beiden ersten Videozeilen müssen nicht wirklich in den ersten beiden Speicherzeilenwerten gespeichert werden, wie sie durch das jeweils verwendete Adressenschema definiert sind, sondern können statt dessen in irgendeinem beliebigen Speicherbereich gespeichert werden. So können beispielsweise die beiden ersten tatsächlichen Speicherzeilenwerte für andere Zwecke reserviert sein, z. B. für die temporäre Speicherung von Videotextmusterdaten. Die obigen Bezeichnungen "erster", "zweiter", "dritter" und "vierter" Speicherzeilenwert werden also als relative und nicht als absolute Begriffe benutzt.
Fig. 3B zeigt das Beispiel, in dem die Speicherkarte A eine Speicherkapazität von 32 Vollbildem und jede der übrigen Speicherkarten B, C, D eine Datenspeicherkapazität von 8 Vollbildem besitzt. Die überlappenden Primär-Sekundär-Paarungen der Speicherkarten 18 sind in der folgenden Tabelle 2 dargestellt: Tabelle 2 Fortsetzung von Tabelle 2
Fig. 3C zeigt das Beispiel, in dem die Speicherkarte A eine Speicherkapazität von 8 Vollbildem und jede der verbleibenden Speicherkarten B, C, D eine Datenspeicherkapazität von vier Vollbildern besitzt. Wie weiter unten näher erläutert wird, wird hier eine "gestaffelte" überlappende Paarung benutzt, weil in diesem Fall keine Speicherkarte 18 genügend Speicherkapazität besitzt, um mit allen anderen Speicherkarten 18 gepaart zu werden. Die gestaffelte überlappende Primär-Sekundär-Paarung der Speicherkarten 18 ist in der folgenden Tabelle 3 dargestellt: Tabelle 3
In dem bevorzugten Ausführungsbeispiel der Erfindung, in dem die Schreib- und Leseadressen jeweils aus 8 Bit (d. h. vier "Platten"-Bit und vier "Vollbild"-Bit bestehen), wie dies oben beschrieben wurde, besteht jede "Platte" aus bis zu 16 "Vollbildern". So enthält in dem Beispiel von Fig. 3A die erste Speicherkarte 18a zwei Platten mit jeweils 16 Vollbildern, die zweite Speicherkarte 18b eine Platte mit 16 Vollbildern, die dritte Speicherkarte 18c eine Platte mit 8 Vollbildern und die vierte Speicherkarte 18d eine Platte mit 4 Vollbildern. In dem Beispiel von Fig. 38 enthält die erste Speicherkarte 18a zwei Platten mit jeweils 16 Vollbildem und die zweite, dritte und vierte Speicherkarte 18b, 18c bzw. 18d enthalten jeweils eine Platte mit je 8 Vollbildern. In dem Beispiel von Fig. 3C enthält die erste Speicherkarte 18a eine Platte mit 8 Vollbildern, und die zweite, dritte und vierte Speicherkarte 18b, 18c bzw. 18d enthalten jeweils eine Platte mit jeweils 4 Vollbildern.
Es sei noch einmal auf Fig. 3A Bezug genommen. Wenn die Speicherhierarchie aufgestellt wird und eine der Speicherkarte 18 genügend Speicherkapazität besitzt, um mit den Speicherkapazitäten aller anderen kombinierten Speicherkarten 18 gepaart zu werden, beginnt die Speicher- und Systemsteuerung 16 mit der Speicherkarte 18a, die die größte Kapazität besitzt, und paart sie mit der Speicherkarte 18b mit der zweitgrößten Kapazität. Dies führt dazu, daß die Speicherkapazität (B1-B16) der zweitgrößten Speicherkarte 18b in Verbindung mit einem entsprechenden Teil der Speicherkapazität (A1-A16) in der größeren Speicherkarte 18a benutzt wird, um die simultanen Schreib- und Leseoperationen zu unterstützen.
Die Steuerung 16 paart sodann die Speicherkarte 18c, die die nächstkleinere Kapazität hat, mit der ersten Speicherkarte 18a. Deshalb wird wieder die Speicherkapazität (C1 - C8) dieser kapazitätskleineren Speicherkarte 18c in Verbindung mit einer entsprechenden Kapazität (A17 - A24) in der Speicherkarte 18a mit der größeren Kapazität benutzt, um die simultanen Schreib- und Leseoperationen zu unterstützen.
Die vierte und letzte Speicherkarte 18d wird dann mit der ersten Speicherkarte 18a gepaart. Die jeweils einander entsprechenden Speicherkapazitäten (D1 - D4, A25 - A28) werden gemeinsam verwendet, um die simultanen Schreib- und Leseoperationen zu unterstützen. Da die Speicherkapazität der kleineren Speicherkarten 18b, 18c, 18d insgesamt kleiner ist als diejenige der größten Speicherkarte 18a, bleibt ein Teil der Speicherkapazität (A29 - A32) ungenutzt.
Bei dem in Fig. 38 dargestellten Beispiel hat die erste Speicherkarte 18a wiederum die größte Speicherkapazität. Deshalb beginnt, wie zuvor, die Steuerung 16 mit dieser Speicherkarte 18a. In dem Beispiel von Fig. 38 haben die übrigen Speicherkarten 18b, 18c, 18d jedoch gleiche Datenspeicherkapazitäten. Deshalb können Sie in beliebiger Folge mit gleich großen Teilen der ersten Speicherkarte 18a gepaart werden, wie dies in Fig. 38 dargestellt ist. Wie in dem Fall von Fig. 3A bleibt ein Teil (A25 - A32) der ersten Speicherkarte isa ungenutzt, weil auf den anderen Speicherkarten 18b, 18c, 18d keine weitere Speicherkapazität mehr vorhanden ist.
Bei dem in Fig. 3C dargestellten Beispiel kann die Paarung der Speicherkarten 18 nicht so einfach durchgeführt werden. Wie aus der Darstellung von Fig. 3C erkennbar ist, bliebe eine volle Hälfte der Speicherkapazität der Speicherkarte A ungenutzt, wenn jede der Speicherkarten 18 lediglich mit einer der anderen Speicherkarten 18 gepaart würde, z. B. die Schaltungskarteneinheiten A - B und die Schaltungskarteneinheiten C - D, obwohl alle verfügbaren Speicherkapazitäten auf den Schaltungskarteneinheiten C und D genutzt würden. Deshalb wird hier eine "versetzte" überlappende Paarung der Speicherkarten 18 vorgenommen. Wie für das Beispiel von Fig. 3C dargestellt, führt dies dazu, daß die Speicherkarte A mit drei Schaltungskarteneinheiten (B, C, D), die Speicherkarte B mit zwei Schaltungskarteneinheiten (A, D) und die Speicherkarte C mit nur einer Speicherkarte (A) gepaart ist. Diese versetzte Paarung schafft die Möglichkeit, die gesamte verfügbare Speicherkapazität zu paaren und ist möglich, weil die Speicherkapazitäten der Schaltungskarteneinheiten 18 (d. h. 32, 16, 8 und 4 Vollbildern) eine Reihe von binären Vielfachen bilden.
Es ist für den einschlägigen Fachmann erkennbar, daß unter den vier Speicherkarten 18 zahlreiche Permutationen von möglichen Datenspeicherkapazitäten existieren. Durch die Programmierung der Speicher- und Systemsteuerung 16 in der Weise, daß sie mit der Speicherkarte 18 beginnt, die die größte Kapazität hat, und diese oder Teile von ihr in überlappender Paarung mit Speicherkarten 18 mit zunehmend kleinerer Kapazität paart oder alternativ durch das Paaren der Speicherkarten in versetzten überlappenden Paarungen werden effiziente Paarungen der Datenspeicherkapazitäten erreicht, wobei die simultanen Schreib- und Leseoperationen für die Videodaten unterstützt werden und der Umfang an ungenutzter und damit verschwendeter Videodatenspeicherkapazität minimiert wird.
Die hierarchische Paarung der Speicherkarten 18 durch die Speicher- und Systemsteuerung 16 erfolgt vorzugsweise unmittelbar nach dem Einschalten des digitalen Videorecorders 10. Dadurch daß die Steuerung 16 in der Weise programmiert wird, daß die hierarchische Paarung unmittelbar nach dem Einschalten des Systems vorgenommen wird, wird die Leistung des digitalen Videorecorders 10 sofort optimiert. Mit anderen Worten, wenn einige oder alle Speicherkarten 18 durch andere Speicherkarten 18 ersetzt wurden, die andere oder kleinere Datenspeicherkapazitäten haben, optimiert die Speicher- und Systemsteuerung 16 durch die hierarchische Paarung der Speicherkarten 18 unmittelbar nach dem Einschalten des Systems die Leistung des digitalen Videorecorders auf der Basis der Datenspeicherkapazitäten der in diesem Zeitpunkt installierten Speicherkarten 18.
Fig. 4, 5 und 6A - 6B zeigen ein Flußdiagramm der grundlegenden Arbeitsschritte oder die Steuerlogik einer Steuerung für die Durchführung des automatischen Speichergrößenmanagements gemäß der Erfindung. In Fig. 4 ermittelt die erste Subroutine 1000 die Anzahl der Speicherkarten 18 und ihre jeweiligen Datenspeicherkapazitäten. Der erste Schritt 1002 dient zur Initialisierung einiger Programmkonstanten. Die maximale Anzahl BM der Platten, d. h. der Speicherkarten 18, wird mit "4" initialisiert, und die maximale Anzahl FM der Vollbilder wird mit "128" initialisiert. Ein Schleifenzähler C wird mit "0" initialisiert und eine Plattenzählvariable BC wird mit "0" initialisiert.
Wie oben diskutiert wurde, besitzt ein bevorzugtes Ausführungsbeispiel eines digitalen Videorecorders 10, bei dem eine automatische Speichergrößenzuordnung gemäß der Erfindung durchgeführt wird, maximal vier Speicherkarten 18. Mit einer maximalen Vollbildkapazität von 32 Vollbildern pro Speicherkarte 18 in dem bevorzugten Ausführungsbeispiel beträgt die maximale Vollbildpeicherkapazität 128 Vollbildern. Deshalb ist in diesem bevorzugten Ausführungsbeispiel die maximale Anzahl BM der Platten gleich 4 und die maximale Anzahl FM der Vollbilder gleich 128. Wie der einschlägige Fachmann erkennt, sind diese Maximalwerte BM, FM natürlich nicht zwingend und können je nach Wunsch gewählt werden.
In dem nächsten Schritt 1004 wird festgestellt, ob der Schleifenzähler C kleiner ist als die maximale Anzahl BM der Platten. Zunächst wird die Antwort auf diese Frage "Ja" lauten, und die Operation wird mit dem folgenden Schritt 1006 fortgesetzt. Dieser Schritt 1006 setzt die Plattenadresse BCA auf den Wert des Schleifenzählers C und setzt das Platten- Halte-Flag BCH (das weiter unten näher erläutert wird) für diese Platte C, d. h. für die Speicherkarte 18 mit der Plattenadresse "C", in den Zustand "falsch".
Der nächste Schritt 1008 dient zur Adressierung der Platte C und zum Auslesen seiner Größe, d. h. seiner Datenspeicherkapazität in Vollbildern. Wie oben beschrieben wurde, geschieht dies dadurch, daß festgestellt wird, ob und ggf. welche leitfähigen Brücken 58, 60 auf der Platte C installiert sind. Der Plattengrößenparameter BCS für diese Platte C wird auf den gemessenen Wert ihrer Datenspeicherkapazität gesetzt. Der Plattenindex Bd für diese Platte C wird ebenfalls auf diesen Wert gesetzt. Wie oben beschrieben wurde, ist der resultierende Plattengrößenparameter BCS (und der Index BCI) eine Zahl aus der Reihe der binären Vielfachen 32, 16, 8 oder 4.
Der Plattenadressenparameter BCA, das Platten-Halte-Flag BCH, der Plattengrößenparameter BCS und der Plattenindex BCI bilden einen Plattenparametervektor BC, der die Platte C für die Zwecke der hierarchischen Paarung und der Adressierung der Speicherkarten 18 charakterisiert.
In dem nächsten Schritt 1010 werden sowohl der Schleifenzähler C und als auch die Plattenzählvariable BC jeweils um "1" inkrementiert. Die Inkrementierung der Plattenzählvariablen BC wird jedoch nur dann vorgenommen, wenn der Plattengrößenparameter BCS eine geeignete Plattengröße repräsentiert, d. h. im vorliegenden Fall, daß sie einem der binären Vielfachen von 32, 16, 8 oder 4 Vollbildern entspricht.
Die vorangehend beschriebenen Schritte 1004, 1006, 1008, 1010 werden wiederholt, bis der Schleifenzähler C nicht mehr kleiner ist als die maximale Anzahl BM der Platten. In diesem Zeitpunkt wird in dem nächsten Schritt 1012 festgestellt, ob die Plattenzählvariable BC kleiner ist als 2. Wenn dies der Fall ist, stellt dies eine ungeeignete Bedingung dar, und in dem nächsten Schritt 1014 wird ein geeignetes Fehlersignal ausgegeben, das anzeigt, daß in dem digitalen Videorecorder 10 eine unzureichende Anzahl von Speicherkarten 18 installiert wurde.
Wenn die Plattenzählvariable BC hingegen gleich oder größer als 2 ist, führt der nächste Schritt 1016 die in Fig. 5 dargestellte Plattensortier-Subroutine aus. Nach Beendigung der Plattensortier-Subroutine 1016 führt der nächste Schritt 1018 die Zuordnungstabellen-Subroutine aus, die in Fig. 6A-6B dargestellt ist.
Wie weiter unten näher erläutert wird, sortiert die Plattensortier-Subroutine 1016 die Speicherkarten 18 nach ihren jeweiligen Datenspeicherkapazitäten, so daß die Speicherkarte 18 mit der größten Datenspeicherkapazität innerhalb der durch die Zuordnungstabelle definierten Speicherhierarchie die höchste Position besetzt, während die Speicherkarten 18 mit sukzessiv kleinerer Kapazität die sukzessiv niedrigeren Hierarchiepositionen besetzen. Wie weiter unten näher erläutert wird, baut die Zuordnungstabellen-Subroutine 1018 die Speicheradressenzuordnungstabelle auf, die dann für die hierarchische Paarung und Adressierung der Speicherkarten 18 benutzt wird.
In Fig. 5 beginnt die Plattensortier-Subroutine 1016 mit dem Schritt 1020, in dem ein Schleifenzähler C auf einen Wert initialisiert wird, der um 1 kleiner ist als die maximale Anzahl BM der Platten. Zusätzlich wird ein Änderungs-Flag FC in den Zustand "falsch" gesetzt (wie dies weiter unten näher erläutert wird).
In dem nächsten Schritt 1022 wird festgestellt, ob die Plattengröße BCS dieser Platte C größer ist als die Plattengröße BC-1S der unmittelbar benachbarten Platte C-1. Wenn die Antwort "Ja" lautet, werden in dem nächsten Schritt 1024 die entsprechenden Plattenparametervektoren BC, BC-1 vertauscht, und das Änderungs-Flag FC wird in den Zustand "wahr" gesetzt. Das Setzen des Änderungs-Flags FC in den Zustand "wahr" dient dazu, anzuzeigen, daß die Plattenparametervektoren BC, BC-1 ausgetauscht wurden. Wenn die Antwort "Nein" lautet, wird dieser Schritt 1024 übersprungen.
In dem folgenden Schritt 1026 wird der Schleifenzähler C um "1" herabgesetzt.
In dem nächsten Schritt 1028 wird festgestellt, ob der Schleifenzähler C noch immer größer ist als Null. Wenn die Antwort "Ja" lautet, kehrt die Operation zu dem Schritt 1022 zurück, in welchem die Plattengrößen BCS, BC-1S der Platte C und der ihr benachbarten Platte C-1 miteinander verglichen werden. Wenn die Antwort "Nein" lautet, wird in dem nächsten Schritt 1030 festgestellt, ob das Änderungs-Flag FC in den Zustand "wahr" gesetzt wurde, um zu prüfen, ob irgendwelche Plattenparametervektoren BC, BC-1 vertauscht wurden.
Wenn das Änderungs-Flag FC den Zustand "wahr" hat, kehrt die Operation zu dem ersten Schritt 1020 zurück, in welchem der Schleifenzähler und das Änderungs-Flag FC initialisiert werden. Wenn das Änderungs-Flag FC den Zustand "falsch" hat und damit anzeigt, daß die Speicherkarten 18 nach ihren entsprechenden Plattengrößen BCS hierarchisch positioniert wurden, fährt die Operation mit dem folgenden Schritt 1032 fort. In dem Schritt 1032 wird eine Speichergrößenabweichung OS berechnet, indem der Wert der Plattengröße B&sub1;S für die Platte 1 von der Plattengröße B&sub0;S für die Platte "0" subtrahiert wird. Außerdem wird der Schleifenzähler C auf den Wert "2" gesetzt.
Im nächsten Schritt 1034 wird festgestellt, ob die berechnete Speichergrößenabweichung OS größer ist als "0". Wenn die Antwort "Nein" lautet, werden in dieser Subroutine keine weiteren Schritte ausgeführt. Wenn die Antwort "Ja" lautet, wird die berechnete Speichergrößenabweichung OS um einen Wert reduziert, der gleich der Plattengröße BCS dieser Platte C ist.
Zusätzlich wird das Platten-Halte-Flag BCH in den Zustand "wahr" gesetzt. Wie oben erläutert wurde, hat dies zur Folge, daß der Speicher auf dieser Platte C erst zuletzt zugeteilt, d. h. mit dem Speicher einer anderen Platte gepaart, wird.
In dem nächsten Schritt 1038 wird der Schleifenzähler C um "1" inkrementiert. Darauffolgt der Schritt 1040, in dem festgestellt wird, ob der Schleifenzähler C immer noch kleiner ist als die maximale Anzahl BM der Platten. Wenn dies nicht der Fall ist, endet diese Subroutine, und die Operation kehrt zu der Hauptroutine (Fig. 4) zurück. Wenn die Antwort jedoch "Ja" lautet, kehrt die Operation zu dem Schritt 1034 zurück, in welchem festgestellt wird, ob die Speichergrößenabweichung OS größer ist als "0".
Nachdem die Plattensortier-Subroutine 1016 beendet ist, wird die Zuordnungstabellen-Subroutine 1018 ausgeführt, die in Fig. 4 und 6A dargestellt ist.
Gemäß Fig. 6a werden in einem ersten Schritt 1042 ein erster Schleifenzähler C1 und ein zweiter Schleifenzähler C2 jeweils auf "0" initialisiert. In dem folgenden Schritt 1044 wird ein dritter Schleifenzähler C3 auf "0" initialisiert.
In dem nächsten Schritt 1046 wird festgestellt, ob der Plattenindex BC2I (für die Platte C2) größer ist als "0". Wenn die Antwort "Nein" lautet, wird in dem nächsten Schritt 1048 eine temporäre Plattenadressenvariable B auf "FF" (hexadezimal) und eine temporäre Vollbildnummervariable F auf "FF" (hexadezimal) gesetzt.
Wenn der Plattenindex BC2I jedoch größer als "0" ist, wird in dem nächsten Schritt 1050 festgestellt, ob das Platten-Halte-Flag BC2H in den Zustand "falsch" gesetzt ist. Wenn das nicht der Fall ist, werden in dem nächsten Schritt 1048 die temporäre Plattenadressenvariable 8 und die Vollbildnummervariable F auf "FF" (hexadezimal) gesetzt.
Wenn das Platten-Halte-Flag BC2H den Zustand "falsch" hat, wird in dem nächsten Schritt 1052 die temporäre Plattenadressenvariable B auf die Plattenadresse BC2A gesetzt.
In dem nächsten Schritt 1054 wird eine Schrittvariable S auf "4" gesetzt.
In dem nächsten Schritt 1056 wird festgestellt, ob die Plattengröße BC2S größer oder gleich 16 Vollbilder ist. Wenn dies der Fall ist, wird in dem nächsten Schritt 1058 die Schrittvariable 5 auf 16 Vollbilder gesetzt. Wenn nicht, wird dieser Schritt 1058 übersprungen.
In dem nächsten Schritt 1060 wird festgestellt, ob der Plattenindex BC2I größer als die Schrittvariable S. Wenn dies der Fall ist, wird in dem nächsten Schritt 1062 das vierte Bit in der temporären Plattenadressenvariable B gesetzt, indem eine logische "ODER"-Verknüpfung zwischen seinem laufenden Wert und dem Wert "08" (hexadezimal) durchgeführt wird. Wenn nicht, wird dieser Schritt 1062 übersprungen.
Es sei nun auf Fig. 6B Bezug genommen. In dem nächsten Schritt 1064 wird der Wert des Plattenindex BC2I um "1" herabgesetzt, und die temporäre Vollbildnummervariable F wird auf einen Wert gesetzt, der gleich dem Rest (d. h. dem "Restwert") des Quotienten des Plattenindex BC2I geteilt durch die Stufengröße S ist.
In dem nächsten Schritt 1066 wird festgestellt, ob der Plattenindex BC2I gleich "0" ist. Wenn dies nicht der Fall ist, wird in dem nächsten Schritt 1068 der dritte Schleifenzähler C3 auf die maximale Anzahl BM der Platten zurückgesetzt. Wenn der Plattenindex BC2I hingegen gleich "0" ist, wird in dem nächsten Schritt 1070 festgestellt, ob der zweite Schleifenzähler C2 kleiner ist als der Wert der maximalen Anzahl BM der Platten, vermindert um "1". Wenn die Antwort "Nein" lautet, wird in dem nächsten Schritt 1068 der dritte Schleifenzähler C3 zurückgesetzt. Wenn die Antwort "Ja" lautet, wird in dem nächsten Schritt 1072 der Wert des zweiten Schleifenzählers C2 um "1" inkrementiert und das Platten-Halte-Flag BC2H in den Zustand "falsch" gesetzt.
In dem nächsten Schritt 1068 wird der dritte Schleifenzähler C3 auf die maximale Anzahl BM der Platten gesetzt. Darauffolgt der Schritt 1076, in welchem der zweite Schleifenzähler C2 um "1" inkrementiert wird.
In dem nächsten Schritt 1078 wird festgestellt, ob der Wert des zweiten Plattenzählers C2 kleiner ist als die maximale Anzahl BM der Platten. Wenn dies nicht der Fall ist, wird in dem nächsten Schritt 1080 der Wert des zweiten Schleifenzählers C2 auf "0" zurückgesetzt. Andernfalls wird dieser Schritt übersprungen.
In dem nächsten Schritt 1082 wird festgestellt, ob der Wert des dritten Schleifenzählers C3 kleiner ist als die maximale Anzahl BM der Platten. Wenn dies der Fall ist, kehrt die Operation zu dem Schritt 1046 (Fig. 6A) zurück, in dem festgestellt wird, ob der Plattenindex BC2I größer ist als "0".
Falls der Wert des dritten Schleifenzählers C3 jedoch nicht kleiner ist als die maximale Anzahl BM der Platten, werden in dem nächsten Schritt 1084 die Plattenadresse Bpci auf den Wert der temporären Plattenadressenvariablen B und die Vollbildnummer FPC1 auf den Wert der temporären Vollbildnummervariablen F gesetzt.
In dem nächsten Schritt 1086 wird der erste Schleifenzählercl um "1" inkrementiert.
In dem letzten Schritt 1088 wird festgestellt, ob der Wert des ersten Schleifenzählers C1 kleiner ist als die maximale Anzahl FM der Vollbilder. Wenn dies nicht der Fall ist, ist die die Subroutine 1018 beendet. Andernfalls kehrt die Operation zu dem Schritt 1044 (Fig. 6A) zurück, in welchem der Wert des dritten Schleifenzählers C3 auf "0" gesetzt wird.
Bei der Realisierung der vorliegenden Erfindung sind selbstverständlich verschiedene Alternativen zu den vorangehend beschriebenen Ausführungsbeispielen der Erfindung möglich.
So kann beispielsweise die Steuerlogik, die in dem bevorzugten Ausführungsbeispiel der Erfindung als Softwarelogik realisiert ist, statt dessen auch durch eine spezielle Hardwarelogik implementiert werden.

Claims

1. Verfahren für das Zuordnen von Datenspeicherkapazität in einer Mehrzahl von Speicherschaltungen (18) zum effizienten Speichern von Daten in diesen Speicherschaltungen, wobei das Verfahren folgende Schritte aufweist:

elektrisches Erfassen der Datenspeicherkapazität, die in jedem Exemplar aus einer Mehrzahl von Speicherschaltungen (18) verfügbar ist, wobei jede der Speicherschaltungen eine Datenspeicherkapazität von wenigstens einem Speicherblock besitzt,

hierarchische Paarbildung von Speicherblöcken in zwei verschiedenen Exemplaren aus der Mehrzahl von Speicherschaltungen (18) durch Erzeugen und Speichern von Adressen in einem Adressenspeicher, die den paarweise angeordneten Speicherblöcken in der Mehrzahl von Speicherschaltungen entspricht, und dadurch Erzeugen einer Adressenzuordnungstabelle, die Adressen enthält für die entsprechend einer Hierarchie erfolgende Adressierung der paarweise angeordneten Speicherblöcke in der Mehrzahl von Speicherschaltungen,

Empfangen von Daten und

hierarchisches Speichern der empfangenen Daten bei gleichzeitigem Einschreiben und Auslesen von zuvor gespeicherten Daten in den bzw. aus den in Paaren angeordneten Blöcken in der Mehrzahl von Speicherschaltungen entsprechend der Adressenzuordnungstabelle.

2. Verfahren nach Anspruch 1, bei dem der Verfahrensschritt des elektrischen Erfassens der in jedem Exemplar einer Mehrzahl von Speicherschaltungen verfügbaren Datenspeicherkapazität das elektrische Erfassen des Vorhandenseins und der Plazierung wenigstens einer leitfähigen Brücke in jedem Exemplar der Mehrzahl von Speicherschaltungen umfaßt.

3. Verfahren nach Anspruch 1, bei dem der Verfahrensschritt des elektrischen Erfassens der in jedem Exemplar einer Mehrzahl von Speicherschaltungen verfügbaren Datenspeicherkapazität das Speichern von Testdaten in und das Auslesen der Testdaten aus sukzessiv inkrementierten Speicherplätzen in jedem Exemplar der Mehrzahl von Speicherschaltungen umfaßt.

4. Verfahren nach Anspruch 1, 2 oder 3, bei dem der Verfahrensschritt der hierarchischen Paarbildung von Speicherblöcken in zwei verschiedenen Exemplaren aus der Mehrzahl von Speicherschaltungen die Bildung eines Paares aus einem Speicherblock in der Speicherschaltung mit der größten relativen Speicherkapazität und einem Speicherblock der Speicherschaltung mit der nächstgrößten relativen Speicherkapazität umfaßt, und bei dem die Zuordnungstabelle Adressen enthält, die Speicherplätzen in der Speicherschaltung mit der nächstgrößten relativen Speicherkapazität entsprechen, sowie Adressen, die einer äquivalenten Zahl von Speicherplätzen in der Speicherschaltung mit der größten relativen Speicherkapazität entsprechen.

5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Verfahrensschritt des hierarchischen Speicherns der empfangenen Daten bei gleichzeitigem Einschreiben und Auslesen von zuvor gespeicherten Daten in die bzw. aus den paarweise angeordneten Blöcken in der Mehrzahl von Speicherschaltungen entsprechend der Adressenzuordnungstabelle das Speichern von Daten in dem ersten Speicherblock eines Paares von Speicherblöcken bei gleichzeitigem Auslesen von zuvor gespeicherten Daten aus dem zweiten Speicherblock des Paares von Speicherblöcken umfaßt.

6. Computer, programmiert für das Zuordnen von Datenspeicherkapazität in einer Mehrzahl von Speicherschaltungen (18) zum effizienten Speichern von Daten in diesen Speicherschaltungen, wobei der Computer so programmiert ist, daß er die folgenden Programmschritte ausführt;

Empfangen von Daten und

7. Computer nach Anspruch 6, bei dem der Programmschritt des elektrischen Erfassens der in jedem Exemplar einer Mehrzahl von Speicherschaltungen verfügbaren Datenspeicherkapazität das elektrische Erfassen des Vorhandenseins und der Plazierung wenigstens einer leitfähigen Brücke in jedem Exemplar der Mehrzahl von Speicherschaltungen umfaßt.

8. Computer nach Anspruch 6, bei dem der Programmschritt des elektrischen Erfassens der in jedem Exemplar einer Mehrzahl von Speicherschaltungen verfügbaren Datenspeicherkapazität das Speichern von Testdaten in und das Auslesen der Testdaten aus sukzessiv inkrementierten Speicherplätzen in jedem Exemplar der Mehrzahl von Speicherschaltungen umfaßt.

9. Computer nach Anspruch 6, 7 oder 8, bei dem der Programmschritt der hierarchischen Paarbildung von Speicherblöcken in zwei verschiedenen Exemplaren aus der Mehrzahl von Speicherschaltungen die Bildung eines Paares aus einem Speicherblock in der Speicherschaltung mit der größten relativen Speicherkapazität und einem Speicherblock der Speicherschaltung mit der nächstgrößten relativen Speicherkapazität umfaßt, und bei dem die Zuordnungstabelle Adressen enthält, die Speicherplätzen in der Speicherschaltung mit der nächstgrößten relativen Speicherkapazität entsprechen, sowie Adressen, die einer äquivalenten Zahl von Speicherplätzen in der Speicherschaltung mit der größten relativen Speicherkapazität entsprechen.

10. Computer nach Anspruch 6, 7 oder 8, bei dem der Programmschritt des hierarchischen Speicherns der empfangenen Daten bei gleichzeitigem Einschreiben und Auslesen von zuvor gespeicherten Daten in die bzw. aus den paarweise angeordneten Blöcken in der Mehrzahl von Speicherschaltungen entsprechend der Adressenzuordnungstabelle das Speichern von Daten in dem ersten Speicherblock eines Paares von Speicherblöcken bei gleichzeitigem Auslesen von zuvor gespeicherten Daten aus dem zweiten Speicherblock des Paares von Speicherblöcken umfaßt.