DE69118842T2

DE69118842T2 - Verstärkerschaltung

Info

Publication number: DE69118842T2
Application number: DE69118842T
Authority: DE
Inventors: Kenji Anami; Shuji Murakami; Atsushi Ohba
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-12-13
Filing date: 1991-12-12
Publication date: 1996-10-10
Anticipated expiration: 2011-12-13
Also published as: JPH04214297A; US5248946A; KR920013884A; DE69118842D1; EP0490690B1; EP0490690A1; HK61597A; KR970000558B1

Description

Die vorliegende Erfindung betrifft Verstärkerschaltungen und insbesondere eine Verstärkerschaltung, die zum Beispiel für einen Abtastverstärker in einer Halbleiterspeichereinrichtung geeignet ist.

Beschreibung des Standes der Technik

Ein Abtastverstärker ist zum Verstärken einer kleinen Potentialdifferenz auf einem Bitleitungspaar in einer Halbleiterspeichereinrichtung vorgesehen, und bis jetzt sind Abtastverstärker mit verschiedenartigen Schaltungskonfigurationen entwickelt worden.
Fig. 8 ist ein Schaltbild, welches ein Beispiel eines beispielsweise in der Japanischen Patentveröffentlichung Nr. 1-55769 (1989) offenbarten Aufbaus eines herkömmlichen Abtastverstärkers darstellt. Unter Bezugnahme auf Fig. 8 enthält der Abtastverstärker Lasttransistoren 1, 3 und Eingangstransistoren 2, 4. Jeder der Lasttransistoren 1, 3 ist mit einem P- Kanal-MOSFET verwirklicht. Jeder der Eingangstransistoren 2, 4 ist mit einem N-Kanal-MOSFET verwirklicht. Das Source von jedem der Lasttransistoren 1, 3 ist mit einer Stromversorgung (Spannung Vcc) verbunden. Das Drain des Lasttransistors 1 ist mit dem Drain des Eingangstransistors 2 verbunden, und das Drain des Lasttransistors 3 ist mit dem Drain des Eingangstransistors 4 verbunden. Die Gates der Lasttransistoren 1, 3 sind miteinander und mit dem Drain des Eingangstransistors 2 verbunden. Das Source von jedem der Eingangstransistoren 2, 4 ist geerdet. Ein Eingangssignal DIa ist an das Gate des Eingangstransistors 2 angelegt, und ein Eingangssignal DIb ist an das Gate des Eingangstransistors 4 angelegt. Die Eingangssignale DIa, DIb werden durch ein Bitleitungspaar bereitgestellt, und sie sind zueinander komplementär. Der in Fig. 8 dargestellte Abtastverstärker verstärkt die Potentialdifferenz zwischen dem Eingangssignal DIa und dem Eingangssignal DIb. Ein Ausgangsanschluß 7 ist mit dem Drain des Eingangstransistors 2 verbunden. Ein Ausgangsanschluß 8 ist mit dem Drain des Eingangstransistors 4 verbunden. Ein Ausgangssignal DOa wird aus dem Ausgangsanschluß 8 erhalten, und ein Ausgangssignal DOb wird aus dem Ausgangsanschluß 7 erhalten.
Der Lasttransistor 1 und der Eingangstransistor 2 bilden einen ersten Inverter. Der Lasttransistor 3 und der Eingangstransistor 4 bilden einen zweiten Inverter. Der Leitwert des Lasttransistors 1 und der Leitwert des Lasttransistors 3 sind so festgesetzt, daß sie gleich sind, und der Leitwert des Eingangstransistors 2 und der Leitwert des Eingangstransistors 4 sind so festgesetzt, daß sie gleich sind.
Eine Stromspiegeltyp-CMOS-Verstärkerschaltung wird mit dem vorstehend beschriebenen Aufbau verwirklicht.
Nun wird unter Bezugnahme auf die Figuren 9 und 10 der Betrieb des in Fig. 8 dargestellten Abtastverstärkers beschrieben werden.
Wenn unter Bezugnahme auf Fig. 9 die Spannung V&sub5; des Eingangssignals DIa und die Spannung V&sub6; des Eingangssignals DIb dieselbe Spannung Vr sind, dann wird die Stromcharakteristik des Eingangstransistors 2 durch die Kurve mit durchgezogener Linie I&sub2; dargestellt. Die Stromcharakteristik des Lasttransistors 1 wird durch die Kurve mit durchgezogener Linie I&sub1; dargestellt, da das Drain und das Gate des Lasttransistors 1 kurzgeschlossen sind. Der Kreuzungspunkt P&sub0; der Kurven mit durchgezogener Linie I&sub2; und I&sub1; gibt die Ausgangsspannung des ersten Inverters, d.h. die Ausgangsspannung V&sub7; des Ausgangssignals DOb, an. Die Stromcharakteristik des Lasttransistors 3 wird durch die Kurve mit durchgezogener Linie I&sub3; dargestellt, und die Stromcharakteristik des Eingangstransistors 4 wird durch die Kurve mit durchgezogener Linie I&sub4; dargestellt, da der Leitwert des zweiten Inverters so festgesetzt ist, daß er derselbe wie der Leitwert des ersten Inverters ist, und das Gate des Lasttransistors 3 verbunden ist mit dem Ausgangsanschluß 7. Folglich wird die Ausgangsspannung des zweiten Inverters, d.h. die Ausgangsspannung V&sub8; des Ausgangssignals DOa, durch den Kreuzungspunkt P&sub0; der Kurven mit durchgezogener Linie I&sub3; und I&sub4; dargestellt, welche dieselbe wie die Ausgangsspannung des ersten Inverters ist.
Als nächstes wird der Fall betrachtet werden, daß dem in Fig. 8 dargestellten Abtastverstärker als Eingang komplementäre Signale bereitgestellt sind.
Zunächst verschieben sich in dem Fall, daß die Spannung V5a des Eingangssignals DIa Vr + ΔVr ist und die Spannung V6a des Eingangssignals DIb Vr - ΔVr ist, die Charakteristikkurven von der Kurve mit durchgezogener Linie I&sub2; zu der Kurve mit strichlierter Linie I2a, von der Kurve mit durchgezogener Linie I&sub3; zu der Kurve mit strichlierter Linie I3a und von der Kurve mit durchgezogener Linie I&sub4; zu der Kurve mit strichlierter Linie I4a. Folglich verschieben sich die Kreuzungen dieser Kurven von P&sub0; nach P&sub1; und P&sub2;, und die Ausgangsspannung des zweiten Inverters, d.h. die Ausgangsspannung V8a des Ausgangssignals DOa wird eine dem Kreuzungspunkt P&sub2; entsprechende Hoch-spannung VH.
Umgekehrt verschieben sich in dem Fall, daß die Spannung V5b des Eingangssignals DIa Vr - ΔVr ist und die Spannung V6b des Eingangssignals DIb Vr + ΔVr ist, die Charakteristikkurven entsprechend von der Kurve mit durchgezogener Linie I&sub2; zu der Kurve mit strichlierter Linie I2b, von der Kurve mit durchgezogener Linie I&sub3; zu der Kurve mit strichlierter Linie I3b und von der Kurve mit durchgezogener Linie I&sub4; zu der Kurve mit strichlierter Linie I4b, wie in Fig. 10 dargestellt. Folglich verschieben sich die Kreuzungspunkte dieser Charakteristikkurven von P&sub0; nach P&sub3; und P&sub4;, und die Ausgangsspannung des zweiten Inverters, d.h. die Ausgangsspannung V8b des Ausgangssignals DOa wird eine dem Kreuzungspunkt P4 entsprechende Tief-Spannung VL.
Wie vorstehend beschrieben, wird die Potentialdifferenz 2ΔVr zwischen den Eingangssignalen DIa und DIb so verstärkt, daß sie VH - VL wird. Bei dem in Fig. 8 dargestellten Abtastverstärker weisen der in dem ersten Inverter fließende Strom und der in dem zweiten Inverter fließende Strom dieselbe Intensität auf. Daher wird der in Fig. 10 dargestellte Abtastverstärker einer Stromspiegeltyp-CMOS-Verstärkerschaltung zugeordnet.
Doch die in Fig. 8 dargestellte Verstärkerschaltung hat einen asymmetrischen Aufbau. In dem Fall, daß den Eingangstransistoren 2, 4 als Eingänge komplementäre Signale bereitgestellt sind, ist daher eine Änderung der Ausgangsspannung V&sub7; des ersten Inverters im Vergleich zu der Änderung der Ausgangsspannung V&sub8; des zweiten Inverters äußerst klein. Insbesondere ändert sich die Ausgangsspannung V&sub7; des ersten Inverters nur auf die Spannung V7a oder V7b. Im Ergebnis kann bei der in Fig. 8 dargestellten Verstärkerschaltung nur aus der Seite des zweiten Inverters ein verstärktes Ausgangssignal erhalten werden, so daß es ein Problem war, daß die Verstärkung klein ist.
Außerdem hat die in Fig. 8 dargestellte Verstärkerschaltung einen asymmetrischen Aufbau, so daß es ein Problem war, daß die Offsetspannung, die durch eine Veränderung der Charakteristiken von die Schaltung bildenden Elementen oder dergleichen verursacht wird, in die Schaltung in der nächsten Stufe unverändert übertragen wird.
Ein CMOS-Abtastverstärker mit einem symmetrischen Aufbau wird in dem US-Patent Nr. 4,479,202 zum Lösen verschiedenartiger vorstehend beschriebener Probleme offenbart. Figur 11 ist ein Schaltbild, welches den Aufbau des in dem US-Patent Nr. 4,479,202 dargestellten Abtastverstärkers darstellt.
Der in Fig. 11 dargestellte CMOS-Abtastverstärker enthält Lasttransistoren 5 und 6, die dem Aufbau des in Fig. 8 dargestellten CMOS-Abtastverstärkers beigefügt sind. Jeder der Lasttransistoren 5, 6 ist mit einem P-Kanal-MOSFET verwirklicht. Das Source von jedem der Lasttransistoren 5, 6 ist mit einer Stromversorgung in derselben Art und Weise wie die Lasttransistoren 1, 3 verbunden. Das Drain des Lasttransistors 5 ist mit dem Drain des Eingangstransistors 2 verbunden, und das Drain des Lasttransistors 6 ist mit dem Drain des Eingangstransistors 4 verbunden. Die Gates der Lasttransistoren 5, 6 sind miteinander und mit dem Drain des Eingangstransistors 4 verbunden. Die Lasttransistoren 1, 5 und der Eingangstransistor 2 bilden einen ersten Inverter, und die Lasttransistoren 3, 6 und der Eingangstransistor 4 bilden einen zweiten Inverter.
Die Lasttransistoren 1, 3, 5 und 6 sind so festgesetzt, daß sie einen gleichen Leitwert haben, und die Eingangstransistoren 2, 4 sind auch so festgesetzt, daß sie einen gleichen Leitwert haben.
Nun wird der Betrieb des in Fig. 11 dargestellten CMOS- Abtastverstärkers beschrieben werden.
Wenn die Potentiale der Eingangssignale DIa und DIb gleich sind, dann ist es klar, daß die Potentiale der Ausgangssignale DOa, DOb auch gleich sind, da die Lasttransistoren 1, 3, 5 und 6 einen gleichen Leitwert aufweisen und die Eingangstransistoren 2, 4 einen gleichen Leitwert aufweisen.
In dem Fall, daß an die Gates der Eingangstransistoren 2, 4 komplementäre Eingangssignale DIa, DIb (DIa > DIb) angelegt sind, werden die Potentiale der Ausgangssignale DOa, DOb durch die Funktionen der Lasttransistoren 1, 3 geändert. Die Zunahme des Potentials des Ausgangssignals DOa wirkt so, daß sie die Leitfähigkeit des Lasttransistors 5 verkleinert. Daher wird in dem ersten Inverter die Leitfähigkeit des Eingangstransistors 2 relativ groß und das Potential des Ausgangssignals DOb kleiner gemacht. Außerdem wirkt die Abnahme des Potentials des Ausgangssignals DOb so, daß sie die Leitfähigkeit des Lasttransistors 3 vergrößert. Folglich wird das Potential des Ausgangssignals DOa größer gemacht.
In dem Fall, daß die Beziehung zwischen den Potentialen der an die Gates der Eingangstransistoren 2, 4 angelegten Eingangssignale DIa, DIb umgekehrt zu dem vorstehend beschriebenen Fall ist (DIa < DIb), wird in der Schaltung ein Betrieb ausgeführt, der genau umgekehrt zu dem vorstehend beschriebenen Betrieb ist, da der in Fig. 11 dargestellte Abtastverstärker einen symmetrischen Aufbau hat. Insbesondere wird das Potential des Ausgangssignals DOa beträchtlich verkleinert und das Potential des Ausgangssignals DOb beträchtlich vergrößert.
Wie vorstehend beechrieben, weist der in Fig. 11 dargestellte Abtastverstärker einen symmetrischen Aufbau auf, so daß eine Schwankung der Potentiale der beiden Ausgangssignale DOa, DOb groß ist. Daher ist es möglich, eine Verstärkerschaltung mit einer im Vergleich zur Verstärkung des in Fig. 8 dargestellten Abtastverstärkers größeren Verstärkung vorzusehen.
Wie vorstehend beschrieben, weist der in Fig. 11 dargestellte Abtastverstärker einen symmetrischen Aufbau auf 1 daß er eine große Verstärkung und eine kleine Offsetspannung aufweist. Doch es ist eine Gefahr eines unerwünschten Durchgangsstroms vorhanden, welcher aus der Stromversorgung in die Erde fließt, wenn in dem in Fig. 11 dargestellten Abtastverstärker ein Betrieb unnötig ist (in einer Periode, während der der Abtastverstärker inaktiv gemacht sein sollte). Inbesondere in dem Fall, daß eines oder beide der Eingangssignale DIa, DIb einen Wert erreichen, welcher die Schwellenspannung der Eingangstransistoren 2, 4 aus irgendeinem Grund überschreitet, wenn der Betrieb unnötig ist, schaltet einer oder schalten beide der Eingangstransistoren 2, 4 ein. Dies verursacht, daß einer oder beide der Lasttransistoren 1, 3 einschalten und aus der Stromversorgung zur Erde hin ein Strompfad gebildet wird. Ein Durchgangsstrom fließt in dem Strompfad. Folglich bestand das Problem mit der in Fig. 11 dargestellten Verstärkerschaltung darin, daß die Gefahr eines Stromes vorhanden ist, welcher selbst dann fließt, wenn ein Betrieb unnötig ist, und daß der Stromverbrauch groß wird.
Während der in Fig. 11 dargestellte Abtastverstärker verbessert ist, so daß im Vergleich zur Verstärkung des in Fig. 8 dargestellten Abtastverstärkers eine größere Verstärkung erreicht wird, gab es ein Erfordernis zum Verwirklichen einer weiteren größeren Verstärkung.

ZUSAMMENFASSUNG DER ERFINDUNG

Folglich ist es eine Aufgabe der vorliegenden Erfindung, welche in den beigefügten Ansprüchen festgelegt ist, eine Verstärkerschaltung mit im Vergleich zu den herkömmlichen Verstärkerschaltungen verkleinertem Stromverbrauch vorzusehen.
Eine andere Aufgabe der vorliegenden Erfindung ist es, eine Verstärkerschaltung mit einer im Vergleich zu den herkömmlichen Verstärkerschaltungen größeren Verstärkung vorzusehen.
Die vorstehenden und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung augenscheinlicher werden, wenn sie in Verbindung mit den beigefügten Zeichnungen zur Kenntnis genommen wird.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schaltbild, welches den Aufbau einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 2 ist ein Schaltbild, welches den Aufbau einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
die Figuren 3 und 4 zeigen die Beziehung zwischen den Leitwerten der Transistoren in den entsprechenden Ausführungsformen der Figuren 1 und 2;
Fig. 5 ist ein Schaltbild, welches eine dritte Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 6 ist ein Schaltbild, welches eine vierte Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 7 ist ein Schaltbild, welches eine fünfte Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 8 ist ein Schaltbild, welches ein Beispiel eines Aufbaus einer herkömmlichen Verstärkerschaltung darstellt;
Fig. 9 ist eine graphische Darstellung zum Erläutern des Betriebs der in Fig. 8 dargestellten herkömmlichen Verstärkerschaltung;
Fig. 10 ist eine graphische Darstellung zum Erläutern des Betriebs der in Fig. 8 dargestellten herkömmlichen Verstärkerschaltung;
Fig. 11 ist ein Schaltbild, welches den Aufbau eines anderen Beispiels einer herkömmlichen Verstärkerschaltung darstellt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Fig. 1 ist ein Schaltbild, welches einen Aufbau einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
Die Verstärkerschaltung gemäß dieser in Fig. 1 dargestellten Ausführungsform enthält Lasttransistoren 1, 3, 5 und 6 und Eingangstransistoren 2, 4 in derselben Art und Weise wie die in Fig. 13 dargestellte herkömmliche Verstärkerschaltung Die Leitwerte dieser Transistoren sind so gewählt, wie es nachstehend unter Bezugnahme auf Fig. 3 beschrieben werden wird.
Die in Fig. 1 dargestellte Verstärkerschaltung enthält ferner einen mit einem N-Kanal-MOSFET verwirklichten Transistor 9 zur Stromsteuerung. Das Drain des Transistors 9 zur Stromsteuerung ist mit dem Source von jedem der Eingangstransistoren 2, 4 verbunden. Das Source des Transistors 9 zur Stromsteuerung ist geerdet. Ein Steuersignal Φ1 ist an das Gate des Transistors 9 zur Stromsteuerung angelegt. Das Steuersignal Φ1 erreicht einen Tief- oder "L"-Pegel (zum Beispiel 0 V), wenn ein Betrieb der Verstärkerschaltung unnötig ist, und es erreicht einen Hoch- oder "H"-Pegel, wenn die Verstärkerschaltung im Betrieb ist. Der "H"-Pegel des Steuersignals Φ1 ist so gewählt, daß er ein Wert ist, welcher den Transistor 9 zur Stromsteuerung dazu bringt, in einem Sättigungsgebiet zu arbeiten. Dies verursacht, daß der Transistor 9 zur Stromsteuerung eine Konstantstromschaltung bildet, wenn die Verstärkerschaltung im Betrieb ist.
Gemäß der in Fig. 1 dargestellten Ausführungsform sind die Funktionen der Lasttransistoren 1, 3, 5, 6 und der Eingangstransistoren 2, 4 dieselben wie die Funktionen der entsprechenden Transistoren in der in Fig. 11 dargestellten herkömmlichen Verstärkerschaltung Daher werden die Funktionen und Wirkungen des Transistors 9 zur Stromsteuerung, welcher in dieser Ausführungsform hinzugefügt ist, im folgenden ausführlich beschrieben werden.
Wenn zunächst ein Betrieb der Verstärkerschaltung unnötig ist (zum Beispiel in einem Bereitschaftsmodus in dem Fall, daß die Verstärkerschaltung beispielsweise als Abtastverstärker in einer Halbleiterspeichereinrichtung verwendet wird), dann erreicht das Potential des Steuersignals Φ1 einen "L"-Pegel. Dies verursacht, daß der Transistor 9 zur Stromsteuerung ausschaltet. Im Ergebnis wird der Pfad des aus der Stromquelle in die Erde fließenden Durchgangsstroms mittels des Transistors 9 zur Stromsteuerung unterbrochen. Folglich ist es möglich, einen unerwünschten Stromverbrauch zu verkleinern, wenn ein Betrieb unnötig ist.
Wenn als nächstes die Verstärkerschaltung im Betrieb ist (zum Beispiel in einem Schreibmodus, einem Lesemodus und einem Auffrischmodus in dem Fall, daß die Verstärkerschaltung beispielsweise als Abtastverstärker in einer Halbleiterspeichereinrichtung verwendet wird), dann erreicht das Steuersignal Φ1 einen "H"-Pegel. Wie vorstehend beschrieben, ist der "H"-Pegel des Steuersignals Φ1 so gewählt, daß er ein Wert ist, welcher den Transistor 9 zur Stromsteuerung dazu bringt, in einem Sättigungsgebiet zu arbeiten. Folglich bildet der Transistor 9 zur Stromsteuerung ein Konstantstromquellenmittel, wenn die Verstärkerschaltung im Betrieb ist. Im Ergebnis ist es möglich, die Verstärkung der Verstärkerschaltung zu vergrößern. Der Grund dafür wird im folgenden beschrieben werden.
Daß der Transistor 9 zur Stromsteuerung dazu gebracht wird, in einem Sättigungsgebiet zu arbeiten, bedeutet, wie vorstehend beschrieben, daß der Transistor 9 zur Stromsteuerung zu einer Konstantstromquelle gemacht wird. In dem Fall, daß I1 den im Eingangstransistor 2 fließenden Strom bezeichnet, I2 den im Eingangstransistor 4 fließenden Strom bezeichnet und I den im Transistor 9 zur Stromsteuerung fließenden Strom bezeichnet, ist daher die folgende Formel (1) realisiert.
I = I1 + I2 = konstant
In dem Fall, daß das Potential des Eingangssignals DIa zum Beispiel verkleinert wird, wird die Leitfähigkeit des Eingangstransistors 2 verkleinert und der Strom I1 verkleinert. Gemäß der vorstehenden Formel (1) ist der in dem Transistor 9 zur Stromsteuerung fließende Strom I immer konstant, so daß der Strom I2 gezwungen wird, zuzunehmen, wenn der Strom I1 verkleinert wird. Es ist notwendig, daß das Sourcepotential des Eingangstransistors 4 verkleinert wird, um den Strom I2 zu vergrößern. Es ist auch notwendig, daß das Drainpotential jedes der Lasttransistoren 3, 6 verkleinert wird. Das Verkleinern des Drainpotentials jeden Lasttransistors 3, 6 verursacht, daß das Potential des Ausgangssignals DOa weiter verkleinert wird. Insbesondere die Verstärkung wird vergrößert. In dem Fall, daß andererseits wie bei der in Fig. 11 dargestellten herkömmlichen Verstärkerschaltung der Transistor 9 zur Stromsteuerung nicht vorgesehen ist, beeinflußt die Änderung des Eingangssignals DIa den Strom I2 nicht.
Wie vorstehend beschrieben, verursacht eine Änderung des einen der Ströme I1 und I2 eine Änderung des anderen Stroms, so daß die Änderung des Potentials eines Ausgangssignals entwickelt wird in der Richtung eines Zunehmens der Verstärkung.
Fig. 2 ist ein Schaltbild, welches den Aufbau einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. Die Verstärkerschaltung gemäß der in Fig. 2 dargestellten Ausführungsform enthält Lasttransistoren 1, 3, 5, 6 und Eingangstransistoren 2, 4 in derselben Art und Weise wie die in Fig. 11 dargestellte herkömmliche Verstärkerschaltung Die Leitwerte dieser Transistoren sind so gewählt, wie es unten mit Bezugnahme auf Fig. 4 beschrieben werden wird. Die Verstärkerschaltung gemäß der in Fig. 2 dargestellten Ausführungsform enthält ferner einen mit einem P-Kanal-MOSFET verwirklichten Transistor 10 zur Stromsteuerung. Das Source des Transistors 10 zur Stromsteuerung ist mit der Stromversorgung verbunden. Das Drain des Transistors 10 zur Stromsteuerung ist mit dem Source von jedem der Lasttransistoren 1, 3, 5, 6 verbunden. Ein Steuersignal Φ2 ist an das Gate des Transistors 10 zur Stromsteuerung angelegt. Das Steuersignal Φ2 erreicht einen "H"-Pegel (zum Beispiel Vcc), wenn ein Betrieb der Verstärkerschaltung unnötig ist, und es erreicht einen "L"-Pegel, wenn sie im Betrieb ist. Der "L"-Pegel des Steuersignals Φ2 ist so gewählt, daß er ein ausreichender Wert ist, um den Transistor 10 zur Stromsteuerung dazu zu bringen, in einem Sättigungsgebiet zu arbeiten. Folglich dient der Transistor 10 zur Stromsteuerung dazu, den Pfad für einen Durchgangsstrom zu unterbrechen, wenn ein Betrieb der Verstärkerschaltung unnötig ist, und er dient als Konstantstromquelle zum Vergrößern der Verstärkung, wenn die Verstärkerschaltung im Betrieb ist, in derselben Art und Weise wie der in Fig. 1 dargestellte Transistor 9 zur Stromsteuerung.
Die anderen Wirkungen der Verstärkerschaltung gemäß der in Fig. 2 dargestellten Ausführungsform sind dieselben wie die entsprechenden Wirkungen der in Fig. 11 dargestellten herkömmlichen Verstärkerschaltung, so daß deren Beschreibung übergangen wird.
Fig. 3 zeigt, wie der Leitwert von jedem der Transistoren in der Ausführungsform der Figur 1 zu wählen ist. Hier ist der Leitwert der Reziprokwert des Widerstandes, und die Einheit für ihn ist S (Siemens). Der Leitwert ist ein Maß zum Ausdrücken der Leitfähigkeit eines Transistors in einer quantitativen Art und Weise, welches hauptsächlich durch die Kanallänge oder die Kanalbreite bestimmt wird. Insbesondere wenn die Kanallänge des Transistors groß ist, dann ist der Leitwert verkleinert, und wenn die Kanalbreite des Transistors groß ist, dann ist der Leitwert vergrößert. Derselbe Leitwert bedeutet, daß in dem Fall, daß an jeden der zu vergleichenden Transistoren dieselbe Gate-Source-Spannung und Drain-Source- Spannung angelegt sind, bestimmt wird, daß zwischen dem Drain und dem Source jeden Transistors derselbe Strom fließt.
Gemäß der in Fig. 3 dargestellten Ausführungsform ist der Leitwert jeden Transistors so gewählt, wie es im folgenden beschrieben wird. Insbesondere sind die Summe aus dem Leitwert des Lasttransistors 5 und demjenigen des Lasttransistors 1 und die Summe aus dem Leitwert des Lasttransistors 3 und demjenigen des Lasttransistors 6 so gewählt, daß sie gleich sind. Der Leitwert des Lasttransistors 5 ist so gewählt, daß er größer als der Leitwert des Lasttransistors 1 ist. Der Leitwert des Lasttransistors 3 ist so gewählt, daß er großer als der Leitwert des Lasttransistors 6 ist. Der Leitwert des Eingangstransistors 2 und der des Eingangstransistors 4 sind so gewählt, daß sie gleich sind. In dem Fall, daß der Leitwert des Lasttransistors 1, der des Lasttransistors 3, der des Lasttransistors 5 und der des Lasttransistors 6 entsprechend mit gm1, gm3, gm5 und gm6 bezeichnet ist und der Leitwert des Eingangstransistors 2 und der des Eingangstransistors 4 entsprechend mit gm2 und gm4 bezeichnet ist, wird die vorstehend beschriebene Beziehung dargestellt werden durch die folgenden Formeln.
gm5 + gm1 = gm3 + gm6
gm5 > gm1
gm3 > gm6
gm2 = gm4
Wenn, wie vorstehend beschrieben, der Leitwert des Lasttransistors 5 und der des Lasttransistors entsprechend größer als der Leitwert des Lasttransistors 1 und der des Lasttransistors 6 gemacht sind, dann werden die Änderungen der Leitfähigkeit des Lasttransistors 5 und der des Lasttransistors 3 vergrößert, wenn komplementäre Eingangssignale DIa, DIb angelegt sind. Folglich werden die Änderungen der Potentiale der Ausgangssignale DOa, DOb auch vergrößert, je nachdem, ob die Änderungen der Leitfähigkeit des Lasttransistors 5 und der des Lasttransistors 3 vergrößert werden, so daß die Verstärkung vergrößert wird.
Gemäß der in Fig. 3 dargestellten Ausführungsform werden die Beziehung gm5 + gm1 = gm3 + gm6 und die Beziehung gm2 = gm4 aufrechterhalten, so daß eine Symmetrie der Wirkung der Schaltung gesichert ist. Insbesondere ist zwischen dem mit den Lasttransistoren 1, 5 und dem Eingangstransistor 2 verwirklichten ersten Inverter und dem mit den Lasttransistoren 3, 6 und dem Eingangstransistor 4 verwirklichten zweiten Inverter die Symmetrie der Wirkung gesichert, und es ist möglich, eine Unausgeglichenheit zwischen den Verstärkungen der Ausgangssignale DOa und DOb zu verhindern. In dem Fall, daß die Potentiale der Eingangssignale DIa und DIb beispielsweise dieselben sind, sind die Potentiale der Ausgangssignale DOa und DOb auch dieselben.
Der Transistor 9 zur Stromsteuerung in Fig. 3 hat dieselben Funktionen wie der Transistor 9 zur Stromsteuerung in Fig. 1.
Insbesondere wird durch den Transistor 9 zur Stromsteuerung ein unerwünschter Durchgangsstrom unterbrochen, wenn ein Betrieb der Verstärkerschaltung unnötig ist, und die Verstärkung vergrößert, wenn die Verstärkerschaltung im Betrieb ist.
Fig. 4 ist ein Schaltbild, welches eine dritte Ausführungsform der vorliegenden Erfindung darstellt.
Ein Transistor 10 zur Stromsteuerung gemäß der Ausführungsform in Fig. 4 hat dieselben Funktionen wie der Transistor 10 zur Stromsteuerung in Fig. 2. Insbesondere unterbricht der Transistor 10 zur Stromsteuerung einen unerwünschten Durchgangsstrom, wenn ein Betrieb der Verstärkerschaltung unnötig ist, und er vergrößert die Verstärkung durch Bilden einer Konstantstromquelle, wenn die Verstärkerschaltung im Betrieb ist. Außerdem ist der Leitwert von jedem der Lasttransistoren 1, 3, 5, 6 und der Eingangstransistoren 2, 4 auf dieselben Bedingungen wie bei der in Fig. 3 dargestellten Ausführungsform festgesetzt.
Gemäß der in Fig. 4 dargestellten Ausführungsform ist es möglich, einen unerwünschten Stromverbrauch zu verkleinern, wenn ein Betrieb der Verstärkerschaltung unnötig ist, und die Verstärkung zu vergrößern, wenn die Verstärkerschaltung im Betrieb ist.
Fig. 5 ist ein Schaltbild, welches eine dritte Ausführungsform der vorliegenden Erfindung darstellt. Die in Fig. 5 dargestellte Ausführungsform enthält Lasttransistoren 1, 3, 5, 6 und Eingangstransistoren 2, 4 in derselben Art und Weise wie die in Fig. 11 dargestellte herkömmliche Verstärkerschaltung.
Die in Fig. 5 dargestellte Ausführungsform ist gekennzeichnet durch die Art und Weise, den Leitwert jeden Transistors zu wählen. Insbesondere sind das Verhältnis von dem Leitwert des Eingangstransistors 2 zu der Summe aus dem Leitwert des Lasttransistors 5 und dem des Lasttransistors 1 und das Verhältnis von dem Leitwert des Eingangstransistors 4 zu der Summe aus dem Leitwert des Lasttransistors 3 und dem des Lasttransistors 6 so gewählt, daß sie gleich sind. Außerdem ist die Summe aus dem Leitwert des Lasttransistors 5, dem des Lasttransistors 1 und dem des Eingangstransistors 2 so gewählt, daß sie ein Wert ist, welcher sich von dem Wert der Summe aus dem Leitwert des Lasttransistors 3, dem des Lasttransistors 6 und dem des Eingangstransistors 4 unterscheidet.
Insbesondere ist der Leitwert jeden Transistors festgesetzt wie in der folgenden Formel.
(gm5 + gm1) : gm2 = (gm3 + gm6) : gm4
gm5 + gm1 + gm2 ≠ gm3 + gm6 +gm4
Gemäß der in Fig. 5 dargestellten Ausführungsform wird das Potential des Ausgangssignals DOb bestimmt durch das Verhältnis des Widerstandes der Lasttransistoren 1, 5 zu demjenigen des Eingangstransistors 2 und wird das Potential des Ausgangssignals DOa bestimmt durch das Verhältnis des Widerstandes der Lasttransistoren 3, 6 zu dem des Eingangstransistors 4. Wenn folglich in dem ersten und dem zweiten Inverter das Verhältnis des Leitwertes des Lasttransistors zu dem des Eingangstransistors dasselbe ist, dann beeinfluß der Absolutwert des Leitwertes den Betrieb der Verstärkerschaltung nicht. Insbesondere wird die Symmetrie der Wirkung der Schaltung nicht verloren.
Während es möglich ist, zwei Signale DOa und DOb als Ausgangssignale aus der Verstärkerschaltung gemäß der vorliegenden Erfindung zu erhalten, gibt es einen Fall, daß nur eines der Ausgangssignale tatsächlich erhalten und verwendet wird. Zum Beispiel gibt es einen zu betrachtenden Fall, daß bei der in Fig. 5 dargestellten Ausführungsform nur das Ausgangssignal DOa verwendet wird. In diesem Fall ist mit dem mit den Lasttransistoren 1, 5 und dem Eingangstransistor 2 verwirklichten ersten Inverter keine Last verbunden, so daß die Stromtreibfähigkeit klein sein kann. Folglich können die Absolutwerte des Leitwertes des Lasttransistors 1, des Leitwertes des Lasttransistors 5 und des Leitwertes des Eingangstransistors 2 so gewählt sein, daß sie klein sind. Dies verursacht, daß der im ersten Inverter fließende Strom klein ist und daß im Ergebnis der in der Gesamtheit der Verstärkerschaltung fließende Strom verkleinert wird und der Stromverbrauch verkleinert werden kann. Andererseits ist in dem zweiten Inverter, aus dem ein Ausgangssignal erhalten wird, der Leitwert von jedem der Lasttransistoren 3, 6 und dem Eingangstransistor 4 so gewählt, daß er groß ist, so daß es möglich ist, eine ausreichende Treibfähigkeit zu erreichen, selbst wenn mit ihm eine Last verbunden ist.
Bei der Ausführungsform der Fig. 5 ist ein Transistor 9 zur Stromsteuerung vorgesehen, welcher derselbe wie derjenige bei der in Fig. 1 dargestellten Ausführungsform ist.
Fig. 6 ist ein Schaltbild, welches einen Aufbau einer vierten Ausführungsform der vorliegenden Erfindung darstellt. Gemäß der in Fig. 6 dargestellten Ausführungsform ist der Transistor 10 zur Stromsteuerung in Reihe zwischen dem Verstärker und dem Stromanschluß Vcc vorgesehen.
Die Leitwerte der Lasttransistoren und die der Eingangstransistoren sind auf dieselben Bedingungen wie bei der in Fig. 5 dargestellten Ausführungsform festgesetzt.
Fig. 7 ist ein Blockschaltbild, welches einen Aufbau einer fünften Ausführungsform der vorliegenden Erfindung darstellt. Die in Fig. 7 dargestellte Ausführungsform enthält zwei Verstärkerschaltungen 11 und 12. Die Verstärkerschaltungen 11 und 12 haben denselben Aufbau. Ein beliebiger Aufbau der Ausführungsformen in den Figuren 1 bis 6 kann als Aufbau jeder der Verstärkerschaltungen 11 und 12 verwendet werden. Der Aufbau der in Fig. 11 dargestellten Schaltung kann auch als Aufbau jeder der Verstärkerschaltungen 11 und 12 verwendet werden. Ein erstes Eingangssignal und ein zweites Eingangssignal sind an Eingangsanschlüsse 13, 14 entsprechend angelegt. Das an den Eingangsanschluß 13 angelegte erste Eingangssignal ist als Eingangssignal DIa1 an eines der Gates der in der Verstärkerschaltung 11 enthaltenen Eingangstransistoren 2, 4 angelegt und auch als Eingangssignal DIb2 an das andere der Gates der in der Verstärkerschaltung 12 enthaltenen Eingangstransistoren 2, 4 angelegt. Das an den Eingangsanschluß 14 angelegte zweite Eingangssignal ist als Eingangssignal DIb1 an das andere der Gates der in der Verstärkerschaltung 11 enthaltenen Eingangstransistoren 2, 4 angelegt und auch als Eingangssignal DIa2 an das eine der Gates der in der Verstärkerschaltung 12 enthaltenen Eingangstransistoren 2, 4 angelegt. Ein Ausgangsanschluß 15 empfängt ein Ausgangssignal DOa1 (oder DOb1) aus einem Ausgangsanschluß 8 (oder einem Ausgangsanschluß 7) in der Verstärkerschaltung 11. Ein Ausgangsanschluß 16 empfängt ein Ausgangssignal DOa2 (oder DOb2) aus einem Ausgangsanschluß 8 (oder einem Ausgangsanschluß 7) in der Verstärkerschaltung 12. Insbesondere sind die beiden Verstärkerschaltungen 11, 12 in Differenzart geschaltet.
Nun wird der Betrieb der in Fig. 7 dargestellten Ausführungsform beschrieben werden. In dem Fall, daß an die beiden Eingangsanschlüsse 13, 14 komplementäre Eingangssignale angelegt sind, sind das erste und das zweite Eingangssignal in einer kreuzweisen Art und Weise an die erste Verstärkerschaltung 11 und die zweite Verstärkerschaltung 12 angelegt, so daß die Ausgangssignale DOa1 und DOa2 der ersten und der zweiten Verstärkerschaltung 11 und 12 Signale mit entgegengesetzten Phasen sind.
Selbst wenn die Verstärkerschaltungen 11 und 12 Offsetspannungen aufweisen, welche durch eine Veränderung der Charakteristiken der Elemente oder dergleichen verursacht werden, haben die vorstehenden Offsetspannungen denselben Wert bezüglich der Verstärkerschaltungen 11 und 12 in dem Fall, daß die Verstärkerschaltungen 11, 12 in derselben monolithischen IC gebildet sind. Wenn folglich unter Verwendung der beiden Verstärkerschaltungen 11, 12, wie in Fig. 7 dargestellt, Ausgangssignale mit entgegengesetzten Phasen gebildet werden, dann ist es möglich, die in jeder Verstärkerschaltung verursachte Offsetspannung auszugleichen. In dem Fall, daß als Verstärkerschaltungen 11 und 12 die Verstärkerschaltungen gemäß den in den Figuren 1-6 dargestellten Ausführungsformen verwendet werden, ist es auch möglich, die bei jeder Ausführungsform zustande gebrachten Wirkungen zu erreichen.
Während bei den vorstehend beschriebenen Ausführungsformen jeder Lasttransistor verwirklicht ist mit einem P- Kanal-MOSFET und jeder Eingangstransistor verwirklicht ist mit einem N-Kanal-MOSFET, ist es selbstverständlich möglich, jeden Lasttransistor mit einem N-Kanal-MOSFET zu verwirklichen und jeden Eingangstransistor mit einem P-Kanal-MOSFET zu verwirklichen. Ferner ist es auch möglich, jeden der Steuertransistoren 9, 10 mit einem P-Kanal-MOSFET oder einem N-Kanal- MOSFET zu verwirklichen.
Die vorliegende Erfindung kann nicht nur bei einem Abtastverstärker verwendet werden, sondern auch bei anderen Verwendungen.
Wie vorstehend beschrieben, ist es gemäß der vorliegenden Erfindung möglich, eine Verstärkerschaltung mit großer Verstärkung und kleinem Stromverbrauch vorzusehen.
Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt worden ist, ist es selbstverständlich, daß dieselbe nur erläuternd und beispielhaft ist.

Claims

1. Verstärkerschaltung zum Verstärken der Potentialdifferenz zwischen einem ersten und einem zweiten Eingangssignal, welche umfaßt:

einen ersten und einen zweiten Eingangstransistor (2, 4) von einem ersten Leitfähigkeitstyp, von denen jeder ein Gate und einen ersten und einen zweiten Leitungsanschluß zum entsprechenden Empfangen des ersten und des zweiten Eingangssignals an den Gates aufweist;

einen ersten und einen zweiten Lasttransistor (1, 5) von einem zweiten Leitfähigkeitstyp, von denen jeder ein Gate und einen ersten und einen zweiten Leitungsanschluß aufweist und den ersten Leitungsanschluß verbunden hat mit dem ersten Leitungsanschluß des ersten Eingangstransistors;

einen dritten und einen vierten Lasttransistor (3, 6) vom zweiten Leitfähigkeitstyp, von denen jeder einen ersten und einen zweiten Leitungsanschluß aufweist und den ersten Leitungsanschluß verbunden hat mit dem ersten Leitungsanschluß des zweiten Eingangstransistors; und bei welcher

die Gates des ersten und des dritten Lasttransistors miteinander und mit dem ersten Leitungsanschluß des ersten Eingangstransistors verbunden sind;

die Gates des zweiten und des vierten Lasttransistors miteinander und mit dem ersten Leitungsanschluß des zweiten Eingangstransistors verbunden sind; und mit einem Stromsteuertransistor (9 oder 10), der in Reihe mit dem Verstärker zwischen Stromeingangsanschlüssen enthalten ist; und bei welcher der Leitwert des zweiten Lasttransistors und der Leitwert des dritten Lasttransistors so gewählt sind, daß sie entsprechend größer als der Leitwert des ersten Lasttransistors und der Leitwert des vierten Lasttransistors sind, und die Summe aus dem Leitwert des ersten Lasttransistors und dem Leitwert des zweiten Lasttransistors so gewählt ist, daß sie der Summe aus dem Leitwert des dritten Lasttransistors und dem Leitwert des vierten Lasttransistors gleich ist.

2. Verstärkerschaltung zum Verstärken der Potentialdifferenz zwischen einem ersten und einem zweiten Eingangssignal, welche umfaßt:

die Gates des zweiten und des vierten Lasttransistors miteinander und mit dem ersten Leitungsanschluß des zweiten Eingangstransistors verbunden sind; und mit einem Stromsteuertransistor (9 oder 10), der in Reihe mit dem Verstärker zwischen Stromeingangsanschlüssen enthalten ist, und bei welcher das Verhältnis von dem Leitwert des ersten Eingangstransistors zu der Summe aus dem Leitwert des ersten Lasttransistors und dem Leitwert des zweiten Lasttransistors so gewählt ist, daß es dem Verhältnis von dem Leitwert des zweiten Eingangstransistors zu der Summe aus dem Leitwert des dritten Lasttransistors und dem Leitwert des vierten Lasttransistors gleich ist, und die Summe aus dem Leitwert des ersten Lasttransistors, dem Leitwert des zweiten Lasttransistors und dem Leitwert des ersten Eingangstransistors so gewählt ist, daß sie ein Wert ist, der sich von dem Wert der Summe aus dem Leitwert des dritten Lasttransistors, dem Leitwert des vierten Lasttransistors und dem Leitwert des zweiten Eingangstransistors unterscheidet.

3. Verstärkerschaltung zum Verstärken der Potentialdifferenz zwischen einem ersten und einem zweiten Eingangssignal, welche eine erste und eine zweite Verstärkerschaltung nach Anspruch 1 oder Anspruch 2 umfaßt, die zwischen gemeinsamen Stromanschlüssen geschaltet sind, bei welcher an das Gate des ersten Eingangstransistors in dem ersten Verstärker und an das Gate des zweiten Eingangstransistors in dem zweiten Verstärkungsmittel das erste Eingangssignal angelegt ist und beim Betrieb aus dem ersten Leitungsanschluß eines des ersten und des zweiten Eingangstransistors in dem ersten Verstärker und aus dem ersten Leitungsanschluß des entsprechenden einen des ersten und des zweiten Eingangstransistors in dem zweiten Verstärker Ausgangssignale erhalten werden.