DE69112883T2

DE69112883T2 - Eingangstrennstufe mit rückgekoppelter Verriegelungsschaltung für ECL-Pegel.

Info

Publication number: DE69112883T2
Application number: DE69112883T
Authority: DE
Inventors: Jeffrey B Chritz; James E Demaris; Dennis L Wendell
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1990-04-02
Filing date: 1991-03-26
Publication date: 1996-05-23
Anticipated expiration: 2011-03-27
Also published as: DE69112883D1; KR910019341A; EP0450454B1; JPH04227318A; KR100220440B1; EP0450454A1; US5103121A

Description

Die vorliegende Erfindung bezieht sich auf getaktete regenerative Latch-Schaltungen und insbesondere auf Hochgeschwindigkeits-Latch- Schaltungen, geeignet als Eingangspuffer in einem integrierten BiCMOS- Schaltkreis.
Integrierte BiCMOS-Schaltkreise sind Halbleiterkomponenten, in welchen bipolare Technik mit Komplementär-Metalloxidhalbleitertechnik (CMOS) kombiniert ist. In einem solchen integrierten BiCMOS-Schaltkreis befinden sich die schnelleren, mehr Leistung umsetzenden Bipolartransistorschaltungen an geeigneten Stellen in der Halbleiterkomponente zur Anwendung der Geschwindigkeit und Treiberkapazität, welche inhärent bei bipolaren Transistoren ist. Die CMOS-Schaltungen werden überall dort verwendet, wo höhere Packungsdichten und niedriger Leistungsumsatz der CMOS-Schaltkreise geeignet sind.
Einige integrierte BiCMOS-Schaltungen kommunizieren mit der äußeren Umgebung mit Signalpegeln, die für bipolare Logikschaltungen geeignet sind. CMOS-Pegelsignale werden innerhalb der Komponente verwendet. Eine übliche Bipolarlogik, verwendet in BiCMOS-Komponenten, ist emittergekoppelte Logik (ECL) mit einem Signalbereich von -0,9 bis -1,7 Volt. Andererseits schwingen CMOS-Signale in einem 5-Volt-Bereich.
Ein Ziel besteht dann darin, die ECL-Signale in die integrierte BiCMOS-Schaltung hineinzubringen und in CMOS-Pegel so schnell als möglich umzusetzen. Ein allgemeineres Ziel besteht darin, ECL-Signale zu puffern und umzusetzen für die Verwendung durch CMOS-Logikschaltungen. Die vorliegende Erfindung ist ein erheblicher Fortschritt in Richtung auf dieses Ziel.
Ein ECL-CMOS-Umsetzer des Standes der Technik ist in US- A-4,806,799 offenbart.
Die vorliegende Erfindung ist im Anspruch 1 definiert. Vorzugsweise schafft sie eine BiCMOS-Eingangspufferschaltung mit einer Eingangsklemme für den Empfang eines Eingangssignals. Die Pufferschaltung hat eine MOS-Latch-Schaltung mit ersten und zweiten Eingangs-Ausgangsknoten. Die Latch-Schaltung speichert regenerativ in einem von zwei bistabilen Zuständen bei Aktivierung durch ein Steuersignal. Ein erster Bipolartransistor hat seine Emitterelektrode mit dem ersten Eingangs- Ausgangsknoten verbunden, während ein zweiter Bipolartransistor mit seiner Emitterelektrode an den zweiten Eingangs-/Ausgangsknoten angeschlossen ist. Die Kollektorelektrode des ersten Bipolartransistors ist mit einer ersten Spannungsversorgung verbunden und die Basiselektrode mit der Eingangsklemme. In gleicher Weise ist die Kollektorelektrode des zweiten Bipolartransistors mit der ersten Spannungsversorgung verbunden, und eine Basiselektrode des Transistors ist mit einer ersten Spannungsreferenz auf einem Pegel etwa in der Mitte des Bereiches von Signalen verbunden, die an der Eingangsklemme erwartet werden.
MOS-Transistoren, angeschlossen zwischen den Emitterelektroden des ersten und zweiten Bipolartransistors, und die entsprechenden ersten und zweiten Eingangs-/Ausgangsknoten entkoppeln die Eingangs-/Ausgangsknoten von den Emitterelektroden des ersten und zweiten Bipolartransistors, wenn die MOS-Schaltung aktiviert wird und das Eingangssignal in der MOS-Schaltung bei hoher Geschwindigkeit zwischengespeichert wird.
Fig. 1 ist ein Schaltungsdiagramm einer Ausführungsform der vorliegenden Erfindung.
Fig. 2 ist ein Zeitlagediagramm zur Illustration des Betriebs der Schaltung nach Fig. 1.
Fig. 1 ist ein Schaltungsdiagramm einer Ausführungsform der vorliegenden Erfindung. Die Schaltung hat eine Eingangsklemme 31, die ECL-Signale von einem Eingangsanschluß (nicht dargestellt) erhält. Die ECL-Signale werden regenerativ durch eine MOS-Latch-Schaltung 40 zwischengespeichert, die aktiviert wird durch ein Steuersignal, wie ein Taktsignal, an einer Klemme 35. Die Latch-Schaltung 40 hat zwei komplementäre Transistorpaare 21 und 23 bzw. 22 und 24, die kreuzgekoppelt sind. Die Gate-Elektroden des PMOS-Transistors 22 und NMOS-Transistors 24 sind über einen Knoten 44 mit einem gemeinsamen Knoten 41 gekoppelt, verbunden mit den Drain-Elektroden des PMOS-Transistors 21 und NMOS- Transistors 23. In ähnlicher Weise sind die Gate-Elektroden des PMOS- Transistors 21 und NMOS-Transistors 23 über einen Knoten 43 mit einem gemeinsamen Knoten 42 gekoppelt, der mit den Drain-Elektroden des PMOS- Transistors 22 und NMOS-Transistors 24 verbunden ist. Die Knoten 41, 42 sind die Eingangs-/Ausgangsknoten der Latch-Schaltung 40.
Die Eingangsklemme 31 ist mit der Basiselektrode eines bipolaren NPN-Transistors 11 verbunden, dessen Kollektorelektrode mit einer ersten Spannungsversorgung bei VCC, hier 0 Volt, verbunden ist und dessen Emitterelektrode mit der Source-Elektrode eines PMOS-Transistors 15 verbunden ist. Die Drain-Elektrode des PMOS-Transistors 15 ist verbunden mit dem Eingangs-/Ausgangsknoten 41 der Latch-Schaltung 40. Die Gate- Elektrode des Transistors 15 ist verbunden mit der zweiten Spannungsversorgung bei VEE bei -5,2 Volt.
Der Eingangs-/Ausgangsknoten 42 ist in ähnlicher Weise mit dem Knoten 41 verbunden. Der Knoten 42 ist verbunden mit der Drainelektrode eines PMOS-Transistors 16. Der Transistor 16 ist mit seiner Gate-Elektrode an PEE gelegt und mit seiner Source-Elektrode an die Emitterelektrode eines bipolaren NPN-Transistors 12. Der Transistor 12 ist mit seiner Kollektorelektrode mit der ersten Spannungsreferenz bei VCC verbunden und mit seiner Basiselektrode mit einer Klemme 32, die bei einer Referenzspannung von VBB bei -1,32 Volt gehalten wird, etwa in der Mitte des ECL-Bereichs von -0,9 Volt bis -1,7 Volt an Eingangsklemme 31.
Die Bipolartransistoren 11 und 12 sind aneinander angepaßt, und beide Emitterelektroden sind mit Stromquellen 13 bzw. 14 (tatsächlich Stromsenken) verbunden. Diese Stromquellen 13, 14 ziehen Strom durch die Transistoren 11 und 12, so daß sie eingeschaltet bleiben für sofortige Operation. Jede Stromquelle 13, 14 ist als ein PMOS-Transistor ausgebildet, dessen Source-Elektrode mit der Emitterelektrode des zugeordneten Bipolartransistors 11, 12 verbunden ist. Die Drain- und Gate- Elektroden der Transistoren sind an VEE gelegt, so daß die Transistoren als Dioden arbeiten. Die Transistoren sind klein im Vergleich mit den PMOS-Transistoren 15, 16 und konstruiert, um gerade genug Strom zu ziehen, um die Bipolartransistoren 11, 12 eingeschaltet zu halten.
Das Zwischenspeichern der Schaltung 40 erfolgt, wenn das Steuersignal an Klemme 35 den NMOS-Transistor 26 und PMOS-Transistor 25 unter der Wirkung des Inverters 36 schaltet. Die beiden Transistoren verbinden einen Latch-Leistungsversorgungsknoten, gebildet durch die gemeinsamen Source-Elektroden der PMOS-Transistoren 21, 22 mit VCC bzw. dem anderen Leistungsversorgungsknoten, gebildet durch die gemeinsamen Source-Elektroden der NMOS-Transistoren 23, 24 mit VEE. Wenn das Steuersignal hochliegt, erfolgt eine elektrische Verbindung zu den beiden Leistungsversorgungen.
Die aneinander angepaßten PMOS-Transistoren 15 bzw. 16 entkoppein oder isolieren die Emitterelektroden der Transistoren 11 und 12 von den Eingangs-/Ausgangsknoten 41 bzw. 42, wenn die Latch-Schaltung 40 aktiviert wird. Die Transistoren 15, 16 übertragen die Spannungen an den Emitterelektroden der Transistoren 11, 12 auf die Knoten 41, 42 in den Anfangsphasen der Zwischenspeicheroperation. Wenn die Schaltung 40 regenerativ infolge der Wirkung der kreuzgekoppelten Transistoren eine Zwischenspeicherung vornimmt, sind die Spannungenan den Knoten 41, 42 etwas isoliert von der Emitterelektrode ihres jeweiligen Transistors 11 bzw. 12 durch die PMOS-Transistoren 15, 16.
Fig. 2 illustriert die Wirkungsweise der Schaltung nach Fig. 1. Vor Beginn der Zwischenspeicherung ist festzuhalten, daß beide Eingangs-/Ausgangsknoten 41, 42 auf einem Pegel liegen, der auf etwa 1 VBE unter dem Pegel an der Eingangsklemme 31 und der Referenzklemme 32 bei VBB eingestellt ist.
Um die Zwischenspeicherung einzuleiten, muß das ECL-Eingangssignal an der Eingangsklemme empfangen werden und die Knoten 41 und 42 freigegeben. Diese Einleitung wird markiert durch eine gestrichelte Linie in Fig. 2, und zwecks Illustration wird angenommen, daß das Eingangssignal hochliegt.
Kurz nachdem das ECL-Eingangssignal an der Eingangsklemme vorhanden ist, wird die Latch-Schaltung 40 aktiviert durch ein hochliegendes Steuersignal an Klemme 35. In der Zwischenzeit erscheinen Spannungen von den Emitterelektroden beider Transistoren 11, 12 an ihren entsprechenden Knoten 41, 42. Eine Spannung von etwa -1,9 Volt erscheint am Knoten 41, da der Transistor 11 in Emitter-Folger-Konfiguration das hochliegende ECL-Signal (bei -1,1 Volt beispielsweise) an seiner Basiselektrode um 1 VBE (-0,8 Volt) abfallen läßt. Der Knoten 42 fällt auf -2,1 Volt infolge VBB bei -1,32 Volt an der Basiskiemme des Transistors 12 und ein VBE Abfall von -0,8 Volt.
Mit weiterem Anstieg des Steuersignais an Klemme 35 wird die Latch-Schaltung 40 aktiviert, und die regenerative Wirkung der kreuzgekoppelten Transistoren 21 bis 24 zwingt die Knoten 41, 42, sich auf den vollen CMOS-Spannungspegeln zu verriegeln. Das Eingangssignal wird nun in der Latch-Schaltung gesetzt, und das Signal steht zur Verfügung als CMOS-Differenzsignal an den Ausgangsklemmen 33, 34.
Wenn umgekehrt ein niedriges ECL-Signal an der Eingangsklemme 31 erscheint, bewirkt es, daß die Latch-Schaltung 40 sich auf den entgegengesetzten Zustand setzt. Ein niedriges ECL-Signal von beispielsweise -1,6 Volt erzeugt ein Signal von -2,4 Volt am Knoten 41. Der Knoten 42 empfängt eine Spannung von -2,1 Volt, wie oben erläutert. Wenn das Steuersignal an Klemme 35 die Latch-Schaltung 40 aktiviert, fällt der Knoten 41 auf VEE, während der Knoten 42 auf VCC steigt. Unabhängig davon, was das ECL-Eingangssignal ist, ist die Zwischenspeicheroperation schnell wegen der Geschwindigkeit, mit der die Spannungen von den Emitter-Folger-Transistoren 11, 12 an den Knoten 41, 42 erscheinen.
Während das Obige eine vollständige Beschreibung der bevorzugten Ausführungsformen der Erfindung ist, können verschiedene alternative Modifikationen und Äquivalente verwendet werden. Beispielsweise wurde die vorliegende Erfindung mit einem Typ von regenerativem MOS-Latch- Schaltkreis beschrieben. Es sollte offensichtlich sein, daß durch geeignete Modifikationen andere regenerative MOS-Latch-Schaltungen unter Realisierung der vorliegenden Erfindung denkbar sind. Deshalb sollte die obige Beschreibung nicht als den Schutzumfang der Erfindung beschränkend angesehen werden, welcher Schutzumfang durch die beigefügten Ansprüche definiert wird.

Claims

1. Eine BiCMOS-Pufferschaltung mit einem Eingangsanschluß (31) für den Empfang eines ECL-Eingangssignals, umfassend:

einen CMOS-Schaltkreis (40) für das regenerative Zwischenspeichern in einem von zwei bistabilen Zuständen bei Aktivierung durch ein Steuersignal, welche Schaltung einen ersten und einen zweiten ECL-Eingangs-/CMOS-Ausgangsknoten (41, 42) aufweist;

einen ersten Bipolartransistor (11), der mit seiner Kollektorelektrode mit einer ersten Versorgungsspannung (VCC) verbunden ist, mit einer Basiselektrode mit dem Eingangsanschluß verbunden ist und mit einer Emitterelektrode an den ersten Eingangs-/Ausgangsknoten angekoppelt ist;

einen zweiten Bipolartransistor (12), der mit einer Kollektorelektrode mit der ersten Versorgungsspannung verbunden ist, mit einer Basiselektrode an eine erste Referenzspannung (VBB) angeschlossen ist und einer Emitterelektrode an den zweiten Eingangs-/Ausgangsknoten angekoppelt ist;

MOS-Transistormittel (15, 16), angeschlossen zwischen den Emitterelektroden des ersten und des zweiten Bipolartransistors und den entsprechenden ersten bzw. zweiten Eingangsausgangsknoten für die Entkopplung des ersten und zweiten Eingangs-/Ausgangsknotens von den Emitterelektroden des ersten und zweiten Bipolartransistors, wenn der MOS- Schaltkreis aktiviert ist, wodurch das Eingangssignal in dem MOS-Schaltkreis zwischengespeichert wird.

2. Die Pufferschaltung nach Anspruch 1, bei der der erste und der zweite Bipolartransistor (11, 12) aneinander angepaßt sind.

3. Die Pufferschaltung nach Anspruch 1, bei der das MOS-Transistormittel umfaßt:

einen ersten PMOS-Transistor (15), der mit seiner Source-Elektrode mit der Emitterelektrode des ersten Bipolartransistors (11) verbunden ist, mit seiner Drain-Elektrode mit dem ersten Eingangs-/Ausgangsknoten (41) verbunden ist und mit einer Gate-Elektrode mit einer zweiten Referenzspannung (VEE) verbunden ist; und

einen zweiten PMOS-Transistor (16), der mit seiner Source- Elektrode mit der Emitterelektrode des zweiten Bipolartransistors (12) verbunden ist, mit seiner Drain-Elektrode mit dem zweiten Eingangs-/Ausgangsknoten (42) verbunden ist und mit einer Gate-Elektrode mit der zweiten Referenzspannung (VEE) verbunden ist.

4. Die Pufferschaltung nach Anspruch 3, bei der der erste und der zweite PMOS-Transisfor (15, 16) aneinander angepaßt sind.

5. Die Pufferschaltung nach Anspruch 4, bei der die Gate-Elektroden des ersten und zweiten MOS-Transistors an eine zweite Versorgungsspannung (VEE) angeschlossen sind.

6. Die Pufferschaltung nach Anspruch 1, ferner umfassend Stromquellenmittel (13, 14), angeschlossen an die Emitterelektroden des ersten und des zweiten Bipolartransistors (11, 12) für das Halten der Transistoren im durchgeschalteten Zustand.

7. Die Pufferschaltung nach Anspruch 1, bei der die erste Referenzspannung auf einem Spannungspegel liegt, etwa in der Mitte des Bereiches der Signalspannungen an dem Eingangsanschluß (31).

8. Die Pufferschaltung nach Anspruch 1, bei der das Steuersignal ein Taktsignal ist.

9. Die Pufferschaltung nach Anspruch 1, bei der die MOS-Schaltung einen ersten und einen zweiten Leistungsversorgungsknoten umfaßt, welche MOS-Schaltung aktiviert wird durch Koppeln des ersten Leistungsversorgungsknotens mit der ersten Versorgungsspannung (VCC) und durch Koppeln des zweiten Leistungsversorgungsknotens mit der zweiten Versorgungsspannung (VEE).

10. Die Pufferschaltung nach Anspruch 9, bei der der CMOS- Schaltkreis kreuzgekoppelte Paare von komplementären Transistoren (21-24 umfaßt.