DE69103698T2 - Frankiermaschine mit einer als Schnittstelle dienenden gedruckten Schaltung. - Google Patents

Description

• Die Erfindung betrifft eine Maschine zum Frankieren der Post, die freistempelt und die Werte dieser Freistempelung bucht.
• Herkömmlicherweise weist eine solche Maschine auf:
• - einen Motor und Druckräder, die erhabene Ziffern tragen, zum Drucken eines Freistempels,
• - einen Mikroprozessor zum Steuern des Motors und zum Buchen des Werts jedes Freistempels,
• - Stellungskodierer, die jeweils an die Druckräder zum Übersetzen der Werte der Ziffern des Freistempels in binäre Wörter angeschlossen sind,
• - mehrere Handsteuerschalter,
• - eine erste Schnittstelle, die durch Befehle des Mikroprozessors angesteuert wird, um die durch die Kodierer übersetzten Werte abzufragen und an den Mikroprozessor zu übertragen, und ebenso die Zustände der Schalter zu übertragen,
• - eine zweite Schnittstelle, die durch Befehle des Mikroprozessors angesteuert wird, um die Stromversorgung des Motors ein- und auszuschalten.
• Es ist bekannt, diese Untergruppen auf zwei Druckschaltungskarten zu verteilen. Eine sogenannte Hauptkarte enthält hauptsächlich den Mikroprozessor und einen ersten Teil der zweiten Schnittstelle. Eine sogenannte Schnittstellenkarte enthält: die erste Schnittstelle, die Stellungskodierer, die Schalter und einen zweiten Teil der zweiten Schnittstelle. Die beiden Karten sind durch Steckverbinder mit fünf Kontakten verbunden, nämlich entsprechend einem Leiter für das Bezugspotential, einem Leiter für die Versorgungsspannung der elektrischen Schaltungen, einem Leiter für ein Motorsteuersignal und zwei Leitern, die einen seriellen Übertragungsbus bilden, gemäß beispielsweise dem Protokoll I2C. Der Mikroprozessor koordiniert die Operationen zwischen den beiden Karten. Ein Leiter des Busses trägt Taktimpulse, die den Übertragungstakt bestimmen, während der andere Leiter Binärdaten in der einen oder der anderen Richtung überträgt. Dieser Bus übermittelt die Befehle zum Auslösen der Abfrage und der Übertragung der durch die Kodierer übersetzten Werte, sowie die Schaltstellungen der Schalter, er überträgt weiter Daten als Antwort auf diese Befehle.
• Die erste Schnittstelle enthält zwei allgemein verwendbare integrierte Schaltungen, die im Handel verfügbar sind, nämlich eine Serien-Eingangs-/Ausgangs-Schaltung und einen Dekodierer. Diese Schaltungen ermöglichen es, eine Leitermatrix abzufragen, in der die Kodierer und die Schalter veränderliche Verbindungen zwischen den Zeilen und den Spalten herstellen. Der an diesen Schaltungen bestehende Mangel an verfügbaren Ausgängen führt darüber hinaus zur Verwendung von zwölf Dioden, um sechs Ausgänge des Dekodierers mit zwölf Spalten der Matrix zu verbinden, ohne die Unabhängigkeit dieser Spalten zu beeinträchtigen.
• Die zweite Schnittstelle, die die Stromversorgung des Motors durchschaltet, enthält einen Adressendekodierer und ein Verriegelungsregister auf der Hauptkarte, einen Leistungstransistor und einen Vorverstärkertransistor auf der Schnittstellenkarte. Der auf die Motorsteuerung spezialisierte Leiter führt eine Gleichspannung, die von einem Ausgang des Verriegelungsregisters geliefert wird und direkt den Vorverstärkertransistor steuert. Nachfolgend wird ein Ausführungsbeispiel einer Schnittstellenkarte einer Maschine gemäß dem Stand der Technik näher beschrieben.
• Die Schnittstellenkarte einer Maschine gemäß dem Stand der Technik zeichnet sich dadurch aus, daß sie nur integrierte Allzweckschaltungen aufweist, die im Handel verfügbar sind. Ihre Anzahl ist nicht groß (zwei), doch ist es wünschenswert, sie zu verkleinern, um die Herstellungskosten der Maschine zu senken (Kosten der Druckschaltung, der Montage, der Kontrolle). Es ist nicht möglich, die Anzahl der integrierten Schaltungen durch Verwenden einer einzigen, im Handel verfügbaren Schaltung zu reduzieren, da es keine integrierte Allzweckschaltung gibt, die alle Funktionen der ersten Schnittstelle, und umso weniger einen Teil oder die Gesamtheit der Funktionen der zweiten Schnittstelle erfüllen kann. Es muß also die Herstellung einer für diese Anwendung speziellen integrierten Schaltung in Betracht gezogen werden (ASIC). Möglich ist, in einer einzigen integrierten Schaltung zu vereinigen: die zwölf Dioden, die Serien-Eingangs-/Ausgangsschaltung, und einen Dekodierer. Die neue Maschine hätte dann die gleichen Funktionen und die gleichen Nachteile wie die Maschine des Stands der Technik, nur der Raumbedarf und die Kosten wären verringert.
• Die Maschine gemäß dem Stand der Technik besitzt die folgenden Nachteile: Um den durch jeden Kodierer übersetzten Wert abzufragen, ist es erforderlich, vom Mikroprozessor an die Eingangs-/Ausgangsschaltung einen Schreibbefehl zu übermitteln, der im wesentlichen aus zwei Oktetten besteht; anschließend muß vom Mikroprozessor an die Eingangs-/Ausgangsschaltung ein Lesebefehl übermittelt werden, der im wesentlichen aus einem Oktett besteht; schließlich muß von der Eingangs-/Ausgangsschaltung ein Datenoktett an den Mikroprozessor übermittelt werden. Es werden also in der einen oder der anderen Richtung vier Oktette übertragen, um den Zustand eines einzigen Kodierers abzufragen. Darüber hinaus geht jedem vom Mikroprozessor übermittelten Befehl ein Signal voraus, das einen Übertragungsanfang kennzeichnet, und es folgt ihm ein Signal, das für ein Übertragungsende kennzeichnend ist.
• Das Abfragen von vier Kodierern erfordert acht Abfrageoperationen, die durch vier Befehle des Mikroprozessors ausgelöst werden.
• Die von Hand gesteuerten Schalter bilden zwei von den Kodierern getrennte Gruppen und sind der Gegenstand einer fünften und einer sechsten Abfrage sowie der Übertragung eines fünften und eines sechsten Datenoktetts. Schließlich folgt auf die Abfrage der Gesamtheit der Kodierer und der Schalter eine Inaktivierung aller Spalten der Matrix, die darin besteht, die Eingangs-/Ausgangsschaltung durch einen Schreibbefehl derart zu konfigurieren, daß keine der Spalten der Matrix durch den Dekoder abgefragt wird. Zum Abfragen von vier Kodierern und vier Schaltern werden insgesamt sechs Oktette über den Datenleiter übertragen.
• Um die Wirkung des Prellens der Kontakte der Schalter und der Kodierer zu vermeiden, wird eine Abfrage alle 10 ms ausgelöst. Bei einem Ausführungsbeispiel, bei dem die zulässige Minimalperiode für den Takt des Busses, der den Takt für die Übertragung liefert, 10 ms beträgt, beträgt die zum Abfragen von vier Schaltern und vier Kodierern benötigte Minimaldauer 2,5 ms. Der Mikroprozessor verwendet somit ein Viertel seiner Betriebszeit auf die Durchführung dieser Abfrage. Andererseits fließt ein nicht vernachlässigbarer Strom in den einem Kodierer entsprechenden Spalten der Matrix während der Abfrage desselben. Infolgedessen hat die Dauer der Gesamtheit der Abfragen eine direkte Wirkung auf die Energiemenge, die aus der Stromversorgungseinrichtung für die elektronischen Schaltungen der Maschine entnommen wird. Daneben erfordert dieser Abfragemodus das Unterbringen eines relativ komplexen Programms im Programmspeicher des Mikroprozessors.
• Die Maschine gemäß dem Stand der Technik weist außerdem einen Nachteil auf, der sich aus dem Mangel an Ausgängen am Dekodierer ergibt. Die Verwendung von Dioden zum Verbinden der Spalten der Matrix mit den Ausgängen des Dekodierers hat zur Folge, die Empfindlichkeit der Anschlüsse der Eingangs/- Ausgangsschaltung gegen Rauschen um 0,7 Volt zu erhöhen, wenn die Spalten als Eingänge konfiguriert sind.
• Die Tatsache, daß die den Motor steuernden Befehle sowie die die Abfrage steuernden Befehle durch zwei unterschiedliche Verfahren übertragen werden, führt dazu, einen besonderen Leiter zur Verbindung der beiden Karten der Maschine hinzuzufügen, was die Anzahl der Kontakte der die beiden Karten verbindenden Steckverbinder um eine Einheit erhöht. Weiter erreicht die Hauptkarte eine Größe und ein Kostenniveau, die durch das Vorhandensein des Adressendekodierers und des Verriegelungsregisters als Bestandteil der zweiten Schnittstelle vergrößert werden.
• Schließlich besitzt die bekannte Maschine einen Nachteil, der die Folge des Fehlens von Eingängen an der Eingangs-/Ausgangsschaltung ist. Dieser Mangel an Eingängen führt dazu, die Anzahl der Zeilen der Matrix auf fünf zu begrenzen. Da jeder Kodierer eine Untermatrix mit fünf Zeilen bildet, sind alle Zeilen der Matrix besetzt, wenn ein Kodierer abgefragt wird. Infolgedessen sind die Schalter in zwei Gruppen zusammengefaßt, unabhängig von den Kodierern. Die Schaltzustände der Schalter werden in zwei verschiedenen Oktetten der vier Oktette übermittelt, die die von den vier Kodierern übersetzten Werte übertragen. Es erfolgt also eine Übertragung von sechs Datenoktetten, die je maximal vier Nutzbits sowie Füllbits enthalten. Diese schlechte Auffüllung der Datenoktette trägt dazu bei, die Operationen zwischen der Schnittstellenkarte und der Hauptkarte durch Erhöhen der Anzahl der Datenoktette schwerfällig zu gestalten.
• Das Ziel der vorliegenden Erfindung besteht in der Schaffung einer Frankiermaschine, bei der die Eingangs-/Ausgangsschnittstellenkarte nur eine einzige integrierte, auf diese Anwendung spezifizierte Schaltung aufweist, und die nicht die Nachteile der Maschine des Standes der Technik aufweist.
• Gemäß der Erfindung weist eine Maschine zum Frankieren von Post durch Aufdrucken von Freistempeln und durch Buchung der Werte der Freistempel auf:
• - einen Motor und Druckräder, die erhabene Ziffern tragen, zum einen Freistempel zu drucken,
• - einen Mikroprozessor zum Steuern des Motors und zum Buchen des Werts jedes Freistempels,
• - Stellungskodierer, die jeweils an die Druckräder zum Übersetzen der Werte der Ziffern des Freistempels in Form von binären Wörtern angeschlossen sind,
• - Handsteuerschalter,
• - eine erste Schnittstelle, die durch Befehle des Mikroprozessors angesteuert wird, um die durch die Kodierer übersetzten Werte abzufragen und an den Mikroprozessor zu übertragen, und ebenso die Zustände der Schalter zu übertragen,
• - eine zweite Schnittstelle, die durch Befehle des Mikroprozessors angesteuert wird, um die Versorgung des Motors ein- und auszuschalten,
• und ist dadurch gekennzeichnet, daß die erste Schnittstelle eine auf diese Anwendung spezialisierte, integrierte Schaltungslogik umfaßt, die Einrichtungen aufweist, um im Anschluß an den Empfang eines vom Mikroprozessor ausgesandten einzigen Befehls die von allen Kodierern übersetzten Werte sowie die Zustände aller Schalter der Maschine abzufragen und an den Mikroprozessor zu übertragen.
• Die Tatsache, daß die Abfrage und die Übertragung für die Gesamtheit aller Kodierer und aller Schalter der Maschine durch einen einzigen Befehl ausgelöst wird, erleichtert die Aufgabe des Mikroprozessors erheblich. Dieses Merkmal ermöglicht die Nutzung des Mikroprozessors mit größerem Wirkungsgrad, um ihm andere Aufgaben zu übertragen, die er in einer Maschine des Standes der Technik mangels verfügbarer Zeit nicht hätte erfüllen oder weniger gut hätte erfüllen können; oder man kann den Mikroprozessor mit einem langsameren Takt betreiben, um den Stromverbrauch der elektronischen Schaltungen zu verringern. Weiter kann das Programm des Mikroprozessors erleichtert werden, wodurch der Platz in seinem Programmspeicher für andere Aufgaben freigemacht werden kann oder wodurch eine kleinere Speicherkapazität verwendet werden kann.
• Gemäß einem weiteren Merkmal eines bevorzugten Ausführungsbeispiels ist die zweite Schnittstelle, die den Motor ansteuert, in die gleiche spezielle integrierte Schaltung eingebaut wie die erste Schnittstelle, und sie enthält, gemeinsam mit der ersten Schnittstelle:
• - einen Bus, der an den Mikroprozessor angeschlossen ist,
• - Einrichtungen zum Filtern der vom Mikroprozessor ausgesandten Signale,
• - Einrichtungen, um die in Serie empfangenen binären Daten in parallele Form zu bringen,
• - Einrichtungen zum Dekodieren einer Adresse,
• - Einrichtungen zum Erfassen eines Operations-Anfangssignals und eines Operations-Endesignals, die durch den Mikroprozessor übermittelt werden,
• wobei die zweite Schnittstelle für sich selber aufweist:
• - Einrichtungen zum Speichern des Schaltzustands der Stromversorgung des Motors,
• - mindestens einen Teil eines Schaltverstärkers, um die Stromversorgung des Motors ein- oder auszuschalten.
• Die so gekennzeichnete Maschine weist auf ihrer Hauptkarte nicht mehr den Adressendekodierer und das Verriegelungsregister für die Befehle zum Umschalten der Stromversorgung des Motors auf, da diese Befehle durch den gleichen Bus und die gleiche spezielle integrierte Schaltung wie die Befehle zum Abfragen und Übertragen übermittelt werden. Es gibt keine spezialisierten Leiter mehr für die Übertragung eines Befehlssignals des Motors zwischen den beiden Karten der Maschine, so daß diese beiden Karten jeweils einen Verbinder mit nur vier Kontakten aufweisen können. Weiter bietet die Herstellung einer speziellen integrierten Schaltung die Gelegenheit, mindestens einen Teil des Umschaltverstärkers einzubeziehen. Dieses Merkmal ermöglicht es also, die Größe des Steckverbinders und die Anzahl der Komponenten über das Maß hinaus zu verringern, das eine einfache Integration der Schnittstellen gemäß dem Stand der Technik in eine spezielle integrierte Schaltung erlauben würde.
• Gemäß einem weiteren Merkmal eines bevorzugten Ausführungsbeispiels ist die zweite Schnittstelle mit der ersten Schnittstelle innerhalb der speziellen integrierten Schaltung verbunden, um an den Mikroprozessor gleichzeitig mit den Bits der von den Kodierern übersetzten Werte und den Zuständen der Schalter ein Bit zu übertragen, das den Schaltzustand des Motors (im Betrieb oder Stillstand) anzeigt.
• Die so gekennzeichnete Maschine ermöglicht es dem Mikroprozessor, die einwandfreie Ausführung der Befehle zum Umschalten der Stromversorgung des Motors zu überprüfen, ohne daß die geringste zusätzliche Komponente hinzugefügt werden müßte, aufgrund einer inneren Verbindung der speziellen Schaltung und der Verwendung von bereits vorhandenen Einrichtungen in der speziellen integrierten Schaltung, um die von den Kodierern übersetzten Werte zu übertragen und um die Schaltzustände der Schalter zu übertragen.
• Gemäß einem weiteren Merkmal eines bevorzugten Ausführungsbeispiels weisen die erste und die zweite Schnittstelle weiter gemeinsam in der speziellen Schaltung eine Folgeschaltung auf, die Einrichtungen zum Speichern von vier Betriebsphasen enthält, die sich gegenseitig ausschließen:
• - eine Ruhephase im Anschluß an jedes Einschalten der Betriebsspannung oder im Anschluß an einen Befehl zur Rückkehr in den Ruhezustand, der von der Folgeschaltung selber oder vom Mikroprozessor ausgegeben wird,
• - eine Aktivierungsphase, falls die spezielle integrierte Schaltung ein Operations-Anfangssignal empfängt, wobei diese Phase die Erfassung einer Adresse, die der speziellen integrierten Schaltung eigen ist, und eines Bits ermöglicht, das entweder einen Befehl zum Abfragen und zum Übertragen der von den Kodierern und den Zuständen der Schalter übersetzten Werte oder einen Befehl zur Umschaltung der Stromversorgung des Motors anzeigt,
• - eine Abfrage- und Übertragungsphase, die auf eine Aktivierungsphase folgt, falls die spezielle integrierte Schaltung im Anschluß an ihre Adresse einen Befehl zum Übertragen der von den Kodierern übersetzten Werte sowie der Schaltzustände der Schalter anzeigt, wobei auf diese Phase eine Rückkehr zur Ruhephase folgt,
• - eine Phase zum Ansteuern des Motors, die auf eine Aktivierungsphase folgt, falls die spezielle integrierte Schaltung im Anschluß an ihre Adresse einen Befehl zum Umschalten der Stromversorgung des Motors (in den Betrieb oder in den Stillstand) anzeigt.
• Diese Folgesteuerung verleiht der Schnittstellenkarte eine gewisse Autonomie, indem sie es im Anschluß an einen einzigen, vom Mikroprozessor übermittelten Befehl ermöglicht, eine lange Abfrage- und Übertragungsphase oder eine Steuerung des Motors durchzuführen.
• Gemäß einem weiteren Merkmal weist die spezielle integrierte Schaltung für eine Frankiermaschine, die Kodierer und Schalter enthält, welche veränderliche Verbindungen zwischen den Zeilen und Spalten einer Leitermatrix herstellt, Ausgänge auf, deren Anzahl mindestens der Anzahl der Spalten der Matrix entspricht und die jeweils mit den entsprechenden Spalten verbunden sind.
• Die so gekennzeichnete Maschine benötigt keine jeweils in Reihe mit dem die Spalten der Matrix bildenden Leiter angeschlossene Dioden, da jede Spalte an einen Ausgang der speziellen integrierten Schaltung angeschlossen ist, unabhängig von den anderen Spalten. Dadurch werden die Kosten und der Raumaufwand der Schnittstellenkarte erheblich verringert.
• Andererseits verringert dieses Merkmal die Rauschempfindlichkeit der Eingänge der speziellen Schaltung, die mit dem die Zeilen der Matrix bildenden Leiter verbunden sind, um 0,7 Volt.
• Gemäß einem weiteren Merkmal weist die spezielle integrierte Schaltung eine größere Anzahl von mit den Matrixzeilen verbundenen Eingängen auf, als Matrixzeilen vorhanden sind, mit denen die Kodierer verbunden sind, wobei mindestens eine Matrixzeile nur mit den handbetätigten Schaltern verbunden ist, wobei die Kodierer und die Schalter in Gruppen verbunden sind und jede Gruppe eine Anzahl von Ausgängen aufweist, die höchstens der Anzahl der Zeilen der Matrix entspricht, wobei die Ausgänge jeder Gruppe mit den entsprechenden Zeilen der Matrix verbunden sind.
• Diese Struktur der speziellen integrierten Schaltung ermöglicht es, die Abfragephase und die Übertragungsphase besser abzuwickeln, indem die Anzahl der Nutzbits in jedem zum Mikroprozessor übermittelten Datenoktett erhöht wird.
• Nachfolgend werden die Erfindung, weitere Einzelheiten und Vorteile anhand der beiliegenden Figuren näher erläutert.
• Figur 1 stellt das Blockschaltbild eines Ausführungsbeispiels der Schnittstellenkarte einer Maschine gemäß dem stand der Technik dar.
• Figur 2 stellt das Blockschaltbild eines Ausführungsbeispiels der Schnittstellenkarte der Maschine gemäß der Erfindung dar.
• Figur 3 stellt das Zeitdiagramm der Übertragung eines Befehls zum Einschalten oder Ausschalten des Motors gemäß diesem Ausführungsbeispiel der Maschine gemäß der Erfindung dar.
• Figur 4 zeigt das Zeitdiagramm der Übertragung eines Abfrage- und Übertragungsbefehls, und dann der Datenübertragung zum Mikroprozessor in diesem Ausführungsbeispiel der Maschine gemäß der Erfindung dar.
• Figur 5 stellt das Blockschaltbild der integrierten speziellen Schaltung dar, die das vorliegende Ausführungsbeispiel der Maschine gemäß der Erfindung enthält.
• Die Schnittstellenkarte einer Maschine des Standes der Technik, deren Schaltbild in Figur 1 dargestellt ist, enthält:
• - vier Stellungskodierer 1 bis 4, die die Tausenderziffer bzw. die Hunderterziffer bzw. die Zehnerziffer bzw. die Einerziffer des durch die Maschine im betrachteten Zeitpunkt gedruckten Freistempels in Form eines Binärworts übersetzt,
• - vier handbetätigte Schalter SW1 bis SW4, - 11 -
• - einen Dekodierer 5 vom Typ 74HC138, hergestellt von der Firma RTC,
• - eine Eingangs-/Ausgangsschaltung des Typs PCF 8574, hergestellt von der Firma RTC,
• - zwei Transistoren 7 und 8, die in Darlingtonschaltung geschaltet sind, und einen Widerstand 6 zur Bildung einer Einrichtung zum Ein- oder Ausschalten der Stromversorgung des Motors 10,
• - eine Stromversorgungsschaltung 9 des Motors 10.
• Der Motor 10 ist mit der Schnittstellenkarte über zwei Klemmen 11 und 12 verbunden. Ein Transformator, der nicht dargestellt ist und der nicht auf der Schnittstellenkarte montiert ist, speist die Schaltung 9 über zwei Klemmen 13 und 14. Der Rest der Schnittstellenkarte wird von einer Gleichspannung versorgt, die von der Hauptkarte geliefert ist, welche nicht dargestellt ist. Die Schnittstellenkarte ist mit der Hauptkarte durch einen Steckverbinder 30 mit fünf Kontakten verbunden.
• Ein mit CDM bezeichneter Kontakt, der für die Ansteuerung des Motors ausgelegt ist, liefert ein binäres Signal, das über den Widerstand R6 die Transistoren 7 und 8 unmittelbar ansteuert. Ein mit SDA bezeichneter Kontakt überträgt Daten in serieller Form vom Mikroprozessor an einen Eingang der Schaltung 6 und umgekehrt. Ein mit SCL bezeichneter Kontakt überträgt ein Taktsignal vom Mikroprozessor an die Schaltung 6, um die Übertragung von Daten in beiden Richtungen zu takten. Ein mit VDD bezeichneter Kontakt liefert eine Versorgungsspannung von +5V. Ein mit VSS bezeichneter Kontakt liefert ein Bezugspotential.
• Die Kodierer 1 bis 4 und die Schalter SW1 bis SW2 stellen veränderliche Verbindungen zwischen fünf Zeilen und zwölf Spalten einer Leitermatrix her, wobei jeder Kodierer eine Untermatrix mit fünf Zeilen und zwei Spalten bildet. Jeder Kodierer besitzt fünf Klemmen, die je an eine der fünf Zeilen der Matrix angeschlossen sind, und er besitzt zwei Klemmen, die an zwei Spalten der Matrix angeschlossen sind. Jeder Kodierer weist zwei bewegliche Kontakte auf, die eine Verbindung zwischen der ersten der beiden Spalten entsprechend dem Kodierer und einer der fünf Zeilen sowie eine Verbindung zwischen der zweiten der beiden Spalten und einer anderen der fünf Zeilen herstellen.
• Jeder Schalter SW1 bis SW4 stellt nötigenfalls eine Verbindung zwischen einer Zeile der ersten Matrix und einer Spalte her. Die fünf Zeilen der Matrix sind an den Kontakt VDD angeschlossen, der eine Spannung von +5V über einen von fünf Widerständen R1 bis R5 zuführt, von denen jeder einen Wert von 2,7 kX besitzt. Die Abfrage des einen der Kodierer besteht darin, die beiden diesem Kodierer entsprechenden Spalten mit einem Potential in der Nähe des Bezugspotentials zu verbinden und das Potential an den fünf Zeilen der Matrix zu ermitteln. Jeder Kodierer kodiert eine Ziffer von 0 bis 9, indem er über die fünf Zeilen der Matrix ein binäres Wort liefert, das zwei niedrige Pegel und drei hohe Pegel aufweist, wenn er abgefragt wird.
• Jeder Schalter SW1 bis SW4 wird durch Verbinden der entsprechenden Spalte mit einem Potential in der Nähe des Bezugspotentials abgefragt. Falls der Schalter geschlossen ist, befindet sich die Zeile, mit der die Spalte verbunden ist, auf niedrigem Pegel. Ansonsten weist diese Zeile einen hohen Pegel auf.
• Die serielle Eingangs-/Ausgangsschaltung 6 enthält acht mit P0 bis P7 bezeichnete Anschlüsse, die durch einen vom Mikroprozessor übermittelten Schreibbefehl individuell als Eingang oder als Ausgang konfiguriert werden können. Die Schaltung enthält weiter drei Eingänge: A0, A1, A2, die es ermöglichen, die Adresse der Schaltung 6 als Sklave des Mikroprozessors zu definieren. Beim vorliegenden Beispiel sind diese drei Eingänge mit einem Bezugspotential verbunden. Die Anschlüsse P0 bis P4 sind mit fünf Zeilen der Matrix verbunden, während die Anschlüsse P5, P6, P7 an drei Eingänge A, B, C des Dekodierers 5 angeschlossen sind.
• Der Dekodierer 5 besitzt acht komplementäre Ausgänge, die mit Y0 bis Y7 bezeichnet sind. Jeder dieser Ausgänge besteht aus einer CMOS-Torschaltung. Ein einzelner der acht Ausgänge befindet sich in jedem Augenblick auf niedrigem Pegel. Seine Belegung hängt vom Wert des an die Eingänge A, B, C angelegten Binärworts ab. Die Ausgänge Y0 bis Y5 werden zum Abfragen der zwölf Spalten der Matrix benutzt, während die Ausgänge Y6 und Y7 nicht angeschlossen sind. Einer dieser beiden Ausgänge Y6, Y7 wird ausgewählt, wenn der Mikroprozessor am Ende einer Abfragesequenz fehlende Abfrage auf allen Kodierern und allen Schaltern steuert.
• Jeder der Ausgänge Y0 bis Y5 fragt gleichzeitig zwei Spalten der Matrix über zwei Dioden ab, die es ermöglichen die Unabhängigkeit dieser beiden Spalten aufrechtzuerhalten, unabhängig vom Schaltzustand der Kontakte, die möglicherweise diese beiden Spalten mit den Zeilen der Matrix verbinden. Desgleichen werden die Schalter SW1 bis SW4 paarweise abgefragt. Insgesamt weist die Schnittstellenkarte zwölf Dioden D1 bis D12 zur Durchführung dieser Funktion auf. Es scheint, daß jede dieser Dioden das dem niedrigen Potential der Zeilen der Matrix entsprechende Potential um 0,7V erhöht, indem sie ihren Spannungsabfall von 0,7V einem Spannungsabfall von etwa 0,4V hinzufügt, der zwischen dem Drain und der Source des Transistors besteht, der jeden der Ausgänge Y0 bis Y5 des Dekodierers 5 bildet. Wenn einer der Anschlüsse P0 bis P4 als Eingang konfiguriert ist, wird dann das auf der mit diesem Anschluß verbundenen Zeile liegende Potential als niederpegelig interpretiert, wenn es kleiner als 1,5V ist. Infolgedessen beträgt die Unempfindlichkeit gegen Rauschen 0,4V. Eine Störung, die auf dieser Zeile der Matrix im Zeitpunkt der über die Anschlüsse der Schaltung 6 laufende Ab frage eine Zunahme von +0,4V erzeugt, verursacht somit eine falsche Ablesung.
• Es ist weiter klar, daß die Dioden D1 bis D12 ebenso wie das Vorhandensein der beiden Transistoren 7 und 8 die Anzahl der Komponenten der Schnittstellenkarte erhöhen. Andererseits erfordert die Aufteilung der Ansteuerschnittstelle des Motors in einen Teil, der auf der Schnittstellenkarte liegt, und einen Teil, der auf der Hauptkarte liegt, eine Verbindung zwischen den beiden Karten über den mit CDM bezeichneten Kontakt, was die Anzahl der Kontakte des Verbinders 11 um 25% erhöht.
• Der Verkehr zwischen dem Mikroprozessor und der seriellen Eingangs-/Ausgangsschaltung 6 wird entsprechend einem herkömmlichen protokoll mit der Bezeichnung 12C aufgebaut. Eine Operation beginnt, wenn der Mikroprozessor ein Operations-Anfangssignal ausgibt, das aus einem Abfall des Potentials des Datenleiters SDA auf niedrigen Pegel besteht, während der Taktleiter SCL auf hohem Pegel stabil ist. Eine Operation ist beendet, wenn der Mikroprozessor ein Operations-Endesignal ausgibt, das aus einem Wiederanstieg des Datenleiters SDA auf hohen Pegel besteht, während der Taktleiter SCL einen stabilen hohen Pegel besitzt.
• Um die Abfrage eines Kodierers oder einer Gruppe von zwei Schaltern durchzuführen, beginnt der Mikroprozessor, die Schaltung 6 durch eine Schreiboperation zu konfigurieren. Beispielsweise werden zum Abfragen des den Wert der Einerziffer übersetzenden Kodierers 4 die Anschlüsse P0 bis P4 als Eingänge konfiguriert, während die Anschlüsse P5, P6, P7 als Ausgänge konfiguriert werden, die ein Binärwort 000 liefern, damit der Dekodierer 5 an seinem Ausgang Y0 einen niedrigen Pegel und an seinen Ausgängen Y1 bis Y7 einen hohen Pegel liefert, wobei der Ausgang Y0 die beiden Spalten des Kodierers 4 beaufschlagt. Um diese Konfiguration herzustellen, liefert der Mikroprozessor ein Anfangssignal, sodann ein Oktett, das aus sieben speziellen Adressenbits der Schaltung 6 und einem Lese- oder Schreibbefehlsbit besteht; darauf folgt ein Datenoktett, das die Konfiguration der Anschlüsse P0 bis P7 steuert. Ehe diese Daten übertragen werden, vergewissert sich der Mikroprozessor, daß er während der neunten Taktperiode ein von der Schaltung 6 in Form eines niedrigen Pegels ausgesendetes Empfangsbestätigungssignal empfängt. Desgleichen vergewissert sich der Mikroprozessor. daß er nach der Übertragung des Datenoktetts ein Empfangsbestätigungssignal erhält. Anschließend übermittelt er das Operations-Endesignal.
• Um die logischen Pegel an den fünf Anschlüssen P0 bis P4 zu erfassen, befiehlt der Mikroprozessor anschließend ein Auslesen. Hierzu gibt er ein Operations-Anfangssignal aus, auf das ein Oktett, bestehend aus sieben der Schaltung 6 eigenen Adressenbits und dem Lese/Schreibbit folgt, das ein Auslesen angibt. Anschließend prüft der Mikroprozessor nach, daß er während der neunten Taktperiode eine von der Schaltung 6 ausgegebene und aus einem niedrigen Pegel bestehende Empfangsbestätigung erhält. Daraufhin empfängt er ein Oktett, das die logischen Pegel anzeigt, die an den Anschlüssen P0 bis P7 gelesen werden, von denen nur die Tore P0 bis P4 von Interesse sind. Anschließend gibt der Mikroprozessor eine Empfangsbestätigung und schließlich ein Operations-Endesignal aus.
• Um den vom Kodierer der Zehnerziffern 3 übersetzten Wert abzufragen, wird eine analoge Sequenz wiederholt, doch sind die Anschlüsse P5 bis P7 als Ausgänge mit unterschiedlichen Pegeln konfiguriert, damit der Dekodierer 5 den Kodierer 3 anstelle des Kodierers 4 abfragt. Eine analoge Sequenz wird auch begonnen, um den vom Kodierer 2 übersetzten Wert, dann den vom Kodierer 1 übersetzten Wert, dann den Schaltzustand der Schalter SW3 und SW4, und dann den Schaltzustand der Schalter SW1 und SW2 abzufragen. Insgesamt erfordert die Abfrage der Matrix dreizehn Operationen, wobei jede Operation zwanzig Taktimpulsen auf der Leitung SCL entspricht. Da bei diesem Ausführungsbeispiel die kleinste zulässige Periode für diesen Takt 10 us beträgt, beläuft sich also die erforderliche Mindestzeitdauer zum Abfragen aller Kodierer und Schalter auf 2,6 ms.
• Um die Wirkung des Prellens der Kontakte korrekt zu neutralisieren, müssen die Kontakte ungefähr alle 10 ms abgefragt werden. Unter diesen Umständen verbraucht der Mikroprozessor ein Viertel seiner Zeit zum Abfragen der Kodierer und der Schalter. Weiter enthält das Abfrageprogramm zahlreiche Anweisungen, da es die Verwaltung zahlreicher Schreib- und Lesebefehle, die für die Schnittstellenkarte bestimmt sind, abwickelt. Schließlich hat die Schaltung den Nachteil, daß sie alle 10 ms während der gesamten Dauer der Abfrage, die mindestens etwa 2,6 ms beträgt, einen gewissen Stromverbrauch. Beim vorliegenden Ausführungsbeispiel hat der Strom während der Abfrage eine Stärke von 3mA. Die mittlere verbrauchte Leistung ist relativ hoch, da sie der Dauer der Abfrage direkt proportional ist.
• Figur 2 stellt das Blockschaltbild eines Ausführungsbeispiels der Schnittstellenkarte einer Frankiermaschine gemäß der Erfindung dar. Diese Karte enthält:
• - vier Stellungskodierer 21 bis 24, die den vorher beschriebenen Kodierern 1 bis 4 entsprechen, wobei jeder eine Untermatrix aus fünf Zeilen und zwei Spalten bildet,
• - vier Schalter SW'1 bis SW'4, die den vorher beschriebenen Schaltern SW1 bis SW4 entsprechen,
• - eine spezielle integrierte Anwendungsschaltung 25,
• - einen Leistungstransistor 28,
• - eine Versorgungsschaltung 26, die der vorher beschriebenen Versorgungsschaltung 9 entspricht und zur Stromversorgung des Motors 27 dient.
• Die Schnittstellenkarte ist mit dem Motor 27 über zwei Klemmen 17 und 18 und mit einem nicht dargestellten Speisetransformator über zwei Klemmen 19 und 20 verbunden, die an zwei Eingänge der Versorgungsschaltung der Schaltung 26 angeschlossen sind. Die Klemme 17 ist mit dem Kollektor des Transistors 28 verbunden, während die Klemme 18 mit einem Ausgang der Versorgungsschaltung 26 verbunden ist. Die Schnittstellenkarte ist weiter über einen Verbindungsstecker 29 mit einer Hauptkarte verbunden, die einen Mikroprozessor 16 trägt.
• Die Hauptkarte ist allgemein durch ihren Mikroprozessor 16 und durch einen Verbinder 15 dargestellt, der in den Verbindungsstecker 29 gesteckt ist. Die Karte weist vor allem eine nicht dargestellte speiseschaltung auf, die eine Spannung von +5V liefert. Der Verbindungsstecker 29 besitzt nur vier Kontakte.
• Der mit SDA bezeichnete Kontakt ist an einen Leiter angeschlossen, der seriell Daten in beiden Richtungen überträgt. Ein mit SCL bezeichneter Kontakt ist an einen Leiter angeschlossen, der während der Operationen ein vom Mikroprozessor 16 übermitteltes Taktsignal überträgt. Ein mit VDD bezeichneter Kontakt empfängt eine Versrgungsgleichspannung von +5V. Ein mit VSS bezeichneter Kontakt ist an einen Leiter angeschlossen, der das Bezugspotential heranführt.
• Die spezielle integrierte Schaltung 25 weist zwei Eingänge auf, die an zwei Kontakte SDA und SCL des Verbindungssteckers 29 angeschlossen sind, um mit dem Mikroprozessor 16 Signale auszutauschen. Die Schaltung weist weiter auf: sechs mit E2 bis E7 bezeichnete Eingänge, die an sechs Zeilen einer Leitermatrix angeschlossen sind, einen mit MOT bezeichneten Ausgang, der über einen Widerstand R13 mit der Basis des Transistors 28 verbunden ist, und Ausgänge UNI0, UNI1, UNI2, DIZ0, DIZ1, DIZ2, CENT0, CENT1, CENT2, MI0, MI1, MI2, die an die zwölf Spalten der Matrix angeschlossen sind. Jeder der Kodierer 21 bis 24 weist zwei Klemmen auf, die mit zwei Spalten der Matrix verbunden sind, und sie weist fünf zweite Klemmen auf, die an fünf Zeilen der Matrix angeschlossen sind, während die sechste Zeile von den Kodierern unabhängig, aber den vier Schaltern SW'1 bis SW'4 gemeinsam ist.
• Jeder dieser Schalter ist mit einer bestimmten Spalte verbunden und stellt eine Verbindung zwischen dieser Spalte und der sechsten Zeile der Matrix her. Die sechs Zeilen der Matrix sind an die Spannungsversorgung angeschlossen, und zwar jeweils durch einen von sechs Widerständen R7 bis R12, von denen jeder einen Wert von 1,2 kX besitzt. Die Schaltung weist keine Dioden auf, weil jede Spalte der Matrix durch einen unabhängigen Ausgang UNI0, .. MI2 der speziellen integrierten Schaltung 25 abgefragt wird. Dies eliminiert die Nachteile der Kosten, des Platzbedarfs und der Vergrößerung der Empfindlichkeit gegen Rauschen, die auf die Dioden D1 bis D12 der weiter oben beschriebenen Schnittstellenkarte zurückzuführen waren.
• Die Ausgänge UNI0 bis MI2 bestehen jeweils aus Transistoren des MOS-Typs mit offenem Drain, während der Ausgang MOT aus einem komplementären Paar von MOS-Transistoren besteht.
• Die spezielle integrierte Schaltung 25 hat im wesentlichen drei Funktionen, die durch drei einzelne Befehle ausgelöst werden, die vom Mikroprozessor 16 gemäß dem Protokoll I2C übermittelt werden: einen einzelnen Befehl zur Inbetriebnahme des Motors, einen einzelnen Befehl zum Stillsetzen des Motors, und einen einzelnen Befehl zur Auslösung einer Abfrage aller Kodierer und aller Schalter.
• Figur 3 stellt ein Zeitdiagramm der Operationen zwischen dem Mikroprozessor 16 und der Schaltung 25 dar, die einen Befehl zum Steuern des Motors bildet, der in der Schnittstellenkarte gemäß den Stand der Technik die Verbindung über den mit CDM bezeichneten Leiter ersetzt, wie vorher beschrieben. Die Operation beginnt mit einem Anfangssignal, das durch einen Übergang des Leiters SDA auf niedrigen Pegel gebildet wird, während der Leiter SCL auf hohem Pegel bleibt. Der Mikroprozessor 16 übermittelt anschließend eine Adresse von sieben Bits, die der integrierten Schaltung 25 eigen ist, und dann, während einer achten Taktperiode, ein Lese/Schreib- Bit, das mit R/W bezeichnet ist. Im vorliegenden Fall ist das Bit R/W ein Schreibbit, bestehend aus einem niedrigen Pegel. Anschließend antwortet die Schaltung 25 während der neunten Periode des vom Leiter SLC übermittelten Takts durch eine Empfangsbestätigung, die mit ACK bezeichnet ist und aus einem niedrigen Pegel auf dem Leiter SDA besteht.
• Wenn der Mikroprozessor 16 die Empfangsbestätigung erfaßt hat, sendet er ein aus acht Bits bestehendes Befehlswort aus, das den hexadezimalen Wert 6A oder EA zum Auslösen einer Inbetriebnahme des Motors besitzt oder das einen von 6A und EA verschiedenen hexadezimalen Wert besitzt, um den Motor anzuhalten. Wenn die Schaltung 25 das Befehlswort erhalten hat, gibt sie eine Empfangsbestätigung aus, die mit ACK bezeichnet ist und aus einem niedrigen Pegel auf dem Leiter SDA während der Dauer der neunten Taktperiode besteht, welche mit Beginn des ersten Bits des Befehlsworts gezählt wird. Schließlich übermittelt der Mikroprozessor 16 ein Operations-Endesignal, das aus einem Übergang zu hohem Pegel auf dem Leiter SDA besteht, während der Leiter SCL einen hohen stabilen Pegel aufweist. Die Schaltung 25 drückt ihrem Ausgang MOT eine Spannung nahe bei +5V oder bei 0V auf, je nachdem, ob der Befehl ein Einschalten oder ein Ausschalten des Motors 27 betrifft.
• Figur 4 stellt ein Zeitdiagramm der Operation zwischen der Schaltung 25 und dem Mikroprozessor 16 dar, die Abfrageund Übertragungsbefehle und dann die tatsächliche Übertragung der von den Kodierern 21 bis 24 übersetzten Werte und des Schaltzustands der Schalter SW'1 bis SW'4 bildet. Der Mikroprozessor 16 übermittelt einen einzelnen Befehl, der zunächst aus einem Operations-Anfangssignal, dann aus der Eigenadresse der integrierten Schaltung 25 und dann aus einem Lese/Schreib-Bit R/W besteht. Im vorliegenden Fall handelt es sich im ein Lesebit, das während der Dauer der achten Taktperiode auf dem Leiter SCL aus einem hohen Pegel auf dem Leiter SDA besteht. Die Antwort der Schaltung 25 ist eine Empfangsbestätigung ACK bestehend aus einem niedrigen Pegel auf dem Leiter SDA während der neunten Taktperiode, dann einem ersten Datenoktett, bestehend aus den Bits B7, B6, B5, B4, B3, B2, M, sowie einem Füllbit. Die Bits B7 bis B2 stellen die Zustände der Eingänge E7 bis E2 dar, wenn der Kodierer 21 und der Schalter SW'1 durch Setzen der Ausgänge MI0, MI1 und MI2 auf niedrigen Pegel abgefragt werden. Das Bit M stellt den Schaltzustand des Motors dar.
• Der Mikroprozessor 16 antwortet kurz, indem er eine Empfangsbestätigung ACK', bestehend aus einem niederpegeligen Bit auf dem Leiter SDA während der neunten Taktperiode, über den Leiter SCL übermittelt, gezählt ab Beginn des ersten Datenbits. Wenn die Schaltung 25 diese Empfangsbestätigung ACK' empfangen hat, übermittelt sie ein zweites Datenoktett, das den Zustand der Eingänge E7 bis E2 darstellt, wenn der Kodierer 22 und der Schalter SW'2 durch Setzen der Ausgänge CENT0, CENT1, CENT2 auf niedrigen Pegel abgefragt werden, und das den Schaltzustand des Motors darstellt.
• Der Mikroprozessor 16 antwortet kurz, indem er eine Empfangsbestätigung ACKV aussendet. Nach Empfang dieser Empfangsbestätigung ACK' übermittelt die Schaltung 25 ein drittes Datenoktett, das den Zustand der Eingänge E7 bis E2 darstellt, wenn der Kodierer 23 und der Schalter SW'3 unter Setzen der Ausgänge DIZ0,DIZ1, DIZ2 auf niedrigen Pegel abgefragt werden, und das den Schaltzustand des Motors darstellt.
• Der Mikroprozessor 16 antwortet durch eine Empfangsbestätigung ACK'. Nach Empfang dieser Empfangsbestätigung ACK' übermittelt die Schaltung 25 ein viertes Datenoktett, das den Zustand der Eingänge E7 bis E2 darstellt, wenn der Kodierer 24 und der Schalter SW'4 durch Setzen der Ausgänge UNI0, UNI1, UNI2 auf niedrigen Pegel abgefragt werden, und das den Schaltzustand des Motors darstellt. Der Mikroprozessor 16 antwortet durch Übermitteln einer Empfangsbestätigung ACK'. Dann sendet er ein Operations-Endesignal, weil es keine zu übertragenden Daten mehr gibt. Die Operation umfaßt fünf Oktette anstelle von sechsundzwanzig Oktetten.
• Die Anzahl der an die Zeilen der Matrix angeschlossenen Eingänge E2, ... E7 wurde im Vergleich zur Anzahl der als Eingänge konfigurierten Anschlüsse P0, ... P4 in der Schnittstellenkarte des Standes der Technik erhöht. Die Anzahl der Zeilen der Matrix wurde so von fünf auf sechs erhöht. Aufgrund dieser Maßnahme werden die Kodierer und die Schalter gruppenweise angef ragt, wobei jede Gruppe in diesem Beispiel einen Kodierer und einen Schalter umfaßt. Dies ermöglicht es, die an den Mikroprozessor zu übertragende Anzahl von Datenoktetten zu minimieren, denn jedes Datenoktett enthält sechs Nutzbits statt fünf. Bei diesem Beispiel genügen vier Oktette, um die aus der Abfrage resultierenden Daten zu übertragen. Die Operation umfaßt also fünf Oktette anstelle von sieben, wenn die Schalter zwei getrennte Gruppen von Kodierern bilden würden, wie das beim Stand der Technik der Fall war.
• Falls die Taktperiode auf dem Leiter SCL 10 ms beträgt, dauert die Abfrage weniger als 0,5 us, was ungefähr fünfmal weniger ist als beim Beispiel der Maschine des Standes der Technik, die weiter oben beschrieben wurde.
• Andererseits findet die Abfrage des Schaltzustandes eines Kodierers und eines Schalters nicht über die ganze Übertragungsdauer eines Oktetts, sondern tatsächlich nur während der Dauer einer Taktperiode statt, die dieser Übertragung vorausgeht, d.h. sie dauert nur 10 us. Bei diesem Beispiel verbrauchen die Kodierer also Strom nur während einer Dauer von 4 x 10 us, also 0,04 ms anstelle von 2,6 ms beim Beispiel der Maschine gemäß dem Stand der Technik. Der Energieverbrauch in der Schnittstellenkarte wird also deutlich verringert.
• Diese Verringerung des Verbrauchs ermöglicht es leicht, die Stärke des durch jeden Kontakt fließenden Stromes mit dem Ziel zu erhöhen, die Zuverlässigkeit der Kontakte zu verbessern, wenn sich eine Oxidschicht oder eine Staubschicht bildet. Dies ist der Grund, warum die Widerstände R7 bis R12 einen Wert von 1,2 kX anstelle von 2,7 kX haben. Diese Widerstandsverringerung ermöglicht es, die Stärke des durch jeden Kontakt fließenden Stroms ungefähr zu verdoppeln, aber doch Vorteil aus einer spürbaren Verringerung des Energieverbrauchs in der Schnittstellenkarte zu ziehen.
• Die Dauer der Abfrage wird um einen Faktor 5 reduziert: 0,5 ms statt 2,6 ms, was Rechenzeit des Mikroprozessors freimacht. Das den Mikroprozessor steuernde Programm wird sehr vereinfacht, da ein einziger Befehl genügt, um die Gesamtheit der Kodierer und Schalter abzufragen. Infolgedessen benötigt das Programm eine geringere Speicherkapazität, was Platz für andere Anwendungen freimacht, oder was es ermöglicht, die Größe des Speichers zu verkleinern.
• Figur 5 stellt das Blockschaltbild eines Ausführungsbeispiels einer speziellen integrierten Schaltung 25 dar, das die weiter oben beschriebenen Funktionen durchführt. Es kann gemäß der CMOS-Technologie hergestellt werden. Dieses Ausführungsbeispiel weist auf:
• - einen Oszillator 62, der aus einer Reihe von rückgekoppelten logischen Invertern besteht, um mit einer Periode von ungefähr 0,1 us zu schwingen,
• - zwei herkömmliche digitale Filter 61 und 63, die je einen Eingang aufweisen, der an den Leiter SDA bzw. an den Leiter SCL angeschlossen ist, um die Störungen auszuscheiden, die den über diese Leiter übertragenen Signalen überlagert sind,
• - ein Schieberegister 60, in welches bzw. aus dem seriell oder parallel sieben Bits eingeschrieben bzw. ausgelesen werden können,
• - einen Dekodierer 65 zum Dekodieren der der speziellen integrierten Schaltung 25 eigenen Adresse,
• - einen Dekodierer 66 zum Dekodieren der für das Einschalten des Motors spezifischen Befehlsworte,
• - eine Schaltung 67 zur Erfassung des Operations-Anfangssignals und des Operations-Endesignals,
• - einen Modulo-9-Zähler 68,
• - eine Folgeschaltung 69, die im wesentlichen aus acht nicht dargestellten Kippschaltungen und logischen Toren besteht, um vier Betriebsphasen zu speichern, die sich gegenseitig ausschließen,
• - eine Initialisierungseinrichtung 80, die beim Einschalten der Schaltung 25 arbeitet,
• - eine Kippschaltung 81 zum Speichern des Schaltzustands des Motors,
• - einen Vorverstärker 82 mit einem Ausgang, der den Ausgang MOT der Schaltung 25 bildet,
• - einen Modulo-5-Zähler 71,
• - einen Dekodierer 70 mit fünf Ausgängen, von denen einer mit Hilfe eines Wortes bestehend aus drei Bits angesteuert wird,
• - zwölf Ausgangsschnittstellen 40 bis 51, die je aus einem MOS-Transistor mit offenem Drain bestehen und die Ausgänge UNI0, ... MI2 der Schaltung 25 bilden,
• - logische UND-Tore 31 bis 37, 59, 64 und 72.
• Das vom Leiter SCL gelieferte Taktsignal bildet ein mit H1 bezeichnetes Taktsignal nach der Filterung durch das Filter 63. Es wird angelegt an einen Takteingang des Registers 60, einen Takteingang des Detektors 67 und einen Takteingang des Zählers 68. Der Oszillator 62 liefert ein Taktsignal H2 an die beiden Filter 61 und 63, sowie an einen Takteingang der Folgeschaltung 69. Das vom Leiter SDA gelieferte Datensignal wird durch das Filter 61 gefiltert und dann einerseits an einen Dateneingang des Detektors 67 und andererseits an einen ersten Eingang des UND-Tores 64 geliefert.
• Ein Ausgang des Detektors 67 ist an einen Eingang der Folgeschaltung 69 angeschlossen, um ihr während der gesamten Dauer einer Operation ein logisches Signal zu liefern. Ein Ausgang der Folgeschaltung 69 ist an einen zweiten Eingang des UND-Tores 64 angeschlossen, und ein Ausgang des letzteren ist mit einem Reiheneingang der Schaltung 60 verbunden. Das Register 60 wird seriell unter Freigabe des UND-Tores 64 geladen, um eine empfangene Adresse oder ein Steuerwort des Motors in dem durch den Taktgeber H1 fixierten Rhythmus zu laden. Das Register 60 besitzt sieben Stufen mit sieben parallelen Ausgängen, die an sieben Eingänge des Dekodierers 65 und an sieben Eingänge des Dekodierers 66 angeschlossen sind.
• Der Ausgang der ersten Stufe des Registers 60 ist an einen Eingang der Folgeschaltung 69 angeschlossen. Dieser Ausgang liefert das Lese/Schreibsteuerbit R/W oder das Empfangsbestätigungsbit ACK' während bestimmter Perioden des Takts H1.
• Das Register 60 besitzt sieben parallele Eingänge, die an Ausgänge der UND-Tore 31 bis 37 angeschlossen sind. Ein erster Eingang jedes UND-Tores 31 bis 36 bildet einen der Eingänge E7 bis E2 der Schaltung 25. Ein erster Eingang des UND-Tores 37 ist über eine mit EM bezeichnete Verbindung innerhalb der speziellen integrierten Schaltung 25 an den Ausgang der Kippschaltung 81 angeschlossen, der den Schaltzustand des Motors speichert. Ein zweiter Eingang jedes der Tore 31 bis 37 ist an einen Ausgang der Folgeschaltung 49 angeschlossen, um das parallele Laden von sieben Bits in das Register 60 zu steuern.
• Der Dekodierer 65 und der Dekodierer 66 sind mit je einem Ausgang an einen Eingang der Folgeschaltung 69 angeschlossen. Wenn der Dekodierer 65 die der integrierten Schaltung 25 gehörende Adresse erkennt, liefert er ein Signal an den Eingang der Folgeschaltung 69. Das Register 60 besitzt einen Reihenausgang, der an einen ersten Eingang des UND-Tores 59 angeschlossen ist. Ein zweiter Eingang dieses Tores ist an einen Ausgang der Folgeschaltung 69 angeschlossen, die eine serielle Übertragung zum Mikroprozessor steuert, und ein Ausgang dieses Tores 59 ist an den Leiter SDA angeschlossen.
• Der Zähler 68 besitzt einen Takteingang, der an den Ausgang des Filters 63 angeschlossen ist, einen Freigabeeingang, der an einen Ausgang der Folgeschaltung 69 angeschlossen ist, einen ersten Ausgang, der an einen Eingang der Folgeschaltung 69 angeschlossen ist, um ihr während der Dauer jeder achten Periode des Takts H einen Impuls zu liefern, der dem Empfang eines R/W-Bits entspricht, einen zweiten Ausgang, der an einen Eingang der Folgeschaltung 69 und an einen ersten Eingang des UND-Tores 72 angeschlossen ist.
• Der Zähler 68 ist ein Modulo-9-Zähler, der die Impulse des Taktsignals H1 zählt. Sein zweiter Ausgang liefert ein anderes, mit H3 bezeichnetes Taktsignal, das aus einem Impuls für jeden neunten Impuls des Taktsignals H1 besteht. Jeder Impuls des Taktsignals H3 entspricht also dem Zeitintervall, das für die Aussendung eines Empfangsbestätigungssignals ACK durch die Schaltung 25 oder für den Empfang des vom Mikroprozessor 16 übermittelten Empfangssignals ACK' reserviert ist.
• Ein zweiter Eingang des UND-Tores 72 ist an einen Ausgang der Folgeschaltung 69 angeschlossen. Der Ausgang des Tores 72 ist mit einem Takteingang des Zählers 71 verbunden.
• Der Zähler 71 ist ein Modulo-5-Zähler, der fünf Perioden des Taktes H3 zählt, um nacheinander vier Gruppen abzufragen, wobei jede Gruppe aus einem Kodierer und einem Schalter besteht. Der Zähler 71 zählt eine fünfte Periode des Takts H3, um auf eine fehlende Abfrage zurückzukommen. Der Zähler 71 besitzt drei Ausgänge, die an drei Eingänge des Kodierers 70 angeschlossen sind. Dieser besitzt fünf Ausgänge, von denen nur einer gleichzeitig in Abhängigkeit vom Wert des an die drei Eingänge angelegten Binärworts angesteuert wird. Diese Ausgänge sind mit S0, ... S4 bezeichnet und werden in dieser Reihenfolge angesteuert, wenn der Zähler 71 inkrementiert wird. Der Ausgang 50 ist parallel an die Eingänge der Ausgangsschnittstellen 49, 50, 51 angeschlossen, die zu drei Ausgängen MI0, MI1, MI2 der Schaltung 25 gehören. Desgleichen schaltet jeder der Ausgänge 51, 52, 53 eine Gruppe von drei Ausgangsschnittstellen. Der Ausgang 54 ist an einen Eingang der Folgeschaltung 69 angeschlossen. Er liefert ein mit FIN bezeichnetes logisches Signal, das ihm das Ende der Abfrage der vier Kodierer- und Schaltergruppen anzeigt, um die Folgeschaltung 69 in eine Ruhephase zurückzubringen.
• Die Initialisierungseinrichtung 80 besitzt einen Ausgang, der an einen Initialisierungseingang der Folgeschaltung 69 und an einen Initialisierungseingang der Kippstufe 81 angeschlossen ist, um die Folgeschaltung 59 in eine Ruhephase zu versetzen, und um die Stromversorgung des Motors 27 abzuschalten, sobald die Frankiermaschine eingeschaltet wird.
• Die Kippstufe 81 besitzt einen Dateneingang, der an einen Ausgang der Folgeschaltung 69 angeschlossen ist, um einen Befehl zum Einschalten oder Ausschalten des Motors zu speichern. Der Ausgang der Kippstufe 81 ist an einen Eingang des Vorverstärkers 82 angeschlossen. Der Ausgang der Kippstufe 81 ist ferner im Inneren der integrierten Schaltung 25 an einen ersten Eingang des UND-Tores 37 angeschlossen. Der zweite Eingang des UND-Tores 37, ebenso wie die zweiten Eingänge der UND-Tore 31 bis 36 sind an einen Ausgang der Folgeschaltung 69 angeschlossen, die das parallele Laden eines Wortes aus sieben Datenbits in das Register 60 für deren Übertragung in serieller Form steuert. Auf diese Weise wird der Schaltzustand, und somit der Zustand des Motors, in dem gleichen Oktett an den Mikroprozessor 16 übertragen, das den Zustand der Eingänge E7 bis E2 überträgt.
• Die Folgeschaltung 69 befindet sich in einer Ruhephase im Anschluß an eine Initialisierung durch die Einrichtung 80 beim Einschalten der Spannung oder im Anschluß an ein Abfrageendesignal, das durch den Ausgang 54 des Dekodierers 70 geliefert wird, oder nach der Ausführung eines Befehls zum Einschalten oder Ausschalten des Motors, oder im Anschluß an die Anpassung eines Operations-Endesignals durch den Detektor 67.
• Die Folgeschaltung 69 geht in eine Aktivierungsphase über, sobald ein Operations-Anfangssignal durch den Detektor 67 erfaßt wird. Sie steuert dann das UND-Tor 64, um die vom Mikroprozessor 16 übertragenen Bits in das Register 60 zu laden. Sie gibt den Zähler 68 frei. Am Ende des siebten Taktimpulses H3 wird das vom Ausgang des Adressendekodierers 65 gelieferte Signal durch die Folgeschaltung 69 gespeichert. Falls dieses Signal nicht anzeigt, daß die der Schaltung 25 eigene Adresse erfaßt worden ist, blockiert die Folgeschaltung 69 die Aussendung einer Empfangsbestätigung ACK und geht dann am Ende des neunten Impulses des Taktes H3 in den Ruhezustand über. Im gegenteiligen Fall sendet sie über den Leiter SDA eine Empfangsbestätigung ACK aus, indem sie während der neunten Periode des Taktes H3 einen niedrigen Pegel annimmt. Anschließend geht sie in die Abfrage- und Übertragungsphase über, oder aber in die Phase der Steuerung des Motors gemäß dem Wert des Bits R/W, das ihr vom Ausgang der ersten Stufe des Registers 60 während der achten Periode des Taktes H3 geliefert wird.
• Falls das Bit R/W einen niederen Pegel hat, zeigt es einen Befehl zum Umschalten der Versorgung des Motors an. Die Folgeschaltung 69 geht dann in eine Phase zur Steuerung des Motors. Das Befehlswort des Motors wird in die Schaltung 60 geladen und anschließend durch die Schaltung 66 dekodiert, die an die Folgeschaltung 69 ein logisches Signal liefert. Falls das Befehlswort einen hexadezimalen Wert 6A oder EA hat, liefert der Dekodierer 66 einen hohen Pegel, der einer Einschaltung des Motors entspricht. Falls das Befehlswort einen anderen Wert hat, liefert der Dekodierer 66 einen niedrigen Pegel, was einem Ausschalten entspricht. Der Ausgang der Folgeschaltung 69, der an einen Steuereingang der Kippstufe 81 angeschlossen ist, speichert in ihr den Wert dieses logischen Signals ab. Falls es sich um einen Einschaltbefehl handelt, liefert der Vorverstärker 82 an den Ausgang MOT einen Strom, um den Leistungstransistor 28 in Sättigung zu bringen.
• Nach dem Dekodieren des den Motor steuernden Worts übermittelt die Folgeschaltung 69 eine Empfangsbestätigung ACK an den Mikroprozessor, indem sie dem Leiter SDA über das UND- Tor 59 einen hohen Pegel erteilt, und kehrt dann in eine Ruhephase zurück. Der Motor bleibt eingeschaltet, falls er eingeschaltet worden war, oder er bleibt ausgeschaltet, falls er gerade ausgeschaltet wurde.
• Falls das Bit R/W einen hohen Pegel hat, zeigt es einen Befehl zum Abfragen aller von den Kodierern übersetzten Werte und aller Schaltzustände der Schalter und zum Übertragen derselben an. Für jede Gruppe bestehend aus einem Kodierer und einem Schalter wählt der Dekodierer 70 eine Gruppe von drei Ausgangsschnittstellen, beispielsweise 40, 41, 42, um drei Spalten der Matrix auf ein Potential in der Nähe des Bezugspotentials zu bringen. Die Folgeschaltung 69 gibt die Tore 31 bis 37, 72 und 59 frei, um sieben Datenbits parallel in das Register 60 zu laden, und um sie dann seriell an den Leiter SDA zu übertragen, wobei ein achtes Bit ein Füllbit bildet.
• Der Mikroprozessor 16 übermittelt eine Empfangsbestätigung ACK', die aus einem hohen Pegel besteht, während der Taktperiode, die den acht Übertragungsperioden eines Datenoktetts folgt. Diese Empfangsbestätigung wird in die erste Stufe des Registers 60 unter Steuerung durch jeden neunten Impuls des Taktes H1 geladen. Der Ausgang der ersten Stufe liefert diese Empfangsbestätigung ACK' an die Folgeschaltung 69.
• Diese Abfolge wird bei der zweiten, dritten und vierten Kodierer- und Schaltergruppe wiederholt.
• Am Ende der Abfrage löst das vom Dekodierer 70 gelieferte Endesignal die Rückkehr der Folgeschaltung 69 in die Ruhephase aus. Falls die Schaltung 25 nicht eine Empfangsbestätigung ACK' für das erste oder das zweite oder das dritte Datenoktett empfängt, kehrt die Folgeschaltung 69 in eine Ruhephase zurück und wartet einen neuen Befehl ab, der mit einem Anfangssignal beginnt.
• Die Übertragung des Schaltzustands des Motors von der Schaltung 65 an den Mikroprozessor ermöglicht es, eine sehr zuverlässige Steuerung des Motors durchzuführen, weil ein Übertragungsfehler, der das Steuerwort des Motors betrifft, während der nächsten Abfrage aufgrund des Bits M schnell entdeckt wird, das zum Mikroprozessor zurückübertragen wird. Andererseits ist zu bemerken, daß die Anzahl der Werte (6A oder EA) des Befehlsworts, die das Einschalten des Motors auslösen, viel kleiner als die Anzahl der Werte ist, die das Stillsetzen des Motors verursachen (256). Eine Störung der Übertragung hat also eine wesentlich größere Chance, einen Stillstand des Motors statt ein Einschalten zur unpassenden Zeit zu verursachen.
• Der Umfang der Erfindung ist nicht auf das oben beschriebene Ausführungsbeispiel beschränkt. Der Fachmann kann sie insbesondere an die Abfrage einer anderen Anzahl von Kodierern und Schaltern anpassen und diese möglicherweise anders gruppieren. Er kann sie auch an den Fall anpassen, daß der Mikroprozessor über einen Bus mit Parallelübertragung angeschlossen ist, statt an einen Bus mit Serienübertragung.

Claims (6)

1. Frankiermaschine, die Freistempel unter Buchung der Werte dieser Freistempel aufdruckt und die aufweist:

- einen Motor (27) und Druckräder, die erhabene Ziffern tragen, zum Drucken eines Freistempels,

- einen Mikroprozessor (16) zum Steuern des Motors und zum Buchen des Werts jedes Freistempels,

- Stellungskodierer (21 bis 24), die an je ein Druckrad zum Übersetzen der Werte der Ziffern als Freistempel in Form von binären Worten angeschlossen sind,

- Handsteuerschalter (SW'1 bis SW'4),

- eine erste Schnittstelle, die durch Befehle des Mikroprozessors angesteuert wird, um die durch die Kodierer und die Zustände der Schalter übersetzten Werte abzufragen und an den Mikroprozessor zu übertragen,

- eine zweite Schnittstelle, die durch Befehle des Mikroprozessors angesteuert wird, um die Stromversorgung des Motors ein- und auszuschalten,

dadurch gekennzeichnet, daß die erste Schnittstelle eine speziell für diese Anwendung konzipierte integrierte Schaltungslogik aufweist, die Einrichtungen (31 bis 72) aufweist, um im Anschluß an den Empfang eines vom Mikroprozessor (16) ausgesendeten einzelnen Befehls die von allen Kodierern (21 bis 24) übersetzten Werte sowie die Zustände aller Schalter (SW'1 bis SW'4) der Maschine abzufragen und an den Mikroprozessor (16) zu übertragen.

2. Maschine nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schnittstelle in die gleiche spezielle, integrierte Schaltung (25) integriert ist wie die erste Schnittstelle und daß sie gemeinsam mit der ersten Schnittstelle aufweist:

- einen Bus (SDA, SCL), der an den Mikroprozessor (16) angeschlossen ist,

- Mittel (61 bis 63) zum Filtern der vom Mikroprozessor (16) gesandten Signale,

- Mittel (60) zum Umwandeln der in Reihe empfangenen 5binären Daten in parallele Form,

- Mittel (65) zum Dekodieren einer Adresse,

- Mittel (67) zum Erfassen eines Operations-Anfangssignals und eines Operations-Endesignals, das vom Mikroprozessor übermittelt wird,

und daß die zweite Schnittstelle ihrerseits aufweist:

- Mittel (81) zum Speichern des Schaltzustands des Motors,

- mindestens einen Teil (82) eines Schaltverstärkers, um die Stromversorgung des Motors (27) umzuschalten.

3. Maschine nach Anspruch 2, dadurch gekennzeichnet, daß die spezielle integrierte Schaltung (25) eine innere Verbindung (EM) aufweist, die die zweite Schnittstelle mit der ersten Schnittstelle verbindet, um an den Mikroprozessor zusammen mit Bits (B2, .. B7), die die von den Kodierern (21 bis 24) übersetzten Werte und die Zustände der Schalter (SW'1 bis SW'4) darstellen, ein Bit (M) zu übertragen, das den Schaltzustand des Motors (27) (Betrieb oder Stillstand) anzeigt.

4. Maschine nach Anspruch 2, dadurch gekennzeichnet, daß die erste und die zweite Schnittstelle weiter gemeinsam in der speziellen Schaltung (25) eine Folgeschaltung (69) aufweisen, die Mittel zum Speichern von vier Betriebsphasen aufweist, die sich gegenseitig ausschließen:

- eine Ruhephase im Anschluß an jedes Einschalten der Maschine, oder im Anschluß an einen Befehl zur Rückkehr in den Ruhezustand, der von der Folgeschaltung selber oder vom Mikroprozessor ausgegeben wird,

- eine Aktivierungsphase, falls die spezielle integrierte Schaltung (25) ein Operations-Anfangssignal empfängt, wobei diese Phase die Erfassung einer Adresse, die der speziellen integrierten Schaltung eigen ist, und eines Bits ermöglicht, das entweder einen Befehl zum Abfragen und zum Übertragen der von den Kodierern übersetzten Werte und der Zustände der Schalter oder einen Befehl zur Umschaltung der Stromversorgung des Motors anzeigt,

- eine Abfrage- und Übertragungsphase, die auf eine Aktivierungsphase folgt, falls die spezielle integrierte Schaltung (25) im Anschluß an ihre Adresse ein Bit empfängt, das einen Befehl zum Abfragen und Übertragen der von den Kodierern übersetzten Werte sowie der Schaltzustände der Schalter anzeigt, wobei auf diese Phase eine Rückkehr zur Ruhephase folgt,

- eine Phase zum Steuern des Motors (27), die auf eine Aktivierungsphase folgt, falls die spezielle integrierte Schaltung (25) im Anschluß an ihre Adresse ein Bit empfängt, das einen Befehl zum Umschalten der Stromversorgung des Motors (Betrieb oder Stillstand) anzeigt.

5. Maschine nach Anspruch 1, die Kodierer (21 bis 24) und Schalter (SW1 bis SW4) aufweist, welche veränderliche Verbindungen zwischen Zeilen und Spalten einer Leitermatrix herstellen, dadurch gekennzeichnet, daß die spezielle integrierte Schaltung (25) Ausgänge (UNI1, UNI2, ...) aufweist, deren Anzahl mindestens der Anzahl der Spalten der Matrix entspricht und die je mit den einzelnen Spalten verbunden sind.

6. Maschine nach Anspruch 5, dadurch gekennzeichnet, daß die spezielle integrierte Schaltung (25) eine Anzahl von Eingängen aufweist, die mit den Matrixzeilen verbunden sind, wobei diese Anzahl größer als die Anzahl der Matrixzeilen ist, mit denen die Kodierer (21 bis 24) verbunden sind, wobei mindestens eine Matrixzeile nur mit den handbetätigten Schaltern (SW'1 bis SW'4) verbunden ist und die Kodierer (21 bis 24) und die Schalter (SW'1, ... SW'4) in Gruppen (21-SW'1, 22-SW'2, ....) verbunden sind, wobei jede Gruppe eine Anzahl von Ausgängen aufweist, die höchstens der Anzahl der Zeilen der Matrix entspricht, und wobei die Ausgänge jeder Gruppe jeweils mit den entsprechenden Zeilen der Matrix verbunden sind.