DE69033582T2

DE69033582T2 - Je nach Anwendungsgebiet programmierbare gedruckte Schaltungsplatte und CAD-Verfahren dazu

Info

Publication number: DE69033582T2
Application number: DE69033582T
Authority: DE
Inventors: Amr M. Mohsen
Original assignee: Aptix Corp
Current assignee: Aptix Corp
Priority date: 1989-09-20
Filing date: 1990-09-19
Publication date: 2001-03-08
Anticipated expiration: 2010-09-20
Also published as: US20010009032A1; JP3118455B2; US20010039646A1; EP0973108A3; US5661409A; DE69033582D1; US20020100010A1; EP0419232A3; DE69033582T4; US5544069A; EP0419232B1; EP0419232A2; EP0973108A2; JPH03171573A; US5377124A

Description

Diese Erfindung betrifft gedruckte Leiterplatten und insbesondere eine gedruckte Leiterplatte, die durch den Designer eines elektronischen Systems zum Liefern einer gewünschten Funktion anwenderprogrammierbar ist. Die Erfindung betrifft weiter ein Verfahren zum Konfigurieren eines mit einer programmierbaren gedruckten Leiterplatte ausgebildeten elektronischen Systems.
Gedruckte Leiterplatten werden gewöhnlich in elektronischen Einrichtungen so wie Instrumenten, Computern, Fernmeldeausrüstung und elektronischen Verbraucherprodukten verwendet. Typischerweise wird ein Techniker eine gedruckte Leiterplatte so entwerfen, daß sie die zum Realisieren der gewünschten elektronischen Funktion erforderlichen Komponententypen trägt und diese in den für die Platte verfügbaren Platz passen. Folglich wird jede gedruckte Leiterplatte typischerweise nach Kundenwünschen entworfen. Das Entwerfen einer Kundenwünschen entsprechenden gedruckten Leiterplatte ist teuer, zeitaufwendig und erfordert die Herstellung von Prototypen von gedruckten Leiterplatten. Wenn Fehler in den Prototypen gefunden werden, dann muß die gedruckte Leiterplatte neu entworfen werden. Ein solcher Prozeß verzögert oft die geplante Einführung eines neuen Produktes.
Das US-Patent 4,779,340 beschreibt einen Ansatz des Standes der Technik zum Überwinden der oben genannten Probleme, bei dem eine Trägerplatte Anschlüsse für Aufnahme elektronischer Komponenten und auf der Platte ausgebildete elektrisch leitende Spuren enthält, wobei jeder Komponentenanschluß über eine entsprechende Spur mit Anschlüssen entlang einer Kante der Platte verbunden ist.
Eine Zusammenschaltplatte ist benutzerkonfiguriert, um die erforderlichen Zusammenschaltungen zwischen Komponenten bereitzustellen, wenn die Zusammenschaltplatte mit der Trägerplattenkante durch Kabel und/oder Anschlußstücke verbunden wird.
Die Japanische Patentveröffentlichung 59-161839 offenbart die Anbringung logischer Chips so wie PLA (programmable logic array; programmierbares Logikfeld)-Chips auf einem Substrat. Verdrahtungsfeldchips sind auch auf dem Substrat angebracht und sind durch eine einzige Schicht von Verdrahtungsmustern mit den logischen Chips verbunden. Die logischen Chips werden in einer gewünschten Weise durch geeignetes Programmieren der Verdrahungsfeldchips zusammengeschaltet.
Der vorliegenden Erfindung zufolge wird eine Struktur geschaffen, wie sie in Anspruch 1 definiert ist.
Dieser Erfindung zufolge wird eine gedruckte Leiterplatte einzigartiger Konfiguration mit einer oder mehreren speziellen programmierbaren integrierten Schaltungschips (im folgenden als "programmierbare Zusammenschaltchips" oder "PICs" bezeichnet) kombiniert, um eine durch einen Benutzer programmierbare gedruckte Leiterplatte zu schaffen, die verwendet werden kann, um eine oder eine Vielzahl von Funktionen bereitzustellen.
In einer Ausführungsform der Erfindung umfaßt eine anwenderprogrammierbare gedruckte Leiterplatte
(1) eine Vielzahl von Komponentenanschlüssen für Aufnahme der Leitungen elektronischer Komponenten;
(2) eine entsprechende Vielzahl von PIC-Anschlüssen für Aufnahme der Leitungen an der Packung oder den Packungen des oder der programmierbaren Zusammenschaltchips; und
(3) mehrere Schichten leitender Spuren, wobei jede leitende Spur ausschließlich einen Komponentenanschluß mit einem PIC-Anschluß verbindet.
Typischerweise umfassen die elektronischen Komponenten integrierte Schaltungen und/oder diskrete Einrichtungen, die in integrierten Standardschaltungen bzw. getrennten Einrichtungspackungen enthalten sind, und darüber hinaus diskrete Elemente, die zum Beispiel Widerstände, Kondensatoren und Induktionsspulen einschließen. Allgemein umfassen die Komponentenanschlüsse und die PIC- Anschlüsse Löcher in der gedruckten Leiterplatte, deren Innenflächen auf eine ausgewählte Dicke mit einem leitenden Material so wie Kupfer plattiert sind. Alternativ stellen diese Anschlüsse Kontaktstellen oder eine jegliche andere Struktur zum elektrischen und physikalischen Verbinden elektrischer Komponenten und integrierter Schaltungen mit einer gedruckten Leiterplatte dar. Vorteilhafterweise sind die PIC-Anschlüsse gewöhnlich (jedoch nicht unbedingt) kleiner als die Komponentenanschlüsse, so daß die durch den oder die programmierbaren Zusammenschaltchip(s) besetzte Fläche der programmierbaren gedruckten Leiterplatte viel kleiner als die Fläche der gedruckten Leiterplatte ist, die durch die elektronischen Komponenten besetzt ist. Jeder PIC-Anschluß bringt eine entsprechende Spur von einer ausgewählten Ebene auf der gedruckten Leiterplatte zur Oberfläche der gedruckten Leiterplatte, so daß die Spur dann mit einem Stift oder elektrischen Anschluß an einem programmierbaren Zusammenschaltchip verbunden werden kann. Für jeden Komponentenanschluß (dessen Funktion darin besteht, den Stift oder elektrischen Anschluß einer elektronischen Komponente aufzunehmen) ist eine entsprechende elektrisch leitende Spur vorhanden, die diesen Komponentenanschluß mit einem entsprechenden PIC- Anschluß (dessen Funktion darin besteht, den Stift oder elektrischen Anschluß des programmierbaren Zusammenschaltchips aufzunehmen) in der gedruckten Leiterplatte zusammenschaltet. Auf diese Weise wird jeder Komponentenanschluß elektrisch und ausschließlich mit einem entsprechenden PIC-Anschluß zum elektrischen Anschließen eines programmierbaren Zusammenschaltchips dieser Erfindung verbunden.
Dieser Erfindung zufolge wird ein oder mehrere programmierbare(r) Zusammenschaltchip(s) bei Bedarf auf einer gedruckten Leiterplatte plaziert, um verbesserte Zusammenschaltflexibilität und Kostenoptimierung für die elektronischen Komponenten auf der gedruckten Leiterplatte zu gewährleisten. Eine solche Platte weist dann zusätzliche PIC-Anschlüsse entsprechend den und für Verbindung mit den externen Stiften oder elektrischen Anschlüssen an den die zusätzlichen programmierbaren Zusammenschaltchips enthaltenden zusätzlichen Packungen auf.
Die vom Anwender programmierbare gedruckte Leiterplatte (im folgenden manchmal als eine "FPPCB" bezeichnet) dieser Erfindung verringert die mit der Entwicklung komplexer elektronischer Systeme verknüpften Kosten beträchtlich, indem eine Standardkonfiguration einer gedruckten Leiterplatte geschaffen wird, die einfach und wirtschaftlich herzustellen ist. Dieser Erfindung zufolge wird der Designer elektronischer Systeme, der die programmierbare gedruckte Standardleiterplatte dieser Erfindung verwendet, auch computerunterstützte Designsoftware verwenden, um die optimale Plazierung der elektronischen Komponenten auf der programmierbaren gedruckten Leiterplatte zu bestimmen und die Konfiguration des oder der programmierbaren Zusammenschaltchips dieser Erfindung zu bestimmen, um die elektronischen Komponenten zum Erhalt des gewünschten elektronischen Systems richtig zusammenzuschalten.
Die Erfindung schafft weiter ein Verfahren zum Konfigurieren eines mit einer programmierbaren gedruckten Leiterplatte ausgebildeten elektronischen Systems, wie in Anspruch 13 definiert.
Dem Verfahren dieser Erfindung zufolge wird ein ein elektronisches System unter Verwendung der programmierbaren gedruckten Leiterplatte entwerfender Benutzer zuerst ein Model der programmierbaren gedruckten Leiterplatte in das computerunterstützte Designsystem eingeben. Das Model umfaßt (A) Komponentenanschlüsse zum Aufnehmen der elektrischen Leitungen elektronischer Komponenten, (8) PIC- Anschlüsse zum Aufnehmen der elektrischen Leitungen eines oder mehrerer programmierbarer Zusammenschaltchips und (c) leitende Spuren zum Verbinden der Komponentenanschlüsse mit den PIC-Anschlüssen.
Der Benutzer wird dann die Plazierung der gewünschten elektronischen Komponenten, seien es diskrete Elemente, Speicher, logische Gatter oder Mikroprozessoren, auf ausgewählten Komponentenanschlüssen auf der programmierbaren gedruckten Leiterplatte eingeben, und wird (A) die Zusammenschaltung dieser elektronischen Komponenten unter Verwendung (B) der Konfiguration der für die Zusammenschaltung verwendeten PIC(s) eingeben, wobei die gedruckte Standardleiterplatte dieser Erfindung zusammen mit dem programmierbaren Zusammenschaltchip oder -chips dieser Erfindung verwendet wird. Der Computer wird dann die elektrische Leistung des Systems mit den elektrischen Komponenten so plaziert und zusammengeschaltet simulieren, und wird die resultierende elektrische Leistung anzeigen, um so anzuzeigen, ob die durch den Designer ausgewählte Konfiguration die gewünschte elektronische Funktion erbringt. Der Benutzer kann dann entweder die Plazierung der Komponenten modifizieren oder die Konfiguration der PIC-Zusammenschaltung abwandeln und die Simulationsschritte wie geeignet wiederholen.
Der Designer wird Auswahlmöglichkeiten bei der Plazierung der elektronischen Komponenten auf der programmierbaren gedruckten Leiterplatte und bei ihrer Zusammenschaltung haben, wird jedoch bei dieser Plazierung durch bestimmte in dem computerunterstützten Designprogramm enthaltene logische Regeln unterstützt. Algorithmen zur Verwendung in computerunterstützten Designsystemen dieses Typs, die zum Realisieren des Designs von elektronischen Systemen unter Verwendung der programmierbaren gedruckten Leiterplatte und des programmierbaren Zusammenschaltchips dieser Erfindung benötigt werden, sind von einem derzeit in der elektronischen Designindustrie erhältlichen Typ.
Beispiele geeigneter Algorithmen für Aufteilung und Plazierung der elektronischen Komponenten auf der programmierbaren gedruckten Leiterplatte dieser Erfindung sind in (a) Lauther "A Min-Cut Placement Algorithm for General Cell Assemblies Based on a Graph Representation" (ein min. zugeschnittener Plazierungsalgorithmus für allgemeinen Zellenzusammenbau basierend auf einer graphischen Darstellung) 16. Design Automation Konferenz, 25-27. Juni, 1979, Seiten 1-10, erneut gedruckt in Comp. Paps. Design Automation Conf., 1988, Seiten 182-191, und (b) Fiduccia et al. "A Linear-Time Heuristic for Improving Network Partitions" (eine Linear-Zeit-Heuristik zum Verbessern von Netzaufteilungen), 19. ACM/IEEE Design Automation Konferenz, 14-16. Juni, 1982, Seiten 175-181, erneut gedruckt in ibid. Seiten 241-247. Beispiele von zur Leitungsführung des (der) programmierbaren Zusammenschaltchips geeigneten Algorithmen sind in (c) Marek-Sadowska, "Two Dimensional Router for Double Layer Layout" (Zweidimensionaler Leitungsführer für Doppelschicht-Layout), 22. ACM/IEEE Design Automation Konferenz, 23-26. Juni, 1985, Seiten 117-123, (d) Tzeng et al "Codar: A Congestion-Directed General Area Router" (Codar: Ein auf Besetzt- und Verlustfälle gerichteter allgemeiner Flächen-Leitungsführer), IEEE Int'1 Konferenz über CAD, 7-10.November, 1988, Seiten 30-33, (e) Lin et al "A Detailed Router Based on Simulated Evolution" (Ein detaillierter Leitungsführer basierend auf simulierter Evolution) ibid., Seiten 38-41 und (f) Lee et al "A New Global Router for Row-Based Layout" (Ein neuer globaler Leitungsführer für auf Reihen basierendes Layout), ibid., Seiten 180-183.
Die programmierbare gedruckte Leiterplatte dieser Erfindung wird als "durch einen Anwender programmierbar" angesehen, weil der Designer eines elektronischen Systems in der Lage ist, die Plazierung elektronischer Komponenten auf der einzigartigen gedruckten Leiterplatte dieser Erfindung durch Verwenden und Konfigurieren der programmierbaren Zusammenschaltchips dieser Erfindung zu programmieren. Die gedruckte Leiterplatte dieser Erfindung ist einzigartig darin, daß sie ein Standardkonfiguration ungeachtet der auszuführenden elektronischen Funktion hat und daher relativ kostengünstig und einfach herzustellen ist. Gleichzeitig kann die durch Anwender programmierbare gedruckte Leiterplatte dieser Erfindung durch Verwendung eines oder mehrerer programmierbarer Zusammenschaltchips programmiert werden.
In einer alternativen Ausführungsform dieser Erfindung umfaßt die programmierbare gedruckte Leiterplatte dieser Erfindung auf einem Teil ihrer Oberfläche elektronische Komponenten, die unter Verwendung von kundenspezifisch entworfenen Zusammenschaltungen zum Bilden einer bestimmten Schaltungsfunktion zusammengeschaltet werden. Leitende Spuren übertragen die Signale von diesem kundenspezifischen Teil der gedruckten Leiterplatte zu einem oder mehreren programmierbaren Zusammenschaltchips auf dem Rest der gedruckten Leiterplatte. Der oder die programmierbaren Zusammenschaltchips werden durch den Benutzer konfiguriert, um die gewünschte benötigte Funktion zu erreichen, wobei sowohl der kundenspezifische Teil der gedruckten Leiterplatte als auch der programmierbare Teil der gedruckten Leiterplatte verwendet wird.
In dieser gesamten Beschreibung wird die vom Anwender programmierbare gedruckte Leiterplatte dieser Erfindung gewöhnlich so beschrieben werden, daß sie Komponentenlöcher und PIC-Löcher für Aufnahme der elektrischen Leitungen der elektronischen Komponenten bzw. des programmierbaren Zusammenschaltchips aufweist. Der Ausdruck "Komponentenloch" und der Ausdruck "PIC-Loch" soll zur Beschreibung eines Standardlochs verwendet werden, das in einer gedruckten Leiterplatte ausgebildet und mit einem leitenden Material plattiert ist, wie im Stand der Technik zum Aufnehmen einer leitenden Leitung. Es kann jedoch eine jegliche leitende Struktur, die die Packung einer elektronischen Komponente elektrisch anschließen und physikalisch halten kann, anstelle eines Komponentenlochs oder eines PIC-Lochs verwendet werden. Eine solche Struktur umfaßt eine Lötkontaktstelle und Fassungen aufweisende gedruckte Leiterplattenöffnung zum gleitenden Aufnehmen und Freigeben der Stifte einer elektronischen Komponentenpackung. Es soll festgestellt werden, daß der Ausdruck PIC-Loch verwendet wird, um die Funktion bestimmter Löcher in der programmierbaren gedruckten Leiterplatte dieser Erfindung von den Komponentenlöchern zu unterscheiden. Beide Lochtypen sind jedoch mit einem leitenden Material plattiert und haben den selben Zweck - das heißt, Signale entweder von dem Stift der Packung einer elektronischen Komponente zu einer leitenden Spur oder von einer leitenden Spur zu dem Stift einer elektronischen Komponente oder durch den programmierbaren Zusammenschaltchip zu einer anderen Spur oder von einer leitenden Spur zu einer anderen leitenden Spur elektrisch zu übertragen.
Unter bestimmten Umständen kann ein PIC-Loch oder ein Komponentenloch verwendet werden, um zwei Spuren direkt zu verbinden. Eine solche Konfiguration tritt in kundenspezifisch entworfenen gedruckten Leiterplatten auf. Diese Erfindung wird vollständiger in Zusammenhang mit der folgenden ausführlichen Beschreibung zusammen mit den beigefügten Zeichnungen verstanden werden, in denen:
Fig. 1a eine isometrische Ansicht einer programmierbaren gedruckten Leiterplatte dieser Erfindung darstellt, die eine Vielzahl von Schichten von Spuren so wie Spuren 103- r,c enthält, wobei jede Spur ausschließlich ein Komponentenloch 102-r,c mit einem entsprechenden PIC-Loch 104-r,c (gezeigt in Fig. 1b) verbindet;
Fig. 1b eine isometrische Ansicht des Teils der programmierbaren gedruckten Leiterplatte 100 von Fig. 1a unter einem programmierbaren Zusammenschaltchip 105 darstellt, der die PIC-Löcher (so wie Löcher 104-r,c) für Verbindung der Spuren (so wie Spuren 103-r,c) mit den Stiften oder elektrischen Anschlüssen auf dem programmierbaren Zusammenschaltchip 105 dieser Erfindung enthält;
Fig. 2a bis 2d schematisch vier Draufsichten der gedruckten Leiterplatte 100 darstellen, wobei der programmierbare Zusammenschaltchip 105 dieser Erfindung zusammen mit der Vielzahl von Komponentenlöchern 102-1, 1 bis 102-R,C (nicht gezeigt) verwendet wird, die auf der gedruckten Leiterplatte zusammen mit einer schematischen Darstellung leitender Busse 103 angeordnet sind, wobei jeder Bus eine Vielzahl leitender Spuren so wie Spuren 103- 1,1 bis 103-1,3 zum Zusammenschalten jedes der Komponentenlöcher 102 mit einem entsprechenden PIC-Loch 104 unter dem programmierbaren Zusammenschaltchip 105 enthält;
Fig. 3a, 3b, 3c und 3d eine Reihe unterschiedlicher globaler Zusammenschaltbaupläne darstellen, die zur Verwendung mit dieser Erfindung geeignet sind;
Fig. 4a, 4b und 4c eine programmierbare gedruckte Leiterplatte 400 darstellen, die gemäß dieser Erfindung zusammen mit einem programmierbaren Zusammenschaltchip 405 aufgebaut ist, der auf der Platte plaziert ist, um die auf der gedruckten Leiterplatte 400 plazierten elektronischen Komponenten in einer ausgewählten Weise zum Bereitstellen der gewünschten elektronischen Funktion zusammenzuschalten;
Fig. 5 eine programmierbare gedruckte Leiterplatte 500 dieser Erfindung darstellt, die einen Prüfanschluß und einen Steueranschluß zum Prüfen des Zustands jeder Spur auf der programmierbaren gedruckten Leiterplatte 500 und zum Konfigurieren des programmierbaren Zusammenschaltchips 505 enthält, um die auf der gedruckten Leiterplatte 500 plazierten elektronischen Komponenten 506-1 bis 506-4 in der gewünschten Weise zusammenzuschalten.
Fig. 6a bis 6e eine Reihe von Strukturen zum Realisieren des programmierbare Zusammenschaltchips 605 darstellen, die zur Verwendung beim Realisieren der programmierbaren gedruckten Leiterplatte dieser Erfindung geeignet sind;
Fig. 7a den Aufbau des programmierbaren Zusammenschaltchips 605 darstellt;
Fig. 7b eine Struktur zum Programmieren der Kreuzungsstelle von zwei auf dem programmierbaren Zusammenschaltchip 605 ausgebildeten leitenden Leitungen darstellt;
Fig. 7c eine zweiseitige Schaltung zum Steuern der Übertragung von Signalen zu oder von einem Prüfanschluß darstellt, der in Verbindung mit dem programmierbaren Zusammenschaltchip 605 dieser Erfindung verwendet wird; und
Fig. 8a und 8b Strukturen zum Verbinden elektronischer Komponentenpackungen und/oder einer einen programmierbaren Zusammenschaltchip enthaltenden Packung mit der programmierbaren gedruckten Leiterplatte dieser Erfindung darstellen;
Fig. 8b aus den Fig. 8b1 und 8b2 besteht.
Die folgende Beschreibung soll nur darstellend und nicht begrenzend sein. Andere Ausführungsformen dieser Erfindung werden den Fachleuten in diesem Stand der Technik angesichts dieser Beschreibung deutlich werden.
Fig. 1a ist eine isometrische Querschnittansicht der programmierbaren gedruckten Leiterplatte dieser Erfindung. Wie in Fig. 1a gezeigt ist, umfaßt eine programmierbare gedruckte Leiterplatte 100 eine Vielzahl von Schichten 101- 1 bis 101-4 aus Isoliermaterial. Auf jeder Schicht 101-i (wobei 1 ≤ i ≤ 4) ist eine Vielzahl elektrischer Spuren 103 ausgebildet. In der gedruckten Leiterplatte ist eine Vielzahl von Komponentenlöchern 102-1,1 bis 102-R,C ausgebildet, wobei R die Anzahl von Komponentenreihen von auf der programmierbaren gedruckten Leiterplatte ausgebildeten Löchern darstellt und C die Anzahl von Säulen von auf der Platte ausgebildeten Komponentenlöchern darstellt. Folglich weist die in Fig. 1a dargestellte programmierbare gedruckte Leiterplatte Reihen von Komponentenlöchern 102-1,X bis 102-R,X auf (wobei X eine ganze Zahl ist, die von 1 bis C variiert) und weist Säulen von Komponentenlöchern 102-Y,1 bis 102-Y,C auf, wobei Y eine ganze Zahl ist, die von I bis R variiert. Wie in Fig. 1a gezeigt ist, sind Spuren 103-1, 1 bis 103-1,C, 103-2,1 bis 103-2,C und 103-3,1 bis 103-3,C (nicht gezeigt) auf der oberen Oberfläche der Isolierschicht 101-1 ausgebildet. Spuren 103-4,1 bis 103-6,C (nicht gezeigt) sind auf der oberen Oberfläche der Schicht 101-2 ausgebildet. Spuren 103-7,1 bis 103-9,C (nicht gezeigt) sind auf der oberen Oberfläche der Schicht 101-3 ausgebildet und Spuren 103- 10,1 bis 103-12,C (nicht gezeigt) sind auf der oberen Oberfläche der Schicht 101-4 ausgebildet. Jede Spur 103-r,c (wobei r die Reihe anzeigt und durch 1 ≤ r ≤ R gegeben ist und c die Säule anzeigt und durch 1 ≤ c ≤ C gegeben ist) schaltet ein entsprechendes Komponentenloch 102-r,c mit einem entsprechenden PIC-Loch 104-r,c (gezeigt in Fig. 1b) zusammen, das mit einem auswählten Stift auf dem programmierbaren Zusammenschaltchip 105 (gezeigt in Fig. 1a) verbunden werden kann.
Bei der Beschreibung von Fig. 1a sind zur Vereinfachung weder alle Komponentenlöcher 102-r,c tatsächlich numeriert noch sind alle Spuren 103-r,c numeriert. Die Numerierung der Komponentenlöcher 102-r,c, der Spuren 103-r,c und der PIC-Löcher 104-r,c stimmt jedoch mit jedem elektrisch verbundenen Komponentenloch 102,r,c, Spur 103-r,c und PIC- Loch 104-r,c überein, alle haben die gleichen Indizes r,c.
Fig. 1b illustriert das PIC-Loch 104-r,c verbunden mit der Spur 103-r,c, um so das elektrische Signal auf der Spur 103-r,c zu der oberen Oberfläche der Schicht 101-4 der gedruckten Leiterplatte 100 für elektrischen Anschluß an den programmierbaren Zusammenschaltchip (gezeigt in Fig. 1a, jedoch nicht Fig. 1b) dieser Erfindung zu bringen. Fig. 1b zeigt eine isometrische weggeschnittene Zeichnung eines Teils der programmierbaren gedruckten Leiterplatte 100 dieser Erfindung, wobei PIC-Löcher 104-1, 1 bis 104-R,C (nicht gezeigt) in einer ausgewählten Stellung auf der gedruckten Leiterplatte 100 angeordnet sind, um so einem Teil der oberen Oberfläche der Isolierschicht 101-4 der gedruckten Leiterplatte 100 die durch die Spuren 103-1,1 bis 103-R,C getragenen elektrischen Signale zu bringen. Die PIC-Löcher 104-1,1 bis 104-R,C (von denen jedes auf seiner Innenfläche mit einem leitenden Material beschichtet ist) sind in einem Muster auf der gedruckten Leiterplatte so angeordnet, um mit den Stiften oder anderen elektrischen Verbindungen an der den programmierbaren Zusammenschaltchip enthaltenden Packung in Eingriff zu treten. Daher ist die Fläche der durch die PIC-Löcher 104-1,1 bis 104-R,C besetzten Fläche der programmierbaren gedruckten Leiterplatte 100 vorzugsweise (aber nicht unbedingt) viel kleiner als die durch die Komponentenlöcher 102-1,1 bis. 102-R,C besetzte Fläche der gedruckten Leiterplatte. Der Innendurchmesser der PIC-Löcher 104-1,1 bis 104-R,C ist viel kleiner als der Innendurchmesser der Komponentenlöcher 102-1,1 bis 102-R,C und reicht nur aus, um die Stifte oder andere elektrische Verbindungsstücke an der Packung des programmierbaren Zusammenschaltchips richtigen elektrischen Kontakt mit den Spuren 103-1, 1 bis 103-R,C herstellen zu lassen.
Fig. 2a stellt in Draufsicht den lokalen Zusammenschaltaufbau des auf der programmierbaren gedruckten Leiterplatte 100 dieser Erfindung angebrachten programmierbaren Zusammenschaltchips 105 dar, um die leitenden Wege zu zeigen, denen die die Komponentenlöcher 102 mit den PIC-Löchern 104 verbindenden Spuren 103 folgen. Fig. 2a stellt nur die leitenden Spuren auf einer Schicht 101-1 der gedruckten Leiterplatte 100 dar. Jede Schicht der gedruckten Leiterplatte 100 wird ein ähnliches Spurenmuster aufweisen. Die Bereiche unter dem programmierbaren Zusammenschaltchip 105, zu denen die Spuren gerichtet sind, unterscheiden sich von Ebene zu Ebene, da jede Spur 103-r,c einzigartig ein Komponentenloch 102-r,c mit einem entsprechenden PIC-Loch 104-r,c zusammenschaltet. Fig. 2b ist ähnlich Fig. 2a, außer daß sie schematisch die Spurzusammenschaltstruktur zum Zusammenschalten der Komponentenlöcher 102-r,c mit PIC-Löchern 104-r,c unter Verwendung der Spuren 103-r,c auf der Isolierschicht 101-2 der gedruckten Leiterplatte darstellt. Es soll festgestellt werden, daß die Spuren 103 auf der Isolierschicht 101-2 andere Komponentenlöcher 102 und PIC-Löcher 104 als die in Fig. 2a gezeigten Spuren zusammenschaltet. Ähnliche Zeichnungen für die auf den Isolierschichten 101-3 und 101- 4 ausgebildeten Zusammenschaltspuren sind in den Fig. 2c und 2d gezeigt und stellen die verschiedenen Komponentenlöcher 102-r,c dar, die durch die Spuren 103-r,c auf den Isolierschichten 101-3 und 101-4 mit den PIC- Löchern 104-r,c verbunden sind.
Während die Fig. 2a bis 2d eine programmierbare gedruckte Leiterplatte 100 zeigen, die einen programmierbaren Zusammenschaltchip 105 dieser Erfindung verwendet, können bei Bedarf mehr als ein programmierbarer Zusammenschaltchip 105 mit einer gedruckten Leiterplatte 100 verwendet werden. Die gedruckte Leiterplatte 100 muß aufgebaut sind, um eine Vielzahl von PIC-Löchern 104 unter jedem der auf der gedruckten Leiterplatte 100 verwendeten programmierbaren Zusammenschaltchips 105 vorzusehen. Mit dieser Änderung kann die Struktur dieser Erfindung jedoch noch flexibler und vielseitiger gemacht werden, als es mit nur einem programmierbaren Zusammenschaltchip 105 möglich ist.
Wie in Fig. 3a gezeigt ist, wird eine Vielzahl programmierbarer Zusammenschaltchips 301-1 bis 301-7 auf der programmierbaren gedruckten Leiterplatte 300 verwendet. Typischerweise ist die programmierbare gedruckte Leiterplatte 300 eine mehrschichtige gedruckte Leiterplatte, obwohl in bestimmten einfachen Konfigurationen eine einschichtige programmierbare gedruckte Leiterplatte verwendet werden kann. Jeder Chip 301-j (wobei j eine durch 1 ≤ j ≤ J dargestellte ganze Zahl ist) umfaßt einen lokal programmierbaren Zusammenschaltchip. Eine ausgewählte Anzahl von Stiften an dem Chip 301-j sind gekennzeichnet, um elektrisch mit den leitenden Spuren in einem auf der programmierbaren gedruckten Leiterplatte 300 ausgebildeten Bus zu verbinden, um diesen programmierbaren Zusammenschaltchip 301-j mit einem benachbarten programmierbaren Zusammenschaltchip 301 so wie einem Chip 301-(j+1) zusammenzuschalten. Daher ist in Fig. 3a der programmierbare Zusammenschaltchip 301-1 in der Lage, eine jegliche einer Vielzahl auf der gedruckten Leiterplatte 300 benachbart der PIC 300-1 angebrachter elektronischer Komponenten (nicht gezeigt) mit einer anderen dieser Vielzahl elektronischer Komponenten zusammenzuschalten. Darüber hinaus ist der programmierbare Zusammenschaltchip 300-1 weiter in der Lage, diese elektronischen Komponenten mit Hilfe von Bussen 303-1 und/oder 303-5 mit den elektronischen Komponenten zu verbinden, die mit benachbarten programmierbaren Zusammenschaltchips 301-2 bzw. 301-5 verbunden sind. Typischerweise enthalten die Busse 303-1 und 303-5 acht Kommunikationskanäle (d. h. acht Spuren) oder 16 Kommunikationskanäle oder Datenwege (d. h. 16 Spuren). Natürlich können diese Datenbusse eine jegliche Anzahl von gewünschten Übertragungskanälen abhängig von den Anforderungen des Schaltsystems enthalten. Die bestimmten Datenbusse 303-1 und 303-5 werden mittels der auf einer ausgewählten Oberfläche der gedruckten Leiterplatte 300 ausgebildeten leitenden Spuren gebildet. In ähnlicher Weise kann der programmierbare Zusammenschaltchip 301-2 mit einem programmierbaren Zusammenschaltchip 301-3 und 303-4 mittels leitender Busse 303-2 bzw. 303-4 verbunden werden. Leitende Busse 303-2 und 303-4 haben die gleichen Merkmale wie die vorhergehend beschriebenen leitenden Busse 303-1 und 303-5 und sollen daher nicht ausführlich beschrieben werden. Genauso schalten leitende Busse 303-3, 303-6, 303-7 und 303-8 ausgewählte programmierbare Zusammenschaltchips zusammen. Auf diese Weise schaltet der leitende Bus 303-3 den programmierbaren Zusammenschaltchip 301-3 mit dem programmierbaren Zusammenschaltchip 301-7 zusammen. Der leitende Bus 303-7 schaltet den programmierbaren Zusammenschaltchip 301-4 mit dem programmierbaren Zusammenschaltchip 301-6 zusammen. Der leitende Bus 303-6 schaltet den programmierbaren Zusammenschaltchip 301-5 mit dem programmierbaren Zusammenschaltchip 301-6 zusammen und der leitende Bus 303-8 schaltet den programmierbaren Zusammenschaltchip 301-6 mit dem programmierbaren Zusammenschaltchip 301-7 zusammen. Die leitenden Busse 303- 3 und 303-6 bis 303-8 haben jeweils die gleichen Merkmale wie oben in Zusammenhang mit den leitenden Bussen 303-1 und 303-5 beschrieben und daher soll diese Beschreibung nicht wiederholt werden. Die Struktur von Fig. 3a ermöglicht das Zusammenschalten einer jeglichen elektronischen Komponente auf der programmierbaren gedruckten Leiterplatte mit einer jeglichen anderen elektronischen Komponente auf der programmierbaren gedruckten Leiterplatte über einen oder mehrere PICs.
Fig. 3b stellt einen zweiten Typ von Zusammenschaltsystem dar, bei dem programmierbare Zusammenschaltchips 311-1, 311-2, 311-3 und 311-4 mittels leitender Busse 313-1 bis 313-6 zusammengeschaltet werden. Daher wird jeder in Fig. 3b gezeigte programmierbare Zusammenschaltchip 311-1 bis 311-4 direkt mit einem benachbarten programmierbaren Zusammenschaltchip 311 mittels eines zweckbestimmten leitenden Busses 313 verbunden. Zum Beispiel kann der programmierbare Zusammenschaltchip 311-1 direkt mit programmierbaren Zusammenschaltchips 311-2, 311-3 oder 311- 4 mittels leitender Busse 313-1, 313-5 bzw. 313-4 zusammengeschaltet werden. Jeder dieser leitenden Busse enthält eine ausgewählte Anzahl leitender Linien (so wie 8 oder 16 leitende Linien), die mittels 8 oder 16 auf einer bestimmten Oberfläche der programmierbaren gedruckten Leiterplatte 300 ausgebildeter Spuren realisiert werden. In ähnlicher Weise weisen leitende Busse 313-6, 313-2 und 313- 3 8 oder 16 leitende Wege auf, die durch auf der gedruckten Leiterplatte 300 ausgebildete Spuren repräsentiert werden, und schalten Paare der programmierbaren Zusammenschaltchips wie in Fig. 3b gezeigt zusammen. Der Vorteil der in Fig. 3b gezeigten Struktur gegenüber der in Fig. 3a gezeigten Struktur besteht darin, daß jeder programmierbare Zusammenschaltchip 311 direkt mit jedem der anderen programmierbaren Zusammenschaltchips 311 auf der gedruckten Leiterplatte 300 kommunizieren kann. Natürlich schaltet jeder programmierbare Zusammenschaltchip 311 auch eine Vielzahl elektrischer Komponenten so wie integrierte Schaltungen oder diskrete Einrichtungen zusammen, die in die programmierbare gedruckte Leiterplatte in der Fläche benachbart zu dem programmierbaren Zusammenschaltchip 311 eingefügt werden. Daher schaltet der programmierbare Zusammenschaltchip 311-1 elektronische Komponenten (nicht gezeigt) zusammen, die im oberen linken Quadranten 300-1 der programmierbaren gedruckten Leiterplatte 300 ausgebildet sind. Der programmierbare Zusammenschaltchip 311-2 schaltet elektronische Komponenten (nicht gezeigt) zusammen, die im oberen rechten Quadranten 300-2 in die programmierbare gedruckte Leiterplatte eingefügt sind. Der programmierbare Zusammenschaltchip 311-3 schaltet elektronische Komponenten (nicht gezeigt) zusammen, die in dem unteren rechten Quadranten 300-3 in die programmierbare gedruckte Leiterplatte 300 eingefügt sind und der programmierbare Zusammenschaltchip 311-4 schaltet elektronische Komponenten (nicht gezeigt) zusammen, die in den unteren linken Quadranten 300-4 der programmierbaren gedruckten Leiterplatte 300 eingefügt sind. Daher kann die Struktur von Fig. 3b die elektronischen Komponenten innerhalb jedes Quadranten nicht nur unter sich, sondern auch mit den elektronischen Komponenten in anderen Quadranten der programmierbaren gedruckten Leiterplatte 300 zusammenschalten. Die Struktur von Fig. 3b gewährt dem Schaltungsdesigner daher große Flexibilität beim Lokalisieren der elektrischen Komponenten zum Durchführen einer gegebenen Systemfunktion.
Fig. 3c stellt eine Buskonfiguration dar, bei der ein zentraler Bus 323-10 auf der programmierbaren gedruckten Leiterplatte 300 ausgebildet ist und programmierbare Zusammenschaltchips 321-1, 321-2, 321-3, 321-4, 321-5 und 321-6 mittels leitender Busse 323-1, 323-2, 323-3, 323-4, 323-5 bzw. 323-6 mit dem zentralen leitenden Bus 323-10 zusammengeschaltet sind. Der zentrale Bus 323-10 wird durch Plazieren leitender Spuren auf der gedruckten Leiterplatte 300 gebildet. Leitende Busse 323-1 bis 323-6 werden in ähnlicher Weise durch Plazieren leitender Spuren auf der gedruckten Leiterplatte ausgebildet. Die gedruckte Leiterplatte 300 ist allgemein eine mehrschichtige gedruckte Leiterplatte mit zwei oder mehr Schichten leitender Spuren. Die in Fig. 3c gezeigte Struktur erfordert es, daß die den Bus 323-10 aufbauenden Spuren auf einer Schicht der gedruckten Leiterplatte 300 ausgebildet werden und die die leitenden Busse 323-1 bis 323-6 aufweisenden Spuren auf einer zweiten Schicht ausgebildet werden. Elektrischer Kontakt wird dann zwischen ausgewählten der die Busse 323-1 bis 323-6 aufweisenden Spuren mit den den Bus 323-10 aufweisenden Spuren mittels Löchern hergestellt, wobei jedes Loch elektrisch die zwei oder mehr zusammenzuschaltenden Spuren in Kontakt bringt.
Die Struktur von Fig. 3c vereinfacht die Zusammenschaltungen der programmierbaren Zusammenschaltchips 321-1 bis 321-6 und verbessert die Zusammenschaltgeschwindigkeit der gemeinsamen globalen Bussignale, erfordert jedoch die Aufstellung eines Protokolls zur Verwendung des Busses 323-10. Das Busprotokoll wird in einer im Stand der Technik gut bekannten Weise durch die programmierbaren Zusammenschaltchips 321-1 bis 321-6 verarbeitet.
Eine zusätzliche Zusammenschaltstruktur ist in Fig. 3d gezeigt. Hier sind programmierbare Zusammenschaltchips 331- 1, 331-2, 331-3, 331-4, 331-5, 331-6 und 331-7 mittels Bussen 333-1, 333-2, 333-3, 333-5, 333-6 und 333-7 zusammengeschaltet, die alle von dem zentralen programmierbaren Zusammenschaltchip 331-4 ausgehen oder zu ihm führen. Der Chip 331-4 ist primär oder ausschließlich zum Zusammenschalten der programmierbaren Zusammenschaltchips 331-1 bis 331-3 und 331-5 bis 331-7 bestimmt. Bei Bedarf und wenn die Stifte an dem programmierbare Zusammenschaltchip 331-4 zur Verfügung stehen, schaltet der programmierbare Zusammenschaltchip 331-4 auch elektronische Komponenten zusammen, die auf der programmierbaren gedruckten Leiterplatte insbesondere in den elektrisch dem programmierbaren Zusammenschaltchip 331- 4 benachbarten Bereichen angebracht sind. Jeder der programmierbaren Zusammenschaltchips 331-1 bis 331-3 und 331-5 bis 331-7 schaltet elektronische Komponenten zusammen, die auf der gedruckten Leiterplatte in Bereichen benachbart dem programmierbaren Zusammenschaltchip angebracht sind und weist eine bestimmte Anzahl von Stiften auf (abhängig von der Anzahl leitender Wege in jedem der Busse 333-1 bis 333-3 und 333-5 bis 333-7), die zu ihrem Zusammenschalten durch den PIC 331-4 mit anderen programmierbaren Zusammenschaltchips 331 bestimmt sind. Der Vorteil der Struktur in Fig. 3d besteht darin, daß der programmierbare Zusammenschaltchip 331-4 konfiguriert sein kann, um das Protokoll für Kommunikation zwischen jedem der anderen programmierbaren Zusammenschaltchips 331-1 bis 331- 3 und 331-5 bis 331-7 zu steuern und die Geschwindigkeit der wahlfreien globalen Zusammenschaltungen zwischen den nicht benachbarten programmierbaren Zusammenschaltchips zu verbessern.
Fig. 4a stellt eine programmierbare gedruckte Leiterplatte 400 dieser Erfindung dar, die eine Anzahl unterschiedlicher Strukturen sowohl für physikalische als auch elektrische Verbindung der elektronischen Komponenten mit der programmierbaren gedruckten Leiterplatte 400 enthält. In der oberen linken Ecke von Fig. 4a kann eine elektronische Komponente in Fassungen in der gedruckten Leiterplatte so eingefügt werden, daß Leitungen an der Packung der Komponente elektrisch durch elektrisch leitende Komponentenlöcher (so wie Komponentenloch 402-1, 1) mit der gedruckten Leiterplatte verbunden und physikalisch von ihr festgehalten zu werden. Die Löcher werden auf einem Standardgittermuster gebildet, so daß ein programmierbarer gedruckter Leiterplattentyp ungeachtet der auszuführenden Schaltungsfunktion verwendet werden kann. Dieser Komponentenlochtyp, als eine Fassungen aufweisende PCB- Konfiguration bezeichnet, ermöglicht Einführung der elektrisch leitenden Stifte an Komponentenpackungen in die Komponentenlöcher 402 in der gedruckten Leiterplatte 400 und auch Entfernung aus diesen Komponentenlöchern 402 (so wie Loch 402-1, 1) ohne Zerstörung der Packungsstifte.
Der untere linke Teil der gedruckten Leiterplatte 400 ist konfiguriert worden, um elektronische Komponentenpackungen zu enthalten, die in die programmierbare gedruckte Leiterplatte 400 gelötet sind.
Typischerweise werden Komponentenlöcher so wie ein Loch 402-R,1 auch in dieser Konfiguration verwendet, und die Löcher können in der Platte in Übereinstimmung mit der Stiftkonfiguration der in der Platte anzubringenden elektronischen Komponentenpackungen plaziert werden. Daher ist eine Reihe von Löchern (Reihe R-1) von der gedruckten Leiterplatte in der unteren linken Ecke weggelassen gezeigt. Der Nachteil der Lötung von Komponenten an die gedruckte Leiterplatte besteht darin, daß die Komponenten nicht einfach entfernt werden können. Der Vorteil besteht natürlich in größerer baulicher Integrität, niedrigeren Kosten und höherer Betriebssicherheit. Gelötete gedruckte Leiterplatten werden gewöhnlich in der Produktion verwendet, um hohe Betriebssicherheit und Qualität und niedrigere Kosten beim resultierenden Produkt sicherzustellen.
Die untere rechte Ecke der gedruckten Leiterplatte 400 in Fig. 4a weist eine Lötkontaktstellenkonfiguration zum Anbringen von elektronischen Komponenten auf der programmierbaren gedruckten Leiterplatte auf. Wie in Fig. 4c gezeigt ist, ist jede Kontaktstelle, so wie eine Kontaktstelle 402P-R,C, durch eine elektrische leitende Leitung, so wie eine Leitung 407-R,C in Fig. 4c mit einem Komponentenloch (so wie einem Loch 402-R,C in Fig. 4c) in der gedruckten Leiterplatte verbunden, an dem eine Spur (nicht in Fig. 4a oder 4c gezeigt, aber die gleiche wie Spur 103-R,C gezeigt in Fig. 1a) elektrisch zum Verbinden dieses Komponentenlochs mit einem entsprechenden PIC-Loch (so wie das Loch 104-R,C in Fig. 1b) befestigt ist, das mit dem programmierbaren Zusammenschaltchip 405 auf der programmierbaren gedruckten Leiterplatte verbunden ist. Die Lötkontaktstellen können auf der programmierbaren gedruckten Leiterplatte 400 in Übereinstimmung mit der Verbindungskonfiguration der auf der Platte anzubringenden Komponenten, so wie oberflächenmontierbare Einrichtungen, ausgebildet werden.
Fig. 4b zeigt eine Endansicht der in Draufsicht in Fig. 4a gezeigten Struktur. Es ist wichtig, daß die eine Fassung aufweisende gedruckte Leiterplatte eine anpassende Fassung 407 eines allgemein in der Industrie bekannten Typs verwenden kann. Zum Beispiel werden geeignete Fassungen durch Augat Interconnection Systems aus 40 Perry Avenue, Attleboro, Massachusetts 02703 hergestellt und sind in Kapitel 7 der Überarbeitung 5.0 ihres Engineering Design Guide (Technisches Designhandbuch) vom Juli 1987 offenbart.
Fig. 5 stellt einen einzelnen programmierbaren Zusammenschaltchip 505 plaziert auf der Mitte der programmierbaren gedruckten Leiterplatte 500 dar. Elektronische Komponenten 506-1 bis 506-4 sind an verschiedenen Stellen auf der programmierbaren gedruckten Leiterplatte 500 angebracht und sind durch schematisch als 503-1, 503-2, 503-3 und 503-4 gezeigte leitende Spuren mit dem programmierbaren Zusammenschaltchip 505 zusammengeschaltet. Der programmierbare Zusammenschaltchip 505 umfaßt jedoch zwei Busse, die sich von ihm zu Anschlüssen an der Kante der gedruckten Leiterplatte erstrecken. Diese Anschlüsse umfassen einen Prüfanschluß 508 für die Übertragung von Prüfsignalen von einer externen Quelle so wie einem Computer zu dem programmierbaren Zusammenschaltchip 505 zum Prüfen des Zustands jeder in den programmierbaren Zusammenschaltchip 505 kommenden leitenden Spur 503 und einen Steueranschluß 509 zum Ermöglichen, daß Steuersignale von einer externen Quelle so wie einem Computer zu dem programmierbaren Zusammenschaltchip 505 übertragen werden, um die Konfiguration des programmierbaren Zusammenschaltchips 505 zu steuern. Die beiden Anschlüsse 508 und 509 können gleichzeitig betätigt werden, so daß der Computer bestimmen kann, daß die richtigen Signale auf ausgewählten Spuren vorliegen, welche mit dem PIC 505 während der Konfiguration des PIC 505 und während des Betriebs des durch die FPPCB 500 dargestellten Systems und der angebrachten elektronischen Komponenten 506-1 bis 506-4 und des PIC 505 verbunden werden.
Allgemein kann das Zusammenschalten einer Spur auf der programmierbaren gedruckten Leiterplatte mit einer anderen Spur gemäß einer Anzahl verschiedener Baupläne durchgeführt werden. Die Fig. 6a und 6b illustrieren einen programmierbaren Zusammenschaltchip 605 gemäß dieser Erfindung, der zum Realisieren der programmierbaren Zusammenschaltfunktion in den oben beschriebenen Strukturen geeignet ist. In Fig. 6a enthält der programmierbare Zusammenschaltchip 605 eine Vielzahl von Zellen 606-1,1 bis 606-S, T, wobei S die Anzahl von Zellenreihen in dem programmierbaren Zusammenschaltchip 605 darstellt und T die Anzahl von Zellensäulen im Chip 605 darstellt. Jede Zelle weist eine Gruppe elektrisch leitender Kontaktstellen 607- 1,1 bis 607-M,N auf, wobei M die Anzahl von Kontaktstellenreihen in der Zelle darstellt und N die Anzahl von Kontaktstellensäulen in der Zelle darstellt. Da die Konfiguration jeder Zelle identisch ist, sollen nur die mit der Zelle 606-1, 1 verknüpften leitenden Kontaktstellen 607 ausführlich mit dem Verständnis beschrieben werden, daß die mit jeder der anderen Zellen 606-s,t (wobei s eine ganze Zahl gegeben durch 1 ≤ s ≤ S ist und t eine ganze Zahl gegeben durch 1 ≤ t ≤ T ist) im Chip 605 verknüpften leitenden Kontaktstellen identisch funktionieren.
Fig. 6b illustriert die Konfiguration der Zelle 606-1, 1 und auch jeder der anderen Zellen 606-s, t. In Fig. 6b sind horizontale leitende Spuren 608-1 bis 608-J (wobei J eine ganze Zahl ist, die die maximale Anzahl von auf dem programmierbaren Zusammenschaltchip 605 ausgebildeten horizontalen leitenden Spuren darstellt) gezeigt. Außerdem sind vertikale leitende Spuren 609-1 bis 609-K gezeigt, wobei K eine ganze Zahl ist, die die maximale Säulenanzahl von auf dem programmierbaren Zusammenschaltchip 605 ausgebildeten leitenden Spuren zeigt. Die horizontalen leitenden Spuren 608-1 bis 608-J sind auf einer Zusammenschaltebene auf dem Chip 605 ausgebildet, während die vertikalen leitenden Spuren 609-1 bis 609-K auf einer zweiten Zusammenschaltebene auf dem Chip 605 ausgebildet sind. Typischerweise werden diese Zusammenschaltungen in einer im Stand der Technik von Halbleiterverarbeitung gut bekannten Weise gebildet und daher soll das Verfahren zum Bilden dieser Zusammenschaltungen nicht erörtert werden. Die horizontalen leitenden Leitungen 608-1 bis 608-J haben unterschiedliche Längen über dem Chip. Die in der oberen linken Ecke sowohl von Fig. 6a als auch Fig. 6b gezeigte Zelle 606-1,1 umfaßt eine Vielzahl horizontaler leitender Leitungen 608, die aus der Zelle 606-1,1 stammen und sich von derselben zu jeder der anderen Zellen 606-1,2 bis 606- 1,T in derselben Reihe erstrecken. Genauso umfaßt die Zelle 606-1,1 eine Vielzahl vertikaler leitender Leitungen 609, die sich von der Zelle 606-1,1 zu jeder der anderen Zellen 606-2,1 bis 606-S,1 in derselben vertikalen Säule erstrecken.
Die horizontalen und vertikalen Spuren 608 und 609 weisen an jeder ihrer Kreuzungsstellen eine programmierbare Verbindungsstruktur so wie beispielsweise eine Antisicherung auf. Typischerweise umfaßt eine Antisicherung eine kapazitive Struktur mit einem Dielektrikum, das durch Anlegen einer ausgewählten Spannung durchbrochen werden kann, um einen leitenden Weg zwischen den beiden Platten des Kondensators zu liefern. Antisicherungen sind im Stand der Technik gut bekannt und sollen daher nicht ausführlich beschrieben werden. Andere Arten programmierbarer Elemente können auch abhängig von Designerwägungen verwendet werden. Im Substrat des programmierbaren Zusammenschaltchips 605 sind ausgewählte Transistoren ausgebildet, um die Programmierung der Antisicherungselemente an ausgewählten Kreuzungsstellen gemäß Designanforderungen zu ermöglichen.
Wie in Fig. 6b gezeigt, sind vertikale Leitungen 609-1 bis 609-K auf dem programmierbaren Zusammenschaltchip 605 so ausgebildet, um sich minimal über eine Zelle 606 und maximal über alle Zellen zu erstrecken. Daher kreuzt eine Vielzahl vertikaler Leitungen 609 über jede Zelle, wobei die Längen von Leitungen von dem Fall, daß sie sich über nur diese Zelle erstrecken bis zu dem Fall variieren, daß sie sich über alle Zellen in einer Säule erstrecken.
Horizontale leitende Leitungen 608-1 bis 608-J erstrecken sich ebenso über den programmierbaren Zusammenschaltchip 605. Wiederum variieren die sich über eine Zelle erstreckenden horizontalen Leitungen 608 hinsichtlich ihrer Länge derart, daß sie sich nur über diese eine Zelle erstrecken, bis zu einer Länge, die sich über alle Zellen erstrecken wird. In Fig. 6b sind unterbrochene Linien enthalten, um anzuzeigen, daß der Halbleiterchip 605 nur teilweise gezeigt ist, wobei die Innenteile des Chips zur Verdeutlichung entfernt worden sind. Manche leitenden Leitungen sind jedoch nicht unterbrochen, weil die unterbrochenen Linien die Entfernung des Halbleitermaterials zeigen, aber eher weil die leitenden Leitungen an einer gegebenen Stelle enden sollen. Kleine Linien 618-1, 618-2 und 618-3 sind an den Endpunkten einer leitenden Leitung gezeichnet, die perpendikular zu dieser Leitung ist, um anzuzeigen, daß die leitende Leitung an diesen Stellen enden soll. Eine horizontale leitende Leitung kann daher ein sich über den gesamten Chip 605 erstreckendes leitendes Segment oder eine Vielzahl leitender Segmente aufweisen, die sich jeweils über einen Abschnitt des Chips erstrecken. In ähnlicher Weise variieren die vertikalen leitenden Leitungen ebenso von einer leitenden Leitung, die sich über die gesamte Höhe des Chips erstrecken wird oder zwei oder mehr leitenden Segmenten, die sich jeweils über einen ausgewählten Teil des Chips erstrecken.
Die bestimmte Konfiguration der sich über eine Zelle und von dieser Zelle zu benachbarten Zellen erstreckenden leitenden Leitungen hängt von einer Analyse der durch die programmierbare gedruckte Leiterplatte auszuführenden elektrischen Funktionen ab und wird unter Verwendung der wahrscheinlichsten Typen von Systemanforderungen ausgewählt, die dem programmierbaren Zusammenschaltchip 605 aufzuerlegen sind. Diese Auswahl hängt von einer Analyse der durch die programmierbare gedruckte Leiterplatte dieser Erfindung auszuführenden Schaltungsfunktionen ab und folglich wird die tatsächliche Konfiguration des programmierbaren Zusammenschaltchips im Licht der vorgeschlagenen Verwendungen für die programmierbare gedruckte Leiterplatte bestimmt.
Zum Zusammenschalten einer gegebenen Leitung, die zum Beispiel der mit einer Kontaktstelle A in der Zelle 606-1,1 verbundenen Leitung 609-1 entspricht, mit einer gegebenen Leitung, die einer anderen Kontaktstelle entweder in der Zelle 606-1,1 oder in einer anderen, die in Fig. 6b gezeigte Struktur verwendenden Zelle entspricht, wird eine Zusammenschaltung zwischen dem geeigneten vertikalen Leiter 609 und dem geeigneten horizontalen Leiter 608 gebildet. Zum Verbinden beispielsweise der Kontaktstelle A mit der Kontaktstelle B (beide in der Zelle 606-1,1) wird die Kreuzungsstelle der vertikalen Leitung 609-1 und der horizontalen Leitung 608-1 programmiert, indem eine hohe Spannung an diesen Kreuzungspunkt in der Schaltung angelegt wird, um das Dielektrikum zwischen diesen beiden Punkten zu zerbrechen und einen leitenden Weg dazwischen zu bilden. Darüber hinaus werden die Kreuzungsstelle des vertikalen Leiters 609-4 und des horizontalen Leiters 608-1 auch einer hohen Spannung ausgesetzt, um die Isolierung zwischen diesen beiden Leitungen zum Bilden eines zusätzlichen leitenden Weges zwischen diesen beiden Leitungen zu zerbrechen. Daher wird die Kontaktstelle A durch Leiter 609-1, 608-1 und 609-4 mit der Kontaktstelle B verbunden. Sollte es gewünscht sein, die Kontaktstelle A mit irgendeiner anderen Leitung oder Kontaktstelle zu verbinden, dann wird die Kontaktstelle B auch mit dieser anderen Leitung oder Kontaktstelle verbunden werden. Eine solche Verbindung muß jedoch mit der Schaltung kompatibel sein, um hergestellt zu werden.
Fig. 6b illustriert auch die bestimmten Verbindungen, die zum Verbinden der Kontaktstelle A mit der Kontaktstelle D, Kontaktstelle A mit Kontaktstelle C oder Kontaktstelle A mit Kontaktstelle E ausgebildet werden müssen. Sollten alle diese Verbindungen hergestellt werden, dann werden die Kontaktstellen B, D, C und E auch durch die Kontaktstelle A miteinander verbunden werden.
Fig. 6c illustriert einen programmierbaren Zusammenschaltchip 605, bei dem eine einzige Kreuzpunkt- Schaltmatrixgruppe verwendet wird. Wenn die Anzahl von zusammenzuschaltenden Kontaktstellen ziemlich klein ist (z. B. in der Größenordnung von 100 bis 300), dann hat die Struktur von Fig. 6c bestimmte Vorteile von Einfachheit und Herstellungsleichtigkeit. Die in Fig. 6c gezeigte Struktur ist darin einfacher als die in Fig. 6b gezeigte, daß jede Kontaktstelle (so wie Kontaktstelle A) durch eine leitende Spur (so wie eine leitende Spur 625A) permanent mit einer vertikalen leitenden Leitung (so wie einer Leitung 629-1) verbunden ist. Darüber hinaus ist die vertikale leitende Leitung 629-1 permanent durch den Weg 624-1 (wie durch den ausgefüllten Punkt gezeigt) mit der horizontalen Leitung 628-1 verbunden. Sollte es gewünscht sein, die Kontaktstelle A mit irgendeiner anderen Kontaktstelle zu verbinden, auf die durch eine über oder unter der hotizontalen Leitung 628-1 verlaufende vertikale Leitung 629 Zugriff genommen werden kann, wird die Schaltung programmiert, indem eine Spannung an dem richtigen Knotenpunkt (so wie dem Knotenpunkt 623-1) angelegt wird, um einen leitenden Weg zwischen den gewünschten vertikalen und horizontalen Leitungen (so wie der horizontalen Leitung 628-1 und vertikalen Leitung 629- 4) zu bilden und dadurch Kontaktstelle A mit. Kontaktstelle B zu verbinden. Kontaktstelle B ist mit der vertikalen Leitung 629-4 durch leitende Spuren 625-B verbunden. Es soll festgestellt werden, daß jede vertikale Leitung permanent durch einen Weg (so wie dem Weg 624-1) mit einer horizontalen Leitung 628 verbunden ist. Dies vereinfacht die zum Programmieren der gedruckten Leiterplatte dieser Erfindung erforderliche Zusammenschaltung beträchtlich, da eine Kontaktstelle mit einer anderen durch nur ein Programmierelement verbunden werden kann. Wenn die Anzahl von Kontaktstellen jedoch groß wird, wird diese bestimmte Struktur verhältnismäßig unwirksam in ihrer Platzverwendung auf dem programmierbaren Zusammenschaltchip 605. Die gesamte Anzahl benötigter Programmierelemente ist gleich dem Quadrat der Anzahl von Kontaktstellen.
Fig. 6d zeigt eine Abwandlung der Struktur in Fig. 6c. Unter Verwendung der Struktur von Fig. 6d zum Zusammenschalten der Kontaktstelle A (die mit einem PIC- Loch so wie dem in Fig. 1b gezeigten Loch 104-1, 1 verbunden ist) mit der Kontaktstelle D (die mit einem ähnlichen PIC-Loch 104 verbunden ist) müssen zwei Programmierelemente programmiert werden. Daher muß das Element an der Kreuzungsstelle einer vertikalen Leitung 639-1 und einer horizontalen Leitung 638-1 programmiert werden, wie auch das Element an der Kreuzungsstelle einer vertikalen Leitung 639-(K-1) und einer horizontalen Leitung 638-1. Wie in der Struktur von Fig. 6d gezeigt ist, wird jedoch jede leitende Kontaktstelle so wie Kontaktstelle A oder Kontaktstelle D mittels einer leitenden Spur so wie der Spur 635-A mit einer vertikalen Leitung 639 verbunden. Die Anzahl horizontaler Leitungen beträgt in dieser Ausführungsform weniger als die Hälfte der Anzahl vertikaler Leitungen, weil jede horizontale Leitung zwei Kontaktstellen verbindet, wohingegen jede vertikale Leitung direkt nur mit einer Kontaktstelle verbunden ist. Daher hat die Struktur von Fig. 6d größere Flexibilität als die in Fig. 6c gezeigte zum Preis von zwei Programmierelementen pro Verbindung anstelle von einem. Die Anzahl von Programmierelementen beträgt die Hälfte des Quadrats der Anzahl von Kontaktstellen. Wenn die Anzahl von Kontaktstellen größer wird (zum Beispiel über 200 bis 500 Kontaktstellen) wird diese Struktur verhältnismäßig unwirksam.
Fig. 6e illustriert die einzelne Schalt-Kreuzpunkt- Matrixgruppe von Fig. 6c, wobei Zusammenschaltungen gebildet sind, um Kontaktstelle 1,1 mit Kontaktstelle 4,1 zu verbinden. Hierfür wird die Kreuzungsstelle der vertikalen Leitung V1,1 und der horizontalen Leitung H&sub1; programmiert, wie auch die Kreuzungsstelle der vertikalen Leitung V4,1 und der horizontalen Leitung H&sub1;. Daher sind zwei Elemente zum Verbinden der Kontaktstellen 1,1 und 4,1 programmiert worden. Zum Verbinden der Kontaktstelle 1,2 mit der Kontaktstelle 4,4 werden die Programmierelemente an der Kreuzungsstelle der vertikalen Leitung V1,2' und der horizontalen Leitung H&sub3; und der horizontalen Leitung H&sub3; und der vertikalen Leitung V4,4 programmiert. Es soll als eine feste Regel in Fig. 6e festgestellt werden, daß, wo immer die Kreuzungsstelle einer vertikalen Leitung und einer horizontalen Leitung nicht durch einen ausgefüllten Punkt als elektrisch verbunden gezeigt ist, ein programmierbares Element (oft durch einen hohlen Kreis gezeigt) vorhanden sein wird, selbst wenn kein hohler Kreis an einer solchen Kreuzungsstelle gezeigt ist.
Fig. 7a zeigt in Blockdiagrammform den Bauplan des programmierbaren Zusammenschaltchips 605. Das Innere 605A des Chips 605 enthält die Zellen 606 (wie im Zusammenhang mit Fig. 6a bis 6e beschrieben) und die horizontalen und vertikalen Spuren 608 bzw. 609. Im Umfangsbereich 605B, der ein ringförmiges Quadrat um das Innere 605A bildet, sind Steuer- und Programmierungsschaltungen angeordnet, die Verschieberegister zum Auswählen bestimmter horizontaler und vertikaler Spuren einschließen, deren Kreuzungsstellen zu programmieren sind. Außerdem sind ein Pufferschaltsystem für den Prüfanschlußbus und den Steueranschlußbus in diesem Bereich des Chips 605 vorgesehen. Ein ringförmiger Bereich 605C umschließt den ringförmigen Bereich 605B und enthält zusätzliche für den Betrieb des Chips wesentliche Schaltsysteme so wie ein Schaltsystem für Modusauswahl, welches bestimmen wird, ob der programmierbare Zusammenschaltchip sich in dem Prüfmodus, dem Operationsmodus oder dem Programmiermodus befindet.
Zusätzliche spezielle Schaltsysteme, wie benötigt, werden auch in dem Umfangsbereich 605C angeordnet.
Fig. 7b illustriert eine Programmierstruktur und insbesondere Programmiertransistoren und Schaltungen zum Auswählen der zu programmierenden Kreuzungsstelle horizontaler und vertikaler Leitungen auf dem programmierbaren Zusammenschaltchip, wobei nur zwei Transistoren in dem Programmierschaltungsweg verwendet werden. Verwendung der in Fig. 7b gezeigten Struktur ermöglicht es dem Programmierstrom, in den Bereich von hunderten von Milliampere bis zu Ampere zu reichen, der zum Durchbrechen des Dielektrikums zwischen den vertikalen und horizontalen leitenden Leitungen zum Bilden einer Zusammenschaltung dazwischen mit ausreichend niedrigem Widerstand erforderlich ist. Zum Beispiel werden zum Programmieren der Kreuzungsstelle zwischen der vertikalen leitenden Leitung V&sub1; und der horizontalen leitenden Leitung H&sub1; Transistoren Q1 und Q2 vorgesehen. Das Gate des Transistors Q1 ist mit einer Spannungsquelle VGP1 verbunden und das Gate des Transistors Q2 ist mit einer Spannungsquelle HGP&sub1; verbunden. Die Source des Transistors Q1 ist mit einer vertikalen leitenden Leitung V1 verbunden, während der Drain des Transistors Q1 mit der leitenden Leitung VDP&sub1; verbunden ist. Die Source des Transistors Q2 ist mit der horizontalen Leitung H&sub1; verbunden und der Dram des Transistors Q2 ist mit der leitenden Leitung HDP1 verbunden. Zum Programmieren der Kreuzungsstelle der vertikalen Leitung V1 und der horizontalen Leitung H&sub1; wird VGP&sub1; angelegt, um das Gate von Q1 auf eine hohe Spannung VGH zu bringen, die Gates der anderen Transistoren in der Gruppe so wie des Transistors Q3 werden bei null Volt gehalten und die Drain-Spannung VDP1 auf dem Transistor Q1 wird auf VPP gebracht. Die Gate-Spannung von Q4 wird jedoch hoch gemacht, weil HGP1 auf eine hohe Spannung gebracht wird, um den Transistor Q2 einzuschalten. Die Spannung auf der Drain von Q2 wird jedoch durch Steuern von HDP1 auf null Volt gebracht, und HDP&sub2;, die eine Spannung an den Drain von Q4 angelegt, wird auf null oder auf VPP/2 gebracht, welche Spannung so gewählt wird, um nicht das Programmierelement an der Kreuzungsstelle von V2 und H&sub2; zu programmieren. VPP, die Programmierspannung, beträgt typischerweise 15 bis 50 Volt. VGH, welche an die Leitung VGP&sub1; angelegt wird, ist größer als VPP durch die Transistorschwellenspannung und beträgt daher ungefähr 18 bis 53 Volt. Da die Einrichtungen Q1 bis Q4 unter hoher Spannung arbeiten, wird die Schwellenspannung dieser Transistoren bei ungefähr 3 Volt eingestellt. Als ein Ergebnis der oben beschriebenen Spannungen wird nur das Programmierelement an dem Kreuzungspunkt von leitenden Leitungssegmenten H1 und V1 die vollständige Programmierspannung VPP erhalten und zerbrechen.
Fig. 7c zeigt eine in zwei Richtungen wirkende Verstärkungsschaltung, die Signale verstärken kann, welche aus beiden Richtungen abhängig von den Steuersignalen kommen, die an die in dem Schaltsystem enthaltenen Eingabe- und Ausgabepuffer angelegt werden. Daher ist wie in Fig. 7a gezeigt, jede Kontaktstelle auf dem PIC 605 mit einer Prüfleitung spezieller Funktion (dargestellt in Fig. 7c) verbunden und die Prüfleitung spezieller Funktion kann dann mit dem Prüfanschluß verbunden werden, indem der Ausgabepuffer durch ein Signal mit hohem Pegel eingeschaltet wird, das an eine mit S markierte Leitung an dem Ausgabepuffer angelegt wird zusammen mit einem Vorbereitungssignal hohen Pegels, das an den mit E markierten Anschluß angelegt wird. Gleichzeitig mit dem Anlegen eines Signals hohen Pegels auf der mit S markierten Leitung an den Ausgabepuffer wird ein Signal niedrigen Pegels an die mit S markierte Leitung zu dem Eingabepuffer angelegt, wodurch der Eingabepuffer ausgeschaltet wird. An die Anschlüsse S und S angelegt Signale umgekehrter Polarität führen zum Einschalten des Eingabepuffers und Ausschalten des Ausgabepuffers, wodurch ermöglicht wird, daß ein Signal von dem Prüfanschluß an die Kontaktstelle angelegt wird. Die S- und E-Signale werden zu den am Umfang vorgesehenen Schaltungen in dem ringförmigen Bereich 605B von Fig. 7a übertragen, um die Kontaktstellen auf dem PIC und die Leitungen der Komponenten der FPPCB zum Verbinden des Prüfanschlusses auszuwählen.
Fig. 8a und 8b illustrieren Strukturen zum Befestigen des Programm-Zusammenschaltchips so wie des Chips 105 in Fig. 1a an der gedruckten Leiterplatte 100. Fig. 8a illustriert einen Programm-Zusammenschaltchip, der Kontaktstellen mit in einer Explosionsansicht über den PIC- Löchern (die in Fig. 1b gezeigten Löchern 104-1, 1 bis 104- R,C, entsprechen) gezeigten Metallhöckern enthält. Ein ein elastomeres Material aufweisendes Puffermedium, welches unter Druck in der vertikalen Richtung, jedoch nicht in der horizontalen Richtung leiten wird, ist zwischen dem Programm-Zusammenschaltchip und den PIC-Löchern angeordnet gezeigt. Das Puffermedium könnte auch ein Träger sein, der Knopffedern eines im Stand der Technik gut bekannten Typs verwendet. Dieses Medium ist ein guter Puffer zwischen der Oberfläche des PIC und der FPPCB mit ihrer unterschiedlichen Oberflächenflachheit und ihrem unterschiedlichen Temperaturkoeffizienten. Die bestimmte, zum Befestigen des programmierbaren Zusammenschaltchips an der programmierbare gedruckten Leiterplatte zu verwendende Struktur wird von den Designanforderungen für das bestimmte System, in dem die Kombination von programmierbarer gedruckter Leiterplatte und programmierbarem Zusammenschaltchip verwendet wird, und Kostenerwägungen abhängen.
Fig. 8b, die aus den Fig. 8b1 und 8b2 besteht, zeigt eine alternative Struktur zum Befestigen des programmierbaren Zusammenschaltchips so wie des Chips 105 in Fig. 1a direkt an einer programmierbaren gedruckten Leiterplatte so wie der Platte 100 in Fig. 1a. In Fig. 8b ist auf einer Oberfläche des programmierbaren Zusammenschaltchips eine leitende Kontaktstelle ausgebildet, um als eine Schnittstelle zwischen einem leitenden Element auf dem Chip und einem Metallhöcker zu dienen, der aus einem weichen Lötmetall so wie Bleizinn plaziert auf einer Nickelbodenschicht besteht. Alternativ wird der gesamte Höcker aus Indium hergestellt. Das Nickel wird verwendet, um dem Höcker Stärke zu geben. Die programmierbare gedruckte Leiterplatte weist das Lötmetall ausgebildet in dem PIC-Loch auf, um so einen Höcker auf der Oberfläche der gedruckten Leiterplatte auszubilden, an dem der programmierbare Zusammenschaltchip zu befestigen ist. Das PIC-Loch so wie das Loch 104-r,c in Fig. 1b ist typischerweise mit Kupfer bis zu einer ausgewählten Dicke so wie 1 Mil plattiert. Der Löthöcker wird, wenn der programmierbare Zusammenschaltchip in Druckkontakt mit dem Lötmetall gebracht und die kombinierte Struktur erhitzt wird, einen festen Kontakt mit dem Metallhöcker bilden. Die beiden Materialien werden erweicht und werden eins werden und damit fest den programmierbaren Zusammenschaltchip an der programmierbaren gedruckten Leiterplatte befestigen und elektrisch mit ihr verbinden. Löthöcker sind im Stand der Technik gut bekannt und daher soll diese Struktur nicht ausführlich beschrieben werden. Andere Strukturen können verwendet werden, um den programmierbaren Zusammenschaltchip so wie den Chip 105 in Fig. 1a direkt mit einer programmierbaren gedruckten Leiterplatte so wie der Platte 100 in Fig. 1a zu verbinden. Solche Strukturen umfassen Befestigung des PIC an der Platte und Drahtbonden der Kontaktstellen auf dem PIC an die PIC-Löcher. Eine jegliche andere im Stand der Technik bekannte Struktur zum Befestigen elektronischer Komponenten an einer gedruckten Leiterplatte kann bei dieser Erfindung verwendet werden und die zu diesem Zweck beschriebenen Strukturen sind nur exemplarisch.
In einer alternativen Ausführungsform dieser Erfindung umfaßt eine gedruckte Leiterplatte einen ersten Teil, der leitende Spuren zum Zusammenschalten darauf ausgebildeter elektronischer Komponenten ohne die Verwendung einer programmierbaren integrierten Schaltung und einen zweiten Teil, der wenigstens eine programmierbare integrierte Schaltung zum Zusammenschalten elektronischer Komponenten enthält, die wenigstens auf dem zweiten Teil der gedruckten Leiterplatte ausgebildet sind. Auf dem zweiten Teil der gedruckten Leiterplatte ausgebildete elektronische Komponenten werden in manchen Fällen mit der auf dem ersten Teil der gedruckten Leiterplatte ausgebildeten elektronischen Schaltung durch leitende Spuren zusammengeschaltet. Diese leitenden Spuren werden typischerweise von dem ersten Teil der gedruckten Leiterplatte zu wenigstens einer programmierbaren integrierten Schaltung zum Zusammenschalten auf dem zweiten Teil der gedruckten Leiterplatte ausgebildeter elektronischer Komponenten verlaufen, wodurch der zweite Teil der gedruckten Leiterplatte mit dem ersten Teil der gedruckten Leiterplatte elektrisch verbunden wird.

Claims

1. Struktur, umfassend (a) eine gedruckte Leiterplatte (100, 300, 400, 500), die eine Vielzahl von Komponentenanschlüssen (102, 402) für Aufnahme von elektronischen Komponenten (506) enthält, und (b) eine Vielzahl auf der Platte ausgebildeter elektrisch leitender Spuren (103, 303, 313, 323, 333, 503),

wobei jeder Komponentenanschluß elektrisch mit einer entsprechenden der Spuren verbunden ist;

dadurch gekennzeichnet, daß

die Platte mehr als eine Schicht der elektrisch leitenden Spuren enthält;

wenigstens eine integrierte Schaltung (105, 301, 311, 321, 331, 405, 505, 605) mit einer Vielzahl leitender Leitungen (608, 609, 628, 629, 638, 639) an einem ausgewählten Teil der Platte angebracht ist;

jede der leitenden Leitungen elektrisch mit einer entsprechenden der elektrisch leitenden Spuren verbunden ist, um dadurch einen elektrisch leitenden Weg von jedem der Komponentenkontakte zu der entsprechenden leitenden Leitung zu bilden; und

die wenigstens eine integrierte Schaltung durch einen Benutzer konfiguriert werden kann, um ausgewählte der elektrisch leitenden Spuren zusammenzuschalten, um eine gewünschte elektrische Funktion von den mit der Platte zu verbindenden elektronischen Komponenten zu erreichen.

2. Struktur nach Anspruch 1, bei der wenigstens einige der Vielzahl von Komponentenanschlüssen Löcher in der Platte aufweisen, wobei jedes Loch für Aufnahme einer leitenden Leitung einer elektrischen Komponente geeignet ist.

3. Struktur nach Anspruch 2, bei der die Innenfläche jedes Lochs mit leitendem Material plattiert ist.

4. Struktur nach Anspruch 3, bei der das leitende Material auf der Innenfläche jedes Lochs elektrisch mit einer entsprechenden der elektrisch leitenden Spuren verbunden ist.

5. Struktur nach einem der vorhergehenden Ansprüche, bei der wenigstens einige der Komponentenanschlüsse Kontaktstellen aufweisen, wobei jede Kontaktstelle mit einer entsprechenden der elektrisch leitenden Spuren verbunden ist.

6. Struktur nach Anspruch 5, bei der jede Kontaktstelle durch eine leitende Leitung mit einem durch die Platte ausgebildeten Loch verbunden ist, wobei das Loch auf seiner Innenfläche mit leitendem Material in elektrischem Kontakt mit einer entsprechenden der elektrisch leitenden Spuren plattiert ist.

7. Struktur nach einem der vorhergehenden Ansprüche, die eine Vielzahl mit der Platte verbundener elektronischer Komponenten umfaßt, wobei jede elektronische Komponente wenigstens zwei elektrische Leitungen umfaßt, die Kontakt mit einem entsprechenden ausgewählten der Komponentenanschlüsse herstellen.

8. Struktur nach einem der vorhergehenden Ansprüche, bei der die wenigstens eine integrierte Schaltung einen integrierten Schaltungschip aufweist.

9. Struktur nach einem der vorhergehenden Ansprüche, bei der die wenigstens eine integrierte Schaltung eine programmierbare integrierte Schaltung aufweist.

10. Struktur nach Anspruch 9, die Mittel zum Prüfen des Zustands der programmierbaren integrierten Schaltung umfaßt, um den Zustand von Signalen auf den elektrisch leitenden Spuren zu bestimmen.

11. Struktur nach einem der vorhergehenden Ansprüche, die Mittel zum Übertragen von Steuersignalen an die wenigstens eine integrierte Schaltung zum Steuern der Konfiguration der wenigstens einen integrierten Schaltung umfaßt, um so die Zusammenschaltung der elektrisch leitenden Spuren zu steuern.

12. Struktur nach einem der vorhergehenden Ansprüche, bei der die Platte umfaßt:

einen ersten Teil mit elektrisch leitenden Spuren zum Zusammenschalten elektronischer Komponenten ohne die Verwendung einer durch einen Benutzer konfigurierbaren integrierten Schaltung; und

einen zweiten Teil mit wenigstens einer programmierbaren integrierten Schaltung zum Zusammenschalten elektronischer Komponenten, die wenigstens mit dem zweiten Teil verbunden sind.

13. Computergestütztes Designverfahren zum Konfigurieren eines mit einer programmierbaren gedruckten Leiterplatte (100, 300, 400, 500) ausgebildeten elektronischen Systems, gekennzeichnet durch die Schritte:

(i) ein Model der Platte zu empfangen, das Darstellungen (a) einer Vielzahl von Komponentenanschlüssen (102, 402) für Aufnahme von Leitungen an der Platte anzubringender elektronischer Komponenten (506) und (b) einer entsprechenden Vielzahl von programmierbaren Zusammenschaltchip-Anschlüssen (104) für Aufnahme der Leitungen an einem oder mehreren programmierbaren Zusammenschaltchips ("PICs") (105, 301, 311, 321, 331, 405, 505, 605) zur Verwendung beim Zusammenschalten ausgewählter elektronischer Komponenten über leitende Spuren (103, 303, 313, 323, 333, 503) enthält, wobei jede leitende Spur einen Komponentenanschluß mit einem PIC-Anschluß verbindet;

(ii) Daten zu empfangen, die die Plazierung ausgewählter elektronischer Komponenten an den Komponentenanschlüssen definieren;

(iii) Daten zu empfangen, die die Zusammenschaltung der elektronischen Komponenten in Form der Konfiguration des einen oder der mehreren PICs zum Erreichen einer solchen Zusammenschaltung definieren;

(iv) die elektrische Leistung des Systems mit den elektronischen Komponenten zu simulieren, die durch den einen oder die mehreren PICs zusammengeschaltet sind;

(v) die elektrische Systemleistung mit den so zusammengeschalteten elektronischen Komponenten als ein Ergebnis der Simulierung des so zusammengeschalteten Systems anzugeben; und

(vi) die Schritte (ii)-(v) mit überprüften, die Plazierung der elektronischen Komponenten an den Komponentenanschlüssen definierenden Daten und/oder überprüften, die Zusammenschaltung der elektronischen Komponenten definierenden Informationen zu wiederholen, bis ein elektronisches System erhalten wird, das gewünschte elektrische Leistung wie durch den Benutzer angegeben erbringt.