JPH03171573A - プリント回路基板とプリント回路基板上の電子システムの機器構成方法とプログラマブル連結チップ - Google Patents
プリント回路基板とプリント回路基板上の電子システムの機器構成方法とプログラマブル連結チップInfo
- Publication number
- JPH03171573A JPH03171573A JP2249920A JP24992090A JPH03171573A JP H03171573 A JPH03171573 A JP H03171573A JP 2249920 A JP2249920 A JP 2249920A JP 24992090 A JP24992090 A JP 24992090A JP H03171573 A JPH03171573 A JP H03171573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- conductive
- programmable
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 208000036758 Postinfectious cerebellitis Diseases 0.000 claims description 48
- 238000012360 testing method Methods 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims 2
- 238000005094 computer simulation Methods 0.000 claims 1
- 238000004088 simulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 239000000872 buffer Substances 0.000 description 11
- 238000013461 design Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 101100326725 Flaveria trinervia PPCB gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101000793706 Flaveria trinervia Phosphoenolpyruvate carboxylase 1 Proteins 0.000 description 1
- 239000006173 Good's buffer Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 235000020030 perry Nutrition 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000012858 resilient material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10212—Programmable component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
め要約のデータは記録されません。
Description
られるように電子システムの設計者によって当該分里F
に於でプログラム可能なプリント回路基板及び本発明の
プログラマブルプリント回路基板をプログラムする方法
に関する。
テレコミュニケーション設備及び一般需要者用電子製品
等の電子装置に使用されている。
、かつ基板の使用可能な空間に嵌め込むのに必要な型式
の部品を担持するようにエンジニアによって設計される
。結果的に、各プリント回路基板は通常注文に応じて設
計される。カスタムデザインによるプリント回路基板の
設計は高価であり、時間を要し、かつプロトタイプ即ち
原形モデルのプリント回路基板を製造することが必要で
ある。
路基板は再設計しなければならない。このような工程に
よって、計画されていた新製品の導入が遅れる場合が多
い。
、独特の構成を存するプリント回路基板を1個または2
個以上の特別のプログラマブル集積回路チップ(以下、
「プログラマブル連結チップ」またはrPIcJと称す
)と組み合わせることによって、複数の機能の内のいず
れの機能をも得ることができるように使用可能なユーザ
のプログラム可能なプリント回路基板か提供される。
プリント回路基板が、 (1)電子部品のリードを受けるための多数の部品接点
と、 (2)プログラマブル連結チップのパッケージ」二のリ
ードを受けるための対応する多数のPIC接点と、 (3)それぞれに1個の部品接点を1個のPIC接点に
接続する導電性トレースを有する19または2つ以上の
層とを備える。
パッケージにそれぞれ含まれる集積回路及び/または個
別デバイスと、更に例えば抵抗、コンデンサ及びインダ
クタを含む個別素子とからなる。
孔からなり、その内面には銅のような導電性材料が所望
の厚さでメッキされている。或いは、これらの接点はパ
ッドまたは電子部品及び集積回路をプリント回路基板に
電気的及び物理的に結合させるための他の様々な構造で
ある。前記PIC接点が通常(必然的ではないが)部品
接点より小さく、それによってプログラマブル連結チッ
プが占めるプログラマブルプリント回路基板の而積が電
子部晶によって占められるプリント回路基板の面積より
大幅に小さいと有利である。
ログラマブル連結チップ」二のピンまたは電気的接点に
接続可能であるように、プリント回路基板上の選択され
たレベルから該基板の表面まで持ってくる。その機能が
電子部品のピンまたは電気的接点を受けることである全
ての部品接点について、該部品接点をプリン)・回路基
板上の対応するPIC接点(プログラマブル連結チップ
のピンまたは電気的接点を受ける機能を有する)に連結
するように対応する導電性l・レースが存在する。
ップに電気的に接触させるために対応PIC接点に電気
的にかつ独特に接続される。
が、必要に応じて、プリント回路基板上の電子部品に関
して連結の柔軟性及びコス1・の最適化を向上させるた
めにプリント回路基板上に配置される。この場合に、こ
のようなプリント回路基板は、別のプログラマブル連結
チップを有する別のパッケージ」―の外部ピンまたは電
気的接点に対応しかつそれに接続するための別のPIC
接点を有する。
ト回路基板を用いて電子システムを設計するユーザは、
先ずプログラム可能プリント回路基板のモデルをコンピ
ュータ援助設計システムの中に置くことになる。次に、
ユーザは、個別素子、メモリ、論理ゲートまたはマイク
ロプロセッサ等も含めて所望の電子部品モデルのプログ
ラマブルプリント配線基板上の選択された部品接点への
配置をシミュレートし、かつ本発明のプログラマブル連
結チップと共に本発明の標準プリント回路基板を用いて
上述した電子部品の連結をシミュレー1・する。
連結された電子部品を有するシステムの電気的性能をシ
ミュレートし、かつ設計者によって選択された機器構成
が所望の電子的機能を発揮するかどうかを指示する。設
計者は、プログラマブルプリント回路基板に於ける電子
部品の配置及びそれらの連結について選択できるが、こ
の配置に関してはコンピュータ援助設計プログラムに含
まれる特定の論理的規則が補助する。本発明のプログラ
ム可能プリント回路基板及びプログラマブル連結チップ
を用いて電子システムの設計を実行するために必要な型
式のコンピュータ援助設計システムに使用するためのア
ルゴリズムは、電子的設計の分野で現在使用されている
型式のものである。
テムの設計者が本発明のプログラマブル連結チップを使
用しかつ機器構戊することによって、本発明の独特なプ
リント回路基板上に電子部品の配置をプログラムするこ
とができるので、「フィールド・プロクラマブル」すな
わち現場でプログラム可能であると考えられる。,本発
明のプリント回路基板は、実行しようとする電子的機能
と無関係に標準的な機器構成を有するという点に於で独
特であり、かつ従って比較的廉価で容易に製造すること
ができる。同時に、本発明のフィールドプログラマブル
プリ・ント回路基板は、1個または2個以上のプログラ
マブル連結チップを用いることによってプログラム可能
である。
ント回路基板が、特定の回路機能を形成するようにカス
タムデザインの配線を用いて連結された電子部品を該基
板の表面の部分上に有する。
性トレースが信号を前記プリント回路基板の残余部分」
二の1個または2個以上のプログラマブル連結チップに
伝送する。このプログラマブル連結チップは、プリント
回路基板のカスタムデザイン部分及び該プリント回路基
板のプログラマブル部分の双方を用いて必要な所望の機
能を達成するようにユーザによって構成される。
ル・プリント回路基板が、一般に電子部品及ひプログラ
マブル連結チップの電気的リードをそれぞれ受け取るた
めの部品孔とPIC孔とを有するように記載されている
。ここで言う「部品孔j及びrP I C孔」の語は、
従来技術に於で導電性リード線を受け入れる場合と同様
に、プリント回路基板に形威されかつ導電材料でメッキ
された標準的な孔を表わすものとして使用される。しか
しながら、電子部品のパッケージを電気的に接触させか
つ物理的に保持するために使用可能なあらゆる導電構造
を部品孔またはPIC孔の代わりに使用することができ
る。このような構造には、はんだパッド及び電子部品パ
ッケージのピンを滑動自在に受け入れかつ解除するべく
開くソケット式のプリント回路基板が含まれる。
ルプリント回路基板に於ける特定の孔の機能を部品孔か
ら区別するために使用されるという点に注意すべきてあ
る。しかしながら、両方の型式の孔には導電性祠料がメ
ッキされ、かつ同様の目的、即ち或る電子部品のパッケ
ージのピンから導電性トレースへ、または導電性トレー
スから電子部品のピンへ、若しくはプログラマブル連結
チップを介して別のトレースへ、若しくは或る導電性ト
レースから別の導電性トレースへ信号を電気的に伝送す
るという目的を有する。
にPIC孔または部品孔を使用することができる。この
ような構成は、カスタムデザインのプリント回路基板に
於で行なわれる。
しつつ実施例を用いて詳細に説明する。
用されるものであり、その技術的範囲を限定するもので
はない。また、当業者にとって明らかなように、本発叩
は以下の実施例と異なる様々な変形・変更を加えた態様
で実施することができる。
部分断面斜視図である。第1図に示されるように、プロ
グラマブルプリント回路基板100は、絶縁材料からな
る複数の層101−1〜101−4を有する。各層10
1−i(1≦i≦4)には、複数の電気的トレース10
3が形成されている。プリント回路基板100には、多
数の部品孔102−’1.1 〜102−R,Cが形成
さレテいる。ここで、Rはプログラマブルプリント配線
基板100上に形成された部品孔の列の番号を表わし、
かっCは前記プリント回路基板上に形成された部品孔の
行の番号を表わす。このように、第IA図に記載された
プログラマブルプリント回路基板100は、部品孔10
2−1,X 〜102R,X (Xは1からCまで変化
する整数である)の列と、部品孔102−Y,1 〜1
02−Y,C(Yは1からRまで変化する整数である)
の行とを有する。
10B−1,C、10B−2.1〜103−2,C,1
0B−3.1〜103−3,Cが絶縁層101−1の上
面に形成されている。トレース103−4.1 〜10
3−6.C (図示せず)が絶縁層101−2の上面に
形成されている。トレース103−7.1〜103−9
,C (図示せず)が絶縁層101−3の上面に形成さ
れ、かつトレース10B−10.1〜103−12.C
が絶縁層101−4の上面に形成されている。各トレー
ス103−r,c(ここでrは列を表わし、かつ1≦r
≦Rであり、Cは行を表わし、かっ1≦C≦Cである)
によって、対応する部品孔102−r,cが、第IA図
に図示されるプログラマフル連結チップ105上の選択
されたビンに接続可能な第IB図に示される対応するP
IC孔104−r,cに連結されている。
部晶孔102−r,cまたは全てのトレース103−
r,cに番号が付されているわけではない。しかしなか
ら、部品孔102−r,c、トレース103−r,c,
及びPIC孔104−r,Cへの番号付けが、それそれ
電気的に接続される同じ符号r, cを有する部品孔
102−r,c、トレース103−r,c及びPIC孔
104−r,Cと一致している。
A図に示されているが第IB図には示されていない)と
電気的に接触させるためにトレース103−r,cの電
気的信号をプリント回路基板100の絶縁層101−4
の上面に持ってくるためにトレース103−r,cに接
続されたPIC孔104−r,cを示している。第IB
図は、本発明のプログラマブルプリント回路基板100
の一部分を示す破砕斜視図であり、PIc孔1o4−1
. 1〜104−R, C (図示ef) h<f+
)ント回路基板100上の選択された位置に配列されて
、該プリント基板100の絶縁層101−4の上面の部
分にトレース103−1.1〜103−R,Cによって
運ばれる電気信号を持ってくるようになっている。
04−1.1 〜104−R,Cが、フログラマブル連
結チップを有するパッケージ上のピンまたは他の電気的
連結部と適合するようにプリント回路基板100上に所
定のパターンで配列されている。従って、PIC104
−1.1〜104−R,Cによって占有されるプログラ
マブルプリント回路基板100の面積は、必然的ではな
いが、部品孔102−1.1〜102−R,Cが占行す
るプリント回路基板100の面積よりも大幅に小さいこ
とが望ましい。PIC孔101−1.1〜104−R,
Cの内径は、部品孔102−1.1〜102−R,Cの
内径より大幅に小さく、かつ前記プログラマブル連結チ
ップのパッケージ上のピンまたは他の電気的結合部がト
レース1031,1〜103−R,Cと適当に電気的に
接触し得る程度の大きさを有するにすぎない。
100に装着されたプログラマブル連結チップ105の
局所的連結アーキテクチュアの上面を示しており、部品
孔102をPIC孔104に連絡するトレース103が
追跡する導電路を示している。第2A図は、プリント回
路基板100の19の層101−1上の導電性トレース
を示しているにすぎない。プリント回路基板100の各
層が同様のパターンのトレースを有する。前記トレース
が向かう方向のプログラマブル連結チップ105の下側
の領域は、各トレース103−r,Cが1個の部品孔1
02−r,cを対応するPIC孔104−r,cに独特
に連結しているので、レベル毎に異なる。
板の絶縁層101−2上のトレース1o3−r,cを用
いて部品孔102−r,cをPIC孔104−r,cに
連結するトレース連結構造を概略的に示している点に於
で異なる。絶縁層101−2上のトレース103が、第
2A図に於で示されるトレースと異なる部品孔102を
連拮している点に注意すべきである。絶縁層101−3
,1 0 1−4に形成された連結トレースに関する同
様の構戊が第2C図及び第2D図にそれぞれ示されてお
り、異なる部品孔102−r,cが絶縁層101−3、
101−4上のトレース10B−r,CによってPIC
孔104−r,cに接続されている。
連結チップ105を使用するプログラマブルプリント回
路基板100を示しているのに対して、必要に応じて2
個以上のプログラマブル連結チップ105をプリント回
路基板100に使用することができる。プリント回路基
板100は、該プリント回路基板上に使用されている各
プログラマブル連結チップ105の下側に複数のPIC
孔104が設けられるように機器構成をしなけれはなら
ない。しかし、この変化によって、本発明の構造は、唯
1個のプログラマブル連結チップ105を有する場合よ
りも柔軟でかつ応用自在にすることができる。
チップ301−1〜301−7がppcB300上に使
用されている。プログラマブルプノント回路基板300
は、特定の簡単な機器構成では単層のプログラマブルプ
リント回路基板が使用し得るにも拘らず、一般に多層プ
リント回路基板である。各チップ301−j(ここでj
は1≦j≦Jで表わされる整数である)は、局所的プロ
グラマブル連結チップからなる。チップ301一j上の
選択された数のピンが、プログラマブルプリント回路基
板300上に形成されたバス内の前記導電性トレースに
電気的に接続するように示され、該プログラマブル連結
チップ301−jをチップ301− (j+1)のよう
な隣接するプログラマブル連結チップ301に連結して
いる。
01−1がPIC300−1に隣接するプリント回路基
板300に装着された図示されない複数の電子部品のい
ずれか19を別の電子部品に連結することができる。さ
らに、プログラマブル連結チップ301−1は、これら
の電子部品をバス303−1及び/または303−5に
よって隣接するプログラマブル連結チップ301−2及
び301−5にそれぞれ接続されている前記電子部品に
接続することができる。
ネル(即ち8個のトレース)または16個の通信チャネ
ル即ちデータ通路(即ち、16個のトレース)を有する
。当然ながらこれらのデータパスは、回路の条件に応じ
て所望の様々な数の伝送チャネルを有することができる
。特定のデータパス303−1及び303−5は、プリ
ント回路基板300の選択された表面上に形成された導
電性トレースによって形成される。同様に、プログラマ
ブル連結チップ301−2が導電性バス303−2、3
03−4によってそれぞれプログラマブル連結チップ3
01−3及び303−4に接続可能である。導電性バス
303−2及び303−4は上述した導電性バス303
−1及び303−5と同様の特性を有するので、詳細な
説明は省略する。
7、30B−8が選択的にプログラマブル連結チップを
連結する。即ち、導電性バス303−3がプログラマブ
ル連結チップ301−3をプログラマブル連結チップ3
01−7に連結する。
1−4をプログラマブル連結チップ3016に連結して
いる。導電性バス303−6がプログラマブル連結チッ
プ301−5をプログラマブル連結チップ301−6に
連結し、かつ導電性バス303−6がプログラマブル連
結チップ301−6をプログラマブル連結チップ301
−7に連結している。導電性バス303−3及び303
一6〜303−8は、それぞれ導電性バス303−1、
303−5に関して上述した特性と同じ特性を有するの
で、詳細な説明は省略する。第3A図の構造によって、
PPCB上の全ての電子部品を1個または2個以上のP
ICを介してPPCB」二の別のあらゆる電子部品に連
結することができる。
11−4が導電性バス313−1〜313−6を介して
連結されている第3の型式の連結システムを示している
。即ち、第3B図に示される各プログラマブル連結チッ
プ311−1〜311−4は、導電性バス313によっ
て隣接するプロク゛ラマブル連結チップ311に直接接
続されている。例えば、プログラマブル連結チップ31
1−1は、導電性バス313−1、313−5または3
1 3−4によってそれぞれプログラマブル連結チッ
プ311−2、311−3または311−4と直接接続
することができる。これらの各導電性バスはプログラマ
ブル連結チップ300の特定の表面上に形成された8個
または16個のトレースによって実行される選択した数
の導電線(例えば8個または16個の導電線)を有する
。同様に、導電性バス313−6、313−2及び31
3−3は、プリント回路基板300上に形成されたトレ
ース及び第3B図に示されるように前記プログラマブル
連結チップの連結対によって表わされる8個または16
個の導電路を有する。
対して、各プログラマブル連結チップ311がプリント
回路基板300上の他のプログラマブル連粘チソプ31
1とそれぞれ直接に通信することかできるという点に於
で有利である。当然ながら、各プログラマブル連結チッ
プ311は、プログラマブル連結チップ311に近接す
る領域内のプログラマブルプリント回路基板に挿入され
る集積回路または個別デバイスのような複数の電気部品
と連結される。
マブルプリント回路基板300の左上四半分300−1
内に形成された電子部品(図示せず)と連結する。プロ
グラマブル連結チップ311−2は、プログリマブルプ
リント回路基板3oOの右上四半分300−2内に挿入
される電子部品(図示せず)と連結する。プログラマブ
ル連結チップ311−3は、プログラマブルプリント回
路基板300の右下四半分300−3内に挿入される電
子部品(図示せず)と連結し、かつプログラマブル連結
チップ311−4はプログラマブルプリント回路基板3
00の左下四半分300−4内に挿入される電子部品(
図示せず)と連結する。
を相互間で電気的に連結するだけでなく、プログラマブ
ルプリント回路基板300の他の四半分の領域内にある
前記電子部品に対して電気的に連結することができる。
の機能を達成するべく電気部品を配置する際に回路設計
者は大きな柔軟性を得られる。
00上に形成され、かつプログラマブル連結チップ32
1−1〜321−6が導電性バス323−1〜323−
6によってそれぞれ中央導電性バス323−10に接続
されているようなバス構成を示している。中央バス32
3−10は、プリント回路基板300上に導電性トレー
スを配置することによって形成される。導電性バス32
3−1〜323−6は、同様にプリント回路基板300
−ヒに導電性トレースを配置することによって形成され
る。一般にプリント回路基板300は、2つまたはそれ
以上の導電牲トレース層を有する多層プリント回路基板
である。
19の層上に形成されるべきバス32310を構成する
トレースと、第2層上に形成されるべき導電性バス32
3−1〜323−6からなるトレースとが必要である。
ースの選択されたトレースと323−10からなるトレ
ースとの間に、連結されるべき2個またはそれ以上のト
レースに電気的に接触する孔によって電気的接点が設け
られている。
−1〜323−6の連結が簡単化され、かつ共通の全体
的信号の連結速度が改善されるが、バス323−10を
使用するためのプロトコルを確立することが必要てある
。バスプロトコルは、プログラマブル連結チップ321
−1〜321−6によって当該分野に於で周知の方法で
取り扱われる。
ログラマブル連結チップ331−1〜331−7が、そ
れぞれ中央プログラマブル連結チップ331−4から延
出しまたはそれに向かうバス333−1〜33B−7に
よって連結されている。チップ331−4は、プログラ
マブル連結チップ331−1〜331−3、331−5
〜331−7を主としてまた独占的に連結するように構
戊されている。必要に応じて、かつピンがプログラマブ
ル連結チップ331−4に於で使用可能な場合には、同
様にプログラマブル連結チツプ331−4がプログラマ
ブルプリント回路基板300上の特にプログラマブル連
結チップ331−4に電気的に近接する領域内に装着さ
れた電子部品を連結する。
331−5〜331−7は、前記プログラマブル連結チ
ップに近接する領域内のプログラマブル回路基板300
上に装着された電子部品を連結し、かつ専らそれ自体を
PIC331−4を介して他のプログラマブル連結チツ
プ331に接続するための所定の数のピン(各バス33
1−1〜333−3、33B−5〜333−7に於ける
導電路の数に依存)を有する。第3D図に示される構造
の利点は、プログラマブル連結チップ331−4が他の
プログラマブル連結チップ331−1〜331−3、3
31−5〜331−7の相互間に於ける通信のためのプ
ロトコルを制御し、かつ近接していないプログラマブル
連結チップ間のランダムな相対的連結速度を改善するよ
うに機器構成し得ることである。
路基板400に物理的かつ電気的に接続するための多数
の異なる構造を有する本発明のプログラマブルプリント
回路基板400を示している。第4A図の左上側隅部に
於で、前記部品のパッケージ上のリードを前記プリント
回路基板の導電性部品孔(例えば図面に於ける部品孔4
02−1,1)に電気的に接続され、かつ物理的に保持
されるようにプリント回路基板のソケット内に電子部品
が挿入され得るようになっている。前記部品孔は、図示
されるように実行されるべき回路機能と無関係に或る形
式のプログラマブルプリント回路基板を使用し得るよう
に、標準的なグリッドのパターンに形成されている。
構成と称され、電子部品パッケージ上の導電性ピンをプ
リント回路基板400の部品孔402内に挿入し得るよ
うにし、かつ前記パッケージのピンを破損することなく
これらの部品孔402(例えば孔402−1.1)から
取り外すことができるようになっている。
プリント回路基板400にはんだ付けされる電子部品パ
ッケージを含むように構成されている。一般に、このよ
うな構成に於ても孔402−R,1のような部品孔が使
用され、かつ前記孔は前記基板に装着されるべき電子部
品パッケージのピン構戊に従って該基板に配置すること
ができる。従って、l列分の孔(列R−1)が図面の左
下隅部に示されるようにプリント回路基板400から削
除されている。電子部品をプリント回路基板にはんだ付
けすることの欠点は、電子部品が容易に取り外せないこ
とである。当然ながら、利点は構造的な一体性が高まり
、コストを低下させかつ信頼性が高くなることである。
の高い信頼性及び品質、並びに低コストを確保するため
に生産に一般に使用されている。
、前記プログラマブルプリント回路基板上に電子部品を
装着するためのはんだパッド構成からなる。第4C図に
示されるように、パッド402P−R,Cのような各パ
ッドは、第4C図に於けるリード407−R,Cのよう
な導電性リードによって、前記プログラマブルプリント
回路基板上のプログラマブル連結チップ405に接続さ
れた対応PIC孔(例えば第IB図の孔104R, C
)に接続するためにトレース(第4A図及び第4C図に
は図示されていないが、第IA図に示されるトレース1
0B−R,Cと同様のもの)が電気的に取り付けられる
前記プリント回路基板の部品孔(例えは第4C図に於け
る孔402−R,C)に接続される。前記はんだパッド
は、表面装着型素子のようなプログラマブルプリント回
路基板400に取り付けられるべき電子部品の接続構成
に従って該基板上に形成することができる。
である。重要なことは、前記ソケット式プリント回路基
板が当該分野で周知の型式の適応型ソケット407を使
用し得ることである。例えば、適当なソケットが米国マ
サシューセッツ州02703・アトルボロ・ペリーアベ
ニュー40に所在するオーガット・インクコネクション
・システムズ(Augat Interconnect
ion Systems )によって製造されており、
同社の1987年7月発行のエンジニアリング・デザイ
ン・ガイド(Engineering Design
Gu1de)の改訂版5.0の第7章に開示されている
。
央に配置された単一プログラマブル連結チップ505を
示している。電子部品506−1〜506−4がプログ
ラマブルプリント回路基板500上の様々な位置に取り
付けられ、かつ概略的に図示される導電性トレース50
3−1〜503−4によってプログラマブル連結チップ
505に連結されている。しかしながら、プログラマブ
ル連結チップ505は該チップからプリント回路基板5
00の縁部のポートまで延長する2個のバスを有する。
通じる各導電性トレース503の状態を試験するために
コンピュータのような外部供給源から試験信号をプログ
ラマブル連結チップ505の伝送するための試験ポート
508と、プログラマブル連結チップ505の構戊を制
御するためにコンピュータのような外部供給源から制御
信号がプログラマブル連結チップ505に伝送されるよ
うにするための制御ポート509とからなる。これら2
個のポート508,509は、PIC505を機器構成
する際、及びPPPCB500と取り付けられた電子部
品506−1〜506−4とP I C505とによっ
て表されるシステムの動作の際に、PIC505に接続
されている選択されたトレース上に適当な信号が存在す
ることを前記コンピュータが決定し得るように、同時に
動作させることができる。
トレースから別のトレースへの連結は、多数の異なるア
ーキテクチュアのいずれかに従って実行することができ
る。第6A図及び第6B図は、上述した工程に於いてプ
ログラマブル連結機能を実行するのに適した本発明によ
るプログラマブル連結チップ605を示している。
数のセル606−1.1〜606−S,Tを有する。こ
こで、Sはプログラマブル連結チップ605に於けるセ
ルの列の番号を表し、かつTは該チップ605に於ける
セルの行の番号を表す。各セルは導電性パツド607−
1.1〜607−M,Nのある位置すなわち配列を有す
る。ここで、Mは前記セルに於けるパ・ソドの列の番号
を表し、Nは該セルに於けるパッドの行の番号を表す。
連する導電性パッド607についてのみ詳細に記載し、
チップ605に於ける他の各セル606−s,p(ここ
で、Sは1≦S≦Sによって与えられる整数であり、か
つpは1≦p≦Pによって与えられる整数である)に関
連する導電性パッドが同一機能を有すると考える。
606−s,tの構成を示している。体6B図に於で、
横方向の導電性トラック6081〜608−J (こ
こで、Jは、プログラマブル連結チップ605上に形成
される横導電性トラ・ノクの最大数を表す整数である)
が示されている。更に、縦方向の導電性l・ラック60
9−1〜609一Kが示されている。ここでKは、プロ
グラマブル連粘チップ605上に形成される導電性トラ
・ンクの行の最大数を表す整数である。横導電性トラッ
ク608−1〜608−Jがプログラマブル連結チップ
605上の或るレベルの連結部に形成されているのに対
して、縦導電性トラック6091〜609−Kは前記チ
ップ605の第2レベルの連結部上に形成されている。
方法で形成されるので、これら連結部の形成方法につい
ては詳細な説門を省略する。
ル連結チップ605を横切る向きに異なる長さを有する
。第6A図及び第6B図の双方の左上隅部に示されるセ
ル606−1.1は、該セル606−1.1を基点とし
てそこから同じ列の他のセル606−1.2〜606−
1,Tのそれぞれに延長する複数の横方向の導電性リー
ド608を有する。同様に、セル606−1.1が、同
じ縦方向の行の或る他の各セル606−2.1〜606
−S,1に延長する複数の縦方向の導電性ノード609
を有する。
の各交差部分に例えはアンチヒューズ(antirus
e)のようなプログラマブル接続構造を有する。一般に
、アンチヒューズは、コンデンサの2個プレート間の導
電路を設けるべく選択電圧を印加することによって破壊
され得る誘電体を有する容量構造からなる。アンチヒュ
ーズは当該分野に於て周知であるので、詳細な説明は省
略する。
することができる。プログラマブル連結チップ605の
基板には、設計上の条件に従って選択された交差部分に
於けるアンチヒューズ素子のプログラムを可能にするべ
く選択されたトランジスタが形成されている。
〜609−Kが最低1個のセルを横切りかつ最大すべて
のセルを横切って延長するようにプログラマブル連結チ
ップ605上に形成されている。このように、複数の縦
リード609が、そのセルのみを横切って延長するよう
な長さから行の全セルを横切って延長するような長さま
で変化する様々な長さで各セルと交差している。
プログラマブル連結チップ605を横切って延長してい
る。同様に、或るセルを横切って延長する横リード60
8は、その長さが前記セルのみを横切るような長さから
全セルを横切るような長さまで様々に異なる。第6B図
には、半導体チップ605の説明を容易にするためにそ
の内部を削除して部分的に示すために破断線が含まれて
いる。しかしながら、いくつかの導電性リードは、半導
体材料の省略を示す破断線のためではなく、所定の位置
で導電性リードが停止することを示すために中断してい
る。短線618−1〜618−3がそれに直交する導電
性リードの末端に表示されて、前記導電性リードがそれ
らの点で終了することを示している。
プ605全体を横切って延長する1個の導電性セグメン
ト、または前記チップの部分を横切って延長する複数の
導電性セクメントで構戊することができる。同様に、縦
導電性リードは、プログラマブル連結チップ605をそ
の縦方向の全長に亘って横切るように延長する1個の導
電性リードから、前記チップの選択された部分を横切る
ようにそれぞれ延長する2個またはそれ以上の導電性セ
グメントまで様々に異なる。
長する導電性リードの特定の機器構成は、プログラマブ
ルプリント回路基板によって実行されるべき電気的機能
の分析に依存し、かつプログラマブル連結チップ605
に課される最も高い可能性がある型式のシステムの条件
を用いて選択される。この選択は、本発明の前記プログ
ラマブルプリント回路基板によって実行されるべき回路
機能の分析に依存し、従ってプログラマブル連結チップ
の実際の構成は、提案されている前記プログラマブルプ
リント回路基板の用途に照らして決定される。
1.1内のパッドAに接続されているリード609−1
に対応する所定のリードをセル606−1.1または或
る異なるセル内の異なるパッドに対応する所定のリード
に連結するために、適当な縦導体60つと適当な横導体
608との間に連結部が形成される。例えば、共にセル
606−1.1内にあるパッドAをパッドBに接続する
ために、縦リード609−1と横リード608−1との
交点を、これら2点間の誘電体を破壊しかつそれらの間
に導電路を形成するように前記回路内のこの交点に高電
圧を印加することによってプログラムする。更に、縦導
体609−4と横導体608−1との交点に同様に高電
圧を作用させてこれら2個のリード間の絶縁を破壊して
前記2リード間に追加の導電路を形成する。このように
して、パッドAが導1本609−1.608−1,60
9−4によってパッドBに接続される。パッドAを他の
いずれかのリードまたはパッドに接続しようとする場合
には、パッドBがその別のリードまたはパッドに接続さ
れることになる。しかしながら、このような接続がなさ
れるためには、前記回路と互換性を有しなければならな
い。
パッドCに、またはパッドAをパッドEに接続するため
に形成しなければならない特定の接続を示している。こ
れらのすべての接続がなされるためには、パッドB,D
,CSEがパッドAを介して互いに接続されることにな
る。
クスアレイを用いたプログラマブル連結チップ605を
示している。連結されるべきパッドの数が相当小さい(
例えば、100乃至300程度)場合には、第6C図の
構造が簡単かつ製造容易という利点を有する。第6C図
に示される構造は、各パッド(例えばパッドA)が導電
性トレース(例えば導電性リード625−A)によって
永久的に縦導電性リード(例えばリ一ド62つ−1)に
接続されているとLS−う点に於で、第6B図に示され
る構造より簡単である。更に、縦導電性リードが黒丸点
によって示される交点624−1によって横導電線62
8〜1に永久的に接続されている。
ード629によってアクセス可能な他のいずれかのパッ
ドにパッドAを接続しようとする場合には、前記回路を
例えばノード623−1のような正しいノードに電圧を
印加することによってプログラムして、例えば横リード
628−1及び横リード629−4のような工夫された
縦リード及び横リードとの間に導電路を形成することに
よってパッドAをパッドBに接続する。パッドBは導電
性トレース625−Hによって縦リード629−4に接
続されている。
の横リード628に永久的に接続されている点に注意す
べきである。これによって、1個のパッドを唯1個のプ
ログラム素子によって別のパッドに接続できるので、本
発明のプリント回路基板をプログラムするために必要な
連結が大幅に簡単化される。しかしながら、パッドの数
が多くなるにつれて、この特定の構造は、プログラマブ
ル連結チップ605に於けるスペースの利用という点に
於で比較的非効率的になる。必要なプロダラム素子の総
数は、パッドの個数の2乗に等しい。
6D図の構造を用いて(第1B図に示される孔104−
1.1のようなPIC孔に接続する)連結パッドAを(
同様のPIC孔104に接続する)パッドDに連結する
場合には、2個のプログラム素子をプログラムしなけれ
ばならない。
の交点に於ける素子は、縦リード639一(K−1)と
横リード638−1との交点に於ける素子の場合と同様
にプログラムしなければならない。しかしながら、第6
D図の構造に示されるように、パッドAまたはパッドD
のような各導電性パッドが、トレース635−Aのよう
な導電性トレースによって縦リード639に接続されて
いる。
下であるが、これは、各縦リードが直接には1個のパッ
ドにのみ接続されるのに対して、各横リードが2個のパ
ッドに接続されるからである。従って、第6D図に示さ
れる構造は、接続毎に1個のプログラム素子ではなく2
個のプログラム素子を犠牲にする代わりに第6C図に示
される構造よりもより大きな柔軟性を有する。プロクラ
ム素子の数はパッドの数の2乗の1/2である。
パッドまで)なるにつれて、この構造は、比較的非効率
的になる。
く形成された連結部を有する第6C図の単一クロスポイ
ント・スイッチ・マトリックスアレイを示している。こ
のようにするためには、横リードVl,lと横リードH
lとの交点を縦リードV4.{と横リードHlとの交点
と同様にプログラムする。即ち、2個の素子がパッド1
,1をパッド4,1に接続するようにプログラムされる
。パッド1,2をパッド4.4に接続するために、縦リ
ードV1,2と横リードH3との交点及び横り一ドH3
と縦リードV4,4との交点に於けるプログラム素子が
プログラムされる。縦リードと横リードとの交点が黒丸
点によって電気的に接続されているように示されていな
い第6E図では習慣的に、プログラマブル素子(しばし
ば小円で示される)が、例えそのような交点に小円が示
されていない場合でも存在することになっている。
ップ605のアーキテクチュアを示している。プログラ
マブル連結チップ605の内部605aは、第6A図乃
至第6E図に関して記載されるようなセル606と横ト
ラック608及び縦トラック609とを有する。内部6
05Aを取り巻く環状方形部分を形成する周辺領域60
5B内に、プログラムされるべき交点を形成する特定の
横トラック及び縦トラックを選択するためのシフトレジ
スタを有する制御・プログラム回路が配置されている。
は、試験ポートバス及び制御ポートバスのためのバッフ
ァ回路が設けられている。環状領域605Cが環状領域
605Bを囲繞し、かつ前記プログラマブル連結チップ
が試験モード、動作モードまたはプログラムモードにあ
るかどうかを決定するモード選択回路のような前記チッ
プの動作に重要な別の回路を有する。また、必要に応じ
て別の特別な回路が周辺領域605C内に配置される。
スタのみをプログラム回路の経路に用いてプログラム連
結チップ上の横導電性リードと縦導電性リードとのプロ
グラムするべき交点を選択するためのプログラムトラン
ジスタ及び回路を示している。第7B図に示される構造
を用いることによって、縦導電性リードと横導電性リー
ドとの間の誘電体を破壊してそれらの間に十分に低い抵
抗を有する連粘部を形成するために必要な数百ミリアン
ペア乃至数アンペアの範囲にプログラム電流を到達させ
ることができる。例えば、縦導電性トラックVtと横導
電性トラックH1の交点をプログラムするために、トラ
ンジスタQi,Q2が設けられている。トランジスタQ
lは、そのケー1・が電圧供給源VGPIに接続され、
かつトランジスタQ2はそのゲートが電圧供給源HGP
Iに接続されている。トランジスタQ{はそのソースが
縦導電性トラックVlに接続されているのに対して、ド
レインが導電性リードVDPLに接続されている。トラ
ンジスタQ2はそのソースが横りードH{に接続され、
かつドレインが導電性リードHDP’lに接続されてい
る。
めに、VGPIを用いてトランジスタQ1のゲートを高
電圧VGI+にし、トランジスタQ3のような他のトラ
ンジスタのゲートを0ボルトに維持し、かつトランジス
タQl上のドレイン電圧VDPIをvPPにする。しか
しながら、トランジスタQ4のゲート電圧は、HGPI
が高電圧となって1・ランジスタQ2をオン状態にする
ので、高くなる。しかしながら、トランジスタQ2のド
レインは、HDPIを0に駆動することによって0ボル
トになり、かつトランジスタQ4のドレインに印加され
るHDP2は0またはVPP/2(この電圧はV2とH
2との交点のプログラム素子をプログラムしないように
選択される)になる。
る。リードVGPIに印加される電圧VGI+は、VP
Pよりトランジスタの閾値電圧だけ大きく、約18乃至
53ボルトである。各トランジスタQ1〜Q4が高電圧
下で動作するので、これらのトランジスタの閾値電圧は
約3ボルトにされている。
iの交点に於ける前記プログラム素子のみが完全なプロ
グラム電圧VPPを受けて破壊することになる。
バッファに印加される制御信号に従っていずれかの方向
に到来する信号を増幅し得る双方向性増幅回路を示して
いる。即ち、第7A図に示されるように、PIC705
上の各パッドが第7C図に示される特別の機能試験線に
接続され、かつ符号Eを付した端子に印加される高レベ
ル許可信号と共に萌記出力バツファ上の符号Sを付した
リードに印加される高レベル信号を介して前記出カバッ
ファをON状態にすることによって、前記特別機能試験
線を前記試験ポートに接続することができる。符号Sを
付した前記リード上の高レベル信号を前記出力バッファ
に印加すると同時に、低レベル信号が符号Sを付した前
記入カバッファnを前記リードに印加され、それによっ
て該入力バッファをオフ状態にする。端子S,Sに印加
された逆極性信号によって、前記入カバッファがオン状
態にされかつ前記出力バッファがオフ状態にされて、前
記試験ポートからの信号を前記パッドに印加できるよう
になる。S信号及びE信号は、第7A図の環状領域60
5B内の周辺回路に転送されて、前記PIC上の前記パ
ッド及び前記FPPCB上の電子部品の前記リードを選
択して前記試験ポートに接続する。
うなプログラム連結チップをプリント回路基板100に
取り付けるための構造を示している。第8A図には、前
記PIC孔(第IB図に示される孔104−1.1〜1
04−R,Cに対応する)の上方に分解図示される金属
バンプ接点を有するパッドを含むプログラム連結チップ
が示されている。加圧されると水平方向ではなく垂直方
向に伝動する弾性材料からなる緩衝媒体が、図示される
ようにプログラム連結チップと前記PIC孔との間に配
置されている。また、前記緩衝媒体は当該分野に於で周
知の聖武のボタンスプリング(button spr
Ing)を用いた支持体とすることができる。この媒体
は、その表面の平面度及び温度係数が異なる前記PIC
の表面とFFPPCBとの間に於ける良好な緩衝体であ
る。プログラマブル連結チップをプログラマブルプリン
ト回路基板に取り付けるために使用される特定の構造は
、プログラマブルプリント回路基板及びプログラマブル
連結チップの組合わせを用いた特定のシステムに関する
設計条件及びコストに従属する。
プログラマブル連結チ・ンプを直接に第1A図に於ける
基板100のようなプログラマブルプリント回路基板に
取り付けるための別の構造を示している。第8B図に於
で、前記プログラマブル連結チップはその一方の表面上
に導電性パッドが形成されて、前記チップ上の導電性素
子と二・ソケル基層の上にメッキされた鉛、錫のような
はんだからなる金属バンプ接点との間のインタフェース
として機能する。別の実施例では、バンプ接点全体がイ
ンジウムで形成されている。バンプ接点に強度を与える
ようにニッケルが使用される。前記プログラマブルプリ
ント回路基板は、その前記プログラマブル連結チップが
取り付けられるべき表面にバンプ接点が形成されるよう
に、はんだが前記PIC孔に形成されている。第IB図
に於ける孔104−r,cのような前記PIC孔は、一
般に銅が25.4ミクロン(1ミル)のような選択され
た厚さでメッキされている。
プが前記はんだに圧接されかつその結合状態で加熱され
ると、前記金属バンプ接点との固定接点を形成する。2
つの材料が湿潤しかつ1個となって前記プログラマブル
連結チ・ソプをプログラマブルプリント回路基板に強固
に固定しかつ電気的に接続する。前記はんだバンプ接点
については当該分野に於で周知であるので、この構造に
ついて詳細な説明は省略する。
連結チップを第IA図に於ける基板100のようなプロ
グラマブルプリント回路基板に直接取り付けるために別
の構造を使用することができる。そのような構造には、
前記PICの前記プログラマブルプリント回路基板への
取付け及びPICJ=の前記パッドの前記PIC孔への
ワイヤボンディングが含まれる。電子部品をプリント回
路基板に取り付けるための当該分野で公知のあらゆる他
の構造を本発明に使用できるが、上述の説明ではそのよ
うな目的を有する構造を実施例を用0て例示したにすぎ
ない。
ク゛ラマブル集積回路を使用することなくその上に形成
された亀子部品を連結するための導電性トレースを含む
第1部分と、少くともその上に形成された電子部品を連
結するための少くとも1個のプログラマブル集積回路を
含む第2部分とからなる。前記プリント回路基板の前記
第2部分上に形成された電子部品は、或る場合には、導
電性トレースによって前記プリント回路基板の前記第1
部分上に形成された電子回路に連結される。
板の前記第2部分上に形成された電子部品を連結するた
めに前5記プリント回路基板の前記第1部分から少なく
とも1個のプログラマブル集積回路まで続き、それによ
って前記プリント回路基板の前記第2部分を該プリント
回路基板の前記第1部分と電気的に接続することができ
る。
・プリント回路基板(PPPCB)によって、容易にか
つ経済的に製造される標準的なプリント回路基板の機器
構成を提供することによって、複雑な電子システムの開
発に関連するコストが低減される。本発明によれば、本
発明の標準プログラマブルプリント回路基板を使用する
電子システムを設計する場合に、コンピュータ援助設計
ソフトウエアを用いて、プログラマブルプリント回路基
板上に於ける電子部品の最適配置を決定し、かつ本発明
のプログラマブル連結チップの機器構成を決定して、所
望の電子システムが得られるように電子部品を適当に連
結することができる。
を対応するPIC孔104−r,c(第IB図に示す)
に接続するl・レース103−r, cのようなトレ
ースからなる複数の層を含む本発川のプログラマブルプ
リント回路基板を示す部分破断斜視図である。 第IB図は、本発明のプログラマブル連結チップ105
上のピンまたは電気的接点にトレース103−r.cの
ようなトレースを接続するための孔104−r,cのよ
うなPIC孔を含むプログラマブル連結チップ105の
下側にある第1A図のプログラマブルプリント回路基板
100の部分を示す部分破断斜視図である。 第2A図乃至第2D図は、それぞれプログラマブル連結
チップ105の下側の各部品孔102を対応するPIC
孔104に連結するためにトレース103−1.1〜1
03−1.3のような複数の導電性トレースをそれぞれ
に有する導電性バス103を概略的に示すと共に、前記
プリント回路基板上に配列された多数の部品孔102−
1.1〜102−R,C (図示せず)と共に本発明の
プログラマブル連結チップ105を用いたプリント回路
基板105を概略的に示す平面図である。 第3A図乃至第3D図は、それぞれ本発明に使用するの
に適した異なる数の全体的な連結アーキテクチュアを示
す平面図である。 第4A図及び第4B図は、それぞれ所望の電子的機能が
得られるように選択された方法で前記プリント回路基板
400上に配置されるべき電子部品を連結するべく前記
プログラマブルプリント回路基板上に配置されたプログ
ラマブル連結チップ405と共に本発明に従って構成さ
れたプログラマブルプリント回路基板400を示す平面
図及び側面図である。 第5図は、プログラマブルプリント回路基板500上の
各トレースの状態を試験するための試験ポートと、プリ
ント回路基板500上に配置された電子部品506−1
〜506−4を所望の方法で連結するべくプログラマブ
ル連結チップ505を構成するために制御ポートとを有
する本発明のプログラマブルプリント回路基板500を
示す平面図である。 第6 A図は、本発明のプログラマブルプリント回路基
板を実行する際に使用するのに適したプログラマブル連
結チップ605を実行するための構造を示す斜視図であ
る。 第6B図乃至第6E図は、それぞれ第6A図の構造と同
様の構造を示す平面図である。 第7A図は、プログラマブル連結チップ605のアーキ
テクチュアを示す平而図である。 第7B図は、プログラマブル連結チップ605上に形成
された2個の導電性リードの交点をプログラムするため
の構造を示す平面図である。 第7C図は、本発明のプログラマブル連結チップ605
に関連して使用される試験ポートとの信号の受渡しを制
御するための双方向性回路を示す回路図である。 第8A図は、本発明のプログラマブルプリント回路基板
に電子部品パッケージ及び/またはプログラマブル連結
チップを含むパッケージを接続するための構造を示す概
略斜視図である。 第8B図は、第8A図と異なる構造を示す断面図である
。 100・・・プログラマブルプリント回路基板、101
−1〜101−4・・・絶縁材料層、102−1.1〜
102−R,C・・・部品孔、103、103一1.1
〜103−r,c− トレース、104、104−1
.1〜104−R,C・・・PIC孔、105・・・プ
ログラマブル連結チップ、300・・・PPCB、30
1−1〜301−7・・・プログラマブル連結チップ、
303−1〜303−8・・・バス、311−1〜31
1−4・・・プログラマブル連結チップ、313−1〜
3 1 3−6・・・導電性バス、3211〜321−
6・・・プログラマブル連結チップ、323−1〜32
3−6・・・バス、32B−10・・・中央バス、33
1−1〜331−7・・・プログラマブル連結チップ、
33:3−1〜333−7・・・プログラマブル連結チ
ップ、400・・・プログラマブルプリント回路基板、
402、402−1.1〜402’−R,C・・・部品
孔、402P−R.C・・・パッド、405・・・プロ
グラマブル連結チップ、407・・・適応型ソケット、
407−R,C・・・リード、500・・・プログラマ
ブルプリント回路基板、503、503−1〜503−
4・・・トレース、505・・・プログラマブル連粘チ
ップ、506−1〜506−4・・・電子部品、508
・・・試,験ポート、509・・・制御ポート、605
・・・プログラマブル連結チップ、606−1.1〜6
06−s,t・・・セル、6071,1〜607−M,
N・・・パッド、608−1〜608−J・・・トラッ
ク、609−1〜609−K・・・縦トラック、618
−1〜618−3・・・短線、623−1・・・ノード
、624−1・・・交点、625A.625−B・・・
リード、628−1〜6286・・・横線、629−1
〜629−K・・・縦リード、635−A・・・トレー
ス、638−1〜638−J・・・横リード、639−
1〜639−K・・・縦リード、6 0 5 A−・・
内部、6 0 5 B ・・・周辺領域、605C・・
・環状領域。
Claims (1)
- 【特許請求の範囲】 (1)電子部品を受けるための複数の部品接点を有し、
かつ複数の導電性トレースを形成したプリント回路基板
であって、 前記各トレースが対応する1個の前記部品接点に電気的
に接続されており、かつ 少なくとも1個の集積回路が前記プリント回路基板の選
択された部分に装着され、前記集積回路が複数の導電性
リードを有し、前記各導電性リードが前記プリント回路
基板上に形成されている対応する1個の前記導電性トレ
ースに電気的に接続されることによって、前記各部品接
点と前記集積回路上の対応する導電性リードとの間に導
電路を形成しており、前記集積回路が、前記プリント回
路基板に接続されるべき前記電子部品によつて所望の電
気的機能を達成するように前記プリント回路基板上の選
択された導電性トレースを連結するようにユーザによっ
て機器構成可能であることを特徴とするプリント回路基
板。 (2)2つ以上の導電性トレースの層を有することを特
徴とする第1請求項に記載のプリント回路基板。 (3)前記部品接点の少なくとも1部分が、それぞれ前
記電子部品の導電性リードを受けるために適当な前記プ
リント回路基板上の複数の孔からなることを特徴とする
第1請求項に記載のプリント回路基板。 (4)前記各孔の内面が導電性材料でメッキされている
ことを特徴とする第3請求項に記載のプリント回路基板
。 (5)前記各孔の内面の前記導電性材料が、対応する1
個の前記導電性トレースに電気的に接続されていること
を特徴とする第4請求項に記載のプリント回路基板。 (6)それぞれ前記コンポーネント接点から選択された
対応する部品接点と接触する少なくとも2個の電気的リ
ードを有する多数の電子部品が装着されていることを特
徴とする第1請求項に記載のプリント回路基板。 (7)前記集積回路チップが1個の集積回路チップから
なることを特徴とする第6請求項に記載のプリント回路
基板。 (8)少なくともいくつかの前記部品接点が、前記プリ
ント回路基板上に形成された対応する1個の前記導電性
トレースにそれぞれ接続されているパッドからなること
を特徴とする第1請求項に記載のプリント回路基板。 (9)前記各パッドが導電性リードを介して前記プリン
ト回路基板に貫設された孔に接続され、前記孔がその内
面を導電性材料でメッキされ、かつ前記プリント回路基
板上に形成された対応する1個の前記導電性トレースに
電気的に接触していることを特徴とする第8請求項に記
載のプリント回路基板。 (10)プログラマブル集積回路を用いることなくその
上に形成された電子部品を連結するための導電性トレー
スを有する第1部分と、 少なくともその上に形成された電子部品を連結するため
の少なくとも1個のプログラマブル集積回路を有する第
2部分とを備えることを特徴とする第1請求項に記載の
プリント回路基板。 (11)装着されるべき電子部品のリードを受けるため
に形成された多数の第1電気的接点を有するプリント回
路基板であって、 選択された前記第1電気的接点を連結する際に使用する
ために前記プリント回路基板上に装着されるべき少なく
とも1個の集積回路チップからなる少なくとも1個のパ
ッケージ上のリードを受けるために前記プリント回路基
板の選択領域内に形成された対応する多数の第2電気的
接点と、前記プリント回路基板上に形成され、それぞれ
に1個の前記第1電気的接点を対応する前記第2電気的
接点に連結する導電性トレースとを備えることを特徴と
するプリント回路基板。 (12)選択された前記導電性トレースを連結すること
によって前記プリント回路基板に装着されるべき前記電
子部品を選択された電気回路に形成するためのプログラ
マブル回路からなる少なくとも1個の集積回路が装着さ
れていることを特徴とする第11請求項に記載のプリン
ト回路基板。(13)前記導電性トレース上の信号の状
態を決定するために前記プログラマブル集積回路の状態
を試験するための手段を更に備えることを特徴とする第
12請求項に記載のプリント回路基板。(14)前記集
積回路の機器構成を制御して前記プリント回路基板上に
形成された前記導電性トレースの連結を制御するために
前記集積回路に制御信号を送るための手段を更に備える
ことを特徴とする第13請求項に記載のプリント回路基
板。(15)選択された前記プリント回路基板上の前記
導電性トレースを連結するために少なくとも1個のプロ
グラマブル集積回路が装着されていることを特徴とする
第14請求項に記載のプリント回路基板。 (16)プログラマブル集積回路を用いることなくその
上に形成された電子部品を連結するための導電性トレー
スを有する第1部分と、 少なくともその上に形成された電子部品を連結するため
の少なくとも1個のプログラマブル集積回路を有する第
2部分とを備えることを特徴とする第15請求項に記載
のプリント回路基板。(17)電子部品のリードを受け
るための多数の部品孔を有するプリント回路基板であっ
て、1個または2個以上のプログラマブル連結チップ(
PIC)の1個または2個以上のパッケージのリードを
受けるための対応する多数のPIC孔と、 1個の前記部品孔を1個の前記PIC孔に接続する導電
性トレースからなる1つまたは2つ以上の層とを備える
ことを特徴とするプリント回路基板。 (18)プログラマブル集積回路を用いることなくその
上に形成された電子部品を連結するための導電性トレー
スを有する第1部分と、 少なくともその上に形成された電子部品を連結するため
の少なくとも1個のプログラマブル集積回路を有する第
2部分とを備えることを特徴とする第17請求項に記載
のプリント回路基板。(19)プリント回路基板上に電
子システムを機器構成する方法であって、 前記プリント回路基板上に装着されるべき電子部品のリ
ードを受けるための複数の部品接点と、選択された前記
電子部品と導電性トレースとを連結する際に使用するた
めの1個または2個以上のプログラマブル連結チップ(
PIC)のリードを受けるための対応する複数のPIC
接点とを有し、前記各導電性トレースによって1個の前
記部品接点と1個の前記PIC接点とが接続されるよう
になつている前記プログラマブルプリント回路基板のコ
ンピュータモデルを創成する過程と、 前記部品接点上の選択された前記電子部品の配置及び配
線をシミュレートする過程と、 前記PICによって連結された前記電子部品からなる前
記電子システムの電気的性能をシミュレートする過程と
、 前記PICを機器構成することによって前記電子部品を
所望の形態に連結する過程と、 そのように連結された前記電子部品に基づく前記電子シ
ステムをシミュレートしかつ/または試験することによ
って該電子システムの性能及び特性を決定する過程と、 所望の特性及び機能を有する電子システムが得られるま
で、前記シミュレーションまたは試験の結果によって示
唆されるように前記電子部品のハイツを変化させて上記
各過程を繰り返し行う過程とからなることを特徴とする
電子システムの機器構成方法。 (20)プリント回路基板上に形成された電子部品を連
結する際に使用するためのプログラマブル連結チップで
あって、 前記チップの表面を横切る第1方向に形成された第1組
の導電性リードを有し、前記各導電性リードが1個また
は2個以上の導電性セグメントからなり、選択された前
記セグメントの部分が前記チップ表面上のパッドに接続
され、かつ前記各パッドが前記プリント回路基板上の対
応する接点と接触するようになっており、 前記チップ上に前記第1方向と平行でない第2方向に形
成された第2組の導電性リードを有し、前記第2組の前
記各導電性リードが1個または2個以上の導電性セグメ
ントからなり、かつ 前記第1組の選択された前記導電性リードを前記第2組
の1個または2個以上の前記導電性リードに電気的に連
結するための手段を有することを特徴とするプログラマ
ブル連結チップ。 (21)複数の能動的、トランジスタと、 前記第1組及び第2組の導電性リードの選択された前記
セグメントを前記プログラマブル連結チップの基板内の
プログラマブルトランジスタに電気的に連結するための
手段と、 選択された前記プログラマブルトランジスタをオン状態
にして前記プリント回路基板上の選択された前記接点間
を所望通りに連結するように前記プログラマブルトラン
ジスタをプログラムするための手段とを更に備えること
を特徴とする第20請求項に記載のプログラマブル連結
チップ。(22)プログラマブルトランジスタの前記電
気的連結手段が複数の連結構造からなり、かつ前記各連
結構造が、 前記第1組の導電性リードの前記導電性セグメントの部
分からなる第1導電層と、 前記第2組の導電性リードの前記導電性セグメントの部
分からなる第2導電層と、 前記第1導電性リードと前記第2導電性リードとの間に
形成され、選択された電圧を印加することによって導電
可能にすることができ、それによって前記第1組の導電
性リードの前記導電性セグメントから前記第2組の導電
性リードの前記導電性セグメントまでの導電路を形成す
る誘電体とからなることを特徴とする第20請求項に記
載のプログラマブル連結チップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/410,194 US5377124A (en) | 1989-09-20 | 1989-09-20 | Field programmable printed circuit board |
US410,194 | 1989-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03171573A true JPH03171573A (ja) | 1991-07-25 |
JP3118455B2 JP3118455B2 (ja) | 2000-12-18 |
Family
ID=23623660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02249920A Expired - Lifetime JP3118455B2 (ja) | 1989-09-20 | 1990-09-19 | プリント回路基板とプリント回路基板上の電子システムの機器構成方法とプログラマブル連結チップ |
Country Status (4)
Country | Link |
---|---|
US (6) | US5377124A (ja) |
EP (2) | EP0419232B1 (ja) |
JP (1) | JP3118455B2 (ja) |
DE (2) | DE69033582T4 (ja) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
US5377124A (en) * | 1989-09-20 | 1994-12-27 | Aptix Corporation | Field programmable printed circuit board |
US5621650A (en) * | 1989-10-30 | 1997-04-15 | Advanced Micro Devices, Inc. | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses |
EP0518701A3 (en) * | 1991-06-14 | 1993-04-21 | Aptix Corporation | Field programmable circuit module |
US5508938A (en) * | 1992-08-13 | 1996-04-16 | Fujitsu Limited | Special interconnect layer employing offset trace layout for advanced multi-chip module packages |
US5432708A (en) * | 1992-10-08 | 1995-07-11 | Aptix Corporation | Multichip module integrated circuit device having maximum input/output capability |
US5566080A (en) * | 1993-09-07 | 1996-10-15 | Fujitsu Limited | Method and apparatus for designing semiconductor device |
US5559997A (en) * | 1993-10-04 | 1996-09-24 | Matsushita Electric Industrial Co., Ltd. | System and method for designing a printed-circuit board |
US5808351A (en) | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
US5917229A (en) | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
US5834824A (en) | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
US5537108A (en) | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
US5726482A (en) | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
US5680583A (en) | 1994-02-16 | 1997-10-21 | Arkos Design, Inc. | Method and apparatus for a trace buffer in an emulation system |
US5424655A (en) | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5962815A (en) | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
US5905383A (en) * | 1995-08-29 | 1999-05-18 | Tektronix, Inc. | Multi-chip module development substrate |
US5906042A (en) | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
US5767575A (en) | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
US6570404B1 (en) | 1996-03-29 | 2003-05-27 | Altera Corporation | High-performance programmable logic architecture |
US5872338A (en) | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
US5841967A (en) | 1996-10-17 | 1998-11-24 | Quickturn Design Systems, Inc. | Method and apparatus for design verification using emulation and simulation |
JPH10126014A (ja) * | 1996-10-23 | 1998-05-15 | Sony Corp | 回路基板 |
KR19980039110A (ko) * | 1996-11-27 | 1998-08-17 | 배순훈 | 다중배열 프린트기판의 자삽경로 작성장치와 그 작성방법 |
US6286093B1 (en) | 1996-12-10 | 2001-09-04 | Logic Express Systems, Inc. | Multi-bus programmable interconnect architecture |
US5821776A (en) * | 1997-01-31 | 1998-10-13 | Actel Corporation | Field programmable gate array with mask programmed analog function circuits |
US5959466A (en) | 1997-01-31 | 1999-09-28 | Actel Corporation | Field programmable gate array with mask programmed input and output buffers |
US6150837A (en) * | 1997-02-28 | 2000-11-21 | Actel Corporation | Enhanced field programmable gate array |
US5952833A (en) * | 1997-03-07 | 1999-09-14 | Micron Technology, Inc. | Programmable voltage divider and method for testing the impedance of a programmable element |
US6389379B1 (en) | 1997-05-02 | 2002-05-14 | Axis Systems, Inc. | Converification system and method |
US6026230A (en) * | 1997-05-02 | 2000-02-15 | Axis Systems, Inc. | Memory simulation system and method |
US6134516A (en) * | 1997-05-02 | 2000-10-17 | Axis Systems, Inc. | Simulation server system and method |
US6321366B1 (en) | 1997-05-02 | 2001-11-20 | Axis Systems, Inc. | Timing-insensitive glitch-free logic system and method |
US6009256A (en) * | 1997-05-02 | 1999-12-28 | Axis Systems, Inc. | Simulation/emulation system and method |
US6421251B1 (en) | 1997-05-02 | 2002-07-16 | Axis Systems Inc | Array board interconnect system and method |
US5903744A (en) * | 1997-05-15 | 1999-05-11 | Logic Express System, Inc. | Logic emulator using a disposable wire-wrap interconnect board with an FPGA emulation board |
US5943490A (en) * | 1997-05-30 | 1999-08-24 | Quickturn Design Systems, Inc. | Distributed logic analyzer for use in a hardware logic emulation system |
US5960191A (en) | 1997-05-30 | 1999-09-28 | Quickturn Design Systems, Inc. | Emulation system with time-multiplexed interconnect |
US5970240A (en) | 1997-06-25 | 1999-10-19 | Quickturn Design Systems, Inc. | Method and apparatus for configurable memory emulation |
US6289494B1 (en) | 1997-11-12 | 2001-09-11 | Quickturn Design Systems, Inc. | Optimized emulation and prototyping architecture |
US6038336A (en) * | 1997-12-04 | 2000-03-14 | Daewoo Electronics Co., Ltd. | PCB testing circuit for an automatic inserting apparatus and a testing method therefor |
JP2001511954A (ja) * | 1997-12-05 | 2001-08-14 | ダエウー エレクトロニクス カンパニー リミテッド | 自動挿入経路訂正方法及びその装置 |
US6034427A (en) | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
US6525526B1 (en) * | 1998-02-18 | 2003-02-25 | Luther & Maelzer Gmbh | Method and device for testing printed circuit boards |
GB2337346B (en) * | 1998-05-15 | 2001-04-11 | Lsi Logic Corp | Integrated circuit routing |
US6754485B1 (en) * | 1998-12-23 | 2004-06-22 | American Calcar Inc. | Technique for effectively providing maintenance and information to vehicles |
US6229227B1 (en) * | 1998-12-28 | 2001-05-08 | Kawasaki Steel Corporation | Programmable-value on-chip passive components for integrated circuit (IC) chips, and systems utilizing same |
US6820046B1 (en) * | 1999-01-19 | 2004-11-16 | Texas Instruments Incorporated | System for electrically modeling an electronic structure and method of operation |
US6604230B1 (en) | 1999-02-09 | 2003-08-05 | The Governing Counsel Of The University Of Toronto | Multi-logic device systems having partial crossbar and direct interconnection architectures |
US6380729B1 (en) * | 1999-02-16 | 2002-04-30 | Alien Technology Corporation | Testing integrated circuit dice |
US6272451B1 (en) * | 1999-07-16 | 2001-08-07 | Atmel Corporation | Software tool to allow field programmable system level devices |
DE19945405C2 (de) * | 1999-09-22 | 2001-09-27 | Texas Instruments Deutschland | Verfahren zum Herstellen einer integrierten Schaltung mit Schaltungsmodulen und Bus-Leitungssystem |
US6697957B1 (en) | 2000-05-11 | 2004-02-24 | Quickturn Design Systems, Inc. | Emulation circuit with a hold time algorithm, logic analyzer and shadow memory |
US7725860B1 (en) * | 2000-06-19 | 2010-05-25 | Herman Kwong | Contact mapping using channel routing |
JP4022040B2 (ja) * | 2000-10-05 | 2007-12-12 | 松下電器産業株式会社 | 半導体デバイス |
DE10116406A1 (de) * | 2001-04-02 | 2002-10-17 | Power One Ag Uster | Vorrichtung zum Herstellen und Testen von Elektronik-Baugruppen |
US6528735B1 (en) | 2001-09-07 | 2003-03-04 | International Business Machines Corporation | Substrate design of a chip using a generic substrate design |
US20030058604A1 (en) * | 2001-09-13 | 2003-03-27 | Canagasaby Karthisha S. | Method and apparatus to emulate external IO interconnection |
US6762489B2 (en) * | 2001-11-20 | 2004-07-13 | International Business Machines Corporation | Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules |
US6740821B1 (en) | 2002-03-01 | 2004-05-25 | Micron Technology, Inc. | Selectively configurable circuit board |
US6753482B1 (en) * | 2002-05-06 | 2004-06-22 | Micron Technology, Inc. | Semiconductor component with adjustment circuitry |
US6992503B2 (en) | 2002-07-08 | 2006-01-31 | Viciciv Technology | Programmable devices with convertibility to customizable devices |
US7112994B2 (en) | 2002-07-08 | 2006-09-26 | Viciciv Technology | Three dimensional integrated circuits |
US8643162B2 (en) | 2007-11-19 | 2014-02-04 | Raminda Udaya Madurawe | Pads and pin-outs in three dimensional integrated circuits |
US6922049B2 (en) * | 2003-02-04 | 2005-07-26 | Mitac International Corp. | Testing method for a printed circuit board formed with conductive traces for high-frequency differential signal transmission |
GB0304440D0 (en) * | 2003-02-27 | 2003-04-02 | Pace Micro Tech Plc | Printed circuit board and method of use thereof |
US6911730B1 (en) | 2003-03-03 | 2005-06-28 | Xilinx, Inc. | Multi-chip module including embedded transistors within the substrate |
US7271581B2 (en) * | 2003-04-02 | 2007-09-18 | Micron Technology, Inc. | Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device |
US6908314B2 (en) * | 2003-07-15 | 2005-06-21 | Alcatel | Tailored interconnect module |
US7095253B1 (en) | 2003-07-21 | 2006-08-22 | Xilinx, Inc. | Programmable multi-chip module |
US7030651B2 (en) | 2003-12-04 | 2006-04-18 | Viciciv Technology | Programmable structured arrays |
US7353491B2 (en) * | 2004-05-28 | 2008-04-01 | Peter Pius Gutberlet | Optimization of memory accesses in a circuit design |
US7606697B2 (en) * | 2004-06-01 | 2009-10-20 | Quickturn Design Systems, Inc. | System and method for resolving artifacts in differential signals |
US7721036B2 (en) * | 2004-06-01 | 2010-05-18 | Quickturn Design Systems Inc. | System and method for providing flexible signal routing and timing |
US7440866B2 (en) * | 2004-06-01 | 2008-10-21 | Quickturn Design Systems Inc. | System and method for validating an input/output voltage of a target system |
US7640155B2 (en) * | 2004-06-01 | 2009-12-29 | Quickturn Design Systems, Inc. | Extensible memory architecture and communication protocol for supporting multiple devices in low-bandwidth, asynchronous applications |
US7721238B2 (en) * | 2004-09-22 | 2010-05-18 | Digi International Inc. | Method and apparatus for configurable printed circuit board circuit layout pattern |
US7689960B2 (en) * | 2006-01-25 | 2010-03-30 | Easic Corporation | Programmable via modeling |
US8124429B2 (en) * | 2006-12-15 | 2012-02-28 | Richard Norman | Reprogrammable circuit board with alignment-insensitive support for multiple component contact types |
US7982468B2 (en) * | 2008-03-13 | 2011-07-19 | Oracle America, Inc. | Apparatus and method for testing electrical interconnects with switches |
JP5758584B2 (ja) * | 2010-03-18 | 2015-08-05 | 本田技研工業株式会社 | ジャンクションボックス |
US8959010B1 (en) | 2011-12-08 | 2015-02-17 | Cadence Design Systems, Inc. | Emulation system with improved reliability of interconnect and a method for programming such interconnect |
US8743735B1 (en) | 2012-01-18 | 2014-06-03 | Cadence Design Systems, Inc. | Emulation system for verifying a network device |
US8595683B1 (en) | 2012-04-12 | 2013-11-26 | Cadence Design Systems, Inc. | Generating user clocks for a prototyping environment |
Family Cites Families (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3849872A (en) * | 1972-10-24 | 1974-11-26 | Ibm | Contacting integrated circuit chip terminal through the wafer kerf |
US3867759A (en) * | 1973-06-13 | 1975-02-25 | Us Air Force | Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package |
JPS5267532A (en) * | 1975-12-03 | 1977-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory unit |
US4107146A (en) * | 1977-02-14 | 1978-08-15 | Armstrong Cork Company | Curable aryloxyphosphazene polymers |
US4124899A (en) * | 1977-05-23 | 1978-11-07 | Monolithic Memories, Inc. | Programmable array logic circuit |
US4183460A (en) * | 1977-12-23 | 1980-01-15 | Burroughs Corporation | In-situ test and diagnostic circuitry and method for CML chips |
US4241307A (en) * | 1978-08-18 | 1980-12-23 | International Business Machines Corporation | Module interconnection testing scheme |
US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
DE3036869C2 (de) * | 1979-10-01 | 1985-09-05 | Hitachi, Ltd., Tokio/Tokyo | Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren |
US4354228A (en) * | 1979-12-20 | 1982-10-12 | International Business Machines Corporation | Flexible processor on a single semiconductor substrate using a plurality of arrays |
US4327355A (en) * | 1980-06-23 | 1982-04-27 | Burroughs Corporation | Digital device with interconnect matrix |
US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
US4467400A (en) * | 1981-01-16 | 1984-08-21 | Burroughs Corporation | Wafer scale integrated circuit |
US4458297A (en) * | 1981-01-16 | 1984-07-03 | Mosaic Systems, Inc. | Universal interconnection substrate |
US4486705A (en) * | 1981-01-16 | 1984-12-04 | Burroughs Corporation | Method of testing networks on a wafer having grounding points on its periphery |
US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4458197A (en) * | 1981-09-08 | 1984-07-03 | The Boeing Company | Apparatus and method for automatically testing a multiple node electrical circuit |
US4433331A (en) * | 1981-12-14 | 1984-02-21 | Bell Telephone Laboratories, Incorporated | Programmable logic array interconnection matrix |
US4509008A (en) * | 1982-04-20 | 1985-04-02 | International Business Machines Corporation | Method of concurrently testing each of a plurality of interconnected integrated circuit chips |
JPS59161839A (ja) * | 1983-03-07 | 1984-09-12 | Ricoh Co Ltd | 配線アレイチツプ |
US4649413A (en) * | 1983-08-29 | 1987-03-10 | Texas Instruments Incorporated | MOS integrated circuit having a metal programmable matrix |
JPS6050940A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 半導体集積回路 |
US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
US4578773A (en) * | 1983-09-27 | 1986-03-25 | Four-Phase Systems, Inc. | Circuit board status detection system |
US4703436A (en) * | 1984-02-01 | 1987-10-27 | Inova Microelectronics Corporation | Wafer level integration technique |
WO1985003804A1 (en) * | 1984-02-21 | 1985-08-29 | Mosaic Systems, Inc. | Wafer scale package system and header and method of manufacture thereof |
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4779340A (en) * | 1984-03-26 | 1988-10-25 | Axonix Corporation | Programmable electronic interconnect system and method of making |
DK291184D0 (da) * | 1984-06-13 | 1984-06-13 | Boeegh Petersen Allan | Fremgangsmaade og indretning til test af kredsloebsplader |
FR2567709B1 (fr) * | 1984-07-11 | 1990-11-09 | Nec Corp | Ensemble a paillette comprenant un substrat de cablage multi-couche |
US4638246A (en) * | 1984-09-21 | 1987-01-20 | Gte Laboratories Incorporated | Integrated circuit input-output diagnostic system |
US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
JPH073838B2 (ja) * | 1985-02-28 | 1995-01-18 | 株式会社東芝 | 半導体集積回路 |
US4697241A (en) * | 1985-03-01 | 1987-09-29 | Simulog, Inc. | Hardware logic simulator |
US4963768A (en) * | 1985-03-29 | 1990-10-16 | Advanced Micro Devices, Inc. | Flexible, programmable cell array interconnected by a programmable switch matrix |
EP0204034B1 (en) * | 1985-04-17 | 1994-11-09 | Xilinx, Inc. | Configurable logic array |
DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
US4807183A (en) * | 1985-09-27 | 1989-02-21 | Carnegie-Mellon University | Programmable interconnection chip for computer system functional modules |
US4813017A (en) * | 1985-10-28 | 1989-03-14 | International Business Machines Corportion | Semiconductor memory device and array |
US4949084A (en) * | 1985-10-29 | 1990-08-14 | Ohio Associated Enterprises, Inc. | Programmable integrated crosspoint switch |
US4906987A (en) * | 1985-10-29 | 1990-03-06 | Ohio Associated Enterprises, Inc. | Printed circuit board system and method |
US4729124A (en) * | 1985-12-19 | 1988-03-01 | Concurrent Computer Corporation | Diagnostic system |
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
US4749947A (en) * | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
GB2188175B (en) * | 1986-03-18 | 1990-02-07 | Stc Plc | Data processing arrangement |
US4866432A (en) * | 1986-04-25 | 1989-09-12 | Exel Microelectronics, Inc. | Field programmable matrix circuit for EEPROM logic cells |
US4717988A (en) * | 1986-05-05 | 1988-01-05 | Itt Defense Communications Division Of Itt Corporation | Universal wafer scale assembly |
US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
US5015885A (en) * | 1986-09-19 | 1991-05-14 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US4979138A (en) * | 1986-09-26 | 1990-12-18 | Raymond Arrathoon | High fan factor modified crossbar architecture and method for optical digital computing |
US4884122A (en) * | 1988-08-05 | 1989-11-28 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
US4877599A (en) * | 1986-11-10 | 1989-10-31 | New England Deaconess Hospital Corporation | Detection of vascular disease with labelled antibodies |
SE8605270D0 (sv) * | 1986-12-08 | 1986-12-08 | Pharmacia Ab | Hyaluronsyrabestemningsmetod och reagenssats for anvendning vid metoden |
US4786904A (en) * | 1986-12-15 | 1988-11-22 | Zoran Corporation | Electronically programmable gate array having programmable interconnect lines |
US4829404A (en) * | 1987-04-27 | 1989-05-09 | Flexmark, Inc. | Method of producing a flexible circuit and master grid therefor |
US4817093A (en) * | 1987-06-18 | 1989-03-28 | International Business Machines Corporation | Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure |
AU610249B2 (en) * | 1987-09-29 | 1991-05-16 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US4855253A (en) * | 1988-01-29 | 1989-08-08 | Hewlett-Packard | Test method for random defects in electronic microstructures |
US4888665A (en) * | 1988-02-19 | 1989-12-19 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US4894605A (en) * | 1988-02-24 | 1990-01-16 | Digital Equipment Corporation | Method and on-chip apparatus for continuity testing |
US4860165A (en) * | 1988-04-27 | 1989-08-22 | Prime Computer, Inc. | Semiconductor chip carrier package |
US5144548A (en) * | 1988-07-15 | 1992-09-01 | Iris Technologies, Inc. | Routing switcher |
US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
DE68929518T2 (de) * | 1988-10-05 | 2005-06-09 | Quickturn Design Systems, Inc., Mountain View | Verfahren zur Verwendung einer elektronisch wiederkonfigurierbaren Gatterfeld-Logik und dadurch hergestelltes Gerät |
US5109353A (en) * | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
US4956602A (en) * | 1989-02-14 | 1990-09-11 | Amber Engineering, Inc. | Wafer scale testing of redundant integrated circuit dies |
US5295082A (en) * | 1989-02-22 | 1994-03-15 | The Boeing Company | Efficient method for multichip module interconnect |
US5082900A (en) * | 1989-03-29 | 1992-01-21 | Chisso Corporation | Opacified molded product |
US5253181A (en) * | 1989-04-27 | 1993-10-12 | Kawasaki Steel Corporation | Programmable one-board computer, and methods of verification of logic circuit and alteration to actual circuit using the programmable one-board computer |
US5255203A (en) * | 1989-08-15 | 1993-10-19 | Advanced Micro Devices, Inc. | Interconnect structure for programmable logic device |
US5231588A (en) * | 1989-08-15 | 1993-07-27 | Advanced Micro Devices, Inc. | Programmable gate array with logic cells having symmetrical input/output structures |
US5377124A (en) * | 1989-09-20 | 1994-12-27 | Aptix Corporation | Field programmable printed circuit board |
US5400262A (en) * | 1989-09-20 | 1995-03-21 | Aptix Corporation | Universal interconnect matrix array |
DE69133311T2 (de) * | 1990-10-15 | 2004-06-24 | Aptix Corp., San Jose | Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung |
US5107146A (en) * | 1991-02-13 | 1992-04-21 | Actel Corporation | Mixed mode analog/digital programmable interconnect architecture |
AU2344192A (en) * | 1991-07-17 | 1993-02-23 | Tutankhamon Electronics | Network monitor and test apparatus |
US5259082A (en) * | 1992-02-28 | 1993-11-09 | Pavel Sebor | Mechanism for dislodging a submersible cleaning device from a surface |
US5414638A (en) * | 1992-12-18 | 1995-05-09 | Aptix Corporation | Programmable interconnect architecture |
KR960702643A (ko) * | 1993-05-28 | 1996-04-27 | 윌리암 에이. 호스킨스 | 동적 논리코어에 동적으로 상호접속된 필드 프로그램 가능 논리장치(field programmable logic device with dynamic interconnections to a dynamic logic core) |
US5457410A (en) * | 1993-08-03 | 1995-10-10 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
-
1989
- 1989-09-20 US US07/410,194 patent/US5377124A/en not_active Expired - Fee Related
-
1990
- 1990-09-19 JP JP02249920A patent/JP3118455B2/ja not_active Expired - Lifetime
- 1990-09-19 DE DE69033582T patent/DE69033582T4/de not_active Expired - Lifetime
- 1990-09-19 EP EP90310252A patent/EP0419232B1/en not_active Expired - Lifetime
- 1990-09-19 DE DE69033582A patent/DE69033582D1/de not_active Expired - Fee Related
- 1990-09-19 EP EP99119839A patent/EP0973108A3/en not_active Withdrawn
-
1993
- 1993-12-22 US US08/171,992 patent/US5544069A/en not_active Expired - Lifetime
-
1995
- 1995-08-28 US US08/520,326 patent/US5661409A/en not_active Expired - Lifetime
-
1998
- 1998-02-20 US US09/027,521 patent/US20010039646A1/en not_active Abandoned
-
2001
- 2001-02-28 US US09/797,159 patent/US20010009032A1/en not_active Abandoned
-
2002
- 2002-01-17 US US10/052,671 patent/US20020100010A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20020100010A1 (en) | 2002-07-25 |
US5661409A (en) | 1997-08-26 |
DE69033582D1 (de) | 2000-08-17 |
JP3118455B2 (ja) | 2000-12-18 |
EP0419232A3 (en) | 1993-05-26 |
US20010039646A1 (en) | 2001-11-08 |
US20010009032A1 (en) | 2001-07-19 |
US5377124A (en) | 1994-12-27 |
EP0419232B1 (en) | 2000-07-12 |
EP0419232A2 (en) | 1991-03-27 |
DE69033582T4 (de) | 2002-08-01 |
US5544069A (en) | 1996-08-06 |
DE69033582T2 (de) | 2001-03-08 |
EP0973108A3 (en) | 2006-03-08 |
EP0973108A2 (en) | 2000-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3118455B2 (ja) | プリント回路基板とプリント回路基板上の電子システムの機器構成方法とプログラマブル連結チップ | |
JP3247898B2 (ja) | 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ | |
US7168162B2 (en) | Method of manufacturing a probe card | |
US6720501B1 (en) | PC board having clustered blind vias | |
US8380927B2 (en) | Upgradable system with reconfigurable interconnect | |
KR101104501B1 (ko) | 적층된 집적 회로 다이들을 상호접속하기 위한 회로 및 방법 | |
CA1151315A (en) | Electrical equipment | |
EP0070861A4 (en) | INTEGRATED SEMICONDUCTOR DISC AND METHOD FOR TESTING CIRCUITS CONTAINED ON THIS DISC. | |
JPH07113656B2 (ja) | 接続装置 | |
WO1994015399A1 (en) | Programmable interconnect architecture | |
US5257166A (en) | Configurable electronic circuit board adapter therefor, and designing method of electronic circuit using the same board | |
JPH05299858A (ja) | 多数のプリント配線基板を含む電子装置の構造 | |
US20030176013A1 (en) | Integrated circuit capable of operating in multiple orientations | |
US4520429A (en) | Dual-path circuit board connector with internal switching | |
US5808897A (en) | Integrated circuit device having interchangeable terminal connection | |
CN113747658B (zh) | 使用两个布线层的集成电路的印刷电路板连接 | |
US5640308A (en) | Field programmable circuit module | |
US5622770A (en) | Printed circuit board design utilizing flexible interconnects for programmable logic components | |
KR960006089B1 (ko) | 배치 가능한 전자회로 기판 | |
US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
JPH1126095A (ja) | 電子制御スイッチ付コネクタ装置 | |
WO1993006559A1 (en) | Universal interconnect matrix array | |
JPH07221420A (ja) | Ic搭載プリント板間の接続構造 | |
JPH07211820A (ja) | Icソケット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |