KR960006089B1 - 배치 가능한 전자회로 기판 - Google Patents

배치 가능한 전자회로 기판 Download PDF

Info

Publication number
KR960006089B1
KR960006089B1 KR1019900008298A KR900008298A KR960006089B1 KR 960006089 B1 KR960006089 B1 KR 960006089B1 KR 1019900008298 A KR1019900008298 A KR 1019900008298A KR 900008298 A KR900008298 A KR 900008298A KR 960006089 B1 KR960006089 B1 KR 960006089B1
Authority
KR
South Korea
Prior art keywords
adapter
electronic circuit
wiring
socket
pin
Prior art date
Application number
KR1019900008298A
Other languages
English (en)
Other versions
KR910001963A (ko
Inventor
1996년05월08일
요시히로 이시다
히로유키 오카
이즈미 하야시바라
Original Assignee
가와사끼 세이데쯔 가부시끼가이샤
야기 야스히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1142383A external-priority patent/JPH036747A/ja
Priority claimed from JP1142382A external-priority patent/JPH039282A/ja
Priority claimed from JP1142381A external-priority patent/JPH039281A/ja
Application filed by 가와사끼 세이데쯔 가부시끼가이샤, 야기 야스히로 filed Critical 가와사끼 세이데쯔 가부시끼가이샤
Publication of KR910001963A publication Critical patent/KR910001963A/ko
Application granted granted Critical
Publication of KR960006089B1 publication Critical patent/KR960006089B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10212Programmable component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Operations Research (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

배치 가능한 전자회로 기판
제1도는, 본 발명에 관한 배치 가능한 전자회로의 제l실시예의 일부를 나타내는 평면도,
제2도는, 제1실시예에서 사용되는 기판의 부분 배치를 나타내는 평면도,
제3도는, 제1실시예내의 각 어댑터의 실제 상태를 나타낸 평면도,
제4도는, 제1실시예내에서 사용되는 대형의 프로그램 가능한 소자용 핀 어댑터의 구성을 나타내는 사시도,
제5도는, 대형의 프로그램 가능한 논리소자 핀 어댑터가 기판내에 어떻게 삽입되었는지를 나타내는 도면,
제6도는, 제1실시예내에서 사용되는 스위칭 스테이션(SS) 어댑터의 구성을 나타내는 평면도,
제7도 내지 제9도는, 상기 스위칭 스테이션(SS)의 내부 구성을 모식적으로 각각 나타내는 회로도,
제10a도는, 제1실시예에서 사용되는 바이패스 어댑터의 구성 및 기판상에 장착된 상태의 도면,
제10b도는, 바이패스 어댑터의 다른 실시예의 구성을 나타내는 저면도,
제11도는, 제1실시예의 배치 가능한 전자회로 기판의 사용으로써 본 발명에 관한 전자회로의 설계법의 1실시예의 과정을 나타내는 플로우챠아트,
제12도는, 본 발명에 관한 배치 가능한 전자회로 기판의 제2실시예를 나타내는 평면도,
제13도는, 본 발명에 관한 배치 가능한 전자회로 기판이 제3실시예를 나타내는 평면도,
제14도는, 제4실시예에서 사용된 기판의 일부의 구성을 나타내는 평면도,
제15도는, 제4실시예에서의 바이패스 어댑터 및 그를 기판상에 장착하는 방법을 나타내는 단면도,
제16도는, 제4실시예에서의 SS 어댑터의 배치를 나타내는 측면도,
제17도는, 제4실시예에서의 소형의 프로그램 가능한 소자의 배치를 나타내는 측면도,
제18도는, 제4실시예에서의 대형의 프로그램 가능한 소자의 핀 어댑터 및 그를 기판상에 장착하는 방법을 나타내는 단면도,
제19도는, 본 발명에 관한 배치 가능한 전자회로 기판의 제5실시예에서 사용되는 기판의 일부 구성을 나타내는 평면도,
제20도는, 제5실시예에서의 표층 배선의 상태를 나타내는 단면도,
제21도는, 제5실시예에서의 하부층 배선의 상태를 나타내는 단면도,
제22도는, 제5실시예에서의 배선 전환 스위치의 구성을 나타내는 단면도,
제23도는, 제5실시예에서의 SS 어댑터를 나타내는 평면도,
제24도는, 본 발명에 관한 배치 가능한 전자회로 기판의 제6실시예에서 사용되는 어댑터의 일부 구성을 나타내는 사시도,
제25도는, 제6실시예에서의 모듈소켓이 구성을 나타내는 평면도,
제26도는, 동 단면도,
제27도는, 종래의 단일 기판 컴퓨터의 구성을 나타내는 예시적 평면도,
제28도는, 프로그램 가능한 소자를 사용한 종래의 단일 기판 컴퓨터의 예시 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 중앙처리장치(CPU) 12 : 집적회로
14A : 소형의 프로그램 가능한 소자(S PLD)
14B : 대형의 포로그램 가능한 소자(L PLD)
16 : 시스템 기판 20 : 기판
21 : 입력/출력 포트 22 : 모듈소켓
24 : 단자 26 : 단순배선
30 : 중앙처리장치(CPU) 32,36 : 어댑터 소켓
34,38 : 핀 어댑터 38A : 어댑터 핀
38B : 어댑터 소켓 38C : 단자
38D : 소켓 배선 44 : 배선결정 수단(스위칭 스테이션:SS)
46 : 스위칭 스테이션(SS) 어댑터 46A : 어댑터 핀
48 : 고정배선 52 : 바이패스 어댑터
52A : 어댑터 핀 54 : 핀
56 : 통상의 어댑터 핀 60 : 전송 게이트
62 : 퓨우즈 72 : 시스템 클럭 오실레이터
74 : 오실레이터 핀 76 : DRAM
78 : 핀 어댑터 80 : 주변회로
82 : 핀 어댑터 90 : 스위치 구멍
92 : 도그(Dog) 96 : 개발도구
100 : 하부층배선 104 : 배선교환스위치
110 : 표면층 배타적 핀 112 : 하부층 배타적핀
본 발명은, 배치 가능한 전자회로 기판에 관한 것이다.
보다 상세하게는, 본 발명은 한개 또는 다수개의 VLSI(극대규모의 집적회로) 칩으로 구성되는 VLSI 시스템을 설계함에 있어 실제회로를 사용하여 설계된 시스템이 검증 및 검사에 사용되기에 바람직하며, 임의의 실제회로를 실현할 수 있는 배치 가능한 전자회로 기판에 관한 것이다.
일반적으로, VLSI 시스템에 있어서, 그의 검증 및 검사는 시간 소모가 많다.
그 이유는, 컴퓨터에 의한 여러가지 시뮬레이션 및 실제회로의 모델링의 결과로 발생되는 오류 시뮬레이션의 계산에 많은 시간을 필요하기 때문이다.
이러한 문제를 해결하기 위하여, 실제회로를 사용하여 그러한 시스템의 검증 및 검사를 수행할 것이 제안되었다.
그러한 실제회로를 위하여, 예를들면, 제27도에 나타낸 바와 같이, 시스템 기판(16)상에 중앙처리장치(CPU)(10)와, TTL, RAM, ROM 등과 같은 다수개의 범용 집적회로(12) 및 어드레스의 디코우딩등에 사용되는 프로그램 가능한 논리소자(Programmable Logic Device : PLD)로 구성되는 주변회로를 배치함으로써, 또한 각 시스템 설계와 조합하여 프린트 배선 및 점퍼 배선을 납땜에 의하여 배선함으로써 구성된 것이 알려져 있다.
대규모의 집적 및 그의 내부에 결합된 논리회로를 요구하는, 각 시스템에 대한 그러한 배타적 실험조립기판의 설계에는 시스템에 등가적인 실험 조립 기판을 형성하는데 비용과 시간이 막대하게 들며, 시스템이 변경되면, 그에 따른 수정이 어렵다.
이러한 문제점을 해결하기 위하여, 일본국 특개소 63-49831호에는, 다수개의 논리소자 가운데에서 접속관계를 정하고, 외부 메모리 소자의 내용을 재기록할 수 있는 메모리 소자를 결합함으로써 여러가지 논리기능을 필요에 따라 자유롭게 실현하도록 내부 배선이 변경되는 전자 장치가 개시되어 있다.
부가적으로, 일본국 특개소 63-50999호에는, 다수개의 논리소자들중의 접속관계를 규정하는 휴즈를 마련하고, 이 휴즈를 외부로부터 녹일 수 있도록 함으로써 여러가지 논리기능을 필요에 따라 실현하도록 내부배선이 자유롭게 변경되는 다른 전자 소자가 개시되어 있다.
상기 전자소자에 있어서는, 프로그램 가능한 롬(PROM) 및 MSI와 같은 논리소자를 배열하기 위하여 소켓이 마련되며, 이들 소켓을 종횡으로 접속하기 위하여 배선이 놓여지며, 이들 배선 사이의 교점에 놓여지는 배선 교환 소자가 또한 마련되어 배선의 임의의 교환을 한다.
그러나, 배선 교환 소자 자체는 어떠한 소켓도 포함하지 않기 때문에, 그러한 배선 교환 소자를 생략하거나, 배선 교환 소자가 위치하는 곳에 전자부품을 장착할 수 없으며, 모든 소켓에 전자부품이 부착되지 않는한 관련회로를 운용할 수 없다.
부가적으로 예를들면, 제28도에 나타낸 바와 같은 PLD를 사용하는 단일 기판 컴퓨터를 구성하기 위하여는, 동일 기판상에 여러가지 크기 PLD가 장착되고, 효과적인 사용을 위하여 배선되는 경우가 있다.
예를들면, 소규모 범용 IC에 대응하도록 소규모 PLD(S PLD)(14A)가, 또는 대규모 범용 IC나 소규모PLD(14A)의 집적에 대응하도록 대규모 PLD(L PLD)(14B)가 필요하다.
그러나, 종래기술에 있어서, 통상의 소켓에 맞지 않는 CPU 또는 대규모 PLD 등과 같은 상이한 크기의 전자회로 부품들은 전자 소자상에 장착될 수 없었다.
또한, 전자회로 부품 및 배선교환 소자들은 정위치에 고정되므로 상호 위치를 변경할 수 없다. 따라서, 종래의 회로에서는, 임의의 회로를 구성할 수 없다.
한편, 일본국 특개소 56-26269호에는, 회로의 특성을 검사하기 위하여 논리 집적회로가 소켓에 부착되는 대신, 더미(Dummy)회로가 부착되는 구성으로써, 소켓에 이탈 가능하게 부착되는 논리 집적 회로를 포함하는 전자소자로 구성되는 전자회로의 검사방법이 개시되어 있다.
그러나, 상기 검사방법에 있어서는, 논리집적회로를 제의한 주변회로만이 검사될 수 있을 뿐이므로, 논리집적 회로를 포함하는 전체회로를 검사할 수 없었다.
더욱이, 상술한 실험회로기판에 있어서는, 배치에 있어서, 변경되기 쉬운 전송 게이트를 사용하여 배선 및 접속이 수행될 때, 전송 게이트의 지연된 작동에 의하여 시스템 클럭이 올라갈 수 없어서 완성 시스템과 비교하여 커다란 지연이 있게 된다.
이러한 문제점을 해결하기 위하여, 냉각장치를 필요로 하며, 따라서, 규모가 커지는, 시스템의 냉각 방법이 일본국 특개소 63-234174호에 개시되어 있다.
본 발명의 제1의 목적은, 임의의 이치에 임의의 크기로 전자회로 부품을 배열할 수 있으며, 전자회로 부품 및 배선 결정 수단의 위치를 교환할 수 있으며, 전자회로 부품이나 배선결정수단이 존재하지 않는 공간이 있어도, 관련회로를 작동할 수 있는 고도로 범용적인 배치 가능한 전자회로 기판을 제공하는 데에 있다.
본 발명의 제2의 목적은, 복수층 배선 및 복수층 배선의 접속을 용이하게 변경할 수 있는 배치 가능한 전자회로 기판을 제공하는 데에 있다.
본 발명의 제3의 목적은, 소켓에 장착되는 어댑터 및 전자회로 부품의 종류 및 위치를 용이하게 구별할수 있는 배치 가능한 전자회로 기판을 제공하는 데에 있다.
제l의 목적을 달성하기 위하여 본 발명은, 규칙적으로 평행하게 배열되며 단순한 배선을 통하여 상호간의 단자에서 접속되고 각각 표준화된 규격 및 표준화된 수효의 핀을 최소단위로 가지며, 소형의 PLD와, 핀 어댑터와, 스위칭 스테이션 어댑터 및 바이패스 어댑터가 삽입되는 모듈소켓을 포함하는 기판과; 상기모듈소켓 크기의 자연수배의 크기를 가지며, 상기 모듈소켓내로 삽입 가능한 어댑터 핀과, 대형의 PLD가 삽입 가능한 어댑터 소켓 및, 상기 어댑터 핀의 단자와 상기 어댑터 소켓을 접속하기 위한 소켓 배선으로 구성되는 핀 어댑터와; 상기 모듈소켓 크기의 자연수배의 크기를 가지며, 상기 모듈소켓내로 삽입 가능한 어댑터 핀과, 상기 어댑터 핀들 사이의 배선의 접속을 결정하기 위한 배선결정 수단으로 구성되는 스위칭스테이션 어댑터; 및 사용되지 않는 모듈소켓내로 삽입 가능하며, 상기 모듈소켓 크기의 자연수배의 크기를 가지며, 상기 모듈소켓내로 삽입 가능한 어댑터 핀 및 상기 어댑터 핀을 사이의 단순한 바이패스 접속을 위한 고정배선으로 구성되는 바이패스 어댑터를 포함하여 구성되며, 상기 핀 어댑터, 스위칭 스테이션 어댑터, 바이패스 어댑터 및 전자회로 부품을 임의의 모듈소켓내로 삽입하여 임의의 회로가 실현될 수 있는 것을 특징으로 하는 배치 가능한 전자회로 기판을 제공한다.
또한, 상기 전자회로 기판에는, 상기 핀 어댑터를 사용하지 않고서도 표준규격 및 표준 수효의 핀을 가지는 전자회로 부품을 직접 상기 모듈소켓(22)내로 삽입 가능한 크기 및 수효의 핀을 가질 수 있다.
제2의 목적을 달성하기 위하여, 본 발명에 관한 배치 가능한 전자회로 기판은, 인접한 모듈소켓의 단자간 접속용 표층 배선과, 격리된 모듈소켓의 단자간 직접 접속용 하부층 배선 및, 모듈소켓의 단자와 상기표층 배선 또는 상기 하부층 배선의 선택적 접속용 배선 전환 스위치로 구성된다.
또한, 상기 배치 가능한 전자회로 기판에는, 상기 표층 배선 및 상기 하부층 배선은 모듈소켓의 단자에 함께 접속되며, 상기 스위칭 스테이션 어댑터는 그의 내부에 상기 배선 전환 스위치를 포함할 수 있다.
제3의 목적을 달성하기 위하여, 본 발명의 배치 가능한 전자회로 기판은, 규칙적으로 평행하게 배열되며 단순한 배선을 통하여 상호간의 단자에서 접속되고, 각각 표준화된 규격 및 표준화된 수효의 핀을 최소단위로 가지는 모듈소켓을 포함하여 구성되는 배치 가능한 전자회로 기판으로서, 인접한 모듈소켓의 단자 사이를 접속하기 위한 표층 배선과: 격리된 모듈소켓의 단자 사이를 직접 접속하기 위한 하부층 배선 및; 상기 모듈소켓의 단자와 상기 표층 배선 또는 상기 하부층 배선의 접속용 배선 전환 스위치를 포함하는 것을 특징으로 하는 배치 가능한 전자회로 기판을 제공한다.
또한, 상기 배치 가능한 전자회로 기판에 있어서는, 상기 소켓내로 삽입되는 전자회로 부품 또는 어댑터의 종류를 탐지하기 위하여 상기 소켓상에 탐지수단을 설치할 수 있다.
본 발명과 관련하여, 기판상에는, 각각 표준화된 규격 및 갯수의 핀을 가지며, 평행하게 배열되고, 단순배선을 통하여 그들의 단자 사이에서 접속되는 다수의 모듈소켓이 최소 단위로 마련된다.
따라서, 모듈소켓의 크기의 자연수배에 상당하는 모든 크기의 바이패스 어댑터, 스위칭 스테이션 어댑터,핀 어댑터, 및 전자회로 부품을 임의의 모듈소켓내로 삽입하므로써, 전자회로 부품, 배선결정수단 및 공백부의 크기 및 위치에 의하여 아무런 제한없이 임의의 회로가 실현된다.
따라서, 고도의 법용성을 가지는 배치 가능한 전자회로 기판을 얻을 수 있다.
여기에서, 상기 핀 어댑터는, 모듈소켓내로 삽입 가능한 어댑터 핀과 예를들면, 중앙처리유니트 및 프로그램 가능한 논리소자 등과 같은 전자회로 부품이 삽입 가능한 어댑터 소켓과, 상기 어댑터 소켓 및 어댑터핀의 단자 사이의 접속을 위한 소켓 배선을 포함할 수 있으며, 그러한 전자회로 부품의 크기에 맞도록 상기모듈소켓의 자연수배의 크기를 갖는다.
부가적으로 상기 스위칭 스테이션 어댑터는, 상기 모듈소켓 사이의 배선의 접속을 결정하기 위한 목적으로, 상기 어댑터 핀 사이의 배선의 접속을 결정하기 위한 배선결정수단 및 모듈소켓내로 삽입 가능한 어댑터 핀을 포함할 수 있다.
또한, 상기 바이패스 어댑터는, 상기 어댑터 핀 사이의 단순한 바이패스-접속을 위하여 고정된 배선 및 모듈소켓내로 삽입 가능한 어댑터 핀을 포함할 수 있으며, 좌우 배선 사이 및 전후 배선 사이의 바이패스-접속을 위하여 사용되지 않는 모듈소켓내로 삽입된다.
따라서, 그러한 전자회로 부품의 크기에 맞추어서 모듈소켓의 자연수로 상기 핀 어댑터의 크기를 한정함으로써 모듈소켓의 크기에 따른 아무 제한없이 기판상에 임의의 크기의 전자회로 부품을 배열할 수 있다.
특히, 만약, 모듈소켓이 표준화된 크기 및 표준 갯수의 핀으로 된 전자회로 부품에 대한 핀의 크기 및 갯수를 가지는 것으로 정의되면, 소규모 PLD들이 직접 핀 어댑터의 사용없이 모듈소켓내로 삽입가능하며, 그러한 소규모 PLD들은 사용되는 어댑터의 수를 감축할 수 있다.
또한, 핀 어댑터 뿐 아니라, 스위칭 스테이션 어댑터 및 바이패스 어댑터도 임의의 모듈소켓에 삽입가능하므로, 회로의 자유도가 매우 높다.
또한, 사용되지 않는 모듈소켓내로 삽입되는 바이패스 어댑터를 포함할 수 있으며, 따라서, 모든 전자회로 부품들은 기판상에 배치필 필요가 꼭 있는 것은 아니며, 작은 규모의 시스템도 구성가능하다.
또한 인접한 모듈소켓의 단자 사이의 접속을 위한 표층 배선과, 격리된 모듈소켓의 단자 사이의 직접 접속을 위한 하부층 배선 및 어떠한 표층 배선과 하부층 배선을 모듈소켓의 단자로 선택 접속하기 위한 배선전환 스위치가 상기 기판에 포함된 경우에는, 격리된 모듈소켓은 긴 배선을 통하여, 직접 접속가능하며, 표층 배선 및 하부층배선은 범용성을 더욱 증진시키기 위하여 임의로 선택될수 있다.
이 긴 배선은 버스선으로도 사용가능하다.
상기 표면층 배선 및 상기 하부층 배선이 함께 모듈소켓의 단자에 접속되고, 상기 스위칭 스테이션 어댑터가 그의 내부에 상기 배선 전환 스위치를 포함하는 경우에는, 기판상에 별도의 배선 전환 스위치를 마련할 필요가 없다.
전자회로 부품 및 어댑터의 종류를 탐지하기 위한 상기 탐지 수단이 마련된 경우에, 그의 종류 및 위치는 전자회로 부품이나 어댑터가 삽입됨과 동시에 구별가능하게 되어, 새로운 개발 도구내로 지령을 입력하는 동작이 생략된다.
더욱이, 상기 탐지 수단이, 상기 어댑터 및 상기 전자회로 부품의 바닥면에 마련된 도그를 통하여 이들의 종류를 탐지하기 위한 스위치를 포함하는 경우, 상기 탐지수단의 구성은 단순화된다.
본 발명의 상기한 특성 및, 기타 목적 및 장점은 첨부된 도면을 고려한 이하의 설명에서 명백해지며, 도면을 통하여 유사한 부분에는 동일부호를 부여하였다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
제1도 및 제2도는, 본 발명에 따른 배치 가능한 전자회로 기판의 제1실시예를 나타낸다.
제1실시예는 소형의 PLD(S PLD)(14A)가 직접 각 모듈소켓에 삽입 가능한 크기 및 갯수의 핀을 각각 가지는 최소 단위의 다수개의 모듈소켓(22)이 규칙적으로 다수개 병렬로 놓이여, 단순배선(본 실시예에서는 제2도에서 나타낸 바와 같이 수직 및 수평으로 연장된 배선(26)을 통하여 그의 단자(24) 사이에서 접속되며, 모듈소켓(22) 크기의 자연수배(본 실시예에서는 2배)의 크기를 가지며 중앙처리유니트(CPU)(30)가 삽입 가능한 어댑터 소켓(32)을 포함하는 핀 어댑터(34)와, 모듈소켓(22)의 크기의 자연수배(본 실시예에서는4배)의 크기를 가지며, 대규모의 PLD(LPLD)(14B)가 삽입 가능한 어댑터 소켓(36)을 포함하는 대규모PLD용 핀 어댑터(38)와, 모듈소켓(22)의 크기의 자연수배(본 실시예에서는 1배)의 크기를 가지며, 모듈소켓(22) 사이의 배선의 접속을 결정하기 위한 배선결정수단(스위칭 스테이션)(SS)(44)을 포함하는 SS(스위칭 스테이션) 어댑터(46) 및, 각각 모듈소켓(22)의 크기의 자연수배(본 실시예에서는 1배)의 크기를 가지며 사용되지 않는 모듈소켓내로 삽입되며, 전후 및 좌우 배선의 단순한 바이패스-접속을 위한 고정배선(48)을 포함하는 바이패스 어댑터(52)를 포함하는 기판(20)을 포함하며, 소형 PLD(14A) 또는 각 어댑터(34),(38),(46),(52)를 임의의 모듈소켓(22)에 삽입함으로써 임의의 컴퓨터 회로가 실현된다.
여기에서, 내부회로를 배치하기 위한 핀(54)들은 제3도(제1도에는 도시않됨)에서 나타낸 바와 같이 통상의 어댑터 핀(56) 밖에 마련되어, 대규모의 PLD(14B) 및 스위칭 스테이션(44) 등과 같은 내부회로의 정의에 필요한 전자회로 부품들이 착설되는 각 모듈소켓(22) 및 어댑터에 마련된다.
상기 기판(20)은 제2도에서 상세하게 나타낸 바와 같이 소규모의 PLD(14A)가 삽입 가능한 크기 및 수효의 핀을 각각 최소 단위로 가지는 다수의 모듈소켓(22)을 포함하며, 모듐소켓(22)은 규치적으로 평행하게배열되며, 단순배선(26)을 통하여 그의 단자(24)에 상호 접속된다.
모듈소켓(22)의 주변을 따라 위치하는 단자들은 기판(20)의 입력/출력포트(21)에 접속된다.
여기에서, 모듈소켓(22)은 상술한 바와 같이 수직 및 수평의 단순배선(26)을 통하여 접속하고 있는 이유는, 단자(24) 사이의 배선을 SS 어댑터(46)상에 착설되는 스위칭 스테이션(44)과, 소규모의 PLD(14A)와, 핀 어댑터(38)등에 착설되는 대규모의 PLD(14B)등에 의하여 배치가능하게 되기 때문이다.
본 발명에 의한 대규모 PLD용 핀 어댑터(38)는 대규모 PLD(14B) 또는 중간 규모 PLD 등이 모듈소켓(22)내로 직접 삽입될 수 없는 것을 탑재하기 위한 것이며, 제4도에서 상세하게 나타낸 바와 같이, 모듈소켓(22)내로 삽입 가능한 어댑터 핀(38A)과, 예를를어, 대규모의 PLD(14B)가 삽입 가능한 어댑터 소켓(38B)과, 어댑터 소켓(38B) 및 어댑터 핀(38A)의 단자(38C) 사이의 접속을 위한 소켓 배선(38D)을 포함한다.
어댑터 핀(38A)은 모듈소켓(22)내의 구멍 위치에 맞추어 형성되며, 하나의 대규모의 PLD 핀 어댑터(38)는, 예를들면, 제5도에 나타낸 바와 같이 4개의 인접한 모듈소켓(22)을 사용하여 기판(20)상에 착설된다.
본 발명에 따른 상기 SS 어댑터(46)는 제6도에서 상세하게 나타낸 바와 같이, 모듈소켓(22)내로 삽입가능한 어댑터 핀(46A)과 어댑터 핀(46A) 사이의 배선의 접속을 결정하기 위한 스위칭 스데이션(44)을 포함하여, 이에 의하여 각 방향(동,서, 남,북)의 접속이 스위칭 스테이션(44)을 배치함으로써 배치될 수 있다.
스위칭 스테이션(44)으로써는, 예를들면, 제7도에서 나타낸 바와 같이, 설계의 초기 단계에서 배선이 결정될 때까지, 전원핀(S)과 부하핀(L) 사이에 마련되는 전송 게이트(60)을 포함하는 것이 유용하다.
이 상태에서, 배선 접속이 일단 결정된 후에 재배치가 가능하다. 여기에서, 동서남북 모든 방향이 프로그램 가능하게 만들어진 경우에, 2개 이상의 전송 케이트(본 예에서는,3개의 전송 게이트(60N),(60W) 및(60S))가 예를들면, 제8도에 나타낸 바와 같이 전원핀(S)(예를들면 N) 및 부하핀(L)(예를들면, W,S,E)사이에 마련된다.
부가적으로, 설계의 후반단계에서 배선이 결정된 후에는, 전송 케이트 대신 스위칭 스테이션(44)으로써 예를들면, 제9도에서 나타낸 바와 같은 퓨우즈(62)를 포함하는 것이 유용하다.
이 상태에서, 배치를 위하여 일단 휴우즈(62)가 용융되면, 이후의 배치 변경은 불가능하지만, 전송 게이트를 통한 전달 지연의 어려움이 회피될 수 있으며, 따라서, 완성된 시스템에서 동일한 고속으로 수행되어지는 설계된 회로의 검증을 가능하게 하도록, 시스템 클럭을 올림으로써 지연 전송이 야기되는 문제점이 방지될 수 있다.
여기에서, 배선 결정 수단으로써, 전송 게이트의 사용없이 금속을 통하여 직접 전원핀(S) 및 부하핀(L)사이에 접속가능한 배선결정수단으로써, 상술한 퓨우즈에 한하지 않고 다른 기술이 가능하며, 예를들면, 퓨우즈에 대하여 전기적으로 낮은 저항으로 배선에 고압을 가하는 기술, 레이져 트리머로써 배선을 자르는 기술 및, 일본국 특공소 56-16556호에 개시된 프로그램 가능한 선트를 사용하는 기술등이 있다.
모든 방향의 배선이 프로그램 가능하도록 원하는 경우에는, 제8도에서 나타낸 경우에서와 같이, 전송 게이트의 수에 상당하는 많은 퓨우즈(62)등이 이용 가능하다.
부가적으로, 상술한 바이패스 어댑터(52)로써, 제10A도에서 상세하게 나타낸 것이 사용될 수 있는데, 이는 모듈소켓(22)내로 삽입 가능한 어댑터 핀(52A)과, 한층은 수직이고, 한층은 수평인 2중층 구조의 고정배선(48)을 포함하며, 이는 어댑터 핀(52A) 사이의 단순한 바이패스 접속을 위한 것이며, 이에 의하여 수직 및 수평 배선이 사용되지 않는 모듈소켓내로의 삽입에 의하여 독립적으로 달성된다.
바이패스 어댑터(52)의 사용에 의하여, 비교적 소규모의 시스템이라도 모든 모듈소켓(22)상에 PLD를 배치할 필요없이 실현될 수 있다.
제10B도는, 구석 부분에서 바람직하게 사용될 수 있는 바이패스 어댑터의 다른 예의 저면도이다.
이하에서, 제1도에서 나타낸 배치 가능한 전자회로 기판의 제1실시예를 채택한 경우의 전자회로의 설계방법의 과정을 제11도를 참조하여 설명한다.
본 발명에 의한 전자회로의 설계를 위하여, 먼저 1l0스텝에서, 설계된 회로에 따라 필요한 각 어댑터 및 전자회로 부품(소규모의 PLD(14A))은 기판(20)상의 모듈소켓(22)상에서 착설 및 결합된다.
여기에서, SS 어댑터(46)로써는 전송 게이트와 연합되고, 재배치 가능한 제7도 및 제8도에 나타낸 바와 같은 것을 채용하는 것이 바람직하다.
계속해서, 스텝 112에서, 내부회로의 배치를 요하는 SS 어댑터(46) 및 PLD(14A),(14B)를 배치함으로써 설계의 초기단계에서의 설계된 회로가 실현되며, 스텝 114에서 실현된 회로가 검증된다.
여기에서, 어떠한 PLD도 포함하지 않으며, 예를 들면, 범용 IC를 채택하는 배치 가능한 전자회로 기판으로써 어떠한 PLD의 배치도 필요없게 된다.
검증(스텝 116)의 결과로써 전자회로 부품 사이의 배선 변경이 필요할 때, 스텝 118에서 어댑터나 소규모의 PLD(14A)의 위치가 변경되거나, 또는 SS 어댑터(46)의 배치가 변경되며, 스텝 120에서 설계된 회로가 다시 검증된다.
전자회로 부품내의 배선이 결정되었을 때(스텝 130), 스텝 132에서 SS 어댑터(46)는 예를들면, 퓨우즈를 사용하는 금속을 통하여 직접 어댑터 핀 사이로 접속가능한 제9도에서 나타낸 바와 같은 것으로 교체된다.
계속하여, 스템 134에서, 고속으로 작동되는 것이 가능한 설계된 회로가 검증된다.
검증(스텝 140)의 결과로써 회로 변경이 필요할 때, 전자회로 부품의 종류 또는 어떠한 PLD의 배치가 변경되며, 스텝 144에서 변경된 회로가 검증된다.
검증(스텝 146)의 결과 아무런 문제가 없을 때는, 스텝 148에서 회로 전체가 결정되고, 설계가 완료된다.
한편, 어떠한 문제가 있을 때에는, 공정은 재설계를 위하여 필요한 단계 스텝(150)로 적절히 되돌아 간다.
본 실시예에서는 SS 어댑터(46)로써, 설계의 초반부에 전자회로 부품 사이의 배선이 결정될 때까지 재배치가 가능한 것이 채택되고, 설계의 후반부에 배선이 결정된 후에, SS 어댑터(46)는 금속을 통하여 직접 어댑터 핀 사이에 접속가능한 것으로 교체된다.
따라서, 배선을 결정될 때가지 용이하게 변경될 수 있다.
그 사이에, 배선이 결정된 후, 작동시험 전송 게이트를 통하여 전송지연과 같은 어떤 영향을 받지 않고 고속이 유지된다.
여기에서, 본 발명에 있어서, SS 어댑터(46)은 또한 교체가 용이하기 매문에, 금속을 직접 통하여 어댑터 핀 사이를 연결할 수 있는 것이 설계의 초기 단계로부터 이용될 수 있고, 한번 배선이 결정된 후에 배선변경이 필요할 때 SS 어댑터(46)에 의하여 교체될 수 있다.
상기 실시예에서 본 발명은, 제1도에서 나타낸 바와 같이, CPU(30), 대규모의 PLD(14B), 및 소규모의 PLD(14A)를 주로 포함하는 단일기판 컴퓨터에 이용되었지만, 본 발명의 이용은 단일기판 컴퓨터에 제한되지 않는다.
본 발명은 제12도에서 도시된 배치 가능한 전자회로 기판의 제2실시예에서 나타낸 바와 같이, 필요한 주변회로의 종류 및 CPU(30)의 크기에 맞추어서 구성된다.
그것은, 모듈소켓의 4배 크기를 갖는 CPU용 핀 어댑터(34), CPU(30)용 시스템 클럭을 독립적으로 발생하는 시스템 클럭 오실레이터(OSC)(72)가 형성된 표준 크기를 갖는 오실레이터(OSC) 핀 어댑터(74)와,DRAM(76)이 형성된 모듈소켓 등의 4배 크기를 갖는 다이나믹 랜덤 엑세스 메모리(DRAM)용 핀 어댑터(78)와, 주변회로(80)가 형성된 모률소켓 등의 4배의 크기를 갖는 주변회로용 핀 어댑터(82)와, CPU 핀 어댑터(34)와, DRAM 핀 어댑터(78)와, 주변회로 핀 어댑터(82)등의 사이에 배치되어 있고 모듈소켓의 2배 크기 및 표준 크기를 갖는 SS 어댑터(46)을 포함한다.
제2실시예의 배치 가능한 전자회로 기판은 64비트 마이크로 컴퓨터등의 전용칩과 퍼지(Fuzzy) 논리칩등의 개발 및 단일기판 컴퓨터의 구성용에 바람직하다.
뿐만 아니라, 본 발명은, PLD회로 시스템 기판에 이용할 수도 있으며, 이는, 제13도에서 도시된 배치가능한 전자회로 기판의 제3실시예에서 나타낸 바와 같이, CPU를 포함하지 않는다.
제3실시예는, PLD 내부 회로를 기판 유니트에 확장하는 것으로 제13도에서 도시한 바와 같이, SS 어댑터(46)과 소규모의 PLD(14A)를 지그재그 방식으로 기판(20) 위에 규칙적으로 배열한다.
여기에서, SS 어댑터(46)과 소규모의 PLD(14A)는 필요시 상기 경우에 제한을 받지 않고, 무작위로 대신 배열해도 되며, 이 실시예는 SS 어댑터(46)을 사용하지 않고, 소규모의 PLD(14A) 및/또는 대규모의 PLD(14B)만을 구성해도 된다.
본 실시예는, CPU를 포함하지 않으며, 이는 또한, PLD를 가진 CPU를 구성함으로써, 단일기판 컴퓨터를 제공한다.
상기 실시예에서, 소규모의 PLD(14A)를 모듈소켓(22) 안에 직접 삽입할 수 있었지만, 소규모의 PLD(14A)용 핀 어댑터(22)를 이용할 수 있다.
다음에, 본 발명에서 배치 가능한 전자회로 기판의 제4실시예는 제14도를 참조하여 설명한다.
제4실시예는, 제154도에서 도시한 바와 같이, 스위치 구멍(90)의 삽입을 위하여, 바이패스 어댑터(52),상기 어댑터의 하부에 형성된 막내형상의 도그(Dog:92)와 각 모듈소켓(22)의 중심부를 통하여 형성된 5개의 스위치 구멍(90)을 제1실시예에서와 동일하게 배치 가능한 전자회로 기판에 구성하고, 스위치 접촉부(94)로부터의 출력은, 상기 어댑터가 모듈소켓(22)에 삽입될 때 도그(92)에 의해 ON 및 OFF 스위치 되고,기판(20)의 입력/출럭 포트(21)을 통하여 개발도구(96)에 들어가며, 이것에 의하여 모듈소켓(22)에 삽입되는 어댑터의 위치 및 종류가 구별할 수 있게 만들어져 있다.
상기 도그(92)는, 바이패스 어댑터(52)의 경우에는, 예를들면, 하나의 도그가 제15도에서 도시한 바와 같이 그의 중앙에 마련되고, SS 어댑터(46)의 경우에는, 예를들면,2개의 도그가 제16도에서 도시한 바와 같이, 어댑터의 구별을 하는데 마련된다.
도그(92)는 소규모의 PLD(14A)에 부착하지 않는 것은, 모듈소켓(22)에 직접 삽입되는 소규모의 PLD(14A)가 그대로 제품으로 되기 때문이다.
도그(92)을 형성하지 않고, 이 도그(92)가 설치되지 않는 부품은 소규모의 PLD로 판정된다.
소규모의 PLD(14A)가 표준 크기 핀 어댑터를 통하여 기판(20)에 삽입되는 경우에는, 소규모의 PLD(14A)가 핀 어댑터 위에 도그(92)를 마련함으로써 검출된다.
더욱이, 상기 대규모의 PLD 핀 어댑터(38)를 위하여, 핀 어댑터(38)에는, 제18도에 도시된 바와 같이 그 위에 다수의 위치에 도그(92)를 형성할 수 있다.
모듈소켓의 4배 크기를 갗는 핀 어댑터(38)의 경우에는, 그것은 대규모의 PLD의 형성면의 구별을 유지하면서, 그 위에 4개 위치에 도그(92)를 형성할 수 있다.
따라서, PLD 구성은 개발도구(96)의 배치용 소프트 웨어에 대해 상기와 같이 기판(20)위에 PLD 구성을 알림으로써 안정하고, 신속하게 개발도구(96)에 넣을 수 있다.
상기 언급한 실시예에서, 막대형상의 도그(92)는 각 어댑터의 하부에 마련하였지만, 도그(92)를 마련하지않고, 사용되지 않는 핀 어댑터 등의 어느 핀을 사용함으로써 형성된 부분의 존재를 구별한다는 것도 가능하다.
또한, 상기 언급한 실시예에서, 형성된 부분을 구별하는 구성이 1실시예와 조합되었지만, 그 구성은 1실시예에서 기판을 조합하지 않고, 다수 종류의 어댑터와 전자회로 부분을 선택적으로 삽입할 수 있는 일반전자회로 기판에 이용할 수 있다.
계속하여, 본 발명의 배치 가능한 전자회로 기판의 제5실시예는 제19도 내지 제22도를 참조하여 설명한다.
제5실시예는, 또한 인접하는 모듈소켓(22)의 단자 사이를 연결하는 표층 배선(제20도 참조)의 외에, 격리된 모듈소켓(22)의 단자 사이를 버스라인(간라인)을 통하여 연결하는 하부층 배선(100)(제21도 참조)과 모듈소켓의 단자(24)와 표면층 배선(26)이나 하부층 배선(l00)중 어느 하나 사이에 선택적으로 연결하는 배선 교환 스위치(104)(제22도 참조)를 1실시예와 동일하게 기판(20)위에 구성한다.
제5실시예에서, 제23도에서 도시한 바와 같이, SS 어댑터(46)는 기판 표면층 위에 있는 임의의 배선(26)를 그 아래를 따라 연장하는 가로/세로 버스 라인(l00)에 연결한다.
제5실시예에서는 버스 라인과 같은 긴 라인은 배선을 간단하게 하면서 하부층 배선(100)에 의하여 구성될 수 있다.
배선 교환 스위치(104)로부터 스위치 정보가 4실시예와 같은 스위치 위치 식별 수단을 통하여 개발 도그(96)에 들어간다.
다음에, 본 발명에 관한 배치 가능한 전자회로 기판의 제6실시예를 설명한다.
제6실시예에서는 제24도에서 도시한 바와 같이, 기판(20)의 면적을 절약하기 위하여 각 어댑터 위에 독립적으로 형성된 표면층 배타적 핀(110)과 하부층(버스) 배타적 핀(112)를 포함함과 동시에, 제25도에서 도시한 바와 같이, 표면층 배타적 핀(110)과 하부층 배타적 핀(1l2)를 독립적으로 받아들이는 모듈소켓(22)에 대응하게 형성된 구멍을 구성한다.
이에 의하여 표면층 배타적 핀(110)과 하부층 배타적 핀(112)은 각각 표면층 배선(26)과 하부층 배선(100)을 독립적으로 할 수 있다.
제6실시예에서, 표면층 배선과 하부층 배선의 선택 상태를 또한 제1실시예와 유사한 본 발명의 SS 어댑터(46)으로 배치할 수 있다.
본 실시예에서는, 제5실시예에서와 같이 독립 배선 교환 스위치(l04)가 불필요하고, 표면층 배선(26)과 하부층 배선(100)의 배선 조건을 SS 어댑터(46)의 결합 정보에 의하여 개발도구(76)에 손쉽게 넣을 수 있다.
제5 및 제6의 실시예에서는, 2중층 배선을 사용하는 구성을 제1실시예와 함께 조합하였지만, 이 구성은 여기에 제한되지 않고 바이패스 어댑터등을 포함하지 않는 배치 가능한 전자회로 기판에 이용할 수 있다.

Claims (7)

  1. (a) 규칙적으로 평행하게 배열되며 단순한 배선을 통하여 상호간의 단자(24)에서 접속되고 각각 표준화된 규격 및 표준화된 수효의 핀을 최소단위로 가지며, 소형의 PLD(S PLD:14A)와, 핀 어댑터(38)와, 스위칭 스테이션 어댑터(46) 및 바이패스 어댑터(52)가 삽입되는 모듈소켓(22)을 포함하는 기판(20)과; (b) 상기 모듈소켓(22) 크기의 자연수배의 크기를 가지며, 상기 모듈소켓(22)내로 삽입 가능한 어댑터 핀(38A)과, 대형의 PLD(L PLD:14B)가 삽입 가능한 어댑터 소켓(38B) 및, 상기 어댑터 핀(38A)의 단자(38C)와 상기 어댑터 소겟(38B)을 접속하기 위한 소켓 배선(38D)으로 구성되는 핀 어댑터(38)와; (c) 상기 모듈소켓(22) 크기의 자연수배의 크기를 가지며, 상기 모듈소켓(22)내로 삽입 가능한 어댑터 핀(46A)과, 상기 어댑터 핀(46A)들 사이의 배선의 접속을 결정하기 위한 배선결정수단(44)으로 구성되는 스위칭스테이션 어댑터(46); 및 (d) 사용되지 않는 모듈소켓(22)내로 삽입 가능하며, 상기 모듈소켓(22) 크기의 자연수배의 크기를 가지며, 상기 모듈소켓(22)내로 삽입 가능한 어댑터 핀(52A) 및 상기 어댑터 핀(52A)들 사이의 단순한 바이패스 접속을 위한 고정배선(48)으로 구성되는 바이패스 어댑터(52)를 포함하여 구성되며, 상기 핀 어댑터(38), 스위칭 스테이션 어댑터(46), 바이패스 어댑터(52) 및 전자회로 부품을 임의의 모듈소켓(22)내로 삽입하여 임의의 회로가 실현될 수 있는 것을 특징으로 하는 배치 가능한 전자회로 기판.
  2. 제l항에 있어서, 상기 각각의 모듈소켓(22)은, 상기 핀 어댑터(38)을 사용하지 않고서도 표준규격 및 표준 수효의 핀을 가지는 전자회로 부품을 직접 상기 모듈소켓(22)내로 삽입 가능한 크기 및 수효의 핀을 가지는 것을 특징으로 하는 배치 가능한 전자회로 기판.
  3. 제1항에 있어서, 상기 기판(20)은, 인접한 모듈소켓(22)의 단자간 접속용 표층 배선(26)과, 격리된 모듈소켓의 단자간 직접 접속용 하부층 배선(100, 및, 모듈소켓(22)의 단자와 상기 표층 배선(26) 또는 상기 하부층 배선(100)의 선택적 접속용 배선 전환 스위치(104)를 포함하는 것을 특징으로 하는, 배치 가능한 전자회로 기판.
  4. 제3항에 있어서, 상기 표층 배선(26) 및 상기 하부층 배선(100)은 모듈소켓(22)의 단자에 함께 접속되며, 상기 스위칭 스테이션 어댑터(46)는 그의 내부에 상기 배선 전환 스위치(104)를 포함하는 것을 특징으로 하는 배치 가능한 전자회로 기판.
  5. 규칙적으로 평행하게 배열되며 단순한 배선을 통하여 상호간의 단자(24)에서 접속되고, 각각 표준화된 규격 및 표준화된 수효의 핀을 최소단위로 가지는 모듈소켓(22)을 포함하여 구성되는 배치 가능한 전자회로기판(20)으로서, (a) 인접한 모듈소켓(22)의 단자 사이를 접속하기 위한 표층 배선(26)과; (b)격리된 모듈소켓(22)의 단자 사이를 직접 접속하기 위한 하부층 배선(100) 및;(c) 상기 모듈소켓(22)의 단자와 상기 표층 배선(26) 또는 상기 하부층 배선(100)의 접속용 배선 전환 스위치(104)를 포함하는 것을 특징으로하는 배치 가능한 전자회로 기판.
  6. 여러종류의 전자회로 부품 또는 어댑터가 선택적으로 삽입 가능한 소켓을 포함하여 구성되는 배치 가능한 전자회로 기판으로서; 상기 소켓내로 삽입되는 전자회로 부품 또는 어댑터의 종류를 탐지하기 위하여 상기 소켓상에 탐지수단을 설치함으로써, 전자회로 부품 또는 어댑터의 삽입과 동시에 상기 삽입된 전자회로 부품 또는 상기 삽입된 어댑터의 종류 및 위치가 구별 가능한 것을 특징으로 하는, 배치 가능한 전자회로 기판.
  7. 제6항에 있어서, 상기 탐지수만은, 어댑터(38),(46),(52) 또는 전자회로 부품의 바닥에 마련된 도그(92)에 의하여, 상기 전자회로 부품 또는 상기 어댑더의 종류를 탐지하는 스위치를 포함하는 것을 특징으로하는, 배치 가능한 전자회로 기판.
KR1019900008298A 1989-06-05 1990-06-05 배치 가능한 전자회로 기판 KR960006089B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1142383A JPH036747A (ja) 1989-06-05 1989-06-05 コンフイグラブル電子回路ボードを用いた電子回路の設計方法
JP1142382A JPH039282A (ja) 1989-06-05 1989-06-05 コンフイグラブル電子回路ボード用アダプタ
JP142383 1989-06-05
JP1142381A JPH039281A (ja) 1989-06-05 1989-06-05 コンフイグラブル電子回路ボード
JP142381 1989-06-05
JP142382 1989-06-05

Publications (2)

Publication Number Publication Date
KR910001963A KR910001963A (ko) 1991-01-31
KR960006089B1 true KR960006089B1 (ko) 1996-05-08

Family

ID=27318434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008298A KR960006089B1 (ko) 1989-06-05 1990-06-05 배치 가능한 전자회로 기판

Country Status (3)

Country Link
EP (1) EP0405765A3 (ko)
KR (1) KR960006089B1 (ko)
CA (1) CA2018202A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413839B1 (ko) * 2012-10-29 2014-07-01 강민수 모듈 형 회로소자의 개선된 구성 키트

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0518701A3 (en) * 1991-06-14 1993-04-21 Aptix Corporation Field programmable circuit module
US5497027A (en) * 1993-11-30 1996-03-05 At&T Global Information Solutions Company Multi-chip module packaging system
US5537295A (en) * 1994-03-04 1996-07-16 Altera Corporation Universal reconfigurable printed circuit board
US6058263A (en) * 1996-06-03 2000-05-02 Microsoft Corporation Interface hardware design using internal and external interfaces
KR20000020291A (ko) * 1998-09-19 2000-04-15 양세양 시스템 프로토타이핑 장치 및 그 운영방법
US6016256A (en) * 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
JP2001349925A (ja) 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体集積回路の検査装置および検査方法
CN116614149A (zh) * 2023-04-11 2023-08-18 重庆蓝鲸智联科技有限公司 一种基于模块化可替换的收音功能模块设计方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488354A (en) * 1981-11-16 1984-12-18 Ncr Corporation Method for simulating and testing an integrated circuit chip
AU8205282A (en) * 1982-03-17 1983-10-24 Charvolin Patrice Kit for making electric circuits
JPS58205870A (ja) * 1982-05-26 1983-11-30 Nippon Telegr & Teleph Corp <Ntt> 論理回路シミユレ−シヨン装置
US4935734A (en) * 1985-09-11 1990-06-19 Pilkington Micro-Electronics Limited Semi-conductor integrated circuits/systems
AU4347189A (en) * 1988-10-05 1990-05-01 Mentor Graphics Corporation Method of using electronically reconfigurable gate array logic and apparatus formed thereby
GB8902982D0 (en) * 1989-02-10 1989-03-30 Plessey Co Plc Machine for circuit design

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413839B1 (ko) * 2012-10-29 2014-07-01 강민수 모듈 형 회로소자의 개선된 구성 키트

Also Published As

Publication number Publication date
KR910001963A (ko) 1991-01-31
EP0405765A2 (en) 1991-01-02
CA2018202A1 (en) 1990-12-05
EP0405765A3 (en) 1991-09-11

Similar Documents

Publication Publication Date Title
US5257166A (en) Configurable electronic circuit board adapter therefor, and designing method of electronic circuit using the same board
US5377124A (en) Field programmable printed circuit board
US5414638A (en) Programmable interconnect architecture
US5224055A (en) Machine for circuit design
US6820248B1 (en) Method and apparatus for routing interconnects to devices with dissimilar pitches
KR960006089B1 (ko) 배치 가능한 전자회로 기판
US5440453A (en) Extended architecture for FPGA
JPH02300952A (ja) 部分良好なメモリ・モジユールを用いたメモリ・ユニツト及びその形成方法
KR20050065621A (ko) 제조된 집적 회로 내에서 설계 오류를 수리하기 위한 예비셀 구조
US5622770A (en) Printed circuit board design utilizing flexible interconnects for programmable logic components
US6426650B1 (en) Integrated circuit with metal programmable logic having enhanced reliability
US11073550B1 (en) Test vehicle for package testing
KR950010025A (ko) 반도체 장치의 설계장치 및 방법
JPH039281A (ja) コンフイグラブル電子回路ボード
JPH039282A (ja) コンフイグラブル電子回路ボード用アダプタ
JP2004040081A (ja) プログラマブル・ゲートアレイ部を備えたマスクプログラマブル論理装置
JPH036747A (ja) コンフイグラブル電子回路ボードを用いた電子回路の設計方法
US6874051B2 (en) System carrier for freely programmable blocks
JP2010079357A (ja) Fpga等のプログラマブル論理回路を含む基板設計方法
JP3429102B2 (ja) メモリモジュール
Bartley A user's view of MCM-D/C packaging: is it worth the trouble?
EP0803735A1 (en) Multi-chip module
KR20220064987A (ko) 다이렛 설계 기법들
Allen et al. Design aids and test results for laser-programmable logic arrays
JPH0477812A (ja) コンフィグラブル電子回路ボード用アダプタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030424

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee