DE69024859T2

DE69024859T2 - Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number: DE69024859T2
Application number: DE69024859T
Authority: DE
Inventors: Kenji Hirakawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-06-27
Filing date: 1990-06-27
Publication date: 1996-07-04
Anticipated expiration: 2010-06-28
Also published as: US5028550A; JPH0817180B2; EP0405500A3; EP0405500A2; KR940006692B1; KR910002006A; EP0405500B1; DE69024859D1; JPH0330335A

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitereinrichtung uns insbesondere ein Verfahren zur Herstellung einer Halbleitereinrichtung zum Definieren von Intervallen zwischen einer Öffnungskante des Emitters eines Bipolar-Transistors und einer Öffnungskante der Basis des Bipolar-Transistors und zwischen der Öffnungskante des Emitters des Bipolar-Transistors und einer Öffnungskante des Kollektors des Bipolar-Transistors.
In den vergangenen Jahren ist für die Erreichung eines Hochgeschwindigkeitsbetriebes und einer hohen Integration durch Verkleinern eines parasitären Elements, beispielsweise eines Basiswiderstands, ein mikrostrukturiertes aktives Element hergestellt worden, beispielsweise ein selbstausgerichteter Bipolartransistor.
Bei einem Verfahren zur Herstellung eines selbstausgerichteten Bipolartransistors werden zur Bildung eines Kollektors, eines Emitters und von Basiselektroden wenigstens drei lithographische Schritte, nämlich ein Musterbildungsschritt für eine Emitterextraktionselektroden-Polysiliziumschicht, ein Kontaktloch-Bildungsschritt für eine Emitterextraktions- Elektrodenpolysiliziumschicht und eine Musterbildungsschritt für eine Metallschicht, beispielsweise eine Aluminiumschicht zum Bilden des Kollektors, des Emitters und der Basis benötigt.
Nachstehend wird unter Bezugnahme auf die beiliegenden Zeichnungen ein Verfahren zur Herstellung eines selbstausgerichteten Bipolartransistors beschrieben, welches wenigstens drei lithographische Schritte umfaßt.
Fig. 1A bis 1F sind jeweils Querschnittsansichten, die Halbleiterstrukturen bei Herstellungsschritten eines herkömmlichen Verfahrens für einen selbstausgerichteten Bipolartransistor zeigen.
Fig. 1A zeigt eine Querschnittsansicht der Halbleiterstruktur entsprechend einem Schritt, in dem eine Emitterextraktaktionselektroden-Polysiliziumschicht 309 durch ein normales Verfahren einer Herstellung eines selbstausgerichteten Bipolar-Transistors gebildet worden ist.
Wie in Fig. 1A gezeigt, wird eine schwer dotierte N&spplus;-Typ vergrabene Schicht 302 selektiv in einem P-Typ Siliziumsubstrat 301 gebildet. Eine n-Typ Epitaxieschicht 304, die als ein Kollektorbereich dient, und ein schwer dotierter n&spplus;-Typ Diffussionsbereich 302', der als ein Kollektorextraktionsbereich dient, werden in der schwer dotierten n&spplus;-Typ vergrabenen Schicht 302 gebildet. In einer Oberflächenschicht einer n-Typ Epitaxieschicht 304 wird ein P- Typ Basisbereich 306 gebildet und ein Feldoxidfilm 305 wird selektiv als ein Elementisolationsbereich gebildet. Ein schwer dotierter p&spplus;-Typ Kanalausschneidebereich 303 wird unterhalb des Feldoxidfilms 305 gebildet, der als der Elementisolationsbereich dient. Eine Kollektorextraktionselektroden-Polysiliziumschicht 307 wird auf dem schwer dotierten n&spplus;-Typ Diffussionsbereich 302' gebildet. Eine Basisextraktionselektroden-Polysiliziumschicht 308 und eine Emitterextraktionselektroden-Polysiliziumschicht 309 werden auf dem p-Typ Basisbereich 306 gebildet. Die Polysiliziumschichten 308 und 309 sind voneinander durch den Oxidfilm 310 elektrisch isoliert. Zusätzlich wird ein n-Typ Emitterbereich, der eine Verunreinigung, wie beispielsweise Arsen (AS) 311 bildet, in die Emitterextraktionselektroden Polysiliziumschicht 309 bei einer Dosis von 1 x 10¹&sup6; cm&supmin;² ionen-implantiert.
Wie in Fig. 1B gezeigt, wird eine Fotolackschicht 312 auf der gesamten Oberfläche der sich ergebenden Struktur gebildet und in eine vorgegebene Gestalt durch ein fotolithografisches Verfahren entwickelt und die Emitterextraktionselektroden- Polysiliziumschicht 309 wird in eine vorgegebene Gestalt unter Verwendung des Fotolacks 312 als eine Maske strukturiert. Der Schritt, der voranstehend beschrieben wurde, ist der erste lithografische Schritt. Wenn in diesem Fall die Emitterextraktionselektroden-Polysiliziumschicht 309 durch ein normales reaktives Ionenätzverfahren unter Verwendung beispielsweise CF&sub4; + O&sub2;-Gas strukturiert wird, dann wird die Polysiliziumschicht 309 Seiten-geätzt, um seiten-geätzte Abschnitte 313 zu bilden. Deshalb wird die Konzentration einer Verunreinigung, die in der Polysiliziumschicht 309 zum Bilden des Emitterbereichs enthalten ist, wesentlich herabgesetzt. Der seiten-geätzte Abschnitt 313 mit einer Tiefe von ungefähr 0,2 bis 0,5 µm wird auf dem oberen Oberflächenbereich der Emitterextraktionselektroden-Polysiliziumschicht 309 gebildet.
Wie in Fig. 1C gezeigt, wird die Fotolackschicht 312 entfernt und eine Fotolackschicht 314 wird auf der gesamten Oberfläche der sich ergebenden Struktur wieder gebildet. Die Fotolackschicht 314 wird entwickelt, so daß sie eine vorgegebene Gestalt aufweist, und Kontaktlöcher 315, die jeweils die Kollektorextraktionselektroden-Polysiliziumschicht 307 bzw. die Basisextraktionselektroden-Polysiliziumschicht 308 erreichen, werden in dem Oxidfilm 310 unter Verwendung der Fotolackschicht 314 aus einer Maske gebildet. Der Schritt, der voranstehend beschrieben worden ist, ist der zweite lithografische Schritt.
Wie in Fig. 1D gezeigt, wird die Fotolackschicht 314 entfernt und das Arsen 311, welches als eine Verunreinigung zum Bilden eines Emitterbereichs dient, wird thermisch in die Emitterextraktionselektroden-Polysiliziumschicht 309 diffundiert, um ein schwer dotierten n&spplus;-Typ Emitterbereich 213 in dem p-Typ Basisbereich 306 zu bilden. Eine Aluminiumschicht 317 wird auf der gesamten Oberfläche der sich ergebenden Struktur beispielsweise durch ein Aufstäubungsverfahren gebildet.
In Fig. 1E wird eine Fotolackschicht 318 auf die gesamte Oberfläche der sich ergebenden Struktur aufgebracht und die Fotolackschicht 318 wird durch eine fotografisches Verfahren entwickelt, so daß sie eine vorgegebene Gestalt aufweist. Die Aluminiumschicht 317 wird unter Verwendung der Fotolackschicht 217 als eine Maske strukturiert, um Kollektor-, Basis- und Emitter-Elektroden 319, 320 und 321 zu bilden. Der Schritt, der voranstehend beschrieben wurde, ist der dritte lithografische Schritt.
Wie in Fig. 1F gezeigt, wird die Fotolackschicht 318 entfernt und durch ein herkömmliches Herstellungsverfahren wird ein selbstausgerichteter Bipolartransistor gebildet.
Wie voranstehend beschrieben, umfaßt ein Verfahren zur Herstellung eines herkömmlichen selbstausgerichteten Bipolartransistors die voranstehenden drei lithografischen Schritte.
Unter Bezugnahme auf Fig. 1F werden nachstehend Intervalle zwischen einer Emitteröffnungskante und einer Öffnungskante eines Basiselektrodenkontaktabschnitts und zwischen der Emitteröffnungskante und einer Öffnungskante eines Kollektorelektrodenkontaktabschnittes gemäß einem herkömmlichen Herstellungsverfahren für einen selbstausgerichteten Bipolar-Transistor mit wenigstens drei lithografischen Schritten beschrieben.
Wie in Fig. 1F gezeigt, wird in dem ersten lithografischen Schritt ein Raum S1, der als Ausrichtungsspielraum zwischen einer Emitteröffnungskante und der Emitterextraktionselektroden Polysiliziumschicht 309 dient, als eine Gegenmaßnahme gegen eine Maskenfehlausrichtung benötigt. Der Ausrichtungsspielraum S1 wird normalerweise um 0,5 µm oder größer als ein normaler Ausrichtungsspielraum eingestellt, um so nicht eine effektive Konzentration der in die Emitterextraktionselektroden-Polysiliziumschicht 309 Ionen-implantierten Verunreinigung zur Bildung eines Emitterbereiches zu verkleinern.
Um das voranstehende Problem zu lösen, bei dem die Emitterextraktionselektroden-Polysiliziumschicht 309 um 0,5 µm oder größer als der normale Ausrichtungsspielraum gebildet werden muß, sind die folgenden Verfahren verfügbar. Das heißt, vor einer Strukturierung wird die Emitterextraktionselektroden-Polysiliziumschicht 309 getempert, um die Verunreinigung zum Bilden des Emitterbereiches in der Polysiliziumschicht 309 ausreichend zu aktivieren, oder die Verunreinigung zum Bilden des Emitterbereiches ist beispielsweise durch ein CVD-(chemisches Aufdampfungsverfahren)-Verfahren während einer Bildung der Polysiliziumschicht 309 enthalten. In einem derartigen Verfahren kann der Emitterbereich allerdings nicht mikrostrukturiert werden. Wenn in dem obigen zweiten lithografischen Schritt ein Ausrichtungsspielraum zwischen der Kollektorextraktionselektroden-Polysiliziumschicht 309 und dem Kontaktloch 315 und ein Ausrichtungsspielraum zwischen der Basisextraktionselektroden-Polysiliziumschicht 308 und dem Kontaktloch 315 berücksichtigt wird, werden diese Ausrichtungsspielräume jeweils abgeschätzt, so daß sie vorher in der Breite der Kollektorextraktionselektroden- Polysiliziumschicht 207 und der Breite der Basisextraktionselektroden-Polysiliziumschicht 308 enthalten sind. Deshalb werden diese Spielräume nicht weiter berücksichtigt. In dem obigen zweiten lithografischen Schritt muß ein Ausrichtungsspielraum S2 zwischen einer Öffnungskante eines Kollektorelektrodenkontaktabschnitts und der Kollektorelektrode 319, ein Ausrichtungsspielraum zwischen einer Öffnungskante B eines Basiselektrodenkontaktabschnitts und der Basiselektrode 320 und ein Ausrichtungsspielraum zwischen der Emitterextraktionselektrode 309 und der Emitterelektrode 321 sichergestellt werden. Wenn man annimmt, daß Intervalle zwischen der Emitterelektrode 321 und der Basiselektrode zwischen der Emitterelektrode und der Kollektorelektrode 319 gemeinsam mit D dargestellt sind, werden ein Intervall W zwischen einer Emitteröffnungskante A und einer Öffnungskante B eines Basiselektrodenkontaktabschnittes und ein Ausrichtungsspielraum zwischen der Emitteröffnungskante und einen Öffnungsende B eines Basiskontaktabschnitts durch die folgende Gleichung berechnet:
W = S1 + S2 + S3 + D
Deshalb kann in diesem Schritt ein Element nicht mikrostrukturiert werden, so daß es eine kleinere Breite als die Breite W aufweist. Ferner muß der Ausrichtungsspielraum S1 um 0,5 µm oder größer als ein normaler Ausrichtungsspielraum sein.
Zum Zweck der obigen Begrenzung werden in einem herkömmlichen Verfahren eines seibstausgerichteten Bipolar-Transistors, selbst wenn eine Genauigkeit einer Lithografie verbessert wird, die Intervalle W zwischen der Emitteröffnungskante A und der Öffnungskante B des Kollektorelektrodenkontaktabschnitts und zwischen der Emitteröffnungskante A und der Öffnungskante B des Basiselektrodenkontaktabschnitts durch die folgende Gleichung berechnet:
W = S1 + S2 + S3 + D
Deshalb werden die minimalen Intervalle W benötigt. Zusätzlich muß der Ausrichtungsspielraum S1 zur Einstellung der Verunreinigungskonzentration des Emitterbereichs 316 auf eine gewünschte Konzentration um 0,5 µm oder größer als ein normaler Ausrichtungsspielraum sein und dies ist bei der Mikrostrukturierung eines Elementes nachteilig. Zusätzlich wird eine Mikrostrukturierung eines Elementes, d.h. eine Abnahme einer Fläche aufgrund einer Mikrostrukturierung von verschiedenen extrahierenden Elektroden Polysiliziumschichten nicht nur zur Verbesserung eines Integrationsgrades von Elementen, sondern auch zur Reduzierung eines parasitären Elements, beispielsweise eines Basiswiderstands aufgrund eines Kurzschlusses der Basisextraktionselektroden- Polysiliziumschicht 308 benötigt.
Ein ähnlicher Bipolar-Transistor wie derjenige, der im Zusammenhang mit den Fig. 1A bis 1F beschrieben wurde, ist aus der EP-A-0 170 250 bekannt. Zur Herstellung dieses Bipolar- Transistors ist ein Halbleitersubstrat mit einer Halbleiterschicht versehen, die mit einem isolierenden SiO&sub2;- Film versehen ist. In diesem Film ist in einem vorgegebenen Bereich der Halbleiterschicht eine Öffnung gebildet. Dann wird ein polykristalliner Silikonfilm darauf gebildet und zur Bildung einer Emitter-Extraktionselektrodenschicht strukturiert. Daraufhin wird der Isolationsfilm selektiv geätzt, um ein Kontaktloch für eine zweite Elektrode zu bilden, und dann werden jeweilige Elektroden gebildet.
Die der vorliegenden Erfindung zugrundeliegende Aufgabe besteht darin, ein Verfahren zur Herstellung einer Halbleitereinrichtung bereitzustellen, wobei Elektroden- und Verdrahtungsschichten von Elementen in einem kleinen Gebiet selbst mit der Reihenfolge der am weitesten fortgeschrittenen Lithografie durch Verringerung der Anzahl von lithografischen Schritten gebildet werden können.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.
Wenn bei dem Verfahren zur Herstellung einer Halbleitereinrichtung gemäß Anspruch 1 Kontaktlöcher indem Isolationsfilm gebildet werden sollen, der auf einer monokristallinen oder polykristallinen Halbleiterschicht gebildet ist, können Kontaktlöcher gebildet werden, in dem eine auf dem Isolationsfilm gebildete polykristalline Halbleiterschicht als eine Maske verwendet wird. Deshalb kann der lithografische Schritt einer Bildung der Kontaktlöcher in dem Isolationsfilm, der auf der monokristallinen oder polykristallinen Halbleiterschicht gebildet ist, beseitigt werden.
Somit ist eine Mikrostrukturierung der Elemente möglich und der Integrationsgrad kann verbessert werden. Ferner wird die Ausbeute verbessert, indem die Anzahl von Schritten verkleinert wird, wodurch die Herstellungskosten herabgesetzt werden.
Die Ausführungsformen, die Erfindung, in denen eine ausschließliche Eigentümlichkeit oder Privileg beansprucht wird, sind wie folgt definiert.
Fig. 1A bis 1F sind Querschnittsansichten, die Halbleiterstrukturen bei Herstellungsschritten eines herkömmlichen Verfahrens zur Herstellung einer Halbleitereinrichtung zeigen;
Fig. 2A bis 2G sind Querschnittsansichten, die Halbleiterstrukturen bei Herstellungsschritten eines Verfahrens zur Herstellung einer Halbleitereinrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen; und
Fig. 3A bis 3G sind Querschnittsansichten, die Halbleiterstrukturen bei Herstellungsschritten eines Verfahrens zur Herstellung einer Halbleitereinrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der vorliegenden Erfindung wird nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
Die Fig. 2A bis 2G sind Querschnittsansichten, die Halbleiterstrukturen bei Herstellungsschritten eines Verfahrens zur Herstellung einer Halbleitereinrichtung gemäß der vorliegenden Erfindung zeigen.
Die Fig. 2A zeigt eine Querschnitt einer Halbleiterstruktur entsprechend einem Schritt, in dem eine Polysiliziumschicht 109 für eine Emitterextraktionselektrode durch ein normales Verfahren einer Herstellung eines selbstausgerichteten Bipolar-Transistors gebildet wird.
Wie in Fig. 2A gezeigt, wird eine schwer dotierte n&spplus;-Typ vergrabene Schicht 102 z.B. auf einem p-Typ Siliziumsubstrat 101 gebildet. Eine n-Typ Epitaxischicht 104, die nachher als ein Kollektorbereich dienen soll, und ein schwerdotierter n&spplus;- Typ Diffusionsbereich 102', der eine höhere Konzentration als diejenige der n-Typ Epitaxischicht 104 aufweist und nachher als ein Kollektorextraktionsbereich dienen soll, werden auf der schwerdotierten n&spplus;-Typ vergrabenen Schicht 102 gebildet. Eine p-Typ eigenleitende Basis n&spplus;-Typ vergrabene Schicht 102, ein p-Typ eigenleitender Basisbereich 106 und ein schwerdotierter p&spplus;-Typ äußerer Basisbereich 106 werden in dem Oberflächenbereich der n-Typ Epitaxischicht 104 gebildet. Ein Feldoxidfilm 105 wird selektiv als ein Elementisolationsbereich gebildet. Ein schwer dotierter p&spplus;-Typ Kanalausschneidebereich 103 wird unterhalb des Feldoxidfilms 105 gebildet, der als der Elementisolationsbereich dient. Eine Polysiliziumschicht 107 für eine Kollektorextraktionselektrode wird auf dem schwerdotierten n&spplus;-Typ Diffusionsbereich 102' gebildet, um nachher als der Kollektorextraktionsbereich zu dienen. Zusätzlich werden jeweils eine Polysiliziumschicht 108 für eine Basisextraktionselektrode und eine Polysiliziumschicht 109 für eine Emitterextraktionselektrode auf dem äußeren Basisbereich 106' und dem eigenleitenden Basisbereich 106 gebildet. Die Polysiliziumschichten 108 und 109 sind voneinander durch einen Oxidfilm 110 elektrisch isoliert. Beispielsweise werden Arsen (AS)-Ionen 111, die als eine Verunreinigung zum Bilden eines n-Typ Emitterbereichs dienen, in die Polysiliziumschicht 109 für die Emitterextraktionselektrode bei einer Dosis von 1 x 10¹&sup6; cm&supmin;² implantiert. Anstelle der Ionenimplantation kann eine Verunreinigung in der Polysiliziumschicht 109 beispielsweise durch ein CVD-Verfahren während einer Bildung der Polysiliziumschicht 109 enthalten sein. Um jedoch eine Verunreinigungsverteilung des Emitterbereichs höchstgenau zu steuern, ist eine Ionenimplantation besser als ein CVD.
Wie in Fig. 2B gezeigt, wird auf der gesamten Oberfläche der sich ergebenden Struktur durch ein fotolithografisches Verfahren eine Fotolackschicht 112 gebildet und entwickelt, so daß sie eine vorgegebene Gestalt aufweist, und die Polysiliziumschicht 109 für die Emitterextraktionselektrode wird unter Verwendung der Fotolackschicht 112 auf eine Maske strukturiert, so daß sie eine vorgegebene Gestalt aufweist. Bei diesem Musterbildungsprozeß werden in der Polysiliziumschicht 109 eine Öffnung in Richtung auf einen Bereich 107' zum späteren Bilden eines die Polysiliziumschicht 107 für die Kollektorextraktionselektrode erreichenden Kontaktlochs und eine Öffnung in Richtung auf einen Bereich 108' zum späteren Bilden eines die Polysiliziumschicht 107 für die Basisextraktionselektrode erreichenden Kontaktlochs gebildet. Der obige Schritt ist der erste lithografische Schritt. Wenn in diesem Fall, wie im Stand der Technik, die Polysiliziumschicht 109 für die Emitterextraktionselektrode mit einem normalen reaktiven Ionenätzverfahren unter Verwendung von z.B. CF&sub4; + O&sub2;-Gas strukturiert wird, dann wird die Polysiliziumschicht 109 seiten-geätzt, um einen seiten- geätzten Schnitt 113 zu bilden. Da jedoch gemäß der ersten Ausführungsform die Polysiliziumschicht 109 in breiten Bereichen zwischen dem späteren Emitterbildungsbereich 116' und dem späteren Kollektorkontaktlochbildungsbereich 107' und zwischen dem späteren Emitterbildungsbereich 116' und dem späteren Basiskontaktlochbildungsbereich 108' zurückgelassen ist, wird eine effektive Konzentration der Verunreinigung, die einen Emitterbereich bildet und in der Polysiliziumschicht 109 enthalten ist, nicht verringert.
Wie in Fig. 2C gezeigt, wird die Fotolackschicht 112 entfernt und ein Siliziumoxidfilm 114 wird auf der gesamten Oberfläche der sich ergebenden Struktur beispielsweise mittels eines CVC- Verfahrens gebildet. Danach werden die Arsenionen 111, die als eine n-Typ Verunreinigung zum Bilden eines Emitters in einer Polysiliziumschicht 109 für eine Emitterixtraktionselektrode dienen, durch Tempern termisch diffundiert, um einen schwerdotierten n&spplus;-Typ Emitterbereich 116 in dem Basisbereich zu bilden. Zu dieser Zeit wird ein Transistor, umfassend einen Kollektorkontaktabschnitt 115' mit einer Dicke von 100 µm, einen Basiskontaktabschnitt 115' mit einer Dicke von 100 µm und die Polysiliziumschicht 109 für die Emitterextraktionselektrode mit einer Dicke von 100 µm vorher vorgesehen, und die Oxidfilme 110 und 114 auf den Kontaktabschnitten werden geätzt. Danach können Transistoreigenschaften des in Fig. 2C gezeigten Transistors leicht überwacht werden, indem eine Prüfprobe in Kontakt mit den Polysiliziumschichten 107 und 108 gebracht werden. Deshalb kann ein Diffusionsbetrag effektiv gesteuert werden.
Wie in Fig. 2C gezeigt, wird der Oxidfilm 114 durch ein reaktives Ionenätzverfahren unter Verwendung von z.B. CF&sub4; + H&sub2;-Gasen entfernt und eine Ätzung wird fortgesetzt, um in dem Oxidfilm 110 unter Verwendung der in eine vorgegebene Gestalt strukturierten Polysiliziumschicht 109 für die Emitterextraktionselektrode Kontaktlöcher 115 zu bilden, die jeweils die Polysiliziumschichten 107 und 108 der Kollektor- und Basisextraktionselektrode erreichen.
Wie in Fig. 2E gezeigt, wird eine Aluminiumschicht 117 auf der gesamten Oberfläche der sich ergebenden Struktur beispielsweise durch ein Aufstäubungsverfahren gebildet. In diesem Fall kann anstelle eines Aluminiums irgendein Elektrodenmaterial gewählt werden.
Wie in Fig. 2F gezeigt, wird auf der gesamten Oberfläche mittels eines fotolithografischen Verfahrens ein Fotolackfilm 118 gebildet und entwickelt, so daß er eine vorgegebene Gestalt aufweist, und die Aluminiumschicht 117 wird mittels eines reaktiven Ionenätzverfahrens unter Verwendung CCl&sub4;-Gas oder dergleichen und unter Verwendung des Fotolackfilms 118 als eine Maske strukturiert, so daß sie eine vorgegebene Gestalt aufweist. Danach wird die Polysiliziumschicht 109 der Emitterextraktionselektrode strukturiert, um eine Kollektorelektrode 119, eine Basiselektrode 120 und eine Emitterelektrode 121 zu bilden. Der voranstehend beschriebene Schritt ist der zweite lithografische Schritt.
Wie in Fig. 2G gezeigt, wird die Fotolackschicht 118 entfernt, wodurch bei einem Verfahren einer Herstellung einer Halbleitereinrichtung gemäß der vorliegenden Erfindung ein selbstausgerichteter Bipolartransistor gebildet wird.
Intervalle zwischen einer Emitteröffnungskante und einer Öffnungskante eines Kollektorelektrodenkontaktabschnittes und zwischen einer Emitteröffnungskante und einer Öffnungkante eines Basiselektrodenkontaktabschnitts eines selbstausgerichteten Bipolartransistors, der durch ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der ersten Ausführungsform hergestellt ist, werden nachstehend unter Bezugnahme auf Fig. 2G beschrieben.
Wenn, wie in Fig. 2G gezeigt, in dem obigen ersten lithografischen Schritt ein Ausrichtungsspielraum zwischen der Polysiliziumschicht 107 der Kollektorextraktionselektrode und dem Kontaktloch 115 und ein Ausrichtungsspielraum zwischen der Polysiliziumschicht 108 der Basisextraktionselektrode und dem Kontaktloch 115 berücksichtigt wird, wird sichergestellt, daß diese Ausrichtungsspielräume in der Breite der Polysiliziumschicht 107 der Kollektorextraktionselektrode bzw. der Breite der Polysiliziumschicht 108 der Basisextraktionselektrode enthalten sind. Deshalb werden die Ausrichtungsspielräume nicht weiter berücksichtigt. In dem zweiten lithografischen Schritt werden ein Ausrichtungsspielraum S2 zwischen der Kollektorelektrode 119 und einer Öffnungskante B eines Kollektorelektrodenkontaktabschnitts, ein Ausrichtungsspielraum S2 zwischen der Basiselektrode 120 und einer Öffnungskante B eines Basiselektrodenkontaktabschnitts und ein Ausrichtungsspielraum S1 zwischen einer Emitteröffnungskante A und der Emitterelektrode 112 untersucht. Wenn beide Intervalle zwischen der Emitterelektrode 121 und der Basiselektrode 119 und zwischen der Emitterelektrode 121 und der Kollektorelektrode 120 mit D bezeichnet werden, dann wird das Intervall zwischen der Emitteröffnungskante A und dem Basiselektrodenkontaktabschnitt B oder ein Ausrichtungsspielraum zwischen der Emitteröffnungskante und der Öffnungskante B des Kollektorelektrodenkontakts mit der folgenden Gleichung berechnet:
W = S1 + S2 + D
Die Breite W des Ausrichtungsspielraums wird um eine Länge entsprechend einem Ausrichtungszyklus reduziert. Das heißt, ein Ausrichtungsspielraum S3, der im Stand der Technik abgeschätzt wird, wird nicht benötigt. Zusätzlich ist der Ausrichtungsspielraum S1 des reduzierten Ausrichtungsspielraums kleiner als ein herkömmlicher Ausrichtungsspielraum S1, da der herkömmliche Ausrichtungsspielraum S1 um 0,5 µm oder größer als ein normaler Ausrichtungsspielraum eingestellt wird, um so eine effektive Konzentration einer Verunreinigung, die einen Emitterbereich bildet und in der Polysiliziumschicht der Emitterextraktionselektrode enthalten ist, nicht zu verringern. Da in dieser Ausführungsform jedoch die effektive Konzentration nicht verringert wird, wird die Länge von 0,5 µm nicht benötigt. Wie voranstehend beschrieben wurde, können durch Verkleinern der Anzahl von lithografischen Schritten Elektroden und Extraktionselektroden (insbesondere die auf einem Element gebildete Polysiliziumschicht 109 der Emitterextraktionselektrode) mikrostrukturiert werden. Deshalb weist die vorliegende Erfindung eine hervorragende Wirkung auf.
Zusätzlich können gemäß einem Verfahren zur Herstellung einer Halbleitereinrichtung (eines selbstausgerichteten Bipolartransistors) der ersten Ausführungsform wenigstens drei lithografische Schritte, die in einer herkömmlichen Weise benötigt werden, auf zwei verringert werden. Da deshalb ein Ausrichtungsspielraum entsprechend eines lithografischen Schrittes nicht sichergestellt werden muß, eignet sich diese diese Ausführungsform zur Mikrostrukturierung eines Elementes. Da zusätzlich in einem herkömmlichen Verfahren der seiten- geätzte Abschnitt 313 auf einer Polysiliziumschicht 309 der Emitterextraktionselektrode gebildet wird (Fig. 1B), wird eine effektive Konzentration einer Verunreinigung zum Bilden eines Emitterbereichs verringert. Gemäß dieser Ausführungsform wird dieses Problem, wie in Fig. 2B gezeigt, jedoch gelöst, indem die Polysiliziumschicht 109 der Emitterextraktionselektrode in einem weiten Bereich bis zu dem Kollektorkontaktloch- Bildungsbereich 107' und in einem weiten Bereich bis zu dem Basiskontaktlochbildungsbereich gelassen wird. In dem herkömmlichen Verfahren muß die Polysiliziumschicht der Emitterextraktionselektrode um den Ausrichtungsspielraum oder einen größeren Betrag vergrößert werden. Jedoch weist gemäß dieser Ausführungsform die Polysiliziumschicht der Emitterextraktionselektrode einen Ausrichtungsspielraum nur für die Emitteröffnungskante auf. Deshalb eignet sich diese Ausführungsform zur Mikrostrukturierung eines Elementes.
Da, wie voranstehend beschrieben wurde, gemäß der vorliegenden Erfindung die Anzahl von lithografischen Schritten verkleinert werden kann, können Elektroden und Verdrahtungsschichten eines Elementes in einem kleinen Bereich bei einer höheren Dichte als bei dem herkömmlichen Verfahren gebildet werden. Deshalb kann eine Mikrostrukturierung des Elementes, eine erhöhte Ausbeute aufgrund einer Verkleinerung der Anzahl von lithografischen Schritten und eine Abnahme der Produktionskosten erzielt werden. Zusätzlich kann durch Verkleinern einer Elementgröße ein parasitäres Element verkleinert werden. Insbesondere kann in Abhängigkeit von einer Verkürzung der Polysiliziumschicht 109 der Emitterextraktionselektrode beispielsweise die Polysiliziumschicht 108 der Basisextraktionselektrode verkürzt werden, um einen Basiswiderstand zu verkleinern. Somit kann ein parasitäres Element, wie beispielsweise ein Basiswiderstand, verkleinert werden. Da ferner eine Polysiliziumschicht unter einer Metallverdrahtungsschicht vorhanden ist, die z.B. aus Aluminium gebildet ist, wird eine von einer darunterliegenden Struktur verursachte Stufendifferenz verkleinert, wodurch Verdrahtungs- Unterbrechungen verhindert werden. Da wie voranstehend unter Bezugnahme auf Fig. 2C beschrieben, die Kontaktmuster der Basis und des Kollektors gebildet werden, bevor die Verunreinigung zum Bilden des Emitterbereiches 116 diffundiert wird, wird ein Isolationsfilm teilweise entfernt, wodurch Transistoreigenschaften leicht überwacht werden. Dies ist zur Steuerung einer Diffussion effektiv.
Die Fig. 3A bis 3G sind Querschnittsansichten, die Halbleiterstrukturen bei Herstellungsschritten in einem Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen.
Die zweite Ausführungsform stellt beispielhaft eine Anwendung der vorliegenden Erfindung nicht nur auf ein Verfahren zur Herstellung eines selbstausgerichteten Bipolar-Transistors, sondern auch auf ein Verfahren zur Herstellung eines allgemeinen Bipolartransistors dar.
Fig. 3A zeigt einen Querschnitt einer Halbleiterstruktur entsprechend einem Schritt, bei dem eine Polysiliziumschicht 209 für eine Emitterextraktionselektrode durch ein Verfahren zur Herstellung eines allgemeinen Bipolar-Transistors gebildet wird.
Wie in Fig. 3A gezeigt wird, z.B. auf einem p-Typ Siliziumsubstrat 201 eine schwerdotierte n&spplus;-Typ vergrabene Schicht 202 gebildet. Eine n-Typ Epitaxieschicht 209, die später als ein Kollektorbereich dient und ein schwerdotierter n&spplus;-Typ Diffussionsbereich 202', der später als ein Kollektorextraktionsbereich dient und eine höhere Konzentration als diejenige der n-Typ Epitaxieschicht 204 aufweist, werden auf der schwerdotierten n&spplus;-Typ vergrabenen Schicht 202 gebildet. Zusätzlich wird als ein Elementisolationsbereich ein Feldoxidfilm 205 gebildet. Unter dem Feldoxidfilm 205, der als der Elementisolationsbereich dient, wird ein schwerdotierter p&spplus;-Typ Kanalausschneidebereich 203 gebildet. Ein Oxidfilm 210 wird auf dem Elementbereich gebildet, der durch den Feldoxidfilm 205 isoliert ist. Ein schwerdotierter p&spplus;-Typ äußerer Basisbereich 206' und ein p-Typ eigenleitender Basisbereich 206 werden in dem Oberflächenbereich der n-Typ Epitaxischicht 204 gebildet, die später als ein Kollektorbereich dient. Eine Emitteröffnung wird in Richtung auf den p-Typ eigenleitenden Basisbereich 206 durch den Oxidfilm 210 hindurch gebildet. Zusätzlich wird eine Polysiliziumschicht 209, die später als eine Emitterextraktionselektrode dient, auf der gesamten Oberfläche einschließlich der Emitteröffnung der sich ergebenden Struktur gebildet. Eine n-Typ Verunreinigung, wie beispielsweise Arsen 211 zum Bilden eines n-Typ Emitterbereichs wird in die Polysiliziumschicht 209 für die Emitterextraktionselektrode ionen-implantiert. Anstelle einer Ionenimplantation kann eine Verunreinigung beispielsweise mittels eines CVD-Verfahrens während einer Bildung der Polysiliziumschicht 209 in die Polysiliziumschicht 209 eingebaut werden. Allerdings ist für eine höchstgenaue Steuerung einer Verunreinigungsverteilung des Emitterbereiches eine Ionenimplantation besser als ein CVD-Verfahren.
Wie in Fig. 3B gezeigt, wird eine Fotolackschicht 212 auf der gesamten Oberfläche der sich ergebenden Struktur gebildet und durch ein fotolithografisches Verfahren entwickelt, so daß sie eine vorgegebene Gestalt aufweist, und die Polysiliziumschicht 209 der Emitterextraktionselektrode wird unter Verwendung des Fotolackfilms 212 als eine Maske strukturiert, so daß eine vorgegebene Gestalt aufweist. Bei diesem Strukturierungsprozeß werden in der Polysiliziumschicht 209 eine Öffnung in Richtung auf einen Bereich 207' hin zum späteren Bilden eines den schwerdotierten n&spplus;-Typ Kollektorextraktionselektrodenbereich 202' erreichenden Kontaktlochs, und eine Öffnung in Richtung auf einen Bereich 208' hin zum Bilden eines den schwerdotierten p&spplus;-Typ äußeren Basisbereich 206' erreichenden Kontaktlochs gebildet. Der obige Schritt ist ein erster lithografischer Schritt der zweiten Ausführungsform. Wenn in diesem Fall, wie im Stand der Technik die Polysiliziumschicht 209 der Emitterextraktionselektrode mit einem normalen reaktiven Ionenätzverfahren beispielsweise unter Verwendung von CF&sub4; + O&sub2;-Gas strukturiert wird, wird die Polysiliziumschicht 209 seiten-geätzt, um einen seiten- geätzten Bereich 213 zu bilden. Da jedoch gemäß der zweiten Ausführungsform die Polysiliziumschicht 109 in weiten Bereichen zwischen einem späteren Emitterbildungsbereich 216' und einem späteren Kollektorkontaktlochbildungsbereich 207' und zwischen einem späteren Emitterbildungsbereich 216' und dem späteren Basiskontaktlochbildungsbereich 208' zurückgelassen ist, wird eine effektive Konzentration der Verunreinigung, die eine Emitterbereich bildet und in der Polysiliziumschicht 209 enthalten ist, nicht verringert.
Wie in Fig. 3C gezeigt, wird die Fotolackschicht 212 entfernt und ein Siliziumoxidfilm 214 wird auf der gesamten Oberfläche der sich ergebenden Struktur beispielsweise mittels eines CVD- Verfahrens gebildet. Danach werden die Arsenionen 211, die als eine n-Typ Verunreinigung in einer Polysiliziumschicht 209 der Emitterextraktionselektrode dienen, durch Tempern thermisch diffundiert, um in dem Basisbereich einen schwerdotierten n&spplus;- Typ Emitterbereich 216 zu bilden.
Wie in Fig. 3D gezeigt, wird der Oxidfilm 214 mittels eines reaktiven Ionenätzverfahrens, z.B. unter Verwendung CF&sub4; und H&sub2;-Gasen entfernt und ein Ätzen wird fortgesetzt, um Kontaktlöcher 215 zu bilden, die jeweils den schwerdotierten n&spplus;-Typ Kollektorextraktionsbereich 202' und den schwerdotierten p&spplus;-Typ äußeren Basisbereich 206 in dem Oxidfilm 210 erreichen, unter Verwendung der Polysiliziumschicht 209 für die Emitterextraktionselektrode als eine Maske, die in eine vorgegebene Gestalt strukturiert ist.
Wie in Fig. 3E gezeigt, wird auf der gesamten Oberfläche der sich ergebenden Struktur, z.B. durch ein Aufstäubungsverfahren eine Aluminiumschicht 217 gebildet. In diesem Fall kann anstelle von Aluminium irgendein Elektrodenmaterial gewählt werden.
Wie in Fig. 3F gezeigt, wird ein Fotolackfilm 218 auf der gesamten Oberfläche der sich ergebenden Struktur gebildet und durch ein fotolithografisches Verfahren entwickelt, um eine vorgegebene Gestalt aufzuweisen, und die Aluminiumschicht 217 wird durch ein reaktives Ionenätzen unter Verwendung von CCl&sub4;-Gas oder dergleichen und unter Verwendung des Fotolackfilms 218 als eine Maske strukturiert, um eine vorgegebene Gestalt aufzuweisen. Danach wird die Polysiliziumschicht 209 für die Emitterextraktionselektrode strukturiert, um eine Kollektorelektrode 219, eine Basiselektrode 220 und eine Emitterelektrode 221 zu bilden. Der voranstehend beschriebene Schritt ist der zweite lithografische Schritt der zweiten Ausführungsform.
Wie in Fig. 3G gezeigt, wird die Fotolackschicht 218 entfernt, wodurch bei dem Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung ein allgemeiner Bipolartransistor gebildet wird.
Nachstehend werden unter Bezugnahme auf die Fig. 3G Intervalle zwischen der Emitteröffnungskante und der Kollektoröffnungskante und zwischen der Emitteröffnungskante und Basisöffnungskante beschrieben.
Wenn, wie in Fig. 3G gezeigt, in dem ersten lithografischen Schritt ein Ausrichtungsspielraum zwischen dem schwerdotierten n&spplus;-Typ Kollektorextraktionsbereich 202 und dem Kontaktloch 215 und ein Ausrichtungsspielraum zwischen dem p-Typ äußeren Basisbereich 206' und dem Kontaktloch 215 berücksichtigt werden, dann wird sichergestellt, daß diese Ausrichtungsspielräume in der Breite des Kollektorextraktionsbereiches 202' bzw. der Breite des äußeren Basisextraktionsbereichs 206' enthalten sind. Deshalb werden diese Ausrichtungsspielräume nicht weiter betrachtet. In dem zweiten lithografischen Schritt wird ein Ausrichtungsspielraum S1 zwischen der Emitterelektrode 221 und einer Emitteröffnungskante A, ein Ausrichtungsspielraum S2 zwischen der Kollektorelektrode 219 und der Kollektoröffnungskante und ein Ausrichtungsspielraum S2 zwischen der Basiselektrode 220 und der Basisöffnungskante B untersucht. Wenn in man in dem zweiten lithografischen Schritt annimmt, daß ein Intervall zwischen der Aluminiumschicht 217 und jeder Elektrode mit D bezeichnet ist, dann werden ein Intervall W zwischen der Emitteröffnungskante A und der Kollektoröffnungskante B und eine Breite W zwischen der Emitteröffnungskante A und der Basisöffnungskante B durch die folgende Gleichung ausgedrückt.
W = S1 + S2 + D
Die Breite W des Ausrichtungsspielraumes kann, wie in der ersten Ausführungsform, um eine Länge entsprechend dem Ausrichtungsspielraum S3 verkleinert werden.
Da zusätzlich, wie in der ersten Ausführungsform, gemäß einem Verfahren zur Herstellung einer Halbleitereinrichtung (Bipolartransistor) die drei lithografischen Schritte in einer herkömmlichen Weise auf zwei verringert werden können, eignet sich die Ausführungsform zur Mikrostrukturierung eines Elementes. Ferner kann, wie in der ersten Ausführungsform, eine Produktionsausbeute verbessert werden und Produktionskosten können herabgesetzt werden.
Die Polysiliziumschicht 209 für eine Emitterextraktionselektrode wird in einem breiten Bereich bis zu dem Kollektorkontaktlochbildungsbereich 207' und einem breiten Bereich bis zu dem Basiskontaktlochbildungsbereich 208' zurückgelassen, selbst wenn ein seiten-geätzter Abschnitt 213 in der Polysilizumschicht 209 gebildet wird. Die Konzentration der Verunreinigung zum Bilden des Emitterbereichs wird tatsächlich nicht verkleinert. Deshalb ist die Bildung des seiten-geätzten Abschnitts 213 bei einer Mikrostrukturierung eines Elementes nicht nachteilig. Da zusätzlich nie in der ersten Ausführungsform eine Polysiliziumschicht unter der Verdrahtungsschicht vorhanden ist, kann ein durch eine darunterliegende Struktur verursachte Stufendifferenz nicht verringert werden. Deshalb besteht keinerlei Tendenz, daß Verbindungs-Unterbrechungen auftreten. Da Kontaktmuster der Basis und des Kollektors gebildet werden, bevor die Verunreinigung zum Bilden des Emitterbereichs 216 diffundiert wird, wird ein Isolationsfilm teilweise entfernt, wodurch Transistoreigenschaften leicht überwacht werden. Dies ist zur Steuerung einer Diffussion effektiv.
Wie voranstehend beschrieben, können gemäß der vorliegenden Erfindung bei den Schritten zur Bildung einer Elektrode eines Halbleiters und einer Metallverdrahtung die Anzahl von lithografischen Schritten verkleinert werden. Deshalb können mit einer herkömmlichen lithografischen Genauigkeit Elektroden und Verdrahtungsschichten von Elementen bei einer hohen Dichte gebildet werden, wodurch ein Integrationsgrad verbessert wird. Ein Verfahren zur Herstellung einer Halbleitereinrichtung mit einer guten Ausbeute und niedrigen Produktionskosten kann bereitgestellt werden.
Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und engen den Umfang nicht ein.

Claims

1. Verfahren zur Herstellung einer Halbleitereinrichtung, bei der ein Isolationsfilm (110, 210) auf einer Halbleiterschicht (102, 108, 202) vorhanden ist, umfaßt die folgenen Schritte:

- Bilden des Isolationsfilms (110, 210) auf der Halbleiterschicht (102, 108, 202), so daß er eine Öffnung für eine erste Elektrode in einem vorgegebenen Bereich der Halbleiterschicht aufweist;

- Bilden einer polykristallinen Halbleiterschicht (199, 299) zum Extrahieren der ersten Elektrode in dem vorgegebenen Bereich der Halbleiterschicht auf dem Isolationsfilm;

- selektives Ätzen der polykristallinen Halbleiterschicht (109), um ein Kontaktloch für eine zweite Elektrode zu bilden;

- selektives Entfernen des Isolationsfilms unter Verwendung der polykristallinen Halbleiterschicht (109), die selektiv geätzt wird, als Maske;

- Bilden einer leitenden Schicht (117, 217) auf der gesamten Oberfläche der sich ergebenden Struktur;

- selektives Ätzen der leitenden Schicht (117, 217) und der polykristallinen Halbleiterschicht (109) unter Verwendung der gleichen Maske, um Verdrahtungsschichten für die ersten und zweiten Elektroden zu bilden.

2. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1,

dadurch gekennzeichnet, daß

- die herzustellende Halbleitereinrichtung ein Bipolar-Tansistor ist, umfassend wenigstens einen Kollektorbereich (104, 204) eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat (102, 108, 202), einen Basisbereich (106, 206) eines zweiten Leitfähigkeitstyps, der in dem Kollektorbereich des ersten Leitfähigkeitstyps gebildet ist;

- der Isolationsfilm (110, 210) auf dem Basisbereich gebildet ist und die Öffnung für die erste Elektrode in einem späteren Basisbildungsbereich des Halbleitersubstrats (102, 108, 202) aufweist;

- die polykristalline Halbleiterschicht (109, 209) vollständig mit einer Verunreinigung des ersten Leitfähigkeitstyps dotiert wird.;

- ein Bildungsbereich für eine spätere Basiselektrode (120, 220) und ein Bildungsbereich für eine spätere Kollektorelektrode (119, 219) der polykristallinen Halbleiterschicht selektiv geätzt wird; und

- die Verunreinigung des ersten Leitfähigkeitstyp in der polykristallinen Halbleiterschicht in den Basisbereich durch die Öffnung des Isolationsfilms in dem Basisbereich diffundiert wird, um einen Emitterbereich (116, 216) des ersten Leitfähigkeitstyps vor einer selektiven Entfernung des Isolationsfilms zur Bildung von Basis- und Kollektorelektroden-Kontaktlöchern zu bilden.

3. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterschicht (108) eine polykristalline Halbleiterschicht umfaßt.

4. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterschicht (102, 202) eine monokristalline Halbleiterschicht umfaßt.