DE69020641T2 - Synchronisation einer Sequenz. - Google Patents

Synchronisation einer Sequenz.

Info

Publication number
DE69020641T2
DE69020641T2 DE69020641T DE69020641T DE69020641T2 DE 69020641 T2 DE69020641 T2 DE 69020641T2 DE 69020641 T DE69020641 T DE 69020641T DE 69020641 T DE69020641 T DE 69020641T DE 69020641 T2 DE69020641 T2 DE 69020641T2
Authority
DE
Germany
Prior art keywords
sequence
generator
data
samples
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69020641T
Other languages
English (en)
Other versions
DE69020641D1 (de
Inventor
Simon Daniel Brueckheimer
David Anthony Fisher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB898910254A external-priority patent/GB8910254D0/en
Priority claimed from GB909005073A external-priority patent/GB9005073D0/en
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Application granted granted Critical
Publication of DE69020641D1 publication Critical patent/DE69020641D1/de
Publication of DE69020641T2 publication Critical patent/DE69020641T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043Pseudo-noise [PN] codes variable during transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • H04L2012/5673Coding or scrambling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)

Description

  • Diese Erfindung bezieht sich auf Verfahren zur Synchronisation einer pseudozufälligen Sequenz oder Folge, sowie auf Vorrichtungen zur Verwendung bei diesen Verfahren.
  • Eine Technik für die kombinierte Verwendung einer pseudozufälligen Sequenz oder Folge für die Datenverschlüsselung und Rahmensynchronisation bei digitalen Kommunikationssystemen ist von F. H. Halpern et al in der US-A-4 383 322 beschrieben. Eine Technik für eine digitale Verschlüsselung ohne Fehlermultiplikation ist von R. H. Beeman in der US-A-4 771 463 beschrieben.
  • Gemäß einem Grundgedanken der vorliegenden Erfindung wird ein Verfahren zur Synchronisation eines ersten Sequenzgenerators (6), der einem Generator-Polynom gehorcht, dessen Koeffizienten und Operatoren über ein Galoissches Feld definiert sind, und der an einem Datenempfänger angeordnet ist, mit einem zweiten identischen, an einem Datensender angeordneten Sequenzgenerator (2) geschaffen, das die Schritte der Hinzufügung (4) der von dem zweiten Generator (2) erzeugten Sequenz mit einem Datenstrom zur Übertragung an den Datenempfänger, wobei dieser Datenstrom einen vorhersagbaren Datenwert unter Intervallen einschließt, der Übertragung des Datenstromes mit der hinzugefügten Sequenz von dem Datensender zum Datenempfänger, des Empfangs des übertragenen Datenstroms mit der hinzugefügten Sequenz und der Rahmenbildung (5) für den empfangenen Datenstrom mit der hinzugefügten Sequenz und damit der Bestimmung des Intervalls und der Positionen des vorhersagbaren Datenwertes an dem Datenempfänger, und der Abtastung (7) des empfangenen Datenstromes mit der hinzugefügten Sequenz an den vorhersagbaren Datenwert-Positionen einschließt, wobei die Abtastung eine resultierende Sequenz von Abtastproben erzeugt, die eine abgetastete Version der von dem zweiten Generator erzeugten Sequenz umfaßt, und der Bestimmung der Phase (8) des zweiten Generators (2) aus der Sequenz von Abtastproben, und der Einstellung der Phase des ersten Generators (6) derart, daß sie der des zweiten Generators (2) entspricht, dadurch gekennzeichnet, daß die Phase dadurch eingestellt wird, daß eine Abtastsynchronisation aufeinanderfolgender Ziffern verwendet wird, bei der jede ankommende Ziffer in der Sequenz von Abtastproben dazu verwendet wird, den Wert der Rückführungsfunktion zu dem Zeitpunkt, zu dem sie empfangen wird, über eine lineare Operatoreinrichtung zu überschreiben, wobei das Verfahren weiterhin dazu dient, an dem Datenempfänger festzustellen, ob der Datensender seinen Sequenzgenerator eingesetzt hat.
  • Gemäß einem weiteren Grundgedanken der Erfindung wird eine Vorrichtung zur Synchronisation eines ersten Sequenzgenerators (6), der einem Generator-Polynom gehorcht, dessen Koeffizienten und Operatoren über ein Galoissches Feld definiert sind, und der an einem Datenempfänger angeordnet ist, mit einem zweiten identischen, an dem Datensender angeordneten Sequenzgenerator (2) geschaffen, wobei die Vorrichtung Einrichtungen zur Hinzufügung (4) der von dem zweiten Generator (2) erzeugten Sequenz zu einem Datenstrom zur Übertragung von dem Datensender zum Datenempfänger, wobei der Datenstrom einen vorhersagbaren Datenwert unter Intervallen einschließt und der Datensender den Datenstrom mit der hinzugefügten Sequenz an den Datenempfänger überträgt, an dem Datenempfänger angeordnete Einrichtungen zur Rahmenbildung (5) des empfangenen Datenstroms mit der hinzugefügten Sequenz und damit zur Bestimmung des Intervalls und der Positionen des vorhersagbaren Datenwertes, Einrichtungen zur Abtastung (7) des empfangenen Datenstroms mit der hinzugefügten Sequenz an den vorgegebenen Positionen des vorhersagbaren Datenwertes, wobei die resultierende Sequenz von Abtastproben eine abgetastete Version der von dem zweiten Generator (2) erzeugten Sequenz bildet, Einrichtungen zur Bestimmung der Phase (8) des zweiten Generators aus der Sequenz von Abtastproben und Einrichtungen zur Einstellung der Phase des ersten Generators derart einschließt, daß sie der des zweiten Generators entspricht, und wobei die Vorrichtung dadurch gekennzeichnet ist, daß die Phasenbestimmungs- und Einstelleinrichtung eine Abtastsynchronisation aufeinanderfolgender Ziffern verwendet, wobei jede ank ommende Ziffer in der Sequenz von Abtastproben dazu verwendet wird, den Wert einer Rückführungsfunktion zu dem Zeitpunkt, zu dem sie empfangen wird, über eine lineare Operatoreinrichtung zu überschreiben.
  • Ausführungsbeispiele der Erfindung werden nunmehr unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
  • Fig. 1 schematisch eine Vorrichtung zur Durchführung einer PRBS-(pseudozufälligen Binärsequenz-) Synchronisation zeigt,
  • Fig. 2 Rahmenformat und -konstruktionen zeigt,
  • Fig. 3 eine Vorrichtung für ein Synchronisationsverfahren zeigt, das die direkte Beziehung zwischen den abgetasteten Werten und dem Vektor des entfernt angeordneten PRBS- Generators verwendet,
  • Fig. 4 eine Vorrichtung für ein mit aufeinanderfolgender Bitabtastproben-synchronisation arbeitendes verfahren zeigt,
  • Fig. 5 eine Vorrichtung für ein Nullsequenz-Offsetberechnungs- und Synchronisationsverfahren zeigt,
  • Fig. 6 eine Vorrichtung zeigt, die ein mit linearer Rückführung arbeitendes Schieberegister (LFSR) mit einem Zusatzmechanismus zur Synchronisation mit einem LFSR am Sender unter Verwendung eines bekannten Datenwertes umfaßt, der in diesem Beispiel durch ein Bit pro Rahmen oder Block von Daten gebildet ist,
  • Fig. 7 ein weiteres Beispiel einer gerätemäßigen Ausführung zeigt,
  • Fig. 8 ein anderes Beispiel einer gerätemäßigen Ausführung zeigt,
  • Fig 9 noch ein weiteres Beispiel einer gerätemäßigen Ausführung zeigt, und
  • Fig. 10 eine Vorrichtung zur Synchronisation der Empfänger-PRBS zeigt.
  • Zur Verschlüsselung eines übertragenen binären Datensignals kann eine pseudozufällige Binärsequenz (PRBS), die von einem PRBS-Generator an dem Sender erzeugt wird, beispielsweise nach dem Modulo-2-Verfahren zu dem Datensignal addiert oder hinzugefügt werden. Um das Signal am Empfänger zu entschlüsseln, muß die Phase der nach dem Modulo-2-Verfahren hinzugefügten PRBS wiedergewonnen werden, um einen identischen PRBS-Generator am Empfänger zu synchronisierren. Um dies zu erzielen, war es bisher erforderlich, den entfernt angeordneten (senderseitigen) PRBS-Generator rückzusetzen und ein bekanntes Synchronisationswort (mit mehreren Bits) den übertragenen Daten hinzuzufügen.
  • Bei den nachfolgend beschriebenen Synchronisationstechniken wird eine pseudezufällige Binärseguenz (PRBS) von einem ersten (senderseitigen) PRBS-Generator 2 (Fig. 1) einem binären Datenstorm in einem Datensender hinzugefügt, und eine identische PRBS von einem zweiten PRBS-Generator 6 (Fig. 1) in dem Empfänger wird mit diesen synchronisiert, ohne daß die Notwendigkeit einer Unterbrechung oder eines Rücksetzens der PRBS- Generatoren besteht. Die Technik ist besonders vorteilhaft, wenn sie mit der Verwendung eines eine zyklische Redundanz aufweisenden Codes zur Eingrenzung der Rahmeninformation kombiniert wird, wie dies in der GB-A-22 32 040 beschrieben ist, die am 28.11.1990 veröffentlicht wurde und deren Inhalt durch diese Bezugnahme hier mit aufgenommen wird, doch kann die Technik auch bei anderen Rahmenbildungsverfahren eingesetzt werden.
  • Die beschriebenen gerätemäßigen Ausführungen beruhen auf der Einführung oder des Vorhandenseins von bekannten oder vorhersagbaren Datenwerten in der übertragenen Datensequenz vor der Hinzufügung der PRBS. Dies führt dazu, daß spezielle Werte des am entfernt angeordneten Sender befindlichen (ersten) PRBS- Generators 2 an festgelegten Zeitpunkten an dem Empfänger bekannt sind, wobei diese Werte eine ausreichende Information bilden, um den zweiten PRBS-Generator 6 zu synchronisieren, der sich am Ort des Empfängers befindet.
  • Eine spezielle Anwendung der Technik besteht im Fall von asynchronen Zeitmultiplex-(ATM-) Daten. In diesem Fall weisen die Daten die Form von Zellen mit einer gleichförmigen Länge von L bits mit einem Anfangsblock mit einer Länge von n Bits und einer Nutzinformation mit der Länge von j Bits auf, wobei der bekannte Datenwert, z.B. eine binäre 0, an dem i-ten Bit vom Beginn jeder Zelle aus auftritt. Somit wird lediglich ein einziges Bit verwendet.
  • Bei der schematischen, in Fig. 1 gezeigten Anordnung wird am Sender ein binärer Datenstrom w(x) von einer Datenquelle 1 erzeugt, wobei der erste PRBS-Generator 2 eine Sequenz oder Folge u(x) erzeugt, und eine Rahmenbildungsinformation wird von einem Rahmenadditions-/CRC (zyklische Redundanzprüfungsoder Blocksicherungs-) Generator 3 geliefert.
  • Die Datensequenz w(x) besteht aus irgendeiner Datensequenz, die jedoch die spezielle Eigenschaft aufweist, daß sie bei periodischen Intervallen ein bekanntes Datenbit aufweist, beispielsweise ist jede i-te Datenabtastprobe auf eine binäre 0 gesetzt.
  • In dem in Fig. 2 gezeigten Beispiel umfaßt die Sequenz w(x) die Daten (Anfangsblock und Nutzinformation). Diese Daten enthalten eine Null-Information in dem Feld w(k) = 0 bis w(k+r-1), die durch eine Blocksicherung überschrieben werden kann, ohne daß gültige Datenelemente überschrieben werden. Eine alternative Lösung besteht darin, die Blocksicherungsbits an einen bestimmten Punkt in der Zelle zu schreiben, anstatt sie zu überschreiben. Das bekannte Datenelement (Wert binäre 0) ist bei diesem Beispiel im Anfangsblock an der Position w (k-1) angeordnet. Der senderseitige PRBS-Generator 2 erzeugt eine Sequenz u(x), die von dem PRBS-Generator-Polynom 1 + f(x) mit dem Grad F entsprechend dem Ausdruck
  • u(x) = 1/(1+f(x))
  • abhängt.
  • Die Sequenz u(x) wird dann (nach dem Modulo-2-Verfahren) unter Verwendung eines EXCLUSIVE-ODER-Verknüpfungsgliedes 4 zur Datensequenz w(x) hinzuaddiert oder hinzugefügt. Es ist keine spezielle Phasenbeziehung zwischen dem Beginn des PRBS-Sequenz- Zyklus und dem Beginn einer Zelle erforderlich.
  • Der Ausgang des ODER-Verknüpfungsgliedes 4 ist die Datensequenz d(x), worin d(x) = w(x) u(x) ist.
  • Blocksicherungsbits r(x) werden dann zu d(x) an der entsprechenden Position hinzugefügt, um die übertragene Datensequenz t(x) zu bilden, worin t(x) = r(x) d(x) ist. Die Blocksicherung wird durch eine Division einer Polynomdarstellung der Datensequenz d(x) durch das Codegenerator-Polynom g(x) berechnet, wobei eine Rückführungs-Schieberegisteranordnung verwendet wird.
  • Für die n Bits der Anfangsblöcke ist d(x) ein linearer systematischer Code. Die ersten k Bits bilden die Information, und die letzten r = n - k bits bilden die Blocksicherungsbits.
  • Wenn angenommen wird, daß i(x) ein gültiges Codewort des linearen systematischen Codes ist und daß g(x) das Generator-Polynom für den Code ist, während q(x) irgendein Quotient ist, der sich aus der Division der Anfangsblock-Daten d(x) durch das Generator-Polynom g(x) ergibt, so ist
  • i(x) = xn-kd(x) r(x) und r(x) = q(x)g(x) xn-kd(x)
  • Nunmehr wird die PRBS-Synchronisation in dem Empfänger betrachtet. Für die folgende Erläuterung wird angenommen, daß die Daten im wesentlichen fehlerfrei empfangen werden. Eine Rahmenbildung wird (bei 5) auf die Daten t(x) angewandt, um Zellenbegrenzungen einzugrenzen, wobei beispielsweise die Blocksicherungs-Rahmenbildungstechnik der oben erwähnten Patentanmeldung verwendet wird. Nach diesem Vorgang ist die Position der Datenelemente wi der bekannten PRBS bekannt, und diese Abtastproben können extrahiert werden, um eine Sequenz s(x) mit der Frequenz 1/L zu bilden.
  • s(x) ist eine abgetastete Version des entfernt angeordneten (ersten) PRBS-Generators 2 mit dem Intervall m = L für eine PRBS-Länge von mehr als L und im übrigen mit einem Intervall m = L Modulo-2F - 1 für eine PRBS-Länge von weniger als L.
  • s(x) besteht aus Abtastproben der PRBS oder der 'Nullsequenz' des entfernt angeordneten, mit linearer Rückführung arbeitenden Schieberegisters. Zu dem Zeitpunkt, zu dem der F-te abgetastete Wert der PRBS-Sequenz (fehlerfrei) empfangen wird, liegt eine ausreichende Information vor, um den örtlich angeordneten (zweiten) PRBS- Generator zu synchronisieren (obwohl dies in manchen Fällen früher erreicht werden kann).
  • Es gibt verschiedene Verfahren, die dazu verwendet werden können, den örtlichen (zweiten) PRBS-Generator 4 auf der Grundlage des abgetasteten Datenstroms s(x) zu synchronisieren.
  • Bei dem ersten Verfahren wird die direkte Beziehung zwischen den abgetasteten Werten s(x) und dem Zustand des entfernt angeordneten (ersten) PRBS-Generators 2 verwendet. In diesem Fall werden die Werte s(x) in einem Register z(x) mit der Länge F (Register 7) gespeichert. Diese Werte bilden einen Vektor, der bei einer Multiplikation mit einer geeigneten Abbildungsmatrix einen Vektor für eine zukünftige Zeit t + τ derart erzeugt, daß nach τ der örtliche/Empfänger- (zweite) PRBS-Generator 6 kontinuierlich synchron mit dem entfernt angeordneten PRBS-Generator getaktet werden kann.
  • Somit ergibt sich zum Zeitpunkt t + τ bezogen auf den Empfang des letzten abgetasteten PRBS-Elementes z(F-1) zum Zeitpunkt t der Spaltenvektor ut+τ aus der Matrixmultiplikation:
  • Z(t) V(τ) = U (t-τ), das heißt
  • Jede Spalte Vj in der Matrix ergibt bei Multiplikation mit dem abgetasteten PRBS-Reihenvektor [z&sub0; z&sub1; z&sub2; ... zF-1] den Wert für das Element uj für j = 0 bis F-1 zum Zeitpunkt t + τ des örtlich angeordneten Empfänger-PRBSGenerators.
  • Die Koeffizienten der Abbildungsmatrix nehmen Werte 1 oder 0 an, und sie können für alle möglichen Werte für m und τ ausgewertet werden. Die Werte von m und τ sind bei jeder speziellen Anwendung festgelegt. Wenn sich m entsprechend eines gewählten Musters ändert, so existiert eine Lösung für die Matrix V(τ) derart, daß U(t + τ) bestimmt werden kann, wobei jedoch eine mögliche zyklische Verschiebung der Abtastproben z(t) in Abhängigkeit von der Position in dem Muster des sich ändernden m erforderlich sein kann.
  • Für jedes Speicherelement in dem empfängerseitigen PRBS-Register führt die zur Durchführung der Vektorproduktbildung des Reihenvektors z(t) mit der entsprechenden Spalte in der Koeffizientenmatrix V(τ) erforderliche Schaltung eine Modulo-2-Addition für alle Abtastprpoben aus, für die Spaltenmatrixkoeffizienten von 0 abweichen. τ kann so ausgewählt werden, daß die Anzahl der von 0 abweichenden Elemente in der Abbildungsmatrix (V(τ) zu einem Minimum gemacht wird.
  • Ein spezieller Fall ergibt sich, wenn m = 1 dazu führt, daß die Abbildungsmatrix zur Identitätsmatrix wird.
  • Fig. 3 zeigt eine gerätemäßige Ausführung einer Abbildungsschaltung unter der Annahme von F = 7. Das Abtastproben-Speicherregister 7 ist ein seriell zu ladendes Schieberegister. Die Daten s(x) werden taktgesteuert in das Abtastproben-Speicherregister mit einem Bit pro Rahmen L eingeleitet. Beim Takten des letzten Elementes Z6 wird die parallele Ladesteuerung freigegeben und der beabsichtigte Zustand des PRBS-Generators 6 geladen. Der PRBS-Generator wird mit der gleichen Rate getaktet, wie der ankommende Bitstrom t(x). Der PRBS-Ausgang wird überprüft, ob er mit den abgetasteten Daten s(x) an den Abtastzeiten entspricht, um die PRBS-Synchronisation zu überprüfen. Das PRBS-Schieberegister wird nur dann neu geladen, wenn festgestellt wird, daß diese Daten nicht dauernd einander entsprechen. Dies ergibt eine Unempfindlichkeit gegenüber Bitübertragungsfehlern. Es sei bemerkt, daß das Abtastproben-Speicherregister 7 und der empfängerseitige PRBS-Generator 6 gemeinsam die gleichen Speicherelemente nutzen können.
  • Zur Berechnung der Koeffizient der Abbildungsmatrix V(τ) kann das folgende Verfahren verwendet werden:
  • Der zeitliche Verlauf der Zustände jeder Stufe in dem PRBS- Schieberegister wird in einen vertikalen Abstand aufweisenden Reihen niedergeschrieben. Es werden diejenigen F Spalten ausgewählt, die einen Abstand von m aufweisen, um eine F x F-Matrix zu bilden. Es werden diejenigen F Spalten τ nach der letzten Spalte in dem vorhergehenden Satz ausgewählt, um die resultierende F x F-Matrix zu bilden. Dann sind die Reihen der Abbildungsmatrix V(τ) durch die F linearen Spaltenoperationen definiert, die benötigt werden, um den ursprünglichen Satz in den resultierenden Satz zu transformieren.
  • Ein zweites Verfahren, das als aufeinanderfolgende Bit-Abtastproben-Synchronisation bezeichnet wird, besteht darin, jedes ankommende Bit in der Abtastproben-Sequenz s(x) dazu zu verwenden, den Wert der Rückführungsfunktion f(x) zu dem zeitpunkt zu überschreiben, zu dem es empfangen wird. Hierdurch wird effektiv die Null-Sequenz des linearen Rückführungs-Schieberegisters synchronisiert, um diesen Bitabtastprobenwert zu diesem Zeitpunkt und wieder nach jedem vollständigen Zyklus zu erzeugen. Um zu verhindern, daß Bit-Abtastproben die durch vorhergehende Bits erzielte Synchronisation aufheben, müssen die jeweils laufenden Werte jeder Stufe des Schieberegisters auf Übereinstimmung mit all den Abtastproben gebracht werden, die bisher angesammelt wurden. Die Null-Sequenz ist in zuverlässiger Weise synchronisiert, nachdem F gültige Bit-Abtastproben auf diese Weise in das Register eingeführt wurden. Fig. 4 zeigt die allgemeine Konfiguration einer Vorrichtung für ein eine willkürliche Länge F aufweisendes Schieberegister a(x) und eine linearee Rückführungsfunktion f(x). Das Schieberegister b(x), ebenfalls mit der Länge F, speichert die letzten F-Null-Sequenz-Bitabtastproben s(x) und wird für jede neue Abtastprobe um eine Position nach rechts verschoben. Die linearen Kombinationsfunktionen g&sub0; ... gF-1 berechnen die Werte für jede Stufe des Schieberegisters a(x), die mit allen bisherigen Abtastproben übereinstimmen müssen. g&sub0; ist ein trivialer Ausdruck, der sich auf das neu ankommende Bit bezieht, und hiervon werden keine linearen Kombinationen hergestellt. Die periodischen Null-Sequenz-Abtastproben s(x) und die berechneten übereinstimmenden Werte g&sub0; (b(x), a&sub0;) ... gF-1 (b(x), aF-1) werden in das Schieberegister a(x) über einen jeweiligen Multiplexer eingeführt, der jeder Stufe des Registers a(x) vorangeht, und sie werden durch ein Steuersignal ausgewählt, das mit der Bit-Abtastprobe synchronisiert ist. Die mit dem Sender synchronisierte Null-Sequenz (PRBS) wird dann am Punkt p(x) gewonnen.
  • Bei einer speziellen Anwendung werden die Linearkombinationsfunktionen g&sub0; ... gF-1 aus der Rückführungsfunktion f(x) und der speziellen Bitperiode m zwischen den Null-Sequenz-Bitabtastproben s(x) berechnet. Die Funktionen gi würden EXKLUSIV-ODER-Verknüpfungsglieder umfassen. In der Praxis sind mehrere dieser Kombinationsfunktionen gleich Null, was die Beseitigung des zugehörigen Multiplexers ermöglicht.
  • Der Vorteil dieses Verfahrens besteht darin, daß eine Möglichkeit besteht, eine Synchronisation in weniger als F Bitperioden zu erzielen. Dieses Verfahren ist auf irgendeine Kombination von Null-Sequenz-Längen und Bit-Abtastprobenperioden anwendbar.
  • Ein drittes Verfahren wird als eine Null-Sequenz-Offset-Berechnung und -Synchronisation bezeichnet. Dieses Verfahren sammelt F periodische Null-Sequenz-Bitabtastproben und ordnet sie nebeneinander an, um einen Vektor zu erzeugen. Dieser Vektor wird dann dazu verwendet, den Offset oder die Versetzung zwischen den Null-Sequenzen des Empfängers und des Senders zu berechnen und um entsprechend eine Synchronisation nach einer Sequenzlänge zu erzielen.
  • Es kann gezeigt werden, daß es eine Auswahl von F Bitabtastproben gibt, die bei ihrer Kombination einen Vektor ergeben, der identisch zu dem Vektor in dem Sender-Sequenzgenerator ist, der die F-te ankommende Bitabtastprobe erzeugte. Für irgendein eine maximale Länge aufweisendes lineares Rückführungsschieberegister und eine Bitabtastprobenperiode m, die einer ganzzahligen Potenz von 2 entspricht, kann gezeigt werden, daß diese Auswahl von F Abtastproben eindeutig und berechenbar ist (mit y(x) bezeichnet).
  • Die Periode m zwischen den ankommenden Bitabtastproben entspricht m aufeinanderfolgenden Änderungen des Vektors in dem senderseitigen Sequenzgenerator. Jedoch entspricht jede aufeinanderfolgende Periode m einer einzigen Änderung des Vektors der kombinierten F Bitabtastproben. Daher zeigt der Abstand d des kombinierten Vektors z(x) von y(x) in Ausdrücken der Vektoränderungen der Null-Sequenz den Abstand (m-1)*d zwischen dem empfangenen kombinierten Vektor z(x) und Vektoränderungen an, worauf gewartet wird, bis sich der Sender wieder in diesem Zustand befindet. Dies erfolgt wiederum eine Sequenz nach dem Empfang der F-ten Bitabtastprobe.
  • Fig. 5 zeigt eine Vorrichtung zur Durchführung dieses dritten Verfahrens. Diese Vorrichtung umfaßt zwei Schieberegister a(x) und b(x) mit linearen Rückführungsfunktionen f(x) bzw. f(x). f (x) weist die gleiche Anzahl von Koeffizienten wie f(x) auf, doch sind sie in ihrer Reihenfolge umgekehrt, das heißt: und
  • Die von dem Register b(x) erzeugte Null-Sequenz ist gegenüber der von dem Register a(x) erzeugten Sequenz umgekehrt. Die ankommenden Bits werden nach rechts in die Register a(x), b(x) und z(x) verschoben. Das Register y(x) ist vorprogrammiert und enthält den eindeutigen entsprechenden Vektor, wie dies weiter oben beschrieben wurde, und es wird dazu verwendet, den Offset oder die Versetzung zwischen den Sender- und Empfänger-Sequenzen abzuleiten.
  • Der Vergleicher 14 zeigt eine Ungleichheit zwischen seinen beiden Operanden an. Der Vergleich erfolgt zwischen dem Vektor in dem Register b(x) und entweder dem des Registers y(x) oder dem kombinierten Vektor der Abtastproben z(x). Im Anfangszustand wird der Vergleicher dazu verwendet, das Register b(x) mit dem Register y(x) zu vergleichen. Während der Vergleicher anzeigt, daß diese beiden nicht gleich sind, werden beide Register a(x) und b(x) mit der Bitrate ausgehend von einem Anfangszustand des kombinierten Vektors taktgesteuert. Das Register a(x) führt eine Vorwärtschrittbewegung durch die Vektoren der Null-Sequenz aus, während das Register b(x) eine Schrittbewegung in der umgekehrten Richtung ausführt. Wenn das Register b(x) gleich dem Register y(x) wird, enthält das Register a(x) den Vektor, den der senderseitige Sequenzgenerator hatte, als die fünfte Bitabtastprobe empfangen wurde. Zu diesem Zeitpunkt wird der Takt des Registers a(x) durch den Vergleicher 14 gesperrt, doch setzt das Register b(x) seine Rückwärtsschrittbewegung durch die Vektorsequenz fort. Der Sender erreicht den Vektor in dem Register a(x) erneut nach einer vollständigen Null-Sequenz-Länge nach dem Empfang des F-ten Bits. Zu diesem Zeitpunkt wird das Register a(x) gesperrt und der Multiplexer 15 des Vergleichers wird so geschaltet, daß er nunmehr den Vektor in dem Register b(x) mit dem in dem Register z(x) vergleicht. Weil z(x) ein Vektor der F Eingangsabtastproben ist, hat, wenn das Register b(x) den identischen Vektor enthält, es genau eine Sequenzlänge nach dem Empfang des F-ten Bits durchlaufen, und gleiches gilt auch für den Sequenzgenerator in dem Sender. An dieser Stelle gibt der Vergleicherausgang den Takt des Schieberegisters a(x) wieder frei, das nunmehr synchron zu dem Sequenzgenerator in dem Sender läuft.
  • Wenn m = 2 ist, so werden a(x) und f(x) so ausgewählt, daß sie ein normales, mit linearer Rückführung arbeitendes Schieberegister bilden. Wenn jedoch m > 2 ist, so muß der Sequenzgenerator so ausgelegt werden, daß er durch die Vektoren der Nullsequenz mit m - 1 zu jedem Zeitpukt weiterschaltet. Es ist möglich, einen Sequenzgenerator so auszubilden, daß er eine Schrittbewegung durch die Vektoren um irgendeinen Betrag von m - 1 für 1 < m < n ausführt, worin n die Sequenzlänge ist. Wenn jedoch eine Synchronisation erzielt wurde, so muß der in dem Register a(x) berechnete Synchronisationsvektor in ein normales mit linearer Rückführung arbeitendes Schieberegister überführt werden, um eine Sequenz zu erzeugen, die gleichschrittig mit dem Sender ist. Dies könnte durch eine Umkonfiguration der Register a(x) und f(x) erreicht werden, oder es könnte durch das Register b(x) erzielt werden, wenn die Koeffizienten von f (x) nachfolgend umgekehrt werden, weil dieses Register überflüssig wird, wenn die Synchronisation erzielt wurde.
  • Idealerweise sollte die PRBS so gewählt werden, daß sie eine maximale Länge aufweist. Wenn der PRBS-Generator nicht von maximaler Länge ist, so muß ein Zustand des PRBS-Generators an dem Empfänger bekannt sein, um eine Eindeutigkeit sicherzustellen. Die Zykluslänge der PRBS darf kein ganzzahliges Vielfaches der Zellenlänge sein, und die Zellenlänge darf auch kein ganzzahliges Vielfaches der PRBS sein, weil anderenfalls die abgetastete Sequenz einen konstanten Wert aufweist und keine Informationen enthält, die ausreichen, um den empfängerseitigen (zweiten) PRBS-Generator zu synchronisieren.
  • Somit beschreibt die soweit erläuterte Erfindung ein Verfahren zum phasenstarren Nachführen eines örtlich angeordneten Pseudozufalls-Sequenzgenerators gegenüber einem entfernt angeordneten Pseudozufalls-Sequenzgenerator. Das Verfahren ist insbesondere, jedoch nicht ausschließlich auf ein System anwendbar, bei dem eine in einer entfernten Stelle erzeugte Sequenz unter Verwendung der Modulo-2-Addition einer im wesentlichen unbekannten zu übertragenen Datenfolge hinzugefügt wurde, um sie zufällig zu machen. Es werden periodisch auftretende bekannte Elemente in der ursprünglichen Datensequenz verwendet, um die unbekannte Phase der pseudozufälligen Sequenz zu bestimmen. Nach der Rahmenbildung der empfangenen Daten ist die Position der ursprünglich bekannten Elemente bekannt, und eine Abtastprobenversion des entfernt angeordneten PRBS-Generators kann extrahiert werden und es kann ein Abtastprobenstrom s(x) gebildet werden. Dieser Abtastprobenstrom s(x) kann auf verschiedene Weise verwendet werden, um den örtlich angeordneten PRBS-Generator zu synchronisieren, wie dies beispielsweise speziell unter Bezugnahme auf die Fig. 3, 4 oder 5 beschrieben wurde. Wie dies weiter oben erwähnt wurde, erforderten bisher vorgeschlagene Verfahren zur Rückgewinnung der Phase einer unter Verwendung der Modulo-2- Addition hinzugefügten pseudozufälligen Sequenz das periodische Rücksetzen des Generators und die Hinzufügung eines bekannten Synchronisationswortes mit mehreren Bits. Die hier vorgeschlagene Technik beseitigt die Notwendigkeit periodischer Rücksetzvorgänge und ermöglicht es, daß die bekannten Daten auf der Grundlage von einem Bit pro Datenblock verteilt werden.
  • Obwohl die vorstehend erläuterte Erfindung sich lediglich auf Binärsequenzgeneratoren bezieht, muß das grundlegende Verfahren und die Vorrichtung in dieser Weise nicht beschränkt sein, und das Verfahren und die Vorrichtung ist tatsächlich auf irgendwelche Sequenzgeneratoren anwendbar, die einem Generator-Polynom gehorchen, dessen Koeffizienten und Operatoren über ein Galoissches Feld definiert sind, das heißt binär, ternär, quaternär und so weiter.
  • Die Vorrichtung nach Fig. 6 ist direkt von Fig. 4 abgeleitet und stellt die gerätemäßige Ausführung des hier beschriebenen Verfahrens mit aufeinanderfolgender Bitsynchronisation dar.
  • Ein Merkmal dieser Vorrichtung besteht darin, daß hierbei kein Abtastproben-Speicherregister mehr erforderlich ist, weil diese Vorrichtung keine Speicherung der vorhergehenden Abtastproben der vorhersagbaren Bits in dem ankommenden Datenstrom erfordert.
  • Ein weiteres Merkmal besteht darin, daß möglicherweise fehlerhafte Abtastproben nicht mehr aus der Speicherung des Abtastproben-Speicherregisters entfernt werden müssen, was eine schnellere mögliche Fehlerkorrektur bei der nächsten oder nachfolgenden Abtastprobe ermöglicht, und nicht erst F Abtastproben nach dem Empfang einer fehlerhaften Abtastprobe.
  • Das Verfahren hat die Fähigkeit, die Phase der Empfängersequenz in Abhängigkeit von einer Modifikation der Phase der Sendersequenz entsprechend einer nicht vorhersagbaren/vorhersagbaren Information zu modifizieren, die gegenseitig dem Sender und dem Empfänger bekannt ist, und eine Synchronisation aufrechtzuerhalten, sofern eine Überwachungseinrichtung verwendet wird, um eine Kette von Daten festzustellen, die das Übertragungsmedium stören könnte, beispielsweise eine lange Kette von Null-Werten.
  • Ein weiteres Merkmal besteht darin, daß sich die Vorrichtung dynamisch an eine willkürliche Änderung in dem Intervall zwischen Abtastproben anpassen kann, wobei das Intervall durch die Rahmenbildungseinrichtung angezeigt wird, oder daß sie sich an einen vorgegebenen Satz von Intervallen zwischen Abtastproben anpassen kann, die in einer willkürlichen Reihenfolge von Intervallen empfangen werden, oder daß sie so festgelegt ist, daß sie lediglich ein Intervall zwischen Abtastproben empfängt. Beispielsweise kann dies eine leere Zelle im Fall der ATM-Übertragung sein, bei der der Inhalt einer derartigen Zelle festgelegt und bekannt ist. Diese Fähigkeit ermöglicht es, daß mehrere Abtastproben von jedem Rahmen gewonnen werden, wenn dies erforderlich ist, wodurch die Zeit bis zur Erzielung einer Synchronisation verkürzt wird. Das Kriterium zur Erzielung einer Synchronisation bei einem Generator-Polynom vom Grad F besteht darin, daß F linear unabhängige Abtastproben für eine Synchronisation an dem Empfänger erforderlich sind, obwohl in der Praxis die Synchronisation mit weniger als F Abtastproben erzielt werden kann.
  • Mehrere Abtastproben können von einem fehlergeschützten Feld genommen werden - beispielsweise wenn die Rahmenbildungsinformation eine Prüfsumme über ein Feld sein würde, wie dies in der GB-A-22 32 040 beschrieben ist, die am 28.11.1990 veröffentlicht wurde, wodurch die Integrität der Abtastproben angezeigt wird und entsprechend die Unempfindlichkeit gegenüber Fehlern in dem Übertragungsmedium verbessert wird.
  • Fig. 6 zeigt eine mit linearer Rückführung arbeitende Schieberegisteranordnung, obwohl eine Vorwärtszuführungs- oder andere Generatorausführungen in gleicher Weise anwendbar wären.
  • Die Rückführungsfunktion kann irgendein geeignetes Sequenzgenerator-Polynom sein, das nicht notwendigerweise auf die Erzeugung von eine maximale Länge aufweisenden Sequenzen beschränkt ist.
  • Wenn die Verschlüsselung von dem Sender nicht in Gebrauch ist, bleiben die vorhersagbaren Datenwerte bei der Übertragung unverändert und ergeben damit eine Abtastprobe, die die Eigenschaft der Sperrung des Empfänger-Generators hat, wodurch automatisch das Vorhandensein oder Nichtvorhandensein der Verschlüsselung festgestellt wird und der Generator im Empfänger abgeschaltet wird.
  • In der Figur ist f(x) das Polynom zur Erzeugung der Sequenz, und es umfaßt eine EXKLUSIV-ODER-Operation (oder eine äquivalente Logik) für jeden von Null abweichenden Koeffizienten von x in dem Polynom, wie dies für den Fachmann gut bekannt ist.
  • Die Blöcke a&sub0; ... aF-1 bilden die Stufen eines Schieberegisters, das mit der Rate der ankommenden Daten getaktet wird. Es kann eine EXKLUSIV-ODER-Operation zwischen jeder Schieberegisterstufe gemäß den weiter unten beschriebenen Koeffizienten 'g' eingefügt werden, die es ermöglicht, daß das verschobene Bit entsprechend der ankommenden Abtastprobe an der bekannten Bitposition modifiziert wird. Das Signal t(x) ist der ankommende Datenstrom, und das Signal 'Steuerung' betätigt den Multiplexer jedesmal dann, wenn eine gültige Abtastprobe dem Strom t(x) entnommen werden kann, und zwar entsprechend einer Rahmeneingrenzungsvorrichtung oder einer Abtastproben-Positionsvorhersageeinrichtung.
  • Das Signal u(x) ist der Ausgang der Funktion f(x), das heißt die Verschlüsselungssequenz, die mit der in dem Sender zu synchronisieren ist. Die Blöcke g&sub1; (m, f(x)) ... gF-1(m, f(x)) sind Koeffizienten in dem gleichen Galoisschen Feld wie diese Koeffizienten von f(x), entsprechend dem Abtastprobenintervall 'm' und dem Polynom f(x), wobei dieses 'm' in einer vorgegebenen Anwendung festgelegt werden kann, wodurch die Koeffizienten festgelegt werden, oder diese Koeffizienten können dynamisch entsprechend f(x) und dem letzten Intervall zwischen Abtastproben berechnet werden, oder diese Koeffizienten können zwischen einem geschlossenen Satz von Werten entsprechend dem letzten Intervall zwischen Abtastproben für irgendeinen vorher festgelegten geschlossenen Satz von Intervallen 'm' geschaltet werden. Zusätzlich können diese Koeffizienten g&sub1;(m,f(x)) ... gF-1(m,f(x)) vorherbestimmt oder dynamisch berechnet werden, um den Empfängergenerator für irgendeine Zeit &tau; bezüglich der Sender-Sequenzphase zu synchronisieren.
  • Für eine beliebige Kombination von m und f(x) sind die Koeffizienten g&sub1;(m,f(x)) ... gF-1(m,f(x)) eindeutig, und sie existieren für jeden Wert von m, der keinem Faktor von 2F-1 darstellt, der ZF-1 durch einen ganzzahligen Wert kleiner als F dividiert.
  • Im Normalbetrieb leitet der Multiplexer das Signal u(x) in die erste Stufe a&sub0; des Schieberegisters ein. Die EXKLUSIV-ODER- Operation 31 mißt die Differenz zwischen u(x) und dem Eingang an die Stufe a&sub0;, und weil diese im Normalbetrieb identisch sind, wird keine Wirkung auf dieanderen Inhalte des Registers über die Koeffizienten g&sub1;(m,f(x)) ... gF-1(m,f(x)) hervorgerufen.
  • Wenn eine Abtastprobe genommen wird, schaltet die Steuerung den Multiplexer so, daß er das Signal t(x) in die erste Stufe a&sub0; des Schieberegisters lenkt. Die Operation 31 mißt die Differenz zwischen dieser Abtastprobe und der Sequenz u(x), und sie kann über die Koeffizienten g&sub1;(m,f(x) ... gF-1(m,f(x)) die anderen Inhalte der Register a&sub0; ... aF-1 für eine Übereinstimmung mit dem Wert der Abtastprobe und der vorhergehenden Abtastproben modifizieren. Auf diese Weise konvergiert die Empfängersequenz bei einer Synchronisation mit der Sendersequenz für jede Abtastprobe, die linearvon den vorhergehenden Abtastproben unabhängig ist.
  • Wenn sich kein Unterschied zwischen den Abtastproben und dem Signal u(x) an diesen Abtastprobenpositionen bei mehreren aufeinanderfolgenden gültigen Abtastproben ergibt, so wird der Empfänger als synchronisiert betrachtet, und die Steuerung kann gegen eine weitere Betätigung gesperrt werden.
  • Als ein Beispiel einer gerätemäßigen Ausführung für F = 9 folgt nachstehend eine Beschreibung der Durchführung und Überprüfung der Synchronisation für die Rahmenbildungs-Lagefestlegungsund Entschlüsselungseinrichtung auf der Grundlage, daß sich ein Bit in dem Anfangsblock für jeden Rahmen (für einen Zellenleserahmen) befindet.
  • Ein weiteres Merkmal dieses Beispiels, das in gleicher Weise allgemein für irgendeinen vorhersagbaren Datenwert gilt, ist die zusätzliche Verwendung des bekannten Datenbits zur Anzeige von einem von zwei möglichen Intervallen für zwei Rahmenlängen (18 und 54 Byte), wobei es für einen kurzen Rahmen invertiert wird. Die beiden Sätze von Koeffizienten g&sub1;(432,f(x)) ... gF-1(432,f(x)) und g&sub1;(144,f(x)) ... gF-1(144,f(x)) sind dazu bestimmt, die Sequenz für &tau; = 144 zu synchronisieren, das heißt für zukünftige 144 Bits.
  • Während des Einschaltens und des erneuten Synchronisationsvorganges, bei dem die Zellenanfangsblock-Lagefestlegungseinrichtung weiterhin die Lage gültiger Zellenanfangsblöcke vor ihrer eigenen Synchronisation bestimmt, werden gültige Abtastproben von dem Zellenanfangsblock an der bekannten Bitlage entnommen. Wenn die Anfangsblock-Lokalisierungseinrichtung einen fehlerhaften Anfangsblock empfängt oder noch nach dem ersten gültigen Anfangsblock sucht, kann die Entschlüsselungsvorrichtung frei laufen, doch werden keine gültigen Abtastproben entnommen.
  • Die Entschlüsselungseinrichtung speichert die Differenz zwischen der ankommenden Abtastprobe und dem Rückführungsbit der Entschlüsselungseinrichtung (dem Ausgang der EXKLUSIV-ODER-Operation 31 in der vorhergehenden Beschreibung) für jeden gültigen Anfangsblock für eine Verwendung 144 Bits (18 Bytes) später (wenn die Länge der derzeitigen Zelle zum ersten Mal bestimmt werden kann) . Die Länge der vorhergehenden Zelle wird ebenfalls gespeichert, so daß die diesem Intervall entsprechenden Koeffizienten g1 - gF-1 später bestimmt werden können.
  • Bei jedem 18-Byte-Zeitintervall nach dem letzten gültigen Zellenfanfangsblock zeigt das Vorhandensein eines gültigen Zellenfanfangsblockes an, daß die Zelle die kürzere der beiden Längen aufwies, wobei in diesem Fall der bekannte Datenwert invertiert wird, und die Anzeige wird in Kombination mit dem gespeicherten Differenzwert verwendet, und diese Werte werden einer EXKLUSIV-ODER-Operation miteinander unterworfen, um eine Überprüfungsinformation und damit ein korrigiertes Differenzsignal zu liefern. Das korrigierte Differenzsignal und die gespeicherte letzte Anzeige für die Zellenlänge steuern die Zuführung der Auswahl der beiden Sätze von Koeffizienten an die Entschlüsselungsregisterinhalte.
  • Die Entschlüsselungs-Überprüfungszählung wird lediglich dann aufwärtsgeschaltet, wenn die folgenden Bedingungen gegeben sind:
  • ein gültiger Zellenanfangsblock wurde empfangen und es erfolgt weiterhin eine gültige Überprüfung des Signals u(x) mit der Abtastprobe, das heißt keine Differenz.
  • Wenn die Überprüfung fehlschlägt, so wird die Zählung zurückgesetzt und die Synchronisation fortgesetzt. Wenn die Überprüfungszählung den Wert 9 erreicht, ist die Entschlüsselungseinrichtung synchronisiert.
  • Während des eingeschwungenen Zustandes bestimmt das Differenzsignal zwischen dem Rückführungsbit und der Abtastprobe die Länge der derzeitigen Zelle, das heißt dieser Wert kann nun entschlüsselt werden.
  • Der Wert von &tau; = 144 kompensiert die Speicherung des Abtastproben-Differenzsignals für 144 Bits, das heißt für eine kurze Zellenlänge.
  • Fig. 7 zeigt eine beispielhafte gerätemäßige Ausführung für f(x) = x²³ + x¹&sup8; + 1, m = 424 und eine feste Zellenlänge von 424 Bits. In diesem Beispiel sind die Koeffizienten g&sub1;(m,f(x)) ... gF-1(m,f(x)) somit festgelegt, und für diese Null-Koeffizienten ist die EXKLUSIV-ODER-Operation redundant und wurde zwischen den Schieberegisterstufen entfernt.
  • Nachfolgend wird eine Beschreibung einer Vorrichtung bzw. eines Verfahren (Fig. 8) gegeben, die bzw. das Verfahren bzw. Vorrichtungen einschließt, wie sie in der GB-A-22 32 040, veröffentlicht am 28.11.1990, für die Rahmensynchronisation beschrieben sind, oder die andere Rahmenbildungsverfahren verwenden kann, deren Rahmenbildungsinformation vorhersagbare Werte darstellt, und die Vorrichtungen und Verfahren einschließt, wie sie vorstehend für die Sequenzsynchronisation beschrieben wurden.
  • Eine Verschlüsselungssequenz kann einem Datenstrom kontinuierlich oder über gesteuerte Intervalle hinzugefügt werden. Die resultierende Sequenz kann durch die Hinzufügung von Rahmenbildungsinformationen oder durch Verwendung des in der GB-A- 22 32 040, veröffentlicht am 28.11.1990, beschriebenen Verfahrens an gesteuerten Intervallen in Rahmen oder Blöcke unterteilt werden, die mit den Intervallen der Verschlüsselungsvorrichtung zusammenfallen können. Die resultierende Sequenz wird an denEmpfänger übertragen.
  • An dem Empfänger muß eine zweite Entschlüsselungsvorrichtung mit der dessenders synchronisiert werden. Die ankommende Sequenz kann durch einen Rahmendetektor mit Rahmen versehen werden, der das gleiche Verfahren der Rahmenbildungsinformation wie am Sender verwendet. Der Rahmenbildungsdetektor bildet einen Teil einer Rückführungsschleife mit der zweiten Verschlüsselungseinrichtung, und beide können ihre entsprechende Synchronisation gleichzeitig erreichen. Ein Fachmann kann diesen Betrieb alsanalog zu einer phasenstarren Schleife betrachten. Der Rahmenbildungsdetektor nimmt die Position für die Rahmenbildungsinformation an und verwendet diese Information zur Extraktion von Abtastproben zur Synchronisation der Verschlüsselungseinrichtungen. Die Ausgangssequenz der Verschlüsselungseinrichtung wird von dem Rahmenbildungsdetektor dazu verwendet, nachfolgende Positionen für die Rahmenbildungsinformation zu korrelieren, wobei eine stabile Synchronisation erreicht wird, wenn eine Korrelation nach einer voreingestellten Anzahl von Rahmen erzielt wird.
  • Wenn die Verschlüsselungseinrichtung an dem Sender in einer kontinuierlichen Weise eingesetzt wird, so wird die Rahmenbildungsinformation jedes Rahmens verschlüsselt und der Empfänger erzielt die Synchronisation in der vorstehend beschriebenen Weise. Wenn die Verschlüsselungseinrichtung jedoch für die Rahmeninformation bestimmter Rahmen abgeschaltet wird, und zwar in einem sich wiederholenden Muster von Ein- und Aus- Zuständen, so kann der Empfänger auch dieses Muster erkennen und eine Korrelationstechnik dazu verwenden, um eine Synchronisation und eine Überprüfung der Synchronisation zu erzielen.
  • Bei dem folgenden Beispiel (Fig. 9) ist das Verfahren in idealer Weise für eine ATM-Zellenübertragung geeignet. Jede Zelle weist einen Anfangsblock auf, über den eine Prüfsumme durch eine Blocksicherung oder zyklische Redundanzprüfung (CRC) berechnet wird. Die CRC kann für die Zelleneingrenzung mit Hilfe der Technik verwendet werden, wie sie in der GB-A-22 32 040, veröffentlicht am 28.11.1990, beschrieben ist. Die Nutzinformation und der Anfangsblock werden einer PRBS hinzuaddiert, um es zu ermöglichen, daß Mechanismen, wie zum Beispiel eine Bit-Taktextraktion an dem Empfänger durchgeführt werden können. Die CRC wird an den verschlüsselten Bits des Anfangsblockes berechnet und mit einer Modulo-2-Addition zu den letzten 8 Bits des Anfangsblockes vor der Zellen-Nutzinformation addiert. Mit Hilfe eines Multiplexers an dem PRBS-Ausgang (Steuerung B, Fig. 8) können keine, einige oder alle der Zellenanfangsblöcke aufgrund dieser Addition verschlüsselte CRC-Felder enthalten.
  • Eine bevorzugte gerätemäßige Ausführung besteht darin, daß die CRC jedes abwechselnden Anfangsblockes verschlüsselt wird. Auf diese Weise kann die Zelleneingrenzung einen identischen Betrieb wie der aufweisen, der in der GB-A-22 32 040, veröffentlicht am 28.11.1990, beschrieben ist, mit Ausnahme der Tatsache, daß das Intervall zwischen Anfangsblöcken mit nicht verschlüsselter CRC doppelt so lang ist. Daher würde die Zelleneingrenzung doppelt so viele Zellen wie normal erfordern.
  • Die verschlüsselten CRC's werden identifiziert, wenn eine Zelleneingrenzung erreicht ist, und zwar durch den Mittelpunkt zwischen gültigen Zellenanfangsblöcken mit unverschlüsselten CRC's. Durch Berechnen des CRC-Feldes örtlich am Empfänger über die verschlüsselten Anfangsblock-Bits können 8 PRBS- Abtastproben von diesen Anfangsblöcken durch einen Modulo-2- Addition der örtlichen CRC-Bits und der empfangenen Bits extrahiert werden. Der PRBS-Generator des Empfängers verwendet die acht Abtastproben, die bei jeder abwechselnden Zelle empfangen werden, um ihn mit dem PRBS-Generator in dem Sender zu synchronisieren, wobei eine Vorrichtung der vorstehend beschriebenen Art verwendet wird und die Vorrichtungen nach den Fig. 6 und 7 bevorzugt werden.
  • Sobald die PRBS-Synchronisation am Empfänger gesichert wurde, kann sie dazu verwendet werden, den Datenstrom zu entschlüsseln und weiterhin die CRC bei jeder ankommenden abwechselnden Zelle zusätzlich zu den CRC zu prüfen, die ursprünglich nicht verschlüsselt wurden.
  • Fig. 10 zeigt die Vorrichtung zur Synchronisation der Empfänger- PRBS auf der Grundlage einer Zellenlänge vom 424 Bits, einem x²³ + x¹&sup8; + 1-Verschlüsselungspolynom und 8 CRC-Bits pro Zellenanfangsblock, wobei jeder abwechselnde Anfangsblock ein verschlüsseltes CRC-Feld aufweist.

Claims (13)

1. Verfahren zur Synchronisation eines ersten Sequenzgenerators (6), der einem Generator-Polynom (1 + f(x)) gehorcht, dessen Koeffizienten und Operatoren über ein Galoissches Feld definiert sind, und der an einem Datenempfänger angeordnet ist, mit einem zweiten identischen Sequenzgenerator (2), der an einem Datensender angeordnet ist, wobei das Verfahren die Schritte der Hinzufügung (4) der von dem zweiten Generator (2) erzeugten Sequenz zu einem Datenstrom zur Übertragung an den Datenempfänger, wobei der Datenstrom einen vorhersagbaren Datenwert an Intervallen einschließt, der Übertragung des Datenstroms mit der hinzugefügten Sequenz von dem Datensender zu dem Datenempfänger, des Empfangs des übertragenen Datenstroms mit der hinzugefügten Sequenz und der Rahmenbildung (5) des empfangenen Datenstroms mit der hinzugefügten Sequenz an dem Datenempfänger, wodurch das Intervall und die Positionen des vorhersagbaren Datenwertes bestimmt werden, und der Abtastung (7) des empfangenen Datenstroms mit der hinzugefügten Sequenz an den vorhersagbaren Datenwertpositionen einschließt, wobei die Abtastung eine resultierende Sequenz von Abtastproben (s(x)) erzeugt, die eine abgetastete Version der von dem zweiten Generator (2) erzeugten Sequenz bildet, wobei weiterhin die Phase (8) des zweiten Generators aus der Sequenz von Abtastproben bestimmt und die Phase des ersten Generators (6) so eingestellt wird, daß sie der des zweiten Generators (2) entspricht,
dadurch gekennzeichnet, daß die Phase durch die Verwendung einer Synchronisation mit einer aufeinanderfolgenden Ziffernabtastung eingestellt wird, wobei jede ankommende Ziffer in der Folge von Abtastproben (s(x)) dazu verwendet wird, den Wert der Rückführungsfunktion (f(x)) zu dem Zeitpunkt, zu dem sie empfangen wird, über eine lineare Operatoreinrichtung zu überschreiben, wobei das Verfahren weiterhin zur automatischen Feststellung an dem Datenempfänger dient, ob der Datensender seinen Sequenzgenerator eingesetzt hat.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Generatoren Pseudozufalls- Binärsequenz-(PRBS-) Generatoren sind, und daß der vorhersagbare Datenwert ein Bit umfaßt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenzeichnet, daß der Datenstrom die Form von Zellen mit einer gleichförmigen Länge von L Bits aufweist, wobei diese Zellen einen Anfangsblock mit einer Länge von n Bits und eine Nutzinformation mit einer Länge von j Bits aufweisen, daß das vorhersagbare eine Bit das i-te Bit in dem Anfangsblock von dem Beginn einer Zelle ist, wobei dieser Anfangsblock weiterhin eine Nullinformation einschließt, an der Blocksicherungs- (CRC-) Bits überschrieben werden können, und daß die Nullinformation mit den CRC-Bits vor der Übertragung des Datenstromes mit der hinzugefügten Sequenz an den Datenempfänger überschrieben wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die CRC am Datenempfänger zur Rahmenbildung des empfangenen Datenstroms mit der hinzugefügten Sequenz verwendet wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Anfangsblock-Nullinformation jeder Zelle mit den CRC-Bits überschrieben wird, und daß abwechselnde überschriebene Anfangsblock-CRC-Bits durch die Hinzufügung der Sequenz verschlüsselt werden, die von dem zweiten Generator erzeugt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die CRC hinsichtlich der verschlüsselten Bits des Anfangsblockes berechnet und unter Verwendung der Modulo-2-Addition zu den letzten Bits des Anfangsblockes vor der Zellen-Nutzinformation hinzugefügt wird, und daß am Empfänger das CRC-Feld örtlich über die verschlüsselten Anfangsblock-Bits berechnet wird, wobei acht PRBS-Abtastproben von den abwechselnden Zellen abgeleitet werden.
7. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verfahren die Schritte der Zuführung, in Abhängigkeit von einem Steuersignal, entweder der von dem zweiten Generator empfangenen Sequenz von Abtastproben oder der ersten Generatorsequenz, die den Ausgang der Rückführungsfunktion bildet, an ein erstes lineares Schieberegister mit der Länge F (worin F der Grad des Generator- Potynoms ist) über einen ersten Multiplexer, wobei das Steuersignal geliefert wird, wenn eine gültige Abtastprobe von dem empfangenen Datenstrom mit der hinzugefügten Sequenz entnommen wird und der Multiplexer dann die von dem zweiten Generator empfangene Sequenz von Abtastproben dem ersten Schieberegister zuführt, während bei Fehlen des Steuersignals die erste Generator-Sequenz dem ersten linearen Schieberegister zugeführt wird, und daß, wenn die von dem zweiten Generator empfangene Sequenz von Abtastproben dem ersten linearen Schieberegister zugeführt wird, die Differenz zwischen der von dem zweiten Generator empfangenen Sequenz von Abtastproben und der ersten Generator-Sequenz gemessen und die Differenz dazu verwendet wird, die Schieberegisterinhalte über die lineare Operatoreinrichtung auf eine Übereinstimmung mit der Abtastprobe und den vorhergehenden Abtastproben zu modifizieren, wodurch bewirkt wird, daß die erste Generator-Sequenz bei der Synchronisation mit der von dem zweiten Generator empfangenen Sequenz von Abtastproben konvergiert.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die linearen Operatoreinrichtungen Koeffizienten entsprechend dem Abtastintervall und dem Generator-Polynom verwenden, und daß das Abtastintervall eines von einem Satz ist, der ein Abtastintervall, das für eine spezielle Anwendung fest ist, ein Abtastintervall, das dynamisch entsprechend dem letzten Intervall zwischen Abtastproben berechnet wird, und ein Abtastintervall umfaßt, das zwischen einem geschlossenen Satz von Werten entsprechend dem letzten Intervall zwischen Abtastproben umgeschaltet wird, und daß das Verfahren weiterhin eine entsprechende Festlegung des Abtastintervalls, eine dynamische Berechnung des Abtastintervalls und ein Schalten des Abtastintervalls zwischen dem geschlossenen Satz von Werten einschließt.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Datenstrom einen vorhersagbaren Datenwert an Intervallen und Rahmenbildungsinformation an Intervallen einschließt, wobei die Rahmenbildungsinformation einen jeweiligen vorhersagbaren Datenwert darstellt, und daß das Verfahren die gleichzeitige Ausführung der Schritte einer statistischen Rahmenbildung an dem empfangenen Datenstrom mit der zugefügten Sequenz und der Bestimmung der Phase des zweiten Generators und der Abtastung der empfangenen Datenstrom-Rahmenbildungsinformation und damit die Bestimmung des Intervalls und der Positionen der vorhersagbaren Datenwerte einschließt.
10. Vorrichtung zur Synchronisation eines ersten Sequenzgenerators (6), der einem Generatorpolynom (1+f(x)) gehorcht, dessen Koeffizienten und Operatoren über ein Galoissches Feld definiert sind, und der an einem Datenempfänger angeordnet ist, mit einem zweiten identischen Sequenzgenerator (2), der an einem Datensender angeordnet ist, wobei die Vorrichtung Einrichtungen zur Hinzufügung (4) der von dem zweiten Generator erzeugten Sequenz zu einem Datenstrom zur Übertragung von dem Datensender zum Datenempfänger, wobei der Datenstrom einen vorhersagbaren Datenwert an Intervallen einschließt und wobei der Datensender den Datenstrom mit der hinzugefügten Sequenz zu dem Datenempfänger überträgt, an dem Datenempfänger angeordnete Einrichtungen zur Rahmenbildung (5) an dem empfangenen Datenstrom mit der hinzugefügten Sequenz und damit zur Bestimmung des Intervalls und der Positionen des vorhersagbaren Datenwertes, Einrichtungen zur Abtastung (7) des empfangenen Datenstroms mit der hinzugefügten Sequenz an den vorgegebenen Positionen des vorhersagbaren Datenwertes, wobei die resultierende Sequenz von Abtastproben (s(x)) eine abgetastete Version der von dem zweiten Generator (29 erzeugten Sequenz umfaßt, Einrichtungen zur Bestimmung der Phase des zweiten Generators aus der Sequenz von Abtastproben und Einrichtungen zur Einstellung der Phase des ersten Generators (10) derart einschließt, daß diese mit der des zweiten Generators (2) übereinstimmt, dadurch gekennzeichnet, daß die Phasenbestimmungs- und Einstelleinrichtung Einrichtungen zur Durchführung einer Synchronisation mit aufeinanderfolgenden Ziffernabtastung umfaßt, wobei jede ankommende Ziffer in der Folge von Abtastproben (s(x)) dazu verwendet wird, den Wert einer Rückführungsfunktion (f(x)) zu dem Zeitpunkt, zu dem sie empfangen wird, über eine lineare Operatoreinrichtung zu überschreiben.
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Generatoren Pseudozufalls- Binärsequenz-(PRBS-) Generatoren sind und daß der vorhersagbare Datenwert ein Bit umfaßt.
12. Vorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß ein erstes lineares Schieberegister mit einer Länge F (worin F der Grad des Generator-Polynoms ist) vorgesehen ist, dessen Stufen die ankommenden Bits der Sequenz von Abtastproben aufeinanderfolgend über einen jeweiligen Multiplexer zugeführt werden, daß ein zweites lineares Schieberegister mit einer Länge F zur Speicherung der vorhergehenden F Sequenz-Abtastproben vorgesehen ist, daß die lineare Operatoreinrichtung im Betrieb der Vorrichtung zur Berechnung, unter Verwendung der Rückführungsfunktion, der Werte der Stufen des ersten linearen Schieberegisters, die mit den vorhergehenden Sequenz-Abtastproben übereinstimmen, und zur Einfügung der berechneten übereinstimmenden Werte in die Stufen des ersten linearen Schieberegisters über den jeweiligen Multiplexer in Abhängigkeit von einem Steuersignal dient, das mit der Bitabtastprobe synchronisiert ist, wodurch eine Empfängersequenz, die mit der des Senders synchronisiert ist, an einem Knoten zwischen der ersten Stufe des linearen Schieberegisters und dem vorhergehenden jeweiligen Multiplexer erzeugt wird.
13. Vorrichtung nach Anspruch 10 oder 11, gekennzeichnet durch ein erstes lineares Schieberegister mit einer Länge F (worin F der Grad des Generator-Polynoms ist), einen ersten Multiplexer mit einem Eingang für den vom dem Datensender empfangenen Datenstrom mit der hinzugefügten Sequenz, mit einem Eingang von dem ersten Generator, der der Ausgang der Rückführungsfunktion ist, und mit einem Steueranschluß, wobei im Betrieb ein Steuersignal an den Steueranschluß geliefert wird, wenn eine gültige Abtastprobe von dem empfangenen Datenstrom mit der hinzugefügten Datensequenz geliefert wird und der Multiplexer dann die Sequenz von von dem zweiten Generator empfangenen Abtastproben dem ersten Schieberegister zuführt, während bei Fehlen eines Steuersignals die erste Generatorsequenz in dieser Weise angelegt wird, Einrichtungen zur Messung des Differenzwertes zwischen der von dem zweiten Generator empfangenen Sequenz von Abtastproben und der ersten Generator-Sequenz, wenn das Steuersignal geliefert wird, und Einrichtungen zur Zuführung des Differenzwertes an die lineare Operatoreinrichtung, wobei diese Operatoreinrichtung zur Modifikation der Inhalte des ersten Schieberregisters auf eine Übereinstimmung mit der Abtastprobe und den vorhergehenden Abtastproben dient, um auf diese Weise zu bewirken, daß die erste Generatorsequenz bei einer Synchronisation mit der zweiten Generatorsequenz konvergiert.
DE69020641T 1989-05-04 1990-05-02 Synchronisation einer Sequenz. Expired - Lifetime DE69020641T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB898910254A GB8910254D0 (en) 1989-05-04 1989-05-04 Pseudo random sequence synchronisation
GB909000604A GB9000604D0 (en) 1989-05-04 1990-01-11 Sequence synchronisation
GB909005073A GB9005073D0 (en) 1989-05-04 1990-03-07 Scrambler synchronisation

Publications (2)

Publication Number Publication Date
DE69020641D1 DE69020641D1 (de) 1995-08-10
DE69020641T2 true DE69020641T2 (de) 1995-11-30

Family

ID=27264461

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69020641T Expired - Lifetime DE69020641T2 (de) 1989-05-04 1990-05-02 Synchronisation einer Sequenz.

Country Status (7)

Country Link
US (1) US5237593A (de)
EP (1) EP0397384B1 (de)
JP (1) JP3049296B2 (de)
AU (1) AU633904B2 (de)
DE (1) DE69020641T2 (de)
GB (1) GB2233861B (de)
NO (1) NO303100B1 (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01141436A (ja) * 1987-11-27 1989-06-02 Sony Corp フレーム同期化方法
GB9020410D0 (en) * 1990-09-19 1990-10-31 Stc Plc Sequence synchronisation
JP3051223B2 (ja) * 1991-10-02 2000-06-12 富士通株式会社 セル送信回路
US5544179A (en) * 1992-03-30 1996-08-06 Hartwell; David Mis-synchronization detection system using a combined error correcting and cycle identifier code
KR950008397B1 (ko) * 1992-04-21 1995-07-28 이병기 분산 표본 스크램블링 시스템
US5544180A (en) * 1992-06-08 1996-08-06 Qlogic Corporation Error-tolerant byte synchronization recovery scheme
US5481469A (en) * 1993-09-13 1996-01-02 Vlsi Technology, Inc. Automatic power vector generation for sequential circuits
DE19725444A1 (de) * 1997-06-16 1998-12-17 Siemens Ag Verfahren zur Berechtigungsüberprüfung und Anordnung zum Durchführen dieses Verfahrens
US6055285A (en) * 1997-11-17 2000-04-25 Qlogic Corporation Synchronization circuit for transferring pointer between two asynchronous circuits
US6163550A (en) * 1997-11-17 2000-12-19 Qlogic Corporation State dependent synchronization circuit which synchronizes leading and trailing edges of asynchronous input pulses
GB2342015B (en) * 1998-09-23 2003-11-05 Sony Uk Ltd Synchronising digital signals
US6716204B1 (en) 1998-10-28 2004-04-06 The Procter & Gamble Company Absorbent article with improved feces containment characteristics
JP2002530960A (ja) * 1998-11-12 2002-09-17 テレフォンアクチーボラゲット エル エム エリクソン(パブル) 一時的加入者情報の安全な転送のためのシステムと方法
US6377999B1 (en) * 1999-05-10 2002-04-23 Interniche Technologies Inc. Firmware and software protocol parser
IL132859A (en) * 1999-11-10 2008-07-08 Nds Ltd Data stream processing system
US6909785B1 (en) * 1999-11-11 2005-06-21 Qualcomm, Inc. Method and apparatus for efficient irregular synchronization of a stream cipher
GB0117926D0 (en) 2001-07-23 2001-09-12 Nds Ltd Method for random access to encrypted content
US20030126276A1 (en) * 2002-01-02 2003-07-03 Kime Gregory C. Automated content integrity validation for streaming data
US6539051B1 (en) * 2002-03-11 2003-03-25 Cypress Semiconductor Corporation Parallel framer and transport protocol with distributed framing and continuous data
US7111228B1 (en) 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
US20030217320A1 (en) * 2002-05-20 2003-11-20 Gorshe Steven Scott Cyclic redundancy check circuit for use with self-synchronous scramblers
US7287102B1 (en) 2003-01-31 2007-10-23 Marvell International Ltd. System and method for concatenating data
US7007114B1 (en) * 2003-01-31 2006-02-28 Qlogic Corporation System and method for padding data blocks and/or removing padding from data blocks in storage controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7080188B2 (en) 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US7064915B1 (en) 2003-03-10 2006-06-20 Marvell International Ltd. Method and system for collecting servo field data from programmable devices in embedded disk controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7290196B1 (en) * 2003-03-21 2007-10-30 Cypress Semiconductor Corporation Cyclical redundancy check using nullifiers
US7424075B2 (en) 2003-07-31 2008-09-09 Crossroads Systems, Inc. Pseudorandom data pattern verifier with automatic synchronization
US7526691B1 (en) 2003-10-15 2009-04-28 Marvell International Ltd. System and method for using TAP controllers
US7139150B2 (en) 2004-02-10 2006-11-21 Marvell International Ltd. Method and system for head position control in embedded disk drive controllers
US7120084B2 (en) 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
US8166217B2 (en) 2004-06-28 2012-04-24 Marvell International Ltd. System and method for reading and writing data using storage controllers
US9201599B2 (en) 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US8032674B2 (en) * 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US7757009B2 (en) 2004-07-19 2010-07-13 Marvell International Ltd. Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device
US7386661B2 (en) 2004-10-13 2008-06-10 Marvell International Ltd. Power save module for storage controllers
US7240267B2 (en) 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
US7802026B2 (en) * 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7398452B2 (en) * 2004-12-16 2008-07-08 Broadcom Corporation Method and system for determining a signal quality metric in event of a CRC false positive
US7484160B2 (en) * 2005-03-04 2009-01-27 Tellabs Operations, Inc. Systems and methods for delineating a cell in a communications network
US7609468B2 (en) 2005-04-06 2009-10-27 Marvell International Ltd. Method and system for read gate timing control for storage controllers
KR100726438B1 (ko) * 2005-10-10 2007-06-11 삼성전자주식회사 예비 비트를 이용한 오류 제어 방법 및 장치
KR101203471B1 (ko) * 2006-06-29 2012-11-21 삼성전자주식회사 네트워크 브리지에서 이더넷 프레임을 전달하는 방법 및상기 브리지 장치
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 crc 부착 방법
US7492807B1 (en) 2008-04-07 2009-02-17 International Business Machines Corporation Pseudo-random bit sequence (PRBS) synchronization for interconnects with dual-tap scrambling devices and methods
CN101599811B (zh) 2008-06-02 2011-04-06 华为技术有限公司 一种数据处理装置,通信设备以及数据处理方法
KR100991957B1 (ko) * 2009-01-20 2010-11-04 주식회사 팬택 광대역 무선통신시스템에서의 스크램블링 코드 생성 장치 및 그 방법
US8804960B2 (en) * 2010-02-22 2014-08-12 International Business Machines Corporation Implementing known scrambling relationship among multiple serial links
US8275922B2 (en) * 2010-02-22 2012-09-25 International Business Machines Corporation Implementing serial link training patterns separated by random data for training a serial link in an interconnect system
KR102461453B1 (ko) 2015-06-10 2022-11-02 삼성전자주식회사 스토리지 장치
JP2017038319A (ja) * 2015-08-13 2017-02-16 富士通株式会社 伝送システム及び伝送装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1582790A (de) * 1968-01-16 1969-10-10
US3648237A (en) * 1969-02-28 1972-03-07 Ibm Apparatus and method for obtaining synchronization of a maximum length pseudorandom sequence
US3753228A (en) * 1971-12-29 1973-08-14 Westinghouse Air Brake Co Synchronizing arrangement for digital data transmission systems
US3914740A (en) * 1973-09-04 1975-10-21 Northern Electric Co Error detector for pseudo-random sequence of digits
CH581930A5 (de) * 1975-02-05 1976-11-15 Europ Handelsges Anst
NL7710503A (nl) * 1977-09-27 1979-03-29 Philips Nv Digitaal transmissiestelsel.
US4383322A (en) * 1980-05-02 1983-05-10 Harris Corporation Combined use of PN sequence for data scrambling and frame synchronization in digital communication systems
JPS60212049A (ja) * 1984-04-06 1985-10-24 Nec Corp フレ−ム同期方式
US4736424A (en) * 1986-09-22 1988-04-05 Rockwell International Corporation Data scrambling apparatus
US4771463A (en) * 1986-12-05 1988-09-13 Siemens Transmission Systems, Inc. Digital scrambling without error multiplication
US5003552A (en) * 1989-11-20 1991-03-26 Unisys Corporation Carrier aided code tracking loop

Also Published As

Publication number Publication date
NO901980L (no) 1990-11-05
NO901980D0 (no) 1990-05-03
JPH0380729A (ja) 1991-04-05
AU5471090A (en) 1990-11-08
AU633904B2 (en) 1993-02-11
NO303100B1 (no) 1998-05-25
US5237593A (en) 1993-08-17
GB2233861B (en) 1993-09-01
EP0397384B1 (de) 1995-07-05
JP3049296B2 (ja) 2000-06-05
GB9009932D0 (en) 1990-06-27
DE69020641D1 (de) 1995-08-10
GB2233861A (en) 1991-01-16
EP0397384A1 (de) 1990-11-14

Similar Documents

Publication Publication Date Title
DE69020641T2 (de) Synchronisation einer Sequenz.
DE19736434C2 (de) Verfahren und Vorrichtungen zur Erkennung der Position von in einem seriellen Datenempfangsstrom liegenden Datenpaketen
DE3854292T2 (de) Decoder.
DE2715631C2 (de) Verschlüsselung und Absicherung von Daten
DE2341627C2 (de) Datenverschlüsselungs- und -entschlüsselungsvorrichtung
DE2919976C3 (de) Verfahren zum Ausführen einer Zurückschleif-Prüfung in einem Datenübertragungssystem
DE3586328T2 (de) Digitales uebertragungssystem mit einem fehlerkorrekturkoder und dekoder und einem verwuerfler/entwuerfler.
DE2602807C2 (de)
DE19522644C1 (de) Verfahren und Vorrichtung zur Rahmentakt-Erfassung für schnurlose TDMA-Systeme
DE3788532T2 (de) Funkübertragungssystem mit vereinfachter Fehlerkorrekturschaltung und schneller Kanalumschaltung.
DE3852167T2 (de) Einrichtung und Verfahren zur sicheren digitalen Übertragung.
DE69125685T2 (de) Einrichtung zur geschützten Kommunikation und System zur geschützten Übertragung
DE3786910T2 (de) Verschlüsselungssystem.
DE1300144B (de) Gegen Synchronisations- und Informationsfehler gesicherte Daten-uebertragungseinrichtng
EP0701342B1 (de) Übertragungssystem zur Übertragung und zur Erkennung des Rahmenanfangs eines rahmensynchronisierten Signals
DE2924922A1 (de) Verfahren und schaltungsanordnung zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen
DE2322930A1 (de) Rahmensynchronisationssystem fuer binaere datenuebertragung
DE19607710A1 (de) Verfahren und Vorrichtung zur Korrektur von Fehlern unter Verwendung mehrfacher Schätzungen
DE3689340T2 (de) Digitales Übertragungssystem.
DE10033143B4 (de) Verbessertes CIMT-Codiersystem mit einer automatischen Wortausrichtung für eine Simplexoperation
DE2507114C2 (de) Datenübertragungssystem mit Fehlerschutz
DE2827615B2 (de) Verfahren und Schaltungsanordnung zum Synchronisieren zwei oder mehrerer räumlich voneinander entfernter digital arbeitender nachrichtentechnischer Einrichtungen
DE1524884C3 (de) VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits
DE69013952T2 (de) Suchverfahren und -anordnung zur Synchronisation von empfangenen Rahmen in digitaler Übertragung.
CA2015934C (en) Sequence synchronisation

Legal Events

Date Code Title Description
8364 No opposition during term of opposition