DE69009157T2 - Integrierte Schaltung mit Speicher und ihr Herstellungsverfahren. - Google Patents

Integrierte Schaltung mit Speicher und ihr Herstellungsverfahren.

Info

Publication number
DE69009157T2
DE69009157T2 DE69009157T DE69009157T DE69009157T2 DE 69009157 T2 DE69009157 T2 DE 69009157T2 DE 69009157 T DE69009157 T DE 69009157T DE 69009157 T DE69009157 T DE 69009157T DE 69009157 T2 DE69009157 T2 DE 69009157T2
Authority
DE
Germany
Prior art keywords
integrated circuit
doped
transistors
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69009157T
Other languages
English (en)
Other versions
DE69009157D1 (de
Inventor
Albert Bergemont
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Application granted granted Critical
Publication of DE69009157D1 publication Critical patent/DE69009157D1/de
Publication of DE69009157T2 publication Critical patent/DE69009157T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft integrierte Schaltkreise mit statischen oder dynamischen Speichern mit wahlfreiem Zugriff (Speichern vom Typ SRAM oder DRAM).
  • Eine der Schwierigkeiten beim Herstellen von Speichern mit wahlfreiem Zugriff ist mit der Tatsache verbunden, daß sie empfindlich auf parasitäre Minoritätsträger sind, die in dem Substrat oder den aktiven Zonen erzeugt werden und die sich in bestimmten Zonen des Speichers sammeln können, wo sie das Potential ändern und so eine Änderung des logischen Zustandes wenigstens eines Punktes dieses Speichers nach sich ziehen.
  • Diese Minoritätsträger können durch Alpha-Teilchen erzeugt werden, die in dem Substrat aus Silizium Elektronen-Loch- Paare induzieren, oder während des Lesens, aufgrund der Tatsache, daß der zugegriffene Transistor im Sättigungsbereich solche Minoritätsträger in seiner aktiven Zone durch das wohlbekannte Phänomen der Stoßionisation erzeugt.
  • In dem Fall eines dynamischen RAM können die parasitären Minoritätsträger beispielsweise die Speicherkapazität entladen und somit den logischen Zustand des Speicherpunktes modifizieren.
  • In dem Fall eines statischen RAM können die parasitären Minoritätsträger den Zustand einer bistabilen Kippschaltung eines Speicherpunktes ändern, wenn die erzeugten Ladungen sich zu schnell auf dem Niveau des Widerstandes des hohen Wertes sammeln, der sich in dem Speicherpunkt klassischer Struktur zeigt, welcher vier Transistoren umfaßt.
  • In den nun folgenden Ausführungen wird man sich, um das Verständnis zu erleichtern, auf das Herstellungsbeispiel eines Punktspeichers vom Typ des statischen RAM mit vier Transistoren, welcher zwei Widerstände mit hohem Wert aufweist, beschränken. Die Erfindung ist ganz offensichtlich nicht auf diesen Speichertyp beschränkt und betrifft die Gesamtheit statischer und dynamischer RAMs.
  • An die Unzulänglichkeiten der klassischen Strukturen wird mit Bezug auf die Figuren 1 und 2 erinnert.
  • In der Figur 1 ist nicht die Gesamtheit der Bestandteile eines klassischen Punktspeichers vom Typ SRAM dargestellt, sondern nur, sehr lokal, der Kontaktbereich 1 eines der beiden Widerstände mit hohem Wert R, der das eine der Bestandteile eines klassischen Punktspeichers vom Typ SRAM mit vier MOS-Transistoren darstellt. Der Zweck dieser Figur ist es nicht, die Struktur eines Speichers zu veranschaulichen, sondern einfach die nachteiligen Wirkungen der parasitären Minoritätsträger zu erläutern.
  • Die Figur 1 stellt eine Struktur dar, die in einem p-Substrat 2 realisiert ist, in dem n&supmin;-Einlagen 3 angeordnet sind. Diese Figur veranschaulicht die Wirkung eines Alpha-Teilchens, das Elektron-Loch-Paare erzeugt. Die negativen Ladungen, d.h. die Elektronen, fließen in Richtung der n&spplus;-Zone 1, auf der der elektrische Kontakt dem Widerstand mit hohem Wert R hergestellt wird. Der Grund, aus dem die Elektronen bei der n&spplus;-Zone 1 zusammenlaufen, besteht in der Tatsache, daß die p&supmin;-Zone, in der die Minoritätsträger erzeugt werden, auf klassische Weise auf einem Potential Vss (beispielsweise die Masse) niedriger als dem Potential Vcc (beispielsweise 5 Volt) des Widerstandes mit hohem Wert R gehalten wird. Bei einem klassischen SRAM mit vier Transistoren ist die Kontaktzone gleichzeitig mit dem Drain eines der beiden Transistoren der Kippstufe und mit dem Gate des anderen Transistors verschaltet. Wenn eine zu große Menge an Minoritätsträgern in dem p&supmin;-Substrat erzeugt wird, können diese Minoritätsträger das Potential der Kontaktzone 1 modifizieren und können somit in unangebrachter Weise die Kippstufe kippen.
  • Um bestimmte der Unzulänglichkeiten auszuschalten, hat man vorgeschlagen, wie es in der Figur 2 dargestellt ist, anstelle des p&supmin;-Substrates ein n&supmin;-Substrat 4 zu verwenden, auf dessen Oberfläche eine p&supmin;-Einlage 5 erzeugt wird, in der der Speicherpunkt realisiert wird (vgl. Patent Abstracts of Japan, Bd. 8, Nr. 155 (E - 256) [1592] und JP-A-5958860). In diesem Fall wird das Substrat 4 auf dem Potential Vcc gehalten und die p&supmin;-Einlage 5 wird auf dem Potential Vss gehalten. Die in der Einlage 5 erzeugten Elektronen finden sich somit bevorzugt in Richtung des unterliegenden Substrates 4 angezogen. Daraus resultiert eine sehr deutliche Verringerung des elektrischen Stroms, die dazu in der Lage ist, das Potential der Kontaktzone 2 zu modifizieren.
  • Wenn diese Technik auch wirksam ist, so wird sie doch nicht in allen Fällen angewendet. Insbesondere, wenn man eine integrierte Schaltung herstellen will, die gleichzeitig logische Schaltungen aufweist, im allgemeinen in CMOS-Technik realisiert, und Schaltungen, welche Speicher bilden, beispielsweise einen SRAM, ist es bevorzugt erschienen, ein p&supmin;-dotiertes Substrat zu verwenden, in dem man lokal n&supmin;-dotierte Einlagen herstellt. Allerdings weiß man, daß bei einer CMOS-Technologie die Geschwindigkeit eines MOS-Transistors direkt mit dem Wert der Dotierung seines Substrates (oder der Einlage) verbunden ist. Je schwächer die Dotierung des Substrates ist, desto schneller ist der Transistor. Wenn man eine Einlage in einem Substrat des Types mit entgegengesetzter Leitfähigkeit bildet, hat diese Einlage, die unvermeidbar höher dotiert ist als das Substrat, zur Folge, daß die Transistoren, die darin gebildet sind, auf inhärente Weise langsamer sind. Es ist daher bevorzugt, die n-Kanal- Transistoren direkt in einem p&supmin;-Substrat herzustellen anstatt in einer Einlage vom p-Typ, der in einem n&supmin;-Substrat gebildet ist.
  • Die US-A-4,706,107 beschreibt Speicherpunkte, die in p&supmin;-Zonen gebildet sind, welche auf einem n&spplus;-Substrat abgelagert sind, wobei die p&supmin;Zonen auf klassische Weise voneinander durch isolierende Bereiche getrennt sind.
  • Die vorliegende Erfindung beabsichtigt somit, eine Speicherschaltung herzustellen, die in einem Substrat vom p-Typ realisierbar ist, wegen der oben beschriebenen Vorteile, und die gleichzeitig weniger empfindlich gegenüber unerwünschten Effekten parasitärer Minoritätsträger ist.
  • Die Erfindung betrifft somit eine integrierte Schaltung mit Speichern, so wie sie aus dem Anspruch 1 hervorgeht.
  • Nach einer weiteren Eigenschaft der Erfindung ist der Speicher, der die integrierte Schaltung bildet, vom Typ eines statischen RAM.
  • Nach einer anderen Eigenschaft der Erfindung ist der Speicher, der die integrierte Schaltung bildet, ein Speicher vom Typ eines dynamischen RAM.
  • Die Erfindung betrifft gleichermaßen das Herstellungsverfahren der integrierten Schaltung mit Speichern.
  • Nach einer weiteren Eigenschaft der Erfindung umfaßt das Herstellungsverfahren die folgenden Stufen:
  • - Auf einem Substrat, das aus einem Plättchen n&spplus;-dotierten, monokristallinen Siliziums gebildet ist, Herstellen einer dünnen p&supmin;-dotierten Schicht,
  • - Ablagern eines lichtempfindlichen Harzes, Belichten desselben und Entwickeln desselben derart, daß davon nur Inseln erhalten bleiben, die in den Zonen angeordnet sind, in denen schließlich die Transistoren des Speicherpunktes realisiert werden,
  • - Bewirken einer zusätzlichen Ionenimplatation, um die p&supmin;-Schicht in eine n&supmin;-Schicht in allen nicht von dem Harz bedeckten Zonen umzuwandeln, und
  • - Bilden der Speicherpunkttransistoren in den verbleibenden Zonen vom p&supmin;-Typ.
  • Gemäß einer weiteren Eigenschaft der Erfindung, in dem Fall, daß die integrierte Schaltung auf demselben Chip eine Speicherschaltung und eine Schaltung vom CMOS-Typ zugeordnet hat, sieht das Herstellungsverfahren gleichermaßen vor, daß die n-Kanal-Transistoren und die p-Kanal-Transistoren der CMOS-Schaltung jeweils in den Zonen der p&supmin;-dotierten Schicht und in den durch Ionenimplantation in den n&supmin;-Typ umgewandelten Zonen gebildet werden.
  • Diese Aufgaben, Eigenschaften und Vorteile so wie andere der vorliegenden Erfindung werden weiter in Einzelheiten in der folgenden Beschreibung von besonderen Ausführungsbeispielen erläutert, im Zusammenhang mit den angefügten Figuren, in denen:
  • Die Figur 1 schematisch und teilweise einen Speicherpunkt gemäß dem Stand der Technik darstellt;
  • Die Figur 2 schematisch und teilweise denselben Speicherpunkt darstellt, der weiterhin eine Vervollkommnung nach dem Stand der Technik aufweist;
  • Figur 3 eine Stufe des Verfahrens gemäß der Erfindung darstellt; und
  • Figur 4 eine nachfolgende Stufe des Verfahrens gemäß der Erfindung darstellt.
  • Diese verschiedenen Figuren sind nicht maßstabsgetreu dargestellt, nicht von einer Figur zu der anderen, nicht innerhalb einer Figur, und insbesondere sind die Dicken der Schichten beliebig gezeichnet, mit dem Ziel, das Erfassen der Figuren zu erleichtern.
  • Die Figuren 3 und 4 erläutern aufeinanderfolgende Stufen der Herstellung einer Speicherschaltung gemäß der Erfindung.
  • Bei dem Herstellungsverfahren gemäß der Erfindung geht man von einem Substrat aus, das aus einem Plättchen aus n&spplus;-dotiertem monokristallinem Silizium 6 besteht. Man bildet an der Oberfläche dieses n&spplus;-Plättchens 6 eine p&supmin;-dotierte Schicht mit geringer Dicke 7. Eine solche Schicht 7 kann bevorzugt durch epitaxiales Wachstum hergestellt werden.
  • Schließlich lagert man eine Schicht aus lichtempfindlichem Harz ab, man belichtet sie und man entwickelt sie so, daß nur Harzinseln 8 an speziellen Plätzen des Plättchens erhalten bleiben. Man fährt dann mit einer Ionenimplantation fort, dazu bestimmt, die Schicht 7, in den Zonen, die nicht von den Harzinseln 8 bedeckt sind, in eine n&supmin;-dotierte Schicht 9 umzuwandeln. Die Dicke e der epitaxialen Schicht 7, die Energie der Ionenimplantation n und die so implantierte Menge werden derart gewählt, während der Diffusion von der n-Einlage bis zu der darunterliegenden n&spplus;-Zone dieser n&spplus;-Bereich nicht sehr zur Oberfläche hin abfällt, damit identische Konzentrationen zu denen erhalten werden, die in einer klassischen Technologie verwendet werden, welche ein p&supmin;-Substrat und eine n&supmin;-Einlage benutzt.
  • Die verbleibenden p&supmin;-dotierten Zonen bilden so p&supmin;-Pseudoeinlagen 7' in einem Substrat vom n-Typ. Man sieht, daß man in diesen p&supmin;-Pseudoeinlagen ohne Probleme Speicherpunkte vom Typ statischer oder dynamischer RAMs bilden kann und daß es gleichzeitig möglich ist, auf demselben Substrat weitere n&supmin;-Einlagezonen zu bilden, die zur Herstellung von p-Kanal- Transistoren eines Teiles einer Schaltung in CMOS-Technologie dienen, wobei die n-Kanal-Transistoren dieses Schaltungsteiles in CMOS-Technologie direkt in der p&supmin;-Schicht realisiert werden.
  • Der n&spplus;-Bereich 6 des Substrates wird auf dem Potential Vcc gehalten, und die p&supmin;-Pseudoeinlagen 7' werden auf dem Potential Vss gehalten. Indem man das Substrat derart polarisiert, laufen die parasitären Elektronen, die möglicherweise in den p&supmin;-Pseudoeinlagen 7' erzeugt werden, bevorzugt in die darunterliegende Zone 6 und stören praktisch nicht die Schaltungen, die in diesen Pseudoeinlagen angeordnet sind.
  • BEISPIEL
  • Man hat eine Struktur entsprechend der Figur 4 hergestellt, ausgehend von einem Substrat, das mit Arsen mit 2 10¹&sup8; Atomen/cm³ n&spplus;-dotiert ist, auf dem man durch Epitaxie eine p&supmin;-Dotierschicht 1 mit 10¹&sup5; Atomen/cm³ über eine Dicke e von 4 Mikrometern wachsen läßt. Man hat schließlich eine Ionenimplantation mit Phosphor mit einer Energie von 100 keV und mit einer Dosierung von 10¹³ Atomen/cm² durchgeführt. Unter diesen Bedingungen konnte man n&supmin;-Zonen 9 mit einer Konzentration von ungefähr 10¹&sup6; Atomen/cm³ in der Epitaxialschicht 7 erzeugen, wobei die n&supmin;-Zone 9 direkt die darunterliegende n&spplus;-Zone 6 des Substrates berührt und die nicht implantierten Zonen der Schicht 7 weiter in ihrem Zustand der p&supmin;-Dotierung fortbestehen.
  • Es wird wohl verstanden, daß die vorliegende Erfindung zahlreichen Varianten zugänglich ist, die sich dem Fachmann ergeben, was die Typen verwendbarer Dotiermittel betrifft.

Claims (6)

1. Integrierte Schaltung mit Speichern, in der: das Substrat, auf dem Speicherpunkttransistoren gebildet sind, aus einem n&spplus;-dotierten Substrat (6) aufgebaut ist, das an seiner Oberfläche mit einer p&supmin;-dotierten Schicht (7) geringer Dicke versehen ist;
die p&supmin;-Schicht (7) in verschiedene Zonen (7') aufgeteilt ist, die durch Bereiche vom n&supmin;-Typ (9) voneinander getrennt sind, welche sich bis zu dem n&spplus;-dotierten Substrat (6) erstrecken,
die Transistoren, die die Speicherpunkte bilden, in ersten der verschiedenen Zonen (7') gebildet sind,
die integrierte Schaltung weiterhin komplementäre MOS- Transistoren aufweist, wobei die p-Kanal-Transistoren in bestimmten der n&supmin;-Typ-Bereiche (9) gebildet sind und die n- Kanal-Transistoren in zweiten der verschiedenen Zonen (7') gebildet sind.
2. Integrierte Schaltung mit Speichern nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher vom Typ eines statischen RAM ist.
3. Integrierte Schaltung mit Speichern nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher vom Typ eines dynamischen RAM ist.
4. Verfahren zum Herstellen einer integrierten Schaltung mit Speichern, mit den folgenden Schritten:
- auf einem Substrat, das aus einem Plättchen aus n&spplus;-dotiertem, monokristallinem Silizium (6) aufgebaut ist, Bilden einer dünnen p&supmin;dotierten Schicht (7),
- Ablagern eines lichtempfindlichen Harzes, Belichten desselben und Entwickeln desselben derart, daß davon nur Inseln (8) erhalten bleiben, die auf der Höhe der Zonen angeordnet sind, in denen im folgenden die Speicherpunkttransistoren gebildet werden,
- Durchführen einer Ionenimplantation, um über ihre gesamte Dicke die p&supmin;-Schicht in eine n&supmin;-Schicht in allen Zonen (9) umzuwandeln, die nicht von dem Harz bedeckt sind, und
- Bilden der Speicherpunkttransistoren in den p&supmin;-dotierten Zonen (7).
5. Verfahren zum Herstellen einer integrierten Schaltung nach Anspruch 4, wobei diese integrierte Schaltung weiterhin wenigstens eine Schaltung vom CMOS-Typ aufweist, dadurch gekennzeichnet, daß die n-Kanal-Transistoren und die p-Kanal- Transistoren der CMOS-Schaltung jeweils in den Zonen der p&supmin;- dotierten Schicht (7) und in den durch die Ionenimplantation umgewandelten und n&supmin;-dotierten Zonen (9) gebildet werden.
6. Verfahren zum Herstellen einer integrierten Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die dünne, p&supmin;-dotierte Schicht (7) durch Epitaxie gebildet wird.
DE69009157T 1989-11-28 1990-11-22 Integrierte Schaltung mit Speicher und ihr Herstellungsverfahren. Expired - Fee Related DE69009157T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8916007A FR2655197B1 (fr) 1989-11-28 1989-11-28 Circuit integre comprenant des memoires et son procede de fabrication.

Publications (2)

Publication Number Publication Date
DE69009157D1 DE69009157D1 (de) 1994-06-30
DE69009157T2 true DE69009157T2 (de) 1994-09-08

Family

ID=9388127

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69009157T Expired - Fee Related DE69009157T2 (de) 1989-11-28 1990-11-22 Integrierte Schaltung mit Speicher und ihr Herstellungsverfahren.

Country Status (5)

Country Link
EP (1) EP0432057B1 (de)
JP (1) JP3198512B2 (de)
KR (1) KR910010714A (de)
DE (1) DE69009157T2 (de)
FR (1) FR2655197B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235462B4 (de) * 2001-08-10 2004-09-02 Mitsubishi Denki K.K. Halbleiterspeichervorrichtung mit Immunität gegen Soft-Error

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4806250B2 (ja) * 2004-11-12 2011-11-02 台湾積體電路製造股▲ふん▼有限公司 多種動作電圧を有する集積回路分離用半導体構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146956A (en) * 1979-05-02 1980-11-15 Fujitsu Ltd Semiconductor element having function for avoiding generation of soft error due to alpha ray
US4706107A (en) * 1981-06-04 1987-11-10 Nippon Electric Co., Ltd. IC memory cells with reduced alpha particle influence
JPS5958860A (ja) * 1982-09-29 1984-04-04 Toshiba Corp 半導体記憶装置
JPH01147854A (ja) * 1987-12-04 1989-06-09 Nissan Motor Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235462B4 (de) * 2001-08-10 2004-09-02 Mitsubishi Denki K.K. Halbleiterspeichervorrichtung mit Immunität gegen Soft-Error

Also Published As

Publication number Publication date
KR910010714A (ko) 1991-06-29
EP0432057B1 (de) 1994-05-25
EP0432057A1 (de) 1991-06-12
FR2655197A1 (fr) 1991-05-31
DE69009157D1 (de) 1994-06-30
JP3198512B2 (ja) 2001-08-13
FR2655197B1 (fr) 1995-03-17
JPH03184373A (ja) 1991-08-12

Similar Documents

Publication Publication Date Title
DE68908937T2 (de) Speicher und statische Speicherzelle; Speicherungsverfahren.
DE3851380T2 (de) Statische Ram-Zelle mit an Masse verbundene Graben-Transistoren und vergrabene Masseschicht.
DE112006002913B4 (de) Speicherzelle, Verfahren zu ihrer Herstellung und Speicherzellenmatrix
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE68910169T2 (de) Verfahren zur Herstellung einer auf einem N-Typ-Substrat integrierten Schaltung, umfassend vertikale PNP- und NPN-Transistoren, die voneinander isoliert sind.
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE68903674T2 (de) Monolithische druckempfindliche integrierte schaltung und verfahren zu deren herstellung.
DE2950906A1 (de) Speicherzelle fuer einen statischen speicher und eine derartige zelle enthaltender statischer speicher
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE3638017C2 (de)
EP0027565B1 (de) Dynamische Speicherzelle mit zwei komplementären bipolaren Transistoren
DE3235641A1 (de) Bipolare logische schaltung
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69009157T2 (de) Integrierte Schaltung mit Speicher und ihr Herstellungsverfahren.
DE2854994A1 (de) Halbleiteranordnung
DE69636244T2 (de) Verfahren zur Herstellung einer vergrabenen, implantierten Platte für Speicher-Grabenkondensatoren in DRAMs
DE10331560A1 (de) Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben
DE2529951A1 (de) Lateraler, bipolarer transistor
DE2700587A1 (de) Monolithisch integrierte i hoch 2 l-speicherzelle
DE2137976B2 (de) Monolithischer speicher und verfahren zur herstellung
DE3854005T2 (de) Speicherzelle.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee