DE69000302T2

DE69000302T2 - Redundanzschaltung mit speicherung der position des ausgangs.

Info

Publication number: DE69000302T2
Application number: DE9090403293T
Authority: DE
Inventors: Cabinet Ballot-Schm Costabello
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1989-11-24
Filing date: 1990-11-21
Publication date: 1993-04-22
Anticipated expiration: 2010-11-22
Also published as: EP0432004B1; FR2655177A1; US5058068A; EP0432004A1; DE69000302D1

Description

Die Erfindung betrifft als integrierter Schaltkreis ausgeführte Speicher. Sie betrifft ebenso Lebendspeicher (RAM) sowie Festspeicher (ROM, EPROM, EEPROM). Sie ist indessen ganz besonders interessant im Fall der "Flash-EPROM"- Speicher, die elektrisch programmierbar und elektrisch durch Blöcke löschbar sind.
Die Erfindung betrifft genauer diesen Speichern zugeordnete Redundanzsysteme.
In der Patentschrift FR-A-8702372 ist ein Redundanzsystem beschrieben, dessen Ziel die Optimierung der Wiederherstellungsmöglichkeiten fehlerhafter Spalten mittels einer begrenzten Anzahl von Redundanzspalten in dem Fall ist, in dem der Speicher in Zeilen und Spalten mit einer Spaltenzahl organisiert ist, die ein Mehrfaches der Datenausgangsanschlüsse des Speichers ist. Anders gesagt, der Speicher ist dazu bestimmt, Wörter mit k Bits (beispielsweise k=8) zu liefern und es gibt k mal p Spalten (beispielsweise p=64). Der Speicher weist k Gruppen von p Spalten auf und die Auswahl eines Wortes im Speicher erfolgt durch gleichzeitige Auswahl einer einzigen Spalte in jeder Gruppe. Es wird auf den Text dieser Patentschrift für größere Genauigkeit Bezug genommen.
Das Redundanzsystem dieser Patentschrift beruht auf der Idee, daß man zur Begrenzung der Redundanzspaltenzahl gelangt, indem man nicht nur die Adresse einer fehlerhaften Spalte (1 unter p) speichert, die dazu bestimmt ist, durch eine Redundanzspalte ersetzt zu werden, sondern auch eine Position des der fehlerhaften Spalte entsprechenden Anschlusses.
Die Position des Anschlusses ist nicht notwendigerweise der Rang 1 unter k des Anschlusses. In dieser früheren Patentschrift handelt es sich um eine etwas fiktive, auf die folgende Weise gewählte Position: man ordnet die k Anschlüsse in m Sätzen von r Anschlüssen an und jedem Satz wird eine Redundanzspalte oder eine Gruppe von Redundanzspalten zugeordnet. Die "Anschlußposition" ist eine Position 1 unter r des Anschlusses im Inneren des Satzes, zu dem er gehört. Um ein Zahlenbeispiel zu geben, wenn acht Anschlüsse (k=8), in vier Sätzen (m=4) von zwei Anschlüssen (r=2) angeordnet, vorhanden sind, gibt es zwei mögliche Anschlußpositionen in jedem Satz, die als Position 0 und Position 1 bezeichnet werden könnten. Wenn eine fehlerhafte Spalte erfaßt wird und durch eine Redundanzspalte ersetzt werden soll, wird nicht nur ein Austausch dieser fehlerhaften Spalte durch eine Redundanzspalte, sondern auch ein gleichzeitiger Austausch sämtlicher (nicht fehlerhafter) Spalten entsprechend derselben Anschlußposition in den anderen Sätzen und durch dieselbe Spaltenadresse ausgewählt, ausgeführt. Wenn somit in dem oben gegebenen Zahlenbeispiel eine einer Anschlußposition 1 entsprechende fehlerhafte Spalte lokalisiert wird, besteht dann die Inbetriebsetzung der Redundanz im Austausch der vier Spalten von Position 1, die durch eine fehlerhafte Spaltenadresse ausgewählt sind, durch eine entsprechende Redundanzspalte. Es werden jedoch die Spalten mit gleicher Adresse und Anschlußposition 0 nicht ausgetauscht.
Dieses Redundanzsystem beruht daher auf der Dauerspeicherung mehrerer Informationen betreffend die fehlerhaften Spalten.
Zunächst werden Adressen fehlerhafter Spalten in einem Adressenspeicher für fehlerhafte Spalten gespeichert; jede Adresse gestattet die Bezeichnung einer fehlerhaften Spalte unter p in einer Gruppe von p Spalten ohne Unterscheidung zwischen den k Gruppen. Ein Komparator überwacht die auf den Speicher gegebenen Adressen in Permanenz beim Lesen wie beim Schreiben; wenn eine fehlerhafte Spaltenadresse auftritt, reagiert der Komparator, um zu signalisieren, daß die Redundanz in Betrieb gesetzt werden muß; er signalisiert auch im allgemeinen Fall, welche Fehlerbehebungszahl angesprochen werden muß oder es sind mehrere Fehlerbehebungsmöglichkeiten vorgesehen und durch Zahlen markiert.
Dann wird für jede Fehlerbehebungszahl die Anschlußposition entsprechend der tatsächlich fehlerhaften Spalte ohne Unterscheidung zwischen den Sätzen gespeichert. Diese Information wird in den Anschlußpositionsspeicherelementen gespeichert. Wenn eine fehlerhafte Adresse am Eingang des Speichers auftritt, wird sie durch den Komparator lokalisiert; dieser bestimmt, welches die Zahl zur in Betrieb zu setzenden Fehlerbehebung ist und liefert eine entsprechende Information, die es gestattet, die Anschlußpositionsspeicherelemente auszuwählen, die dieser Zahl entsprechen. Die ausgewählten Elemente legen eine Anschlußposition fest; sämtliche Spaltengruppen, die dieser Position entsprechen, erfahren dann einen Spaltenaustauch (fehlerhaft oder nicht) durch eine Redundanzspalte.
In der Praxis sind in der früheren Patentschrift FR-A- 8702 372 die Anschlußpositionsspeicherelemente Sicherungen: wenn lediglich zwei Anschlußpositionen vorhanden sind, reicht dann eine Sicherung allein aus, um diese Position festzulegen. Wenn es vier gibt, werden zwei Sicherungen erforderlich, etc. Für jede Fehlerbehebungszahl werden diese Sicherungen erforderlich.
Wenn es lediglich eine aus zwei festzulegende Anschluß position gibt, ist die praktische Realisierung ziemlich einfach, es reichen einfache logische Kreise aus zum:
- Empfangen einer Information zur Fehlerbehebungszahl vom Komparator;
- Auswählen des Speicherelementes (der Sicherung) abhängig von dieser Information, das dieser Zahl entspricht,
- und Prüfen des Zustandes der entsprechenden Sicherung, um einen Befehl zur Auswahl der Anschlüsse zu bilden, deren Anschlußposition diejenige ist, die die Sicherung anzeigt.
Obwohl diese Lage ziemlich einfach ist, muß indessen angezeigt werden, daß bei ihr das Erfordernis des Aufzeichnens der Anschlußpositionsinformation berücksichtigt werden muß. Bei einer Lösung mit Sicherung muß man sich vorstellen, daß die Sicherungen durch Laser hitzebehandelt werden, in welchem Fall keine Schaltungsanordnung für das Aufzeichnen benötigt wird. Dies ist die Lösung, die in der bereits genannten früheren Patentschrift FR-A-8702372 gewählt worden ist. Heutzutage wird es jedoch aus Gründen der Automatisierung vorgezogen, eine elektrische Aufzeichnung auszuführen. Dies gestattet es, die Aufzeichnung sofort in dem Augenblick zu bewirken, in dem das Vorhandensein von fehlerhaften Spalten erfaßt wird. Für eine elektrische Aufzeichnung wird die entsprechende Schaltungsanordnung benötigt. Dies trifft auf eine Speicherung durch eine Sicherung zu, aber dies trifft auch zu, wenn das Speicherelement ein Transistor mit isoliertem Gate ist, der immer häufiger als Speicherelement für permanente Information verwendet wird.
Dort, wo die Lage sehr kompliziert wird, ist dies der Fall, wenn die Zahl von zu speichernden Anschlußpositionen sowie die Zahl von Fehlerbehebungsmöglichkeiten zunimmt. In diesem Fall wird nämlich eine sehr schnelle komplizierte Dekodierung benötigt: um einerseits eine Gruppe von Sicherungen unter N auszuwählen, wenn N mögliche Fehlerbehebungszahlen vorhanden sind; um andererseits die Anschlußpositionen entsprechend dem Zustand der verschiedenen Sicherungen oder Transistoren für eine gegebene Fehlerbehebungszahl zu bezeichnen; und schließlich den Zustand der Anschlußpositionsspeicherelemente im Augenblick des Tests des Speichers anzugeben.
Wenn es beispielsweise sechs mögliche Fehlerbehebungen und acht Anschlußpositionen gibt, werden sechs Gruppen von drei Sicherungen oder Transistoren und eine komplizierte Dekodierung benötigt, um die Verbindungen vorzusehen, die passen, um eine Gruppe aus sechs auszuwählen und um
- die Redundanzspalten derselben Position auszuwählen, wobei diese Position durch den Zustand einer Gruppe von drei Sicherungen festgelegt ist,
- den Zustand der Sicherungen ausgehend vom Ergebnis des Tests elektrisch anzugeben, der zeigt, daß eine fehlerhafte Spalte vorhanden ist.
In der Praxis muß die elektrisch aufzuzeichnende Anschlußpositionsinformation irgendwoher kommen. Man richtet sich ein, daß sie von dem Anschluß herkommt, über den man einen Fehler geortet hat. Dies setzt daher voraus, daß man die Anschlußpositionsspeicherelemente auf die eine oder andere Weise mit den entsprechenden Anschlüssen zur Aufzeichnung verbindet.
Sämtliche Verbindungen, Dekodierer und erforderlichen Verzweigungen machen es ziemlich schwierig, das Redundanzprinzip mit Anschlußpositionsspeicherung zu gebrauchen.
Die Schwierigkeit besteht übrigens nicht nur in einem Kreis, in dem k Anschlüsse in m Sätzen von r Anschlüssen mit einer Anschlußposition 1 unter r gleichzeitig für sämtliche Sätze definiert angeordnet sind. Sie ist auch in dem begrenzten Fall vorhanden, in dem m=1, d.h. in dem Fall, in dem die Anschlußposition eine Position 1 unter k in einem einzigen Satz von k Anschlüssen ist.
Die Erfindung schlägt vor, diese Schwierigkeit dadurch zu lösen, daß die Anzahl von Anschlußpositionsspeicherelementen in bezug darauf vergrößert wird, was genau erforderlich ist und indem diese Elemente in Matrixform von elektrisch programmierbaren Speicherzellen (Transistoren mit isoliertem Gate) organisiert werden.
Der Zugriff zur Matrix erfolgt in der Zeile durch vom Komparator (der die erhaltenen Speicheradressen mit den fehlerhaften Spaltenadressen vergleicht) ausgegebene Leiter, wobei jeder Leiter einer Fehlerbehebungszahl und einer entsprechenden Zeile der Matrix entspricht; die Ausgabe erfolgt in der Spalte zu jeder Spalte zugeordneten Lese/Schreibkreisen. Jeder Lese/Schreibkreis entspricht einer Anschlußposition und empfängt während der Phase zur Anschlußpositionsaufzeichnung eine von einem dieser Position entsprechenden Anschluß ausgegebene Information.
Jede Spalte des Speichers entspricht einer jeweiligen Anschlußposition; das Auftreten eines bestimmten Bits in dieser Spalte entspricht der Auswahl einer bestimmten Anschlußposition. Somit können in N Zeilen N verschiedene Anschlußpositionen gespeichert werden, die die Positionen entsprechend N verschiedenen fehlerhaften Spalten sind.
In einem Beispiel mit sechs Fehlerbehebungsmöglichkeiten und acht Anschlußpositionen hat man dann 48 matrixorganisierte Transistoren mit isoliertem Gate, während die normale Ausführung lediglich 18 Transistoren mit isoliertem Gate enthielt. Auf der entsprechenden Dekodierungsschaltungsanordnung wird jedoch enorm gewonnen, ohne im übrigen die Programmierung komplizierter zu machen: die Programmierung erfolgt dann zeilenweise (sechs Zeilen) direkt ausgehend von einer von einem Anschluß erhaltenen Information.
Die Erfindung kann auf die folgende Weise beschrieben werden:
Ein integrierter Speicher mit Spaltenadreßeingängen und k Eingangs/Ausgangsanschlüssen, umfassend Hauptstromkreise mit normalen Spalten und Redundanzstromkreise, mit Redundanzspalten,
- wobei letztere einen Block umfassen, der dazu bestimmt ist, die Notwendigkeit einer Operation zur Spaltenfehlerbehebung zu verifizieren, und wobei der Block zu diesem Zweck die empfangenen Spaltenadressen und die fehlerhaften gespeicherten normalen Spaltenadressen vergleicht und einen Befehl zur Auswahl der Redundanzstromkreise liefert,
- wobei die Redundanzstromkreise in gleicher Weise Elemente zur Speicherung einer Eingangs/Ausgangsanschlußposition umfassen, die einer fehlerhaften normalen Spalte entspricht,
dadurch gekennzeichnet, daß
- die Elemente zur Anschlußpositionsspeicherung elektrisch programmierbare Speicherzellen in der Zahl gleich der Zahl N von möglichen Fehlerbehebungen, multipliziert mit der Zahl r von möglichen Eingangs/Ausgangsanschlußpositionen sind, organisiert in einem Zusatzspeicher mit N Zeilen und r Spalten, wobei jede Spalte des Speichers einer bestimmten Eingangs/Ausgangsanschlußposition entspricht,
- wobei die Ausgänge des Zusatzspeichers die Übertragung der Information steuern, die von einer normalen Spalte oder einer Redundanzspalte auf den Eingangs/Ausgangsanschlüssen herrührt.
Die Erfindung ist ganz besonders im Fall der elektrisch löschbaren Speicher (EEPROM, Flash-EPROM) oder überhaupt nicht löschbaren Speicher (ROM, UPROM) im Gegensatz zu mit Ultraviolett löschbaren Speichern interessant. Für die letzteren, die ein für Ultraviolettstrahlung transparentes Fenster umfassen, müßte nämlich eine spezielle Maskierung gegenüber UV oberhalb der Matrix zur Anschlußpositionsspeicherung vorgesehen werden. Es ist nämlich erforderlich, die Redundanzinformationen nicht zu löschen. Die Maskierung ist voluminös, denn sie umfaßt notwendigerweise Anti-Licht- Labyrinthe. Dies setzt den Vorteil der Erfindung herab.
Weitere Merkmale und Vorteile der Erfindung gehen beim Lesen der detaillierten Beschreibung hervor, die folgt und die unter Bezugnahme auf die beigefügten Zeichnungen ausgeführt ist, in denen:
- Figur 1 ein allgemeines Ausführungsdiagram der Erfindung darstellt.
- Figur 2 den Aufbau eines Blocks zur Anschlußpositionsspeicherung genauer darstellt.
Die Ausführung, die zur besseren Erläuterung der Erfindung im einzelnen beschrieben wird, entspricht einem von der Patentschrift FR-A-8702372 angeregten Beispiel (mit Zahlenmodifikationen). Es wird einfach, hieraus die Modifikationen abzuleiten, die für die anderen Beispiele auferlegt sind, und insbesondere für ein einfacheres Beispiel, in dem beispielsweise die Wörter mit acht Bits auf acht Anschlüssen austreten, die jeweils für eine Position von acht lokalisiert sind.
Das nachfolgend beschriebene Beispiel ist ausgehend von einem vereinfachten praktischen Beispiel aufgebaut, in dem ein Speicher mit k=8 Ausgangschlüssen D0 bis D7 vorhanden ist, um Wörter mit acht Bits zu gewinnen. Der Speicher ist in acht Spaltengruppen organisiert, wobei jede Gruppe G0 bis G7 p Spalten (beispielsweise p=64) umfaßt und einem entsprechenden Anschluß D0 bis D7 entspricht.
Die Anschlüsse sind in m=2 Sätzen von r=4 Anschlüssen verteilt, und in jeden Satz wird eine entsprechende Anschlußposition (1 unter r) für jeden Anschluß definiert. Die Positionen werden p0, p1, p2, p3 genannt. Die Anschlüsse D0 und D4 haben die Position p0 jeweils in ihrem Satz, die Anschlüsse D1 und D5 die Position p1, etc.
Die Gruppen sind in zwei Sätze Ea und Eb genau wie die Anschlüsse verteilt, da jede Gruppe einem Anschluß entspricht.
Jedem Satz Ea und Eb ist eine entsprechende Gruppe von Redundanzspalten zugeordnet, CRa für den Satz Ea, CRb für den Satz Eb.
Hiervon ausgehend kann angezeigt werden, daß die Erfindung anwendbar ist, ungeachtet der Zahl in von Sätzen, hier eingeschlossen m=1, in welchem Fall die Position jedes Anschlußes zwischen 1 und k enthalten ist und es lediglich einen Anschluß gibt, der eine bestimmte Position aufweist.
Der Speicher umfaßt einen Spaltendekodierer DC (der unabhängig von der Redundanz vorhanden ist), um, wenn eine Spaltenadresse AC auf den Speicher gegeben wird, eine Spalte unter p gleichzeitig in jeder der Gruppen auszuwählen, was die Verwendung eines Wortes mit acht Bits auf den Ausgängen D0 bis D7 gestattet.
Im folgenden wird im wesentlichen vom Lesen gesprochen, selbst wenn in den Speicher nicht geschrieben werden kann, für das Schreiben wird das Wort mit acht Bits auf die Anschlüsse D0 bis D7 gegeben, die nun als Dateneingänge und nicht als Datenausgänge dienen.
Die Adresse AC gestattet es somit, eine verwendbare Spalte unter p am Ausgang jeder Gruppe auszuwählen.
Gleichzeitig wird diese Adresse AC auf einen Redundanzkreis gegeben, der zunächst einen Block CR1 umfaßt, der dazu bestimmt ist, die Notwendigkeit einer Operation zur Spaltenfehlerbehebung zu verifizieren und zum Teil die Redundanzspalten auszuwählen, die zu dieser Fehlerbehebung dienen.
Der Block CR1 umfaßt einerseits gespeicherte Adressen von fehlerhaften Spalten und andererseits Mittel zum Vergleichen zwischen den durch den Speicher erhaltenen Adressen und den gespeicherten Adressen.
Unter der Annahme, daß es N Möglichkeiten zur gleichzeitigen Fehlerbehebung von fehlerhaften Spalten gibt, gibt es N Adressen AC im Speicher. Die Adresse ist die Adresse einer Spalte unter p, d.h. sie berücksichtigt nicht die Gruppe, in der sich die fehlerhafte Spalte befindet. Wenn es 64 Spalten gibt, sind die Adressen AC Adressen mit 6 Bits, und der Kreis CR1 umfaßt N Gruppen mit 6 Speicherelementen, die Transistoren mit isoliertem Gate (nicht löschbare EPROMs oder UPROMs) oder Sicherungen sein können.
Der Block CR1 empfängt die Adressen AC, vergleicht sie mit den N gespeicherten fehlerhaften Adressen und liefert auf einem Bus mit N Zeilen (oder 2N, wenn die Signale und ihre logischen Komplemente gezählt werden) einen Befehl zur Auswahl einer Redundanzspalte unter N in jedem der Sätze Ea, Eb, d.h. in jeder der Gruppen CRa, CRb.
Wenn eine fehlerhafte Adresse erfaßt wird, wird eine Redundanzspalte unter N am Ausgang jeder Gruppe CRa, CRb ausgewählt, so wie eine normale Spalte am Ausgang jeder Gruppe G0 bis G7 ausgewählt wird.
Am Ausgang der so ausgewählten Spalten, ob es normale Spalten oder Redundanzspalten sind, ist ein Multiplexer vorhanden, der dazu bestimmt ist auszuwählen, ob eine zu den Anschlüssen übertragene Information von einer durch den Dekodierer AC adressierten normalen Spalte oder einer durch den Kreis CR1 adressierten Redundanzspalte ausgehen soll, und dies einzeln für der Gruppen von normalen Spalten und für jede der Gruppen von Redundanzspalten.
Der Multiplexer ist durch Signale p0, p1, p2 p3 (und ihre logischen Komplemente) gesteuert, die den Anschlußpositionen der lokalisierten fehlerhaften Spalten im Augenblick des Tests entsprechen.
Die Multiplexbearbeitung ist die folgende: wenn keine Anschlußposition ausgewählt wird (keine Fehlerbehebungsmöglichkeit), sind p0 bis p3 sämtlich Null; jegliche Übertragung der Redundanzspalten zu den Anschlüssen oder umgekehrt ist gesperrt. Die Übertragung zwischen den ausgewählten normalen Spalten und den entsprechenden Anschlüssen ist gestattet.
Wenn eine Fehlerbehebung erforderlich ist und sie der Anschlußposition p0 entspricht (p0=1, p1, p2, p3 Nullen), dann ist die Übertragung von den normalen Spaltengruppen mit Position p0 (G0 und G4) zu den Anschlüssen mit Position p0 (Do und D4) gesperrt und durch eine Übertragung jeweils zu denselben Anschlüssen der durch CR1 ausgewählten Redundanzspalte in jeder der Gruppen CRa und CRb ersetzt. Für die anderen Anschlußpositionen bleibt die Übertragung zwischen den normalen Spalten und den Anschlüssen zugelassen und die Übertragung zwischen den Redundanzspalten und den Anschlüssen bleibt gesperrt.
Ebenso erfolgt der Austausch zwischen einer normalen Spalte und einer Redundanzspalte für jede der anderen Anschlußpositionen lediglich für die lokalisierte Anschlußposition durch ein logisches Signal nicht Null.
Die die Anschlußpositionen darstellenden Signale p0 bis p3 werden vom Block MPP zur Anschlußpositionsspeicherung ausgegeben, der N Gruppen von durch den Block CR1 auswählbaren Speicherelementen umfaßt.
Schließlich sind die normalen oder die durch den Multiplexer ausgewählten Redundanzspalten mit den entsprechenden Anschlüssen nicht direkt verbunden, sondern mittels eines jedem Anschluß zugeordneten jeweiligen Lese/Schreibkreises. Die Lese/Schreibkreise sind mit W0/R0 für den ersten Anschluß, W1/R1 für den zweiten Anschluß, etc. bezeichnet.
Der Block MPP zur Anschlußpositionsspeicherung ist in Figur 2 im einzelnen dargestellt. Er ist in Form eines Matrixzusatzspeichers mit Kreisen zum Lesen und Schreiben der in dem Zusatzspeicher gespeicherten Daten aufgebaut.
Der Zusatzspeicher MA umfaßt N Zeilen von elektrisch programmierbaren Speicherzellen und r Spalten, wobei N wie erinnert die Zahl von möglichen Fehlerbehebungen und r die Zahl von möglichen Anschlußpositionen in jedem der m Sätze ist (m kann gleich 1 sein, in welchem Fall r gleich der Gesamtzahl k von Anschlüssen ist). Jede Zelle ist vorzugsweise ein Transistor mit isoliertem Gate vom EPROM- oder UPROM-Typ; in diesen Zellen kann elektrisch aufgezeichnet werden und sie sind nicht löschbar.
Die Gesamtzahl von Zellen ist viel größer als die genau erforderliche, und dies umso mehr wie r höher ist. Für r=4 ist die Zahl von Zellen doppelt so groß wie die, die genau erforderlich ist (4N anstelle von 2N); für r=8 ist das Verhältnis noch größer (8N anstelle von 3N).
Aufgrunddessen werden jedoch voluminöse Dekodierungskreise vollständig vermieden.
Die Adressierung dieses Speichers MA des Blocks MPP erfolgt durch N Zeilenleiter, wobei jede Zellenzeile einen Zeilenleiter umfaßt, der die Steuergates der Transistoren mit isoliertem Gate dieser Zeile verbindet. Die N Steuerleitungen kommen von einem vom Block CR1 abgeleiteten Bus mit N Leitern. Der Bus ist am Ausgang des Kreises CR1 verfügbar, da es wie erläutert die Funktion des Kreises CR1 ist, eine Spalte unter N in den Gruppen von Redundanzspalten auszuwählen.
Infolgedessen wird jedesmal, wenn eine bestimmte Redundanzspalte unter N (entsprechend einer bestimmten Fehlerbehebungszahl) ausgewählt wird, gleichzeitig eine Zeile des Speichers des Blocks MPP ausgewählt.
In den Spalten des Speichers wird nun ein Wort mit r Bits gelesen. Die Programmierung des Speichers des Blocks MPP erfolgt jedoch derart, daß die Wörter mit r Bits dieses Speichers tatsächlich lediglich ein einziges von dem anderen verschiedenes Bit umfassen (beispielsweise ein Bit 1 unter r-1 Bit Null). Dies ist aufgrund der Tatsache möglich, daß der Speicher r Spalten umfaßt und daß danach getrachtet wird, in diesem Speicher genau eine Anschlußposition unter r zu speichern.
Demzufolge wird auf einem Spaltenleiter des Speichers MPP ein Bit 1 gelesen, wobei dieser Leiter nun die Position eines Anschlusses entsprechend einer fehlerhaften Spalte festlegt: jedem Spaltenleiter des Speichers entspricht eine einzige bestimmte Anschlußposition und umgekehrt.
Das Lesen des Speichers (und außerdem sein Schreiben) erfolgen auf eine sehr herkömmliche Weise für EPROM-Speicher über einen entsprechenden Lese/Schreibkreis für jede Spalte. Die Lese/Schreibkreise sind für die p0 bis p3 darstellenden Spalten jeweils mit LE0 bis LE3 bezeichnet.
Wenn dies gewünscht ist, kann, wie dies herkömmlich in bestimmten EPROM-Speichern erfolgt, vorgesehen wereden, daß die Lese/Schreibkreise durch Vergleich mit einer N sämtlich auf dieselbe Weise programmierte (d.h. sämtlich programmiert oder sämtlich unbeschrieben) Transistoren umfassenden Referenzspalte wirksam sind, wobei die Transistoren durch die N Zeilenleiter des Speichers gesteuert werden.
Die Ausgänge der Spalten des Blocks zur Positionsspeicherung legen die r Signale p0, p1, p2 p3 (mit ihren logischen Komplementen) fest, die für die Steuerung des Multiplexers des Hauptspreichers erforderlich sind. Es ist keine Dekodierung zwischen den Ausgängen des Speichers und den Steuereingängen des Multiplexers erforderlich.
Zum Schreiben der Bits dieses Speichers (Schreiben eines Bits unter r in jeder Zeile) wird vorgesehen, daß der Lese/Schreibkreis LE0 mit dem Positionsanschluß 0 (D0 und D4) verbunden ist, der Kreis LE1 mit den Positionsanschlüssen 1 (D1 und D5), etc. verbunden ist. Somit erfolgt die Programmierung einer Anschlußposition direkt ohne Dekodierung: im Augenblick des Tests des Speichers wird eine fehlerhafte Information an egal welchem Anschluß erfaßt, beispielsweise D6. Es wird nun ein Bit auf diesem Anschluß angeordnet, damit es im Speicher des Blocks MPP mittels des Lese/Schreibkreises LE2 geschrieben wird, der mit diesem Bit verbunden ist. Die Position des Anschlussen p2 wird so gespeichert.
In dem Fall, in dem der integrierte Speicherkreis gemäß der Erfindung ein durch Ultraviolettstrahlen nicht löschbarer Speicher ist, beispielsweise, wenn er ein durch Blöcke elektrisch löschbarer Flash-EPROM-Speicher ist, kann der Anschlußpositionsspeicher des Blocks MPP ein EPROM-Speicher sein; er muß nicht gegen Ultraviolettstrahlen geschützt werden, denen er ausgesetzt wäre, wenn der Hauptspeicher ein EPROM-Speicher mit UV-Löschfenster wäre. Demzufolge ist es für den Speicher des Blocks MPP nicht erforderlich, daß er durch Aluminiummasken und vor allem durch Schutzlabyrinthe geschützt wird. Diese Labyrinthe sind erforderlich, um ein seitliches Eindringen von Ultraviolettlicht beim Löschen des EPROM-Speichers zu vermeiden, denn dieses Eindringen würde die Redundanzdaten löschen, die erhalten werden müssen. Der Speicher MPP wäre viel voluminöser, wenn er mit diesen Schutzlabyrinthen versehen werden müßte. Das Fehlen eines UV-Fensters für die Flash-EPROM-Speicher gestattet es daher, die Fläche des Anschlußpositionsspeichers auf ein Minimum herabzusetzen, was besonders vorteilhaft ist.
Die Erfindung läßt sich ganz besonders in dem Fall anwenden, in dem die möglichen Anschlußpositionen in der Zahl k sind, d.h. in der Zahl gleich der Zahl von Anschlüssen sind. Für Speicher, die Wörter mit acht oder sechzehn Bits liefern, hätte man dann acht oder sechzehn Anschlußpositionen (r=8 oder r=16), und es ist für diese Speicher, daß die Erfindung am vorteilhaftesten ist, denn sie begrenzt den Raumbedarf der Kreise zur Anschlußpositionsdekodierung beträchtlich, die zuvor erforderlich waren.

Claims

1. Integrierter Speicher mit Spaltenadreßeingängen (AC) und k Eingangs/Ausgangsanschlüssen, umfassend Hauptstromkreise (G0 bis G7) mit normalen Spalten und Redundanzstromkreise (CRa, CRb), mit Redundanzspalten,

- wobei letztere einen Block (CR1) umfassen, der dazu bestimmt ist, die Notwendigkeit einer Operation zur Spaltenfehlerbehebung zu verifizieren, und wobei der Block zu diesem Zweck die empfangenen Spaltenadressen und die fehlerhaften gespeicherten normalen Spaltenadressen vergleicht und einen Befehl zur Auswahl der Redundanzstromkreise liefert,

wobei die Redundanzstromkreise in gleicher Weise Elemente (MPP) zur Speicherung einer Eingangs/Ausgangsanschlußposition umfassen, die einer fehlerhaften normalen Spalte entspricht,

dadurch gekennzeichnet, daß

- die Elemente zur Anschlußpositionsspeicherung elektrisch programmierbare Speicherzellen in der Zahl gleich der Zahl N von möglichen Fehlerbehebungen, multipliziert mit der Zahl r von möglichen Eingangs/Ausgangsanschlußpositionen sind, organisiert in einem Zusatzspeicher mit N Zeilen und r Spalten, wobei jede Spalte des Speichers einer bestimmten Eingangs/Ausgangsanschlußposition entspricht,

- wobei die Ausgänge des Zusatzspeichers die Übertragung der Information steuern, die von einer normalen Spalte oder einer Redundanzspalte auf den Eingangs/Ausgangsanschlüssen herrührt.

2. Integrierter Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die in jede Zeile des Zusatzspeichers geschriebene Information ein von den r-1 anderen Bits derselben Zeile verschiedenes Bit aufweist, wobei dieses Bit auf der Spalte entsprechend einer Anschlußposition angeordnet ist, die einer fehlerhaften Spalte des integrierten Speichers zugeordnet ist.

3. Speicher nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß jede Spalte des Zusatzspeichers einen mit einem Lese/Schreibkreis verbundenen Spaltenleiter aufweist, wobei die Leseausgänge dieses Kreises die Ausgänge des Zusatzspeichers bilden und die Eingangs/Ausgangsanschlüsse einer gegebenen Position mit Schreibeingängen des Lese/Schreibkreises der Zusatzspeicherspalte entsprechend dieser Anschlußposition verbunden sind.

4. Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß er k Gruppen von p Hauptspeicherspalten umfaßt, wobei jede Gruppe einem Anschluß entspricht, verteilt in m Sätze (Ea, Eb) von r Gruppen, wobei eine Gruppe von Redundanzspalten (CRa, CRb) jedem Satz zugeordnet ist, und einen direkt durch die Ausgänge des Zusatzspeichers gesteuerten Multiplexer um zu definieren, ob die zu den Anschlüssen übermittelte Information von einer normalen Spalte oder einer Redundanzspalte des Hauptspeichers herrühren soll.

5. Speicher nach Anspruch 4, dadurch gekennziechnet, daß der Multiplexer die folgenden Verbindungen ausgehend von Spaltenleitern des Zusatzspeichers bildet, wobei die Leiter Signale entsprechend Anschlußpositionen p0 bis p3 liefern:

- wenn die ausgegebenen Signale der Spalten sämtlich Null sind (keine Notwendigkeit zur Fehlerbehebung), ist jegliche Übertragung der Redundanzspalten zu den Anschlüssen des Speichers oder umgekehrt gesperrt; die Übertragungen zwischen den ausgewählten Hauptspeicherspalten und den entsprechenden Anschlüssen sind gestattet, und

- wenn eine Fehlerbehebung notwendig ist und sie einer gegebenen Anschlußposition entspricht, beispielsweise p0 (p0=1, p1, p2, p3 Nullen), dann ist die Übertragung von den Gruppen von normalen Spalten mit Position p0 (G0 und G4) zu den Positionsanschlüssen p0 (D0 und D4) gesperrt und die Übertragung zwischen den Redundanzspalten und den Anschlüssen ist gestattet; die Übertragung zwischen den anderen Anschlüssen und den normalen Spalten ist gestattet und die Übertragung zwischen den anderen Anschlüssen und den Redundanzspalten ist gesperrt.

6. Speicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß er einen Kreis zur Redundanzspaltenauswahl umfaßt, der geeignet ist, eine Redundanzspalte aus N Spalten einer Gruppe von Redundanzspalten auszuwählen, und daß die Ausgänge dieses Kreises die Zeilen der Zusatzspeichermatrix direkt steuern.