DE68928681T2 - Verfahren zur Herstellung einer nichtplanaren Struktur auf einem Halbleitersubstrat - Google Patents

Description

Technisches Gebiet der Erfindung
• Die vorliegende Erfindung betrifft im allgemeinen Haibleiterstrukturen und insbesondere ein Verfahren zur Ausbildung einer nicht-planaren Oberfläche auf einem Halbleitersubstrat zur Vergrößerung der Oberfläche und die Herstellung einer MOS-Struktur auf der nicht-planaren Oberfläche.
Hintergrund der Erfindung
• Integrierte Schaltkreise haben in den letzten Jahren große Fortschritte bei der Verfahrenstechnologie und bei photolithographischen Techniken erfahren, was in der Fähigkeit resultierte, komplexere Vorrichtungen mit höherer Dichte herzustellen. Um diese Vorrichtungen mit einer höheren Dichte zu realisieren, hat die gegenwärtige Technologie eine Submicron-Leitungsdefinition bereitgestellt, um die verschiedenen Strukturen auf den integrierten Schaltungen zu definieren. Jedoch hat der Bedarf der Industrie an noch dichteren Vorrichtungen die Fähigkeit der Realisierung dieser Dichte mit vorhandenen Techniken weit überholt. Dies liegt teilweise daran, daß die meisten herkömmlichen Verfahren planare Techniken verwenden, bei denen die Strukturen in einem zweidimensionalen Raum definiert sind.
• Um die Dichte mit vorhandener Verfahrenstechnologie und mit vorhandenen photolithographischen Techniken zu erhöhen, haben Verfahrensgestalter auf die vertikale Integration zurückgegriffen, um den verfügbaren Raum effizienter zu nutzen. Eine vertikale Integrationstechnik besteht darin, aktive Vorrichtungen auf schon verarbeiteten Vorrichtungen zu stapeln. Diese Stapeiprozedur erfordert die Ausbildung einer Siliconschicht auf der Oberseite einer schon ausgebildeten aktiven Vorrichtung. Ein zweites Niveau einer aktiven Schaltung wird dann auf dieser ersten Schicht definiert. Obwohl dieser Technologietyp die Dichte merklich erhöht, bringt er ein Problem hinsichtlich der Ausbildung von Kontaktlöchern und Zwischenverbindungen zwischen den verschiedenen Niveaus mit sich und erhöht zusätzlich die Komplexität des Verfahrens.
• Eine weitere vertikale Integrationstechnik, die mit Erfolg eingesetzt worden ist, ist die Furchenbildung, bei der Furchen auf dem Substrat ausgebildet werden und aktive Schaltungen oder Kondensatoren auf den Seiten und dem Boden der Furche ausgebildet werden. Die Furchentechnologie ist hinsichtlich der dynamischen Random-Access-Speicherzellen (zugriffsfreier Speicherzellen), die eine Dichte von 1 MB oder mehr aufweisen, zu breiter Verwendung gekommen. Furchen können entweder Vertikalwandflirchen oder "V"-förmige Furchen zur Verwendung mit der VMOS-Technologie sein. Obwohl die vertikalen Integrationstechniken eine gesteigerte Dichte bereitgestellt haben, haben die vorhandenen Techniken ihre Grenzen.
• Die Bauteile, die für hochdichte integrierte Schaltungen die breiteste Verwendung finden, sind der MOS-Transistor und der MOS-Kondensator. Um den Betrieb eines Kondensators zu verbessern, ist es lediglich notwendig, seine Oberfläche zu vergrößern oder den Abstand zwischen den Elektroden zu verringern, um die Kapazität zu steigern. Zusätzlich kann die Sperrkapazität in einem nicht invertierenden Kondensator durch die Verwendung eines implantierten Bereiches unter dem Kondensator vergrößert werden, um den Hi-C-Kondensator zur Verfügung zu stellen. Ein Transistor erfordert jedoch einige zusätzliche Überlegungen, da viele Betriebsparameter berucksichtigt werden müssen. Beispielsweise haben herkömmliche MOS-Transistoren eine Breitendimension, welche die Gesamtbreite der Sourceund Drain-Abschnitte definiert, und eine Längendimension, welche die Kanallänge des Transistors definiert. Die Betriebsparameter des Transistors hängen von diesen Geometrien ab.
• Typischerweise wird während der Herstellung eines MOS-Transistors eine Grube in einem Substrat definiert, wobei die Breite der Grube der Breite des Transistors entspricht. Eine Gate-Oxidschicht und eine Gate-Elektrode werden dann auf dem Substrat entlang der gesamten Breite des Transistors abgelagert, wobei die Breite der Gate-Elektrode die Kanallänge definiert. Source- und Drainbereiche werden dann auf jeder Seite des Gates entlang der Gesamtbreite des Transistors definiert. Die Abmessungen der Source- und Drainbereiche senkrecht zum Gate werden zu Verbindungszwecken ausgewählt. Bei einer planaren Struktur ist, wenn ein breiterer Transistor benötigt wird, mehr zweidimensionaler Raum notwendig.
• Die Transistoren, welche in ihrer Größe beschränkt sind, weisen einige Beschränkungen auf, welche selbst eine Funktion des Breiten/Längen-Verhältnisses sind. Diese betreffen beispielsweise die Handhabungsmöglichkeiten für die Verstärkung, die Geschwindigkeit und die Leistung. Es bestehen Beschränkungen bei der-Verkleinerung dieser Vorrichtungen, da Cine solche Verkleinerung die Leistung verringern könnte.
• Als Dokumente zum Hintergrund werden die folgenden genannt:
• Die JP-A-1042176 und die JP 61-A-91964 betreffen die Ausbildung von MOSFET- Transistoren mit Gateelektroden, die sich über nicht-planare aktive Bereiche erstrecken. Sie sprechen die Probleme, die aus der elektrischen Isolation solcher Transistoren unter Verwendung von Feldoxiden entstehen, nicht an.
• Extended abstracts Vol 88-2 (1988) Fall, S.338-339, Princeton, NJ, USA betrifft die Minimierung der Defekterzeugung auf thermisch oxidierenden Furchen, die auf einem Siliconsubstrat ausgebildet sind.
• Extended abstracts Vol 82-1 (1982) May, S. 309, Pennington, NJ, USA betrifft den Effekt der Oberflächenform auf die Oxidationskinetik von Polysilicon.
• Ein Versuch, die oben genannten Beschränkungen anzugehen, ist in US-A-4,583,281 und GB-A-2, 101,399 gemacht worden.
• Die US-A-4,583,281 und die GB-A-2,101,399 offenbaren ein Verfahren zur Reduzierung des Ausmaßes, bis zu dem ein Feldoxid, welches die aktiven Bereiche von Halbleitervorrichtungen isoliert, die Größe der aktiven Bereiche reduziert. Die GB-A-2,101,399 offenbart ein Verfahren zur Vergrößerung der Oberfläche eines aktiven Bereichs auf einem Halbleitersubstrat mit den folgenden Schritten: Ausbilden einer Schutzkappe, die gegen Oxidation resistent ist, über einer ausgewählten Fläche auf dem Substrat, um eine erste zweidimensionale Grenze zu definieren, wobei die Schutzkappe eine vorbestimmte Dicke aufweist; Ausbilden von Furchen in der Oberfläche des Substrats mit einer Bodenoberfläche und Seitenwänden, die sich vom Umfang der ersten zweidimensionalen Grenze nach unten zur Bodenoberfläche hin erstrecken; Ausbilden einer Schutzschicht aus Siliziumnitrid auf den Seitenwänden der Furchen; thermisches Aufwachsen einer Schicht aus thermischem Oxid in den Furchen von der Bodenoberfläche nach oben, so daß eine vogeischnabelartige Ausbildung an jeder der Seitenwände ausgebildet wird, die sich nach oben vom Boden der zugeordneten Furche entlang der Seitenwand zwischen der Seitenwand und der Nitrid-Schutzkappenschicht so erstreckt, daß sich die vogeischnabelartige Ausbildung an jeder Seitenwand nur über einen Teil des Weges an der Seitenwand nach oben erstreckt, wobei die äußerste Kante der vogeischnabelartigen Ausbildung eine zweite Grenze der ersten zweidimensionalen Grenze definiert, und wobei die Oberfläche des aktiven Bereichs die Oberfläche in der zweidimensionalen Grenze und die Oberfläche des Abschnittes der Seitenwände erfaßt, die nicht durch die Schicht aus thermischem Oxid abgedeckt ist; Entfernen der Siliziumnitridschicht auf den Seitenwänden und der Schutzkappe.
• Nichtsdestotrotz verbleibt bei Produkten, die gemäß diesem Verfahren hergestellt werden, ein Anteil des Oxids in der vogelschnabelartigen Ausbildung teilweise an den Seitenwänden hinauf. Es ist eine Aufgabe dieser Erfindung, dies noch weiter zu reduzieren. Die vorliegende Erfindung ist gekennzeichnet durch das thermische Aufwachsen einer Oxidstreifenschicht über der oberen Oberfläche des aktiven Bereichs und dem freiliegenden Haibleitermaterial an den Seitenwänden, so daß Halbleitermaterial verbraucht wird, um die Oxidstreifenschicht auszubilden, wobei der Verbrauch des Halbleitermatenais an der Verbindung zwischen der oberen Oberfläche des aktiven Bereichs und den Seitenwänden mit einer schnelleren Rate stattfindet, um ein Abrunden der Kante zu ermöglichen; und Entfernen der Oxidstreifenschicht durch Naßätzen, so daß das Naßätzen über eine Zeitspanne andauert, die die Zeit zum Entfernen der Dicke der Oxidstreifenschicht überschreitet, wobei ein Abschnitt der vogeischnabelartigen Ausbildung so entfernt wird, daß die vogeischnabelartige Ausbildung nach unten entlang der Seitenwände weg von der oberen Oberfläche des aktiven Bereichs zurücktritt, um seine Oberfläche wirksam zu vergrößern.
• Ein Vorteil der vorliegenden Erfindung ist das Abrunden der Ecken, die an der Kante der ersten zweidimensionalen Grenze ausgebildet werden, um einen bogenförmigen aktiven Bereich auszubilden.
• Bei einer Ausführungsform der vorliegenden Erfindung werden die Seitenwände nach außen von der oberen Oberfläche zum Boden der Furchen verjüngt, um eine bogenförmigere Kante für den aktiven Bereich bereitzustellen. Die Furchen werden dadurch ausgebildet, daß zuerst eine Schutzkappenschicht über dem Substrat abgelagert wird, welche gegen Oxidation resistent ist, und diese Schutzkappenschicht dann gemustert wird, um die Grenzen der Furchen zu definieren. Diese Furchen werden dann in das Substrat bis zu einem vorbestimmten Abstand eingeätzt. Die Kappenschicht kann in der Dicke so variiert werden, daß die tatsächliche Oberfläche des Substrats an den Grenzen der Furchen größer ist als die gemusterte Oberfläche entlang der oberen Oberfläche der Schutzkappenschicht.
• Bei einer anderen Ausführungsform der vorliegenden Erfindung wird ein Transistor auf dem aktiven Bereich dadurch ausgebildet, daß zuerst eine Schicht eines Gate- Oxids bis zu einer vorbestimmten Dicke über dem aktiven Bereich ausgebildet wird. Eine Schicht eines leitenden Materials wird dann über der Gate-Oxidschicht ausgebildet, gefolgt von den Mustern des kombinierten leitenden Materials und der Gate-Oxidschicht, um eine Gate-Elektrode auszubilden. Die Gate-Elektrode erstreckt sich von einer Seite des aktiven Bereichs zu seiner anderen Seite, um einen Kanalbereich auszubilden, der unter der Gate-Elektrode liegt. Die Enden der Gate- Elektrode verlaufen quer über die Seitenwände nach unten und über die Schicht des thermischen Oxids in den Furchen an mindestens einem ihrer Enden nach oben, um einen Transistor mit einer vergrößerten Breite bereitzustellen. Source- und Drain- Bereiche werden auf jeder Seite des Kanals ausgebildet.
• Bei noch einer anderen Ausfülrrungsform der vorliegenden Erfindung wird ein MOS- Kondensator auf dem aktiven Bereich ausgebildet. Der MOS-Kondensator wird zunächst durch das Ausbilden einer Schicht von Kondensatoroxid über dem Substrat ausgebildet, gefolgt durch die Ausbildung einer oberen Elektrode über dem Substrat und der Kondensator-Oxidschicht. Eine leitende Verbindung zum aktiven Bereich wird dann bereitgestellt, um den Abschnitt des aktiven Bereichs, der unter der Schicht des Kondensatoroxids liegt anzubinden, um so die zweite Elektrode eines Umkehrkondensators zur Verfügung zu stellen.
Detaillierte Beschreibung der Zeichnungen:
• Um ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile zu ermöglichen, wird nun auf die folgende Beschreibung in Verbindung mit den beiliegenden Zeichnungen bezuggenommen. Es zeigen:
• Figur 1 eine Querschnittsdarstellung eines Substrats mit einem darauf definierten Nitrid-Muster;
• Figur 2 eine Querschnittsdarstellung des Substrats nach Figur 1, bei dem Furchen auf den Abschnitten des Substrats ausgebildet werden, welche nicht von der Nitridkappenschicht abgedeckt werden;
• Figur 3 eine Querschnittsdarstellung des Substrats nach Figur 2, mit einer darauf ausgebildeten Anpassungsschicht aus Nitrid;
• Figur 4 eine Querschnittsdarstellung des Substrats nach Figur 3 nach einem anisotropen Ätzen, das eine Nitridschicht auf den Seitenwänden der Furche hinterläßt;
• Figur 5 eine Querschnittsdarstellung des Substrats nach Figur 4 mit einer in den Furchen aufgewachsenen Feldoxidschicht;
• Figur 5a ein Detail der Seitenwand der Furche nach Figur 5;
• Figur 6 eine Querschnittsdarstellung des Substrats nach Figur 5 mit einer Polysiliconschicht, die darauf ausgebildet ist und über einer Gate- Oxidschicht liegt;
• Figur 7 eine perspektivische Ansicht eines Transistor-Gates, das in der Poly- Schicht definiert ist;
• Figur 8 eine Querschnittsdarstellung eines fertiggestellten Transistors; und
• Figur 9 eine alternative Ausführungsform, die einen Kondensator und einen Transistor darstellt, welche durch das Verfahren nach der vorliegenden Erfindung ausgebildet wurden.
Detaillierte Beschreibung der Erfindung
• Unter Bezugnahme auf die Figur 1 wird nunmehr eine Querschnittsdarstellung eines Substrats 10 erläutert, welches bei der bevorzugten Ausführungsform aus Silizium aufgebaut ist. Das Substrat 10 hat eine Siliziumoxidschicht 12, die auf seiner oberen Oberfläche bis zu einer Dicke von ungefähr 300 Å ausgebildet ist. Die Siliziumoxidschicht wird dadurch ausgebildet, daß das Substrat einer thermischen Oxidationsbehandlung in einer Sauerstoffatmosphäre bei einer Temperatur von ungefähr 1.000 ºC ausgesetzt wird. Nach der Ausbildung der Siliziumoxidschicht 12 wird eine Siliziumnitridschicht (Si&sub3;N&sub4;) auf der oberen Oberfläche der Schicht 12 abgelagert, und zwar durch herkömmliche chemische Dampfablagerungstechniken (CVD). Das Aufwachsen des Si&sub3;N&sub4; wird bei einer Temperatur von ungefähr 800 bis 900 ºC über eine bestimmte Zeitspanne durchgeführt. Danach wird eine Photowiderstandsschicht auf der oberen Oberfläche der Si&sub3;N&sub4;-Schicht ausgebildet und dann wird die Schicht gemustert, was in einer Nitridkappe 14 resultiert, welche zwei offene Bereiche 16 und 18 auf jeder ihrer Seiten aufweist. Die offenen Bereiche 16 und 18 sind an den entgegengesetzten Seiten von der Nitridkappe 14 durch Nitridkappen 20 und 22 jeweils abgegrenzt.
• Wie in Figur 2 ersichtlich wird, werden nach der Ausbildung der Nitridkappen 14, 20 und 22 die offenen Bereiche 16 und 18 mit einem Fluor-Ätzmittel geätzt, welches von anisotroper Natur ist. Dies resultiert in Furchen 24 und 26, die auf jeder Seite der Nitridkappe 14 jeweils in den Bereichen 16 und 18 ausgebildet werden. Die Tiefe der Furchen 24 und 26 liegt zwischen 200 nm (2.000 Å) und 500 nm (5.000 Å). Die Furche 24 hat eine verjüngte Kante 28 neben der Nitridkappe 14 und die Furche 26 hat eine verjüngte Kante 30 neben der Nitridkappe 14. Obwohl die Kanten 28 und 33 vertikal sein könnten, sind für die Zwecke der Herstellung eines Transistors, wie er gemäß der bevorzugten Ausführungsform beschrieben wird, verjüngte Kanten wünschenswert.
• Bei der bevorzugten Ausführungsform sind die Furchen 24 und 26 mit den verjüngten Kanten 28 und 30 mit einem verjüngten Profil ausgebildet. Diese Verjüngung hat einen Winkel, der eine Funktion des Ätzprozesses ist. Bei der bevorzugten Ausführungsform ist das Ätzen ein Plasmaätzen, welches eine LAM 580-Maschine mit einer Spannung von 600 W über Platten verwendet, die ungefähr 0,5 cm voneinander beabstandet sind. Der Druck ist 66,65 Pa (0,5 Torr), mit einer Durchflußrate von C&sub2;F&sub6;-Gas von 50 cc/min, gefolgt von einem CHF&sub3;-Gas bei einer Strömungsrate von 15 cc/min. Die Gesamtätzzeit ist ungefähr 2,5 min. Jedoch versteht es sich, daß durch das Variieren der Durchströmraten der Gase und sowohl der Leistung als auch des Plattenabstandes der Winkel variiert werden kann.
• Wie aus Figur 3 hervorgeht, wird nach der Ausbildung der Furchen 24 und 26 eine angepaßte Schicht aus Siliziumnitrid 32 auf dem Substrat durch CVD-Techniken abgelagert. Die Siliziumnitridschicht 32 ist ungefähr 250 nm (2.500 Å) dick. Das Substrat wird dann einem anisotropen Ätzen (SiF&sub6;) unterzogen, um die Abschnitte der Schicht 32 zu entfernen, welche die planaren Oberflächen abdecken, wie in Figur 4 dargestellt ist. Dies entfernt die Siliziurnnitridschicht 32 effektiv von der oberen Oberfläche der Nitridkappe 14 und bildet ebenfalls den Boden der Furchen 24 und 26. Das anisotrope Ätzen ätzt ebenfalls etwas von der oberen Oberfläche der Nitridkappe 14. Eine Seitenwand-Nitridschicht 34 aus Siliziumnitrid verbleibt über der verjüngten Kante 30 und eine Seitenwand-Nitridschicht 36 verbleibt über der verjüngten Kante 28.
• Bei der bevorzugten Ausführungsform wird beim Ätzen die LAM 580-Maschine mit einem Druck von 26,66 Pa (0,2 Torr) eingesetzt und mit einem Plattenabstand von 1,5 cm bei einer Leistung von 100 W. Das SiF&sub6;-Gas hat eine Strömungsrate von 50 cc/min mit einem Ballastgas aus He bei einer Strömungsrate von 10 cc/min. Die Ätzzeit ist ungefähr 2,0 min.
• Wie aus Figur 5 hervorgeht, wird nach der Ausbildung der Seitenwandnitridschichten 34 und 36 das Substrat einem Dampfoxidationsprozeß bei ungefähr 900 bis 1.000 ºC unterzogen, um Oxidschichten 38 und 40 am Boden der Furchen 26 und 24 auszubilden, und zwar durch das Verbrauchen von Silizium an deren Boden, um Siliziumdioxid auszubilden. Die Oxidschichten 38 und 40 stellen eine Isolationslunktion zur Verfügung, und diese Schichten werden typischerweise als das Feldoxid bezeichnet. Der Bereich zwischen dem Feldoxid wird im allgemeinen als "Grube" bezeichnet, eine Struktur, welche einen aktiven Bereich bereitstellt, in welchem aktive Vorrichtungen ausgebildet werden, wobei die Feldoxidschichten 38 und 40 eine Isolation zwischen den verschiedenen Bauteilen auf dem Substrat zur Verfügung stellen.
• Während der Ausbildung der Feldoxidschichten 38 und 40 durch das Oxidationsverfahren, wird Silizium am schnellsten in der Mitte der Furchen 24 und 26 verbraucht, wobei Oxid in einer Richtung nach oben bei einer schnelleren Rate ausgebildet wird als in der Abwärtsrichtung im Silicon. Zusätzlich ist die Oxidationsrate an der Schnittstelle der Nitrid-Seitenwandschicht 36 und der Nitrid-Seitenwandschicht 34 hinsichtlich des Bodens der Furchen 24 und 26 jeweils geringer als in der Mitte der Furche. Während des Oxidationsverfahrens wird die Kante der Nitrid- Seitenwandschichten 34 und 36 durch den Oxidationsprozeß angehoben. Dies wird als Kanalisierungseffekt bezeichnet, bei dem Sauerstoff zwischen dem Silicon und den Nitrid-Seitenwandschichten 34 und 36 nach oben kanalisiert wird. Dies resultiert in einem "Vogelschnabel" 42, der unter der Nitrid-Seitenwandschicht 34 ausgebildet wird und einem "Vogelschnabel" 44, der unter der Nitrid-Seitenwandschicht 36 ausgebildet wird. Die Vogelschnäbel 42 und 44 sind entlang der verjüngten Kanten 28 und 30 nach oben gerichtet, erstrecken sich aber nur über einen Abschnitt des Weges an den verjüngten Oberflächen 28 und 30 nach oben. Das Ausmaß, bis zu dem die Vogelschnäbel 42 und 44 sich entlang der verjüngten Oberflächen 28 und 30 nach oben erstrecken, wird durch die Dauer der Zeitspanne gesteuert, die das Substrat 10 dem Dampfoxidationsverfahren unterzogen wird. Bei der bevorzugten Ausführungsform sind die Oxidschichten 38 und 40 ungefähr 700 nm (7.000 Å) dick.
• In Figur 5a ist ein Teil des Vogelschnabels 44 dargestellt, der unter der Nitrid- Seitenwandschicht 36 ausgebildet wird, wobei gleiche Bezugszeichen gleiche Teile in den verschiedenen Figuren bezeichnen. Der Boden der Furche 24 und die Ausgangsposition der Nitrid-Seitenwandschicht 36 in dessen Nähe sind in gestrichelten Linien dargestellt. Es ist aus den gestrichelten Linien ersichtlich, daß die Spitze der Seitenwand-Oxidschicht, die mit dem Bezugszeichen 46 bezeichnet ist, von dem untersten Abschnitt der verjüngten Kante 28 weggehoben wird. Das tatsächliche Anheben der Kante 46 resultiert in einer bogenförmigen Oberfläche 48, die zwischen der Seitenwand-Nitridschicht 36 und der Feldoxidschicht 40 ausgebildet wird. Wie im weiteren beschrieben wird, ist diese Krümmung vorn Standpunkt des Ablagerns einer passenden Schicht darauf wichtig. Es sollte bemerkt werden, daß der Vogelschnabel 44 sich nicht über den gesamten Weg entlang der verjüngten Kante 28 nach oben erstreckt. Es ist wichtig, daß ein wesentlicher Abschnitt der verjüngten Kante 28 vom Oxid unbedeckt bleibt.
• Wie aus Figur 6 hervorgeht, wird, nachdem die Feldoxidschichten 38 und 40 gezogen werden, eine heiße Phosphorsäure verwendet, um das Siliziumnitrid zu entfernen und dann wird HF verwendet, um die Oxidschicht 12 bis zum jungfräulichen Siliziurn herab zu entfernen. Nachdem das Siliziumnitrid und die Oxidschicht 12 bis zum jungfräulichen Silizium herab entfernt worden sind, wird eine Dummy-Oxidstreifenschicht (nicht gezeigt) über dem Siliziurn bis zu einer Dicke von ungefähr 100 nm (1.000 Å) gezogen. Der Schritt des Ziehens des Oxidstreifens hat den Effekt des Abrundens der Ecken, welche mit den Bezugszeichen 47 und 49 bezeichnet sind. Dies hat den Grund, daß die Tätigkeit des Aufwachsens/Ziehens der Oxidstreifenschicht auf eine Dicke von 100 nm (1.000 Å) in dem Verbrauch von ungefähr 50 nm (500 Å) des Silicons auf den flachen Oberflächen resultiert. An einer scharfen Kante ist aber ein Überschuß an Sauerstoff für den Oxidationsprozeß vorhanden, und deshalb findet die Oxidation bei einer schnelleren Rate statt, was in den Verbrauch von zusätzlichem Silicon im Vergleich zum Siliconverbrauch auf einer flachen Oberfläche resultiert.
• Nachdem die Oxidstreifenschicht auf der Oberfläche des Substrats ausgebildet ist, wird das Substrat einem Naßätzen unterzogen, um die Oxidstreifenschicht mit ungefähr 50 % Überätzen zu entfernen. Dieses 50 %-ige Überätzen ist deshalb wichtig, weil es einen Abschnitt der Vogelschnäbel 42 und 44 entfernt. Dies der Tatsache zuzuschreiben, daß das Naßätzen eingesetzt werden kann, um nur das thermisch aufgewachsene Oxid zu entfernen, was nach einer Zeitspanne erreicht wird, die zum Ätzen von 100 nm (1.000 Å) benötigt wird. Durch das Überätzen wird jedoch ein Anteil der Vogelschnäbel 42 und 44 entfernt, was darin resultiert, daß die Spitze der Vogelschnäbel 42 und 44 nach unten entlang der Seitenwände 28 und 30 schwindet. Dies resultiert in Vogelschnäbeln 42' und 44', was wiederum zu einer Vergrößerung der Gesamtoberfläche aufgrund der verstärkten Freisetzung von Silizium an den Seitenwänden 28 und 30 führt. Danach wird eine Schicht aus Siliziumoxid 50 thermisch auf das Substrat bis zu einer Dicke von ungefähr 20 nm (200 Å) aufgewachsen, wobei die Schicht als Gate-Isolator oder Gate-Oxidfilm MOS- Transistor dient. Eine Schicht aus polykristallinem Silicon 52 wird dann durch CVD- Techniken auf die Oxidschicht 50 bis zu einer Dicke von ungefähr 400 bis 500 nm (4.000 bis 5.000 Å) abgelagert. Es ist ersichtlich, daß die leitende Oberfläche des Siliziums, die sich zwischen den Feldoxidschichten 38 und 40 um die verbleibenden Abschnitte der verjüngten Kanten 28 und 30 herab erstreckt, eine Oberfläche bereitstellt, die nicht planar ist. Deshalb ist für eine vorgegebene x-y-Abmessung auf der Oberfläche eines Substrats die Gesamtoberfläche zwischen den Vogeischnäbeln 42' und 44' vergrößert worden. Aufgrund der Verfahrensschritte ist die Kante des aktiven Bereichs zwischen den Seitenwänden 28 und 30 und der oberen Oberfläche bogenförmig Wenn der Abstand zwischen den Seitenwänden 28 und 30 sich verringert, gleicht die Gesamtoberfläche einer abgerundeten Ausbauchung.
• Wie aus der Figur 7 hervorgeht, wird nach dem Ausbilden der Polyschicht 52 das Gate des Transistors gemustert, welches sich der Länge nach zwischen den Vogelschnäbeln 42 und 44 und nach oben über die Feldoxidschichten 38 und 40 erstreckt, um Kontaktoberflächen für diese bereitzustellen. Das Gate des Transistors ist mit dem Bezugszeichen 54 angedeutet. Nach der Ausbildung des Gates 54 werden die Source- und Drain-Verbindungen implantiert, und zwar mit einem Verunreinigungstyp einer gegensätzlichen Art als das Substrat 10. Wenn beispielsweise das Substrat 10 eine Leitfähigkeit vom p-Typ hätte, werden Verunreinigungen vom n-Typ in das Substrat auf jeder Seite des Gates 54 implantiert. Dies würde das sein, was herkömmlich als "selbstgerichteter" Prozeß bezeichnet wird, wodurch die Kanten des Gates 54 eine Ausrichtung der Source/Drain-Verbindungen mit der Kanalregion des Transistors bereitstellen, wobei diese Kanalregion unter dem Gate 54 liegt. Jedoch kann jedwedes Verfahren zur Ausbildung der Source und der Drains des Transistors und der Gate-Elektrode 54 verwendet werden. Die Source des Transistors wird mit dem Bezugszeichen 56 bezeichnet und der Drain des Transistors wird mit dem Bezugszeichen 58 bezeichnet.
• Es wird aus der perspektivischen Ansicht der Figur 7 ersichtlich, daß die Gesamtbreite des Transistors aufgrund der verbleibenden Abschnitte der verjüngten Kanten 28 und 30, die sich von der Oberfläche des Substrats nach unten erstrecken, vergrößert wird. Dies stellt eine "Ausbauchung" in der Oberfläche zur Verfügung, über der die Gate-Elektrode 54 liegt. An einem Punkt in der Nähe der Vogeischnäbel 42' und 44' wird die Gateelektrode 54 der Kontur des Substrats folgen, somit die Länge des Gates verlängern und folglich auch die Breite des Transistors. Es sollte wohlverstanden sein, daß die verjüngte Kante 28 und die verjüngte Kante 30 eine Oberfläche zur Verfügung stellen, welche gebogener ist als eine vertikale Kante. Eine vertikale Kante wäre für das Gate des Transistors etwas unerwünscht, da die an einer scharfen Kante erzeugten Felder die Betriebsparameter der Transistoren merklich beeinflussen würden.
• Wie aus der Figur 8 hervorgeht, wird nach dem Ausbilden der Gate-Elektrode 54 und der Source- und Drainbereiche 56 und 58 der Transistor durch eine Schicht eines Zwischenoxids 60 abgedeckt, und dann wird eine Kontaktöffnung 62 durch die Zwischenoxidschicht 60 und ein darin ausgebildeter leitender Stöpsel 64 ausgeformt. Eine Metallschicht 66 wird dann über der Oberfläche der Zwischenoxidschicht 60 ausgebildet und gemustert, um eine leitende Verbindung mit anderen Schaltungen auf dem Substrat bereitzustellen. Im allgemeinen ist es wünschenswert, den Kontakt zur Gate-Elektrode 54 über die Feldoxidschicht 38 oder 40 herzustellen.
• Unter Bezugnahme auf die Figur 9 wird nunmehr eine Aufsicht auf ein alternatives Verfahren zur Ausbildung des Transistors erläutert, wobei der Transistor mit einem Kondensator in einer Struktur kombiniert wird, wie zum Beispiel einer Transistorspeicherzelle. Die Vorrichtung wird dadurch hergestellt, daß zuerst eine Grube ausgebildet wird, welche durch eine Begrenzung 68 definiert wird, welche einen Kondensatorbereich 70 und einen aktiven Bereich 72 umfaßt. Der Kondensatorbereich 70 kann implantiert werden, um einen Verarmungskondensator auszubilden, oder er kann undotiert bleiben, um einen Umkehrkondensator auszubilden. Der aktive Bereich 72 wird verwendet, um den Transistor auszubilden. Die Grube, die durch die Begrenzung 68 definiert wird, wird auf die gleiche Weise hergestellt, wie beim obigen Verfahren, das unter Bezugnahme auf die Figuren 1 bis 8 beschrieben wurde. Die Begrenzung 68 umfaßt die Kante eines Vogelschnabels, der den Vogelschnäbeln 42' und 44' entspricht. Deshalb wird außerhalb der Begrenzung 68 eine Furche ausgebildet und dann eine Feldoxidschicht darin geformt.
• Nach dem Ausbilden des Kondensatorbereiches 70 und des aktiven Bereiches 72 wird eine erste Schicht eines polykristallinen Siliziums darüber ausgebildet und gemustert, um den Kondensatorbereich 70 abzudecken, und den aktiven Bereich 72 freiliegend zu belassen. Die erste Schicht des polykristallinen Siliziums wird außerhalb der Begrenzung 74 definiert. Eine Schicht eines Zwischenoxids wird dann über dem Substrat abgelagert und der aktive Bereich 72 wird wieder freigelegt. Dies wird gefolgt von der Ausbildung der Gate-Oxidschicht und dann von der Ablagerung einer zweiten Poly-Schicht. Die zweite Poly-Schicht wird gemustert, um einen Gate-Leiter 76 auf dem zweiten Niveau zu definieren.
• Danach wird ein Source-Implantat 78 zwischen dem Gate 76 und dem Kondensatorbereich 70 angeordnet, wobei die Source 78 von sowohl der Gate-Elektrode 76 als auch der Begrenzung 74 maskiert wird. Das Source-Implantat 78 stellt eine Verbindung zur unteren Platte des Kondensators bereit, welche entweder ein implantierter Bereich oder ein Umkehrbereich sein kann. Ein Drain 80 wird an gegenüberliegenden Seiten der Gate-Elektrode ausgebildet. Danach kann ein Bit- Leitungskontakt 82 ausgebildet werden.
• Aus der Struktur der Figur 9 ist ersichtlich, daß die Begrenzung 68 eine vergrößerte Oberfläche definiert, welche einen Vorteil für den Kondensator bereitstellt, wobei das Kondensatoroxid, welches unter der ersten Polyschicht liegt, und der Abschnitt der ersten Schicht, der über der Gate-Oxidschicht liegt, eine vergrößerte Oberfläche bereitstellen. Ein Querschnitt des Kondensatorbereichs 70 nach seiner Ausbildung, würde ähnlich erscheinen wie die Querschnittsdarstellung aus Figur 6.
• Insgesamt ist ein Verfahren zur Ausbildung einer Halbleitervorrichtung über einer Oberfläche beschrieben worden, welche hinsichtlich der Siliziumobeffläche nicht planar ist. Das Verfahren umfaßt zuerst das Ausbildung einer Nitrid-Maske, um die aktiven Bereiche des Substrats zu definieren. Furchen werden dann entlang der Seite der Nitrid-Maske definiert und dann wird eine angepaßte Seitenwandschicht aus Nitrid entlang der Seitenwände der Furchen abgelagert. Ein Feldoxid wird dann von der Bodenoberfläche der Furchen so aufgezogen, daß ein Vogeischnabel am untersten Ende des Seitenwandnitrids ausgebildet wird und das Ende des Seitenwandnitrids anhebt. Der Vogelschnabel erstreckt sich teilweise an den verjüngten Kanten der Furche hinauf, so daß ein Abschnitt der verjüngten Kante als Silicon verbleibt. Die Nitridkappe wird dann entfernt, was eine leitende Oberfläche beläßt, welche eine vergrößerte Oberfläche zwischen den Begrenzungen des Vogelschnabels der Feldoxidstreifenschicht hat. Danach kann eine Halbleiterstruktur, wie zum Beispiel das Gate eines Transistors auf den aktiven Bereich angeordnet werden, was in einem Transistor mit einer vergrößerten Breite resultiert.

Claims (10)

1. Verfahren zur Vergrößerung der Oberfläche eines aktiven Bereichs auf einem Halbleitersubstrat (10) mit den folgenden Schritten:

Ausbilden einer Schutzkappe (14), die gegen Oxidation resistent ist, über einer ausgewählten Fläche auf dem Substrat, um eine erste zweidimensionale Grenze zu definieren, wobei die Schutzkappe (14) eine vorbestimmte Dicke aufweist;

Ausbilden von Furchen (24, 26) in der Oberfläche des Substrats mit einer Bodenoberfläche und Seitenwänden (28, 20), die sich vom Umfang der ersten zweidimensionalen Grenze nach unten zur Bodenoberfläche hin erstrecken;

Ausbilden einer Schutzschicht aus Siliziumnitrid auf den Seitenwänden der Furchen (34, 36);

thermisches Aufwachsen einer Schicht aus thermischem Oxid (38, 40) in den Furchen von der Bodenoberfläche nach oben, so daß eine vogeischnabelartige Ausbildung (42, 44) an jeder der Seitenwände (30, 28) ausgebildet wird, die sich nach oben vom Boden der zugeordneten Furche entlang der Seitenwand zwischen der Seitenwand (30, 28) und der Nitrid-Schutzkappenschicht (34, 36) so erstreckt, daß sich die vogeischnabelartige Ausbildung an jeder Seitenwand nur über einen teil des Weges an der Seitenwand nach oben erstreckt, wobei die äußerste Kante der vogeischnabelartigen Ausbildung eine zweite Grenze der ersten zweidimensionalen Grenze definiert, und wobei die Oberfläche des aktiven Bereichs die Oberfläche in der zweidimensionalen Grenze und die Oberfläche des Abschnittes der Seitenwände erfaßt, die nicht durch die Schicht aus thermischem Oxid (38, 40) abgedeckt ist;

Entfernen der Siliziumnitridschicht auf den Seitenwänden (30, 28) und der Schutzkappe (14);

gekennzeichnet durch das thermische Aufwachsen einer Oxidstreifenschicht über der oberen Oberfläche des aktiven Bereichs und dem freiliegenden Halbleitermaterial an den Seitenwänden, so daß Halbleitermaterial verbraucht wird, um die Oxidstreifenschicht auszubilden, wobei der Verbrauch des Halbleitermatenais an der Verbindung zwischen der oberen Oberfläche des aktiven Bereichs und den Seitenwänden mit einer schnelleren Rate stattfindet, um ein Abrunden der Kante (47, 49) zu ermöglichen; und

Entfernen der Oxidstreifenschicht durch Naßätzen, so daß das Naßätzen über eine Zeitspanne andauert, die die Zeit zum Entfernen der Dicke der Oxidstreifenschicht überschreitet, wobei ein Abschnitt der vogeischnabelartigen Ausbildung (42, 44) so entfernt wird, daß die vogeischnabelartige Ausbildung nach unten entlang der Seitenwände (28, 30) weg von der oberen Oberfläche des aktiven Bereichs absenkt, was in einer vogelschnabelartigen Ausbildung (42', 44') resultiert, um ihre Oberfläche wirksam zu vergrößern.

2. Verfahren nach Anspruch 1, bei dem das Halbleitermaterial Silizium ist und die Oxidstreifenschicht Siliziumoxid ist.

3. Verfahren nach Anspruch 1, bei dem das Naßätzen für eine Zeitdauer durchgeführt wird, bei der die Oxidstreifenschicht um ungefähr 50 % überätzt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Ausbildens der Schutzkappe folgende Schritte umfaßt:

Ausbilden einer Oxidschicht über dem gesamten Substrat;

Ausbilden einer Schicht aus Siliziumnitrid über der Oxidschicht; und

Mustern der kombinierten Schicht aus Siliziumnitrid und -oxid, um Abschnitte der kombinierten Schicht aus dem Bereich außerhalb der zweidimensionalen Grenze zu entfernen.

5. Verfahren nach Anspruch 4, bei dem die Kanten der gemusterten kombinierten Schicht nach außen verjüngt werden und ferner die Dicke der kombinierten Schicht eingestellt wird, um die äußeren Kanten der ersten Grenze zu variieren, welche mit dem untersten Abschnitt der verjüngten Kante der kombinierten Schicht für ein vorgegebenes Muster ihrer oberen Oberfläche zusammenfallen.

6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Seitenwände der Furchen, sich vom Umfang der zweidimensionalen Grenze zur Bodenoberfläche der Furchen hin nach außen erstreckend, verjüngt werden.

7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Ausbildens der Schutzschicht über den Seitenwänden die folgenden Schritte umfaßt:

Ausbilden einer Siliziumnitridschicht auf eine vorbestimmte Dicke über dem Substrat als angepaßte Schicht; und

anisotropes Ätzen der angepaßten Siliziumnitridschicht, um Teile davon auf Oberflächen zu entfernen, die horizontal liegen.

8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Ausbildens der Furchen folgenden Schritt umfaßt:

anisotropes Ätzen des Substrats zur Ausbildung der Furchen.

9. Verfahren nach Anspruch 1, das ferner die Ausbildung eines MOS-Transistors im aktiven Bereich umfaßt, wobei der Schritt des Ausbildens des Transistors folgende Schritte umfaßt:

Ausbilden einer Schicht eines Gate-Oxids (50) über dem aktiven Bereich;

Ausbilden einer Schicht aus polykristallinem Silizium (52) über der Gate- Oxidschicht;

Mustern der kombinierten polykristallinen Siliziumschicht und Gate-Oxidschicht, um eine Gate-Elektrode (54) auszubilden, die längs verläuft und sich zwischen den Kanten der vogeischnabelartigen Ausbildung erstreckt; und

Ausbilden einer Source (56) und eines Drain (58) auf jeder Seite der Gate-Elektrode im Halbleitersubstrat.

10. Verfahren nach Anspruch 1, das ferner das Ausbilden eines MOS-Kondensators auf einem (dem aktiven) Kondensatorbereich (70) umfaßt, wobei der Schritt des Ausbildens des MOS-Kondensators die folgenden Schritte umfaßt:

Ausbilden einer Schicht eines Kondensatoroxids über dem Substrat;

Ausbilden einer oberen Elektrode über der Substratschicht des Kondensatoroxids; und

Ausbilden einer leitenden Verbindung zum aktiven Bereich, der unter der Kondensatoroxidschicht liegt, wobei der aktive Bereich die zweite Elektrode eines Umkehrkondensators ist.