-
Die vorliegende Erfindung betrifft eine integrierte
Halbleiterschaltung mit einem Elementbereich und einem
Leitungsbereich, worin ein in dem Leitungsbereich gebildeter
Datenbus durch eine Bustreiberschaltung getrieben wird.
-
Aus der EP-A-0 133 023 ist eine Halbleiterspeicherschaltung
bekannt, mit Wortleitungen und Masseleitungen, die sich
geradlinig und parallel zueinander und rechtwinklig zu
kreuzenden Datenleitungen erstrecken. Masseleitungen können
sich auch parallel zu den Datenleitungen erstrecken. Die
Wortleitungen sind aus dotiertem polykristallinen Silizium
gebildet, und die Masseleitungen sind aus Aluminium gebildet.
Kontaktlöcher verbinden die Masseleitungen zu den n+
Diffusionsschichten, die einen Sourcebereich des MOS
Speicherzellentransistors bilden. Ein Pfad verbindet eine
Datenleitung durch ein Kontaktloch zu der n+ Typ
Diffusionsschicht. Die Wortleitungen sind ungefaltet un&
verlaufen geradlinig in der horizontalen Ebene, so daß deren
Länge minimiert ist, was zu reduzierter parasitärer
Kapazitanz und Widerstand führt. Die Wortleitungen sind aus
einem Metall von niedrigem spezifischen Widerstand, z.B.
Tungsten, Titan, Tantal oder Molybdän.
-
Mit Bezug auf die Fig. 5 bis 11 wird im folgenden der
Hintergrund-Stand der Technik in größerem Detail beschrieben
werden.
-
Fig. 5 zeigt ein Blockdiagramm eines Layout eines
gewöhnlichen Mikrosteuerers. Der Mikrosteuerer schließt
verschiedene Funktionsblöcke ein, so wie eine CPU 11, ROM 12,
RAM 13, Zeitgeber 14 und I/O-Anschluß 15. Eine
Datenübertragung zwischen diesen Funktionsblöcken wird durch
einen Datenbus 16 durchgeführt, der Signalleitungen für die
Datenübertragung umfaßt. Vier Signalleitungen werden in einem
4-Bit-Mikrosteuerer und acht Signalleitungen werden in einem
8-Bit-Mikrosteuerer verwendet.
-
Fig. 6 zeigt ein Schaltdiagramm eines Teils eines 8-Bit-
Mikrosteuerers mit einem Layout, so wie in Fig. 5 gezeigt,
und der einen Datenbus 16 mit acht Signalleitungen D0 bis D7,
einen Zeitgeber 14 und einen I/O-Anschluß 15 einschließt.
Fig. 7 zeigt ein Zeitdiagramm eines Beispiels einer
Datenübertragung, die unter Verwendung der Signalleitung D5
des Datenbus 16 durchgeführt wird.
-
Wenn das Taktsignal Φ in einem Zeitabschnitt von "0" ist,
ist der zur Signalleitung D5 verbundene P-Kanal-MOS-
Transistor 21 angeschaltet und die Signalleitung D5 ist
vorgeladen. Daten auf der Signalleitung D5 werden somit "1"
Falls das Steuersignal A "1" ist, wenn das Taktsignal Φ in
einem Zeitabschnitt von "1" ist, ist eine Ausgabe eines UND-
Gatters 22 im Zeitgeber 14 "1", und ein mit der Ausgabe des
Gatters 22 versorgter N-Kanal-MOS-Transistor 23 ist
angeschaltet. Falls Daten
-
im Zeitgeber 14 "1" sind, ist
ein N-Kanal-MOS-Transistor 24 angeschaltet, so daß die
Signalleitung D5 entladen ist, wenn eine Referenzspannung
(GND) und Daten auf der Signalleitung D5 "0" werden. Falls
das Steuersignal B im I/O-Anschluß 15 während dieses
Zeitabschnitts "1" ist, wird eine Ausgabe eines UND-Gatters
25 zu "1". Die Daten "0" auf der Signalleitung D5 werden
durch eine Halteschaltung 26, die mit der Ausgabe des Gatters
25 als ein Taktsignal versorgt ist, gehalten, und dessen
invertierte Ausgabedaten
-
werden zu "1" (Zeitabschnitt
T1 in Fig. 7).
-
Falls das Steuersignal B "0" ist, wenn das Taktsignal Φ "1'
ist, ist das Steuersignal A "1" und die Daten
-
sind "1",
die Daten auf der Signalleitung D5 sind auf "0" durch den
Zeitgeber 14 gesetzt. Da die Halteschaltung 26 im I/O-
Anschluß 15 mit keinem Taktsignal versorgt ist, verändern
sich die Ausgabedaten
-
der Halteschaltung 26 nicht.
(Zeitabschnitt T2 in Fig. 7).
-
Falls die Daten
-
im Zeitgeber 14 "0" sind, wenn das
Taktsignal Φ "1" ist und das Steuersignal A "1" ist, ist der
N-Kanal-MOS-Transistor 23 ausgeschaltet. Da in diesem Fall
ein Strompfad, der sich von der Signalleitung D5 zur
Bezugsspannung GND. erstreckt, nicht gebildet ist, werden die
Daten "1" der vorgeladenen Signalleitung D5 dynamisch
gehalten, wie es durch die parasitäre Kapazität der
Signalleitung D5 ist. Falls während dieses Zeitabschnitts das
Steuersignal B "1" ist, werden die Daten "1" auf der
Signalleitung D5 durch die Halteschaltung 26 gehalten, und
dessen invertierte Ausgabedaten
-
werden "0".
(Zeitabschnitt T3 in Fig. 7)
-
Wenn Daten übertragen werden unter Verwendung eines
Datenbusses, wie oben beschrieben, hängt die Übertragung von
Daten davon ab, ob die während des Vorladezeitabschnitts in
den parasitären Kapazitäten vorhergehend gespeicherten
Ladungen des Datenbusses ausgesendet werden oder nicht.
Dieses Verfahren zur Datenübertragung hat einen Nachteil
dadurch, daß keine Daten während des Vorladezeitabschnitts,
wenn Ladungen in den parasitären Kapazitäten des Datenbusses
gespeichert werden, übertragen werden können, haaber auch
den Vorteil dadurch, daß, da die MOS-Transistoren 23 und 24,
die als Bustreiber verwendet werden, um den Datenbus zu
treiben, beide durch N-Kanal-MOS-Transistoren dargestellt
werden, die parasitäre Kapazität des Datenbusses kleiner als
die eines CMOS-Typ-Bustreibers, der sowohl einen P-Kanal- und
einen N-Kanal-MOS-Transistor verwendet, mit dem Ergebnis, daß
Daten mit hoher Geschwindigkeit übertragen werden können.
-
Fig. 8 zeigt eine Plansicht eines herkömmlichen Musters, in
dem die N-Kanal-MOS-Transistoren 23 und 24, die in der in
Fig. 6 gezeigten Schaltung einen Bustreiber darstellen, auf
einem LSI gebildet sind. Die Bestandteile aus Fig. 8, die
denen aus Fig. 6 entsprechen, sind durch die gleichen
Bezugszeichen bezeichnet. Acht Signalleitungen D0 bis D7, die
einen Datenbus 16 darstellen, sind aus einem Metall, wie z.B.
Aluminiuml gemacht und in einem Leitungsbereich 30 auf dem
Chip gebildet. Andere Signalleitungen 31, angrenzend zur
Signalleitung D7, sind innen im Leitungsbereich 30
ausgebildet. Die Signalleitungen 31 sind auch aus Aluminium
gemacht, so wie die Leistungsversorgungsleitung 33 für die
Bezugsspannung (GND), und die innen in einem Elementbereich
32 angrenzend zur Signalleitung 31 gebildet ist.
-
In Fig. 8 bezeichnen die Referenzzeichen 34, 35 und 36 N-Typ
-Diffusionsschichten, die als Source- und Drainbereiche der
N-Kanal-MOS-Transistoren 23 und 24 dienen. Eine
Diffusionsschicht 34 kontaktiert die Signalleitung 35 durch
ein Kontaktloch 37, und eine Diffusionsschicht 36 kontaktiert
eine Leistungsversorgungsleitung 33 durch ein Kontaktloch 38.
Eine polykristalline Siliziumleitung 39, die als eine
Gateelektrode des N-Kanal-MOS-Transistors 23 dient, und die
mit einem vom UND-Gatter 22 ausgegebenen Signal A . Φ,
versorgt ist, ist zwischen die Diffusionsschichten 34 und 35
zwischengelegt. Annlich ist eine polykristalline
Siliziumleitung 40, die als eine Gateelektrode des N-Kanal-
MOS-Transistors 24 dient, und die mit Daten
-
versorgt
ist, zwischen die Diffusionsschichten 35 und 36
dazwischengelegt.
-
Wie oben beschrieben, ist in der herkömmlichen integrierten
Halbleiterschaltung die mit dem Bustreiber verbundene
Leistungsversorgungsleitung für GND innen im Elementbereich
gebildet, und wird verwendet, eine logische Schaltung
darzustellen. Es gibt viele Fälle, wo verschiedene Elemente,
die nicht gezeigt sind, zwischen dem Leitungsbereich 30 und
der Leistungsversorgungsleitung 33 innen in dem
Elementbereich 32 gebildet sind. Unvermeidlicherweise ist die
Diffusionsschicht 36 verlängert, und ein entsprechender
Widerstand in der Diffusionsschicht 36 ist erhöht.
-
Die Funktionsblöcke, die im LSI untergebracht sind, führen
komplizierte Verarbeitungsschritte durch. Je größer der
Aufbau der Funktionsblöcke, desto größer ist der
Leitungsbereich 30. Weiterhin ist, da die Bitlänge der Daten
von 4 Bit oder 8 Bit auf 16 Bit oder 32 Bit vergrößert ist,
der Leitungsbereich vergrößert.
-
Fig. 9 zeigt eine Plansicht eines zu dem aus Fig. 8
korrespondierenden Musters, worin Daten 32 Bits in Länge sind
und die Zahl der Signalleitungen des Datenbusses 16 auf 32
(D0 bis D31) erhöht ist, was zur Folge hat, daß der
Leitungsbereich 30 vergrößert ist. Mit dem vergrößerten
Leitungsbereich 30 ist die Länge der Diffusionsschicht 36
größer als in dem Muster, das in Fig. 8 gezeigt ist.
-
Fig. 10 veranschaulicht eine gleichwertige Schaltung des in
Fig. 9 gezeigten Bustreibers. Da die N-Typ -Diffusionsschicht
36 in dieser Schaltung verlängert ist, ist ein Widerstand R
mit einem hohen Widerstand zwischen die Source des
Transistors 24 (gezeigt in Fig. 8) und die
Leistungsversorgungsleitung 33 für GND in dem Bustreiber
entsprechend eingefügt. Folglich ist die
Entladungscharakteristik der Signalleitung D5 erniedrigt.
Spezieller, wenn die Signalleitung D5 entladen wird, fließt
ein Strom durch zwei MOS-Transistoren 23 und 24 und einen
Widerstand R, die in Serie verbunden sind. Dann tritt ein
Spannungsabfall am Widerstand R auf, und das Potential an dem
Sourcebereich des Transistors 24 ist erhöht. Als eine Folge
davon wird der Transistor 24, der am Punkt a, gezeigt in Fig.
11, zu Beginn des Flusses des Stromes betrieben wird, am
Punkt b betrieben, da sowohl die Spannung VDS zwischen den
Source- und Drainbereichen, als auch die Spannung VGS
zwischen dem Gate- und dem Sourcebereich durch die Erhöhung
in dem Sourcepotential vermindert sind. Somit ist der in dem
Bustreiber fließende Strom vermindert, und die für das
Entladen der Signalleitung D5 benötigte Zeit ist verlängert.
Die Erhöhung im Sourcepotential bewirkt, daß die Differenz
VBS zwischen dem Sourcepotential und einem Potential unter
dem Kanalbereich des N-Kanal-MOS-Transistors vermindert wird.
Dadurch wird ein starker Gate-Rückvorspannungs-Effekt durch
den N-Kanal-MOS-Transistor erzeugt, und der Strom wird weiter
verringert, wobei die Schwellwertspannung erhöht wird.
-
Wie oben beschrieben, ist bei der herkömmlichen integrierten
Schaltung die Bustreiberschaltung an die
Leistungsversorgungsleitung verbunden, die in dem
Elementbereich durch eine lange Diffusionsschicht 36
einschließlich Widerstandskomponenten ausgebildet ist, mit
der Folge, daß die Entladungscharakteristik der
Bustreiberschaltung verschlechtert wird, und somit Daten
nicht mit hoher Geschwindigkeit übertragen werden können.
-
Es ist Aufgabe der vorliegenden Erfindung, eine integrierte
Halbleiterschaltung vorzusehen, worin Daten in einem Datenbus
mit hoher Geschwindigkeit übertragen werden können, ohne die
Entladungscharakteristik einer Bustreiberschaltung zu
verschlechtern.
-
Eine integrierte Halbleiterschaltung nach der vorliegenden
Erfindung umfaßt auf einem Siliziumchip:
-
- Funktionsblöcke eines Mikrosteuerers,
-
- einen einzigen Datenbus, der aus einer Vielzahl von
Datenbusleitungen besteht, um Daten zwischen allen
Funktionsblöcken zu übertragen, wobei sich die
Datenbusleitungen in einem Leitungsbereich über dem
Siliziumsubstrat auf dem Siliziumchip parallel
zueinander erstrecken;
-
- eine Vielzahl von Busleitungstreibervorrichtungen, die
elektrisch mit den Datenbusleitungen verbunden sind und
einen oder mehrere Feldeffekttransistoren einschließen,
um ein logisches Niveau der Datenbusleitungen zu
bestimmen, wobei der eine oder die mehreren
Feldeffekttransistoren in dem Substrat auf dem
Siliziumchip unter den Datenbusleitungen ausgebildet
sind und zumindest eine Diffusionsschicht umfassen, die
als der Drainbereich oder Bereiche des einen oder der
mehreren Feldeffekttransistoren arbeitet; und
-
- zumindest eine in dem Leitungsbereich gebildete
Massepotentialleitung, die parallel zu den
Datenbusleitungen angeordnet ist, und die elektrisch zu
der Diffusionsschicht des einen oder der mehreren
Feldeffekttransistoren der Bustreibervorrichtung
verbunden ist;
-
- worin die zumindest eine Massepotentialleitung
ausschließlich für die Busleitungstreibervorrichtung
vorgesehen ist und in dem Leitungsbereich entweder
direkt angrenzend oder zwischen den Datenbusleitungen
ausgebildet ist, so daß die zumindest eine
Massepotentialleitung über und angrenzend mit der
Diffusionsschicht des einen oder der mehreren
Feldeffekttransistoren der Busleitungstreibervorrichtung
angeordnet ist.
-
Eine integrierte Halbleiterschaltung mit dem obigen Aufbau
erlaubt, daß Daten mit hoher Geschwindigkeit übertragen
werden. In der herkömmlichen integrierten Halbleiterschaltung
ist der Abstand zwischen dem Massepotential und der
Busleitungstreibervorrichtung vergleichsweise lang, und diese
Elemente sind durch Ausdehnen einer Diffusionsschicht auf
einem FET miteinander verbunden. Aus diesem Grund dauert es
lange für Ladungen, in das Massepotential zu fließen und für
das Potential der Busleitung gleich zu werden zu dem
Massepotential; demgemäß verringert sich die
Verarbeitungsgeschwindigkeit der integrierten
Halbleiterschaltung. Da in der vorliegenden Erfindung die
Massepotentialleitung angrenzend mit den in die
Busleitungstreibervorrichtung eingeschlossenen FET
ausgebildet ist, sind elektrische Widerstandsbestandteile
verringert und die Zeit, die benötigt wird, um die Potentiale
der Busleitung und der Massepotentialleitung auszugleichen,
ist verkürzt. In der integrierten Halbleiterschaltung der
vorliegenden Erfindung kann daher die Datenverarbeitung mit
hoher Geschwindigkeit durchgeführt werden.
-
Diese Erfindung kann mit der folgenden detaillierten
Beschreibung vollständiger verstanden werden, wenn sie in
Verbindung mit den begleitenden Zeichnungen gesehen wird, in
denen:
-
Fig. 1 zeigt eine Plansicht eines Musters einer
integrierten Halbleiterschaltung gemäß eines ersten
Ausführungsbeispiels der vorliegenden Erfindung;
-
Fig. 2 zeigt eine Querschnittsansicht einer
Elementstruktur entlang der Linie A-A" aus Fig. 1;
-
Fig. 3 zeigt eine Plansicht eines Musters einer
integrierten Halbleiterschaltung gemäß eines
zweiten Ausführungsbeispiels der vorliegenden
Erfindung;
-
Fig. 4 zeigt eine Plansicht eines Musters einer
integrierten Halbleitervorrichtung gemäß eines
dritten Ausführungsbeispiels der vorliegenden
Erfindung;
-
Fig. 5 zeigt ein Blockdiagramm eines Layout eines
gewöhnlichen Mikrosteuerers;
-
Fig. 6 ist ein Schaltdiagramm, das speziell einen Teil des
in Fig. 5 gezeigten Mikrosteuerers zeigt;
-
Fig. 7 zeigt ein Zeitdiagramm eines Beispiels eines
Betriebs der in Fig. 6 gezeigten Schaltung;
-
Fig. 8 zeigt eine Plansicht eines Teilmusters einer
herkömmlichen integrierten Halbleiterschaltung, in
der die in Fig. 6 gezeigte Schaltung auf einem LSI
ausgebildet ist;
-
Fig. 9 ist eine Plansicht eines Musters, in dem ein
Leitungsbereich der in Fig. 8 gezeigten Schaltung
vergrößert ist;
-
Fig. 10 zeigt ein äquivalentes Schaltdiagramm eines in Fig.
9 gezeigten Bustreibers; und
-
Fig. 11 zeigt ein Diagramm einer Charakteristik der in Fig.
10 gezeigten äquivalenten Schaltung.
-
Ausführungsbeispiele der vorliegenden Erfindung werden nun
mit Bezug auf die begleitenden Zeichnungen hiernach
beschrieben.
-
Fig. 1 zeigt eine Plansicht eines Musters einer integrierten
Halbleiterschaltung gemäß eines ersten Ausführungsbeispiels
der vorliegenden Erfindung. In der in Fig. 1 gezeigten
Schaltung sind zwei N-Kanal-MOS-Transistoren 23 und 24, die
den in Fig. 6 gezeigten Bustreiber darstellen, auf einem LSI
ausgebildet. Die Bestandteile der Fig. 1, die denen der Fig.
6 entsprechen, sind durch die gleichen Bezugszeichen
dargestellt. Ein Datenbus 16 umfaßt acht Signalleitungen D0
bis D7, die aus Metall, wie z.B. Aluminium gemacht sind, und
er ist in einem Leitungsbereich 30 auf einem Chip
ausgebildet. Eine Leistungsversorgungsleitung 41 für eine
Referenzspannung (GND), die aus Aluminium hergestellt ist und
an den Datenbus 16 angrenzt, ist innen im dem Leitungsbereich
30 ausgebildet. Falls Aluminium durch Silber, Kupfer oder
Tungsten ersetzt ist, kann die Leitfähigkeit der Leitungen
mit einem niedrigeren Widerstand erreicht werden.
-
In Fig. 1 bezeichnen die Bezugszeichen 34, 35 und 36 N-Typ
Diffusionsschichten, die als ein Source- und Drainbereich der
N-Kanal-MOS-Transistoren 23 und 24 dienen. Die
Diffusionsschicht 34 ist mit einer einzigen Signalleitung
verbunden, z.B. einer Signalleitung D5 durch ein Kontaktloch
37, und die Diffusionsschicht 36 ist an eine
Leistungsversorgungsleitung 41 durch ein Kontaktloch 38
angeschlossen. Eine polykristalline Siliziumleitung 39, die
als eine Gateelektrode des N-Kanal-MOS-Transistors 23 dient,
und die mit einem Signal A . Φ vom UND-Gatter 22 versorgt
ist, ist zwischen die Diffusionsschichten 34 und 35
zwischengelegt. Ähnlich ist eine polykristalline
Siliziumleitung 40, die als eine Gateelektrode des N-Kanal-
MOS-Transistors 24 dient und die mit Daten
-
versorgt
ist, zwischen die Diffusionsschichten 35 und 36 gelegt.
-
Fig. 2 zeigt eine Querschnittsansicht einer Elementstruktur
entlang der Linie von A-A' aus Fig. 1. In Fig. 2 bezeichnet
die Ziffer 42 ein P-Typ Substrat, und 43 bezeichnet einen
Feldoxidfilm.
-
In dem in Fig. 2 gezeigten Ausführungsbeispiel ist die
Leistungsversorgungsleitung 41, ausschließlich für den
Bustreiber, innerhalb eines Leitungsbereichs 30 ausgebildet,
und eine Diffusionsschicht 36 des N-Kanal-MOS-Transistors,
die als der Bustreiber arbeitet, ist an eine
Leistungsversorgungsleitung 41 angeschlossen. Da solche
Elemente, die innerhalb des Elementbereichs wie in der
herkömmlichen Schaltung ausgebildet sind, nicht zwischen
einen Datenbus 16 und eine Leistungsversorgung 41
zwischengelegt sind, kann daher die Diffusionsschicht 36
kürzer als die Diffusionsschicht der herkömmlichen Schaltung
sein. Als eine Folge davon kann der Widerstand des
Widerstands R in der in Fig. 10 gezeigten äquivalenten
Schaltung erniedrigt werden, und die Verschlechterung der
Entladungscharakteristik des Datenbusses kann somit
verhindert werden. Mit anderen Worten kann der Datenbus in
einer kurzen Zeit entladen werden und somit Daten mit hoher
Geschwindigkeit übertragen werden.
-
Fig. 3 zeigt eine Plansicht eines Musters einer integrierten
Halbleiterschaltung gemäß eines zweiten Ausführungsbeispiels
der vorliegenden Erfindung. In dem zweiten
Ausführungsbeispiel ist eine Leistungsversorgungsleitung 41
zwischen Signalleitungen D3 und D4 der acht, einen Datenbus
16 darstellenden Signalleitungen D0 bis D7, angeordnet. Fig.
3 zeigt einen Bustreiber 51, um die Signalleitung D7 des
Datenbusses 16 zu treiben, und einen Bustreiber 52, um die
Signalleitung D1 des Datenbusses 16 zu treiben. N-Typ
Diffusionsschichten 53, 54 und 55 stellen den Source- und
Drainbereich von zwei N-Kanal-MOS-Transistoren innerhalb des
Bustreibers 51 dar. Die Diffusionsschicht 53 ist mit der
Leistungsversorgungsleitung 41 durch ein Kontaktloch 56
verbunden, und die Diffusionsschicht 55 ist mit der
Signalleitung D7 durch ein Kontaktloch 57 verbunden. Eine
polykristalline Siliziumleitung 58, die als Gateelektrode von
einem der N-Kanal-MOS-Transistoren dient, ist zwischen den
Diffusionsschichten 53 und 54 ausgebildet, und eine
polykristalline Siliziumleitung 59, die als eine
Gateelektrode des anderen N-Kanal-MOS-Transistors dient, ist
zwischen den Diffusionsschichten 54 und 55 ausgebildet.
Ähnlich stellen N-Typ Diffusionsschichten 60, 61 und 62 die
Source- und Drainbereiche von zwei N-Kanal-MOS-Transistoren
innerhalb des Bustreibers 52 dar. Eine Diffusionsschicht 60
ist mit einer Signalleitung D1 durch ein Kontaktloch 63
verbunden, und eine Diffusionsschicht 62 ist mit einer
Leistungsversorgungsleitung 41 durch ein Kontaktloch 64
verbunden. Eine polykristalline Siliziumleitung 65, die als
eine Gateelektrode des einen der N-Kanal-MOS-Transistoren
dient, ist zwischen den Diffusionsschichten 60 und 61
ausgebildet, und eine polykristalline Siliziumleitung 66, die
als Gateelektrode des anderen N-Kanal-MOS-Transistors dient,
ist zwischen den Diffusionsschichten 61 und 62 ausgebildet.
Innerhalb des Bereichs 30 ist eine Signalleitung 67
angrenzend mit der Signalleitung D0 des Datenbusses 16
ausgebildet, und eine Signalleitung 68 ist angrenzend mit
einer Signalleitung D7 davon ausgebildet.
-
Wenn eine Leistungsversorgungsleitung 41 zwischen
Signalleitungen D3 und D4 der acht den Datenbus 16
darstellenden Signalleitungen D0 bis D7 angeordnet ist, wie
in dem zweiten Ausführungsbeispiel, entspricht der Abstand
zwischen der Leistungsversorgungsleitung 41 und der
Signalleitung D0 oder D7 innerhalb des Datenbusses 16, der
die entfernteste von der Leistungsversorgungsleitung 41 ist,
der Weite von höchstens drei Signalleitungen. In dem in Fig.
1 gezeigten ersten Ausführungsbeispiel entspricht der Abstand
zwischen der Leistungsversorgungsleitung 41 und der
Signalleitung D0 innerhalb des Datenbusses 16, die die
entfernteste von der Leistungsversorgungsleitung 41 ist, der
Weite von sieben oder mehr Signalleitungen. Demzufolge kann
die längste Entladungszeit des Datenbusses in dem zweiten
Ausführungsbeispiel kürzer als die des Datenbusses in dem
ersten Ausführungsbeispiel gemacht werden.
-
Fig. 4 zeigt eine Plansicht eines Musters einer integrierten
Halbleiterschaltung gemäß eines dritten Ausführungsbeispiels
der vorliegenden Erfindung. In dem dritten
Ausführungsbeispiel umfaßt der Datenbus 16 sechzehn
Signalleitungen D0 bis D15 und zwei
Leistungsversorgungsleitungen 41A und 41B, die zwischen den
Signalleitungen angeordnet sind, eine
Leistungsversorgungsleitung 41A, die zwischen den
Signalleitungen D3 und D4 angeordnet ist und eine
Leistungsversorgungleitung 41B, die zwischen den
Signalleitungen D11 und D12 angeordnet ist. Fig. 4
veranschaulicht einen Bustreiber 71, um die Signalleitung D9
des Datenbusses 16 zu treiben, und einen Bustreiber 72, um
die Signalleitung D7 des Datenbusses 16 zu treiben. N-Typ
Diffusionsschichten 73, 74 und 75 stellen die Source- und die
Drainbereiche von zwei N-Kanal-MOS-Transistoren in dem
Bustreiber 71 dar. Die Diffusionsschicht 73 ist mit der
Signalleitung D9 durch ein Kontaktioch 76 verbunden, und eine
Diffusionsschicht 75 ist mit einer
Leistungsversorgungsleitung 41B durch ein Kontaktloch 77
verbunden. Eine polykristalline Siliziumleitung 78, die als
eine Gateelektrode von einem der N-Kanal-MOS-Transistoren
dient, ist zwischen die Diffusionsschichten 73 und 74
zwischengelegt, und eine polykristalline Siliziumleitung 79,
die als eine Gateelektrode des anderen N-Kanal-MOS-
Transistors dient, ist zwischen die Diffusionsschichten 74
und 75 zwischengelegt. Ahnlich stellen N-Typ
Diffusionsschichten 80, 81 und 82 die Source- und
Drainbereiche von zwei N-Kanal-MOS-Transistoren in einem
Bustreiber 72 dar. Die Diffusionsschicht 80 ist mit der
Leistungsversorgungsleitung 41A durch ein Kontaktloch 83 und
eine Diffusionsschicht 82 mit der Signalleitung D7 durch ein
Kontaktioch 84 verbunden. Eine polykristalline
Siliziumleitung 85, die als eine Gateelektrode von einem der
N-Kanal-MOS-Transistoren dient, ist zwischen die
Diffusionsschichten 80 und 81 zwischengelegt, und eine
polykristalline Siliziumleitung 86, die als eine Gatelektrode
des anderen N-Kanal-MOS-Transistors dient, ist zwischen die
Diffusionsschichten 81 und 82 zwischengelegt. Innerhalb des
Leitungsbereichs 30 ist eine Signalleitung 67 angrenzend mit
der Signalleitung D0 des Datenbusses 16 ausgebildet, und eine
Signalleitung 68 ist angrenzend mit der Signalleitung D7
davon ausgebildet.
-
In dem dritten Ausführungsbeispiel sind die Signalleitungen
des Datenbusses in der Zahl erhöht, und der Leitungsbereich
30 ist vergrößert, die Zahl der innerhalb des
Leitungsbereiches 30 ausgebildeten
Leistungsversorgungsleitungen für GND ist vergrößert, wenn
der Bedarf entsteht. In diesem Ausführungsbeispiel kann
daher, sogar falls die Zahl der Signalleitungen des
Datenbusses erhöht ist und der Leitungsbereich 30 vergrößert
ist, die Länge von jeder mit der Leistungsversorgungsleitung
für GND verbundenen Diffusionsschicht immer noch kürzer als
in dem Fall der herkömmlichen Vorrichtung sein. Somit ist es
möglich, Daten mit hoher Geschwindigkeit zu übertragen.
-
In dem dritten Ausführungsbeispiel ist die Anzahl der
Leistungsversorgungsleitungen nicht begrenzt, kann jedoch auf
zwei oder mehr gesetzt werden in Übereinstimmung mit der Zahl
der den Datenbus darstellenden Signalleitungen.