Feld der Erfindung
-
Die Erfindung betrifft eine Halbleiterspeichervorrichtung
gemäß dem Oberbegriff von Anspruch 1 und wie beispielsweise
aus EP-A-0 238 812 bekannt.
Hintergrund der Erfindung
-
Ein Typ eines herkömmlichen EE-PROM umfaßt hauptsächlich
Speicherzellen, die in Matrixmuster angeordnet sind, eine
Leseverstärkerschaltung zum Erzeugen eines Signals in
Abhängigkeit von dem Inhalt einer von den
Matrixspeicherzellen ausgewählten Speicherzelle, eine
Bezugsspannung-Erzeugungsschaltung zum Erzeugen eines Bezugssignals und einen
Differenzverstärker zum Vergleichen des von dem Inhalt der
ausgewählten Speicherzelle abhängenden Signals und des
Bezugssignals und zum Verstärken der Vergleichsdifferenz
zwischen den Signalen.
-
Im Betrieb des Lesemodus wird einer Gateelektrode eines
Transistors eine Lesespannung für die ausgewählte
Speicherzelle zugeführt. Der Transistor ist dann dort
eingeschaltet, wo die Speicherzelle programmiert wurde, während der
Transistor dort ausgeschaltet ist, wo die speicherzelle
gelöscht wurde. Als Ergebnis wird eine Spannung VON, die
niedriger als das Bezugssignal ist, im ersteren Zustand von
der Leseverstärkerschaltung geliefert, während eine
Spannung VOFF, welche höher als das Bezugssignal ist, von der
Leseverstärkerschaltung im letzteren Zustand geliefert
wird. Folglich wird von dem Differenzverstärker in dem
ersteren Zustand ein Signal "L" geliefert, während im
letzteren Zustand von diesem ein Signal "H" geliefert wird.
Entsprechend kann gespeicherte Information aus der
ausgewählten Speicherzelle gelesen werden. Der Aufbau und die
Betriebsweise des herkömmlichen EE-PROM wird später im Detail
beschrieben.
-
Gemäß dem herkömmlichen EE-PROM gibt es jedoch den
Nachteil, daß eine Geschwindigkeit zum Lesen eines Inhaltes
einer ausgewählten Speicherzelle nicht so schnell wie
erwartet ist, aufgrund dessen, weil die Zeit, in welcher ein
Bezugssignalpegel als Bezugswert eingestellt wird, schwer
verkürzbar ist. Die Gründe dafür werden im näheren Detail
später erläutert.
Zusammenfassung der Erfindung
-
Demgemäß ist eine Aufgabe der Erfindung, eine
Halbleiterspeichervorrichtung zu schaffen, in welcher die
Geschwindigkeit zum Lesen eines Inhaltes einer von den
Matrixspeicherzellen ausgewählten Speicherzelle schnell sein
kann, ohne dabei eine komplizierte Schaltungsstruktur mit
sich zu bringen.
-
Diese Aufgabe der Erfindung wird mittels der Merkmale des
kennzeichnenden Teils von Anspruch 1 gelöst.
-
Weitere Merkmale werden durch die Unteransprüche
aufgezeigt.
-
In der Halbleiterspeichervorrichtung ist die
Ladecharakteristik einer Ladeschaltung der
Bezugsspannung-Erzeugungsschaltung gegenüber der der Leseverstärkerschaltung
verschieden, so daß der Pegel eines durch einen Bezugs-IGFET
in der Bezugsspannung-Erzeugungsschaltung fließenden
Stromes auf das gleiche Maß eingestellt ist, wie der Strom, der
durch eine "0" speichernde Speicherzelle fließt. Für diese
Schaltungsstruktur ist die Zeit, in welcher die
Ausgangsspannung der Bezugsspannung-Erzeugungsschaltung von einer
im Stand-By-Modus eingestellten Spannung (VCC-VTP) auf eine
im Lesemodus eingestellte Bezugsspannung VREF abgesenkt
wird, im Lesemodus, der dem Stand-By-Modus nachfolgt, im
Vergleich zu der der herkömmlichen
Halbleiterspeichervorrichtung verkürzt. Deshalb wird die Arbeitsgeschwindigkeit
der Halbleiterspeichervorrichtung durch die eigene
Arbeitsgeschwindigkeit der Leseverstärkerschaltung unabhängig von
der Arbeitsgeschwindigkeit der
Bezugsspannung-Erzeugungsschaltung bestimmt.
Kurzbeschreibung der Zeichnungen
-
Die Erfindung wird in näherem Detail in Verbindung mit den
angehängten Zeichnungen beschrieben, in welchen
-
Fig. 1 ein Schaltungsdiagramm ist, das eine herkömmliche
Halbleiterspeichervorrichtung wiedergibt,
-
Fig. 2 ein Schaudiagramm ist, das eine Ladecharakteristik
einer Leseverstärkerschaltung und einer
Bezugsspannung-Erzeugungsschaltung in der herkömmlichen
Halbleiterspeichervorrichtung wiedergibt,
-
Fig. 3 ein Schaudiagramm ist, das Signalverläufe in der
herkömmlichen Halbleiterspeichervorrichtung
wiedergibt,
-
Fig. 4 ein Schaltungsdiagramm ist, das eine
Halbleiterspeichervorrichtung in einer ersten Ausführungsform der
Erfindung wiedergibt,
-
Fig. 5 ein Schaudiagramm ist, das Ladekennlinien einer
Leseverstärkerschaltung und einer
Bezugsspannung-Erzeugungsschaltung in der
Halbleiterspeichervorrichtung in der ersten Ausführungsform wiedergibt,
-
Fig. 6 ein Schaudiagramm, das Signalverläufe in der
Halbleiterspeichervorrichtung in der ersten
Ausführungsform wiedergibt, und
-
Fig. 7 ein Schaltungsdiagramm, das eine
Halbleiterspeichervorrichtung einer zweiten Ausführungsform gemäß der
Erfindung wiedergibt.
Beschreibung der bevorzugten Ausführungsformen
-
Vor der Beschreibung einer Halbleiterspeichervorrichtung in
einer Ausführungsform gemäß der Erfindung wird der
vorerwähnte herkömmliche Halbleiterspeicher, welcher ein
elektrisch löschbarer PROM (EE-PROM) ist, in Verbindung mit den
Figuren 1 bis 3 beschrieben.
-
In Fig. 1 ist ein im Lesemodus arbeitender Teil des EE-PROM
dargestellt, während Schaltungen zum Steuern des
Schreibmodus und des Löschmodus nicht dargestellt sind. In dem EE-
PROM bezeichnet Y&sub1; eine Ausgangssignalleitung einer in
einem Chip (nicht dargestellt) vorgesehenen
Y-Dekoderschaltung, X&sub1;...Xn Ausgangssignalleitungen einer in dem Chip
vorgesehenen X-Dekoderschaltung, CG eine Signalleitung zum
Zuführen einer Lesespannung, um Information von einer der
Speicherzellen in dem Chip auszulesen und RD eine
Steuersignalleitung, welche derart gesteuert ist, daß die
Steuersignalleitung RD im Lesemodus "L" ist und die
Lesesignalleitung RD im Stand-By-Modus "H" ist.
-
Obwohl Speicherzellen in Spalten- und Zeilenrichtung
angeordnet sind, um so in einem gegenwärtigen EE-PROM eine
Matrix zu bilden, sind nur zwei, zu einer Zeile Y&sub1; gehörende
Speicherzellen MM11 und MMn1 in Fig. 1 dargestellt. Zur
Vereinfachung der Beschreibung wird davon ausgegangen, daß
Y&sub1; als eine Y-Adressleitung zum Auswählen einer
Spaltenrichtung ausgewählt ist, während X&sub1; als eine
X-Adressleitung zum Auswählen einer Zeilenrichtung ausgewählt ist.
Wenn eine Speicherzelle programmiert wurde, ist der
Schwellenwert dieser Speicherzelle negativ, und wenn dem Gate
eine Lesespannung zugeführt wird, schaltet die
Speicherzelle auf leitfähig, was als "0" definiert ist. Wenn
andererseits eine Speicherzelle gelöscht wurde, ist der
Schwellenwert dieser Speicherzelle positiv, und wenn dem Gate
eine Lesespannung zugeführt wird, schaltet die
Speicherzelle auf nicht-leitfähig, was als "1" definiert ist.
MMS11...MSn1 bezeichnen N-Kanal-Anreicherungs-IGFETs
(nachfolgend als "NE-IGFETs" bezeichnet) zum Auswählen der X-
Adressen von Speicherzellen, und die NE-IGFETs sind mit den
jeweiligen Speicherzellen in Reihe geschaltet. QYS1 ist ein
NE-IGFET zum Auswählen der Y-Adresse einer Speicherzelle,
während QYT1 ein NE-IGFET zum Auswählen der Y-Adresse eines
Bytes ist, und MT1...MTN sind NE-IGFETs zum Auswählen der
X-Adressen von Bytes, welche in
Eins-zu-Eins-Übereinstimmung mit den Bytes vorgesehen sind. SS ist mit der Source
der Speicherzellen verbunden und ist im Lesemodus auf "0"
eingestellt. IM bezeichnet einen durch eine mit "0"
gespeicherte Speicherzelle fließenden Strom.
-
In einer Leseverstärkerschaltung 100, sind QS1, QS3 und QS4
P-Kanal-Anreichungs-IGFETs (nachfolgend als "PE-IGFETs"
bezeichnet). QS2, QS5, QS6 und QS7 sind NE-IGFETs. QS1 bis
QS6, QYS1 und MS11 bilden in Kombination eine Last in bezug
auf die Speicherzelle MM11. Die Spannung VSA des Ausganges
SA der Leseverstärkerschaltung 100 basiert, wenn eine mit
"0" gespeicherte Speicherzelle ausgewählt ist, auf einer
durch diese IGFETS bestimmten Ladecharakteristik und auf
dem Wert des durch die Speicherzelle fließenden Stromes IM.
Ferner ist QS2 als ein erster FET und QS1 als ein zweiter
FET definiert, während ein erster invertierter Verstärker
wie darin angedeutet vorgesehen ist.
-
In einer Bezugsspannung-Erzeugungsschaltung 200 sind QR111,
QR3 und QR4 PE-IGFETs, während QR2, QR5, QR6, QR7, QD1 und
QD2 NE-IGFETs sind, und ist QD13 ein N-Kanal-Verarmungs-
IGFET. QR111, QR2 bis QR6, QD1 und QD2 bilden in
Kombination eine Last in bezug auf den Bezugs-IGFET QD13 Die
Spannung VRA1 des Ausganges RA1 der
Bezugsspannung-Erzeugungsschaltung 200 basiert auf einer durch diese IGFETS und
den Wert des durch QD13 fließenden Stromes IR1 bestimmten
Ladecharakteristik. Ferner ist QD13 als ein dritter FET und
QR2 als ein vierter FET definiert, während ein zweiter
invertierter Verstärker wie darin angedeutet vorgesehen ist.
-
In der Bezugsspannung-Erzeugungsschaltung 200 sind Q&sub1;&sub1;&sub1;,
QR2, QR3, QR4, QR5, QD1 und QD2 derart gestaltet, daß die
Gatelänge und die Gatebreite dieser Transistoren die
gleichen sind, wie die der IGFETS QS1, QS2, QS3, QS4, QS5, QS6
QYS1 und MS11, welche in Kombination eine
Ladecharakteristik der Leseverstärkerschaltung 100 bestimmen. Deshalb ist
die Ladecharakteristik der
Bezugsspannung-Erzeugungsschaltung 200 die gleiche, wie die der Leseverstärkerschaltung
100.
-
Ferner bezeichnet CR insgesamt eine Kapazität
(einschließlich einer Kapazität der Aluminiumverdrahtung,
Eingangskapazitäten von anderen Vergleichern als einem zu
beschreibenden Differenzverstärker, etc.), welche auf den Ausgang
RA1 der Bezugsspannung-Erzeugungsschaltung 200 geladen ist.
300 bezeichnet einen Differenzverstärker, welcher einen
Vergleich zwischen einer Ausgangsspannung VSA der
Leseverstärkerschaltung 100, welche sich in Übereinstimmung damit
ändert, ob eine ausgewählte Speicherzelle mit "0" oder "1"
gespeichert ist, und einer Bezugsspannung VRA1 der
Bezugsspannung-Erzeugungsschaltung 200 anstellt und die Differenz
zwischen beiden verstärkt. Wenn erfaßt wird, daß "0" in der
ausgewählten Speicherzelle gespeichert ist, wird als
Ausgabe DO ein "H" erzeugt, während als Ausgabe DOM ein "L"
erzeugt wird, wenn erfaßt wird, daß "1" darin gespeichert
ist.
-
Schließlich bezeichnet 400 eine Ausgangspufferschaltung,
welche dazu dient, die Ausgabe DO des
Differenzverstärkers 300 an einen Außenanschluß 500 zu überführen.
-
Fig. 2 zeigt die Änderung in der Spannung VSA des Ausgangs
SA der Leseverstärkerschaltung 100 in Übereinstimmung mit
der Änderung des durch MM11 fließenden Stromes in einem
Fall, in welchem MM11 mit "0" gespeichert ist, und die
Änderung in der Spannung VRA1 des Ausgangs RA1 der
Bezugsspannung-Erzeugungsschaltung 200 in Übereinstimmung mit der
Änderung des durch den Bezugs-IGFET QD13 fließenden
Stromes. Da wie oben beschrieben die
Bezugsspannung-Erzeugungsschaltung 200 derart gestaltet ist, daß die
Ladecharakteristik der Ladeschaltung die gleiche ist, wie die der
Ladeschaltung in der Leseverstärkerschaltung 100, sind die
Kennlinien der Spannungen VSA und VRA1 durch die gleiche in
Fig. 2 gezeigte Kurve L1 dargestellt.
-
Im Betrieb wird den QS1, QS3, QR111 und QR3 eine
Versorgungsspannung VCC zugeführt, wird RD auf "0"
eingestellt und wird dem QYT1 eine Lesespannung CG zugeführt. Es
wird hier davon ausgegangen, daß alle NE-IGFETs den
gleichen Schwellenwert VTN und alle PE-IGFETs den gleichen
a Schwellenwert VTP haben. Wenn eine mit "0" gespeicherte
w Speicherzelle ausgewählt wird, fließt Strom mit dem
Stromwert IM durch diese Speicherzelle. Als Folge davon sinken
die Spannungen an der Zahlen- bzw. Bitleitung SD und Knoten
SC, während die Spannung an dem Knoten SI ansteigt, wodurch
der als erster FET bezeichnete QS2 leitfähig geschaltet
wird. Somit bewegt sich die Spannung am Knoten SA von
[VCC-VTP] entlang der Ladekurve L&sub1; und erreicht am Punkt P&sub1; ein
Gleichgewicht, wie in Fig. 2 gezeigt.
-
Zu diesem Zeitpunkt fließt der gleiche Strom wie IM durch
QS2. Die Spannung VSA an dem Knoten SA ist eine
Ausgangsspannung
der Leseverstärkerschaltung 100, wenn eine mit "0"
gespeicherte Speicherzelle ausgewählt ist, und der Wert
dieser Ausgangsspannung wird nachfolgend mit VON
bezeichnet.
-
Wenn andererseits eine mit "1" gespeicherte Speicherzelle
ausgewählt ist, schaltet diese Speicherzelle auf
nicht-leitend. Als Folge davon steigen die Spannungen an der
Zahlenleitung SD und dem Knoten SC an, während die Spannung an
dem Knoten SI absinkt, wodurch QS2 nicht-leitend geschaltet
wird. Somit erreicht die Spannung VSA an dem Knoten SA am
Punkt S&sub1; ein Gleichgewicht. Zu diesem Zeitpunkt beträgt die
Spannung VSA am Knoten SA [VCC-VTp], und der Wert dieser
Ausgangsspannung wird nachfolgend als VON und VOFF
bezeichnet. Somit wird die Bezugsspannung VREF1 ungefähr auf einen
Mittelwert zwischen VON und VOFF eingestellt, so daß der
Differenzverstärker 300 genau erfassen kann, ob eine
ausgewählte Speicherzelle mit "1" oder "0" gespeichert ist. Die
Ladeschaltung der Leseverstärkerschaltung 100 und die
Ladeschaltung der Bezugsspannung-Erzeugungsschaltung 200 sind
derart gestaltet, daß der Wert von [VOFF-VREF1] und der
Wert von [VREF1-VON] nicht niedriger als eine
Minimalspannung VMIN ist, welche durch den Differenzverstärker 300
erfaßt werden kann.
-
An diesem Punkt ist der durch den Bezugs-IGFET QD13
fließende Strom IR1 auf 3/81M eingestellt, so daß die
Bezugsspannung VREF1 auf einen Mittelwert zwischen VON und
VOFF (den Punkt R1) eingestellt ist, wie in Fig. 2 gezeigt.
-
Der Ablauf wird weiter mit Bezug auf Fig. 3 beschrieben.
Wenn sich die Vorrichtung im Stand-By-Modus befindet, ist
RD "H" und sind QS7, QR7, QS6 und QR6 leitfähig,
während QS3 und QR3 nicht leitfähig sind. Als Folge davon sind
die Knoten SC, RC, SI und RI alle "L" und sind sowohl QS2
und QR2 nicht leitfähig, so daß die Ausgabe SA der
Leseverstärkerschaltung
100 und die Ausgabe RA&sub1; der
Bezugsspannung-Erzeugungsschaltung 200 in Übereinstimmung mit deren
Ladung auf eine Spannung [VCC-VTP] angehoben sind. Zudem
ist die Ausgabe DO des Differenzverstärkers 300 in
Übereinstimmung mit dessen Ladung auf die Spannung VCC
angehoben (obwohl nicht dargestellt). Wenn sich RD von "H"
und "L" verändert und der Betriebsmodus vom Stand-By-Modus
zum Lesemodus umgestellt wird, schalten QS3 und QS4 auf
leitfähig, so daß der Knoten SI von "L" nach "H" wechselt.
Gleichzeitig werden die Adressignale X&sub1; und Y&sub1; hoch. Als
Folge davon schaltet QS2 aufleitfähig und wird die am
Knoten SA angewachsene Spannung schnell entladen. Als Ergebnis
davon senkt sich die Spannung VSA am Knoten SA linear, wie
in Fig. 3 gezeigt.
-
Falls davon ausgegangen wird, daß eine Speicherzelle, die
zu diesem Zeitpunkt ausgewählt ist, "1" gespeichert hat,
werden die Knoten SC und SD wieder geladen. Als Ergebnis
davon steigt die Spannung am Knoten SC, während die
Spannung am Knoten SI fällt. Als Folge davon schaltet QS2 auf
nicht-leitfähig und steigt die Spannung VSA am Knoten SA
wieder an und erreicht bei [VCC-VTP] ein Gleichgewicht (die
Kurve SAOFF).
-
Falls die ausgewählte Speicherzelle "0" gespeichert hat,
werden die Knoten SA und SC, die über-entladen wurden, auf
die Gleichgewichtsspannung geladen. Als Ergebnis davon
erreicht die Spannung VSA am Knoten SA ein Gleichgewicht bei
VON (die Kurve SAON).
-
In der Bezugsspannung-Erzeugungsschaltung 200 schalten QR3
und QR4 auf leitfähig und wechselt der Knoten RI von "L"
auf "H", wenn sich RD von "H" auf "L" ändert, wodurch
QR2 leitfähig geschaltet wird. Als Folge davon wird die
Ladung, die in dem zwischen dem Knoten RA&sub1; und Masse
ausgebildeten Kondensator CR angereichert ist, in
Übereinstimmung
mit dem durch QD13 fließenden Strom IR1 graduell
entladen. Als Ergebnis davon wechselt die Spannung VRA1 am
Knoten RA1 von [VCC-VTPJ auf einen Einstellwert VREF1 mit
einer Zeitkonstanten, wie in Fig. 3 gezeigt. Der Grund
dafür, daß der Spannungsverlauf VRA1 am Knoten RA&sub1; sich nicht
schnell auf "L" absenkt, im Vergleich zum Spannungsverlauf
VSA am Knoten SA, wenn der Betriebsmodus vom Stand-By-Modus
zum Lesemodus umgestellt wird, liegt darin, daß die auf der
Zahlleitung SD erzeugte Kapazität viel größer ist, als die
Kapazität, die auf den Knoten RC und RD in der
Bezugsspannung-Erzeugungsschaltung 200 erzeugt wird. Wenn Q&sub5;&sub2; auf
leitfähig schaltet, bewegt sich die am Knoten SA
angereicherte Ladung schnell zur Zahlen- bzw. Bitleitung SD. Da
die auf dem Knoten RA&sub1; erzeugte Kapazität größer ist als
die auf den Knoten RC und RD erzeugte Kapazität, wird in
der Bezugsspannung-Erzeugungsschaltung 200, wenn der
Betriebsmodus vom Stand-By-Modus zum Lesemodus umgestellt
wird, andererseits die Zeit td&sub1;, in welcher die Spannung
VRA1 am Knoten RA&sub1; von [VCC-VTP] auf den Einstellwert VREF1
wechselt, einfach in Übereinstimmung mit dem zwischen dem
Knoten RA&sub1; und Masse ausgebildeten Kondensator CR und den
durch den Bezugs-IGFET QD13 fließenden Strom IR1 bestimmt.
Die Zeit td&sub1; wird in der Gleichung (1) ausgedrückt.
-
td&sub1;=CR Δ/IR1 ---- (1)
-
in welcher ΔV=(VCC-VTp)-VREF1. Falls z. B. die Vorrichtung
derart gestaltet ist, daß der Strom IR1 von 10uA durch den
Bezugs-IGFET QD13 fließt, wird die Zeit td&sub1; von 200 ns
unter den Bedingungen erhalten, daß der Strom IM 25uA
beträgt, die Kapazität CR 2PF beträgt und die
Spannungsdifferenz ΔV 1 V beträgt, wenn die Ausgangsspannung VRA1 von
[VCC-VTP] auf [VCC-VTP-VMIN] absinkt, wobei die Ausgabe
D0 des Differenzverstärkers 300 von "H" auf "L" wechselt.
Somit kann der Inhalt einer ausgewählten Speicherzelle
ausgelesen werden. Deshalb hängt die Minimalzeit, nach welcher
der Inhalt einer ausgewählten Speicherzelle ausgelesen
werden kann, praktisch von der Absinkgeschwindigkeit der
Spannung VRA1 ab und wird in Fig. 3 durch tDO1 ausgedrückt. Die
Zeit tDO1 ist deutlich länger als die Zeit tS0, die für die
Ausgabe VSA der Leseverstärkerschaltung 100 benötigt wird,
um ein Gleichgewicht mit den Einstellwerten VOFF und VON
herzustellen. Folglich wird der Inhalt einer ausgewählten
Speicherzelle in Übereinstimmung mit dem Vergleich im
Differenzverstärker 300 zwischen der Ausgangsspannung VSA der
Leseverstärkerschaltung 100 und der Ausgangsspannung VRA1
der Bezugsspannung-Erzeugungsschaltung 200, welche in der
Zeitspanne td1 VREF1 ist, ausgelesen. Dann wird eine
Ausgabe des Differenzverstärkers 300 über den Ausgangspuffer
400 dem Ausgangsanschluß 500 zugeführt.
-
Als nächstes wird eine Halbleiterspeichervorrichtung in der
ersten Ausführungsform gemäß der Erfindung in Fig. 4
beschrieben. Die Halbleiterspeichervorrichtung umfaßt in
einem Matrixmuster angeordnete Speicherzellen MM11...MMn1
(nur zwei Bits einer Spalte sind dargestellt), NE-IGFETs
MS11...MSn1 zum Auswählen von X-Adressen der Speicherzellen
MM11...MMn1, NE-IGFETs MT1...MTn zum Auswählen von
X-Adressen eines Bytes, eine Leseverstärkerschaltung 100 zum
Erzeugen eines Signals eines vom Inhalt einer ausgewählten
Speicherzelle abhängigen Pegels, eine
Bezugsspannung-Erzeugungsschaltung 200 zum Erzeugen eines Bezugssignals, einen
Differenzverstärker 300 zum Vergleichen des
Speicherzellensignals und des Bezugsspannungssignals und zum Verstärken
einer Vergleichsdifferenz zwischen beider Signale und einen
Ausgangspuffer 400 zum Zuführen einer Ausgabe des
Differenzverstärkers 300 an einen Ausgangsanschluß 500. Wie aus
dem Vergleich zwischen den Schaltungsdiagrammen aus Fig. 1
und 4 zu entnehmen ist, in welchen gleiche Teile durch
gleiche Bezugszeichen und Symbole bezeichnet sind, stimmen
Anordnung und Betriebsweise der
Halbleiterspeichervorrichtung in der Erfindung mit denen der herkömmlichen
Halbleiterspeichervorrichtung
überein, mit Ausnahme für die der
Bezugsspannungs-Erzeugungsschaltung 200.
-
In der Bezugssignal-Erzeugungsschaltung 200 sind QR11, R12
und QR13 PE-IGFETs mit den gleichen Vorrichtungsdimensionen
wie der von QS1. QD3 ist ein N-Kanal-Verarmungs-IGFET, über
welchen im Lesemodus ein Strom IR von niedrigem Wert
fließt. Die Spannung VRA der Ausgabe RA wird durch die
Ladecharakteristik einer Ladeschaltung für QD3 und den Wert
des durch QD3 fließenden Stromes IR bestimmt. Die
Ladeschaltung für QD3 umfaßt QR11, QR12 und QR13, welche die
gleiche Vorrichtungsdimension wie die von QS1 haben und
parallel geschaltet sind, um eine
Charakteristik-Modifizierschaltung 210 zu schaffen. Deshalb ist die
Ladecharakteristik der Bezugsspannung-Erzeugungsschaltung 200
verschieden gegenüber der der Leseverstärkerschaltung 100.
Fig. 5 zeigt die Ladekennlinien L&sub1; und L&sub2; der
Leseverstärkerschaltung 100 und der Bezugsspannung-Erzeugungsschaltung
200, in welchen der Strom IR ungefähr gleich dem Strom IM
ist. Genauer ausgedrückt, kann die Stromtreiberkapazität
der QR11, QR12 und QR13 umfassenden
Charakteristik-Modifizierschaltung 210 größer als die des korrespondierenden
IGFETS QS1 in der Leseverstärkerschaltung 100 sein. Deshalb
kann der Wert der Ausgangsspannung VRA auf die
Bezugsspannung VREF eines Mittelwertes zwischen VOFF und VON
eingestellt werden, ungeachtet dessen, daß der Strom IR etwa
gleich dem Strom IM ist. Das heißt, die Spannung VRA des
Knotens RA erreicht ein Gleichgewicht bei Q1, wie in Fig. 5
gezeigt, und wird deshalb gleich der Bezugsspannung VREF.
-
Fig. 6 zeigt Signalverläufe der Ausgangsspannung VSA der
Leseverstärkerschaltung 100, der Ausgangsspannung VRA der
Bezugsspannung-Erzeugungsschaltung 200, des Ausgangssignals
DO des Differenzverstärkers 300, des Steuersignals RD
des Lesemodus und
der Adressignale X&sub1; und Y&sub1;.
-
Im Betrieb wird die Spannung VRA der Ausgabe RA der
Bezugsspannung-Erzeugungsschaltung 200 im Stand-By-Modus auf
[VCC-VTP] angehoben. Wenn zum Zeitpunkt von tCE RD von
"H" auf "L" wechselt, schalten QR3 und QR4 aufleitfähig
und wechselt der Knoten RI von "L" auf "H", wodurch QR2
leitfähig geschaltet wird. Als Folge davon wird die Ladung,
die in dem zwischen dem Knoten RA und Masse ausgebildeten
Kondensator CR angereichert ist, in Übereinstimmung mit dem
durch QD3 fließenden Strom IR graduell entladen. Als
Ergebnis davon wechselt die Spannung VRA am Knoten RA von [VCC-
VTP] auf den Einstellwert VREF mit Zeitkonstanten, wie in
Fig. 6 gezeigt. Die Zeit td, in welcher die Spannung VRA
auf den Einstellwert VREF abfällt, wird in der Gleichung
(2) ausgedrückt.
-
td= CR ΔV/IR (2)
-
in welcher ΔV= (VCC-VTP)-VREF ist.
-
Aus der Gleichung (2) wird die Zeit td von 80 ns erhalten,
wobei QD3 so gestaltet ist, daß er eine derartige
Vorrichtungsdimension hat, daß unter der Bedinung, daß die
Kapazität CR 2PF beträgt und die Spannungsdifferenz ΔV 1V
beträgt, der Strom IR 25uA beträgt, was gleich dem Strom IM
ist. Demgemäß ist die Lesegeschwindigkeit viel höher als
die der herkömmlichen Halbleiterspeichervorrichtung. Das
heißt, die Zeit tDO ist verkürzt, in welcher die
Spannungsdifferenz zwischen der Spannung VOFF und der Spannung VRA
zur Minimalspannung VMIN wird, wodurch der
Differenzverstärker 300 in Betrieb gesetzt wird. In der Zeitspanne tDO
wechselt die Ausgabe DO des Differenzverstärkers 300 von
"H" auf "L", so daß der Inhalt einer ausgewählten
Speicherzelle aus dieser ausgelesen werden kann.
-
Fig. 7 zeigt eine Halbleiterspeichervorrichtung in der
zweiten Ausführungsform gemäß der Erfindung, in welcher
gleiche Teile durch gleiche, wie in Fig. 4 beschriebene
Bezugszeichen und Symbole bezeichnet sind.
-
In der Leseverstärkerschaltung 100 der
Halbleiterspeichervorrichtung ist QS21 ein NE-IGFET, welcher an seiner Drain
und seinem Gate mit einer Spannungsversorgung CC verbunden
ist. In der Bezugsspannung-Erzeugungsschaltung 200 sind
QR21, QR22 und QR23 NE-IGFETs mit der gleichen
Vorrichtungsdimension, wie der des QS21. Die Spannung VR2 der
Ausgabe RA&sub2; ist durch die Ladecharakteristik einer
Ladeschaltung für QD3 und den Wert der durch QD3 fließenden Stromes
IR bestimmt. Die Ladeschaltung umfaßt QR21, QR22, QR23, QR2
bis QR7, QD1 und QD2.
-
IGFETs QR21, QR22 und QR23 mit der gleichen
Vorrichtungsdimension wie der von QS21 sind parallel geschaltet. Deshalb
ist die Ladecharakteristik der
Bezugsspannung-Erzeugungsschaltung 200 verschieden gegenüber der der
Leseverstärkerschaltung 100. Zu diesem Zweck wird die
Vorrichtungsdimension von QS21, QR21, QR22 und QR23 in etwa derart bestimmt,
daß eine Ladecharakteristik der Leseverstärkerschaltung 100
und eine Ladecharakteristik der
Bezugsspannung-Erzeugungsschaltung 200 wie durch die Kurven L&sub1; bzw. L&sub2; aus Fig. 5
wiedergegeben eingestellt sind.
-
Demgemäß kann der Wert der Ausgangsspannung VR2 auf die
Bezugsspannung VREF, welche ein Mittelwert zwischen den
Spannungen VOFF und VON ist, derart eingestellt werden, daß der
Strom IR in etwa gleich dem Strom IM ist, genauso wie in
der ersten Ausführungsform. Deshalb liefert die
Halbleiterspeichervorrichtung der zweiten Ausführungsform den
gleichen Vorteil, wie in der ersten Ausführungsform
beschrieben. Ein Grund dafür liegt darin, daß die
Leseverstärkerschaltung 100 und die Bezugsspannung-Erzeugungsschaltung
200 in der gleichen Weise wie in der ersten Ausführungsform
arbeiten, vorausgesetzt, daß
[VCC-VTP] durch [VCC-VTN]
ausgetauscht wird, wobei VTP ein Schwellenwert des PE-IGFETs
und VTN ein solcher des NE-IGFETs ist.
-
Wie oben beschrieben, ist eine
Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung derart ausgebildet,
daß die Bezugsspannung auf einen Mittelwert zwischen der
Ausgangsspannung VON der Leseverstärkerschaltung 100, bei
welcher eine Speicherzelle mit "0" gespeichert ist, und der
Ausgangsspannung VOFF der Leseverstärkerschaltung 100, bei
welcher eine Speicherzelle mit "1" gespeichert ist,
eingestellt ist, und bezüglich des Schaltungsaufbaus, daß eine
Ladecharakteristik einer Ladeschaltung in der
Bezugsspannung-Erzeugungsschaltung 200 gegenüber der einer
Ladeschaltung in der Leseverstärkerschaltung 100 verschieden ist.
-
Deshalb kann der Stromwert einer Konstantstromquelle der
Bezugsspannung-Erzeugungsschaltung 200 so eingestellt
werden, daß er im Vergleich zu dem einer herkömmlichen
Halbleiterspeichervorrichtung größer ist und dem Wert eines
Stromes, der durch eine mit "0" gespeicherte, ausgewählte
Speicherzelle fließt, im wesentlichen gleich ist. Demgemäß
ergeben sich daraus die folgenden Vorteile.
-
(1) Wenn der Betriebsmodus vom Stand-By-Modus auf den
Lesemodus umgestellt wird, ist die Zeit, in welcher die
Bezugsspannung einen Ausgleich mit dem Einstellwert herstellt,
kürzer als in der herkömmlichen
Halbleiterspeichervorrichtung. Deshalb wird die Erfindung auf eine
Halbleiterspeichervorrichtung mit großer Kapazität und hoher
Geschwindigkeit angewendet.
-
(2) Auch wenn auf einer Spannungsversorgung oder auf Masse
wegen eines Stromes, der während des Umschaltens durch
IGFETS fließt, ein Rauschen mitgeführt wird, was zu einem
Abweichen einer Bezugsspannung von einem eingestellten Wert
führt, wird die Ladung und Entladung für die Bezugsspannung
in der Bezugsspannung-Erzeugungsschaltung 200 schneller
ausgeführt als in der herkömmlichen
Halbleiterspeichervorrichtung, so daß die Bezugsspannung mit einer größeren
Geschwindigkeit wieder auf den Schwellenwert zurückgebracht
werden kann als in der herkömmlichen
Halbleiterspeichervorrichtung. Demgemäß kann eine Halbleiterspeichervorrichtung
mit großer Rauschbreite vorgesehen sein.
-
Obwohl eine in einer Bezugsspannung-Erzeugungsschaltung in
den Ausführungsformen der Erfindung vorgesehene
Charakteristik-Modifizierschaltung eine Parallelschaltung mit drei
Transistoren des gleichen Typs wie ein in einer
Leseverstärkerschaltung vorgesehener zweiter Feldeffekttransistor
ist, ist die Anzahl der darin verwendeten
Feldeffekttransistoren nicht notwendigerweise auf drei beschränkt. Die
Schaltung kann eine Vielzahl von Feldeffekttransistoren
eines wie oben beschriebenen Typs und parallel geschaltet
aufweisen.