DE68923874T2 - Interframe-entschachtelungsumschaltkreis. - Google Patents

Interframe-entschachtelungsumschaltkreis.

Info

Publication number
DE68923874T2
DE68923874T2 DE68923874T DE68923874T DE68923874T2 DE 68923874 T2 DE68923874 T2 DE 68923874T2 DE 68923874 T DE68923874 T DE 68923874T DE 68923874 T DE68923874 T DE 68923874T DE 68923874 T2 DE68923874 T2 DE 68923874T2
Authority
DE
Germany
Prior art keywords
circuit
signal
switching
deinterleaving
interframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923874T
Other languages
English (en)
Other versions
DE68923874D1 (de
Inventor
Toshihiro - - Miyoshi
Yuichi - Ninomiya
Toshiro Ohmura
Naoji Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Panasonic Holdings Corp
Original Assignee
Japan Broadcasting Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp, Matsushita Electric Industrial Co Ltd filed Critical Japan Broadcasting Corp
Publication of DE68923874D1 publication Critical patent/DE68923874D1/de
Application granted granted Critical
Publication of DE68923874T2 publication Critical patent/DE68923874T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302Content synchronisation processes, e.g. decoder synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789Interleaver providing variable interleaving, e.g. variable block sizes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/81Monomedia components thereof
    • H04N21/8106Monomedia components thereof involving special audio data, e.g. different tracks for different languages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems
    • H04N7/0152High-definition television systems using spatial or temporal subsampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)
  • Error Detection And Correction (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Receiver Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

    Technikgebiet
  • Die vorliegende Erfindung betrifft einen Interframe-Entschachtelungs-Umschaltkreis, welcher zum automatischen Umschalten einer Entschachtelungslänge bei einer Interframe-Entschachtelungsoperation fähig ist, die bei einem hochauflösenden Fernseh-Sendesystem (MUSE-System) durchgeführt wird.
  • Technischer Hintergrund
  • Ein Interframe-Entschachtelungs-Schaltkreis wird als eine der Einrichtungen zum Zerlegen eines Farbsynchronsignalfehlers beim PCM-Niederfrequenzsignal des hochauflösenden Fernsehsendens verwendet. Jedoch wird, da die Möglichkeit besteht, verschiedene Schachtelungslängen zwischen einem Übertragungssystem und einem Packsystem zu verwenden und daher eine Notwendigkeit für deren Umschaltung auftritt, nun ein Interframe-Entschachtelungs-Umschaltkreis in Betracht gezogen.
  • Nachfolgend wird ein Beispiel des bisherigen herkömmlichen Interframe-Entschachtelungs-Umschaltkreises, bezugnehmend auf die Zeichnungen, beschrieben.
  • Fig. 4 ist ein Blockdiagramm, welches eine herkömmlichen Interframe-Entschachtelungs-Umschaltkreis zeigt und Fig. 5 zeigt ein Beispiel eines Interframe-Entschachtelungs-Schaltkreises. In Fig. 4 bezeichnet 1 einen Interframe-Entschachtelungskreis. In Fig. 5 bezeichnen 6 bis 10 Schieberegister, 11 bezeichnet ein Wählglied, 12 bezeichnet ein Zählglied, 13 bezeichnet eine n-Dekoder-Schaltung, 14 bezeichnet eine m-Dekoder-Schaltung und 15 ein Wählglied.
  • Nachfolgend wird die Funktionsweise des Interframe-Entschachtelungs-Umschaltkreises mit vorstehendem Aufbau beschrieben.
  • Ein Eingangssignal wird durch eine Anzahl n von den Schieberegistern 6 bis 10 hindurchgeschickt, von denen jedes einem Einzel-Frame von 1350 Takten eines Niederfrequenzsignals entspricht. Diese Schieberegister dienen somit zur Zuführung der sich ergebenden Signale 1&sub0;, 1&sub1;, 1&sub2;, 1&sub3;, ....1n-2, 1n-1, 1n inklusive des Eingangssiganls 1&sub0;.
  • Und ein Zählglied 1&sub2; beginnt mit dem Zählen an einem Anfangswert und schickt die Ausgangsgröße an eine n-Dekoderschaltung 13. Wenn die n-Dekoderschaltung 13 die Ausgangsgröße in n umwandelt, erscheint ein CLEAR(Nullstell)-Signal f&sub1;. Wenn die m-Dekoderschaltung 14 die Ausgabegröße in m(m< n) umwandelt, erscheint ein CLEAR-Signal f&sub2;. Dann schaltet das Wählglied als Reaktion auf ein Umschaltsignal von der externen Einheit die Frequenz f&sub1; auf f&sub2; um und schickt die Ausgangsgröße g an das Zählglied 12, um dieses "nullzusetzen".
  • Wenn, auf das Umschaltsignal hin, f&sub1; zugeleitet wird, wiederholt die Zähleinrichtung 12 das Zählen von 0 bis n. Und das Wählglied 11 dient zur sequenziellen Auswahl des Eingangssiganls 1&sub0; und den Ausgangsgrößen 1&sub1;, 1&sub2;, ...... 1n-1, 1n der Schieberegister 6 bis 10, als Reaktion auf die Ausgangsgröße der Zähleinrichtung 12.
  • Die vorhergehende Anordung weist jedoch den Nachteil auf, daß es erforderlich ist, von einer externen Einheit ein Umschaltsignal für ein Entschachtelungssignal aufzunehmen.
  • EP-A-0 222 386 beschreibt ein PCM-Audiosignal-Aufzeichnungs- und Wiedergabegerät, welches ein ein Videosignal begleitendes Audiosignal abtastet, in ein PCM-Signal umwandelt, Fehlererfassungskorrekturdaten zu einer vorbestimmten Zahl von PCM-Daten hinzufügt, aus diesen Signalen einen Daten-Frame bildet, diesen in Übereinstimmung mit einem vorbestimmten Modulationssystem moduliert, und das Audiosignal zusammen mit dem Videosignal oder einzeln, unter Verwendung eines Scanners vom Rotationskopftyp, auf einem Aufzeichnungsmedium aufzeichnet. Ein Digitalsignalverarbeitungsschaltkreis mit einem Speicher von einer vorbestimmten Kapazität ist vorgesehen, und die Anzahl der in einem einzelnen Daten-Frame auszuzeichnenden digitalen Daten wird, gemäß einer Differenz zwischen der Anzahl von Eingangsdaten des digitalen Audiosignals an die Digitalsignal-Verarbeitungsschaltung und der Anzahl der dem Aufzeichnungsmedium zur Aufzeichnung zugeführten Ausgangsdaten, variiert. Im Aufzeichnungsmodus wird das PCM-Audiosignal in Blöcke aufgeteilt, ein Datenblockadress-Signal wird zu jedem Block hinzugefügt, um eine relative Reihenfolge zu anderen Blocks anzuzeigen. Ein Schachtelungs-Blockadressen-Signal wird zu jedem der Blöcke in einem Blocksatz hinzugefügt, welcher eine vorbestimmte Anzahl von Blocks zum Durchführen einer Signalverarbeitung, wie beispielsweise Schachteln und Entschachteln, aufweist, um eine relative Reihenfolge des Blocks zu anderen Blocks anzuzeigen, wobei der Block in einem mit der Abtastfrequenz synchronisierten Zeitraum fertiggestellt wird. Das Schachtelungs-Blockadressen-Signal und ein Identifizierungssignal werden zu abwechselnden Blocks hinzugefügt.
  • Ein Ziel der Erfindung ist, einen Interframe-Entschachtelungs-Umschaltkreis zu liefern, der zum automatischen Umschalten einer Schachtelungslänge fähig ist, ohne ein Umschaltsignal von außen zu benötigen.
  • Die Hauptmerkmale der Erfindung gegen aus Anspruch 1 hervor.
  • Kurzbeschreibung der Zeichnungen
  • Fig. 1 ist ein Blockdiagramm, welches einen Interframe-Entschachtelungs-Schaltkreis nach einer Ausführungsform der Erfindung zeigt;
  • Fig. 2 ist ein Schaltdiagramm, welches eine konkrete Umschaltsignalerzeugungsschaltung zeigt;
  • Fig. 3 ist eine Ansicht, welche einige Zeitabläufe der Schaltsignalerzeugungsschaltung zeigt;
  • Fig. 4 ist ein Blockdiagramm, welches den herkömmlichen Interframe-Entschachtelungs-Umschaltkreis zeigt; und
  • Fig. 5 ist ein Schaltdiagramm, welches einen konkreten Interframe-Entschachtelungs-Schaltkreis zeigt.
  • Bester Ausführungsmodus der Erfindung
  • Nachfolgend wird eine einzige Ausführungsform eines Interframe-Entschachtelungs-Umschaltkreises, bezugnehmend auf die Zeichnungen, beschrieben Fig. 1 ein Blockdiagramm, welches einen Interframe-Entschachtelungs-Umschaltkreis nach einer Ausführungsform der Erfindung zeigt, Fig. 2 ist ein Schaltdiagramm, welches eine konkrete Schaltung eines Umschaltsignalerzeugungsschaltkreises zeigt, und Fig. 3 ist eine Ansicht, die einige Zeitabläufe zeigt.
  • In Fig. 1 bezeichnet 1 einen Interframe-Entschachtelungs-Schaltkreis, 2 bezeichnet eine Synchronismuserfassungsschaltung zur Erfassung eines Niederfrequenzsynchronisiersignals, 3 bezeichnet einen Umschaltsignalerzeugungsschaltkreis zur Erzeugung eines Umschaltsignals, welches als Umschalt-Entschachtelungslänge dient, 4 bezeichnet eine Invertierschaltung zum Invertieren eines Synchronismuserfassungssignals, und 5 bezeichnet eine D-Latch-Schaltung zur Erzeugung eines Umschaltsignals.
  • Die Funktionsweise des Interframe-Entschachtelungs-Umschaltkreises vorstehender Ausführung wird nun bezugnehmend auf die Figuren 1, 2 und 3 beschrieben.
  • Ein Eingangssignal wird dem Interframe-Entschachtelungs-Schaltkreis 1 zugeführt, in welchem das Signal einer Interframe-Entschachtelungs-Operation mit einer Schachtelungslänge m unterzogen wird. Danach wird die sich ergebende Ausgangsgröße der Synbchronismuserfassungsschaltung 2 zugeführt, in der ein Niederfrequenzsynchronisiersignal von der Ausgangsgröße erfaßt wird. Die Synchronismuserfassungsschaltung 2 dient dazu, als Synchronismuserfassungssignal b ein "HIGH"-Pegel-Signal zuzuführen, wenn es erfaßt wird, un ein "LOW"-Pegel-Signal, wenn es nicht erfaßt wird. Danach wird in der Umschaltsignalerzeugungsschaltung 3 das Synchronismuserfassungssignal b in der Invertierschaltung 4 invertiert, und es resultiert ein Signal c, wie in Fig. 3 gezeigt. In der D-Latch-Schaltung 5 wird ein Eingangstaktsignal a unverändert als Umschaltsignal d verwendet, wenn das Synchronismuserfassungssignal c auf einem "High"-Pegel ist, d.h. die Synchronismuserfassungsschaltung 2 kein Niederfrequenz-Synchronisiersignal erfassen kann. Dies bedeutet, daß das Schaltsignal d invertiert ist, und somit die Schachtelungslänge auf n geändert wird. Wenn das Synchronismuserfassungssignal auf einem "LOW"-Pegel ist, d.h. die Synsnchronismuserfassungsschaltung 2 ein Niederfrequenz-Synchrnonisiersignsal erfassen kann, dann dient die D-Latch-Schaltung 5 zur Lieferung eines Taktimpulses a, der zu einem Zeitpunkt gegeben wird, an dem das Synchronismuserfassungssignal c auf einem "LOW"-Pegel ist, und das Umschaltsignal sorgt für das Beibehalten des Erfassens des Niederfrequenz-Synchronisiersignal durch die Synchronismuserfassungsschaltung 2. Der Zeitraum t&sub1; des Takts a muß die folgende Beziehung mit einer Zeit t&sub2;, welche sich von der Änderung des Umschaltsignals d zur Freigabezeit zum Erfassen des Synchronismus erstreckt, erfüllen:
  • t&sub1;/2> t&sub2;
  • Wie im vorhergehenden erwähnt, liefert die vorliegende Ausführungsform die Synchronismuserfassungsschaltung 2 zur Erfassung eines Niederfrequenz-Synchronisiersignals und die Umschaltsignalerzeugungsschaltung 3, um das Umschaltsignal zum Umschalten der Schachtelungslänge zu schalten.
  • Industrielle Einsetzbarkeit
  • Nach der vorliegenden Erfindung ermöglicht das Vorsehen der Synchronismuserfassungsschaltung und der Umschaltsignalerzeugungsschaltung, automatisch die Schachtelungslänge umzuschalten, ohne daß ein Umschaltsignal von der externen Einheit erforderlich ist.

Claims (2)

1. Interframe-Entschachtelungs-Umschaltkreis zum Umschalten einer Entschachtelungslänge für ein digital kodiertes Signal mit zwei verschidenen Schachtelungslängen zwischen einem Übertragungssystem und einem Packsystem, wobei der Schaltkreis aufweist:
einen Interframe-Entschachtelungskreis (1) zum Ändern der Entschachtelungslänge für das digital kodierte Signal; gekennzeichnet durch
eine Synchronismuserfassungsschaltung (2) zum Erfassen eines Synchronisiersignals von einem Ausgangsanschluß des Interframe-Entschachtelungskreises (1); und
einen Schaltsignalerzeugungskreis (3) zum Erzeugen eines Schaltsignals, das den Interframe-Entschachtelungskreis (1) die Entschachtelungslänge halten läßt, wenn die Synchronismuserfassungsschaltung (2) ein Synchronisiersignal erfaßt, und das die Interframe-Entschachtelungsschaltung (1) die Entschachtelungslänge ändern läßt, wenn die Synchronismuserfassungsschaltung (2) kein Synchronisiersignal erfaßt.
2. Interframe-Entschachtelungs-Umschaltkreis nach Anspruch 1, bei dem
der Schaltsignalerzeugungskreis eine Invertierschaltung (4) zum Invertieren Eines Ausgangssignals (b) der Synchronismuserfassungsschaltung (2) und eine D-Latch-Schaltung (5) zum Empfangen eines Taktsignals (a) sowie eines Ausgangssignals (c) der Invertierschaltung (4) und zum Halten des Taktsignals (a), um ein Haltesignal (d) als das Schaltsignal abzugeben, wenn die Synchronismuserfassungsschaltung (2) das Synchronisiersignal erfaßt, sowie zum Abgeben des Taktsignals (a) als das Schaltsignal beeinhaltet, wenn die Synchronismuserfassungsschaltung (2) kein Synchronisiersignal erfaßt.
DE68923874T 1988-10-24 1989-10-24 Interframe-entschachtelungsumschaltkreis. Expired - Fee Related DE68923874T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63267449A JPH02113787A (ja) 1988-10-24 1988-10-24 フレーム間デインターリーブ切換回路
PCT/JP1989/001086 WO1990004905A1 (en) 1988-10-24 1989-10-24 Interframe deinterleave switching circuit

Publications (2)

Publication Number Publication Date
DE68923874D1 DE68923874D1 (de) 1995-09-21
DE68923874T2 true DE68923874T2 (de) 1996-05-02

Family

ID=17445000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923874T Expired - Fee Related DE68923874T2 (de) 1988-10-24 1989-10-24 Interframe-entschachtelungsumschaltkreis.

Country Status (6)

Country Link
US (1) US5097333A (de)
EP (1) EP0408754B1 (de)
JP (1) JPH02113787A (de)
KR (1) KR930004308B1 (de)
DE (1) DE68923874T2 (de)
WO (1) WO1990004905A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY116522A (en) * 1995-05-31 2004-02-28 Sony Corp Data recording/reproducing apparatus, method thereof, and data recording medium
US6915479B2 (en) * 2001-05-17 2005-07-05 Matsushita Electric Industrial Co., Ltd. Apparatus and method for error correction

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430734A (en) * 1981-12-14 1984-02-07 Bell Telephone Laboratories, Incorporated Demultiplexer circuit
JPS58139574A (ja) * 1982-02-15 1983-08-18 Toshiba Corp Ccir/ntscモ−ド自動切換回路
JPS5999892A (ja) * 1982-11-30 1984-06-08 Nippon Hoso Kyokai <Nhk> デジタル信号伝送方式
KR900008446B1 (ko) * 1985-11-13 1990-11-22 가부시끼가이샤 히다찌세이사꾸쇼 음성신호를위한표본화주파수와회전헤드스캔너의회전주파수사이에서비동기관계를갖는음성신호의pcm기록재생장치
JPS6327181A (ja) * 1986-07-21 1988-02-04 Nec Home Electronics Ltd Muse音声デ−タサンプリング回路
GB8629971D0 (en) * 1986-12-16 1987-01-28 Thorn Emi Home Electron Signal locking
US4713626A (en) * 1986-12-29 1987-12-15 Motorola Inc. Operational amplifier utilizing JFET followers
DE3744470A1 (de) * 1986-12-30 1988-07-14 Gold Star Co Modusdiskriminator fuer monitoren
JPS63187469A (ja) * 1987-01-30 1988-08-03 Hitachi Ltd 回転ヘツド形記録再生装置
JP2751201B2 (ja) * 1988-04-19 1998-05-18 ソニー株式会社 データ伝送装置及び受信装置
JPS6437890A (en) * 1987-08-04 1989-02-08 Canon Kk Semiconductor light-emitting device
JP2829963B2 (ja) * 1988-05-16 1998-12-02 ソニー株式会社 ディジタルデータ記録/再生装置
JP2638091B2 (ja) * 1988-06-24 1997-08-06 ソニー株式会社 データ伝送方法
JPH06327181A (ja) * 1993-05-17 1994-11-25 Matsushita Electric Ind Co Ltd 樹脂モールドモータの接続部の防水装置

Also Published As

Publication number Publication date
JPH02113787A (ja) 1990-04-25
DE68923874D1 (de) 1995-09-21
EP0408754A1 (de) 1991-01-23
KR900702723A (ko) 1990-12-08
WO1990004905A1 (en) 1990-05-03
EP0408754A4 (en) 1992-07-22
KR930004308B1 (ko) 1993-05-22
US5097333A (en) 1992-03-17
EP0408754B1 (de) 1995-08-16

Similar Documents

Publication Publication Date Title
DE2350137C2 (de) Empfängerseitige Tonwiedergabeeinrichtung für ein Bildübertragungssystem
DE3382735T2 (de) Verfahren und Anordnung zum Editieren von Informationsdaten auf Schrägspuren eines Magnetbandes.
DE2557864C3 (de) Schaltungsanordnung zur Beseitigung von Zeitbasisfehlern, mit denen Informationssignale in aufeinanderfolgenden Intervallen auftreten
DE3027274C2 (de) Verfahren und Vorrichtung zur Bildung eines Signalausfall-Ersatzsignals aus einem Farbvideosignal
DE68927609T2 (de) Verfahren zur Aufzeichnung und Wiedergabe von Informationssignalen und Gerät dafür
DE3142355C2 (de) Verfahren und Schaltungsanordnung zur Bestimmung eines einem digitalen Datensignal zugeordneten Steuersignals
DE68928463T2 (de) Verfahren und vorrichtung zur wiedergabe
DE3742098A1 (de) Verfahren und vorrichtung zur kompression und rekonstruktion von daten
DE3004799C2 (de)
DE3039688A1 (de) Verfahren und vorrichtung zum codieren eines digitalsignals mit minimaler gleichkomponente
DE3207111C2 (de) Farbvideosignal-Aufzeichnungs- und/oder -Wiedergabevorrichtung
DE69015421T2 (de) System zur Wiedergewinnung der Abtastfrequenz.
DE3827299C2 (de)
DE69119284T2 (de) Zeitbasiskorrigierer
DE4402870C2 (de) Bilddatenverarbeitungsvorrichtung für ein digitales Videobandgerät und Bilddatenverarbeitungsverfahren dafür
DE69123901T2 (de) Vorrichtungen zur Wiedergabe von digitalen Signalen
DE68923874T2 (de) Interframe-entschachtelungsumschaltkreis.
DE68926720T2 (de) Daten-Signal-Wiedergabegerät für eine Aufzeichnung mit Schrägspurabtastung
DE3238119C2 (de) Einrichtungen zur Verarbeitung einer digitalen Darstellung eines Analogsignals und zur Rückumwandlung der verarbeiteten Digitaldarstellung in die Analogform
DE3789818T2 (de) Videospeichersteuereinrichtung.
DE68923477T2 (de) Gerät und Verfahren zur Magnetbandaufzeichung/-wiedergabe für digitale Videosignale und zugehörige digitale Tonsignale.
DE3442040A1 (de) Magnetisches videowiedergabegeraet
DE2347148C3 (de) Schaltungsanordnung zur Farbbildsignal-Bandumsetzung
DE69025218T2 (de) Magnetisches Aufzeichnungs-/Wiedergabegerät zum Aufzeichnen digitaler Signale auf mehreren Spuren eines magnetischen Aufzeichnungsträgers und Wiedergabe von diesem Träger
DE19711057B4 (de) Synchronsignal-Erfassungsvorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee