DE3238119C2 - Einrichtungen zur Verarbeitung einer digitalen Darstellung eines Analogsignals und zur Rückumwandlung der verarbeiteten Digitaldarstellung in die Analogform - Google Patents

Abstract

Gegenstand der Erfindung ist eine Anordnung zum Aufzeichnen eines Analogsignals in Digitaldarstellung und eine Anordnung zum Wiedergewinnen des Signals. Das digitalisierte Analogsignal wird zeitlich in aufeinanderfolgende Segmente jeweils vorbestimmter Dauer gepreßt. Zwischen die aufeinanderfolgenden Segmente werden Synchronsignale eingefügt. Das digitalisierte, zeitlich gepreßte Signal wird mit einem Code zur Fehlerkorrektur codiert. Vorgeschriebene Segmente werden durch eine digitale Hilfsinformation ersetzt. Die Anordnung zur Aufzeichnung enthält eine Digitalsignalquelle (10, 11, 12), eine Einrichtung (13) zur zeitlichen Pressung des Digitalsignals, eine Einrichtung (14) zur Codierung des Digitalsignals in einem eine Fehlerkorrektur ermöglichenden Code und eine Einrichtung (17) zur Multiplexierung des codierten Digitalsignals, der Synchronsignale und der digitalen Hilfsinformation. Die Anordnung zur Wiedergabe enthält einen Digitalsignaldetektor (31, 32, 40), einen fehlerkorrigierenden Decoder (42), der die Hilfsinformation als einen Burst von Fehlern im Signal behandelt, und eine Einrichtung (44, 45) zur Umwandlung des decodierten Digitalsignals in Analogform.

Description

Die Erfindung betrifft eine Einrichtung zur Verarbeitung einer digitalen Darstellung eines zeitlich kontinuierlichen Analogsignals zum Zwecke der Aufzeichnung oder Übertragung. Gegenstand der Erfindung ist ferner eine Einrichtung zur Rückumwandlung der verarbeiteten Digitaldarstellung in Analogform.

Durch die Entwicklung relativ billiger Analog/Digital-Wandler und Digital/Analog-Wandler sowie durch die Entwicklung von Aufzeichnungsmedien hoher Packungsdichte und großer Bandbreite ist es möglich geworden, zeitlich kontinuierliche Analogsignale wie z. B. Tonsignale mit HiFi-Qualität in Digitalform aufzuzeichnen. Ein in ein Digitalsignal umgewandeltes Tonsignal kann ohne merklichen Verlust an Signaiqualität aufgezeichnet und verarbeitet werden. So ist es möglich, das Signal mit Fehlerkorrekturinformation zu codieren, so daß die Wiedergewinnungseinrichtung Fehler im wiedergewonnenen Signal erkennen und korrigieren kann. Die Speicherung analoger Signale, insbesondere von Fernsehsignalen, als digital codierte Signale auf einem optischen Speichermedium, beispielsweise auf einer Videoplatte ist etwa aus der Zeitschrift »Funkschau« bekannt (vgl. Jahrgang 1973, Heft 25, Seiten 952 bis 956 und Jahr 1974, Heft 26, Seiten 1028 bis 1030).

Aufzeichnungs- und Wiedergabegeräte für Video-Bildplatten und Videobänder können leicht zum Aufzeichnen und Wiedergewinnen digitaler Tonsignale herangezogen werden. Die derzeit in Entwicklung befindlichen

!5 Audio-Anlagen bedienen sich im allgemeinen auch tatsächlich solcher Videogeräte und formatieren das Signal auch in ähnlicher Weise wie ein zusammengesetztes Videosignal, um die Korrektur der Zeitbasis des vom Aufzeichnungsmedium wiedergewonnenen Signals zu ermöglichen. Die digitale Darstellung des Tonsignals wird in aufeinanderfolgende Abschnitte gruppiert, die durch Synchronsignale (entsprechend den Horizontalsynchronsignalen beim Fernsehen) voneinander getrennt sind. Die Synchronsignale werden zur Überwachung der Wiedergewinnungsgeschwindigkeit der Signale verwendet und bieten eine Möglichkeit, die Abspielgeschwindigkeit zu justieren. Bei Schrägschrift-Bandgeräten müssen Signale entsprechend den Vertikalsynchronsignalen eingefügt werden, um für die Umschaltung des das Band abtastenden Aufzeichnungs-Wiedergabe-Kopfes zwischen den schräg über das Band laufenden Aufzeichnungsspuren zu sorgen. Bei Geräten für Plattenaufzeichnungen hingegen, sofern die Signale in einer einzigen durchlaufenden Spiralrille auf der Platte aufgezeichnet sind, erfordert es keine Umschaltung von Spur zu Spur und somit keiner Vertikalaustastintervalle. Hier besteht jedoch wegen der äußerst kleinen Abmessungen der Rille und des Abnehmerkopfs die Gefahr, daß der Kopf durch eventuell in der Rille vorhandene Mikrodefekte und/oder Partikel aus der Rille herausgeworfen wird. Bei manchen Bildplattensystemen sind in der aufgezeichneten Information Nummern zur Identifizierung der jeweiligen Rillenwindung enthalten, die überwacht werden, um festzustellen, ob der Kopf den aufeinanderfolgenden Windungen richtig folgt. (Als »Windung« wird jeweils derjenige Teil der Rille bezeichnet, der im Verlauf einer vollen Umdrehung der Platte vom Abnehmerkopf abgelesen wird). Wenn der Abnehmerkopf nicht den aufeinanderfolgenden Windungen folgt, tritt ein Lenkmechanismus in Aktion, um den Kopf in die richtige Windung zurückzubringen.

Bei Platten, die Tonaufzeichnungen hoher Qualität in Digitalform enthalten, ist eine richtige Spurverfolgung der Rillenwindungen wichtig, weil hier ein Verlust des Signals aus einer ganzen Windung nicht korrigiert werden kann. Daher sollten in der aufgezeichneten Toninformation Hiifsinformationen zur Identifizierung der Windung enthalten sein, um die Position des Abnehmerkopfs zu überwachen. Es ist vorteilhaft, jede Windung in Segmente zu unterteilen und eine Hilfsinformation zur Identifizierung der betreffenden Windung und des betreffenden Segments einzufügen, damit die Wiedergewinnungseinrichtung falsche Positionen des Abnehmerkopfs schnell feststellen und korrigieren kann.

Auch in anderen Fällen wie z. B. bei Multiplexübertragungen oder sonstigen Übertragungssystemen kann es wünschenswert sein, Hilfsinformationen in die digitale Darstellung des analogen Signals einzufügen, um die De· Multiplexierung oder auch eine Adressierung der jeweiligen Empfänger zu ermöglichen oder zu erleichtern. Bisher wurde es für notwendig gehalten, die digitale Darstellung zeitlich so zu pressen, daß periodische Intervalle für die Einfügung der Hilfsinformationen geschaffen werden. Dies erforderte die Verwendung besonderer Schaltungsanordnungen im Abspielgerät oder in den Empfängern, um anschließend die Hilfsinformation wieder zu entfernen und die gepreßte Digitaldarstellung zu dehnen, um das zeitlich kontinuierliche Analogsignal wieder erhalten zu können. Hierzu benötigte man im allgemeinen einen Pufferspeicher mit einer Kapazität zur Speicherung des größeren Teils des Signals, der sich zwischen aufeinanderfolgenden Hilfsinformationen befindet. Ein solcher Pufferspeicher erhöht die Kosten und die Kompliziertheit der benötigten Geräte wesentlich.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine digitale Darstellung eines zeitlich kontinuierlichen Analogsignals so zu verarbeiten, daß trotz eingefügter Hilfsinformationen die Rückumwandlung des Signals in Analogform ohne aufwendige Pufferspeicher hoher Kapazität möglich ist. Diese Aufgabe wird erfindungsgemäß gelöst durch eine Anordnung zum Anordnen der digitalen Darstellung in aufeinanderfolgenden Abschnitten vorgegebener Dauer und eine Anordnung, die unter Verwendung eines Fehlerkorrekturcodes vorgegebene Abschnitte aus der digitalen Darstellung entfernt und die entfernten Abschnitte durch andere digitale Daten zur Einführung von Hilfsinformationen ersetzt, ohne daß die spätere Wiederherstellung des Analogsignals beeinträchtigt ist

Bei einer erfindungsgemäßen Einrichtung wird also die Hilfsinformation nicht in Lücken eingefügt, die durch zeitliche Pressung einzelner Abschnitte der digitalen Darstellung erzeugt werden. Die Lücken für die einzufügende Hilfsinformation werden vielmehr dadurch geschaffen, daß vorgegebene Abschnitte der digitalen Darstellung unter Verwendung eines Fehlerkorrekturcodes entfernt werden. Der Fehlerkorrekturcode gestattet es, die entfernten Abschnitte der digitalen Darstellung später wieder zu rekonstruieren.

Diese Technik erhöht den Aufwand, der zur Berücksichtigung des Einfügens von Hilfsinformationen notwendig ist, nicht in derart hohem Maße wie die oben erwähnten Pufferspeicher, die ansonsten im Falle einer starken zeitlichen Pressung der digitalen Darstellung erforderlich wären. Eine zum Zwecke der Übertragung oder Aufzeichnung geschaffene digitale Darstellung eines Analogsignals sollte sowieso derart codiert sein, daß auch längere Signalausfälle oder Fehler korrigiert werden können Angesichts dieser Forderung bedeutet es also

keinen zusatz ichen apparativen Aufwand, den entfernten und durch Hilfsinformation ersetzten Abschnitt der digitalen Darstellung bei der Rückumwandlung des Signals einfach als einen entsprechend langen »Bündelfehler« anzusehen, der dank des Fehlerkorrekiurcodes beseitigt werden kann. Wenn z. B. ein Gerät zum Aufzeichnen und Abspielen digital codierter To.isignale im Kernschformat eine annehmbare Abspielqualität bringen soll, dann muß es in der Lage sein, sich von Signalausfällen (Fehlern) zu erholen, die wesentlich langer sind als eine Zeile, d. h. langer als die Zeitspanne zwischen aufeinanderfolgenden Synchronsignalen. Die für die Einfügung der Hilfsinformation (in diesem Fall die Windungs- oder Spuridentifizierungsinformation) erforderliche Zeit liegt in der Größenordnung von einer oder zwei Zeilenperioden. Wählt man einen Code, der sich zur Korrektur eines entsprechend langen Bündelfehlers eignet, kann der Abschnitt des Tonsignals, der innerhalb der für die Hilfsinformation bestimmten Perioden liegt, fortgelassen und durch die Hilfsinformation ersetzt werden. Der fehlerkorrigierende Decodierer im Abspielgerät behandelt die Hilfsinformation dann als Bündelfehler und rekonstruiert das Tonsignal aus dem übrigen codierten Signal.

Bei einer bevorzugten Ausführungsform der Erfindung, insbesondere zum Zwecke des Aufzeichnens der digitalen Darstellung auf einem Aufzeichnungsträger in einem Format, wie es üblicherweise für die Aufzeichnung eines Videosignals verwendet wird, ist eine Kornprirnierungseinrichtung zur zeitlichen Pressung der digitalen Darstellung innerhalb der aufeinanderfolgenden Abschnitte vorgesehen. Die Pressung dient jedoch nicht zur Bildung von Lücken für die Einfügung digitaler Hilfsinformation, sondern zur Bildung von Lücken für die Einfügung von Synchronsignalen, die zeitlich viel kürzer sind als die Hilfsinformation. Um die Hilfsinformation einfügen zu können, ist eine auf die zeitgepreßte digitale Darstellung ansprechende Codierungseinrichtung vorgesehen zum Codieren der digitalen Darstellung mit Fehlerprüfinformation derart, daß die jeweils einem Abschnitt zugeordnete Fehlerprüfinformation im Zeitmultiplex mit der digitalen Darstellung in einem oder mehreren aufeinanderfolgenden Abschnitten verschachtelt ist. Ein Multiplexer, der auf die codierte digitale Darstellung, die Synchronsignale und eine digitale Hilfsinformation anspricht, fügt die Synchronsignale zwischen die Abschnitte der codierten Darstellung ein und fügt die digitale Hilfsinformation im Ersatz für vorgeschriebene Abschnitte der codierten digitalen Darstellung ein.

Eine auf die erfindungsgemäße Verarbeitungseinrichtung abgestellte Einrichtung zur Rückumwandlung der verarbeiteten digitalen Darstellung enthält eine Einrichtung zur Erfassung der Bits des verarbeiteten Digitalsignals. Ein fehlerkorrigierender Decoder decodiert das erfaßte Digitalsignal und korrigiert eventuelle Fehler. Die digitale Hilfsinformation, durch welche ein vorgeschriebener Abschnitt ersetzt wurde, wird vom Decodierer als Bündelfehler behandelt. Der durch die Hilfsinformation ersetzte Abschnitt des Digitalsignals wird durch den Decodierer wieder rekonstruiert. Die erfaßten und rekonstruierten Abschnitte des Digitalsignals werden dann in ein zeitlich kontinuierliches Analogsignal umgewandelt.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert.

Fig. 1, 2 und 3 zeigen schematisch den Aufbau eines digital codierten Signals zum Aufzeichnen auf einem Aufzeichnungsmedium hoher Dichte; F i g. 4 ist ein Blockschaltbild einer Anordnung zur Analog/Digital-Umwandlung und Codierung;

F i g. 5 ist ein Blockschaltbild eines Abspielgeräts für digital aufgezeichnete Toninformationen;

F i g. 6 ist ein Blockschaltbild eines in der Anordnung nach F i g. 4 verwendbaren speziellen Codierers, der einen Code zur Fehlerkorrektur einführt;

F i g. 7 ist ein Blockschaltbild eines in der Anordnung nach F i g. 5 verwendbaren speziellen fehlerkorrigierenden Decoders.

Die F i g. 1 zeigt ein bekanntes Format eines digital codierten Tonsignals, welches in einer Form aufgezeichnet ist, die mit einem zusammengesetzten Videosignal kompatibel oder einem solchen Signal ähnlich ist. Das dargestellte Signal besteht aus zwei großen Abschnitten, die in Anlehnung an ein Fernsehsignal als »ungeradzahliges Teilbild« und »geradzahliges Teilbild« bezeichnet werden können und jeweils in 262,5 kleinere Abschnitte unterteilt sind, die als Horizontal-»Zeilen« oder abgekürzt »H« bezeichnet werden können. 17,5 »Zeilen« in jedem »Teilbild« bilden ein »Vertikalintervall«, in den Zeitsteuerimpulse enthalten sind, um das Abspielgerät zu synchronisieren und/oder Zeiten zur periodischen Abschaltung eines Abnehmerwandlers vorzugeben, z. B. für die Umschaltung der Abtastköpfe im Falle eines Bandgeräts (vgl. hierzu z. B. die US-Patentschrift 41 38 694). Die eigentliche Digitalinformation ist in den übrigen 245 Zeilen codiert. Diese Information kann Informationen zur Identifizierung der Aufzeichnungsspur oder Aufzeichnungswindung enthalten.

Das in den 245 Informationszeilen (»Datenzeilen«) aufgezeichnete Signal ist die Digitaldarstellung eines zeitlich kontinuierlichen Signals. Um das zeitkontinuierliche Signal vollständig wiedergewinnen zu können, muß derjenige Teil des Signals, der normalerweise während der Vertikalintervalle erscheinen würde, in die restlichen 245 Zeilen jedes Teilbildes mit hineingepreßt sein. Um das derart zeitlich gepreßte Signal wieder in eine zeitkontinuierliche Form zurückzubringen, muß entweder die Gesamtheit oder ein großer Teil der in den 245 Datenzeilen enthaltenen Information zwischengespeichert werden. Die Information wird in den Zwischen- oder Pufferspeicher mit einer der Wiedergewinnung des Signals entsprechenden Geschwindigkeit eingeschrieben und dann mit einer langsameren Geschwindigkeit ausgelesen, um die Information zeitlich so weit zu dehnen, daß sie die gesamte Teilbildperiode ausfüllt. Es sei erwähnt, daß zwei solche Pufferspeicher erforderlich sind, in deren einen das wiedergewonnene Signal jeweils eingelesen wird, während das gedehnte Signal aus dem anderen Pufferspeicher ausgelesen wird, und umgekehrt. Wenn z. B. jede der 245 Datenzeilen 100 Bits der Signalinformation enthält, dann benötigt man eine Speicherkapazität von ungefähr 50 Kilobits und zusätzlich eine Schaltungsanordnung zur Bewirkung der Signaldehnung.

Die F i g. 2 zeigt ein Digitalsignalformat mit einer Unterteilung von ebenfalls zwei Teilbildern. Dieses Signalformat ist kompatibel für die Aufzeichnung und Wiedergewinnung in einem Bildplattensystem, bei welchem das Signal in einer einzigen durchgehenden Spiralrille auf der Platte aufgezeichnet wird oder ist. Die Perioden, welche den Perioden für das Vertikalintervall beim Format nach F i g. 1 entsprechen, enthalten im Falle der

,·:· F i g. 2 aufgezeichnete Daten. Man erkennt, daß beim Format nach F i g. 2 das aufgezeichnete zeitkontinuierliche

Signal viel weniger zeitlich gepreßt zu werden braucht wie beim Format nach F i g. 1.

: Gemäß der Fig. 2 enthalten 261 der insgesamt 262 Zeilen in jedem geradzahligen Teilbild und 262 der

.. insgesamt 263 Zeilen in jedem ungeradzahligen Teilbild Dateninformation (d. h. Information des Aufzeichnungs-

-■.! 5 signals). Die erste Zeile jedes Teilbildes ist für eine Information zur Identifizierung der Rillenwindung (»Spur«)

i" reserviert. Falls diese Identifizierungsinformation einen Kenncode enthält, der dem Gerät signalisiert, daß die

,', aus der betreffenden Zeile wiedergewonnene Information eine Information zur Identifizierung der Windung ist,

S dann kann dieser Kenncode auch zur Teilbildsynchronisierung (Vertikalsynchronisierung) verwendet werden.

; Ein Platten-Abspielgerät, bei welchem ein Kenncode zur Synchronisierung des Geräts auf den Rest des Teilbil-

j 10 des verwendet wird, ist in der US-Patentanmeldung Nr. 84 393 beschrieben, die am 12. Oktober 1979 eingereicht ; wurde.

j Je nach dem Typ von Signalfehlern, die durch das Aufzeichnungsmedium im Aufzeichnungssignal erzeugt

■'„ werden, kann es vorteilhaft sein, eine größere oder eine kleinere Anzahl von Zeilen zur Windungsidentifizierung

■;; und Synchronisierung für eine speziell numerierte »Daten«-Zeile zu haben. Nichts schreibt vor, daß das Format

ιί- 15 nach Fig. 2 für ein verfügbares Digitalplatten-Abspielgerät dem typischen Video-Teilbildformat entsprechen >: muß, wie es in Fi g. 1 dargestellt ist. Es sei erwähnt, daß es vorteilhaft ist, für die Spur-Identifizierungsinforma-

■ tion zwei aufeinanderfolgende Zeilen pro Block von Datenzeilen zu verwenden.

■: Da es zum einen notwendig ist, die aufgezeichnete Digitalinformation in einer eine Fehlerkorrektur erlauben-

^: den Weise zu codieren, und zum andern die Codierung auf Bündelfehler abgestellt sein sollte, die über mehrere

20 Zeilen gehen, braucht das zeitkontinuierliche Datensignal nicht zeitlich gepreßt zu werden, um die zur Windungsidentifizierung dienenden Signalperioden vorzusehen. Das Datensignal wird vielmehr ohne zeitliche Pressung aufgezeichnet (auf Teilbildbasis), wobei die in die Identifizierungsperioden fallenden Daten einfach igno-,'■,; riert werden. Bei der Wiedergewinnung faßt die das Datensignal verarbeitende Anordnung die ldentifizierungs-

'" information als Bündelfehler im Datensignal auf und korrigiert diesen Fehler, indem sie die verlorene Informa-

¹ 25 tion aus dem übrigen codierten Signal rekonstruiert. Somit ist der Pufferspeicher, der bisher zur Dehnung der

. ■', einzelnen Teilbilder des zeitgepreßten Signals benötigt wurde, nicht erforderlich.

:': Die Fig.3 zeigt an einem Beispiel den genaueren Aufbau des aufgezeichneten Signals für eine Zeile von

; Dateninformation, welche sich sowohl im Signalformat nach Fig. 1 als auch im Signalformat nach Fig.2

Ί, codieren ließe. Der im Signal nach F i g. 3 verwendete Datenfehlercode hingegen entspricht demjenigen, der

30 vom Codierer nach F i g. 6 (weiter unten erläutert) gebildet wird. Der hier gewählte Code führt zu einem relativ großen Signalüberhang, weil jedes dritte Bit ein Fehlerprüfbit ist. Die dargestellte Dateninformationszeile

=J, enthält aufeinanderfolgende Abfragewerte 1,2,3,4,5 und 6, die in dieser Reihenfolge der ersten Abfrage für den

[■■. linken Kanal (L 1), der ersten Abfrage für den rechten Kanal (R 1), L 2, R 2, L 3 und R 3 entsprechen.

Jede Zeile enthält einen Horizontalsynchronimpuls, einen Schwingungsimpuls der Frequenz 1,53 MHz und die '; 35 digital codierte Signalinformation (Dateninformation). Das codierte Signal für jede Zeile ist die Digitaldarstel-'' lung eines Abschnitts eines zeitkontinuierlichen Signals, dessen Dauer einer ganzen Zeilenperiode entspricht.

;'., Das codierte Signal ist daher innerhalb der einzelnen Zeilen jeweils zeitlich komprimiert (gepreßt), um jeweils

Platz für den Horizontalsynchronimpuls und den Schwingungsimpuls zu haben, und muß am Ende wieder ,·:, gedehnt werden, bevor es vom Benutzer empfangen wird. Wegen der begrenzten Anzahl von Abfragewerten

40 pro Zeile kann diese Dehnung jedoch in der Zeitsteuerung der Digital/Analog-Umwandlung erfolgen.

y Die F i g. 4 zeigt einen digitalen Codierer zur Umwandlung eines zweikanaligen Tonsignals in Digitalform und

dessen Vereinigung mit geeigneten Synchronsignalen, um es auf eine Bildplatte aufzeichnen zu können. Gemäß der Fig. 4 werden die analogen Tonsignale des linken und des rechten Kanals jeweils auf den Eingang eines betreffenden Analog/Digital-Wandlers (A/D-Wandler) 10 bzw. 11 gegeben. Jeder der A/D-Wandler liefert am

45 Ausgang eines aus 16 Bits in Parallelform bestehende Digitaldarstellung von Abfragewerten des betreffenden, in regelmäßigen Abständen abgefragten Eingangssignal. Die aus jeweils 16 Parallelbits bestehenden Signale

¹ werden in einer Multiplexerschaltung 12 im Zeitmultiplex verschachtelt, um ein Signal zu bilden, in welchem

aufeinanderfolgend zunächst in Serienform die 16 Bits des Abfragewerts L 1 erscheinen, dann in Serienform die 16 Bits des Abfragewerts R 1, dann in Serienform die 16 Bits des Abfragewerts L 2, dann in Serienform die 16

50 Bits des Abfragewerts R 2, usw. Der Multiplexer 12 kann aus zwei 16-Bit-Schieberegistern mit Paralleleingang und Serienausgang bestehen, wobei die Serienausgänge der beiden Register zusammengekoppelt sind. Das eine Register empfang» am Eingang die Parallelbits vom A/D-Wandler 10 und das andere die Parallelbits vom A/D-Wandler 11. Die beiden Schieberegister werden alternierend taktgesteuert, um die Daten in Serienform mit

, einer solchen Geschwindigkeit auszugeben, daß die geforderte zeitliche Pressung innerhalb der jeweiligen

* 55 Datenzeile erfolgt. Das im Zeitmultiplex verschachtelte digitale Tonsignal wird einem Fehlerkorrektur-Codierer

14 zugeführt, der Fehlerprüfbits erzeugt, die eine Funktion des zugeführten Mukiplexsignals sind. Die erzeugten

¹ Fehlerprüfbits werden in regelmäßigen Abständen in das serielle digitale Tonsignal eingestreut, um später, nach

• der Wiedergewinnung des Signals von der Aufzeichnungsplatte, von einem entsprechenden Decoder verarbeitet

' zu werden. Die Taktsteuerung der A/D-Wandler 10 und 11 und des Multiplexers 12 sowie des Codierers 14 ist so,

' 60 daß die Ausgangsdaten des Codierers in aufeinanderfolgenden Abschnitten oder »Segmenten« erscheinen, die durch vorbestimmte Zeitperioden voneinander getrennt sind.

Ein weiterer Multiplexer 17 empfängt das codierte Signal vom Codierer 14 sowie Färb- und Horizontalsynchronsignale von einem Generator 15 und überlagert die von diesen Schaltungen 14 und 15 kommenden Signale, um ein zusammengesetztes Signal zu bilden, wie es in F i g. 3 dargestellt ist.

ι 65 Ein Generator 16 erzeugt aufeinanderfolgende Rillenwindungs-ldentifizierungssignale, die jeweils aus einer

, Zahl oder Nummer und einem Kenncode bestehen. In bestimmten Zeilenperioden werden diese ldentifizie-

¹ rungssignale durch den Multiplexer 17 eingefügt, und zwar anstelle des normalerweise in der betreffenden Zeile

'- befindlichen digitalen Tondatensignals, so daß die Toninformation an den entsprechenden Stellen durch die

Identifizierungsinformation ersetzt wird. Das Ausgangssignal des Multiplexers 17 moduliert in einem FM-Modulator 18 die Frequenz eines Trägers. Der modulierte Träger wird dann auf einer Platte 19 aufgezeichnet.

Ein Taktgeber 13, der einen stabilen Oszillator enthält, erzeugt Taktsignale zur synchronen Steuerung des Betriebs der verschiedenen Schaltungseinheiten.

Die F i g. 5 zeigt ein Ausfiihrungsbeispiel eines Platten-Abspielgeräts zur Wiedergewinnung digital codierter Tonsignale. Ein Abnehmerkopf 30, der mit einer Abnehmerschaltung 31 zusammenwirkt, greift an der Aufzeichnungsplatte 19 an und fühlt das aufgezeichnete Signal, wenn eine Relativbewegung zwischen dem Kopf und der Platte stattfindet. Das gefühlte Signal wird einem FM-Demodulator 32 angelegt, der es in das Basisbandsignal des in F i g. 2 gezeigten Formats umsetzt. Das demodulierte Signal wird einer Zeitbasis-Korrekturschaltung 36 zugeführt, welche die Frequenz des im Signal enthaltenen Farbhilfsträgerimpulses mit der Frequenz eines stabilen Oszillators vergleicht und abhängig von der Frequenzdifferenz ein Steuersignal erzeugt. Dieses Steuersignal wird einem mit dem Abnehmerkopf 30 gekoppelten Geschwindigkeits-Korrekturwandler 38 angelegt. Der Korrekturwandler (sogenannter »Armstrecker«) bewegt den Abnehmerkopf längs der Plattenrille, um die gewünschte Relativgeschwindigkeit zwischen Kopf und Platte konstant zu halten.

Die Zeitbasis-Korrekturschaltung 36 liefert außerdem ein Taktfrequenzsignal, welches synchron mit den aufgezeichneten Daten ist. Dieses Taktfrequenzsignal wird einem Taktgeber 37 angelegt, der Taktsignale zur Steuerung verschiedener Schaltungen im Abspielgerät liefert.

Das demodulierte Signal vom Demodulator 32 wird ferner auf einen Detektor 34 gegeben, der das Auftreten eines Windungs-Identifmerungssignals erkennt. Der Detektor 34 fühlt dieses Signal und bringt es in eine Form, die von einer mit Mikroprozessor arbeitenden Steuerschaltung 35 verarbeitet werden kann. Der Mikroprozessor ist so programmiert, daß er erkennt, wann Windungs-Identifizierungsnummern von der normalen Folge abweichen, was einen Fehler bei der Spurverfolgung anzeigt, z. B. ein Überspringen von Windungen, ein Festhängen in ein und derselben Windung (sogenannter »Rillenschluß«), usw. Wenn ein Spurverfolgungsfehler auftritt, wird ein Steuersignal an einen speziellen Wandler 39 gegeben, der daraufhin den Abnehmerkopf so ablenkt, daß er in die richtige Windung der Aufzeichnungsspur zurückversetzt wird.

Der vorstehend beschriebene Teil des Abspielgeräts entspricht dem CED-Bildplattenspieler des Typs SFT-100 der RCA Corporation, der im Handel erhältlich ist.

Das demodulierte Signal vom Demodulator 32 wird außerdem auf eine digitale Detektorschaltung 40 gegeben, die das digitale Datensignal zur Verarbeitung in einem Fehlerkorrektur-Decoder 42 konditioniert. Der Decoder 42 prüft das wiedergewonnene Signal auf Fehler und korrigiert Signalfehier im Rahmen seiner Zuständigkeit.

Das Ausgangssignal des Decoders 42 wird einem Demultiplexer 43 zugeführt, der die Abfragewerte des rechten Kanals von den Abfragewerten des linken Kanals trennt und auf jeweils einen gesonderten Digitai/Analog-Wandler (D/A-Wandler) 45 bzw. 44 gibt. Die D/A-Wandler erzeugen an ihren Ausgängen 46 und 47 zwei zeitkontinuierliche Analogsignale. Die hierzu notwendige zeitliche Dehnung des auf Zeilenbasis zeitlich gepreßten Signals kann erreicht werden entweder durch bestimmte Einstellung der Geschwindigkeit oder Frequenz, mit welcher die Signale an den Ausgang des Demultiplexers 43 gelegt werden, oder durch die Geschwindigkeit oder Frequenz, mit welcher man die D/A-Wandler ihr Ausgangspotential ändern läßt.

Der Betrieb der Schaltungen 40, 42, 43, 44 und 45 wird durch Steuer- und Taktsignale synchronisiert, die in einer Zeitsteuerlogik 41 erzeugt werden. Die Zeitsteuerlogik 41 spricht auf den Taktgeber 37 an, der da:; Haupttaktsignal liefert. Da der Taktgeber 37 im Synchronlauf mit den wiedergewonnenen Daten ist, sind die von der Logik 41 gelieferten Zeitsteuerimpulse ebenfalls mit den wiedergewonnenen Daten synchronisiert.

Die Zeitsteuerlogik 41 spricht außerdem auf ein Steuersignal vom Mikroprozessor 35 an. Der auf die Erkennung des Windungs-Identifizierungssignals reagierende Mikroprozessor 35 beeinflußt die Zeitsteuerung der Erfassung des digitalen Datensignals so, daß der Decoder 42 Informationen nur während derjenigen Perioden eines Zeilenintervalls weitergibt, in denen digitale Tondateninformation vorhanden ist.

Die F i g. 6 zeigt die Schaltung eines speziellen Codierers, der das Signal in einem Faltungscode (Konvolutionscode) verschlüsselt und als Codierer 14 in der Anordnung nach F i g. 4 verwendet werden kann. Diese Schaltung vermag ein Digitalsignal in solcher Weise zu codieren, daß durchgehende Fehlerserien (»Bündelfehler«) einer Länge von »K« aufeinanderfolgenden Bits korrigiert werden können, wobei »/C« eine willkürliche ganze Zahl ist.

Der Codierer empfängt ein Eingangssignal an der Klemme 50 und liefert ein codiertes Ausgangssignal an der Klemme 63. Das Eingangssignal sei eine Bitfolge, in welcher abwechselnd Bits zweier verschiedener Gruppen erscheinen, wobei die Bits der einen Gruppe a(m) und die Bits der anderen Gruppe mit b(m) bezeichnet seien. Das Ausgangssignal des Decoders ist eine serielle Bitfolge, welche die eingangsseitige Bitfolge und dazwischen eingestreute Fehlerprüfbits c(m) enthält, d. h., wenn das Eingangssignal die Bitfolge a(l), 6( 1), a(2), b(2), a(3), 6(3). usw. ist, dann hat das Ausgangssignal die Form a(1), ί>(1), 6(1), c(l), a(2), 6(2), c(2), a(3), 6(3), c(3), usw. Die Fehlerprüfbits werden aus folgender Gleichung abgeleitet:

c(m) = b(m-3K)Qb(m-4K)Qa(m-JK)Oa(m-7K). (1)

wobei das Symbol Θ eine sogenannte »Modulo-2-Addition« bedeutet (Addition auf Zweierbasis mit fallengelassenem Übertrag).

In der Fig.6 werden die an der Eingangsklemme 50 erscheinenden aufeinanderfolgenden Bits mittels eines Umschalters 65 abwechselnd auf zwei Anschlüsse 61 und 62 gegeben. Der Anschluß 61 bedient den b(m)-K.ana\, und der Anschluß 62 bedient den a(m)-K.ana\. Aufeinanderfolgende a(m)-Bhs werden auf ein Verzögerungselement 51 gegeben, welches diese Signalbits um 5 mal »K« Bitpositionen verzögert, so daß an seinem Ausgang 53 ein verzögertes Signal a(m—SK) erscheint. Dieses Signal wird einem weiteren Verzögerungselement 55 züge-

führt, welches die af/n>SignrJbits zusätzlich um 2 mal »K« Bitzeiten verzögert. Das am Ausgang 65 des Verzögerungselements 55 erscheinende Signal läßt sich also schreiben als afm—7K).

Die b(m}-Signalb: 's werden in ähnlicher Weise im b(in)-K.ana\ durch Verzögerungselemente 52 und 56 verzögert. Das Verzögerungselement 52 bewirkt eine Verzögerung von 3 mal »K«, so daß am Ausgang 54 dieses Elements das Signal b(m—3K) erscheint. Das Verzögerungselement 56 bewirkt eine Verzögerung von 1 mal »K« Bitzeiten, so daß am Ausgang 64 dieses Element ein Signal b(m —4K) erscheint

Ein an die Verzögerung-Ausgänge 53 und 65 angeschlossenes Exklusiv-ODER-Glied 57 verknüpft die Signale a(m—5K)\ma a(m—7K)in Modulo-2-Addition. Ein Exklusiv-ODER-Glied 58 verknüpft in ähnlicher Weise die Signale b(m—3K) und b(m—AK.) in Modulo-2-Addition. Die von den Gliedern 57 und 58 gelieferten Resultate

ίο werden in einem Exklusiv-ODER-Glied 59 in Modulo-2-Addition verknüpft, um an der Klemme 60 das Signal c(m) zu erzeugen. Man erkennt, daß diese Fehlerprüfbits c(m) um 3,4,5 und 7 mal »K« Bitzeiten gegenüber dem Realzeitsignal verzögert sind Wenn ein Teil des codierten Signals a(m), b(m). c(m), a(m+\), usw. verlorengegangen oder verwürfelt ist, erscheinen daher die Fehlerprüfbits für die betreffenden a(m)- und Z^m>Bitpositionen zeitlich davon verschoben und sind verfügbar, um die verlorengegangenen Daten zu rekonstruieren.

Das Ausgangssignal des Codierers wird an der Klemme 63 einfach dadurch erhalten, daß diese Klemme durch den Umschalter 63 zyklisch mit den Klemmen 62,61 und 60 in dieser Reihenfolge verbunden wird.

Die Verzögerungselemente 51,52,55 und 56 können typischerweise Kombinationen serieller Schieberegister sein, z. B. eine Länge von 1024 Bits. Die gleiche Funktion kann jedoch auch mit Hilfe von Speichereinrichtungen mit wahlfreiem Zugang realisiert werden.

Die F i g. 7 zeigt einen speziellen Decoder, der sich zur Decodierung des von der Anordnung nach F i g. 6 gelieferten codierten Signals eignet und als Decoder 42 des Abspielgeräts nach F i g. 5 verwendet werden kann. Der Decoder nach F i g. 7 hat eine Eingangsklemme 75 und eine Ausgangsklemme 110. Das zu verarbeitende Eingangssignal ist eine serielle Bitfolge des Formats a(m), b(m), c(m), a(m+1), bfm+1), usw. Das Ausgangssignal ist eine serielle Bitfolge, die gegenüber dem Eingangssignal um 7 mal »Κ« Γ ^;tzeiten verzögert ist und in welcher die Fehlerprüfbits entfernt sind, d.h. das Ausgangssignal hat die Form a"(m—7K), b"(m—7K), a"(m+\—7K), b"(m+1 —7K)... usw. (Die Doppelstrich-Indizes an den Bitbezeichnungen sollen symbolisieren, daß das Signal

von einem Übertragungs- oder einem Aufzeichnungsmedium wiedergewonnen und so decodiert wurde, daß erfaßte Fehler korrigiert sind.)

Am Decoder wird das Eingangssignal durch einen Schalter 111 so kommutiert, daß die α '(Tn^-Bits des codierter Signals in den »a«-Kanal des Decoders gelenkt werden, die b'(m)-E\ts in den »tec-Kanal und die c'(m)-B\ts in der »cvc-Kanal. (Die Einfachstrich-Indizes an den Bitbezeichnungen sollen anzeigen, daß das Signal von einem Übertragungs- oder einem Aufzeichnungsmedium wiedergewonnen wurde, noch nicht decodiert ist und Fehlet enthalten kann.) Die a'(mASignalbits werden einer Serienschaltung zweier Verzögerungselemente 76 und 78 zugeführt, deren erstes eine Verzögerung um 5 mal »K« Bitzeiten und deren zweites eine Verzögerung um 2 mal »K« Bitzeiten bewirkt, so daß am Anschluß 77 ein Signal a'(m—5K) und am Anschluß 79 ein Signal a'(m— 7K₁ erscheint. In ähnlicher Weise werden die öfm/Signalbits einer Reihenschaltung zweier Verzögerungselemente 82 und 84 zugeführt, deren erste eine Verzögerung von 3 mal »K« Bitzeiten und deren zweite eine Verzögerung von 1 mal »K« Bitzeiten bewirkt, so daß am Anschluß 83 ein Signal b'(m—3K) und am Anschluß 85 ein Signa! b'(m-AK) erscheint. Ein Exklusiv-ODER-Glied 92 verknüpft die an den Anschlüssen 77 und 79 erscheinender

Signale a fm—5/y und a'(m—7K).

In ähnlicher Weise verknüpft ein Exklusiv-ODER-Glied 93 die an den Anschlüssen 83 und 85 erscheinender Signale b'(m—3K) und b'(m-4K). Die Ausgangssignale der beiden Exklusiv-ODER-Glieder 92 und 93 werder in einem nachgesohalteten Exklusiv-ODER-Glied 91 verknüpft, um am Anschluß 74 ein Signa! c'(m) zu liefern Das Signal c'(m) ist definiert durch die Gleichung

c'(m) = a'(m-5K) + a'(m-7K) + b'(m-3K) + b'(m-4K) (2]

Wenn die Bits a'(m), b'(m)una c'(m)des wiedergewonnenen Signals fehlerfrei wiedergewonnen wurden, danr ist das am Anschluß 74 des Decoders erzeugte Prüfbit c'(m) gleich dem codierten Prüfbit c(m). Diese Bedingung wird im »c«-Kanal des Decoders geprüft.

Die übertragenen oder wiedergewonnenen Prüf bits c(m) und das vom Decoder erzeugte Prüfbit c'(m) werder an ein Exklusiv-ODER-Glied 94 gelegt, dessen Ausgang 95 hohen Pegel bekommt, wenn seine beiden Eingangssignale unterschiedlichen Binärwert (Logikpegel) haben. Dies zeigt einen Fehler an. Die Fehleranzeige wird ir den Schaltungselementen 97,98, 100, 102, 104, 105 und 106 verarbeitet, um festzustellen, ob der Fehler in dei a'(m)-Bitstelle, der b'(m)-Bitstelle oder der c/m/Bitstelle liegt. Zeigt sich, daß der Fehler im «acc-Kanal ist, danr wird das Signalbit a'(m—7K) in einem Exklusiv-ODER-Glied 80 mit einem am Anschluß % entwickelter Bitkorrektursignal verknüpft, um am Anschluß 81 ein korrigiertes Bit a"(m— 7K) zu erzeugen. Zeigt sich hingegen, daß ein Bit im »iw-Kanal fehlerhaft ist, dann wird ein am Anschluß 87 erzeugtes Signal b'(m—5K gebildet durch ein Verzögerungselement 86 mit einer Verzögerungszeit entsprechend 1 mal »K« mit einem arr Anschluß 101 entwickelten Fehlerprüfbit in einem Exklusiv-ODER-Glied 88 verknüpft (Modulo-2-Addition), urr ein korrigiertes Bit b"(rn—5K) zu erzeugen. Das Ausgangssignal des Exklusiv-ODER-Gliedes 88 wird auf eir Verzögerungselement 89 gegeben, welches das Signalbit b"(m—5K) zusätzlich um 2 mal »K« Bitzeiten verzögert, um das Signal des »^«-Kanals in die richtige zeitliche Lage bezüglich des Signals des »a«-Kanals zu bringen so daß die a'(m)-B\ls und die b'(m)-Bhs die gleiche Verzögerung von 7 mal »K« Bitzeiten erfahren. Die Äusgangsklemme 110 wird zwischen den Anschlüssen 81 und 90 umgeschaltet, um die korrigierten aTW-Signalbits und f> TW-Signalbits in der oben beschriebenen Form zu empfangen.

Die Arbeitsweise des »c«-K.anals des Decoders sei mit Hilfe nachstehender Gleichungen erläutert. Für c'(m_: gilt:

c'(m) = b'(m-3K) + b'(m-4K) + a'(m-5K) + a'(w-lK) (3)

Falls das Bit b\0) falsch ist, wird die obige Gleichung für c'(m) falsch, nachdem b\Q) um 3K Bits und 4K Bits verzögert ist. Das heißt:

5 c\3K) = b\0) Qb'(-K) Qa'(-2K) ©a'(-AK) (4)

= b'(K)<£>b\O)(S>a'(-K)®a\-3K) (5) 10 j

Die durch einen Fehler bei b\0) bewirkten Fehler in c'(m) erscheinen zu Zeiten, die um »K« Bitzeiten auseinanderliegen. Wenn andererseits ein Fehler im Bit a\0) auftritt, sind die resultierenden Gleichungen:

c\5K) = b\2K) + b'(K) + a\0) + a\-2K) (6)

c\7K) = b{4K) + b\3K) + a\2K) + a{0) (7)

Im Signal c'(m) erscheinen also zwei Fehler im Abstand von 2 mal »K« Bitzeiten. Ein Fehler im übertragenen Fehlerprüfbit hingegen erscheint nur einmal für dieses Bit. Damit sollte es möglich sein (und ist auch möglich) festzustellen, welches Bit fehlerhaft ist, wenn die Signale c(m) und c'(m) einen Übertragungs- oder Wiedergewinnungsfehler des Signals anzeigen.

Für die weitere Erläuterung des Decoders nach F i g. 7 sei der Fall betrachtet, daß im »iw-Kanal ein Bitfehler bei b\0) vorhanden sei. Wenn dieses Bit den Anschluß 83 erreicht, liefert das Exklusiv-ODER-Glied 94 einen Fehlersignalimpuls an den Anschluß 95 entsprechend der obigen Gleichung (4). Der Anschluß 96 ist normalerweise niedrig, so daß der Fehlerimpuls über das Exklusiv-ODER-Glied 97 an das 1K-Verzögerungselement 98 (Verzögerungszeit 1 mal »K«) weitergegeben wird. Während das fehlerhafte Bit b\Q) im »b«-K.&nz\ des 1K-Verzögerungselement 84 durchläuft, läuft gleichzeitig das Fehlerimpulssignal durch das 1K-Verzögerungselement 98. Wenn das fehlerhafte Bit b\0) zum Anschluß 85 gelangt, ist der erste Fehlerimpuls am Anschluß 99 angelangt. Gemäß der obigen Gleichung (5) liefert das Glied 94 noch einen zweiten Fehlerimpuls. Zu dieser Zeit läuft das fehlerhafte Bit b\0) durch das 1K-Verzögerungselement 86. Der Anschluß 101 hat normalerweise niedrigen Pegel, so daß der erste Fehlerimpuls zum 1 /^-Verzögerungsglied 102 weiter übertragen wird. Der zweite Fehlerimpuls durchläuft das Verzögerungselement 98 wie vorher der erste Fehlerimpuls. Wenn nun das fehlerhafte Bit b\0) am Anschluß 87 ankommt, erscheinen gleichzeitig der erste und der zweite Fehlerimpuls am Anschluß 103 bzw. 99, so daß sie das UND-Glied 104 beaufschlagen, welches daraufhin an seinem Ausgangsanschluß ein Fehlerkorrekturbit erzeugt. Dieses Korrekturbit wird im Exklusiv-ODER-Glied 88 mit dem fehlerhaften Bit b{0) verknüpft (Modulo-2-Addition), wodurch sich der Logikzustand des Bits b{0) ändert und mithin der Fehler korrigiert wird. Das Fehlerkorrekturbit vom Ausgang des UND-Gliedes 104 wird gleichzeitig auch mit dem zweiten Fehlerimpuls im Exklusiv-ODER-Glied 100 verknüpft, das zwischen die Verzögerungselemente 98 und 102 geschaltet ist. Hiermit wird verhindert, daß der zweite Fehlerimpuls eine UND-Verknüpfung mit einem eventuell nachfolgenden Fehlerimpuls erfährt, der 1 mal »K« Bitzeiten später erscheinen könnte. Ein solcher nachfolgender Fehlerimpuls würde ansonsten zur fälschlichen Erzeugung eines Fehlerkorrekturimpulses am UND-Glied 104 führen. Durch eine ähnliche Analyse läßt sich zeigen, daß ein Fehler im Bit a{0) zur Erzeugung zweier Fehlerimpulse am Ausgang des Gliedes 94 führt, wobei in diesem Fall die Fehlerimpulse jedoch einen zeitlichen Abstand von 2 mal »K« Bitzeiten haben. Daher liefert in diesem Fall das UND-Glied 105 ein Fehlerkorrektursignal, denn dieses Glied spricht wegen der Kombination der Verzögerungselemente 98 und 102 dann an, wenn die beiden Fehlerimpulse um 2 mal »K« Bitzeiten voneinander getrennt sind. Das vom UND-Glied 105 gelieferte Fehlerkorrektursignal wird im Exklusiv-ODER-Glied 80 mit dem fehlerhaften Bit a{0) verknüpft, um den Fehler zu korrigieren. Gleichzeitig findet im Exklusiv-ODER-Glied 97 eine Verknüpfung dieses Fehlerkorrektursignals mit dem zweiten Fehlerimpuls statt, so daß eine spätere UND-Verknüpfung des zweiten Fehlerimpulses mit einem nachfolgenden Fehlerimpuls nicht stattfinden kann und somit die Erzeugung eines fälschlichen Fehlerkorrekturbits verhindert wird.

Die UND-Glieder 104 und 105 erzeugen Fehierkorrekturbits nur dann, wenn zwei aufeinanderfolgende Fehlerimpulse einen zeitlichen Abstand von 1 mal »K« Bitzeiten bzw. 2 mal »K« Bitzeiten haben. Die Verzögerungselemente 84 und 78 in den Kanälen »b« und a« garantieren, daß fehlerhafte Bits b'(m) und a'(m) zur Erzeugung von Fehlerimpulsen am Anschluß 95 führen, die um 1 mal bzw. 2 mal »K« Bitzeiten voneinander getrennt sind. Fehler in den Prüfbits c'(m) hingegen führen nicht zur Erzeugung zweiter Fehlerimpulse, welche die UN D-Glieder 104 und 105 zur Lieferung von Fehlerkorrekturbits veranlassen können, es sei denn, fehlerhafte Prüfbits erscheinen zufällig im Abstand von genau 1 mal oder 2 mal »K« Bitzeiten. In diesem Fall jedoch wird ein Fehler im Ausgangssignal des Decoders produziert.

Hierzu 4 Blatt Zeichnungen

Claims (12)

Patentansprüche:

1. Einrichtung zur Verarbeitung einer digitalen Darstellung eines zeitlich kontinuierlichen Analogsignals, gekennzeichnet durch

eine Anordnung (10,11,12,14; 30,31,32,40) zum Anordnen der digitalen Darstellung in aufeinanderfolgenden Abschnitten vorgegebener Dauer und

eine Anordnung (16,17; 42), die unter Verwendung eines Fehlerkorrekturcodes vorgegebene Abschnitte aus der digitalen Darstellung entfernt und die entfernten Abschnitte durch andere digitale Daten zur Einführung von Hilfsinformationen ersetzt, ohne daß die spätere Wiederherstellung des Analogsignals beeinträchtigt ist.

ίο

2. Einrichtung nach Anspruch 1, insbesondere zum Zwecke des Aufzeichnens der digitalen Darstellung,

gekennzeichnet durch:

eine Quelle (10,11,12) für die digitale Darstellung;

eine Komprimierungseinrichtung (13) zur zeitlichen Pressung der digitalen Darstellung innerhalb der aufeinanderfolgenden Abschnitte;

eine auf die zeitgepreßte digitale Darstellung ansprechende Codierungseinrichtung (14) zum Codieren der digitalen Darstellung mit Fehlerprüfinformation derart, daß die jeweils einem Abschnitt zugeordneten Fehlerprüfinformation im Zeitmultiplex mit der digitalen Darstellung in einem oder mehreren aufeinanderfolgenden Abschnitten verschachtelt ist;
einen Synchronsignalgenerator (15) zur Erzeugung von Synchronsignalen;

einen Hilfssignalgenerator (16) zur Erzeugung digitaler Hilfsinformation;

einen Multiplexer (17), der auf die codierte digitale Darstellung, die Synchronsignale und die digitale Hilfsinformation anspricht, um die Synchronsignale zwischen die Abschnitte der codierten digitalen Darstellung einzufügen und die digitale Hilfsinformation im Ersatz für vorgeschriebene Abschnitte der codierten digitalen Darstellung einzufügen.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Codierungseinrichtung (14) einen Codierer für einen Faltungscode (Konvolutionscode) aufweist und Fehlerprüfinformation erzeugt, die zur Rekonstruierung der zeitgepreßten digitalen Darstellung eines zugeordneten Abschnitts ausreicht.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Codierer (13) folgendes aufweist:
eine Eingangsklemme (50) und eine Ausgangsklemme (63);

eine erste (51), eine zweite (55), eine dritte (52) und eine vierte (56) Verzögerungseinrichtung, die jeweils einen Eingang und einen Ausgang haben und deren Verzögerungszeiten verschieden sind;
eine Einrichtung (53) zur Hintereinanderschaltung der ersten und der zweiten Verzögerungseinrichtung;
eine Einrichtung (54) zur Hintereinanderschaltung der dritten und der vierten Verzögerungseinrichtung;
eine Einrichtung (65) zum Umschalten der Eingangsklemme zwischen den Eingängen der ersten und der dritten Verzögerungseinrichtung synchron mit der Bitfrequenz eines an die Eingangsklemme gelegten Digitalsignals;

einen Modulo-2-Addierer (57, 58, 59) zur Verknüpfung der am Eingang und am Ausgang der zweiten Verzögerungseinrichtung erscheinende Signale mit den am Eingang und am Ausgang der vierten Verzögerungseinrichtung erscheinenden Signale derart, daß am Ausgang des Addierers das niedrigstwertige Bit der Modulo-2-Summe geliefert wird;

eine Einrichtung (66) zur Umschaltung der Ausgangsklemme zwischen dem Eingang der ersten Verzögerungseinrichtung, dem Eingang der zweiten Verzögerungseinrichtung und dem Ausgang des Modulo-2-Addierers.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung (51) eine Verzögerung um fünf Zeiteinheiten, die zweite Verzögerungseinrichtung (55) eine Verzögerung um zwei Zeiteinheiten, die dritte Verzögerungseinrichtung (52) eine Verzögerung um drei Zeiteinheiten und die vierte Verzögerungseinrichtung (56) eine Verzögerung um eine Zeiteinheit bewirkt, wobei die Zeiteinheit einer willkürlichen ganzen Zahl von Bitzeiten entspricht, die größer ist als die Anzahl der Bits in einem Abschnitt der digitalen Darstellung.

6. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,

daß die digitale Darstellung im Format eines Videosignals ohne Vertikalaustastintervalle aufgebaut ist;
daß die Abschnitte Zeilensequenzen entsprechen;

daß die Codierungseinrichtung (14) die Fehlerprüfinformation aufeinanderfolgenden Zeilensequenzen hinzufügt, derart, daß aufeinanderfolgende codierte Zeilensequenzen genügend Information enthalten, um einen Bündelfehler mindestens der Länge einer Zeilensequenz korrigieren zu können;

daß der Multiplexer (17) Zeilensynchronsignale zwischen die Zeilensequenzen einfügt;

daß die Hilfsinformation aus Vollbild-Identifizierungssignalen besteht;

daß der Multiplexer (17) die Vollbild-Identifizierungssignale im Ersatz für jeweils die erste Zeilensequenz in jeder Gruppe von aufeinanderfolgenden Gruppen einer vorgeschriebenen Anzahl von Zeilensequenzen einfügt.

7. Einrichtung zur Rückumwandlung einer mit einer Einrichtung nach einem der vorhergehenden Ansprüche verarbeiteten Digitaldarstellung in ein zeitkontinuierliches Analogsignal, gekennzeichnet durch:
eine Erfassungseinrichtung (30 bis 41) zum Erfassen von Digitalsignalbits in der verarbeiteten Digitaldarstellung;

einen auf das erfaßte Digitalsignal ansprechenden fehlerkorrigierenden Decoder (42) zur Decodierung des codierten Signals, der die digitale Hilfsinformaiion als einen Bündelfehler behandelt und den durch die digitale Hilfsinformation ersetzten Abschnitt des Digitalsignals rekonstruiert;
eine Anordnung (43,44,45) zur Umwandlung der Abschnitte des deeodierten Digitalsignals in ein zeitkonti-

nuierliches Analogsignals.

8. Einrichtung nach Anspruch 7 zur Rückumwandlung einer mit einer Einrichtung nach Anspruch 2 verarbeiteten und auf einem Aufzeichnungsmedium aufgezeichneten Digitaldarstellung, dadurch gekennzeichnet, daß die Erfassungseinrichtung folgendes aufweist:

eine Anordnung (30,31,32) zur Wiedergewinnung des aufgezeichneten Signals vom Aufzeichnungsmedium; eine auf das wiedergewonnene Signal ansprechende Einrichtung (34) zur Erfassung der digitalen Hilfsinformation;

eine auf die erfaßte digitale Hilfsinformation ansprechende Einrichtung (35) zur Erzeugung von Steuersignalen;

eine auf das wiedergewonnene Signa! ansprechende Einrichtung (36,37) zur Erzeugung von Zeitsteuersigna- ic len synchron mit der wiedergewonnenen Digitalinformation;

eine Einrichtung (40,41), die auf das wiedergewonnene Signal, auf die Zeitsteuersignale und auf die Steuersignale anspricht, um die der Digitaldarstellung des Analogsignals entsprechenden Digitalsignale zu erfassen;
da3 die Umwandlungseinrichtung (43, 44, 45) einen Digital/Analog-Wandler (44, 45) aufweist, der auf die Zeitsteuersignale anspricht, um das fehlerkorrigierte Digitalsignal in ein zeitkontinuierliches Analogsignal umzuwandeln.

9. Einrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Decoder (42) eine Einrichtung zur Decodierung eines Faltungscodes (Kon·, olutionscode) ist.

10. Einrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Decoder folgendes aufweist:

eine Eingangsklemme (75) und eine Ausgangsklemme (110); eine en>te (76), eine zweite (78), eine dritte (82) und eine vierte (84) Verzögerungseinrichtung, die voneinander verschiedene Verzögerungszeäten haben und jeweils einen Eingang und einen Ausgang aufweisen, wobei die erste und die zweite Verzögerungseinrichtung hintereinandergeschaltet und die dritte und vierte Verzögerungseinrichtung hintereinandergeschaltet sind;

einen ersten Modulo-2-Addierer (91,92,93), der einen Ausgang, einen mit dem Ausgang der ersten Verzögerungseinrichtung verbundenen Eingang, einen mit dem Ausgang der zweiten Verzögerungseinrichtung verbundenen Eingang, einen mit dem Ausgang der dritten Verzögerungseinrichtung verbundenen Eingang und einen mit dem Ausgang der vierten Verzögerungseinrichtung verbundenen Eingang hat;
einen zweiten Modulo-2-Addierer (94). der einen mit dem Ausgang des ersten Modulo-2-Addierers verbundenen ersten Eingang und einen zweiten Eingang hat; eine Einrichtung (111) zur kommutierenden Umschaltung der Eingangsklemme (75) zwischen dem Eingang des ersten Verzögerungselements, dem Eingang des dritten Verzögerungselements und dem zweiten Eingang des zweiten Modulo-2-Addierers;

eine fünfte Verzögerungseinrichtung (86), deren Verzögerungszeit gleich derjenigen der vierten Verzögerungseinrichtung ist und die einen Eingang und einen Ausgang aufweist; einen dritten (80) und einen vierten (88) Modulo-2-Addierer mit jeweils einem Ausgang und einem ersten und einem zweiten Eingang;

eine Verbindung (79) vom Ausgang der zweiten Verzögerungseinrichtung zum ersten Eingang des dritten Modulo-2-Addierers;

eine Verbindung (85) zwischen dem Eingang der fünften Verzögerungseinrichtung und dem Ausgang der vierten Verzögerungseinrichtung und eine Verbindung (87) zwischen dem Ausgang der fünften Verzögerungseinrichtung und dem ersten Eingang des vierten Modulo-2-Addierers;

eine Verbindung vom Ausgang des vierten Modulo-2-Addierers (88) zum Eingang einer sechsten Verzögerungseinrichtung (89);

eine Einrichtung (97,98,100,102,104,105,106), die einen mit dem zweiten Eingang des dritten Modulo-2-Addierers verbundenen ersten Ausgang (96), einen mit dem zweiten Eingang des vierten Modulo-2-Addierers verbundenen zweiten Ausgang (101) und einen mit dem Ausgang des zweiten Modulo-2-Addierers verbundenen Eingang hat, um an ihrem ersten Ausgang ein Fehlerkorrektursignal zu erzeugen, immer wenn der zweite Modulo-2-Addierer an seinem Ausgang zwei Impulse in einem zeitlichen Abstand gleich der Verzögerungszeit der zweiten Verzögerungseinrichtung liefert, und um an ihrem zweiten Ausgang mit einer Verzögerung, die gleich der Verzögerungszeit der vierten Verzögerungseinrichtung ist, ein Fehlerkorrektursignal zu liefern, nachdem am Ausgang des zweken Modulo-2-Addierers zwei Fehlerimpulse mit einem gegenseitigen zeitlichen Abstand erzeugt worden sind, der gleich der Verzögerungszeit der vierten Verzögerungseinrichtung ist.

11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung (76) eine Verzögerung von fünf Einheiten, die zweite Verzögerungseinrichtung (78) eine Verzögerung vcn zwei Einheiten, die dritte Verzögerungseinrichtung (82) eine Verzögerung von drei Einheiten und die vierte Verzögerungseinrichtung (84) eine Verzögerung von einer Einheit bewirkt, wobei eine Einheit eine willkürliche ganze Zahl ist, die größer ist als die Anzahl von Digitalsignalbits in einer Signalsequenz.

12. Einrichtung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß sie ausgelegt ist zur Rückumwandlung einer Digitaldarstellung, die im Vollbildformat aufgezeichnet ist. wobei die Abschnitte Zeilen zeitgepreßter Signalsequenzen sind und die Signalsequenzen mit Fehlerprüfbits codiert sind, die ausreichen, einen Bündelfehler von mindestens einer Länge einer Signalsequenz zu korrigieren, und wobei die digitale Hilfsinformation ein Vollbild-Identifizierungssignal ist, welches jeweils eine spezielle Sequenz des codierten Signals in jedem Vollbild ersetzt.