DE3238119A1 - Anordnungen zur digitalen codierung und decodierung von aufzeichnungssignalen - Google Patents
Anordnungen zur digitalen codierung und decodierung von aufzeichnungssignalenInfo
- Publication number
- DE3238119A1 DE3238119A1 DE19823238119 DE3238119A DE3238119A1 DE 3238119 A1 DE3238119 A1 DE 3238119A1 DE 19823238119 DE19823238119 DE 19823238119 DE 3238119 A DE3238119 A DE 3238119A DE 3238119 A1 DE3238119 A1 DE 3238119A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- delay
- digital
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
RCA 76 382 Ks/Sv
U.S. Serial No: 311,259
Filed: October 14, 1981
U.S. Serial No: 311,259
Filed: October 14, 1981
RCA Corporation
New York, N.Y., V.St.v.A.
Die Erfindung bezieht sich auf die Umwandlung analoger Tonsignale in digitale Darstellungen und auf die Codierung
und Formatierung der digitalen Darstellungen zum Zwecke ihrer Aufzeichnung oder Übertragung. Die Erfindung
betrifft insbesondere ein System, bei welchem periodische Hilfssteuersignale in der digitalen Datenfolge
enthalten sind, ohne daß die Notwendigkeit einer wesentlichen zeitlichen Pressung oder Dehnung des Tonsignals besteht.
Durch die Entwicklung relativ billiger Analog/Digital-Wandler und Digital/Analog-Wandler sowie durch die Entwicklung
von Aufzeichnungsmedien hoher Packungsdichte
und großer Bandbreite ist es möglich geworden, Tonsignale mit HiFi-Qualität in Digitalform aufzuzeichnen. Ein in
ein Digitalsignal umgewandeltes Tonsignal kann ohne merklichen Verlust an Signalqualität aufgezeichnet und verarbeitet
werden. D.h., das Signal kann mit Fehlerkorrekturinformation codiert werden, so daß die Wiedergewinnungseinrichtung
Fehler im wiedergewonnenen Signal erkennen und korrigieren kann.
Aufzeichnungs- und Wiedergabegeräte für Video-Bildplatten und Videobänder können leicht zum Aufzeichnen und Wiedergewinnen
digitaler Tonsignale herangezogen werden. Die derzeit in Entwicklung befindlichen Audio-Anlagen bedienen
sich im allgemeinen auch tatsächlich solcher Video-
geräte und formatieren das Signal auch in ähnlicher Weise wie ein zusammengesetztes Videosignal, um die Korrektur
der Zeitbasis des vom Aufzeichnungsmedium wiedergewonnenen
Signals zu ermöglichen. Das codierte Signal wird in aufeinanderfolgende Abschnitte oder Segmente gruppiert,
die durch Synchronsignale (entsprechend den Horizontalsynchronsignalen
beim Fernsehen) voneinander getrennt sind. Die Synchronsignale werden zur Überwachung der
Wiedergewinnungsgeschwindigkeit der Signale verwendet und bieten eine Möglichkeit, die Abspielgeschwindigkeit
zu justieren. Bei Schrägschrift-Bandgeräten müssen Signale
entsprechend den Vertikalsynchronsignalen eingefügt werden, um für die Umschaltung des das Band abtastenden
Aufzeichnungs/Wiedergabe-Kopfes zwischen den schräg über
das Band laufenden Aufseichnungsspuren zu sorgen« Bei
Geräten für Plattenaufzeichnungen hingegen, sofern die
Signale in einer einzigen durchlaufenden Spiralrille auf
der Platte aufgezeichnet sind, sind eine Umschaltung von
Spur zu Spur und die Vertikalaustastintervalle nicht erforderlich.
Hier besteht jedoch wegen der äußerst kleinen Abmessungen der Rille und des Abnehmerkopfs die Gefahr,
daß der Kopf durch eventuell in der Rille vorhandene Mikrodefekte und/oder Partikel aus der Rille herausgeworfen
wird. Bei manchen Bildplattensystemen sind in der aufgezeichneten Information Nummern zur Identifizierung
der jeweiligen Rillenwindung enthalten, die überwacht werden, um festzustellen, ob der Kopf den aufeinanderfolgenden
Windungen richtig folgt. (Als "Windung" wird jeweils
derjenige Teil der Rille bezeichnet, der im Verlauf einer vollen Umdrehung der Platte vom Äbnehmerkopf abgelesen wird.)
Wenn der Abnehmerkopf nicht aufeinanderfolgenden Windungen folgt, tritt ein Lenkmechanismus in Aktion, um den Kopf
in die richtige Windung zurückzubringen.
Bei Platten, die Tonaufzeichnungen hoher Qualität in Digitalform enthalten, ist eine richtige Spurverfolgung der
Rillenwindungen wichtig, weil hier ein Verlust des Sig-
-10-
nals aus einer ganzen Windung nicht korrigiert werJan
kann. Daher sollten in der aufgezeichneten Toninformation Signale zur Identifizierung der Windung enthalten
sein, um die Position des Abnehmerkopfs zu überwachen.
Es ist vorteilhaft, jede Windung in Segmente zu unterteilen
und eine Information zur Identifizierung der betreffenden
Windung und des betreffenden Segments einzufügen, damit die Wiedergewinnungseinrichtung falsche
Positionen des Abnehmerkopfs schnell feststellen und korrigieren kann.
Bisher wurde es für notwendig gehalten, das digitale Tonsignal zeitlich zu pressen, um periodische Intervalle
für die Einfügung der Signale zur Windungs- oder Spuridentifizierung zu schaffen. Dies erforderte die
Verwendung einer besonderen Schaltungsanordnung im Abspielgerät, um anschließend das Identifizierungssignal
wieder zu entfernen und das gepreßte Tonsignal zum Erhalt eines zeitlich kontinuierlichen Signals wieder zu
dehnen. Hierzu benötigte man im allgemeinen einen Pufferspeicher mit einer Kapazität zur Speicherung des
größeren Teils des Signals, der sich zwischen aufeinanderfolgenden Identifizierungsnummern befindet. Ein
solcher Pufferspeicher erhöht die Kosten und die
Kompliziertheit des Abspielgeräts wesentlich.
Wenn ein Gerät zum Aufzeichnen und Abspielen digital codierter Tonsignale eine annehmbare Abspielqualität
bringen soll, dann muß es in der Lage sein, sich von Signalausfällen (Fehlern) zu erholen, die wesentlich
langer sind als eine Zeile, d.h. länger als die Zeitspanne zwischen aufeinanderfolgenden Synchronsignalen.
Die für die Einfügung des Windungs- oder Spuridentifizierungssignals
erforderliche Zeit liegt in der Größenordnung von einer oder zwei Zeilenperioden.
IVählt man einen Code, der sich zur Korrektur einer entsprechend langen Serie von Fehlern ("Fehlerburst") eignet,
kann der Abschnitt des Tonsignals, der innerhalb der
für die Windungs- oder Spuridentifizierungssignale bestimmten
Perioden liegt, fortgelassen und durch das Identifizierungssignal ersetzt werden. Der fehlerkorrigierende
Decodierer im Abspielgerät behandelt das Identif izierungssignäl als einen Fehlerburst und rekonstruiert
das Tonsignal aus dem übrigen codierten Signal.
Bei einem erfindungsgemäßen System wird oder ist eine Digitaldarstellung eines zeitlich kontinuierlichen Analogsignals
auf ein Aufzeichnungsmedium aufgezeichnet«
Die digitale Darstellung des Analogsignals besteht aus einer abwechselnden Folge von Segmenten digitaler Datenbits
und Synchronsignalen. Die Segmente sind mit Bits eines Codes zur Fehlerkorrektur codiert» Bestimmte vorgeschriebene
Segmente sind durch eine digitale Hilfsinformation
ersetzt.
Eine auf das erfindungsgemäße Prinzip abgestellte Anordnung zum Aufzeichnen eines zeitlich kontinuierlichen
Analogsignale in der oben beschriebenen Weise enthält eine Quelle digitaler Signale, die das Analogsignal
repräsentieren. Ferner ist eine Einrichtung vorgesehen, um das Digitalsignal in aufeinanderfolgende Segmente jeweils
einer vorbestimmten Dauer zeitlich zu pressen» Die Segmente werden dann mit einem Code zur Fehlerkorrektur
codiert. Diese Codierung führt zur Bildung einer Fehlerprüfinformation. Die Fehlerprüfinformation wird im Zeitmultiplex
mit dem Digitalsignal in einem oder mehreren aufeinanderfolgenden Segmenten verschachtelt. Die An-Ordnung
weist außerdem Einrichtungen zur Erzeugung von Synchronsignalen und von Hilfsinformationen auf. Ein
Multiplexer setzt die Synchronsignale zwischen die Segmente des codierten Digitalsignals und setzt die Hilfsinformation
an die Stelle vorgeschriebener Segmente des codierten Digitalsignals.
Eine auf das erfindungsgemäße Prinzip abgestellte Anordnung
zur Verarbeitung einer in der vorstehend beschriebenen Weise aufgezeichneten Digxtaldarstellung eines Analogsignals enthält eine Einrichtung zur Erfassung der Bits
des aufgezeichneten Digitalsignals. Ein fehlerkorrigierender Decoder decodiert das erfaßte Digitalsignal und korrigiert
eventuelle Fehler. Die digitale Hilfsinformation, durch welche ein vorgeschriebenes Segment ersetzt wurde,
wird vom Decodierer als Serie von Fehlern (Fehlerburst) behandelt. Das durch die Hilfsinformation ersetzte Segment
des Digitalsignals wird durch den Decodierer wieder rekonstruiert. Die erfaßten und die rekonstruierten Segmente
des Digitalsignals werden dann in ein zeitlich kontinuierliches- Analogsignal umgewandelt.
Die Erfindungwird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert.
Fig. 1, 2 und 3 zeigen schematisch den Aufbau eines 20. digital codierten Signals zum Aufzeichnen auf
einem Aufzeichnungsmedium hoher Dichte;
Fig. 4 ist ein Blockschaltbild einer Anordnung zur Analog/Digital-Umwandlung und Codierung;
Fig. 5 ist ein Blockschaltbild eines Abspielgeräts für digital aufgezeichnete Toninformationen;
Fig. 6 ist ein Blockschaltbild eines in der Anordnung nach Fig. 4 verwendbaren speziellen Codierers,
der einen Code zur Fehlerkorrektur einführt;
Fig. 7 ist ein Blockschaltbild eines in der Anordnung
nach Fig. 5 verwendbaren speziellen fehlerkorrigierenden Decoders.
Die Pig. 1 zeigt ein bekanntes Format eines digital codierten Tonsignals, welches in einer Form aufgezeichnet ist,
die mit einem zusammengesetzten Videosignal kompatibel oder einem solchen Signal ähnlich ist« Das dargestellte Signal
besteht aus zwei großen Segmenten, die in Anlehnung an ein Fernsehsignal als "ungeradzahliges Teilbild" und
"geradzahliges Teilbild" bezeichnet werden können und jeweils in 262,5 kleinere Segmente unterteilt sind, die als
Horizontal-"Zeilen" oder abgekürzt"!!" bezeichnet werden
können. 17»5 "Zeilen" in ,ledern "Teilbild" bilden ein
"Vertikalintervall", in dem ZeitSteuerimpulse enthalten
sind, um das Abspielgerät zu synchronisieren und/oder
Zeiten zur periodischen Abschaltung eines Abnehmerwandlers vorzugeben, z.B. für die Umschaltung der Abtastköpfe im
Falle eines Bandgeräts (vgl«, hierzu z.B„ die US-Patentschrift
4 138 694). Die eigentliche Digitalinformation ist in den übrigen 245 Zeilen codiert. Diese Information
kann Informationen zur Identifizierung der Aufzeichnungsspur oder Aufzeichnungswindung enthalten.
Das in den 245 Informationszeilen ("Datenzeilen") aufgezeichnete Signal ist die Digitaldarstellung eines zeitlich
kontinuierlichen Signals«. Um das zeitkontinuierliche
Signal vollständig wiedergewinnen zu können, muß derjenige Teil des Signals, der normalerweise während
der Vertikalintervalle erscheinen würde, in die restlichen 245 Zeilen jedes Teilbildes mit hineingepreßt
sein. Um das derart zeitlich gepreßte Signal wieder in eine zeitkontinuierliche Form zurückzubringen, muß entweder
die Gesamtheit oder ein großer Teil der in den 245 Datenzeilen enthaltenen Information zwischengespeichert
werden. Die Information wird in den Zwischen- oder Pufferspeicher mit einer der Wiedergewinnung des Signals
entsprechenden Geschwindigkeit eingeschrieben und dann niit einer langsameren Geschwindigkeit ausgelesen, um die
Information zeitlich so weit zu dehnen, daß sie die gesamte Teilbildperiode ausfüllt«, Es sei erwähnt, daß zwei
solclie Pufferspeicher erforderlich sind, in deren einen
das wiedergewonnene Signal jeweils eingelesen wird, während das gedehnte Signal aus dem anderen Pufferspeicher
ausgelesen wird, und umgekehrt. Wenn z.B. jede der 245 Datenzeilen 100 Bits der Signalinformation enthält, dann
benötigt man eine Speicherkapazität von ungefähr 50 Kilobits
und zusätzlich eine Schaltungsanordnung zur Bewirkung der Signaldehnung.
ItLe Pig. 2 zeigt ein Digitalsignalformat mit einer Unterteilung von ebenfalls zwei Teilbildern. Dieses Signalformat ist kompatibel für die Aufzeichnung und Wiedergewinnung
in einem Bildplattensystem, bei welchem das Signal in einer einzigen durchgehenden Spiralrille auf
der Platte aufgezeichnet wird oder ist. Die Perioden, welche den Perioden für das Vertikalintervall beim Format
nach Fig. 1 entsprechen, enthalten im Falle der Fig.2 aufgezeichnete Daten. Man erkennt, daß beim Format·nach
Fig. 2 das aufgezeichnete zeitkontinuierliche Signal
viel weniger zeitlich gepreßt zu werden braucht wie beim Format nach Fig. 1.
Gemäß der Fig. 2 enthalten 261 der insgesamt 262 Zeilen
in jedem geradzahligen Teilbild und 262 der insgesamt
263 Zeilen in jedem ungeradzahligen Teilbild Dateninformation (d.h. Information des Aufzeichnungssignals). Die
erste Zeile jedes Teilbildes ist für eine Information zur Identifizierung der Rillenwindung ("Spur") reserviert.
Falls diese Identifizierungsinformation einen Kenncode
enthält, der dem Gerät signalisiert, daß die aus der betreffenden Zeile wiedergewonnene Information eine Information
zur Identifizierung der Windung ist, dann kann dieser Kenncode auch zur Teilbildsynchronisierung
(Vertikalsynchronisierung) verwendet werden. Ein Platten-Abspielgerät,
bei welchem ein Kenncode zur Synchronisierung des Geräts auf den Rest des Teilbildes verwendet
wird, ist in der US-Patentanmeldung Nr. 84,393 beschrie-
ben, die am 12. Oktober 1979 eingereicht wurde.
Je nach dem Typ von Signalfehlern, die durch das Aufzeichnungsmedium
im Aufzeichnungssignal erzeugt werden, kann es vorteilhaft sein, eine größere oder eine kleinere Anzahl
von Zeilen zur Windungsidentifizierung und Synchronisierung
für eine speziell numerierte "Daten"-Zeile zu haben. Nichts schreibt vor, daß das Format nach Fig.» 2 für ein
verfügbares Digitalplatten-Abspielgerät dem typischen Video-Teilbildformat entsprechen muß, wie es in Fig» 1
dargestellt ist. Es sei erwähnt, daß es vorteilhaft ist, für die Spur-Identifizierungsinformation zwei aufeinanderfolgende
Zeilen pro Block von Datenzeilen zu verwenden.
Da es zum einen notwendig ist, die aufgezeichnete Digitalinformation
in einer eine Fehlerkorrektur erlaubenden Weise zu codieren, und zum andern die Codierung auf
Fehlerbursts abgestellt sein sollte, die über mehrere Zeilen gehen, braucht das zeitkontinuierliche Datensignal
nicht zeitlich gepreßt zu werden, um die zur Windungsidentifizierung dienenden Signalperioden vorzusehen.
Das Datensignal wird vielmehr ohne zeitliche Pressung aufgezeichnet (auf Teilbildbasis), wobei die in die Identifizierungsperioden
fallenden Daten einfach ignoriert werden. Bei der Wiedergewinnung faßt die das Datensignal
verarbeitende Anordnung die Identifizierungsinformation als Fehlerburst im Datensignal auf und korrigiert diesen
Fehler, indem sie die verlorene Information aus dem übri-
JO gen codierten Signal rekonstruiert» Somit ist der Pufferspeicher,
der bisher zur Dehnung der einzelnen Teilbilder des zeitgepreßten Signals benötigt wurde, nicht erforderlich.
Die Fig- 3 zeigt an einem Beispiel den genaueren Aufbau
des aufgezeichneten Signals für eine Zeile von Dateninformation,
welche sich sowohl im Signalformat nach
Fig. 1 als auch im Signalformat nach Fig. 2 codieren ließe. Der im Signal nach Fig.3 verwendete Datenfehlercode
hingegen entspricht demjenigen, der vom Codierer nach Pig. 6 (weiter unten erläutert) gebildet wird. Der
hier gewählte Code führt zu einem relativ großen Signalüberhang, weil jedes dritte Bit ein Fehlerprüfbit ist.
Die dargestellte Dateninformationszeile enthält aufeinanderfolgende Abfragewerte 1, 2, 3, 4·, 5 und 6, die in
dieser Reihenfolge der ersten Abfrage für den linken Kanal (L1), der ersten Abfrage für den rechten Kanal
(R1), L2, R2, L3 und R3 entsprechen.
Jede Zeile enthält einen Horizontalsynchronimpuls, einen
Schwingungsimpuls der Frequenz 1,53 MHz und die digital
codierte Signalinformation (Dateninformation). Das codierte Signal für jede Zeile ist die Digitaldarstellung eines
Abschnitts eines zeitkontinuierlichen Signals, dessen Dauer einer ganzen Zeilenperiode entspricht. Das codierte
Signal ist daher innerhalb der einzelnen Zeilen jeweils zeitlich komprimiert (gepreßt), um jeweils Platz für den
Horizontalsynchronimpuls und den Schwingungsimpuls zu haben,und muß am Ende wieder gedehnt werden, bevor es
vom Benutzer empfangen wird. Wegen der begrenzten Anzahl von Abfragewerten pro Zeile kann diese Dehnung jedoch
in der Zeitsteuerung der Digital/Analog-Umwandlung erfolgen.
Die Pig. LV zeigt einen digitalen Codierer zur Umwandlung
eines zweikanaligen Tonsignals in Digitalform und dessen Vereinigung mit geeigneten Synchronsignalen, um es auf
eine Bildplatte aufzeichnen zu können. Gemäß der Pig. werden die analogen Tonsignale des linken und des rechten
Kanals jeweils auf den Eingang eines betreffenden Analog/Digital-Wandlers (A/D-Wandler) 10 bzw. 11 gegeben.
Jeder der A/D-Wandler liefert am Ausgang eine aus 16 Bits
in Parallelform bestehende Digitaldarstellung von Abfragewerten des betreffenden, in regelmäßigen Abständen abge-
.-17-
fragten Eingangssignals. Die aus Jeweils 16 Parallelbits bestehenden Signale werden in einer Multiplexerschaltrung
12 im Zeitmultiplex verschachtelt, um ein Signal zu bilden, in welchem aufeinanderfolgend zunächst in Serienform
die 16 Bits des Abfragewerts L1 erscheinen, dann in Serienform die 16 Bits des Abfragewerts R1, dann in
Serienform die 16 Bits des Abfragewerts L2, dann in Serienform die 16 Bits des Abfragewerts R2, usw.. Der
Multiplexer 12 kann aus zwei 16-Bit-Schieberegistern mit
Paralleleingang und Serienausgang bestehen, wobei die
Serienausgänge der beiden Register zusammengekoppelt sind. Das eine Register empfängt am Eingang die Parallelbits vom A/D-Wandler 10 und das andere die Parallelbits
vom A/D-Vandler 11. Die beiden Schieberegister werden alternierend taktgesteuert, um die Daten in Serienform
mit einer solchen Geschwindigkeit auszugeben, daß die geforderte zeitliche Pressung innerhalb der jeweiligen
Datenzeile erfolgt. Das im Zeitmultiplex verschachtelte digitale Tonsignal wird einem Fehlerkorrektur-Codierer
14· zugeführt, der Fehlerprüfbits erzeugt, die eine Funktion des zugeführten Multiplexsignals sind. Die erzeugten
Fehlerprüfbits werden in regelmäßigen Abständen in das serielle digitale Tonsignal eingestreut, um später, nach
der Wiedergewinnung des Signals von der Aufzeichnungsplatte,
von einem entsprechenden Decoder verarbeitet zu werden. Die Taktsteuerung der A/D-Wandler 10 und 11 und
des Multiplexers 12 sowie des Codierers 14 ist so, daß
die Ausgangsdaten des Codierers in aufeinanderfolgenden
Abschnitten oder "Segmenten" erscheinen, die durch vorbestimmte Zeitperioden voneinander getrennt sind.
Ein weiterer Multiplexer 17 empfängt das codierte Signal vom Codierer 14- sowie Färb- und Horizontal synchron signale
von einem Generator 15 und überlagert die von diesen
Schaltungen 14- und 15 kommenden Signale, um ein zusammengesetztes
Signal zu bilden, wie es in Fig. 3 dargestellt ist.
Ein Generator 16 erzeugt aufeinanderfolgende Rillenwindungs-Identifizierungsaignale,
die Jeweils aus einer Zahl oder nummer und einem Kenncode bestehen. In bestimmten
Zeilenperioden werden diese Identifizierungssignale durch den Multiplexer 17 eingefügt, und zwar anstelle des normalerweise
in der betreffenden Zeile befindlichen digitalen Tondatensignals, so daß die Toninformation an den
entsprechenden Stellen durch die Identifizierungsinformation
ersetzt wird. Das Ausgangssignal des Multiplexers
17 moduliert in einem FM-Modulator 18 die Frequenz eines Trägers. Der modulierte Träger wird dann auf einer Platte
19 aufgezeichnet.
Ein Taktgeber 13, der einen stabilen Oszillator enthält, erzeugt Taktsignale zur synchronen Steuerung des Betriebs
der verschiedenen Schaltungseinheiten.
Die Fig. 5 zeigt ein Ausführungsbeispiel eines Platten-Abspielgeräts
zur Wiedergewinnung digital codierter Tonsignale. Ein Abnehmerkopf 30, der mit einer Abnehmerschaltung
31 zusammenwirkt, greift an der Aufzeichnungsplatte 19 an und fühlt das aufgezeichnete Signal, wenn
eine Relativbewegung zwischen dem Kopf und der Platte stattfindet. Das gefühlte Signal wird einem FM-Demodulator
32 angelegt, der es in das Basisbandsignal des in Fig. 2 gezeigten Formats umsetzt. Das demodulierte Signal
wird einer Zeitbasis-Korrekturschaltung 36 zugeführt,
welche die Frequenz des im Signal enthaltenen Farbhilfsträgprimpulses
mit der Frequenz eines stabilen Oszillators vergleicht und abhängig von der Frequenzdifferenz
ein Steuersignal erzeugt. Dieses Steuersignal wird einem mit dem Abnehmerkopf 30 gekoppelten Geschwindigkeits-Korrekturwandler
38 angelegt. Der Korrekturwandler (sogenannter "Armstrecker") bewegt den Abnehmerkopf längs der
Plattenrille, um die gewünschte Relativgeschwindigkeit zwischen Kopf und Platte konstant zu halten.
Die Zeitbasis-Korrekturschaltung ;)6 liefert außerdem ein
Taktfrequenzsignal, welches synchron mit den aufgezeichneten Daten ist. Dieses Taktfrequenzsignal wird einem
Taktgeber 57 angelegt, der Taktsignale zur Steuerung verschiedener
Schaltungen im Abspielgerät liefert.
Das demodulierte Signal vom Demodulator 52 wird ferner
auf einen Detektor 54 gegeben, der das Auftreten eines
Windungs-Identifizierungssignals erkennt. Der Detektor
34- fühlt dieses Signal und bringt es in eine Form, die
von einer mit Mikroprozessor arbeitenden Steuerschaltung 35 verarbeitet werden kann. Der Mikroprozessor ist so
programmiert, daß er erkennt, wann Windungs-Identifizierungsnummern von der normalen Folge abweichen, was einen
Fehler bei der Spurverfolgung anzeigt, z.B. ein überspringen von Windungen, ein Festhängen in ein und derselben
Windung (sogenannter "Rillenschluß")? usw.. Wenn ein Spurverfolgungsfehler auftritt, wird ein Steuersignal
an einen speziellen Wandler 39 gegeben, der daraufhin den Abnehmerkopf so ablenkt, daß er in die richtige
Windung der Aufzeichnungsspur zurückversetzt wird.
Der vorstehend beschriebene Teil des Abspielgeräts entspricht dem CED-Bildplattenspieler des Typs SFT-100 der
RCA Corporation, der im Handel erhältlich ist.
Das demodulierte Signal vom Demodulator 32 wird außerdem
auf eine digitale Detektorschaltung 40 gegeben, die das
digitale Datensignal zur Verarbeitung in einem Fehlerkorrektur-Decoder
42 konditioniert« Der Decoder 42 prüft
das wiedergewonnene Signal auf Fehler und korrigiert
Signalfehler im Rahmen seiner Zuständigkeit.
Das Ausgangssignal des Decoders 42 wird einem Demultiplexer
43 zugeführt, der die Abfragewerte des rechten
Kanals von den Abfragewerten des linken Kanals trennt und auf jeweils einen gesonderten Digital/Analog-Wand-
ler (D/A-Wandler) 45 bzw. 44 gibt. Die D/A-Vandler erzeugen
an ihren Ausgängen 46 und 47 zwei zeitkontinuierliche Analogsignale. Die hierzu notwendige zeitliche Dehnung des
auf Zeilenbasis zeitlich gepreßten Signals kann erreicht werden entweder durch bestimmte Einstellung der Geschwindigkeit
oder Frequenz, mit welcher die Signale an den Ausgang des Demultiplexers 43 gelegt werden, oder durch die
Geschwindigkeit oder Frequenz, mit welcher man die D/AWandler ihr Ausgangspotential ändern läßt.
Der Betrieb der Schaltungen 40, 42, 43, 44 und 45 wird
durch Steuer- und Taktsignale synchronisiert, die in einer Zeitsteuerlogik 41 erzeugt werden. Die Zeitsteuerlogik
spricht auf den Taktgeber 37 an, der das Haupttaktsignal liefert. Da der Taktgeber 37 im Synchronlauf mit den
wiedergewonnenen Daten ist, sind die von der Logik 41 gelieferten Zeitsteuerimpulse ebenfalls mit den wiedergewonnenen
Daten synchronisiert.
Die Zeitsteuerlogik 41 spricht außerdem auf ein Steuersignal
vom Mikroprozessor 35 an. Der auf die Erkennung des Windungs-Identifizierungssignals reagierende Mikroprozessor
35 beeinflußt die Zeitsteuerung der Erfassung des digitalen Datensignals so, daß der Decoder 42 Informationen
nur während derjenigen Perioden eines Zeilenintervalls weitergibt, in denen digitale Tondateninformation
vorhanden ist.
Die ü'ig. 6 zeipjt die Schaltung eines speziellen Codierers,
der das Signal in einem Faltungscode (Konvolutionscode) verschlüsselt und als Codierer 14 in der Anordnung nach
Fig. 4 verwendet werden kann. Diese Schaltung vermag ein Digitalsignal in solcher Weise zu codieren, daß durchgehende
FehlerSerien ("Fehlerburst") einer Länge von
"K" aufeinanderfolgenden Bits korrigiert werden können,
wobei "K" eine willkürliche ganze Zahl ist.
Der Codierer empfängt ein Eingangssignal an der Klemme 50
und liefert ein codiertes Ausgangssignal an der Klemme 63. Das Eingangssignal sei eine serielle Bitfolge, in welcher
abwechselnd Bits zweier verschiedener Gruppen erscheinen, wobei die Bits der einen Gruppe mit a(m) und die Bits der
anderen Gruppe mit b(m) bezeichnet seien.. Das Ausgangssignal
des Decoders ist eine serielle Bitfolge, welche die eingang,.sseitige Bitfolge und dazwischen eingestreute Fehlerprüfbits
c(m) enthält, d.h.., wenn das Eingangssignal die Bitfolge a(i), b(i), a(2), b(2), a(3)» b(3)» usw/ist,
dann hat das Ausgangssignal die Form a(i)9 b(i), c(i),
a(2), b(2), c(2), a(3>, b(3), c(3), usw.
Die Fehlerprüfbits werden aus folgender Gleichung abge»
leitet:
c(m) = b(m-3k) (^T)b(m-4K) ζ^) a(m-5K) (T) a(m-7K), Oi)
wobei das Symbolf + ) eine sogenannte "Modulo-2-Addition"
bedeutet (Addition auf Zweierbasis mit fallengelassenem
Übertrag).
In der Fig. 6 werden die an der Eingangsklemme 50 erscheinenden
aufeinanderfolgenden Bits mittels eines Umschalters 65 abwechselnd auf zwei Anschlüsse 61 und 62 gegeben«.
Der Anschluß 61 bedient den b(m)-Kanal, und der Anschluß
62 bedient den a(m)-Kanal. Aufeinanderfolgende a(m)-Bits
werden auf ein Verζögerungselement 51 gegeben, welches
diese Signalbits um 5 nal "K" Bitpositionen verzögert,
so daß an seinem Ausgang 53 ein verzögertes Signal
a(m-5K) erscheint. Dieses Signal wird einem weiteren
Verzögerungselement 55 zugeführt, welches die a(m)-Signalbits zusätzlich um 2 mal "K" Bitzeiten verzögert» Das
am Ausgang 65 des Verzögerungselements 55 erscheinende Signal läßt sich also schreiben als a(m-7K).
Die b(m)-Signalbits werden in ähnlicher Weise im b(m)~
Kanal durch. Verzögerungselemente 52 und 56 verzögert.
Das Verzögerungselement 52 bewirkt eine Verzögerung von
3 mal "K", so daß am Ausgang 54- dieses Elements das Signal
b(m-3K) erscheint. Das Verzögerungselement 56 bewirkt
eine Verzögerung von 1 mal "K" Bitzeiten, so daß am Ausgang 64 dieses Elements ein Signal b(m-4K) erscheint.
Ein an die Verzögerungs-Ausgänge 53 und 65 angeschlossenes Exklusiv-ODER-Glied 57 verknüpft die Signale a(m-5K)
und a(m-7K) in Modulo-2-Addition. Ein Exklusiv-ODER-Glied
58 verknüpft in ähnlicher Weise die Signale b(m-3K) und b(m-4K) in Modulo-2-Addition. Die von den Gliedern
57 und 58 gelieferten Resultate werden in einem Exklusiv-ODER-Glied
59 in Modulo-2-Addition verknüpft, um an der
Klemme 60 das Signal c(m) zu erzeugen. Man erkennt, daß diese Fehlerprüfbits c(m) um 3, 4, 5 und 7 mal "K" Bitzeiten
gegenüber dem Realzeitsignal verzögert sind. Wenn ein Teil des codierten Signals a(m), b(m), c(m), a(m+i),
usw. verlorengegangen oder verwürfelt ist, erscheinen daher die Fehlerprüfbits für die betreffenden a(m)- und
b(m)-Bitpositionen zeitlich davon verschoben und sind verfügbar, um die verlorengegangenen Daten zu rekonstruieren.
Das Ausgangssignal des Codierers wird an der Klemme 63 einfach dadurch erhalten, daß diese Klemme durch den Umschalter
63 zyklisch mit den Klemmen 62, 61 und 60 in dieser Reihenfolge verbunden wird.
Die Verzögerungselemente 51 ·, 52, 55 und 56 können typischerweise
Kombinationen serieller Schieberegister sein, z.B. eine Länge von 1024 Bits. Die gleiche Funktion kann jedoch
auch mit Hilfe von ßpeichereinrichtungen mit wahlfreiem Zugang realisiert werden.
Die Fig. 7 zeigt einen speziellen Decoder, der sich zur
Decodierung des von der Anordnung nach Fig. 6 geliefer-
-23-
ten codierten Signals eignet und als Decoder 4-2 des Abspielgeräts
nach Fig. 5 verwendet werden kann. Der Decoder nach Fig. 7 hat eine Eingangskiemme 75 und eine
Ausgangsklemme 110. Das zu verarbeitende Eingangssignal ist eine serielle Bitfolge des Formats a(m), b(m), c(m),
a(m+i), b(m+i), usw.. Das Ausgangssignal ist eine serielle
Bitfolge, die gegenüber dem Eingangssignal um 7 nia.1 "K"
Bitzeiten verzögert ist und in welcher die Fehlerprüfbits
entfernt sind, d.h. das Ausgangssignal hat die Form a"(m-7K), b"(m~7i0, a"(m+1-7K), b"(m+1-7K) ... usw..
(Die Doppelstrich-Indizes an den Bitbezeichnungen sollen
symbolisieren, daß das Signal von einem Übertragungsoder einem Aufzeichnungsmedium wiedergewonnen und so
decodiert wurde, daß erfaßte Fehler korrigiert sind.)
■15 : . ·.
Am Decoder wird das Eingangssignal durch einen Schalter 111 so kommutiert, daß die af(m)-Bits des codierten Signals
in den "a"-Kanal des Decoders gelenkt werden, die b'(m)-Bits in den "b"-Kanal und die c'(m)-Bits in den
"c"-Kanal. (Die Einfachstrich-Indizes an den Bitbezeichnungen sollen anzeigen, daß das Signal von einem Übertragungs-
oder einem Aufzeichnungsmedium wiedergewonnen wurde, noch nicht decodiert ist und Fehler enthalten
kann.) Die a'(m)-Signalbits werden einer Serienschaltung
zweier Verzögerungselemente 76 und 78 zugeführt, deren erstes eine Verzögerung um 5 JQaI "K" Bitzeiten
und deren zweites eine Verzögerung um 2 mal "K" Bitzeiten bewirkt, so daß am Anschluß 77 ein Signal a'(m-5K)
und am Anschluß 79 ein Signal a'(.m~7%.) erscheint. In
ähnlicher Weise werden die b'(m)-Signalbits einer Reihenschaltung zweier Verzögerungselemente 82 und 84-zugeführt,
deren erste eine Verzögerung von 3 mal "K" Bitzeiten und deren zweite eine Verzögerung von 1 mal "K"
Bitzeiten bewirkt, so daß am Anschluß 83 ein Signal b'(m-3K) und am Anschluß 85 ein Signal b'(m-4K) erscheint.
Ein Exklusiv-ODER-Glied 92 verknüpft die an den Anschlüssen
77 und 79 erscheinenden Signale a'(m-5K) und a'(m-7K).
In ähnlicher Weise verknüpft ein Exklusiv-ODER-Glied die an den Anschlüssen 83 und 85 erscheinenden Signale
b'(m-3K) und b'(m-4K). Die Ausgangssignale der beiden
Exklusiv-ODER-Glieder 92 und 93 werden in einem nachgeschalteten
Exklusiv-ODER-Glied 91 verknüpft, um am Anschluß 74 ein Signal c'(m) zu liefern. Das Signal
cf(m) ist definiert durch die Gleichung
C1Cm) = a'(m-5K) + a 1Cm-TK) + b'(m-3K) + bf(m-4KX(2)
Wenn die Bits a'(m), b'(m) und c'(m) des wiedergewonnenen
Signals fehlerfrei wiedergewonnen wurden, dann ist das am Anschluß 74 des Decoders erzeugte Prüfbit cf(m) gleich
dem codierten Prüfbit c(m). Diese Bedingung wird im "c"-Kanal des Decoders geprüft.
Die übertragenen oder wiedergewonnenen Prüfbits cCm)
und das vom Decoder erzeugte Prüfbit c'(m) werden an
ein Exklusiv-ODER-Glied 94 gelegt, dessen Ausgang 95
hohen Pegel bekommt, wenn seine beiden Eingangssignale unterschiedlichen Binärwert (Logikpegel) haben. Dies
zeigt einen Fehler an. Die Fehleranzeige wird in den Schaltungselementen 97, 98, 100, 102, 104, 105 und 106
verarbeitet, um festzustellen, ob der Fehler in der a1(m)-Bitstelle, der b1(m)-Bitstelle oder der cf(m)-Bitstelle
liegt. Zeigt sich, daß der Fehler im "a"-Kanal ist, dann wird das Signalbit a'(m-7K) in einem Exklusiv-ODER-Glied
80 mit einem am Anschluß 96 entwickelten Bitkorrektursignal verknüpft, um am Anschluß 81 ein korrigiertes
Bit a"(m-7K) zu erzeugen. Zeigt sich hingegen, daß ein Bit im "b"-Kanal fehlerhaft ist, dann wird ein
am Anschluß 87 erzeugtes Signal b'(m-5K) gebildet durch ein Verzögerungselement 86 mit einer Verzögerungszeit
entsprechend 1 mal "K" mit einem am Anschluß 101 ent— wickelten Fehlerprüfbit in einem Exklusiv-ODER-Glied
verknüpft (Modulo-2-Addition), um ein korrigiertes Bit
b"(m-5K) zu erzeugen. Das Ausgangssignal des Exklusiv-
ODER-Gliedes 88 wird auf ein Verzögerungseiement 89 gegeben,
welches das Signalbit b"(m-5K) zusätzlich um 2 mal
"K" Bitzeiten verzögert, um das Signal des "b"-Kanals in die richtige zeitliche Lage bezüglich des Signals des
"a"-Kanals zu bringen, so daß die a'(m)-Bits und die b'(m)-Bits die gleiche Verzögerung von 7 mal "K" Bitzeiten
erfahren. Die Ausgangsklemme 110 wird zwischen den Anschlüssen 81 und 90 umgeschaltet, um die korrigierten
a"(m)-Signarbits und b"(m)-Signalbits in der oben beschriebenen
Form zu empfangen»
Die Arbeitsweise des "c"-Kanals des Decoders sei mit Hilfe
nachstehender Gleichungen erläutert» Für c'(m) gilt:
"C1Cm) = V(m-3K) + b'(m-4K) + a'(m-5K) + a'Cm-7K>.
<3)
Falls das Bit b'(0) falsch ist, xfird die obige Gleichung
für c'(m) falsch, nachdem b'(0) um 3K Bits und 4K Bits
verzögert ist. Das heißt:
20
20
c1 (3K) = VCO) (T) V (-K) (T) a '(-2K) (T) a '(-4K)
und
cf
(3K) = b '(K) C+) V (O)(T) a '(-K)(T) a '(-3K). (5)
25
Die durch einen Fehler bei V(0) bewirkten Fehler in c'(m) erscheinen zu Zeiten, die um "K" Bitzeiten auseinanderliegen.
Wenn andererseits ein Fehler im Bit a1(O)
auftritt, sind die resultxerenden Gleichungen:
30
c'(5K) = V C 2K) + VCK)- + a'(0) + a'(-2K) (6)
und
c'(7K) = V(AK) + VC3K)'+ a'(2K) + a'(0). (7)
35
Im Signal c'(m) erscheinen also zwei Fehler im Abstand von 2 mal "K" Bitzeiten. Ein Fehler im übertragenen
.:.":' -:.:-: :~::λ 3238115
-26-
Feh.lerpru.fbit hingegen erscheint nur einmal für dieses
Bit. Damit sollte es möglich sein (und ist auch möglich) festzustellen, welches Bit fehlerhaft ist, wenn die Signale
c(m) und c'(m) einen Ubertragungs- oder Wiedergewinnungsfehler
des Signals anzeigen.
Für die weitere Erläuterung des Decoders nach Fig. 7 sei
der Fall betrachtet, daß im "b"-Kanal ein Bitfehler bei b'(0) vorhanden sei. Wenn dieses Bit den Anschluß 83
erreicht, liefert das Exklusiv-ODER-Glied 94 einen Fehlersignalimpuls
an den Anschluß 95 entsprechend der obigen Gleichung (4). Der Anschluß 96 ist normalerweise
niedrig, so daß der Fehlerimpuls über das Exklusiv-ODER-Glied
97 an das 1K-Verzögerungselement 98 (Verzögerungszeit 1 mal "K") weitergegeben wird. Während das fehlerhafte
Bit b'(0) im "b"-Kanal das IK-Verzogerungselement
84 durchläuft, läuft gleichzeitig das Fehlerimpulssignal durch das 1K-Verzögerungselement 98. Wenn das fehlerhafte
Bit b'(0) zum Anschluß 85 gelangt, ist der erste Fehlerimpuls
am Anschluß 99 angelangt. Gemäß der obigen Gleichung (5) liefert das Glied 94 noch einen zweiten
Fehlerimpuls. Zu dieser Zeit läuft das fehlerhafte Bit b'(0) durch das IK-Verzögerungselement 86. Der Anschluß
101 hat normalerweise niedrigen Pegel, so daß der erste Fehlerimpuls zum IK-Verzögerungsglied 102 weiter übertragen
wird. Der zweite Fehlerimpuls durchläuft das Verzögerungselement 98 wie vorher der erste Fehlerimpuls.
Wenn nun das fehlerhafte Bit b'(0) am Anschluß 87 ankommt,
erscheinen gleichzeitig der erste und der zweite Fehlerimpuls am Anschluß 103 bzw. 99, so daß sie das UND-Glied
104 beaufschlagen, welches daraufhin an seinem Ausgangsanschluß ein Fehlerkorrekturbit erzeugt. Dieses
Korrekturbit wird im Exklu3iv-0DER-Glied 88 mit dem fehlerhaften Bit b'(O) verknüpft (Modulo-2-Addition),
wodurch sich der Logikzustand des Bits b'(0) ändert und mithin der Fehler korrigiert wird. Das Fehlerkorrekturbit
vom Ausgang des UND-Gliedes 104 wird gleichzeitig
auch mit dem zweiten Fehlerimpuls im Exklusiv-ODER-Glied 100 verknüpft, das zwischen die Verzögerungselemente 98
und 102 geschaltet ist. Hiermit wird verhindert, daß der zweite Fehlerimpuls eine UND-Verknüpfung mit einem
eventuell nachfolgenden Fehlerimpuls erfährt, der 1 mal
"K" Bitzeiten später erscheinen könnte. Ein solcher nachfolgender Fehlerimpuls würde ansonsten zur fälschlichen
Erzeugung eines Fehlerkorrekturimpulses am UND-Glied 10A- führen. Durch eine ähnliche Analyse läßt sich
zeigen, daß ein Fehler im Bit a'(O) zur Erzeugung zweier Fehlerimpulse am Ausgang des Gliedes 94- führt, wobei in
diesem Fall die Fehlerimpulse jedoch einen zeitlichen Abstand von 2 mal "K" Bitzeiten haben. Daher liefert in
diesem Fall das UND-Glied 105 ein Fehlerkorrektursignal, denn dieses Glied spricht wegen der Kombination der Verzögerungselemente
98 und 102 dann an, wenn die beiden Fehlerimpulse um 2 mal "K" Bitzeiten voneinander getrennt
sind. Das vom UND-Glied 105 gelieferte Fehlerkorrektursignal wird im Exklusiv-ODER-Glied 80 mit dem fehlerhaften
Bit a'(0) verknüpft, um den Fehler zu korrigieren. Gleichzeitig findet im Exklusiv-ODER-Glied 97 eine
Verknüpfung dieses Fehlerkorrektursignals mit dem zweiten
Fehlerimpuls statt, so daß eine spätere UND-Verknüpfung des zweiten Fehlerimpulses mit einem nachfolgenden
Fehlerimpuls nicht stattfinden kann und somit die Erzeugung eines fälschlichen Fehlerkorrekturbits verhindert
wird.
Die UND-Glieder 104- und 105 erzeugen Fehlerkorrekturbits
nur dann, wenn zwei aufeinanderfolgende Fehlerimpulse
einen zeitlichen Abstand von 1 mal "K" Bitzeiten bzw.
2 mal "K" Bitzeiten haben. Die Verzögerungselemente 84- und 78 in den Kanälen "b" und "a" garantieren, daß fehlerhafte
Bits b'(m) und a'(m) zur Erzeugung von Fehlerimpulsen
am Anschluß 95 führen, die um 1 mal bzw. 2 mal "K" Bitzeiten voneinander getrennt sind. Fehler in den
Prüfbits c'(m) hingegen führen nicht zur Erzeugung
zweiter Fehlerimpulse, welche die UND-Glieder 104 und 105
zur Lieferung von Fehlerleorrekturbits veranlassen können,
es sei denn, fehlerhafte Prüfbits erscheinen zufällig im
Abstand von genau 1 mal oder 2 mal "K" Bitzeiten. In diesem JFaIl jedoch wird ein Fehler im Ausgangssignal des
Decoders produziert.
Decoders produziert.
L e e r s e i t e.
Claims (10)
- Patentansprüche/1.J Anordnung zum Aufzeichnen digitaler Darstellungen eines zeitkontinuierlichen Analogsignale» gekennzeichnet durch:eine Quelle (10,11,12) für Digitalsignale;eine Komprimierungseinrichtung (13) zur zeitlichen Pressung des Digitalsignals in aufeinanderfolgende Segmente jeweils vorbestimmter Dauer;eine auf das zeitgepreßte Digitalsignal ansprechende Godierungseinrichtung (14) zum Codieren des Digitalsignals mit Fehlerprüfinformation derart, daß die jeweils einem Segment zugeordnete lehlerprüfinformation im Zeitmultiplex mit dem Digitalsignal in einem oder mehreren aufeinanderfolgenden Segmenten verschachtelt ist;einen Synchronsignalgenerator (15) zur .Erzeugung von Synchronsignalen;-2-einen Hilfssignalgenerator (16) zur Erzeugung digitaler Hilfsinformation;einen Multiplexer (17) ? der auf das codierte Digitalsignal, die Synchronsignale und die digitale Hilfsinformation anspricht, um die Synehronsignale zwischen die Segmente des codierten Digitalsignals einzufügen und die digitale Hilfsinformation im Ersatz für vorgeschriebene Segmente des codierten Digitalsignals einzufügen.
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Godierungseinrichtung (14) einen Codierer für einen Faltungscode (Konvolutionscode) aufweist und Fehlerprüfinformation erzeugt, die zur Rekonstruierung des zeitgepreßten Digitalsignals eines zugeordneten Segments ausreicht.
- 3- Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Codierer (13) folgendes aufweist:eine Eingangsklemme (50) und eine Ausgangsklemme (63);eine erste (51), eine zweite (55)» eine dritte (52) und eine vierte (56) Verzögerungseinrichtung, die jeweils einen Eingang und einen Ausgang haben und deren Verzögerungszeiten verschieden sind;eine Einrichtung (53) zur Hintereinanderschaltung der ersten und der zweiten Verzögerungseinrichtung;eine Einrichtung (54) zur Hintereinanderschaltung der dritten und der vierten Verzögerungseinrichtung; eine Einrichtung (65) zum Umschalten der Eingangsklemme zwischen den Eingängen der ersten und der dritten Verzögerungseinrichtung synchron mit der Bitfrequenz eines an die Eingangsklemme gelegten Digitalsignals;einen Modulo-2-Addierer (57,58,59) zur Verknüpfung der am Eingang und am Ausgang der zweiten Verzögerungseinrichtung erscheinenden Signale mit den amEingang und am Ausgang der vierten Verzögerungseinrichtung erscheinenden Signale derart, daß am Ausgang des Addierers das niedrigstwertige Bit der Modulo-2-Summe geliefert wird;eine Einrichtung (66) zur Umschaltung der Ausgangsklemme zwischen dem Eingang der ersten Verzögerungseinrichtung, dem Eingang der zweiten Verzögerungseinrichtung und dem Ausgang des Modulo-2-Addierers«,
- 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung (51) eine Verzögerung um fünf Zeiteinheiten, die zweite Verzögerungseinrichtung (55) eine Verzögerung um zwei Zeiteinheiten, die dritte Verzögerungseinrichtung (52) eine Verzögerung um drei Zeiteinheiten und die vierte Verzögerungseinrichtung (56) eine Verzögerung um eine Zeiteinheit bewirkt, wobei die Zeiteinheit einer willkürlichen ganzen Zahl von Bitzeiten entspricht, die größer ist als die Anzahl der Bits in einem Segment des Digitalsignals.
- 5· Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,daß die digitale Darstellung im Format eines Videosignals ohne Vertikalaustastintervalle aufgebaut ist; daß die Segmente Zeilensequenzen entsprechen; daß die Codierungseinrichtung (14) die Fehlerprüfinformation aufeinanderfolgenden Zeilensequenzen hinzufügt, derart, daß aufeinanderfolgende codierte Zeilensequenzen genügend Information enthalten, um einen Burst von Signalfehlern mindestens der Länge einer Zeilensequenz korrigieren zu können;daß der Multiplexer (17) Zeilensynchronsignale zwischen die Zeilensequenzen einfügt; daß die Hilfsinformation aus Vollbild-Identifi— zierungssignalen besteht;daß der Multiplexer (17) die Vollbild-Identifizierungssignale im Ersatz für jeweils die erste Zeilensequenz in Jeder Gruppe von aufeinanderfolgenden Gruppen einer vorgeschriebenen Anzahl von Zeilen-Sequenzen einfügt.
- 6. Anordnung zur Verarbeitung einer aufgezeichneten Digitaldarstellung eines zeitkontinuierlichen Signals, die unter Verwendung eines Codes zur Fehlerkorrektur codiert und in aufeinanderfolgende Segmente jeweils in zeitlicher Pressung unterteilt ist, wobei die Segmente Fehlerkorrekturbits enthalten, die vorhergehenden Segmenten zugeordnet sind, und wobei zwischen den Segmenten Synchronsignale eingefügt sind und wobei vorgeschriebene Segmente durch digitale Hilfsinformation ersetzt sind, gekennzeichnet durch:eine Erfassungseinrichtung (30 bis 41) zum Erfassen von Digitalsignalbits in der aufgezeichneten Darstellung;einen auf das erfaßte Digitalsignal ansprechenden fehlerkorrigierenden Decoder (42) zur Decodierung des oodierten Signals, der die digitale Hilfsinformation als einen Burst von Signalfehlern behandelt und das durch die digitale Hilfsinformation ersetzte Segment des Digitalsignals rekonstruiert;eine Einrichtung (43,44,45) zur Umwandlung der Segmente des Digitalsignals in ein zeitkontinuierliches Analogsignal.
- 7· Anordnung nach Anspruch 6, dadurch gekennzeichnet,daß die Erfassungseinrichtung folgendes aufweist: eine Einrichtung (30,31»32) zur Wiedergewinnung des aufgezeichneten Signals vom Aufzeichnungsmedium; eine auf das wiedergewonnene Signal ansprechende Einrichtung (34) zur Erfassung der digitalen Hilfsinformation; eine auf die erfaßte digitale Hilfsinformation ansprechende Einrichtung (35) zur Erzeugung von Steuer-i:t .IUO.-.:': 3238113 -5-signalen; eine auf das wiedergewonnene Signal ansprechende Einrichtung (56,37) zur Erzeugung von Zeitsteuersignalen synchron mit der wiedergewonnenen Digitalinformation; eine Einrichtung (40,41), die auf das wiedergewonnene Signal, auf die Zeitsteuersignale und auf die Steuersignale anspricht, um die der Digitaldarstellung des Analogsignals entsprechenden Digitalsignale zu erfassen; daß die Umwandlungseinrichtung (45,44,45) einen Digital/Analog-Wandler (44,45) aufweist, der auf die Zeitsteuersignale anspricht, um das fehlerkorrigierte Digitalsignal in ein zeitkontinuierliches Analogsignal umzuwandeln»
- 8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Decoder (42) eine Einrichtung sur Decodierung eines Faltungscodes (Konvolutionscode) ist.
- 9. Anordnung nach Anspruch 6 oder 7S dadurch gekennzeichnet, daß der Decoder folgendes aufweist:eine Eingangsklemme (75) und eine Ausgangsklemme (110);eine erste (76), eine zweite (78), eine dritte (82) und eine vierte (84) Verzögerungseinrichtung, die voneinander verschiedene Verzögerungszeiten haben und jeweils einen Eingang und einen Ausgang aufweisen, wobei die erste und die zweite Verzögerungseinrichtung hintereinandergeschaltet und die dritte und vierte Verzögerungseinrichtung hintereinandergeschaltet sind;einen ersten Modulo-2-Addierer (91,92,93)? der einen Ausgang, einen mit dem Ausgang der ersten Verzögerungseinrichtung verbundenen Eingang, einen mit dem Ausgang der zweiten Verzögerungseinrichtung verbundenen Eingang, einen mit dem Ausgang der dritten Verzögerungseinrichtung verbundenen Eingang und einenmit dem Ausgang der vierten Verzögerungseinrichtung verbundenen Eingang hat;einen zweiten Modulo-2-Addierer (94·), der einen mit dem Ausgang des ersten Modulo-2-Addierers verbundenen ersten Eingang und einen zweiten Eingang hat;eine Einrichtung (111) zur kommutierenden Umschaltung der Eingangsklemme (75) zwischen dem Eingang des ersten Verzögerungselements, dem Eingang des dritten Verzögerungselements und dem zweiten Eingang des zweiten Modulo-2-Addierers;eine fünfte Verzögerungseinrichtung (86), deren Verzögerungszeit gleich derjenigen der vierten Verzögerungseinrichtung ist und die einen Eingang und einen Ausgang aufweist;einen dritten (8Ö) und einen vierten (88) Modulo-2-Addierer mit jeweils einem Ausgang und einem ersten und einem zweiten Eingang;eine Verbindung (79) vom Ausgang der zweiten Verzögerungseinrichtung zum ersten Eingang des dritten Modulo-2-Addierers;eine Verbindung (85) zwischen dem Eingang der fünften Verzögerungseinrichtung und dem Ausgang der vierten Verzögerungseinrichtung und eine Verbindung (87) zwischen dem Ausgang der fünften Verzögerungseinrichtung und dem ersten Eingang des vierten Modulo-2-Addierers;eine Verbindung vom Ausgang des vierten Modulo-2-Addierers (88) zum Eingang einer sechsten Verzögerungseinrichtung (89);eine Einrichtung (97,98,100,102,104,105,106), die einen mit dem zweiten Eingang des dritten Modulo-2-Addierers verbundenen ersten Ausgang (96), einen mit dem zweiten Eingang des vierten Modulo-2-Addierers verbundenen zweiten Ausgang (101) und einen mit dem Ausgang des zweiten Modulo-2-Addierers verbundenen Eingang hat, um an ihrem ersten Ausgang einFehlerkorrektursignal zu erzeugen, immer wenn der zweite Modulo-2-Addierer an seinem Ausgang zwei Impulse in einem zeitlichen Abstand gleich der Verzögerungszeit der zweiten Verzögerungseinrichtung liefert, und um an ihrem zweiten Ausgang mit einer Verzögerung, die gleich der Verzögerungszeit der vierten Verzögerungseinrichtung ist, ein Fehlerkorrektursignal zu liefern, nachdem am Ausgang des zweiten Modulo-2-Addierers zwei Fehlerimpulse mit einem gegenseitigen zeitlichen Abstand erzeugt worden sind, der gleich der Verzögerungszeit der vierten Verzögerungseinrichtung ist«,
- 10. Anordnung nach Anspruch 9? dadurch gekennzeichnet, daß die erste Verzögerungseinrichtung (76) eine Verzögerung von fünf Einheiten, die zweite Verzögerungseinrichtung (78) eine Verzögerung von zwei Einheiten, die dritte Verzögerungseinrichtung (82) eine Verzögerung von drei Einheiten und die vierte Verzögerungseinrichtung (84) eine Verzögerung von einer Einheit bewirkt, wobei eine Einheit eine willkürliche ganze Zahl ist, die größer ist als die Anzahl von Digitalsignalbits in einer Signalsequenz.11· Anordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die Digitaldarstellung im Vollbildformat aufgezeichnet ist und daß die Segmente Zeilen zeitgepreßter Signalsequenzen sind und daß die Signalsequenzen mit Fehlerprüfbits codiert sind, die ausreichen, einen Burst von Fehlern im Signal von mindestens der Lange einer Signalsequenz zu korrigieren, und daß die digitale Hilfsinformation ein VoIlbild-Identifizierungssignal ist, welches jeweils eine spezielle Sequenz des codierten Signals in jedem VoIlbild ersetzt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31125981A | 1981-10-14 | 1981-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3238119A1 true DE3238119A1 (de) | 1983-05-11 |
DE3238119C2 DE3238119C2 (de) | 1986-06-05 |
Family
ID=23206122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823238119 Expired DE3238119C2 (de) | 1981-10-14 | 1982-10-14 | Einrichtungen zur Verarbeitung einer digitalen Darstellung eines Analogsignals und zur Rückumwandlung der verarbeiteten Digitaldarstellung in die Analogform |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5880113A (de) |
DE (1) | DE3238119C2 (de) |
FR (1) | FR2514588A1 (de) |
GB (1) | GB2107557A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3542307A1 (de) * | 1985-01-17 | 1986-07-17 | Canon K.K., Tokio/Tokyo | Tonfrequenzsignal-aufzeichnungsgeraet |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1985002707A1 (en) * | 1983-12-16 | 1985-06-20 | Sony Corporation | Disk reproducing apparatus |
JPS61158078A (ja) * | 1984-12-28 | 1986-07-17 | Sony Corp | 情報再生装置 |
JPS61186083A (ja) * | 1985-02-13 | 1986-08-19 | Pioneer Electronic Corp | ビデオデイスク並びにその記録及び再生装置 |
JPH0772924B2 (ja) * | 1985-06-13 | 1995-08-02 | ソニー株式会社 | 記録方法、記録再生方法、記録装置及び記録再生装置 |
US4729043A (en) * | 1985-12-11 | 1988-03-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital information storage and retrieval using video signals |
FR2617352B1 (fr) * | 1987-06-26 | 1989-12-01 | Eduvision Sa | Procede de codage de donnees informatiques pour transmission aux normes video, videodisque mettant en oeuvre ledit procede et interface d'exploitation d'un tel videodisque |
US4961204A (en) * | 1988-05-23 | 1990-10-02 | Hitachi, Ltd. | PCM signal generating/reproducing apparatus |
JPH06195877A (ja) * | 1992-12-22 | 1994-07-15 | Matsushita Electric Ind Co Ltd | ディジタル情報記録装置 |
JP4896117B2 (ja) * | 2008-12-01 | 2012-03-14 | 京セラ株式会社 | 切削工具 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4246615A (en) * | 1977-12-16 | 1981-01-20 | Victor Company Of Japan, Limited | System for recording and/or reproducing an audio signal which has been converted into a digital signal |
US4281355A (en) * | 1978-02-01 | 1981-07-28 | Matsushita Electric Industrial Co., Ltd. | Digital audio signal recorder |
JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
JPS5555412A (en) * | 1978-10-17 | 1980-04-23 | Victor Co Of Japan Ltd | Signal recording and reproducing device |
JPS5556744A (en) * | 1978-10-23 | 1980-04-25 | Sony Corp | Pcm signal transmission device |
US4292684A (en) * | 1978-11-01 | 1981-09-29 | Minnesota Mining And Manufacturing Company | Format for digital tape recorder |
JPS5654140A (en) * | 1979-10-09 | 1981-05-14 | Sony Corp | Transmission method for pcm signal |
FI803145L (fi) * | 1979-10-12 | 1981-04-13 | Rca Corp | Foerbaettrat felkodningssystem foer videoskivsystem |
-
1982
- 1982-10-12 GB GB08229057A patent/GB2107557A/en not_active Withdrawn
- 1982-10-13 FR FR8217173A patent/FR2514588A1/fr not_active Withdrawn
- 1982-10-13 JP JP18053182A patent/JPS5880113A/ja active Pending
- 1982-10-14 DE DE19823238119 patent/DE3238119C2/de not_active Expired
Non-Patent Citations (2)
Title |
---|
Funkschau 1973, H.25, S.952-956 * |
Funkschau 1974, H.26, S.1028-1030 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3542307A1 (de) * | 1985-01-17 | 1986-07-17 | Canon K.K., Tokio/Tokyo | Tonfrequenzsignal-aufzeichnungsgeraet |
Also Published As
Publication number | Publication date |
---|---|
JPS5880113A (ja) | 1983-05-14 |
DE3238119C2 (de) | 1986-06-05 |
FR2514588A1 (fr) | 1983-04-15 |
GB2107557A (en) | 1983-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69220890T2 (de) | Vorrichtung und Verfahren zum Aufnehmen und Wiedergeben von digitalen Video- und Audiosignalen | |
AT391577B (de) | Verfahren zum verarbeiten von digitalen videound audiodaten in einem aufzeichnungs- und/oder wiedergabegeraet | |
DE3050713C2 (de) | ||
DE3038358C2 (de) | Bildplattenaufzeichnunsgerät | |
AT393059B (de) | Geraet zur aufzeichnung und/oder wiedergabe mittels uebertragereinrichtungen eines informationssignals | |
DE3885815T2 (de) | Digital-Signal-Übertragungseinrichtung. | |
DE2734339A1 (de) | Verfahren und vorrichtung zum einsetzen von adressensignalen in ein videosignal und fuer ein videobandgeraet | |
DE3038594C2 (de) | Verfahren zum Aufzeichnen eines digitalisierten Farb-Videosignals und Vorrichtung zur Wiedergabe | |
DE68927609T2 (de) | Verfahren zur Aufzeichnung und Wiedergabe von Informationssignalen und Gerät dafür | |
DE3102996C2 (de) | Verfahren und Anordnung zur Speicherung und/oder Übertragung eines digitalen Farbfernsehinformationssignals | |
DE3142355C2 (de) | Verfahren und Schaltungsanordnung zur Bestimmung eines einem digitalen Datensignal zugeordneten Steuersignals | |
DE3115550C2 (de) | Verfahren und Schaltungsanordnungen zum Aufzeichnen bzw. zur Wiedergabe eines Digitalsignals sowie Anwendung des Verfahrens und der Schaltungsanordnung | |
DE2903998A1 (de) | Anordnung zur digitalen nf-signalaufzeichnung | |
DE3038397A1 (de) | Bildplattenspielersystem zur korrelierung der abtaststiftlage mit vorher von der platte abgenommener information | |
DE3039688A1 (de) | Verfahren und vorrichtung zum codieren eines digitalsignals mit minimaler gleichkomponente | |
DE2847801A1 (de) | Digitales einspur-nf-aufzeichnungsgeraet und schaltung mit fehlerkorrektur zur verwendung in diesem | |
DE3115902A1 (de) | Digitales videodaten-aufzeichnungs- und/oder -wiedergabegeraet | |
DE3207111C2 (de) | Farbvideosignal-Aufzeichnungs- und/oder -Wiedergabevorrichtung | |
DE2901034C3 (de) | Verfahren und Schaltungsanordnung zur Komprimierung und Dekomprimierung von Analogsignalen in digitaler Form | |
DE2924695C2 (de) | ||
DE3238119C2 (de) | Einrichtungen zur Verarbeitung einer digitalen Darstellung eines Analogsignals und zur Rückumwandlung der verarbeiteten Digitaldarstellung in die Analogform | |
DE3751343T2 (de) | Aufzeichnung und Wiedergabe eines Zeitkodesignals zusammen mit digitalen Video- und Tonsignalen. | |
DE3541306C1 (de) | Schaltungsanordnung fuer einen Videorecorder | |
DE69311604T2 (de) | Aufzeichnungs- und/oder Wiedergabegerät mit Mitteln zur Schaffung eines Nachaufzeichnungsbereiches | |
DE2513922B2 (de) | Anordnung zur verminderung von informationsverlusten infolge aufzeichnungstraeger-fehlern in einem pcm-speichergeraet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03K 13/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |