DE68921429T2

DE68921429T2 - Schaltungsanordnung zum Erzeugen eines seriellen Taktsignals.

Info

Publication number: DE68921429T2
Application number: DE68921429T
Authority: DE
Inventors: Tsuyoshi Nec Corporat Katayose; Yukio Nec Corporation Maehashi
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1988-11-25
Filing date: 1989-11-27
Publication date: 1995-11-09
Anticipated expiration: 2009-11-28
Also published as: EP0370528A3; US4989223A; DE68921429D1; EP0370528B1; EP0370528A2

Description

Hintergrund der Erfindung

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Einrichtung zum Erzeugen eines seriellen Taktes, und genauer gesagt eine Schaltung zum Erzeugen eines seriellen Taktes zur Verwendung in einer Schaltung zum Übertragen serieller Daten, die in Datenverarbeitungssystemen, einschließlich Mikrocomputern, enthalten ist.

Beschreibung des zugehörigen Standes der Technik

Herkömmlicherweise ist eine Schaltung zum Übertragen serieller Daten, die eine verschiedener peripherer Hardware-Vorrichtungen von Datenverarbeitungssystemen ist, verglichen mit einer parallelen Schnittstelle, die eine Busverbindung verwendet, weit verbreitet verwendet worden, weil die zur Bildung einer Schnittstelle erforderliche Anzahl von Signalleitungen klein und daher ökonomisch ist, und aufgrund anderer Ursachen.
Andererseits ist es für Datenverarbeitungssysteme erforderlich geworden, mit verschiedenen peripheren Vorrichtungen und anderen Datenverarbeitungssystemen zu kommunizieren. Jedoch sind verwendete serielle Übertragungsraten in Abhängigkeit von den Vorrichtungen und den Systemen unterschiedlich. Daher ist es für eine in Datenverarbeitungssystemen enthaltene Schaltung zum Übertragen serieller Daten erstrebenswert geworden, serielle Übertragungsraten in einem weiten Bereich auf einfache Weise verarbeiten zu können, wie beispielsweise durch eine softwaremäßige Verarbeitung mit einer Zentralverarbeitungseinheit.
Weiterhin ist es bei einem seriellen Übertragungssystem, bei dem eine Schnittstellen-Signalleitung keine Taktleitung zum Synchronisieren von Senden und Empfangen der Übertragungsdaten enthält, für eine Empfangsseite der seriellen Datenübertragung erforderlich, eine Schaltung zum Erzeugen eines seriellen Taktes zum Empfangen gesendeter Daten zu haben.
Die Schaltung zum Erzeugen eines seriellen Taktes, die auf der Empfangsseite der seriellen Datenübertragung vorgesehen ist, ist geeignet gewesen, einen Grundtakt zu empfangen, der die N-fache (beispielsweise 16-fache oder 32-fache) Frequenz einer seriellen Übertragungsrate aufweist, die vorher einem Protokoll entsprechend bestimmt wird, und den Basisblock bezüglich der Frequenz durch N zu teilen, um einen internen Takt mit derselben Periode wie jener der seriellen Übertragungsrate zu erzeugen. Zusätzlich wird der interne Takt bezüglich der Phase eingestellt, um in Phase mit einem Signalpegelübergang der empfangenen seriellen Daten zu gelangen.
Diese Phasenanpassung des internen Taktes an die empfangenen seriellen Daten wird bei jedem Signalpegelübergang auf einer Übertragungs-Signalleitung für serielle Daten fortwährend endlos durchgeführt. Der Grund dafür besteht darin, daß aufgrund verschiedener Ursachen, wie beispielsweise einer Verzögerung auf einem Übertragungspfad und einer Änderung der Umgebungstemperatur, selbst wenn die Phasenanpassung realisiert worden ist, eine Phasen-Fehlanpassung zwischen einem seriellen Takt der Sendeseite und einem seriellen Takt der Empfangsseite auftritt.
Wie es hierin zuvor angegeben ist, erfaßt bei dem seriellen Übertragungssystem, bei dem eine Schnittstellen-Signalleitung keine Taktleitung zum Synchronisieren von Senden und Empfangen der Übertragungsdaten enthält und es für eine Empfangsseite der seriellen Datenübertragung erforderlich ist, eine Schaltung zum Erzeugen eines internen seriellen Taktes zum Empfangen gesendeter Daten zu haben, die auf der Empfangsseite verwendete Schaltung zum Erzeugen eines seriellen Taktes den Signalpegelübergang auf einer Leitung zum Empfangen serieller Daten und synchronisiert die Phase des internen seriellen Taktes. Daher verarbeitet die Schaltung zum Erzeugen eines seriellen Taktes nur eine serielle Datenübertragung gemäß einem Protokoll, bei dem ein Übertragungs- Steuerverfahren und ein Code-Übertragungssystem derart bestimmt sind, daß sich ein Signalpegel auf einer Leitung zum Empfangen eines Datensignals ohne Ausnahme innerhalb einer bei dem Übertragungssystem zugelassenen konstanten Periode ändert. Ein Beispiel für das Protokoll ist das Non-Return-to-Zero-Invert- Format (NRZI-Format) des Japanischen Industriestandards JIS C 6363-1978 bis 6365-1978: High level Data Link Control Procedure.
Bei einer herkömmlichen Schaltung zum Erzeugen eines seriellen Taktes, die die oben angegebene serielle Datenübertragung verarbeiten kann, konnte der interne serielle Takt in Phase mit dem Signalpegelübergang eingestellt werden, auch wenn sich die Übertragungszeit der seriellen Datenübertragung plötzlich ändert. Jedoch war die herkömmliche Schaltung zum Erzeugen eines seriellen Taktes derart ausgebildet, daß ein Ausgangssignal eines Binärzählers mit einer festen Bitlänge zur Erzeugung eines internen seriellen Taktes verwendet wurde. Daher konnte eine herkömmliche Schaltung zur Erzeugung eines seriellen Taktes keinen internen seriellen Takt entsprechend einer bei einer nötigen Datenübertragung verwendeten beliebigen seriellen Datenübertragungsrate auf der Basis eines durch einen einzelnen Quarzkristall-Oszillator erzeugten Zähltaktes erzeugen. Anders ausgedrückt wird dann, wenn ein durch den Quarzkristall-Oszillator fixierter Zähltakt verwendet wird, auch der erzeugte serielle Takt fest. Zusätzlich ist es nicht so einfach, die Schaltung derart abzuändern, daß die Bitlänge und die Zählnummer mittels Software geändert werden können.
Daher wurde in dem Fall, daß ein Datenverarbeitungssystem mit einer Vielzahl serieller Datenübertragungen mit unterschiedlichen Übertragungsraten fertig werden können muß, (1) eine Vielzahl von Quarzkristall-Oszillatoren vorgesehen, und einer der Quarzkristall-Oszillatoren wurde softwaremäßig ausgewählt, um der Schaltung zum Erzeugen eines seriellen Taktes einen benötigten Zähltakt zuzuführen, oder es wurde (2) eine einen durch einen einzelnen Quarzkristall-Oszillator erzeugten Takt empfangende Frequenzaufteilungs-Schaltung vorgesehen und softwaremäßig ein Zähltakt in Übereinstimmung mit jeder der unterschiedlichen seriellen Übertragungsraten erzeugt, wobei der so erzeugte Zähltakt der Schaltung zum Erzeugen eines seriellen Taktes zugeführt wurde.
Jedoch hat das Vorsehen der Vielzahl von Quarzkristall-Oszillatoren eine erhöhte Anzahl von Teilen in dem Anwendersystem zur Folge, weshalb das Anwendersystem teurer wird.
Im Fall der zusätzlich zu der Schaltung zum Erzeugen eines seriellen Taktes vorgesehenen softwaregesteuerten Frequenzaufteilungs-Schaltung muß andererseits ein Quarzkristall-Oszillator mit einer Oszillationsfrequenz verwendet werden, die so hoch wie möglich ist, um sicherzustellen, daß die Schaltung zum Erzeugen eines seriellen Taktes eine Vielzahl serieller Takte erzeugen kann, die willkürliche unterschiedliche Frequenzen haben, ohne eine Auflösung der Schaltung zum Erzeugen eines seriellen Taktes zu verringern, da eine normale Frequenzaufteilungs-Schaltung aus einem Binärzähler besteht. Jedoch kann normalerweise davon ausgegangen werden, daß der Quarzkristall-Oszillator um so teurer und der Leistungsverbrauch der Schaltung um so größer ist, je höher die Oszillationsfrequenz ist.
In PATENT ABSTRACTS OF JAPAN, Bd. 8, Nr. 74 (E-236) [1511j, 16. April 1984, Abstract of JP-A-58 220534 (SHINKODENKI K.K.) 22-12-1983 ist eine Synchronisier-Impuls-Extrahierschaltung beschrieben, die eine Synchronisation durch Korrigieren einer Periode eines Synchronisierimpulses in Übereinstimmung mit der Größe ihrer Synchronisierverschiebung realisiert.

Zusammenfassung der Erfindung

Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, eine Schaltung zum Erzeugen eines seriellen Taktes zu schaffen, die den oben angegebenen Nachteil der herkömmlichen Schaltungen überwindet.
Eine weitere Aufgabe der Erfindung besteht darin, eine Schaltung zum Erzeugen eines seriellen Taktes zu schaffen, die einen festen Frequenz-Zähltakt empfängt und einen internen seriellen Takt entsprechend einer beliebigen Übertragungsrate erzeugen kann.
Die obigen und weitere Aufgaben der vorliegenden Erfindung werden gemäß der vorliegenden Erfindung folgendermaßen gelöst: Schaffen einer Schaltung zum Erzeugen eines seriellen Taktes in Phase mit einem in empfangenen seriellen Daten enthaltenen Takt auf der Basis eines Eingangstaktes mit einer N-fachen Frequenz einer Übertragungsrate für serielle Daten der empfangenen seriellen Daten, wobei die Schaltung folgendes aufweist: eine Einrichtung zum Erfassen eines Pegelübergangs der empfangenen seriellen Daten, um ein Pegelübergangs- Erfassungssignal zu erzeugen; eine Einrichtung zum Zählen des Eingangstaktes; eine erste Vergleichseinrichtung zum Vergleichen eines Zählwertes der Zähleinrichtung mit einem ersten programmierbaren vorbestimmten Wert bei jeder einzelnen Zähloperation der Zähleinrichtung, um ein erstes Koinzidenzsignal zu erzeugen, wenn der Zählwert der Zähleinrichtung mit dem ersten programmierbaren vorbestimmten Wert übereinstimmt; eine zweite Vergleichseinrichtung zum Vergleichen des Zählwertes der Zähleinrichtung mit einem zweiten programmierbaren vorbestimmten Wert bei jeder einzelnen Zähloperation der Zähleinrichtung, um ein zweites Koinzidenzsignal zu erzeugen, wenn der Zählwert der Zähleinrichtung mit dem zweiten programmierbaren vorbestimmten Wert übereinstimmt; eine dritte Vergleichseinrichtung mit einer ersten Funktion des Erfassens und Speicherns des Zählwertes der Zähleinrichtung, wenn das Pegelübergangs-Erfassungssignal erzeugt wird, und einer zweiten Funktion zum Vergleichen des Zählwertes der Zähleinrichtung mit dem gespeicherten Zählwert bei jeder einzelnen Zähloperation der Zähleinrichtung, um ein drittes Koinzidenzsignal zu erzeugen, wenn der Zählwert der Zähleinrichtung mit dem gespeicherten Zählwert übereinstimmt; eine Einrichtung zum Erzeugen eines Löschsignals für die Zähleinrichtung, um die Zähleinrichtung zu löschen, wenn entweder das erste Koinzidenzsignal oder das dritte Koinzidenzsignal erzeugt wird; und eine Einrichtung zum Erzeugen eines seriellen Taktsignals auf der Basis des zweiten Koinzidenzsignals und des Löschsignals.
Beim oben angegebenen Aufbau wird die Zähleinrichtung entweder durch das dritte Koinzidenzsignal gelöscht, das durch die dritte Vergleichseinrichtung mit der Erfassungsfunktion zum Holen des Zählwertes der Zähleinrichtung als Referenzwert erzeugt wird, wenn sich der Signalpegel der empfangenen seriellen Daten ändert, oder durch das erste Koinzidenzsignal, das durch die erste Vergleichseinrichtung mit dem ersten vorbestimmten Wert erzeugt wird, der softwaremäßig als Referenzwert eingestellt werden kann. Andererseits wird der serielle Takt durch das Löschsignal erzeugt, das auf der Basis des ersten und des dritten Koinzidenzsignals erzeugt wird, wie es oben angegeben ist, und durch das zweite Koinzidenzsignal, das durch die zweite Vergleichseinrichtung mit dem zweiten vorbestimmten Wert erzeugt wird, der softwaremäßig als Referenzwert eingestellt werden kann. Anders ausgedrückt wird eine Periode des derart erzeugten seriellen Taktes durch das Löschsignal und das zweite Koinzidenzsignal gesteuert. Daher ist es möglich, auf der Basis eines Zählwertes mit einer festen Frequenz den seriellen Takt auf einfache Weise zu erzeugen, der einer beliebigen seriellen Übertragungsrate entspricht.
Die obigen und weitere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen klar.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm eines ersten Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung;
Fig. 2 ist ein Blockdiagramm der Zähler-Löschschaltung, die bei der in Fig. 1 gezeigten Schaltung zum Erzeugen eines seriellen Taktes verwendet wird;
Fig. 3 ist ein Zeitdiagramm, das die Operation der in Fig. 1 gezeigten Schaltung zum Erzeugen eines seriellen Taktes darstellt;
Fig. 4 ist ein Blockdiagramm eines zweiten Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung;
Fig. 5 ist ein Blockdiagramm der Zähler-Löschschaltung, die bei der in Fig. 4 gezeigten Schaltung zum Erzeugen eines seriellen Taktes verwendet wird;
Fig. 6 ist ein Blockdiagramm eines dritten Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung;
Fig. 7 ist ein Zeitdiagramm, das die Operation der in Fig. 6 gezeigten Schaltung zum Erzeugen eines seriellen Taktes darstellt;
Fig. 8 ist ein Blockdiagramm eines vierten Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung;
Fig. 9 ist ein Blockdiagramm der Zähler-Löschschaltung, die bei der in Fig. 8 gezeigten Schaltung zum Erzeugen eines seriellen Taktes verwendet wird;
Fig. 10 ist ein Blockdiagramm eines fünften Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung;
Fig. 11 ist ein Blockdiagramm der Zähler-Löschschaltung, die bei der in Fig. 10 gezeigten Schaltung zum Erzeugen eines seriellen Taktes verwendet wird; und
Fig. 12 ist ein Zeitdiagramm, das die Operation der in Fig. 10 gezeigten Schaltung zum Erzeugen eines seriellen Taktes darstellt.

Beschreibung der bevorzugten Ausführungsbeispiele

Im folgenden werden die Ausführungsbeispiele der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung detailliert beschrieben. Jedoch werden zur Datenübertragung verwendete Übertragungs-Steuerverfahren der einfacheren Beschreibung halber nicht erklärt.
In Fig. 1 ist ein Diagramm eines ersten Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung gezeigt, die die NRZI-Code-Datenübertragung verarbeitet.
Die gezeigte Schaltung zum Erzeugen eines seriellen Taktes umfaßt einen Flanken- bzw. Kanten-Erfassungsschaltkreis 10, der gekoppelt ist, um jedesmal empfangene serielle Daten zum Erzeugen eines Flanken- bzw. Kanten- Erfassungs- bzw. Fangsignals 10A zu empfangen, wenn ein Signalpegelübergang in den empfangenen seriellen Daten auftritt, und einen 4-Bit-Zähler 12, der gekoppelt ist, um einen Zähltakt φ mit einer 16-fachen Frequenz derjenigen einer Übertragungsrate serieller Daten zu empfangen und zu zählen. Ein 4-Bit- Vergleichsregister 14 ist mit einem Bus 16 gekoppelt, um auf eine erste Referenzzahl eingestellt zu werden, und ist auch gekoppelt, um einen Zählwert des Zählers 12 zu empfangen. Das Vergleichsregister 14 arbeitet, um den Zählwert des Zählers 12 mit der eingestellten oder gespeicherten ersten Referenzzahl jedesmal zu vergleichen, wenn der Zähler 12 einen Zähltakt zählt. Wenn der Zählwert des Zählers 12 mit der eingestellten oder gespeicherten ersten Referenzzahl übereinstimmt, erzeugt das Vergleichsregister 14 ein erstes Koinzidenzsignal 14A. Ein weiteres 4-Bit-Vergleichsregister 18 ist mit dem Bus 16 gekoppelt, um auf eine zweite Referenzzahl eingestellt zu werden, und ist auch gekoppelt, um den Zählwert des Zählers 12 zu empfangen. Das Vergleichsregister 18 arbeitet, um den Zählwert des Zählers 12 mit der eingestellten oder gespeicherten zweiten Referenzzahl jedesmal zu vergleichen, wenn der Zähler 12 einen Zähltakt zählt. Wenn der Zählwert des Zählers 12 mit der eingestellten oder gespeicherten zweiten Referenzzahl übereinstimmt, erzeugt das Vergleichsregister 18 ein zweites Koinzidenzsignal 18A.
Weiterhin ist ein Erfassungs- bzw. Fang-/Vergleichsregister 20 gekoppelt, um das Flanken-Erfassungssignal 10A und den Zählwert des Zählers 12 zu empfangen. Dieses Erfassungs-Nergleichsregister 20 hat eine Funktion zum Erfassen und Speichern des Zählwertes des Zählers 12 in Antwort auf das Flanken- Erfassungssignal 10A, nämlich jedesmal, wenn der Signalpegelübergang in den empfangenen seriellen Daten auftritt. Das Erfassungs-/Vergleichsregister 20 hat eine weitere Funktion zum Vergleichen des Zählwertes des Zählers 12 mit dem gespeicherten Zählwert jedesmal dann, wenn der Zähler 12 einen Zähltakt zählt, und zum Erzeugen eines dritten Koinzidenzsignals 20A, wenn der Zählwert des Zählers 12 mit dem gespeicherten Zählwert übereinstimmt.
Die gezeigte Schaltung zum Erzeugen eines seriellen Taktes enthält auch eine Zähler-Löschschaltung 22, die gekoppelt ist, um den Zähltakt φ, das Flanken- Erfassungssignal 10A und das erste Koinzidenzsignal 14A und das dritte Koinzidenzsignal 20A zu empfangen. Diese Zähler-Löschschaltung 22 arbeitet, um ein Zähler-Löschsignal 22A zum Löschen des Zählers 12 auf "0" zu erzeugen, und ein Takt-Setzsignal 22b zu einen Setz-Anschluß eines Flip-Flops 24 zum Erzeugen eines Taktes. Das Flip-Flop 24 zum Erzeugen eines Taktes hat einen Rücksetz- Anschluß, der angeschlossen ist, um das zweite Koinzidenzsignal 18A zu empfangen. Somit erzeugt dieses Flip-Flop 24 zum Erzeugen eines Taktes an seinem Q- Ausgang einen seriellen Takt, der in Antwort auf das Takt-Setzsignal 22B auf "1" und in Antwort auf das zweite Koinzidenzsignal 18A auf "0" gebracht wird.
Dieses Flip-Flop 24 zum Erzeugen eines Taktes ist derart aufgebaut, daß es bevorzugt die Setz-Operation annimmt, wenn die Setz-Operation und die Rücksetz- Operation zur Auswahl stehen.
Genauer ausgedrückt werden die Vergleichsregister 14 und 18 jeweils mit der ersten und der zweiten Referenzzahl über den Bus softwaremäßig durch eine Zentralverarbeitungseinheit (nicht gezeigt) eines Mikrocomputers gesetzt, der in einem Datenverarbeitungssystem (nicht gezeigt) verwendet wird, das die gezeigte Schaltung zum Erzeugen eines seriellen Taktes enthält. Daher können die Vergleichsregister 14 und 18 jeweils mit willkürlichen Referenzzahlen gesetzt werden.
Jedoch werden die Vergleichsregister 14 und 18 jeweils mit Referenzzahlen gesetzt, die eine derartige Beziehung erfüllen, daß der Setzwert des Vergleichsregisters 18 kleiner als der Setzwert des Vergleichsregisters 14 ist. Beispielsweise wird das Vergleichsregister 14 mit einer Basis-Zählzahl des Zählers 12 gesetzt, nämlich einem maximalen Zählwert des Zählers 12. Daher bestimmt der Setzwert des Vergleichsregisters 14 eine Periode des erzeugten seriellen Taktes.
Frequenz des Zähltaktes/Serielle Übertragungsrate- 1
(Daher gilt beim gezeigten Ausführungsbeispiel: 16 - 1 = 15)
Andererseits wird das Vergleichsregister 18 mit einer Hälfte der Basis-Zählzahl des Zählers 12 gesetzt. Daher bestimmt der Setzwert des Vergleichsregisters 18 den Betrieb bzw. den Tastgrad des erzeugten seriellen Taktes.
Frequenz des Zähltaktes/Serielle Übertragungsrate x(1/2)- 1
(Daher gilt beim gezeigten Ausführungsbeispiel: 16/2 - 1 = 7)
In dem Fall, daß die erste und die zweite Referenzzahl wie oben angegeben im ersten und zweiten Vergleichsregister 14 und 18 eingestellt werden, erzeugen diese Vergleichsregister 14 und 18 das erste und das zweite Koinzidenzsignal 14A und 18A zu einer Zeit, wie es in Fig. 3 verglichen mit dem Fortschreiten des Zählwertes des Zählers 12 gezeigt ist. Wenn nämlich der Zählwert des Zählers 12 "15" wird, wird das erste Koinzidenzsignal 14A von "1" erzeugt, und wenn der Zählwert des Zählers 12 "7" wird, wird das zweite Koinzidenzsignal 18A von "1" erzeugt.
Wendet man sich der Fig. 2 zu, ist dort ein Blockdiagramm einer Zähler- Löschschaltung 22 gezeigt. Die Zähler-Löschschaltung 22 enthält ein Speicherflag 26, das aus einem 2-Bit-Schieberegister zusammengesetzt sein kann, das eine Voreinstellfunktion hat. Das 2-Bit-Schieberegister 26 empfängt das Zähler- Löschsignal 22A als Schiebetakt, und empfängt und speichert auch das Flanken- Erfassungssignal 10A in Antwort auf das Zähler-Löschsignal 22A, und überträgt dann das gespeicherte Flanken-Erfassungssignal 10A in Antwort auf das Zähler- Löschsignal 22A zu einer Auswahlschaltung 28. Genauer gesagt wird, wenn das Flanken-Erfassungssignal 10A aktiv gemacht wird, ein Bit an einer unteren Stelle des Speicherflags 26 auf "1" voreingestellt. Danach, wenn das Zähler-Löschsignal 22A erzeugt wird, um den Zähler 12 zu löschen, verschiebt das Speicherflag 26 seine internen Bits, so daß die in dem Bit an der unteren Stelle gespeicherte "1" zu einem Bit an einer oberen Stelle des Speicherflags 26 verschoben und daher zu der Auswahlschaltung 28 ausgegeben wird. Zu dieser Zeit wird das Bit der unteren Stelle auf "0" gebracht, und der Inhalt des Bits der hohen Stelle vor der Verschiebeoperation wird verloren.
Die Auswahlschaltung 28 umfaßt ein UND-Gatter 28A, dessen erster Eingang mit einem Ausgang des Speicherflags 26 verbunden ist, und dessen zweiter Eingang angeschlossen ist, um das dritte Koinzidenzsignal 20A zu empfangen, und ein ODER-Gatter 28B, dessen erster Eingang mit einem Ausgang des UND-Gatters verbunden ist, und dessen zweiter Eingang angeschlossen ist, um das erste Koinzidenzsignal 14A zu empfangen. Ein Ausgang des ODER-Gatters 288 erzeugt das Takt-Setzsignal 22B.
Wenn der Ausgang des Speicherflags 28 aktiv ist, wird das Takt-Setzsignal 22B durch das dritte Koinzidenzsignal 20A erzeugt, das von dem Erfassungs-/Vergleichsregister 28 ausgegeben wird. Zusätzlich wird das Takt- Setzsignal 22B durch das erste Koinzidenzsignal 14A erzeugt, das aus dem Vergleichsregister 14 ausgegeben wird, ungeachtet des Inhalts des Speicherflags 26.
Das Takt-Setzsignal 22B wird an eine Synchronschaltung 30 angelegt, die den Zähltakt φ empfängt. Diese Synchronschaltung 30 arbeitet, um das Zähler- Löschsignal 22A in Antwort auf das Takt-Setzsignal 22B zu erzeugen, ist aber mit dem Zähltakt φ synchron. Daher wird das Zähler-Löschsignal 22A zu einer Zeit erzeugt, die um einen Zähltakt φ später als das Takt-Setzsignal 22B ist. Anders ausgedrückt wird der Zähler 12 zu der Zählzeit des Zählers 12 gelöscht, die der Erzeugung des ersten oder des dritten Koinzidenzsignals 14A oder 20A am nächsten ist.
Nun wird eine Operation der in Fig. 1 gezeigten Schaltung zum Erzeugen eines seriellen Taktes unter Bezugnahme auf Fig. 3 erklärt.
Zuerst gilt die folgende Beziehung zwischen dem seriellen Takt und dem Zählwert des Zählers 12 unter der Bedingung, daß die seriellen Daten genau mit einer Übertragungsrate übertragen werden, die in einem Datenübertragungssystem vorbestimmt ist (beim gezeigten Ausführungsbeispiel ein Sechzehntel des Zähltaktes φ), und daß die empfangenen seriellen Daten mit dem Zähltakt φ perfekt in Phase sind. Zusätzlich ist als Anfangszustand angenommen, daß bei den empfangenen seriellen Daten kein Signalpegelübergang aufgetreten ist. Das bedeutet, daß das Speicherflag 26 der Zähler-Löschschaltung 22 das Flanken-Erfassungssignal 10A nicht speichert.
Da der Zähltakt φ derart eingestellt ist, daß er ein 16-faches der Frequenz der Übertragungsrate der seriellen Daten ist, wenn der Zähler 12 seine Zähloperation von dem Zählwert "0" an beginnt, wie es in Fig. 3 gezeigt ist, wird das zweite Koinzidenzsignal 18A erzeugt, wenn der Zählwert des Zählers 12 die zweite Referenzzahl erreicht, die im zweiten Vergleichsregister 18 eingestellt ist, und daher wird das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt, so daß der serielle Takt auf "0" gebracht wird.
Als Ergebnis des Fortschreitens der Zähloperation wird dann, wenn der Zählwert des Zählers 12 die erste Referenzzahl erreicht, die im ersten Vergleichsregister 14 gesetzt ist, das erste Koinzidenzsignal 14A der Zähler-Löschschaltung 22 zugeführt, die das Takt-Setzsignal 22B zu dem Setz-Anschluß des Flip-Flops 24 zur Erzeugung eines Taktes erzeugt, so daß der serielle Takt auf "1" gebracht wird. Die Zähler-Löschschaltung 22 erzeugt das Zähler-Löschsignal 22A zu der Zählzeit des Zählers 22, die der Erzeugung des ersten Koinzidenzsignals 14A am nächsten ist. Somit wird der Zähler 12 auf "0" gelöscht, und daher beginnt der Zähler seine Zähloperation erneut von "0" an.
In diesem Fall wird, da die Übertragungsrate der seriellen Daten genau ein Sechzehntel des Zähltaktes φ ist, die Zeit des Pegelübergangs der empfangenen seriellen Daten perfekt konsistent mit der Zeit einer Periode des erzeugten seriellen Taktes.
Anders ausgedrückt entspricht die Zeitperiode von dem Moment an, zu dem der Zähler 12 seine Zähloperation von dem Zählwert "0" an beginnt, bis zu dem Moment, zu dem das Zähl-Löschsignal 22A erzeugt wird, einer Empfangszeit für ein Bit der seriellen Daten. Zusätzlich entspricht die Zeitperiode von dem Moment an zu dem das zweite Koinzidenzsignal 18A durch das zweite Vergleichsregister 18 erzeugt wird, bis zu dem Moment, zu dem das Takt-Setzsignal 22B erzeugt wird, einer halben Periode des einen Bits der seriellen Daten. Daher erzeugt das Flip- Flop 24 zur Erzeugung eines Taktes den seriellen Takt, der mit der Mitte eines Bits der seriellen Daten zusammenfällt.
Wenn sich der Signalpegel der empfangenen seriellen Daten von dem Anfangszustand ändert, nachdem die serielle Datenübertragung begonnen ist, beispielsweise wenn sich der Signalpegel der empfangenen Daten von einem kontinuierlichen Zustand von "1" zu "0" ändert, oder wenn sich die Zeit der seriellen Datenübertragung etwas ändert, wird eine Phasenabweichung des seriellen Taktes wie folgt erfaßt und kompensiert:
Wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "0" bis "7" liegt, antwortet das Erfassungs-/Vergleichsregister 20 auf das Flanken-Erfassungssignal 10A von dem Flankendetektor 10, um den Zählwert des Zählers 12 zu erfassen und zu speichern. Zusätzlich wird das Flanken-Erfassungssignal 10A im Speicherflag 26 der Zähler-Löschschaltung 22 gespeichert.
Jedoch wird, da der Ausgang des Speicherflags 26 aktiv gemacht wird, nachdem das Zähler-Löschsignal 22A erzeugt ist, der Zählwert kompensiert, nachdem die Zähloperation des Zählers 12 fortschreitet, und das erste Koinzidenzsignal 14A des ersten Vergleichsregisters 14 wird aktiv gemacht, um den Zähler 12 zu löschen und das Flip-Flop 24 zur Erzeugung eines Taktes rückzusetzen.
Nachdem der Zähler 12 seine Zähloperation wieder von "0" an beginnt, wenn der Zählwert des Zählers 12 mit dem gespeicherten Zählwert, beispielsweise "1" des Erfassungs-/Vergleichsregisters 10, in Übereinstimmung gelangt, wird das dritte Koinzidenzsignal 20A durch das Erfassungs-Nergleichsregister 20 erzeugt. Zu dieser Zeit erzeugt, da der Ausgang des Speicherflags 26 schon aktiv gemacht worden ist, die Zähler-Löschschaltung 22 das Takt-Setzsignal 22B, um das Flip- Flop 24 zur Erzeugung eines Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler-Löschsignal 22A erzeugt. Daher wird der Zähler 12 wieder auf "0" gelöscht und führt seine Zähloperation von "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +2 bewirkt.
Gleichermaßen wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "0" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +1 bewirkt. Andererseits wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "7" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +8 bewirkt. Zu dieser Zeit steht beim Flip- Flop 24 zur Erzeugung eines Taktes die Setz-Operation aufgrund des Takt- Setzsignals 22B sowie auch die Rücksetz-Operation aufgrund des zweiten Koinzidenzsignals 18A zur Auswahl. Jedoch wird, da die Setz-Operation bevorzugt wird, der Ausgang des Flip-Flops 24 zur Erzeugung eines Taktes auf "1" gebracht.
Andererseits, wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "8" bis "15" liegt, antwortet das Erfassungs-/Vergleichsregister 20 auf das Flanken-Erfassungssignal 10A von dem Flankendetektor 10, um den Zählwert des Zählers 12 zu fangen und zu speichern. Zusätzlich wird das Flanken-Erfassungssignal 10A im Speicherflag 26 der Zähler-Löschschaltung 22 gespeichert.
Jedoch wird, da der Ausgang des Speicherflags 26 aktiv gemacht wird, nachdem das Zähler-Löschsignal 22A erzeugt ist, der Zählwert kompensiert, nachdem die Zähloperation des Zählers 12 fortschreitet, und das erste Koinzidenzsignal 14A des ersten Vergleichsregisters 14 wird aktiv gemacht, um den Zähler 12 zu löschen und das Flip-Flop 24 zur Erzeugung eines Taktes rückzusetzen.
Nachdem der Zähler 12 seine Operation wieder von "0" an beginnt, wenn der Zählwert des Zählers 12 mit dem zweiten Referenzwert "7" des zweiten Vergleichsregisters 18 in Übereinstimmung gelangt, wird das zweite Koinzidenzsignal 20A durch das zweite Vergleichsregister 20 erzeugt, um das Flip-Flop 24 zur Erzeugung eines Taktes rückzusetzen. Danach wird, wenn der Zählwert des Zählers 12 mit dem gespeicherten Zählwert, beispielsweise "14" des Erfassungs-/Vergleichsregisters 20, in Übereinstimmung gelangt, das dritte Koinzidenzsignal 20A durch das Erfassungs-/Vergleichsregister 20 erzeugt. Zu dieser Zeit erzeugt, da der Ausgang des Speicherflags 26 schon aktiv gemacht worden ist, die Zähler-Löschschaltung 22 das Takt-Setzsignal 22B, um das Flip- Flop 24 zur Erzeugung eines Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler-Löschsignal 22A erzeugt. Daher wird der Zähler 12 wieder auf "0" gelöscht und führt seine Zähloperation von "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von -1 bewirkt.
Gleichermaßen wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "8" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von -7 bewirkt. Andererseits wird wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "15" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von ±0 bewirkt. Dies bedeutet, daß der erzeugte serielle Takt mit jenem der empfangenen seriellen Daten perfekt synchronisiert ist.
Wie es aus dem Obigen zu sehen ist, wird, wenn die Signalübergangszeit der empfangenen seriellen Daten von der Zeit abgewichen ist, bei der der Zählwert des Zählers 12 auf "15" gebracht wird, der Zähler 12 auf "0" gelöscht, um die Zählzahl zu kompensieren, so daß der niedrige Pegel, der eine Zeitlänge des erzeugten seriellen Taktes ausgibt, zwangsweise geändert wird, um die Phasenkompensation zu bewirken.
Beim oben angegebenen ersten Ausführungsbeispiel ist die Bitlänge des Zählers 12, des ersten und des zweiten Vergleichsregisters 14 und 18 und des Erfassungs-/Vergleichsregisters 20 jeweils vier Bits. Da die Referenzzahl oder der Referenzwert jedes der Vergleichsregister 14 und 18 softwaremäßig eingestellt werden kann, wie es zuvor angegeben ist, ist es jedoch möglich, eine willkürliche Bitlänge (beispielsweise 8 Bits) für den Zähler 12, das erste und das zweite Vergleichsregister 14 und 18 und das Erfassungs-/Vergleichsregister 20 auf der Basis einer erforderlichen maximalen seriellen Datenübertragungsrate und einer verfügbaren Zähltaktfrequenz auszuwählen.
Zusätzlich hat der Zähltakt φ beim oben angegebenen Ausführungsbeispiel eine 16-fache Frequenz der seriellen Übertragungsrate. Jedoch ist es möglich, eine willkürliche Frequenz (beispielsweise das 10-, 12-, 14-, 32-, und 40-fache der seriellen Übertragungsrate) zu verwenden, die für niedrige und hohe Pegel des erzeugten seriellen Taktes gleiche Zeitdauern zuläßt.
Nimmt man Bezug auf die Fig. 4 und 5 ist in Fig. 4 ein Blockdiagramm eines zweiten Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung gezeigt, und in Fig. 5 ist ein Blockdiagramm der Zähler-Löschschaltung gezeigt, die beim zweiten Ausführungsbeispiel der Schaltung zum Erzeugen eines seriellen Taktes verwendet wird. In den Fig. 4 und 5 sind Elemente, die jenen gleichen, die in den Fig. 1 und 2 gezeigt sind, dieselben Bezugszeichen zugeordnet, und deren Erklärung wird weggelassen.
Wie es aus einem Vergleich zwischen den Fig. 1 und 4 zu sehen ist, enthält das zweite Ausführungsbeispiel ein UND-Gatter 32, dessen erster und nichtinvertierter Eingang mit einem Ausgang des Flankendetektors 10 verbunden ist, und dessen Ausgang als das Flanken-Erfassungssignal mit dem Erfassungs-/Vergleichsregister 20 und der Zähler-Löschschaltung 22 verbunden ist. Ein zweiter und invertierter Eingang des UND-Gatters 32 ist mit einem Ausgang 26A des Speicherflags 26 der Zähler-Löschschaltung 22 verbunden. Ob das Flanken- Erfassungssignal des Flankendetektors 10 als das Erfassungs-Triggersignal dem Erfassungs-/Vergleichsregister 20 zugeführt wird oder nicht, wird daher durch den Ausgang 26A des Speicherflags 26 der Zähler-Löschschaltung 22 gesteuert. Die anderen Punkte und die Operation sind gleich wie beim ersten Ausführungsbeispiel.
Wie es aus einem Vergleich zwischen den Fig. 2 und 5 zu sehen ist, ist die in Fig. 5 gezeigte Zähler-Löschschaltung von der in der Fig. 2 gezeigten Schaltung nur im einen Punkt unterschiedlich, daß der Ausgang 26A des Speicherflags 26 aus der Zähler-Löschschaltung 22 herausgenommen ist.
Daher werden nur Punkte des zweiten Ausführungsbeispiels erklärt, die sich von dem ersten Ausführungsbeispiel unterscheiden.
Beim zweiten Ausführungsbeispiel wird das Auftreten des Pegelübergangs der empfangenen seriellen Daten im in Fig. 5 gezeigten Speicherflag 26 gespeichert. Danach wird, wenn das Zähler-Löschsignal 22A erzeugt wird, um das Ausgangssignal 26A des Speicherflags 26 zu aktivieren, das UND-Gatter 32 gesperrt, so daß das Flanken-Erfassungssignal von dem Flankendetektor 10 nicht dem Erfassungs-/Vergleichsregister 20 zugeführt wird. Die Erfassungsoperation des Erfassungs-/Vergleichsregisters 20 ist nämlich gesperrt. Zu dieser Zeit wird auch das Voreinstellen des Bits an einer unteren Stelle des Speicherflags 26 gesperrt.
Weiterhin wird, wenn der Zähler 12 durch das dritte Koinzidenzsignal 20A des Erfassungs-/Vergleichsregisters 20 gelöscht wird, auch das Speicherflag 26 gelöscht, so daß der Ausgang 26A des Speicherflags 26 inaktiv gemacht wird. Als Ergebnis wird die Erfassungsoperation des Erfassungs-/Vergleichsregisters 20 wieder zugelassen, und auch das Voreinstellen des Bits an der unteren Stelle des Speicherflags 26 wird zugelassen.
Demgemäß wird beim zweiten Ausführungsbeispiel, wenn der Pegelübergang der empfangenen seriellen Daten im in Fig. 5 gezeigten Speicherflag 26 gespeichert ist, und der Korrekturwert des Fehlers im Erfassungs-/Vergleichsregister 20 gefangen und gespeichert ist, das Erfassungs-/Vergleichsregister 20 den nächsten Zählwert des Zählers 12 nicht fangen, bis die Kompensation des Zählwertes ausgeführt wird.
Wie es aus dem Obigen zu sehen ist, wird beim zweiten Ausführungsbeispiel, wenn der Pegelübergang der empfangenen seriellen Daten auftritt und der Wert des Zählers im Erfassungs-/Vergleichsregister 20 gefangen und gespeichert ist, selbst wenn ein neuer Pegelübergang der empfangenen seriellen Daten auftritt, bevor die Phasenkompensation ausgeführt wird, der Zählwert des Zählers nicht im Erfassungs-/Vergleichsregister 20 gefangen und gespeichert. Die zuerst gespeicherte Phasen-Korrekturinformation wird sicher beibehalten, bis die Phasen- Kompensationsoperation durchgeführt ist.
Nun wird ein drittes Ausführungsbeispiel der Schaltung zum Erzeugen eines seriellen Taktes unter Bezugnahme auf Fig. 6 erklärt. In Fig. 6 sind Elementen, die gleich jenen sind, die in den Fig. 1 und 4 gezeigt sind, dieselben Bezugszeichen zugeordnet, und deren Erklärung wird der Einfachheit der Beschreibung halber weggelassen.
Das in Fig. 6 gezeigte dritte Ausführungsbeispiel hat zusätzlich zu dem grundsätzlichen Aufbau, der gleich dem ersten Ausführungsbeispiel ist, zwei zusätzliche Vergleichsregister 34 und 36 zum Vergleichen des Zählwertes des Zählers mit jeweiligen vorbestimmten Referenzwerten zu jeder Zeit, zu der der Zähler den Zähltakt zählt, und zum Ausgeben eines vierten und eines fünften Koinzidenzsignals 34A und 36A, und eine Bereichs-Erfassungsschaltung 38, die das vierte und das fünfte Koinzidenzsignal 34A und 36A empfängt, zum Entscheiden, in welchem Bereich sich der Zählwert des Zählers 12 befindet. Ein Bereichs- Bestimmungssignal 38A, das von der Bereichs-Erfassungsschaltung 38 ausgegeben wird, ist mit dem zweiten und invertierten Eingang des UND-Gatters 32 verbunden, das zwischen dem Flankendetektor 10 und dem Erfassungs- /Vergleichsregister 20 angeordnet ist. Daher läßt das UND-Gatter 32 nur dann wenn das von der Bereichs-Erfassungsschaltung 38 ausgegebene Bereichs- Bestimmungssignal 38A aktiv ist, das Erfassungs-/Vergleichsregister 20 den Zählwert des Zählers 12 in Antwort auf das Flanken-Erfassungssignal von dem Flankendetektor 10 fangen.
Beim oben angegebenen zusätzlichen Aufbau wird der Signalpegelübergang, der erfaßt wird, wenn der Zählwert des Zählers innerhalb eines bestimmten definierten Bereichs ist, als Rauschen bzw. Störung angesehen, so daß die Phasenkompensation des erzeugten seriellen Taktes unterdrückt wird. Es ist nämlich eine Steuerfunktion für Rauschen hinzugefügt.
Gleich wie beim ersten Ausführungsbeispiel werden die Vergleichsregister 14, 18, 34 und 36 jeweils auf die erste, die zweite, die vierte und die fünfte Referenzzahl über den Bus 16 softwaremäßig durch eine zentrale Verarbeitungseinheit (nicht gezeigt) eines Mikrocomputers eingestellt, der in einem Datenverarbeitungssystem (nicht gezeigt) verwendet wird, das die gezeigte Schaltung zum Erzeugen eines seriellen Taktes enthält. Daher können die Vergleichsregister 14, 18, 34 und 36 jeweils auf beliebige Referenzzahlen eingestellt werden.
Jedoch werden die Vergleichsregister 14, 18, 34 und 36 jeweils auf Referenzzahlen eingestellt, die eine derartige Beziehung erfüllen, daß der eingestellte Wert des Vergleichsregisters 34 kleiner als der eingestellte Werte des Vergleichsregisters 18 ist, der kleiner als der eingestellte Wert des Vergleichsregisters 36 ist, der kleiner als der eingestellte Wert des Vergleichsregisters 14 ist. Beispielsweise wird das Vergleichsregister 14 auf eine Basis-Zählzahl des Zählers 12 eingestellt, nämlich einen maximalen Zählwert des Zählers 12. Daher bestimmt der eingestellte Wert des Vergleichsregisters 14 eine Periode des erzeugten seriellen Taktes.
Frequenz des Zähltaktes/Serielle Übertragungsrate -1
(Daher gilt beim gezeigten Ausführungsbeispiel folgendes: 16 - 1 = 15)
Weiterhin wird das Vergleichsregister 18 auf die Hälfte der Basis-Zählzahl des Zählers 12 eingestellt. Daher bestimmt der eingestellte Wert des Vergleichsregisters 18 einen Betrieb des erzeugten seriellen Taktes.
Frequenz des Zähltaktes/Serielle Übertragungsrate x(1/2)- 1
(Daher gilt beim gezeigten Ausführungsbeispiel: 16/2 - 1 = 7)
Andererseits wird das Vergleichsregister 34 auf eine niedrigere Grenze des Korrekturwertes des Zählers 12 eingestellt, der im Erfassungs-/Vergleichsregister 20 eingestellt ist.
Frequenz des Zähltaktes/Serielle Übertragungsrate x(1/4)- 1
(Daher gilt beim gezeigten Ausführungsbeispiel: 16/4 - 1 = 3)
Zusätzlich wird das Vergleichsregister 36 auf eine obere Grenze des Korrekturwertes des Zählers 12 eingestellt, der im Erfassungs-/Vergleichsregister 20 eingestellt ist.
Frequenz des Zähltaktes/Serielle Übertragungsrate x(3/4)- 1
(Daher gilt beim gezeigten Ausführungsbeispiel: 16 x 3/4 - 1 = 11)
In dem Fall, daß die erste, die zweite, die vierte und die fünfte Referenzzahl wie oben angegeben in den Vergleichsregistern 14, 18, 34 und 36 eingestellt werden, erzeugen diese Vergleichsregister das erste, das zweite, das vierte und das fünfte Koinzidenzsignal 14A, 18A, 34A und 36A zu einer Zeit, wie es in Fig. 7 verglichen mit dem Fortschreiten des Zählwertes des Zählers 12 gezeigt ist. Nämlich dann wenn der Zählwert des Zählers 12 "3" wird, wird das vierte Koinzidenzsignal 34A von "1" erzeugt, und wenn der Zählwert des Zählers 12 "7" wird, wird das zweite Koinzidenzsignal 18A von "1" erzeugt. Zusätzlich wird dann, wenn der Zählwert des Zählers 12 "11" wird, das fünfte Koinzidenzsignal 36A von "1" erzeugt, und wenn der Zählwert des Zählers 12 "15" wird, wird das erste Koinzidenzsignal 14A von "1" erzeugt.
Die Bereichs-Erfassungsschaltung 38 ist beispielsweise aus einer Signal(Zwischen-)Speicherschaltung aufgebaut und aktiviert das Bereichs-Erfassungssignal 38A auf der Basis des vierten und des fünften Koinzidenzsignals 34A und 36A, wenn der Zählwert des Zählers 12 in einem Bereich von "3" bis "10" ist, wie es in Fig. 7 gezeigt ist.
Die Zähler-Löschschaltung 22 des dritten Ausführungsbeispiels ist dieselbe wie jene des ersten und des zweiten Ausführungsbeispiels, und daher wird eine Erklärung weggelassen.
Nun wird eine Operation des dritten Ausführungsbeispiels der in Fig. 6 gezeigten Schaltung zum Erzeugen eines seriellen Taktes unter Bezugnahme auf Fig. 7 erklärt.
Zuerst gilt die folgende Beziehung zwischen dem seriellen Takt und dem Zählwert des Zählers 12 unter der Bedingung, daß die seriellen Daten genau bei einer Übertragungsrate übertragen werden, die in einem Datenübertragungssystem vorbestimmt ist (beim gezeigten Ausführungsbeispiel ein Sechzehntel des Zähltaktes φ), und daß die empfangenen seriellen Daten perfekt in Phase mit dem Zähltakt φ sind. Zusätzlich ist als Anfangsbedingung angenommen, daß bei den empfangenen seriellen Daten kein Signalpegelübergang aufgetreten ist. D.h., das Speicherflag 26 der Zähler-Löschschaltung 22 speichert das Flanken- Erfassungssignal 10A nicht.
Da der Zähltakt φ derart eingestellt ist, daß er die 16-fache Frequenz der seriellen Datenübertragungsrate hat, wenn der Zähler 12 seine Zähloperation von dem Zählwert "0" an beginnt, wie es in Fig. 7 gezeigt ist, wird dann, wenn der Zählwert des Zählers 12 die vierte Referenzzahl "3" erreicht, die im vierten Vergleichsregister 34 eingestellt ist, das vierte Koinzidenzsignal 34A durch das Vergleichsregister 34 erzeugt und der Bereichs-Erfassungsschaltung 38 zugeführt.
Beim Fortschreiten der Zähloperation wird, wenn der Zählwert des Zählers 12 die zweite Referenzzahl "7" erreicht, die im zweiten Vergleichsregister 18 eingestellt ist, das zweite Koinzidenzsignal 18A erzeugt, und daher wird das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt, so daß der serielle Takt zu "0" gebracht wird.
Daher wird, wenn der Zählwert des Zählers 12 die fünfte Referenzzahl "11" erreicht, die im fünften Vergleichsregister 36 eingestellt ist, das fünfte Koinzidenzsignal 36A durch das Vergleichsregister 36 erzeugt und an die Bereichs-Erfassungsschaltung 38 angelegt.
Beim weiteren Fortschreiten der Zähloperation wird, wenn der Zählwert des Zählers 12 die erste Referenzzahl "15" erreicht, die im ersten Vergleichsregister 14 eingestellt ist, das erste Koinzidenzsignal 14A der Zähler-Löschschaltung 22 zugeführt, die das Takt-Setzsignal 22B zu dem Setz-Anschluß des Flip-Flops 24 zur Erzeugung eines Taktes erzeugt, so daß der serielle Takt zu "1" gebracht wird. Die Zähler-Löschschaltung 22 erzeugt das Zähler-Löschsignal 22A zu der Zählzeit des Zählers 12, die der Erzeugung des ersten Koinzidenzsignals 14A am nächsten ist. Somit wird der Zähler 12 auf "0" gelöscht, und daher beginnt der Zähler seine Zähloperation erneut von "0" an.
In diesem Fall wird, da die Übertragungsrate der seriellen Daten genau ein Sechzehntel des Zähltaktes φ ist, die Zeit des Pegelübergangs der empfangenen seriellen Daten perfekt konsistent mit der Zeit einer Periode des erzeugten seriellen Taktes.
Anders ausgedrückt entspricht die Zeitperiode von dem Moment an, zu dem der Zähler 12 seine Zähloperation von dem Zählwert "0" an beginnt, bis zu dem Moment, zu dem das Zähler-Löschsignal 22A erzeugt wird, einer Empfangszeit für ein Bit der seriellen Daten. Zusätzlich entspricht die Zeitperiode von dem Moment an zu dem das zweite Koinzidenzsignal 18A durch das zweite Vergleichsregister 18 erzeugt wird, bis zu dem Moment, zu dem das Takt-Setzsignal 22B erzeugt wird, einer halben Periode eines Bits der seriellen Daten. Daher erzeugt das Flip-Flop 24 zur Erzeugung eines Taktes den seriellen Takt, der in das Zentrum eines Bits der seriellen Daten fällt.
Wenn sich der Signalpegel der empfangenen seriellen Daten von dem Anfangszustand ändert, nachdem die serielle Datenübertragung begonnen ist, beispielsweise dann, wenn sich der Signalpegel der empfangenen Daten von einem kontinuierlichen Zustand von "1" zu "0" ändert oder wenn sich die Zeit der seriellen Datenübertragung plötzlich etwas ändert, wird eine Phasenabweichung des seriellen Taktes wie folgt erfaßt und kompensiert:
Wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "0" bis "2" liegt, wird, da das Bereichs- Bestimmungssignal 38A inaktiv ist, das Flanken-Erfassungssignal 10A dem Erfassungs-/Vergleichsregister 20 zugeführt, ohne durch die Gatterschaltung 32 maskiert zu werden. Daher fängt und speichert das Erfassungs-/Vergleichsregister 20 den Zählwert des Zählers 12. Zusätzlich wird das Flanken-Erfassungssignal 10A im Speicherflag 26 der Zähler-Löschschaltung 22 gespeichert.
Mit dem Fortschreiten der Zähloperation des Zählers 12 wird dann, wenn das erste Koinzidenzsignal 14A des Vergleichsregisters 14 aktiv gemacht ist, das Zähler- Löschsignal 22A erzeugt, um den Zähler 12 zu löschen. Weiterhin wird, nachdem das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt ist und der Ausgang des Speicherflags 26 aktiv gemacht ist, der Zählwert kompensiert.
Nachdem der Zähler 12 seine Zähloperation wieder von "0" an beginnt, wenn der Zählwert des Zählers 12 in Übereinstimmung mit dem gespeicherten Zählwert, beispielsweise "1", des Erfassungs-/Vergleichsregisters 20 gelangt, wird das dritte Koinzidenzsignal 20a durch das Erfassungs-/Vergleichsregister 20 erzeugt. Zu dieser Zeit erzeugt, da sowohl der Ausgang des Speicherflags 26 als auch der Ausgang 38A der Bereichs-Erfassungsschaltung 38 schon aktiv gemacht worden sind, die Zähler-Löschschaltung 22 das Takt-Setzsignal 22B, um das Flip-Flop 24 zur Erzeugung eines Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler- Löschsignal 22A erzeugt. Daher wird der Zähler 12 gelöscht oder auf "0" zurückgebracht, und er führt seine Zähloperation wieder vop "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +2 bewirkt.
Gleichermaßen wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "0" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +1 bewirkt. Andererseits wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "2" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +3 bewirkt.
Andererseits empfängt, wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "11" bis "15" liegt, da das Bereichs-Bestimmungssignal 38A inaktiv ist, das Erfassungs-/Vergleichsregister 20 das Flanken-Erfassungssignal 10A von dem Flankendetektor 10, ohne daß es durch die Gatterschaltung 32 maskiert wird, um den Zählwert des Zählers 12 zu fangen und zu speichern. Zusätzlich wird das Flanken-Erfassungssignal 10A im Speicherflag 26 der Zähler-Löschschaltung 22 gespeichert.
Mit einem Fortschreiten der Zähloperation des Zählers 12 wird dann, wenn das erste Koinzidenzsignal 14A des Vergleichsregisters 14 aktiv gemacht ist, das Zähler-Löschsignal 22A erzeugt, um den Zähler 12 zu löschen. Weiterhin wird, nachdem das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt ist und der Ausgang des Speicherflags 26 aktiv gemacht ist, der Zählwert kompensiert.
Nachdem der Zähler 12 seine Zähloperation wieder von "0" beginnt, wenn der Zählwert des Zählers 12 in Übereinstimmung mit dem zweiten Referenzwert "7" des zweiten Vergleichsregisters 18 gelangt, wird das zweite Koinzidenzsignal 20A durch das zweite Vergleichsregister 20 erzeugt, um das Flip-Flop 24 zur Erzeugung eines Taktes rückzusetzen. Danach wird, wenn der Zählwert des Zählers 12 in Übereinstimmung mit dem gespeicherten Zählwert, beispielsweise "14", des Erfassungs-/Vergleichsregisters 20 gelangt, das dritte Koinzidenzsignal 20A durch das Erfassungs-/Vergleichsregister 20 erzeugt. Zu dieser Zeit erzeugt, da sowohl der Ausgang des Speicherflags 26 als auch der Ausgang 38A der Bereichs- Erfassungsschaltung 38 schon aktiv gemacht worden sind, die Zähler- Löschschaltung 22 das Takt-Setzsignal 22B, um das Flip-Flop 24 zur Erzeugung eines Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler-Löschsignal 22A erzeugt. Daher wird der Zähler 12 zu "0" zurückgebracht, und er führt seine Zähloperation wieder von "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von -1 bewirkt.
Gleichermaßen wird, wenn der im dem Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "13" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von -2 bewirkt. Andererseits wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "15" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von ±0 bewirkt. Dies bedeutet nämlich, daß der erzeugte serielle Takt perfekt mit jenem der empfangenen seriellen Daten synchronisiert ist.
Wie es aus dem Obigen zu sehen ist, wird, wenn die Signalübergangszeit der empfangenen seriellen Daten von der Zeit abweicht, zu der der Zählwert des Zählers 12 zu "15" gebracht ist, der Zähler 12 auf "0" gelöscht, um die Zählzahl zu kompensieren, so daß der niedrige Pegel, der eine Zeitlänge des erzeugten seriellen Taktes ausgibt, zwangsweise geändert wird, um die Phasenkompensation zu bewirken.
Wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "3" bis "10" liegt, da das Bereichs- Bestimmungssignal 38a aktiv ist, wird das Flanken-Erfassungssignal 10A durch die Gatterschaltung 32 maskiert und wird daher nicht dem Erfassungs- /Vergleichsregister 20 zugeführt. Daher wird das Flanken-Erfassungssignal 10A nicht im Speicherflag 26 der Zähler-Löschschaltung 22 gespeichert.
Wie es aus der obigen Beschreibung zu erkennen ist, ist das dritte Ausführungsbeispiel von dem ersten Ausführungsbeispiel darin unterschiedlich, daß dann, wenn die Zeit des Signalpegelübergangs der empfangenen seriellen Daten zwischen dem Wert liegt, bei dem der Zählwert des Zählers 12 auf dem eingestellten Referenzwert "3" des Vergleichsregisters 34 ist, und dem, bei dem der Zählwert des Zählers 12 beim eingestellten Referenzwert "10" des Vergleichsregisters 38 ist, die Zählzahl-Kompensation des Zählers gesperrt werden kann.
Durch dieses Merkmal ist es möglich, eine plötzliche Änderung der Phase des seriellen Taktes zu unterdrücken, die durch Rauschen und anderes auf einer Übertragungsleitung verursacht wird. Daher ist es möglich, eine Zeitdauer für sowohl den hohen Pegel als auch den niedrigen Pegel des erzeugten seriellen Taktes sicherzustellen, so daß ein Operationsspielraum für eine serielle Übertragungsschaltung sichergestellt wird, die den erzeugten seriellen Takt verwendet.
Das dritte Ausführungsbeispiel ist charakterisiert durch Hinzufügen der Bereichs- Erfassungsfunktion zu dem ersten Ausführungsbeispiel, und es kann eine große Phasenkompensation verhindern, die durch Rauschen bei den empfangenen seriellen Daten verursacht wird.
Beim oben beschriebenen dritten Ausführungsbeispiel beträgt die Bitlänge des Zählers 12, des ersten, des zweiten, des vierten und des fünften Vergleichsregisters 14, 18, 34 und 36 und des Erfassungs-/Vergleichsregisters 20 der Bequemlichkeit und der Einfachheit der Beschreibung halber jeweils vier Bits. Da die Referenzzahl oder der Referenzwert jedes der vier Vergleichsregister softwaremäßig eingestellt werden kann, wie es zuvor beschrieben ist, ist es jedoch möglich, eine beliebige Bitlänge für den Zähler 12, das erste, das zweite, das vierte und das fünfte Vergleichsregister 14, 18, 34 und 36 und das Erfassungs- /Vergleichsregister 20 auf der Basis einer erforderlichen maximalen seriellen Datenübertragungsrate und einer verfügbaren Zähltaktfrequenz auszuwählen.
Zusätzlich hat der Zähltakt φ beim oben angegebenen Ausführungsbeispiel die 16- fache Frequenz der seriellen Übertragungsrate. Jedoch ist es möglich, eine willkürliche Frequenz zu verwenden, die gleiche Zeiten mit niedrigem und hohem Pegel des erzeugten seriellen Taktes zuläßt.
In Fig. 8 ist ein Blockdiagramm eines vierten Ausführungsbeispiels einer Schaltung zum Erzeugen eines seriellen Taktes gezeigt.
Das vierte Ausführungsbeispiel ist dadurch charakterisiert, daß dann, wenn ein erster Signalpegelübergang erfaßt wird, wenn der Zählwert des Zählers in einem vorbestimmten Wertebereich ist, die erste Erfassung des Signalpegelübergangs ähnlich wie beim dritten Ausführungsbeispiel derart angesehen wird, als ob sie durch Rauschen verursacht wäre, und daher eine Phasenkompensation unterdrückt wird. Jedoch wird dann, wenn der Zählwert des Zählers in einem vorbestimmten Wertebereich liegt, wenn der Signalpegelübergang wieder kontinuierlich bzw. gleich wie bei der ersten Erfassung des Signalpegelübergangs erfaßt wird, eine Phasenkompensation ausgeführt.
Daher sind in Fig. 8 Elementen, die gleich jenen sind, die in Fig. 6 gezeigt sind, dieselben Bezugszeichen zugeordnet, und deren Erklärung wird der Einfachheit der Beschreibung halber weggelassen.
Wie es aus einem Vergleich zwischen den Fig. 6 und 8 zu sehen ist, ist das in Fig. 8 gezeigte Ausführungsbeispiel von dem in Fig. 6 gezeigten Ausführungsbeispiel darin unterschiedlich, daß das Bereichs-Erfassungssignal 38A der Zähler- Löschschaltung 22 zugeführt wird und der Ausgang des Flankendetektors 10 direkt mit dem Erfassungs-/Vergleichsregister 20 und der Zähler-Löschschaltung 22 gekoppelt ist. Zusätzlich sind die Erzeugungszeiten des Takt-Setzsignals 22B und des Zähler-Löschsignals 22A unterschiedlich von jenen des dritten Ausführungsbeispiels. Der weitere Aufbau und die Operation sind gleich wie beim dritten Ausführungsbeispiel, und daher wird deren Erklärung weggelassen.
Wendet man sich der Fig. 9 zu, ist dort ein Blockdiagramm der Zähler- Löschschaltung gezeigt, die in der in Fig. 9 gezeigten Schaltung zum Erzeugen eines seriellen Taktes verwendet wird. Die in Fig. 9 gezeigte Zähler- Löschschaltung enthält ein Speicherflag 40, das aus einem 2-Bit-Schieberegister mit einer Voreinstellfunktion bestehen kann. Das 2-Bit-Schieberegister 40 empfängt das Zähler-Löschsignal 22A als Verschiebetakt und empfängt auch das Flanken-Erfassungssignal 10A über ein UND-Gatter 42, dessen invertierter Eingang angeschlossen ist, um das Bereichs-Bestimmungssignal 38A zu empfangen. Daher speichert dann, wenn das Bereichs-Bestimmungssignal 38A inaktiv ist, das 2-Bit-Schieberegister 40 das Flanken-Erfassungssignal 10A in Antwort auf das Zähler-Löschsignal 22A und überträgt dann das gespeicherte Flanken- Erfassungssignal 10A zu einer Auswahlschaltung 44 in Antwort auf das Zähler- Löschsignal 22A.
Die in Fig. 9 gezeigte Zähler-Löschschaltung enthält ein weiteres Speicherflag 46, das aus einem 3-Bit-Schieberegister mit einer Voreinstellfunktion aufgebaut sein kann. Das 3-Bit-Schieberegister 46 empfängt das Zähler-Löschsignal 22A als Verschiebetakt und empfängt auch das Flanken-Erfassungssignal 10A über ein UND- Gatter 48, dessen Eingang angeschlossen ist, um das Bereichs- Bestimmungssignal 38A zu empfangen. Daher speichert das 3-Bit-Schieberegister 46, wenn das Bereichs-Bestimmungssignal 38A aktiv ist, ein aktives Flanken- Erfassungssignal 10A in Antwort auf das Zähler-Löschsignal 22A und überträgt oder verschiebt das gespeicherte Flanken-Erfassungssignal 10A dann in Antwort auf das Zähler-Löschsignal 22A. Ausgänge der zweiten und der dritten Stufe des 3-Bit-Schieberegisters 46 sind mit einem UND-Gatter 50 gekoppelt, das einen Ausgang aufweist, der einen Ausgang des zweiten Speicherflags 46 bildet.
Beim oben angegebenen Aufbau wird, wenn das Bereichs-Bestimmungssignal 38A inaktiv ist, wenn das Flanken-Erfassungssignal 10A aktiv gemacht wird, ein Bit an einer unteren Stelle des 2-Bit-Schieberegisters 40 auf "1" voreingestellt. Danach verschiebt, wenn das Zähler-Löschsignal 22A erzeugt wird, um den Zähler 12 zu löschen, das 2-Bit-Schieberegister 40 seine internen Bits, so daß die "1", die im Bit an der unteren Stelle gespeichert ist, zu einem Bit an einer hohen Stelle des 2-Bit- Schieberegisters 40 geschoben und daher zu der Auswahlschaltung 44 ausgegeben wird. Zu dieser Zeit wird das Bit an der unteren Stelle zu "0" gebracht, und der Inhalt des Bits an der hohen Stelle vor der Verschiebeoperation wird verloren.
Andererseits wird, wenn das Bereichs-Bestimmungssignal 38A aktiv ist, wenn das Flanken-Erfassungssignal 10A aktiv gemacht wird, ein Bit an der untersten Stelle oder ein erstes Bit des 3-Bit-Schieberegisters 46 auf "1" voreingestellt. Danach verschiebt, wenn das Zähler-Löschsignal 22A erzeugt wird, um den Zähler 12 zu löschen, das 3-Bit-Schieberegister 46 seine internen Bits.
Zu dieser Zeit wird das erste Bit zu "0" gebracht, und der Inhalt eines Bits der höchsten Stelle oder ein drittes Bit des 3-Bit-Schieberegisters 46 vor der Verschiebeoperation wird verloren.
Danach gibt, wenn das Bereichs-Bestimmungssignal 38A aktiv ist, wenn das Flanken-Erfassungssignal 10A kontinuierlich zweimal aktiv gemacht wird, das UND- Gatter 50 ein aktives Speicherflag-Signal von "1" zu der Auswahlschaltung 44 aus.
Die Auswahlschaltung 28 besteht aus einem ODER-Gatter 44A, dessen erster Eingang mit einem Ausgang des ersten Speicherflags 40 verbunden ist und dessen zweiter Eingang mit einem Ausgang des zweiten Speicherflags 46 verbunden ist, einem UND-Gatter 448, dessen erster Eingang mit einem Ausgang des ODER- Gatters 44A verbunden ist und dessen zweiter Eingang angeschlossen ist, um das dritte Koinzidenzsignal 20A zu empfangen, und einem weiteren ODER-Gatter 44C, dessen erster Eingang mit einem Ausgang des UND-Gatters 44b verbunden ist und dessen zweiter Eingang angeschlossen ist, um das erste Koinzidenzsignal 14A zu empfangen. Ein Ausgang des ODER-Gatters 44C erzeugt das Takt- Setzsignal 22B.
Wenn entweder der Ausgang des ersten Speicherflags 40 oder der Ausgang des zweiten Speicherflags 46 aktiv ist, wird das Takt-Setzsignal 22B durch das dritte Koinzidenzsignal 20A erzeugt, das von dem Erfassungs-/Vergleichsregister 20 ausgegeben wird. Zusätzlich wird das Takt-Setzsignal 22B durch das erste Koinzidenzsignal 14A erzeugt, das von dem Vergleichsregister 14 ausgegeben wird, ungeachtet der Inhalte der Speicherflags 40 und 46.
Das Takt-Setzsignal 22B wird an die Synchronschaltung 30 angelegt, die gleich jener des ersten Ausführungsbeispiels ist, und die den Zähltakt φ empfängt. Diese Synchronschaltung 30 arbeitet, um das Zähler-Löschsignal 22A in Antwort auf das Takt-Setzsignal 22B zu erzeugen, ist aber mit dem Zähltakt φ synchron. Daher wird das Zähler-Löschsignal 22A einen Zähltakt φ nach dem Takt-Setzsignal 22B erzeugt. Anders ausgedrückt wird der Zähler 12 bei der Zählzeit des Zählers 12 gelöscht, die der Erzeugung des ersten oder des dritten Koinzidenzsignals 14A oder 20A am nächsten ist.
Wenn die Vergleichsregister 14, 18, 34 und 36 auf gleiche Weise wie beim dritten Ausführungsbeispiel gesetzt werden, arbeitet die in Fig. 8 gezeigte Bereichs- Erfassungsschaltung 38, um das Bereichs-Erfassungssignal 38A auf der Basis des vierten und des fünften Koinzidenzsignals 34A und 36A zu aktivieren, wenn der Zählwert des Zählers 12 in einem Bereich von "3" bis "10" liegt.
Wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "0" bis "2" oder im Bereich von "11" bis "15" liegt, ist die Zählwert-Korrekturoperation oder die Operation zur Erzeugung eines seriellen Taktes gleich wie beim dritten Ausführungsbeispiel, und daher wird eine detaillierte Beschreibung weggelassen.
Jedoch dann, wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "3" bis "10" liegt, ist die Zählwert-Korrekturoperation oder die Operation zur Erzeugung eines seriellen Taktes unterschiedlich von jener des dritten Ausführungsbeispiels. Daher wird die Operation in diesem Fall erklärt.
Wenn sich der Signalpegel der empfangenen seriellen Daten von dem Anfangszustand ändert, nachdem die serielle Datenübertragung begonnen ist beispielsweise wenn sich der Signalpegel der empfangenen Daten von einem kontinuierlichen Zustand von "1" zu "0" ändert oder wenn sich die Zeit der seriellen Datenübertragung plötzlich etwas ändert, wird eine Phasenabweichung des seriellen Taktes wie folgt erfaßt und kompensiert:
Wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "3" bis "10" liegt, wird das Flanken- Erfassungssignal 10A dem Erfassungs-/Vergleichsregister 20 zugeführt. Daher fängt und speichert das Erfassungs-/Vergleichsregister 20 den Zählwert des Zählers 12. Zusätzlich wird, da das Bereichs-Bestimmungssignal 38A aktiv ist, das Flanken-Erfassungssignal 10A im Speicherflag 46 der Zähler-Löschschaltung 22 gespeichert. Jedoch wird, da der Ausgang des Speicherflags 46 nur dann aktiv gemacht wird, wenn aufeinanderfolgend zwei aktive Flanken-Erfassungssignale gespeichert werden, der Ausgang des Speicherflags 46 zu dieser Zeit noch "0" sein.
Mit dem Fortschreiten der Zähloperation des Zählers 12 beginnt der Zähler 12, nachdem das Zähler-Löschsignal 22A erzeugt ist, um den Zähler 12 zu löschen, und das Flip-Flop 24 zur Erzeugung eines Taktes zurückgesetzt ist, seine Zähloperation wieder von "0" an. Danach wird, wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 auch im Bereich von "3" bis "10" liegt, das Flanken-Erfassungssignal 10A dem Erfassungs-/Vergleichsregister 20 zugeführt. Daher wird der Zählwert des Zählers 12 im Erfassungs-/Vergleichsregister 20 gefangen und gespeichert. Zur gleichen Zeit wird, da das Bereichs-Bestimmungssignal 38A aktiv ist, das zweite Flanken- Erfassungssignal 10A im Speicherflag 46 der Zähler-Löschschaltung 22 gespeichert.
Der Ausgang des Speicherflags 46, das das zweite Flanken-Erfassungssignal 10A gespeichert hat, wird aktiviert, nachdem das Zähler-Löschsignal 22A erzeugt ist und der Zähler 12 einmal zu "0" zurückgekehrt ist. Danach wird mit dem Fortschreiten der Zähloperation des Zählers 12, wenn der Zählwert des Zählers 12 mit dem gespeicherten Zählwert des Erfassungs-/Vergleichsregisters 20 in Übereinstimmung gelangt, das dritte Koinzidenzsignal 20A durch das Erfassungs- /Vergleichsregister 20 erzeugt. Zu dieser Zeit wird das Flip-Flop 24 zur Erzeugung eines Taktes gesetzt, und daher wird der Zählwert kompensiert.
Wie aus dem Obigen zu sehen ist, ist das vierte Ausführungsbeispiel von dem dritten Ausführungsbeispiel darin unterschiedlich, daß das zweite Speicherflag 46 in der Zähler-Löschschaltung 22 hinzugefügt ist, und daß die Auswahlschaltung in der Zähler-Löschschaltung 22 abgeändert ist. Mit dieser Abänderung kann, wenn die Zeit des Signalpegelübergangs der empfangenen seriellen Daten zwischen den Werten liegt, bei dem der Zählwert des Zählers 12 beim eingestellten Referenzwert "3" des Vergleichsregisters 34 ist und bei dem der Zählwert des Zählers 12 beim eingestellten Referenzwert "10" des Vergleichsregisters 38 ist, die Zählzahl-Kompensation des Zählers 12 auf der Basis der ersten Erfassung des Signalpegel-übergangs gesperrt werden, was gleich wie beim dritten Ausführungsbeispiel ist. Jedoch dann, wenn die oben angegebenen Signalpegelübergänge der empfangenen seriellen Daten zweimal aufeinanderfolgend erfaßt werden, wird die Zählzahl-Kompensation des Zählers 12 ausgeführt.
Daher wird, wenn ein Signalpegelübergang das erste Mal erfaßt wird, wenn der Zählwert des Zählers in einem vorbestimmten Wertebereich liegt, die erste Erfassung des Signalpegelübergangs derart angesehen, als ob sie durch Rauschen verursacht wäre, was ähnlich wie beim dritten Ausführungsbeispiel ist, und daher wird eine plötzliche Phasenänderung des seriellen Taktes unterdrückt. Demgemäß wird eine Zeitdauer für sowohl den hohen Pegel als auch den niedrigen Pegel des erzeugten seriellen Taktes sichergestellt, so daß ein Operationsspielraum für eine Schaltung zur seriellen Übertragung, die den erzeugten seriellen Takt verwendet, sichergestellt wird.
Beim oben angegebenen vierten Ausführungsbeispiel besteht das zweite Speicherflag 46 der Zähler-Löschschaltung 22 aus einem 3-Bit-Schieberegister, so daß dann, wenn der Signalpegelübergang zweimal aufeinanderfolgend erfaßt wird, die Zählkorrektur durchgeführt wird. Jedoch sollte verstanden werden, daß die Bitlänge des zweiten Speicherfiags auf drei Bits begrenzt ist. Beispielsweise kann das Speicherflag aus einer Zählerschaltung gebildet werden, so daß nur dann, wenn der Signalpegelübergang, der die oben angegebene Bedingung erfüllt, N mal oder öfter aufeinanderfolgend erfaßt wird, beurteilt wird, daß der serielle Takt aus der Phase ist, und daher wird die Zählzahl-Korrektur durchgeführt, um den seriellen Takt zu synchronisieren. In diesem Fall wird eine einfache Phasenregelschleife gebildet, die bei verschiedenen Anwendungen verwendet werden kann.
In Fig. 10 ist ein Blockdiagramm des fünften Ausführungsbeispiels der Schaltung zum Erzeugen eines seriellen Taktes gemäß der vorliegenden Erfindung gezeigt.
Bei Anwendungen, wie beispielsweise phasenverriegelten Schleifen, wird eine schnellere Phasenkorrektur zwischen empfangenen Daten und einem seriellen Takt benötigt, und eine geringere Phasenschwankung aufgrund von Rauschen ist wünschenswert. Zu diesem Zweck wird ein Differenzbetrag, wie beispielsweise eine Phasen-Vorauseilung oder eine Phasenverzögerung erfaßt, und ein erforderlicher Korrekturbetrag wird eingestellt. Bei diesem fünften Ausführungsbeispiel wird eine Phasendifferenz zwischen den empfangenen Daten und dem erzeugten seriellen Takt auf der Basis einer Bereichsinformation erfaßt, die von einer Bereichs-Erfassungsschaltung ausgegeben wird.
Das in Fig. 10 gezeigte fünfte Ausführungsbeispiel hat zusätzlich zu dem Basisaufbau, der dem ersten Ausführungsbeispiel gleicht, drei zusätzliche Vergleichsregister zum Vergleichen des Zählwertes des Zählers mit jeweiligen vorbestimmten Referenzwerten jedesmal dann, wenn der Zähler den Zähltakt zählt, und zum Ausgeben jeweiliger Koinzidenzsignale dann, wenn eine Übereinstimmung erhalten wird, und eine Bereichs-Erfassungsschaltung, die die Koinzidenzsignale von diesen Vergleichsregistern empfängt, zum Entscheiden, in welchem Bereich der Zählwert des Zählers liegt. Damit wird, wenn der Zählwert des Zählers in einem bestimmten Wertebereich liegt, der Korrekturbetrag auf der Basis des erfaßten Signalübergangspunktes der empfangenen Daten eingestellt. Daher wird selbst dann, wenn der Signalübergangspunkt der empfangenen Daten an einem Mittelpunkt der erwarteten empfangenen Daten erfaßt wird, der erfaßte Signalübergangspunkt als effektive Information behandelt, so daß eine Phasenkorrektur mit präzisem Betrag durchgeführt wird. Daher kann von dem fünften Ausführungsbeispiel gesagt werden, daß es eine Abänderung des ersten Ausführungsbeispiels und des dritten Ausführungsbeispiels ist.
Daher sind in Fig. 10 Elementen, die gleich oder entsprechend jenen sind, die in Fig. 6 gezeigt sind, dieselben Bezugszeichen zugeteilt. Wie es aus einem Vergleich zwischen den Fig. 6 und 10 zu sehen ist, sind nicht nur die jeweiligen Ausgänge der Vergleichsregister 34 und 36, sondern auch der Ausgang des Vergleichsregisters 18 mit der Bereichs-Erfassungsschaltung 38 verbunden. Die Bereichs-Erfassungsschaltung 38 gibt ein erstes, ein zweites und ein drittes Bereichs-Erfassungssignal 38A, 38B und 38C zu der Zähler-Löschschaltung 22 aus. Zusätzlich sind die Ausgänge der Vergleichsregister 34 und 36 mit der Zähler- Löschschaltung 22 verbunden. Der Ausgang des Flankendetektors 10 ist über ein UND-Gatter 32 mit dem Erfassungs-/Vergleichsregister 20 gekoppelt, aber direkt mit der Zähler-Löschschaltung 22. Das UND-Gatter 32 wird durch das erste Bereichs-Erfassungssignal 38A gesteuert. Daher läßt das UND-Gatter 32 nur dann, wenn das von der Bereichs-Erfassungsschaltung 38 ausgegebene Bereichs- Erfassungssignal 38A aktiv ist, das Erfassungs-/Vergleichsregister 20 den Zählwert des Zählers 12 in Antwort auf das Flanken-Erfassungssignal von dem Flankendetektor 10 fangen.
Gleich wie beim dritten Ausführungsbeispiel werden die Vergleichsregister 14, 18, 34 und 36 jeweils auf eine erste, eine zweite, eine vierte und eine fünfte Referenzzahl über den Bus 16 softwaremäßig durch eine zentrale Verarbeitungseinheit (nicht gezeigt) eingestellt.
Jedoch werden die Vergleichsregister 14, 34, 36 und 18 jeweils auf Referenzzahlen eingestellt, die eine derartige Beziehung erfüllen, daß der eingestellte Wert des Vergleichsregisters 34 kleiner als der eingestellte Wert des Vergleichsregisters 18 ist, der kleiner als der eingestellte Wert des Vergleichsregisters 36 ist, der kleiner als der eingestellte Wert des Vergleichsregisters 14 ist. Beispielsweise werden die Vergleichsregister 34, 18, 36 und 14 jeweils auf "3", "7", "11" und "15" eingestellt, was gleich wie beim dritten Ausführungsbeispiel ist.
Daher wird, wenn der Zählwert des Zählers 12 "3" wird, das vierte Koinzidenzsignal 34A von "1" erzeugt, und wenn der Zählwert des Zählers 12 "7" wird, wird das zweite Koinzidenzsignal 18A von "1" erzeugt. Zusätzlich wird, wenn der Zählwert des Zählers 12 "11" wird, das fünfte Koinzidenzsignal 36A von "1" erzeugt, und wenn der Zählwert des Zählers 12 "15" wird, wird das erste Koinzidenzsignal 14A von "1" erzeugt.
Die Bereichs-Erfassungsschaltung 38 ist beispielsweise aus einer Signal(Verzögerungs-)Speicherschaltung aufgebaut, und aktiviert das erste bis dritte Bereichs-Erfassungssignal 38A bis 38C auf der Basis des zweiten, des vierten und des fünften Koinzidenzsignals 18A, 34A und 36A, wie es in Fig. 12 gezeigt ist. Wenn der Zählwert des Zählers 12 in einem Bereich von "3" bis "6" liegt, wird das Bereichs-Erfassungssignal 38B erzeugt. Wenn der Zählwert des Zählers 12 in einem Bereich von "7" bis "12" liegt, wird das Bereichs-Erfassungssignal 38C erzeugt. Wenn der Zählwert des Zählers 12 in einem Bereich von "13" bis "15" oder in einem Bereich von "0" bis "2" liegt, wird das Bereichs-Erfassungssignal 38A erzeugt.
Wendet man sich der Fig. 11 zu, ist dort ein Blockdiagramm der Zähler- Löschschaltung 22 gezeigt, die beim fünften Ausführungsbeispiel verwendet wird. Die Zähler-Löschschaltung 22 enthält drei Speicherflags 52, 54 und 56, von denen jedes aus einem 2-Bit-Schieberegister mit einer Voreinstellfunktion und einem an einem Eingang des 2-Bit-Schieberegisters angeordneten UND-Gatter zusammengesetzt sein kann. Jedes 2-Bit-Schieberegister empfängt das Zähler-Löschsignal 22A als Schiebetakt und empfängt auch das Flanken-Erfassungssignal 10A über ein zugehöriges UND-Gatter 52A, 54A oder 56A. Wenn jedes 2-Bit- Schieberegister das Flanken-Erfassungssignal 10A über das zugehörige UND- Gatter empfängt, speichert das 2-Bit-Schieberegister das empfangene Flanken- Erfassungssignal 10A in Antwort auf das Zähler-Löschsignal 22A und überträgt dann das gespeicherte Flanken-Erfassungssignal 10A zu einer Auswahlschaltung 58 in Antwort auf das Zähler-Löschsignal 22A.
Die zugehörigen UND-Gatter 52A, 54A und 56A sind gekoppelt, um jeweils das erste, das zweite und das dritte Bereichs-Erfassungssignal 38A, 38B und 38C zu empfangen. Daher wird, wenn das erste Bereichs-Erfassungssignal 38A aktiv ist, wenn das Flanken-Erfassungssignal 10A aktiviert wird, das aktive Erfassungssignal 10A im Speicherflag 52 gespeichert. Wenn das zweite Bereichs- Erfassungssignal 38B aktiv ist, wenn das Flanken-Erfassungssignal 10A aktiviert wird, wird das aktive Erfassungssignal 10A im Speicherflag 54 gespeichert. Wenn das erste Bereichs-Erfassungssignal 38C aktiv ist, wenn das Flanken- Erfassungssignal 10A aktiviert wird, wird das aktive Erfassungssignal 10A im Speicherflag 56 gespeichert.
Genauer ausgedrückt wird ein Bit an niedriger Stelle jedes Speicherflags auf "1" voreingestellt, wenn das Flanken-Erfassungssignal 10A aktiv gemacht wird, wenn das entsprechende Bereichs Erfassungssignal aktiv ist. Danach verschiebt, wenn das Zähler-Löschsignal 22A erzeugt wird, um den Zähler 12 zu löschen, jedes Speicherflag seine internen Bits, so daß die in dem Bit an niedriger Stelle gespeicherten Daten zu einem Bit an einer oberen Stelle des Speicherflags 26 verschoben und somit zu der Auswahlschaltung 28 ausgegeben werden. Zu dieser Zeit wird das Bit an niedriger Stelle auf "0" gebracht, und der Inhalt des Bits an der oberen Stelle vor der Verschiebeoperation wird verloren.
Demgemäß speichern die Speicherflags 52, 54 und 56 Information bezüglich des Zählwertes des Zählers 12 getrennt, beim der Signalpegelübergang der empfangenen seriellen Daten auftritt. Die Speicherflags 52, 54 und 56 verschieben die gespeicherte Information und geben sie zu der Auswahlschaltung 58 aus.
Die Auswahlschaltung 58 ist zusammengesetzt aus drei UND-Gattern 58A, 58B und 58C und einem ODER-Gatter 58D, das eine Ausgabe jedes UND-Gatters und das erste Koinzidenzsignal 14A empfängt. Ein Ausgang des ODER-Gatters 58D erzeugt das Takt-Setzsignal 22B. Ein erstes UND-Gatter 58A ist angeschlossen, um eine Ausgabe des ersten Speicherflags 52 und das dritte Koinzidenzsignal 20A zu empfangen. Ein zweites UND-Gatter 58B ist angeschlossen, um eine Ausgabe des zweiten Speicherflags 54 und das vierte Koinzidenzsignal 34A zu empfangen. Ein drittes UND-Gatter 56 ist angeschlossen, um eine Ausgabe des dritten Speicherfiags 56 und das fünfte Koinzidenzsignal 34A zu empfangen.
Demgemäß wird dann, wenn der Ausgang des ersten Speicherflags 52 aktiv ist das Takt-Setzsignal 22B durch das dritte Koinzidenzsignal 20A erzeugt, das vom Erfassungs-/Vergleichsregister 20 ausgegeben wird. Wenn der Ausgang des zweiten Speicherflags 54 aktiv ist, wird das Takt-Setzsignal 22B durch das vierte Koinzidenzsignal 34A erzeugt, das vom vierten Vergleichsregister 34 ausgegeben wird. Weiterhin wird, wenn der Ausgang des dritten Speicherflags 56 aktiv ist, das Takt-Setzsignal 22B durch das vierte Koinzidenzsignal 36A erzeugt, das vom fünften Vergleichsregister 36 ausgegeben wird. Zusätzlich wird das Takt- Setzsignal 22B durch das erste Koinzidenzsignal 14A erzeugt, das vom Vergleichsregister 14 ausgegeben wird, ungeachtet der Inhalte der drei Speicherflags 52, 54 und 56.
Das Takt-Setzsignal 22B wird an die Synchronschaltung 30 angelegt, die die gleiche wie jene des ersten Ausführungsbeispiels ist und den Zähltakt φ empfängt. Daher wird diese Synchronschaltung 30 hier nicht erklärt.
Nun wird eine Operation des fünften Ausführungsbeispiels der in Fig. 10 gezeigten Schaltung zum Erzeugen eines seriellen Taktes unter Bezugnahme auf Fig. 12 erklärt.
Zuerst gilt die folgende Beziehung zwischen dem seriellen Takt und dem Zählwert des Zählers 12 unter der Bedingung, daß der die seriellen Daten genau bei einer Übertragungsrate übertragen werden, die in einem Datenübertragungssystem vorbestimmt ist (bei dem gezeigten Ausführungsbeispiel ein Sechzehntel des Zähltaktes φ), und daß die empfangenen seriellen Daten perfekt in Phase mit dem Zähltakt φ sind. Zusätzlich wird als Anfangsbedingung angenommen, daß bei den empfangenen seriellen Daten kein Signalpegelübergang aufgetreten ist. D.h., die Speicherflags 52, 54 und 56 der Zähler-Löschschaltung 20 speichern das Flanken- Erfassungssignal 10A nicht.
Da der Zähltakt φ derart eingestellt ist, daß er ein 16-faches der Frequenz der Übertragungsrate der seriellen Daten ist, wird dann, wenn der Zähler 12 seine Zähloperation von dem Zählwert "0" an beginnt, wie es in Fig. 12 gezeigt ist, wenn der Zählwert des Zählers 12 die vierte Referenzzahl "3" erreicht, die im vierten Vergleichsregister 34 gesetzt ist, das vierte Koinzidenzsignal 34A durch das Vergleichsregister 34 erzeugt und an die Zähler-Löschschaltung 22 und die Bereichs- Erfassungsschaltung 38 angelegt. Jedoch werden, da das interne Speicherflag 54 der Zähler-Löschschaltung 22 inaktiv ist, das Takt-Setzsignal 22B und das Zähler- Löschsignal 22A nicht erzeugt.
Mit dem Fortschreiten der Zähloperation wird, wenn der Zählwert des Zählers 12 die zweite Referenzzahl "7" erreicht, die im zweiten Vergleichsregister 18 eingestellt ist, das zweite Koinzidenzsignal 18A erzeugt, und daher wird das erzeugte zweite Koinzidenzsignal 18A der Bereichs-Erfassungsschaltung 38 zugeführt, und das Flip-Flop 24 zur Erzeugung eines Taktes wird rückgesetzt, so daß der serielle Takt zu "0" gebracht wird.
Danach wird, wenn der Zählwert des Zählers 12 die fünfte Referenzzahl "11" erreicht, die im fünften Vergleichsregister 36 eingestellt ist, das fünfte Koinzidenzsignal 36A durch das Vergleichsregister 36 erzeugt und an die Bereichs-Erfassungsschaltung 38 und die Zähler-Löschschaltung 22 angelegt. Jedoch werden zu dieser Zeit, da das interne Speicherflag 54 der Zähler- Löschschaltung 22 inaktiv ist, das Takt-Setzsignal 22B und das Zähler-Löschsignal 22A nicht erzeugt.
Bei einem weiteren Fortschreiten der Zähloperation wird, wenn der Zählwert des Zählers 12 die erste Referenzzahl "15" erreicht, die im ersten Vergleichsregister 14 eingestellt ist, das erste Koinzidenzsignal 14A der Zähler-Löschschaltung 22 zugeführt, die das Takt-Setzsignal 22B zum Setzanschluß des Flip-Flops 24 zur Erzeugung eines Taktes erzeugt, so daß der serielle Takt auf "1" gebracht wird. Die Zähler-Löschschaltung 22 erzeugt das Zähler-Löschsignal 22A zu der Zählzeit des Zählers 12, die am nächsten zur Erzeugung des ersten Koinzidenzsignals 14A ist. Somit wird der Zähler 12 auf "0" gelöscht, und daher beginnt der Zähler seine Zähloperation erneut von "0" an.
In diesem Fall stimmt, da die Übertragungsrate der seriellen Daten genau ein Sechzehntel des Zähltaktes φ ist, die Zeit des Pegelübergangs der empfangenen seriellen Daten perfekt mit der Zeit einer Periode des erzeugten seriellen Taktes überein.
Anders ausgedrückt entspricht die Zeitperiode von dem Moment an, zu dem der Zähler 12 seine Zähloperation von dem Zählwert "0" an beginnt, bis zu dem Moment, zu dem das Zähl-Löschsignal 22A erzeugt wird, einer Empfangszeit für ein Bit der seriellen Daten. Zusätzlich entspricht die Zeitperiode von dem Moment an zu dem das zweite Koinzidenzsignal 18A durch das zweite Vergleichsregister 18 erzeugt wird, bis zu dem Moment, zu dem das Takt-Setzsignal 22B erzeugt wird, einer halben Periode eines Bits der seriellen Daten. Daher erzeugt das Flip-Flop 24 zur Erzeugung eines Taktes den seriellen Takt, der in ein Zentrum eines Bits der seriellen Daten fällt.
Wenn sich der Signalpegel der empfangenen seriellen Daten von dem Anfangszustand ändert, nachdem die serielle Datenübertragung begonnen ist, beispielsweise wenn sich der Signalpegel der empfangenen Daten von einem kontinuierlichen Zustand von "1" zu "0" ändert oder wenn sich die Zeit der seriellen Datenübertragung plötzlich etwas ändert, wird eine Phasenabweichung des seriellen Taktes wie folgt erfaßt und kompensiert:
Wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "0" bis "2" liegt, wird, da das erste Bereichs-Bestimmungssignal 38A aktiv ist, das Flanken-Erfassungssignal 10A dem Erfassungs-/Vergleichsregister 20 zugeführt, ohne durch die Gatterschaltung 32 maskiert zu werden. Daher fängt und speichert das Erfassungs-/Vergleichsregister 20 den Zählwert des Zählers 12. Zusätzlich wird das Flanken-Erfassungssignal 10A im ersten Speicherflag 52 der Zähler-Löschschaltung 22 gespeichert.
Jedoch wird, da der Ausgang des ersten Speicherflags 52 aktiv gemacht wird nachdem das Zähler-Löschsignal 22A erzeugt wird, wenn das erste Koinzidenzsignal 14A des ersten Vergleichsregisters 14 mit einem Fortschreiten der Zähloperation des Zählers aktiv gemacht wird, das Zähler-Löschsignal 22A erzeugt, um den Zähler 12 zu löschen, und das Flip-Flop 24 zur Erzeugung eines Taktes wird gesetzt. Danach wird der Zählwert kompensiert.
Nachdem der Zähler 12 seine Zähloperation wieder von "0" an beginnt, wird, wenn der Zählwert des Zählers 12 mit dem gespeicherten Zählwert, beispielsweise "1" des Erfassungs-/Vergleichsregisters 20 in Übereinstimmung gelangt, das dritte Koinzidenzsignal 20A durch das Erfassungs-/Vergleichsregister 20 erzeugt. Zu dieser Zeit erzeugt die Zähler-Löschschaltung 22, da sowohl das Ausgangssignal des ersten Speicherflags 52 als auch das erste Bereichs-Erfassungssignal 38A schon aktiv gemacht worden sind, das Takt-Setzsignal 22B, um das Flip-Flop 24 zur Erzeugung eines Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler- Löschsignal 22A erzeugt. Daher wird der Zähler 12 auf "0" gelöscht und er führt seine Zähloperation wieder von "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +2 bewirkt.
Gleichermaßen wird, wenn der im Erfassungs-/Vergleichsregister 20 erfaßte und gespeicherte Zählwert "0" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +1 bewirkt. Andererseits wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "2" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +3 bewirkt.
Andererseits empfängt, wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "13" bis "15" liegt, da das erste Bereichs-Bestimmungssignal 38A auch inaktiv ist, das Erfassungs-/Vergleichsregister 20 das Flanken-Erfassungssignal 10A von dem Flankendetektor 10, ohne daß es durch die Gatterschaltung 32 maskiert wird, so daß der Zählwert des Zählers 12 im Erfassungs-/Vergleichsregister 20 gefangen und gespeichert wird. Zusätzlich wird das Flanken-Erfassungssignal 10A im ersten Speicherflag 52 der Zähler-Löschschaltung 22 gespeichert.
Jedoch wird, da der Ausgang des ersten Speicherflags 52 aktiv gemacht wird, nachdem das Zähler-Löschsignal 22A erzeugt wird, wenn das erste Koinzidenzsignal 14A des ersten Vergleichsregisters 14 beim Fortschreiten der Zähloperation des Zählers 12 aktiv gemacht wird, das Zähler-Löschsignal 22A erzeugt, um den Zähler 12 zu löschen. Weiterhin wird, nachdem das Zähler-Löschsignal 22A erzeugt ist, um den Zähler 12 zu löschen, und das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt ist, der Zählwert kompensiert.
Nachdem der Zähler 12 seine Zähloperation wieder von "0" an beginnt, wenn der Zählwert des Zählers 12 mit dem zweiten Referenzwert "7" des zweiten Vergleichsregisters 18 in Übereinstimmung gelangt, wird das zweite Koinzidenzsignal 20A durch das Vergleichsregister 20 erzeugt, um das Flip-Flop 24 zur Erzeugung eines Taktes rückzusetzen. Danach wird, wenn der Zählwert des Zählers 12 mit dem gespeicherten Zählwert, beispielsweise "14", des Erfassungs-/Vergleichsregisters 20 in Übereinstimmung gelangt, das dritte Koinzidenzsignal 20A durch das Erfassungs-/Vergleichsregister 20 erzeugt. Zu dieser Zeit erzeugt, da sowohl der Ausgang des ersten Speicherflags 52 als auch das erste Bereichs- Erfassungssignal 38A schon aktiv gemacht worden sind, die Zähler- Löschschaltung 22 das Takt-Setzsignal 22B, um das Flip-Flop 24 zur Erzeugung eines Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler-Löschsignal 22A erzeugt. Daher wird der Zähler 12 auf "0" zurückgebracht und führt seine Zähloperation von "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von -1 bewirkt.
Gleichermaßen wird, wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "13" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von -2 bewirkt. Andererseits wird wenn der im Erfassungs-/Vergleichsregister 20 gefangene und gespeicherte Zählwert "15" ist, verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von 10 bewirkt. Dies bedeutet, daß der erzeugte serielle Takt mit jenem der empfangenen seriellen Daten perfekt synchronisiert ist.
Wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "3" bis "6" liegt, wird, da das zweite Bereichs-Bestimmungssignal 38B aktiv ist, das Flanken-Erfassungssignal 10A im zweiten internen Speicherflag 54 der Zähler-Löschschaltung 20 gespeichert.
Jedoch wird, da der Ausgang des zweiten Speicherflags 54 aktiv gemacht wird nachdem das Zähler-Löschsignal 22A erzeugt wird, wenn das erste Koinzidenzsignal 14A des ersten Vergleichsregisters 14 beim Fortschreiten der Zähloperation des Zählers 12 aktiv gemacht wird, das Zähler-Löschsignal 22A erzeugt, um den Zähler 12 zu löschen. Weiterhin wird, nachdem das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt ist, der Zählwert kompensiert.
Nachdem der Zähler 12 seine Zähloperation wieder von "0" an beginnt, wenn der Zählwert des Zählers 12 mit dem eingestellten Zählwert, beispielsweise "3", des vierten Vergleichsregisters 34 in Übereinstimmung gelangt, wird das vierte Koinzidenzsignal 34A erzeugt. Zu dieser Zeit erzeugt die Zähler-Löschschaltung 22, da sowohl der Ausgang des zweiten Speicherflags 54 als auch das zweite Bereichs- Erfassungssignal 38B schon aktiv gemacht worden sind, das Takt-Setzsignal 22B, um das Flip-Flop 24 zur Erzeugung des Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler-Löschsignal 22A erzeugt. Daher wird der Zähler 12 auf "0" gelöscht und führt seine Zähloperation wieder von "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von +4 bewirkt. Zusätzlich ist dieser Korrekturwert von +4 fest, wenn der Zählwert des Zählers 12 im Bereich von "3" bis "6" ist, wenn der Signalpegelübergang bei den empfangenen seriellen Daten auftritt.
Weiterhin wird, wenn sich der Signalpegel der empfangenen seriellen Daten geändert hat, wenn der Zählwert des Zählers 12 im Bereich von "7" bis "12" liegt, da das dritte Bereichs-Bestimmungssignal 38C aktiv ist, das Flanken- Erfassungssignal 10A im dritten internen Speicherflag 56 der Zähler- Löschschaltung 20 gespeichert.
Jedoch wird, da der Ausgang des dritten Speicherflags 56 aktiv gemacht wird nachdem das Zähler-Löschsignal 22A erzeugt wird, wenn das erste Koinzidenzsignal 14A des ersten Vergleichsregisters 14 beim Fortschreiten der Zähloperation des Zählers 12 aktiv gemacht wird, das Zähler-Löschsignal 22A erzeugt, um den Zähler 12 zu löschen. Weiterhin wird, nachdem das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt ist, der Zählwert kompensiert. Nachdem der Zähler 12 seine Zähloperation wieder von "0" an beginnt, wenn der Zählwert des Zählers 12 mit dem eingestellten Zählwert "7" des zweiten Vergleichsregisters 18 in Übereinstimmung gelangt, wird das zweite Koinzidenzsignal 18A erzeugt. Daher wird das Flip-Flop 24 zur Erzeugung eines Taktes rückgesetzt. Danach wird, wenn der Zählwert des Zählers 12 mit dem eingestellten Zählwert, beispielsweise "12", des fünften Vergleichsregisters 36 in Übereinstimmung gelangt, das fünfte Koinzidenzsignal 36A erzeugt. Zu dieser Zeit erzeugt die Zähler-Löschschaltung 22, da sowohl der Ausgang des dritten Speicherflags 56 als auch das dritte Bereichs- Erfassungssignal 38C schon aktiv gemacht worden sind, das Takt-Setzsignal 22B, um das Flip-Flop 24 zur Erzeugung eines Taktes zu setzen. Bei der nächsten Zählzeit wird das Zähler-Löschsignal 22A erzeugt. Daher wird der Zähler 12 auf "0" gelöscht und führt seine Zähloperation wieder von "0" an fort.
Demgemäß wird verglichen mit dem eigenen Zählwert (16 bei diesem Ausführungsbeispiel) eine Kompensation von -3 bewirkt. Zusätzlich wird dieser Korrekturwert von -3 fest, wenn der Zählwert des Zählers 12 im Bereich von "7" bis "12" liegt, wenn der Signalpegelübergang in den empfangenen seriellen Daten auftritt.
Wie es aus dem Obigen zu sehen ist, ist das fünfte Ausführungsbeispiel vom ersten Ausführungsbeispiel darin unterschiedlich, daß dann, wenn der Signalpegelübergang der empfangenen seriellen Daten auftritt, wenn der Zählwert des Zählers 12 im Bereich von "3" bis "12" liegt, der Zähl-Korrekturbetrag des Zählers fest ist. Dies hat folgenden Zweck: zum ersten wird eine Zeitdauer für sowohl den hohen Pegel als auch den niedrigen Pegel des erzeugten seriellen Taktes sichergestellt, so daß ein Operationsspielraum für eine Schaltung zur seriellen Übertragung sichergestellt wird, die den erzeugten seriellen Takt verwendet; und zum zweiten wird eine abrupte Phasenänderung des seriellen Taktes aufgrund von Rauschen auf einer Übertragungsleitung und anderer Gründe vermieden.
Daher kann beim fünften Ausführungsbeispiel die Zählwertkorrektur des Zählers 12 nicht zu einer Zeit beendet werden, wenn die Übertragungsrate plötzlich geändert wird. Daher wird die Zählwert-Korrektur des Zählers 12 mit irgendeinem Wert im Bereich von -3 bis +4 wiederholt. Demgemäß ist es beim Auftreten von Rauschen möglich, den seriellen Takt so zu synchronisieren, daß der Signalpegelübergang der empfangenen seriellen Daten mit der Zeit des Zählwertes "15" des Zählers 12 konsistent gemacht wird.
Die Erfindung ist unter Bezugnahme auf die spezifischen Ausführungsbeispiele gezeigt und beschrieben worden. Jedoch sollte beachtet werden, daß die vorliegende Erfindung keineswegs auf die Einzelheiten der dargestellten Strukturen beschränkt ist, sondern daß Änderungen und Abänderungen innerhalb des Schutzumfangs der beigefügten Ansprüche durchgeführt werden können.

Claims

1. Schaltung zum Erzeugen eines seriellen Taktes in Phase mit einem in empfangenen seriellen Daten enthaltenen Takt auf der Basis eines Eingangstaktes mit einer N-fachen Frequenz einer Übertragungsrate für serielle Daten der empfangenen seriellen Daten, wobei die Schaltung folgendes aufweist:

eine Einrichtung (10) zum Erfassen eines Pegelübergangs der empfangenen seriellen Daten, um ein Pegelübergangs-Erfassungssignal zu erzeugen;

eine Einrichtung (12) zum Zählen des Eingangstaktes;

wobei die Schaltung zum Erzeugen eines seriellen Taktes gekennzeichnet ist durch:

eine erste Vergleichseinrichtung (14) zum Vergleichen eines Zählwertes der Zähleinrichtung (12) mit einem ersten programmierbaren vorbestimmten Wert bei jeder einzelnen Zähloperation der Zähleinrichtung, um ein erstes Koinzidenzsignal (14A) zu erzeugen, wenn der Zählwert der Zähleinrichtung mit dem ersten programmierbaren vorbestimmten Wert übereinstimmt,

eine zweite Vergleichseinrichtung (18) zum Vergleichen des Zählwertes der Zähleinrichtung mit einem zweiten programmierbaren vorbestimmten Wert bei jeder einzelnen Zähloperation der Zähleinrichtung (12), um ein zweites Koinzidenzsignal (18A) zu erzeugen, wenn der Zählwert der Zähleinrichtung mit dem zweiten programmierbaren vorbestimmten Wert übereinstimmt,

eine dritte Vergleichseinrichtung (20) mit einer ersten Funktion eines Festhaltens und Speicherns des Zählwertes der Zähleinrichtung (12), wenn das Pegelübergangs-Erfassungssignal erzeugt wird, und einer zweiten Funktion zum Vergleichen des Zählwertes der Zähleinrichtung (12) mit dem gespeicherten Zählwert bei jeder einzelnen Zähloperation der Zähleinrichtung, um ein drittes Koinzidenzsignal (20A) zu erzeugen, wenn der Zählwert der Zähleinrichtung (12) mit dem gespeicherten Zählwert übereinstimmt,

eine Einrichtung (22) zum Erzeugen eines Löschsignals (22A) für die Zähleinrichtung (12), um die Zähleinrichtung zu löschen, wenn entweder das erste Koinzidenzsignal (14A) oder das dritte Koinzidenzsignal (20A) erzeugt wird, und

eine Einrichtung (24) zum Erzeugen eines seriellen Taktsignals auf der Basis des zweiten Koinzidenzsignals (18A) und des Löschsignals (22B).

2. Schaltung zum Erzeugen eines seriellen Taktes nach Anspruch 1, wobei ein erster programmierbarer vorbestimmter Wert größer als der programmierbare vorbestimmte Wert ist, und wobei die Einrichtung zum Erzeugen des seriellen Taktes besteht aus einem Flip-Flop (24), an dessen Setzanschluß (S) das Löschsignal (22B) angelegt wird, dessen Rücksetzanschluß (R) derart angeschlossen ist, daß er das zweite Koinzidenzsignal (18A) empfängt, und dessen Ausgangsanschluß (Q) das serielle Taktsignal erzeugt, so daß, wenn die Pegelübergangszeit der empfangenen seriellen Daten von der Zeit abgewichen ist, in der der Zählwert der Zähleinrichtung (12) zu einem maximalen Zählwert gebracht wird, die Zähleinrichtung (12) gelöscht wird, um ihre Zählzahl zu kompensieren, wodurch eine Zeitdauer eines Ausgangssignals mit niedrigem Pegel von dem Flip-Flop (24) zur Bewirkung einer Phasenkompensation des seriellen Taktes zwingend geändert wird.

3. Schaltung zum Erzeugen eines seriellen Taktes nach Anspruch 2, wobei die Löschsignal-Erzeugungsschaltung (22) den Eingangstakt (4)), das Pegelübergangs-Erfassungssignal (10A) und das erste und das dritte Koinzidenzsignal (14A und 18A) empfängt zum Erzeugen eines Takt-Setzsignals (22B) für den Setzanschluß (S) des Flip-Flops (24), wenn ein erstes Koinzidenzsignal (14A) empfangen wird oder wenn ein drittes Koinzidenzsignal (18A) empfangen wird, nachdem das Pegelübergangs-Signal (10A) erzeugt ist, wobei die Löschsignal-Erzeugungseinrichtung (22) das Löschsignal (22A) synchron zu dem Eingangstakt (4)) erzeugt, nachdem das Takt-Setzsignal (22B) erzeugt ist.

4. Schaltung zum Erzeugen eines seriellen Taktes nach Anspruch 3, wobei die Löschsignal-Erzeugungseinrichtung (22) ein Schieberegister (40, 46) enthält, das das Pegelübergangs-Erfassungssignal (10A) empfängt und das Pegelubergangs Erfassungssignal (10A) in Antwort auf das Löschsignal (22A) verschiebt und ausgibt, ein Logik-Gatter (44), das das Pegelübergangs-Erfassungssignal (10A) von dem Schieberegister (40, 46) und das erste und das dritte Koinzidenzsignal (14A und 20A) empfängt, um das dritte Koinzidenzsignal (20A) als das Takt-Setzsignal auszugeben, wenn das Pegelübergangs-Erfassungssignal (10A) von dem Schieberegister (40) aktiv ist, und das erste Koinzidenzsignal (14A) ungeachtet des Pegelübergangs- Erfassungssignals (10A) von dem Schieberegister (40, 46), und eine Synchronschaltung (30), die das Takt-Setzsignal (22B) und den Eingangstakt (4)) empfängt, um das Löschsignal (22A) synchron zu dem Eingangstakt (4)), der genau nach Erzeugung des Takt-Setzsignals (22B) empfangen wird, zu erzeugen.

5. Schaltung zum Erzeugen eines seriellen Taktes nach Anspruch 4, wobei das Pegelübergangs-Erfassungssignal (10A) der Pegelübergangs-Erfassungseinrichtung (10) der dritten Vergleichseinrichtung (20) über ein Gatter (32) zugeführt wird, das durch die Ausgabe (38A) des Schieberegisters (40, 46) der Löschsignal-Erzeugungseinrichtung (22) gesteuert wird, wodurch dann, wenn der Pegelübergang der empfangenen seriellen Daten auftritt und der Wert der Zähleinrichtung (12A) in der dritten Vergleichseinrichtung (20) festgehalten und gespeichert wird, auch wenn ein neuer Pegelübergang der empfangenen seriellen Daten auftritt, bevor die Phasenkompensation ausgeführt wird, der Zählwert der Zähleinrichtung (12) nicht in der dritten Vergleichseinrichtung (20) festgehalten und gespeichert werden wird.

6. Schaltung zum Erzeugen eines seriellen Taktes nach Anspruch 4, die weiterhin folgendes enthält: eine vierte Vergleichseinrichtung (34) zum Vergleichen eines Zählwertes der Zähleinrichtung (12) mit einem vierten programmierbaren vorbestimmten Wert bei jeder einzelnen Zähloperation der Zähleinrichtung (12), um ein viertes Koinzidenzsignal (34A) zu erzeugen, wenn der Zählwert der Zähleinrichtung (12) mit dem vierten programmierbaren vorbestimmten Wert übereinstimmt, eine fünfte Vergleichseinrichtung (36) zum Vergleichen des Zählwertes der Zähleinrichtung (12) mit einem fünften programmierbaren vorbestimmten Wert bei jeder einzelnen Zähloperation der Zähleinrichtung (12), um ein funftes Koinzidenzsignal (36A) zu erzeugen, wenn der Zahlwert der Zähleinrichtung (12) mit dem funften programmierbaren vorbestimmten Wert ubereinstimmt, und eine Bereichs- Erfassungseinrichtung (38), die angeschlossen ist, um wenigstens das vierte und das funfte Koinzidenzsignal (34A und 36A) zu empfangen, und mit der dritten Vergleichseinrichtung (20) gekoppelt ist, um die dritte Vergleichseinrichtung (20) von einem Speichern des Zählwertes der Zähleinrichtung (12) in Antwort auf das Pegelübergangs-Erfassungssignals (10A) abzuhalten, wenn der Pegelübergang in einem vorbestimmten Bereich auftritt.

7. Schaltung zum Erzeugen eines seriellen Taktes nach Anspruch 6, wobei die Bereichs-Erfassungseinrichtung (38) mit der Löschsignal-Erzeugungseinrichtung (22) gekoppelt ist und die Löschsignal-Erzeugungseinrichtung steuert, um die Änderung der Zeitlänge des Ausgangssignals mit niedrigem Pegel von dem Flip-Flop (24) in Antwort auf ein erstes Auftreten des Pegelübergangs in einem vorbestimmten Bereich zu verbieten, aber die Änderung der Zeitlänge des Ausgangssignals mit niedrigem Pegel von dem Flip-Flop (24) in Antwort auf ein zweites kontinuierliches Auftreten des Pegelübergangs in einem vorbestimmten Bereich zuzulassen.