DE68919178T2 - Phasenregel-Schleife. - Google Patents

Phasenregel-Schleife.

Info

Publication number
DE68919178T2
DE68919178T2 DE68919178T DE68919178T DE68919178T2 DE 68919178 T2 DE68919178 T2 DE 68919178T2 DE 68919178 T DE68919178 T DE 68919178T DE 68919178 T DE68919178 T DE 68919178T DE 68919178 T2 DE68919178 T2 DE 68919178T2
Authority
DE
Germany
Prior art keywords
signal
circuit
output signal
switching
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68919178T
Other languages
English (en)
Other versions
DE68919178D1 (de
Inventor
Satoshi Kashiwaba
Masahiro Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE68919178D1 publication Critical patent/DE68919178D1/de
Publication of DE68919178T2 publication Critical patent/DE68919178T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

    Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft eine Phasenregelschleife (nachstehend als PLL-Schaltung bezeichnet) und insbesondere eine PLL-Schaltung mit einer verbesserten Eingangssignalrauschkennlinie.
  • Fig. 1 zeigt ein Blockdiagramm einer herkömmlichen PLL- Schaltung. In Fig. 1 bezeichnet das Bezugszeichen 1 einen Phasenvergleicher, 2 einen spannungsgesteuerten Oszillator und 3 einen Tiefpaßfilter.
  • Bei der herkömmlichen PLL-Schaltung mit diesem Aufbau wird ein Eingangssignal S1 durch den Phasenvergleicher 1 mit einem Ausgangssignal S4 des spannungsgesteuerten Oszillators 2 verglichen. Ein Ausgangssignal S2 wird als Vergleichsergebnis dieser Signale einem Tiefpaßfilter 3 zugeführt und der spannungsgesteuerte Oszillator 2 wird durch ein durch den Filter 3 gefiltertes Ausgangssignal S3 gesteuert.
  • Bei der derart aufgebauten herkömmlichen PLL-Schaltung wird ein Rauschsignaldurchlaßbereich (Rauschbandbreite) so weit wie möglich verengt, um eine gute Ausgangssignalrauschkennlinie zu erhalten.
  • Bei der herkömmlichen PLL-Schaltung ist in der Synchronisierungskennlinie der PLL-Schaltung jedoch aufgrund eines für eine Frequenzmodulation charakteristischen niederfrequenten Eingangssignalrauschanteils eine Hysterese vorhanden. Daher wird die Eingangssignalrauschkennlinie verschlechtert. D.h., weil aufgrund einer Änderung des Betrags der Frequenzverschiebung im Niederfrequenzmodulationsbereich der Frequenzmodulation eine Hysterese vorhanden ist, wird die Eingangssignalrauschkennlinie verschlechtert.
  • In der Beschreibung der am 30. September 1975 veröffentlichten US-A-3909735 wurde eine Phasenregelschleifenschaltung mit einer variablen Impedanz vorgeschlagen, durch die die Steuerung eines spannungsgesteuerten Oszillators gleichmäßig von einem breiten Schleifenfilter zu einem schmalen Schleifenfilter geschaltet wird.
  • In der Beschreibung der am 14. Januar 1987 unter der Nummer 208328 veröffentlichten Europäischen Patentanmeldung Nr. 86109467.0 wurde eine Takt-Rückkopplungsverstärkerschaltung vorgeschlagen, in der eine Phasenstufe eines Phasendiskriminators erfaßt wird, um zwischen einem Ausgang des Diskriminators und eines Niederfrequenz-Schmalbandfilters umzuschalten.
  • Es ist eine Hauptaufgabe der vorliegenden Erfindung, eine PLL-Schaltung mit einer verbesserten Eingangssignalrauschkennlinie bereitzustellen.
  • Die Erfindung wird durch die nachstehende Beschreibung und die Zeichnungen anhand eines Beispiels erläutert; es zeigen:
  • Fig. 1 ein Blockdiagramm einer herkömmlichen PLL-Schaltung;
  • Fig. 2 ein Blockdiagramm einer Ausführungsform der vorliegenden Erfindung; und
  • Fig. 3 ein Blockdiagramm einer anderen Ausführungsform.
  • Fig. 2 zeigt ein Blockdiagramm einer Ausführungsform der vorliegenden Erfindung. In den Figuren 1 und 2 bezeichen gleiche Bezugszeichen die gleichen Teile. Bezugszeichen 4 bezeichnet eine Eingangs-/Ausgangssignalüberwachungsschaltung, 5 eine erste Schaltsteuerungsschaltung, 6 eine erste Schaltschaltung und 7 eine zweite Schaltschaltung. Die erste Schaltsteuerungsschaltung 5 gibt ein Rechteckimpulssignal mit einem Tastverhältnis von 50% aus. Die erste Schaltschaltung 6 schaltet in Antwort auf ein von der ersten Schaltsteuerungsschaltung 5 zugeführtes, sich kontinuierlich und periodisch änderndes Impulssignal zwischen Eingängen um.
  • Bei dieser Ausführungsform der PLL-Schaltung wird eine Phase eines für eine Frequenzmodulation charakteristischen Eingangsrauschsignals S1 (nachstehend als FM-Modulationssignal bezeichnet) durch einen Phasenvergleicher 1 mit der Phase eines Ausgangssignals S4 von einen spannungsgesteuerten Oszillator 2 verglichen. Ein Ausgangssignal S2 mit einer Hochfrequenzsignalkomponente wird durch einen Tiefpaßfilter 3 gefiltert, um eine Niederfrequenzsignalkomponente S5 zu erhalten. Durch die erste Schaltschaltung 6, die durch die erste Schaltsteuerungsschaltung 5 gesteuert wird, um eine kontinuierliche Steuerung auf der Basis eines gegebenen Synchronisationszustands auszuführen, wird zwischen der Niederfrequenzsignalkomponente S5 und dem Ausgangssignal S2 umgeschaltet, wobei ein Ausgangssignal S7 ausgegeben wird. Die Schaltperiode beträgt in diesem Fall etwa 0.125 Hz, wenn die Modulationsfrequenz eines FM-Modulationssignals beispielsweise 450 Hz beträgt. Die vorliegende Erfindung ist jedoch nicht auf diese Werte begrenzt.
  • Durch die zweite Schaltschaltung 7, die durch ein zweites Schaltschaltungssteuerungssignal S8 von der Eingangs- /Ausgangssignalüberwachungsschaltung 4 gesteuert wird, wird zwischen dem Ausgangssignal S7 von der ersten Schaltschaltung 6 und der Niederfrequenzsignalkomponente S5 vom Tiefpaßfilter 3 umgeschaltet, wobei ein Steuerungssignal S3 für den spannungsgesteuerten Oszillator ausgegeben wird. Der spannungsgesteuerte Oszillator 2 wird durch das Steuerungssignal S3 für den spannungsgesteuerten Oszillator gesteuert.
  • Wenn das Ausgangssignal S4 des spannungsgesteuerten Oszillators bezüglich des FM-Modulationssignals S1 synchron ist, schaltet die Eingangs-/Ausgangssignalüberwachungsschaltung 4 einen beweglichen Kontakt 7a der zweiten Schaltschaltung 7 auf die Seite eines festen Kontaktes 7b, so daß die Niederfrequenzsignalkomponente S5 vom Tiefpaßfilter 3 als das Steuerungssignal S3 für den spannungsgesteuerten Oszillator ausgegeben wird.
  • Wenn das Ausgangssignal S4 des spannungsgesteuerten Oszillators bezüglich des FM-Modulationssignals S1 asynchron ist, überwacht die Eingangs-/Ausgangssignalüberwachungsschaltung 4 die Modulationsfrequenzkomponente des FM-Modulationssignals S1 und führt die nachfolgende Funktion entsprechend der Modulationsfrequenzkomponente aus.
  • D.h., in einem Frequenzbereich, in dem eine Hysterese vorhanden ist, führt die Überwachungsschaltung 4 die Steuerung derart aus, daß der bewegliche Kontakt 7a der zweiten Schaltschaltung 7 auf die Seite des festen Kontaktes 7c umgeschaltet wird, so daß von der zweiten Schaltschaltung 7 das Ausgangssignal S7 von der ersten Schaltschaltung 6 ausgegeben wird. In einem Frequenzbereich, in dem eine Hysterese vorhanden ist, gibt die erste Schaltschaltung 6 unter der Steuerung durch die erste Schaltsteuerungsschaltung 5 selektiv die Niederfrequenzsignalkomponente 6 des Phasenvergleicherausgangssignals S2 und das Phasenvergleicherausgangssignal S2 mit der Hochfrequenzsignalkomponente für vorgegebene Perioden aus. Wenn die erste Schaltschaltung 6 so geschaltet ist, daß sie die Niederfrequenzsignalkomponente S5 des Phasenvergleicherausgangssignals S2 ausgibt, folgt das Ausgangssignal S4 des spannungsgesteuerten Oszillators dem FM-Modulationssignal S1 entsprechend der Frequenzkennlinie der PLL-Schaltung, wodurch die Hysterese beseitigt wird.
  • In einem Bereich, in dem keine Hysterese vorhanden ist, wird die zweite Schaltschaltung 7 durch die Überwachungsschaltung 4 so gesteuert, daß sie die Niederfrequenzkomponente S5 ausgibt, ohne daß diese die erste Schaltungsschaltung 6 durchläuft.
  • Fig. 3 zeigt ein Blockdiagramm einer anderen Ausführungsform. In Fig. 3 und in Fig. 2 bezeichnen die gleichen Bezugszeichen die gleichen Teile. Das Bezugszeichen 8 bezeichnet eine Schaltschaltung, 9 eine Schaltsteuerungsschaltung und 10 eine Schaltimpulserzeugungseinrichtung. Die Schaltimpulserzeugungseinrichtung 10 erzeugt ein periodisches und kontinuierliches Impulssignal mit einem Tastverhältnis von 50%, um die Schaltschaltung 9 zu steuern. Die Schaltperiode beträgt in diesem Fall etwa 0.125 Hz, wenn die Modulationsfrequenz eines FM-Modulationssignals beispielsweise 450 Hz beträgt. Die vorliegende Erfindung ist jedoch nicht auf diese Werte begrenzt.
  • Bei dieser Ausführungsform schaltet die einzelne Schaltschaltung 8 zwischen einem Ausgangssignal S2 von einem Phasenvergleicher 1 und dessen Niederfrequenzsignalkomponente S5 um, um ein Steuerungssignal S3 für den spannungsgesteuerten Oszillator aus zugeben. Die Schaltschaltung 8 wird durch ein Schaltschaltungssteuerungssignal S11 von der Schaltsteuerungsschaltung 9 geschaltet, die durch ein Steuerungssignal S9 von einer Eingangs-/Ausgangssignalüberwachungsschaltung 4 und ein Schaltimpulssignal S10 von der Schaltimpulserzeugungseinrichtung 10 gesteuert wird.
  • Wenn ein FM-Modulationssignal S1 bezüglich eines Ausgangssignals S4 des spannungsgesteuerten Oszillators synchron ist, führt die Eingangs-/Ausgangssignalüberwachungsschaltung 4 das synchrone Steuerungssignal S9 der Schaltsteuerungsschaltung 9 zu und die Schaltsteuerungsschaltung 9 steuert die Schaltschaltung 8, damit diese die Niederfrequenzsignalkomponente S5 des Phasenvergleicherausgangssignals S2 als das Steuerungssignal S3 für den spannungsgesteuerten Oszillator ausgibt.
  • Wenn das FM-Modulationssignal S1 bezüglich des Ausgangssignals S4 des spannungsgesteuerten Oszillators asynchron ist, überwacht die Eingangs-/Ausgangssignalüberwachungsschaltung 4 die Modulationsfrequenzkomponente des FM-Modulationssignals S1 und führt das Steuerungssignal S9 basierend auf den Modulationsfrequenzkomponentendaten der Schaltsteuerungsschaltung 9 zu. In einem Bereich, in dem eine Hysterese vorhanden ist, steuert die Schaltsteuerungsschaltung 9 die Schaltschaltung 8 kontinuierlich, um zwischen dem Phasenvergleicherausgangssignal S2 und dessen Niederfrequenzkomponente S5 unter der Steuerung durch das Schaltimpulssignal S10 umzuschalten, das eine vorgegebene Periode aufweist und durch die Schaltimpulserzeugungseinrichtung 10 erzeugt wird.
  • In einem Bereich, in dem keine Hysterese vorhanden ist, steuert die Schaltsteuerungsschaltung 9 die Schaltschaltung 8 so, daß diese die Niederfrequenzsignalkomponente S5 des Phasenvergleicherausgangssignals S2 ausgibt.
  • Wie vorstehend beschrieben, wird zwischen der Niederfrequenzsignalkomponente des Phasenvergleicherausgangssignals und dem Phasenvergleicherausgangssignal mit der Hochfrequenzkomponente für vorgegebene Perioden kontinuierlich umgeschaltet, um den spannungsgesteuerten Oszillator zu steuern, wodurch eine PLL-Schaltung erhalten wird, durch die eine in der Synchronisationskennlinie der PLL-Schaltung aufgrund eines für eine FM-Modulation charakteristischen Eingangssignalrauschanteils vorhandene Hysterese beseitigt werden kann und eine Beeinträchtigung der Eingangssignalrauschkennlinie verhindert werden kann.

Claims (1)

  1. Phasenregelschleife (PLL-Schaltung) zum Erzeugen einer Phasensynchronisierung mit einem Phasenvergleicher (1) zum Feststellen eines Phasenunterschieds zwischen einem Eingangssignal (S1) und einem Ausgangssignal (S4) von einem spannungsgesteuerten Oszillator (2), einer ersten Schaltschaltung (6) zum Umschalten zwischen einer Niederfrequenzsignalkomponente des Ausgangssignals vom Phasenvergleicher (1) und einem im Ausgangssignals vom Phasenvergleicher (1) enthaltenen Signal mit einer Hochfrequenzsignalkomponente, einer ersten Schaltsteuerungsschaltung (5) zum Erzeugen eines Schaltsteuerungssignals (S6) zum Steuern der Funktion der ersten Schaltschaltung (6) und mit einer Eingangs-/Ausgangssignalüberwachungsschaltung (4) zum Überwachen des Synchronisations-/Asynchronisationszustands des spannungsgesteuerten Oszillators (2) und der Frequenzkomponenten des Eingangssignals (S1), dadurch gekennzeichnet, daß eine zweite Schaltschaltung (7) zum Umschalten zwischen dem Ausgangssignal (S7) von der ersten Schaltschaltung (6) und dem Niederfrequenzsignalkomponenten-Ausgangssignal vom Phasenvergleicher (1) gemäß dem Synchronisations-/Asynchronisationszustand des spannungsgesteuerten Oszillators (2) und der Frequenzkomponenten des Eingangssignals (S1) vorgesehen ist und die Eingangs-/Ausgangssignalüberwachungsschaltung (4) die zweite Schaltschaltung (7) so steuert, daß die Niederfrequenzsignalkomponente vom Vergleicher (1) mit dem spannungsgesteuerten Oszillator (2) verbunden wird, um diesen zu steuern, wenn das Ausgangssignal (S4) des spannungsgesteuerten Oszillators (2) bezüglich des Eingangssignals (S1) synchron ist, wobei der spannungsgesteuerte Oszillator (2) gemäß dem Ausgangssignal (S3) von der zweiten Schaltschaltung (7) gesteuert wird.
DE68919178T 1988-08-31 1989-08-30 Phasenregel-Schleife. Expired - Fee Related DE68919178T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63217936A JP2610171B2 (ja) 1988-08-31 1988-08-31 位相同期回路

Publications (2)

Publication Number Publication Date
DE68919178D1 DE68919178D1 (de) 1994-12-08
DE68919178T2 true DE68919178T2 (de) 1995-03-30

Family

ID=16712028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68919178T Expired - Fee Related DE68919178T2 (de) 1988-08-31 1989-08-30 Phasenregel-Schleife.

Country Status (4)

Country Link
US (1) US4942371A (de)
EP (1) EP0357374B1 (de)
JP (1) JP2610171B2 (de)
DE (1) DE68919178T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770994B2 (ja) * 1989-01-12 1995-07-31 松下電器産業株式会社 位相同期回路
US5036294A (en) * 1990-12-03 1991-07-30 Motorola Inc. Phase locked loop having low-frequency jitter compensation
JPH08213901A (ja) * 1995-02-02 1996-08-20 Fujitsu Ltd 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
JPH10257041A (ja) * 1997-03-11 1998-09-25 Sony Corp フェイズロックドループ回路及び再生装置
US6341355B1 (en) 1999-03-16 2002-01-22 Lsi Logic Corporation Automatic clock switcher
US6255871B1 (en) * 2000-01-10 2001-07-03 General Electric Company Method and apparatus for improving capture and lock characteristics of phase lock loops
GB2388978B (en) * 2002-05-14 2004-12-15 Synad Technologies Ltd A phase locking loop frequency synthesiser

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4886412A (de) * 1972-02-16 1973-11-15
US3909735A (en) * 1974-04-04 1975-09-30 Ncr Co Slow switch for bandwidth change in phase-locked loop
US4007429A (en) * 1976-01-19 1977-02-08 Gte International Incorporated Phase-locked loop having a switched lowpass filter
DE2738648C3 (de) * 1977-08-26 1980-05-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltung zur Regeneration für insbesondere digitale Signale
JPS55141833A (en) * 1979-04-24 1980-11-06 Toshiba Corp Phase locked loop circuit
DE2951283A1 (de) * 1979-12-20 1981-07-02 Robert Bosch Gmbh, 7000 Stuttgart Phasenregelkreis
JP2540792B2 (ja) * 1983-01-20 1996-10-09 日本電気株式会社 位相同期回路
JPS59198028A (ja) * 1983-04-26 1984-11-09 Anritsu Corp 位相同期回路
US4758801A (en) * 1985-07-11 1988-07-19 Siemens Aktiengesellschaft Dynamic control system with switchable filter-function groups
JPS6397016A (ja) * 1986-10-14 1988-04-27 Nec Corp 位相同期発振回路

Also Published As

Publication number Publication date
EP0357374B1 (de) 1994-11-02
DE68919178D1 (de) 1994-12-08
EP0357374A2 (de) 1990-03-07
EP0357374A3 (de) 1991-02-27
JP2610171B2 (ja) 1997-05-14
US4942371A (en) 1990-07-17
JPH0265525A (ja) 1990-03-06

Similar Documents

Publication Publication Date Title
DE69202531T2 (de) Phasenregelschleife.
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE69828239T2 (de) Selbstkalibrierender Phasenregelkreis
DE69200189T2 (de) Phasendetektor.
DE69700270T2 (de) Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen
DE69129680T2 (de) Frequenzsynthetisierer
DE2746578A1 (de) Digitalgesteuerter schaltregler
DE60212012T2 (de) Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann
DE69031134T2 (de) Phasenregelkreisschaltung
DE2428495A1 (de) Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren
DE69312522T2 (de) Phasendetektor und Verfahren zum Synchronisieren des Bittaktes in einem PLL
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE60225426T2 (de) Fraktional-n-frequenzsynthesizer mit fraktional-kompensationsverfahren
DE69113070T2 (de) Interpolierender Frequenzsynthetisierer mit Phasenregelkeis.
DE68919178T2 (de) Phasenregel-Schleife.
DE2742184C2 (de) Schaltungsanordnung zum Erzeugen eines Schaltsignals entsprechend der Zeilenfrequenz eines Fernsehsignals
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE102004050411B4 (de) Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
DE3906094C2 (de) Digitale Phasen/Frequenz-Detektorschaltung
DE69030276T2 (de) Frequenzsynthetisierer
DE69127333T2 (de) Phasensynchronisiertes Oszillatorsystem mit Ma nahmen gegen Unterbrechung des Eingangstakts
DE19725587C2 (de) Frequenzmultiplizierer zum Steuern der Impulsbreite
DE69114900T2 (de) Schaltung zur Erzeugung eines Abtasttaktes.
DE3544371A1 (de) Generator mit digitaler frequenzeinstellung
DE68914564T2 (de) Selbsttätige Phasensteuerschaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee