DE60224916T2

DE60224916T2 - Halbleiter integrierte Schaltungsvorrichtung und Verfahren zur Erzeugung eines Auslösesignals zum Starten eines Lesevorganges

Info

Publication number: DE60224916T2
Application number: DE60224916T
Authority: DE
Inventors: Tokumasa Hara; Hidetoshi Saito; Hitoshi Shiga; Yasuhiko Honda; Yadayuki Taura; Hideo Kato
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-12-26
Filing date: 2002-12-23
Publication date: 2009-01-29
Anticipated expiration: 2022-12-24
Also published as: JP2003196987A; EP1326252A3; KR20030055164A; US20040085819A1; CN1450563A; CN100431052C; US6903983B2; DE60224916D1; KR100520336B1; JP3959270B2; EP1326252B1; EP1326252A2

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiter-Schalt-Vorrichtung und spezieller eine integrierte Halbleiter-Schalt-Vorrichtung mit einem nicht-volatilen Speicherbereich, welcher eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens aufweist. Die vorliegende Erfindung betrifft außerdem ein Erzeugungs-Verfahren für ein Lese-Start-Auslösesignal für die Vorrichtung.
Ein EEPROM, das fähig ist Daten erneut/wiederholt zu schreiben, hat normalerweise eine Funktion für Ausführung eines erneuten/wiederholten Daten-Schreibens. Diese automatische Ausführung erfordert einige ⌷ s bis zu einigen ms, obgleich ein normales Lesen in einigen zehn ns ausgeführt wird. Aus diesem Grund ist, wenn einmal eine automatische Ausführung gestartet ist, vor dem nächsten Daten-Lesen eine Wartezeit erforderlich.
Um diesen Nachteil zu verringern, haben einige EEPROMs eine Funktion für simultane Ausführung. Der gesamte Speicherzellen-Bereich ist unterteilt in eine Vielzahl von Bänken. Auch wenn eine gegebene Bank unter automatischer Ausführung ist, können die übrigen Bänke normalerweise Lese-Zugriff haben. Mit dieser Funktion für simultane Ausführung wird ein Hardware-Reihenfolge-Flag ausgelesen, wenn eine eingegebene Lese-Adresse mit der Bank-Adresse unter automatischer Ausführung übereinstimmt. Wenn die Adressen nicht übereinstimmen, werden Zellen-Daten aus einer Speicherzelle gelesen.
Wenn ein Signal RDBYB von „0" nach „1" wechselt, wird der Anwender über das Ende des automatischen Vorgangs des EEPROMs benachrichtigt. Wenn die Adresse des Lese-Zugriff-Ziels mit der Adresse der Bank, welche automatisch ausgeführt wird, übereinstimmt, wird das Schalten von dem Hardware Reihenfolge-Flag zu den Zellen-Daten ausgeführt, nachdem das Signal RDBYB von „0" nach „1" gewechselt hat.
In dieser Weise wird das Schalten, wenn die Adresse des Lese-Zugriff-Ziels mit der Adresse der automatisch ausgeführten Bank übereinstimmt, von dem Hardware-Reihenfolge-Flag zu den Zellen-Daten ausgeführt, nachdem das Signal RDBYB von „0" nach „1" gewechselt hat.
In US-A-6,111,787 ist eine Architektur für Adressenwechsel-Feststellungs-Zeitgebung für eine Simultan-Betrieb-Flash-Speicher-Vorrichtung offenbart, speziell ein Adressenwechsel-Signal-Generator. Der Generator schließt Signalwechsel-Detektoren ein, welche Steuer-Signale der Vorrichtung für Wechsel bezüglich deren logischer Werte überwacht. Nach Feststellung eines Signalwechsels senden die Wechsel-Detektoren ein Signal über gleich lange Signalwege an Signal-Generator-Schaltungen für Bank-Adressenwechsel-Feststellung.
Die vorliegende Erfindung wurde in Betrachtung der obigen Situation gemacht und hat ihr Hauptziel darin, eine integrierte Halbleiter-Schalt-Vorrichtung bereitzustellen, welche einen nicht-volatilen Speicherbereich hat, aufweisend ein Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während automatischer Ausführung und, spezieller, eine integrierte Halbleiter-Schalt-Vorrichtung, fähig des Ausführens von Hochgeschwindigkeits-Simultan-Ausführungs-Betrieb, und hat weiter das Ziel ein Lese-Start-Auslösesignal-Erzeugungs-Verfahren für die Vorrichtung bereitzustellen.
Eine integrierte Halbleiter-Schalt-Vorrichtung entsprechend einem ersten Aspekt der vorliegenden Erfindung umfasst eine integrierte Halbleiter-Schalt-Vorrichtung mit einem nicht volatilen Speicherbereich, aufweisend eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lese-Vorgangs während automatischer Ausführung, umfassend:
einen ersten Speicherzellen-Array, welcher nicht-volatile Speicherzellen angeordnet hat und zu einer Bank korrespondiert;
einen zweiten Speicherzellen-Array, welcher nicht-volatile Speicherzellen angeordnet hat und zu der anderen von der einen Bank verschiedenen Bank korrespondiert; und
eine Vielzahl von erste Adressenwechsel-Signal erzeugenden Schaltungen, welche Wechsel von Eingabe-Adressen, wenn die Wechsel der Eingabe-Adressen eingetreten sind, feststellen und eine Vielzahl von ersten Adressenwechsel-Signalen erzeugen; und
gekennzeichnet durch Umfassen:
einer zweiten Adressenwechsel-Signal erzeugenden Schaltung, welche ein Ende von automatischer Ausführung der Bank vorab feststellt und ein zweites Adressenwechsel-Signal erzeugt; und
einer Lese-Start-Auslöser Ausgabe-Schaltung, welche ein Lese-Start-Auslösesignal ausgibt, dienend als ein Auslöser für einen Start eines Lesens auf der Basis des ersten Adressenwechsel-Signals und des zweiten Adressenwechsel-Signals.
Ein Verfahren für Lese-Start-Auslösesignal-Erzeugung entsprechend einem zweiten Aspekt der vorliegenden Erfindung umfasst ein Verfahren für Lese-Start-Auslösesignal-Erzeugung für eine integrierte Halbleiter-Schalt-Vorrichtung mit einem nicht-volatilen Speicherbereich, aufweisend eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während automatischer Ausführung, umfassend:
Bestimmen, nach Vorab-Feststellen eines Endes von automatischer Ausführung, ob der nicht-volatile Speicherbereich einen Lese-Vorgang basierend auf Eingabe-Adressenwechseln ausführt;
Erzeugen eines Lese-Start-Auslösesignals, wenn ein Lese-Vorgang nicht ausgeführt wird; und
wenn der Lese-Vorgang ausgeführt wird, Erzeugen des Lese-Start-Auslösesignals, wenn der Lese-Vorgang geendet hat.
Ein Verfahren für Lese-Start-Auslösesignal-Erzeugung entsprechend einem dritten Aspekt der vorliegenden Erfindung umfasst ein Verfahren für Lese-Start-Auslösesignal- Erzeugung für eine integrierte Halbleiter-Schalt-Vorrichtung, welches einen nicht-volatilen Speicherbereich hat, aufweisend eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während automatischer Ausführung, umfassend:
Bestimmen, nach Vorab-Feststellen eines Endes der automatischen Ausführung, ob eine Eingabe-Adresse, die einem Wechsel unterzogen war, mit einer Adresse unter automatischer Ausführung übereinstimmt; und
Erzeugen, wenn die Adressen übereinstimmen, eines Lese-Start-Auslösesignals, wenn die Funktion für automatische Ausführung geendet hat.
Ein Verfahren für Lese-Start-Auslösesignal-Erzeugung entsprechend einem dritten Aspekt der vorliegenden Erfindung umfasst ein Verfahren für Lese-Start-Auslösesignal-Erzeugung für eine integrierte Halbleiter-Schalt-Vorrichtung, welches einen nicht-volatilen Speicherbereich hat, aufweisend eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während automatischer Ausführung, umfassend:
Bestimmen, nach Vorab-Feststellen eines Endes der automatischen Ausführung, ob eine Eingabe-Adresse, die einem Wechsel unterzogen war, mit einer Adresse unter automatischer Ausführung übereinstimmt, wenn ein erster Bestimmungs-Zeitraum, welcher eine Antwort-Verzögerungszeit eines Abfrage-Signals, anzeigend ob die Adressen übereinstimmen, enthält, vergangen ist; und
Erzeugen, wenn die Adressen übereinstimmen, eines Lese-Start-Auslösesignals, wenn ein zweiter Bestimmungs-Zeitraum nach dem ersten Betimungs-Zeitraum verstrichen ist.
Diese Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle notwendigen Eigenschaften, so dass die Erfindung auch eine Unter-Kombination dieser beschriebenen Eigenschaften sein kann.
Die Erfindung kann vollständiger verstanden werden aus der folgenden detaillierten Beschreibung, wenn verwendet in Verbindung mit den begleitenden Zeichnungen, in welchen:
1A ein Blockdiagramm ist, das schematisch die Anordnung einer integrierten Halbleiter-Schalt-Vorrichtung entsprechend der ersten Ausführungsform der vorliegenden Erfindung darstellt;
1B eine Ansicht ist, welche eine erneut/wiederholt beschreibbare nicht-volatile Speicherzelle zeigt;
1C ein Blockdiagramm ist, darstellend die Anordnung einer Lese-Start-Auslöser erzeugenden Schaltung in der Vorrichtung;
2A ein Schaltungs-Diagramm ist, das Beispiele einer Bestimmungs-Schaltung und einer in 1C gezeigten AUTOATD erzeugenden Schaltung zeigt;
2B ein Schaltungs-Diagramm ist, das ein Beispiel einer in 1C gezeigten ATD[0:20] erzeugenden Schaltung darstellt;
3A und 3B Zeitablauf-Pläne sind, darstellend ein Betriebs-Beispiel der integrierten Halbleiter-Schalt-Vorrichtung entsprechend der ersten Ausführungsform der vorliegenden Erfindung;
4 ein Zeitablauf-Plan ist, darstellend ein anderes Betriebs-Beispiel der integrierten Halbleiter-Schalt-Vorrichtung entsprechend der ersten Ausführungsform der vorliegenden Erfindung;
5A ein Blockdiagramm ist, schematisch darstellend die Anordnung der integrierten Halbleiter-Schalt-Vorrichtung entsprechend der ersten Ausführungsform der vorliegenden Erfindung;
5B ein Blockdiagramm ist, darstellend die Anordnung einer einen Lese-Start-Auslöser erzeugenden Schaltung in der Vorrichtung;
6A ein Schaltungs-Diagramm ist, darstellend Beispiele einer Bestimmungs-Schaltung und einer in 5B gezeigten AUTOATD erzeugenden Schaltung;
6B ein Schaltungs-Diagramm ist, darstellend ein Beispiel einer POLLING erzeugenden Schaltung;
7A und 7B Zeitablauf-Pläne sind, darstellend ein Betriebs-Beispiel der integrierten Halbleiter-Schalt-Vorrichtung entsprechend der zweiten Ausführungsform der vorliegenden Erfindung;
8 ein Zeitablauf-Plan ist, darstellend ein anderes Betriebs-Beispiel der integrierten Halbleiter-Schalt-Vorrichtung entsprechend der zweiten Ausführungsform der vorliegenden Erfindung;
9 ein Blockdiagramm ist, darstellend die Anordnung einer Lese-Start-Auslöser erzeugenden Schaltung, hergestellt in einer integrierten Halbleiter-Schalt-Vorrichtung entsprechend einer dritten Ausführungsform der vorliegenden Erfindung;
10 ein Schaltungs-Diagramm ist, darstellend ein Beispiel einer in 9 gezeigten Bestimmungs-Schaltung;
11A und 11B Zeitablauf-Pläne sind, darstellend ein Betriebs-Beispiel der integrierten Halbleiter-Schalt-Vorrichtung entsprechend der dritten Ausführungsform der vorliegenden Erfindung;
Einige Ausführungsformen der vorliegenden Erfindung werden nachstehend beschrieben mit Bezugnahme zu den begleitenden Zeichnungen, In der folgenden Beschreibung bezeichnen die gleichen Bezugs-Nummern die gleichen Teile in allen Zeichnungen.
(Erste Ausführungsform)
1A ist ein Blockdiagramm, das schematisch die Anordnung einer integrierten Halbleiter-Schalt-Vorrichtung entsprechend der ersten Ausführungsform der vorliegenden Erfindung darstellt.
Wie in 1A gezeigt, hat die integrierte Halbleiter-Schalt-Vorrichtung entsprechend der ersten Ausführungsform einen nicht-volatilen Speicherbereich. Der nicht-volatile Speicherbereich hat eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während automatischer Ausführung. Die Funktion für simultane Ausführung wird auch, z. B., RWW (Read While Write (Lesen während des Schreibens)) genannt. Ein EEPROM mit RWW ist offenbart in, z. B., Jp. Pat. Appin. KOKAI Publication No. 2001-52495.
Der nicht-volatile Speicherbereich entsprechend der ersten Ausführungsform schließt einen ersten Speicherzellen-Array 100-0 korrespondierend zur Bank 0 und einen zweiten Speicherzellen-Array 100-1 korrespondierend zu Bank 1 ein. Periphere Schaltungen, einschließend einen Zeilen-Dekodierer, Spalten-Dekodierer und Spalten-Gate sind unabhängig angeordnet in jedem der Speicherzellen-Arrays 100-0 und 100-1. Der nicht-volatile Speicherbereich hat auch Schreib-Adressen-Leitungen, Lese-Adressen-Leitungen, Daten-Schreib-Leitungen und Daten-Lese-Leitungen. In dieser Weise, zum Beispiel, wenn die peripheren Schaltungen unabhängig in jedem der ersten und zweiten Speicherzellen-Bereiche 100-0 und 100-1 und die Adressen-Leitungen und Daten-Leitungen, exklusiv verwendet für eine Lesen und Schreiben, hergestellt sind, dann kann der nicht-volatile Speicherbereich eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und die Funktion für simultane Ausführung eines Daten-Lesens während automatischer Ausführung aufweisen.
Nicht-volatile Speicherzellen, fähig eines erneuten/wiederholten Daten-Schreibens, sind in dem ersten und dem zweiten Speicherzellen-Array 100-0 und 100-1 angeordnet. 1B zeigt eine Speicherzelle. Eine Speicherzelle MC, gezeigt in 1B ist ein Transistor mit Schwellwert-variabler Spannung, aufweisend ein schwimmendes Gate FG zwischen einem Kanal CHANNEL und einem Steuerungs-Gate CG. Die Schwellwert-Spannung verändert sich abhängig von dem Betrag von in dem schwimmenden Gate angesammelten Elektronen. Die Schwellwert-Spannung wird niedrig, wenn Elektronen aus dem schwimmenden Gate entfernt werden und hoch, wenn Elektronen in das schwimmende Gate injiziert werden. Unter Verwendung dieses Phänomens werden Daten erneut/wiederholt geschrieben durch Entfernen/Injizieren von Elektronen aus/in das schwimmende Gate. Daten werden als Binär-Daten oder Mehrfach-Niveau-Daten, mehr als Binär-Daten, in Übereinstimmung mit dem Niveau der Schwellwert-Spannung gespeichert.
Die integrierte Halbleiter-Schalt-Vorrichtung entsprechend der ersten Ausführungsform hat eine Lese-Start-Auslöser erzeugende Schaltung 1. Die Lese-Start-Auslöser erzeugende Schaltung 1 erzeugt ein Lese-Start-Auslösesignal ALLATD auf der Basis eines Signals READSET, der Eingabe-Adressen A0 bis A20 und eines Signals ACTIVE. Das Lese-Start-Auslösesignal ALLATD wird, z. B., an eine Lese-Steuerungs-Schaltung 2 geliefert. Das Lese-Start-Auslösesignal ALLATD wird, z. B., an eine Lese-Steuerungs-Schaltung 2 geliefert. Nach Empfang des Lese-Start-Auslösesignals ALLATD veranlasst die Lese-Steuerungs-Schaltung 2 die Vorrichtung, den Zellen-Daten-Lese-Vorgang auszuführen.
Das Signal READSET ist ausgegeben, z. B., aus einer Schaltung für automatische Ausführung 3. Das Signal READSET verändert sich zu einem vorbestimmten Zeitpunkt, z. B., 100 ns vor z. B. dem Ende des automatischen Vorgangs von „0" zu „1". Das Signal READSET wird erzeugt unter Verwendung eines internen Reset-Signals für das Ende des automatischen Vorgangs oder ein internes für den automatischen Vorgang verwendetes Takt-Signal. Das Signal READSET kann auch ausgedrückt werden als ein Vorankündigungs-Signal, welches eine Vorankündigung des Endes der automatischen Ausführung der Bank 0 oder der Bank 1 gibt.
Wie oben beschrieben, wird in der ersten Ausführungsform das Lese-Start-Auslösesignal ALLATD erzeugt unter Verwendung des Signals READSET, welches eine vorgegebene Zeitspanne vor z. B. dem Ende des automatischen Vorgangs von „0" nach „1" wechselt. Entsprechend kann der Lese-Vorgang in dem nichtvolatilen Speicherbereich gestartet werden, bevor ein Signal RDBYB von „0" nach „1" wechselt. Zusätzlich kann der Lese-Vorgang in dem nicht-volatilen Speicherbereich beendet werden, bevor das Signal RDBYB von „0" nach „1" wechselt. Aus diesem Grund kann das Schalten von dem Hardware-Reihenfolge-Flag zu Zellen-Daten ausgeführt werden, z. B. simultan zu dem Wechsel des Signals RDBYB von „0" nach „1".
Als Nächstes wird der Aufbau der Lese-Start-Auslöser erzeugenden Schaltung entsprechend der ersten Ausführungsform beschrieben.
1C ist ein Blockdiagramm, darstellend den Aufbau einer Lese-Start-Auslöser erzeugenden Schaltung in der Vorrichtung.
Wie in 1C gezeigt hat die Lese-Start-Auslöser erzeugende Schaltung entsprechend der ersten Ausführungsform eine erste Adressenwechsel-Signal erzeugende Schaltung (nachfolgend bezeichnet als eine ATD[0:20]-Erzeugungs-Schaltung) 10, eine zweite Adressenwechsel-Signal erzeugende Schaltung (nachfolgend bezeichnet als eine AUTOATD-Erzeugungs-Schaltung) 11, eine Lese-Start-Auslöser Ausgabe-Schaltung (nachfolgend bezeichnet als eine ALLATD-Erzeugungs- Schaltung) 12 und eine Bestimmungs-Schaltung 13.
Wenn Wechsel der Eingabe-Adressen A0 bis A20 eintreten, stellt die ATD[0:20]-Erzeugungs-Schaltung 10 die Wechsel der Eingabe-Adressen A0 bis A20 fest und erzeugt erste Adressenwechsel-Signale ATD0 bis ATD20.
Die AUTOATD-Erzeugungs-Schaltung 11 stellt vorab das Ende der automatischen Ausführung von Bank 0 oder Bank 1 fest und erzeugt ein zweites Adressenwechsel-Signal AUTOATD.
Die ALLATD-Ausgabe-Schaltung 12 kombiniert die Adressenwechsel-Signale ATD0 bis ATD20 und AUTOATD und gibt das Lese-Start-Auslösesignal ALLATD aus, das als ein Auslöser für den Start eines Lesens dient. Die ALLATD-Ausgabe-Schaltung 12 kann z. B. gebildet sein aus einer logischen Gate-Schaltung. Die ALLATD-Ausgabe-Schaltung 12 dieses Beispiels ist gebildet aus einer ,ODER'-Gate-Schaltung, welche z. B. die Adressenwechsel-Signale ATD0 bis ATD20 und AUTOATD durch ,ODER'-Logik verknüpft.
Wenn das Ende von automatischer Ausführung vorab festgestellt wird, bestimmt die Bestimmungs-Schaltung 13 auf der Basis von Eingabe-Adressenwechseln, ob der nicht-volatile Speicherbereich einen Lese-Vorgang ausführt. Die Bestimmungs-Schaltung 13 dieses Beispiels erzeugt ein Signal ATTRG auf der Basis der Signale READSET und ACTIVE. Das Signal ACTIVE zeigt an, ob der nicht-volatile Speicherbereich den Lese-Vorgang ausführt, basierend auf Eingabe-Adressenwechseln. Zum Beispiel wird, während das Signal Active gleich „1" ist, der Lese-Vorgang basierend auf Eingabe-Adressenwechseln ausgeführt. Wenn das Signal ACTIVE gleich „0" ist, wird der Lese-Vorgang nicht ausgeführt. Das Signal ATTRG ist ein Auslösesignal, dienend als ein Auslöser für das Erzeugen des Adressenwechsel-Signals AUTOATD. Das Signal ATTRG wird an die AUTOATD-Erzeugungs-Schaltung 11 geliefert.
Wenn der Lese-Vorgang nicht ausgeführt wird, liefert die Bestimmungs-Schaltung 13 dieses Beispiels das Signal ATTRG an die AUTOATD-Erzeugungs-Schaltung 11 auf der Basis des Signals READSET. Wenn der Lese-Vorgang ausgeführt wird, wartet die Bestimmungs-Schaltung 13 auf das Ende des Lese-Vorgangs. Wenn der Lese-Vorgang geendet hat, liefert die Bestimmungs-Schaltung 13 das Signal ATTRG an die AUTOATD-Erzeugungs-Schaltung 11.
Als Nächstes wird ein Beispiel der Lese-Start-Auslöser-Erzeugungs-Schaltung der ersten Ausführungsform beschrieben.
2A ist ein Schaltungs-Diagramm, darstellend Beispiele der Bestimmungs-Schaltung 13 und der AUTOAT-Erzeugungs-Schaltung 11, gezeigt in 1C. 2B ist ein Schaltungs-Diagramm, darstellend ein Beispiel der ATD[0:20]-Erzeugungs-Schaltung 10, gezeigt in 1C.
Wie in 2A gezeigt, stellt die AUTOATD-Erzeugungs-Schaltung 11 dieses Beispiels die ansteigende Flanke (Kante) des Signals ATTRG fest und erzeugt ein Puls-Signal für einen vorbestimmten Zeitraum nach der ansteigenden Flanke, welches auf das „1" Niveau eingestellt ist. In diesem Beispiel erzeugt die AUTOATD-Erzeugungs-Schaltung 11 das Adressenwechsel-Signal AUTOATD, welches z. B. für 5 ns nach der ansteigenden Flanke des Signals ATTRG auf das „1"-Niveau eingestellt ist.
Die Bestimmungs-Schaltung 13 dieses Beispiels schließt eine RSPLS-Erzeugungs-Schaltung 14 ein, welche einen eingestellten Puls RSPLS auf der Basis des Signals READSET erzeugt, eine RST-Erzeugungs-Schaltung 15, welche ein Signal RST auf der Basis des eingestellten Pulses RSPLS und des Signals ACTIVE erzeugt und eine Flip-Flop-Schaltung (bezeichnet hiernach als eine F/F-Schaltung) 16, welche durch das Signal RST zurückgesetzt wird.
Die RSPLS-Erzeugungs-Schaltung 14 dieses Beispiels stellt die ansteigende Flanke des Signals READSET fest und erzeugt ein Puls-Signal, welches für einen vorbestimmten Zeitraum ab der ansteigenden Flanke auf das „1"-Niveau eingestellt ist. In diesem Beispiel erzeugt die RSPLS-Erzeugungs-Schaltung 14 den eingestellten Puls RSPLS, welcher z. B. auf 10 ns ab der ansteigenden Flanke des Signals READSET eingestellt ist.
Die RST-Erzeugungs-Schaltung 15 dieses Beispiels ist durch eine Gate-Logik-Schaltung gebildet. In diesem Beispiel ist die RST-Erzeugungs-Schaltung 15 eine NOR(NICHT-ODER)-Gatter-Schaltung, welche den eingestellten Puls RSPLS und das Signal ACTIVE durch NOR-Logik verknüpft. Während das Signal ACTIVE auf „1" ist, das bedeutet, während der Lese-Vorgang basierend auf Eingabe-Adressenwechseln ausgeführt wird, stellt die RST-Erzeugungs-Schaltung 15 das Signal RST auf „0", unabhängig von dem eingestellten Puls RSPLS.
Die F/F-Schaltung 16 dieses Beispiels ist gesetzt durch den eingestellten Puls RSPLS und zurückgesetzt durch das Signal RST. Wenn die F/F-Schaltung 16 gesetzt ist, zeigt das an, dass das Ende der automatischen Ausführung vorab festgestellt ist. Wenn die F/F-Schaltung zurückgesetzt ist, zeigt das an, dass der Lese-Vorgang basierend auf Eingabe-Adressenwechsel geendet hat oder der Lese-Vorgang nicht in Ausführung ist.
Wie in 2B gezeigt, stellt die ATD-Erzeugungs-Schaltung 10 dieses Beispiels die ansteigende Flanke und die abfallende Flanke einer Eingabe-Adresse An (n ist ein Integer; N = 0 bis 20 in diesem Beispiel) fest und erzeugt ein Puls-Signal, welches für einen vorbestimmten Zeitraum ab der ansteigenden Flanke oder der abfallenden Flanke auf das „1"-Niveau gesetzt ist. In diesem Beispiel erzeugt die ATD-Erzeugungs-Schaltung 10 ein Adressenwechsel-Signal ATDn, welches z. B. für 5 ns ab der ansteigenden Flanke oder der abfallenden Flanke der Eingabe-Adresse An auf das „1"-Niveau gesetzt ist.
Ein Betriebs-Beispiel der Lese-Start-Auslöser-Erzeugungs-Schaltung wird als Nächstes beschrieben.
Die 3A, 3B und 4 sind Zeitablauf-Pläne, darstellend Betriebs-Beispiele der Lese-Start-Auslöser-Erzeugungs-Schaltung. 3A zeigt den Vorgang, ausgeführt, wenn ein Eingabe-Adressenwechsel eintritt von „tätig" zu „bereit". 3B zeigt den Vorgang, ausgeführt, wenn ein Eingabe-Adressenwechsel eintritt von „bereit" zu „tätig". 4 zeigt den Vorgang, ausgeführt, wenn das Signal ACTIVE auf „0" gehalten wird.
[Tätig → Bereit]
Wie in 3A gezeigt, wird das Adressenwechsel-Signal ATDn erzeugt, wenn die Eingabe-Adresse von Add1 zu Add2 wechselt. Wenn das Adressenwechsel-Signal ATDn erzeugt wird, wird das Lese-Start-Auslösesignal ALLATD erzeugt.
Da die zu der Eingabe-Adresse Add2 korrespondierende Bank „bereit" ist, das bedeutet, in der Bank findet keine automatische Ausführung statt, können Zellen-Daten ausgelesen werden. Wenn also das Lese-Start-Auslösesignal ALLATD ausgegeben ist und dann ein für ein Zellen-Lesen erforderlicher vorbestimmter Zeitraum tACC vergangen ist, werden Daten aus der Bank korrespondierend zu der Eingabe-Adresse Add2 zur Außenseite der integrierten Halbleiter-Schalt-Vorrichtung ausgelesen.
[Bereit → Tätig]
Wie in 3B gezeigt, wenn die Eingabe-Adresse von Add2 zu Add1 wechselt, wird das Adressenwechsel-Signal ATDn erzeugt. Entsprechend wird das Lese-Start-Auslösesignal ALLATD ausgegeben.
Da die zu der Eingabe-Adresse Add1 korrespondierende Bank „tätig" ist, das bedeutet, automatische Ausführung schreitet in der Bank voran, wartet die Vorrichtung auf das Ende der automatischen Ausführung. Wenn das Signal READSET zu „1" wechselt und das Ende der automatischen Ausführung vorab festgestellt ist, wird der eingestellte Puls RSPLS für z. B. 10 ns auf „1" eingestellt. Mit dem eingestellten Puls RSPLS wird die F/F-Schaltung 16 eingestellt, anzeigend, dass das Ende der automatischen Ausführung vorab festgestellt ist.
Währen das Signal ACTIVE auf „1" ist, ist die F/F-Schaltung 16 nicht zurückgesetzt, weil der Lese-Vorgang basierend auf dem Eingabe-Adressenwechsel in Ausführung ist.
Wenn das Signal ACTIVE von „1" nach „0" gewechselt hat, wird die F/F-Schaltung 16 zurückgesetzt, weil der Lese-Vorgang geendet hat. Wenn die F/F-Schaltung 16 zurückgesetzt ist, steigt das Signal ATTRG an und das Adressenwechsel-Signal AUTOATD wird für z. B. 5 ns erzeugt. Wenn das Adressenwechsel-Signal AUTOATD erzeugt ist, wird das Lese-Start-Auslösesignal ALLATD ausgegeben. Wenn der Zeitraum tACC nach der Ausgabe des Lese-Start-Auslösesignals ALLATD vergangen ist, werden Daten aus der zu der Eingabe-Adresse Add1 korrespondierenden Bank zu der Außenseite der integrierten Halbleiter-Schalt-Vorrichtung ausgelesen.
[Keine Änderung in Active]
Wie in 4 gezeigt, wenn das Signal ACTIVE vom Anfang an unverändert auf „0" gehalten wird, fällt der eingestellte Puls RSPLS ab. Dann steigt das Signal RST sofort an und das Signal ATTRG steigt auch an. Zu diesem Zeitpunkt wird das Adressenwechsel-Signal AUTOATD erzeugt. Das Signal READSET ist auf „1" und die automatische Ausführung wird intern beendet. Aus diesem Grund können, wenn das Lese-Start-Auslösesignal ALLATD ausgegeben ist und der Zeitraum tACC vergangen ist, Daten aus der Bank korrespondierend zu der Eingabe-Adresse Add1 ausgelesen werden. Hiernach, wenn das Signal RDBYB von „0" nach „1" wechselt, werden Daten aus der Bank korrespondierend zu der Eingabe-Adresse Add1 ausgelesen zur Außenseite der integrierten Halbleiter-Schalt-Vorrichtung.
Wie oben beschrieben, wird entsprechend der integrierten Halbleiter-Schalt-Vorrichtung der ersten Ausführungsform das Lese-Start-Auslösesignal ALLATD unter Verwendung des Signals READSET erzeugt, welches einen vorbestimmten Zeitraum vor z. B. dem Ende der automatischen Ausführung von „0" nach „1" wechselt. Entsprechend kann der Lese-Vorgang in dem nichtvolatilen Speicherbereich gestartet werden bevor z. B. das Signal RDBYB von „0" nach „1" wechselt. Zusätzlich kann der Lese-Vorgang in dem nicht-volatilen Speicherbereich beendet werden bevor z. B. das Signal RDBYB von „0" nach „1" wechselt. Aus diesem Grund kann das Schalten von dem Hardware-Reihenfolge-Flag zu Zellen-Daten ausgeführt werden, z. B. simultan zu dem Wechsel des Signals RDBYB von „0" nach „1". Folglich kann der simultane Ausführungs-Vorgang mit einer hohen Geschwindigkeit ausgeführt werden.
In der ersten Ausführungsform wird bei dem Vorab-Feststellen des Endes der automatischen Ausführung auch bestimmt, ob der nicht-volatile Speicherbereich den Lese-Vorgang basierend auf Eingabe-Adressenwechseln ausführt. Wenn der Lese-Vorgang ausgeführt wird, wird nach dem Ende des Lese-Vorgangs das Lese-Start-Auslösesignal ALLATD erzeugt. Mit einer solchen Bestimmung kann Daten-Konflikt, z. B. in der Lese-Schaltung verhindert werden.
(Zweite Ausführungsform)
5A ist ein Blockdiagramm, darstellend den schematischen Aufbau einer integrierten Halbleiter-Schalt-Vorrichtung entsprechend der zweiten Ausführungsform der vorliegenden Erfindung, 5B ist ein Blockdiagramm, darstellend den Aufbau einer Lese-Start-Auslöser-Erzeugungs-Schaltung in der Vorrichtung.
Wie in den 5A und 5B gezeigt, ist die integrierte Halbleiter-Schalt-Vorrichtung entsprechend der zweiten Ausführungsform insbesondere unterschiedlich von derjenigen der ersten Ausführungsform dadurch, dass eine Bestimmungs-Schaltung 23 im Vorab-Feststsellen des Endes der automatischen Ausführung bestimmt, ob eine Eingabe-Adresse, welche einem Wechsel unterzogen war, mit einer Adresse unter automatischer Ausführung übereinstimmt. Die übrigen Komponenten sind nahezu die gleichen wie in der ersten Ausführungsform.
Wenn die Eingabe-Adresse, welche einem Adressenwechsel unterzogen war, mit der Adresse unter automatischer Ausführung übereinstimmt, liefert die Bestimmungs-Schaltung 23 ein Auslösesignal ATTRG an eine AUTOATD erzeugende Schaltung 11 auf der Basis eines Signals READSET. Ob die Eingabe-Adresse, welche dem Wechsel unterzogen war, mit der Adresse unter automatischer Ausführung übereinstimmt, wird durch ein Abfrage-Signal POLLING festgestellt. Das Abfrage-Signal POLLING wechselt zu „1", zum Beispiel wenn die Eingabe-Adresse An, welche dem Wechsel unterzogen war, mit der Adresse unter automatischer Ausführung übereinstimmt, und zu „0", wenn die Adressen nicht übereinstimmen.
Ein Beispiel der Lese-Start-Auslöser-Erzeugungs-Schaltung entsprechend der zweiten Ausführungsform wird als Nächstes beschrieben.
6A ist ein Schaltungs-Diagramm, darstellend Beispiele der Bestimmungs-Schaltung und der AUTOATD-Erzeugungs-Schaltung, gezeigt in 5B. 6B ist ein Schaltungs-Diagramm, darstellend ein Beispiel der die Abfrage erzeugenden Schaltung.
Wie in 6A dargestellt, stellt die AUTOATD-Erzeugungs-Schaltung 11 des Beispiels die ansteigende Flanke des Signals ATTRG fest und erzeugt ein Puls-Signal, welches für einen vorbestimmten Zeitraum ab der ansteigenden Flanke auf das „1"-Niveau eingestellt ist. In diesem Beispiel erzeugt die AUTOATD-Erzeugungs-Schaltung 11 ein Adressenwechsel-Signal AUTOATD, welches für z. B. 5 ns ab der ansteigenden Flanke des Signals ATTRG auf „1" eingestellt ist.
Die Bestimmungs-Schaltung 23 dieses Beispiels ist durch eine Gate-Logik-Schaltung gebildet. In diesem Beispiel ist die Bestimmungs-Schaltung 23 eine AND(UND)-Gatter-Schaltung, welche die Signale READSET und POLLING durch logisches AND verknüpft. Wenn beide, das Signal READSET und das Signal POLLING auf „1" sind, verändert die Bestimmungs-Schaltung 23 das Signal ATTRG zu „1". Genauer, wenn die automatische Ausführung vorab festgestellt ist und die Eingabe-Adresse, welche einem Wechsel unterzogen war, mit der Adresse unter automatischer Ausführung übereinstimmt, wechselt das Signal ATTRG zu „1". Entsprechend wird das Adressenwechsel-Signal AUTOATD erzeugt.
Wie in 6B gezeigt, zwischen-speichert eine POLLING erzeugende Schaltung 24 aus den Adressen der automatischen Ausführung eine Adresse für das Bezeichnen einer Bank und vergleicht die zwischen-gespeicherte Adresse der automatischen Ausführung mit der Eingabe-Adresse. In diesem Beispiel zwischen-speichert die POLLING-Erzeugungs-Schaltung 24 die Adressen A18 bis A20 der Adressen in automatischer Ausführung und vergleicht die zwischen-gespeicherten Adressen in automatischer Ausführung A18 bis A20 mit den jeweiligen Eingabe-Adressen A18 bis A20. In diesem Beispiel wird eine Gate-Logik-Schaltung, z. B. eine XOR(Exclusiv-ODER)-Gatter-Schaltung als die Adressen-Vergleichs-Schaltung verwendet. Nur wenn die Adressen übereinstimmen wird „0" ausgegeben. Wenn alle Vergleichs-Ergebnisse gleich „0" sind, das bedeutet, alle die zwischen-gespeicherten Adressen unter automatischer Ausführung A18 bis A20 stimmen mit den Eingabeadressen A18 bis A20 überein, wird das Abfrage-Signal POLLING gleich „1" gesetzt.
Ein Betriebs-Beispiel der Lese-Start-Auslöser-Erzeugungs-Schaltung wird als Nächstes beschrieben.
Die 7A und 7B sind Zeitablauf-Pläne, welche ein Betriebsbeispiel der Lese-Start-Auslöser-Erzeugungs-Schaltung darstellen. 7A zeigt den Vorgang, der ausgeführt wird, wenn der Wechsel einer Eingabe-Adresse von „tätig" zu „bereit" eintritt. 7B zeigt den Vorgang, der ausgeführt wird, wenn der Wechsel einer Eingabe-Adresse von „bereit" zu „tätig" eintritt.
[Tätig → Bereit]
Wie in 7A gezeigt, wenn die Eingabe-Adresse von Add1 nach Add2 wechselt, wird ein Adressenwechsel-Signal ATDn erzeugt. Entsprechend wird das Lese-Start-Auslösesignal ALLATD ausgegeben.
Da die zu der Eingabe-Adresse Add2 korrespondierende Bank „bereit" ist, das bedeutet, es ist keine automatische Ausführung in der Bank in Ausführung, stimmt die Eingabe-Adresse Add2 nicht mit der Adresse der in automatischer Ausführung befindlichen Bank überein. Folglich wird das Abfrage-Signal POLLING auf „0" gesetzt. Aus diesem Grund wird, auch wenn das Signal READSET zu „1" wechselt, weder das Signal ATTRG noch das Adressenwechsel-Signal AUTOATD erzeugt. Folglich, nachdem das Lese-Start-Auslösesignal ALLATD ausgegeben ist, und dann eine für ein Zellen-Lesen benötigter vorbestimmter Zeitraum tACC vergangen ist, werden Daten aus der Bank korrespondierend zu der Eingabe-Adresse Add2 zur Außenseite der integrierten Halbleiter-Schalt-Vorrichtung ausgelesen.
[Bereit → Tätig]
Wie in 7B gezeigt, wenn die Eingabe-Adresse von Add2 nach Add1 wechselt, wird ein Adressenwechsel-Signal ATDn erzeugt. Wenn das Adressenwechsel-Signal ATDn erzeugt ist, wird das Lese-Start-Auslösesignal ALLATD ausgegeben.
Da die zu der Eingabe-Adresse Add1 korrespondierende Bank „tätig" ist, das bedeutet, es ist automatische Ausführung in der Bank in Ausführung, stimmt die Eingabe-Adresse Add1 mit der Adresse der in automatischer Ausführung befindlichen Bank überein. Folglich wird das Abfrage-Signal POLLING auf „1" gesetzt. Wenn das Signal READSET zu „1" wechselt, wird das Signal ATTRG erzeugt. Entsprechend wird as Signal AUTOATD erzeugt. Das Lese-Start-Auslösesignal AllATD wird wieder ausgegeben. Zu diesem Zeitpunkt wird das Signal READSET auf „1" gesetzt und die automatische Ausführung wird intern beendet. Aus diesem Grund, wenn das Lese-Start-Auslösesignal ALLATD ausgegeben ist und eine vorbestimmte Zeitspanne tACC verstrichen ist, werden Daten aus der Bank korrespondierend zu der Eingabe-Adresse Add1 ausgelesen. Hiernach, wenn ein Signal RDBYB von „0" nach „1" wechselt, werden Daten aus der zu der Eingabe-Adresse Add1 korrespondierenden Bank zur Außenseite der integrierten Halbleiter-Schalt-Vorrichtung ausgelesen.
Wie oben beschrieben, wird auch in der integrierten Halbleiter-Schalt-Vorrichtung der zweiten Ausführungsform das Lese-Start-Auslösesignal ALLATD unter Verwendung des Signals READSET erzeugt, welches einen vorbestimmten Zeitraum vor z. B. dem Ende der automatischen Ausführung von „0" nach „1" wechselt. Entsprechend kann das Schalten von dem Hardware-Reihenfolge-Flag zu Zell-Daten ausgeführt werden, z. B. simultan zu dem wechseln des Signals RDBYB von „0" nach „1", wie in der ersten Ausführungsform. Folglich kann der simultane Ausführungs-Vorgang mit hoher Geschwindigkeit ausgeführt werden.
In der zweiten Ausführungsform wird bei dem Vorab-Feststellen des Endes der automatischen Ausführung auch festgestellt, ob die dem Wechsel unterzogene Eingabe-Adresse mit der unter automatischer Ausführung befindlichen Adresse übereinstimmt. Nur wenn die Adressen übereinstimmen, wird das Adressenwechsel-Signal AUTOATD erzeugt. Das bedeutet, das Adressenwechsel-Signal AUTOATD kann nur erzeugt werden, wenn es erforderlich ist. Aus diesem Grund kann die unerwünschte Erzeugung des Lese-Start-Auslösesignals ALLATD unterdrückt werden und der Betrieb der Lese-Start-Auslösesignal-Erzeugungs-Schaltung 1 kann stabilisiert werden, im Vergleich zu der ersten Ausführungsform, in welcher z. B. das Lese-Start-Auslösesignal ALLATD erzeugt wird, auch wenn es nicht erforderlich ist.
Folglich kann in der zweiten Ausführungsform, da der Betrieb der Lese-Start-Auslöser-Erzeugungs-Schaltung 1 stabil ist, die automatische Ausführung mit höherer Geschwindigkeit ausgeführt werden.
(Dritte Ausführungsform)
In der zweiten Ausführungsform wird zum Beispiel das Abfrage-Signal POLLING unter Verwendung der Gate-Logik-Schaltung erzeugt, welche die zwischengespeicherten Adressen A18 bis A20 der automatischen Ausführung mit den Eingabe-Adressen A18 bis A20 vergleicht. Da die Adressen unter Verwendung der Gate-Logik-Schaltung verglichen werden, können Wechsel der Eingabe-Adressen A18 bis A20 verzögert sein.
Wenn die Verzögerung aus irgendwelchen Gründen groß wird, kann eine Wellenform, wie in 8 gezeigt, erzeugt sein.
Wie in 8 gezeigt, sei angenommen, dass nachdem sich das Abfrage-Signal POLLING ab einem Eingabe-Adressenwechsel um ⌷ t verzögert und das Signal READSET von „0" nach „1" gewechselt hat, das Abfrage-Signal POLLING von „1" nach „0" wechselt. In diesem Fall sind beide, das Signal READSET und das Signal POLLING, während einer bestimmten Periode auf „1" gesetzt. Aus diesem Grund wechselt das Signal ATTRG nach „1". Dann wird das Signal AUTOATD erzeugt und das Lese-Start-Auslösesignal ALLATD wird ausgegeben. Folglich wird die Zeitgebung des Lese-Starts um den Zeitraum tRS von einem Eingabe-Adressenwechsel bis zur Vorab-Feststellung des Endes der automatischen Ausführung verzögert.
In der dritten Ausführungsform kann, auch wenn die Erzeugung eines Abfrage-Signals POLLING verzögert ist, das Lesen zum gleichen Zeitpunkt wie in dem normalen Betrieb gestartet werden.
9 ist ein Blockdiagramm, darstellend die Anordnung einer Lese-Start-Auslöser-Erzeugungs-Schaltung, hergestellt in einer integrierten Halbleiter-Schalt-Vorrichtung entsprechend der dritten Ausführungsform der vorliegenden Erfindung.
Wie in 9 gezeigt, ist die integrierte Halbleiter-Schalt-Vorrichtung entsprechend der dritten Ausführungsform insbesondere verschieden von der zweiten Ausführungsform darin, dass bei dem Vorab-Feststellen des Endes der automatischen Ausführung eine Bestimmungs-Schaltung 33 ein Signal ADDATD empfängt, das anzeigt, ob ein Eingabe-Adressenwechsel aufgetreten ist. Das Signal ADDATD wechselt nach „1", wenn der Wechsel von gerade einem von den Adressenwechsel-Signalen ATD0 bis ATD20 eingetreten ist. Das Signal ADDATD wird von einer ADDATD-Ausgabe-Schaltung 34 ausgegeben. Die ADDATD Ausgabe-Schaltung 34 kann gebildet sein aus einer Gate-Logik-Schaltung für das Empfangen, z. B. der Adressenwechsel-Signale ATD0 bis ATD20. In diesem Beispiel ist die ADDATD-Ausgabe-Schaltung 34 aus einer OR(ODER)-Gatter-Schaltung gebildet, welche z. B. die Adressenwechsel-Signale ATD0 bis ATD20 durch OR verknüpft.
Als Nächstes wird ein Beispiel der Bestimmungs-Schaltung 33 beschrieben.
10 ist ein Schaltungs-Diagramm, darstellend ein Beispiel der in 9 gezeigten Bestimmungs-Schaltung 33.
Wie in 10 gezeigt, hat die Bestimmungs-Schaltung 33 dieses Beispiels eine CVRPLSB-Erzeugungs-Schaltung 35, eine F/F-Schaltung 36, eine CVRLAT-Erzeugungs-Schaltung 37 und eine ATTRG-Ausgabe-Schaltung 38.
Die CVRPLSB-Erzeugungs-Schaltung 35 dieses Beispiels stellt die ansteigende Flanke des Signals ADDATD fest und erzeugt ein Puls-Signal, welches für einen vorbestimmten Zeitraum ab der ansteigenden Flanke auf „0" gesetzt ist. In diesem Beispiel erzeugt die CVRPLSB-Erzeugungs-Schaltung 35 ein Signal CVRPLSB, welches auf „0" gesetzt ist, z. B. für 10 ns ab der ansteigenden Flanke des Signals ADDATD. Die CVRPLSB-Erzeugungs-Schaltung 35 ist eine den ersten Bestimmungs-Zeitraum einstellende Schaltung, welche den ersten Bestimmungs-Zeitraum einstellt. Der erste Bestimmungs-Zeitraum bedeutet einen Zeitraum, während welchem festgestellt wird, ob das Abfrage-Signal POLLING Obereinstimung oder Nicht-Übereinstimmung anzeigt. In diesem Beispiel, zum Beispiel wenn das Signal CVRPLSB von „0" nach „1" gewechselt hat, also zum Beispiel ein Zeitraum von 10 ns verstrichen ist, wird bestimmt, ob das Abfrage-Signal POLLING Übereinstimung oder Nicht-Übereinstimmung anzeigt. Während des ersten Bestimmungs-Zeitraums, auch wenn das Abfrage-Signal POLLING in einem Zustand ist, der Übereinstimmung anzeigt, wird betrachtet, dass eine andere Bank als die unter automatischer Ausführung befindliche Bank einen Lese-Zugriff erfährt.
Der erste Bestimmungs-Zeitraum enthält die Reaktions-Verzögerungszeit des Abfrage-Signals POLLING. Aus diesem Grund ist, auch wenn sich die Reaktion des Abfrage-Signals POLLING verzögert, die Reaktions-Verzögerung erlaubt, weil bestimmt wird, ob das Abfrage-Signal POLLING Übereinstimmung oder Nicht-Übereinstimmung anzeigt, wenn der erste Bestimmungs-Zeitraum verstrichen ist.
Die F/F-Schaltung 36 dieses Beispiels wird durch das Signal CVRPLSB zurück gesetzt und gesetzt, wenn das Abfrage-Signal POLLING während des ersten Bestimmungs-Zeitraums einen Zustand anzeigt, in welchem die dem Wechsel unterzogene Eingabe-Adresse mit der in automatischer Ausführung befindlichen Adresse übereinstimmt.
Während des ersten Bestimmungs-Zeitraums wird die F/F-Schaltung 36 eingestellt durch die CVRPLSB-Erzeugungs-Schaltung 35 in einen Zustand (Reset-Zustand), in welchem unabhängig von dem Abfrage-Signal POLLING die dem Wechsel unterzogene Eingabe-Adresse nicht mit der in automatischer Ausführung befindlichen Adresse übereinstimmt. Nach dem Verstreichen des ersten Bestimmungs-Zeitraums, wenn das Abfrage-Signal POLLING auf „1" ist, wird die F/F-Schaltung 37 in einen Zustand eingestellt („Gesetzt"-Zustand), in welchem die dem Wechsel unterzogene Eingabe-Adresse mit der in automatischer Ausführung befindlichen Adresse übereinstimmt. Wenn das Abfrage-Signal POLLING auf „0" ist, wird der Reset-Zustand beibehalten.
Die CVRLAT-Erzeugungs-Schaltung 37 dieses Beispiels stellt die ansteigende Flanke des Signals READSET fest und erzeugt ein Puls-Signal, welches während eines vorbestimmten Zeitraums ab der ansteigenden Flanke auf das „0"-Niveau eingestellt ist. In diesem Beispiel erzeugt die CRVLAT-Erzeugungs-Schaltung 37 ein Signal CRVLAT, welches auf „1" eingestellt ist für z. B. 20 ns ab der ansteigenden Flanke des Signals READSET. Die CRVLAT-Erzeugungs-Schaltung 37 ist eine einen zweiten Bestimmungs-Zeitraums einstellende Schaltung, welche den zweiten Bestimmungs-Zeitraum einstellt. Der zweite Bestimmungs-Zeitraum bedeutet einen Zeitraum, während welchem das Signal ATTRG erzeugt wird. In diesem Beispiel ist während des zweiten Bestimmungs-Zeitraums die ATTRG-Ausgabe-Schaltung 38 inaktiviert. Nach dem Verstreichen des zweiten Bestimmungs-Zeitraums wird die ATTRG-Ausgabe-Schaltung 38 aktiviert.
Bemerke, dass der Zeitraum (zweiter Bestimmungs-Zeitraum), während welchem das Signal CVRLAT auf „1" gesetzt ist, länger ist als der Zeitraum (erster Bestimmungs-Zeitraum), während welcher das Signal CVRPLSB auf „0" gesetzt ist. Das ist so, weil, wenn der erste Bestimmungs-Zeitraum während des zweiten Bestimmungs-Zeitraums beendet ist, das Signal AUTOATD nicht erzeugt werden kann.
Wenn die ATTRG-Ausgabe-Schaltung 38 inaktiv ist, setzt diese das Signal ATTRG auf „0", unabhängig von einem Ausgabe-Signal LATCHB aus der F/F-Schaltung 36. Wenn die ATTRG-Ausgabe-Schaltung 38 aktiv ist, setzt sie das Signal ATTRG auf "0" oder „1" in Übereinstimmung mit dem Ausgabe-Signal LATCHB aus der F/F-Schaltung 36.
Ein Betriebs-Beispiel der Lese-Start-Auslöser-Erzeugungs-Schaltung wird als Nächstes beschrieben.
Die 11A und 11B sind Zeitablauf-Diagramme, welche ein Betriebs-Beispiel der Lese-Start-Auslöser-Erzeugungs-Schaltung darstellen. 11A zeigt einen Fall, in welchem der Wechsel einer Eingabe-Adresse von „tätig" zu „bereit" stattfindet. 11B zeigt einen Fall, in welchem der Wechsel einer Eingabe-Adresse von „bereit" zu „tätig" stattfindet.
[Tätig → Bereit]
Wie in 11A dargestellt, wird das Adressenwechsel-Signal ADDATD erzeugt, wenn die Eingabe-Adresse von Add1 nach Add2 wechselt. Wenn das Adressenwechsel-Signal ADDATD erzeugt ist, wird das Lese-Start-Auslösesignal ALLATD ausgegeben.
Zusätzlich verändert sich das Signal CVRPLSB nach „0", um die F/F-Schaltung 36 zurück zu setzen, wenn das Wechsel-Signal ALLATD erzeugt ist. Wenn die F/F-Schaltung 36 im Reset-Zustand ist, ist das Signal LATCHB auf „1".
Als nächstes wechselt das Signal READSET nach „1", wenn das Signal CVRLAT nach „1" wechselt.
Da die zur Eingabe-Adresse ADD2 korrespondierende Bank „bereit" ist, das bedeutet es ist keine automatische Ausführung in der Bank in Ausführung, stimmt die Eingabe-Adresse Add2 nicht mit der Adresse der in automatischer Ausführung befindlichen Bank überein. Folglich ist das Abfrage-Signal POLLING auf „0" gesetzt.
Wenn das Signal CVRPLSB von "0" nach „1" gewechselt hat, das bedeutet der erste Bestimmungs-Zeitraum ist verstrichen, wird das Abfrage-Signal auf „0" gesetzt. Aus diesem Grund wird die F/F-Schaltung 36 nicht gesetzt, sondern behält den Reset-Zustand bei.
Auch wenn das Abfrage-Signal POLLING, nachdem das Signal READSET wegen einer Verzögerung nach „1" gewechselt hat, nach „0" wechselt, wird kein Signal ATTRG erzeugt.
Wenn das Signal CVRLAT von „1" nach „0" gewechselt hat, das bedeutet der zweite Bestimmungs-Zeitraum ist verstrichen, ist das Signal LATCHB auf „1". Da das Signal ATTRG auf „0" gehalten wird, wird kein Lese-Start-Auslösesignal ALLATD erzeugt.
Folglich werden, nachdem das Lese-Start-Auslösesignal ALLATD ausgegeben ist und dann der für ein Zellen-Lesen erforderliche vorbestimmte Zeitraum tACC verstrichen ist, Daten aus der zu der Eingabe-Adresse Add2 korrespondierenden Bank zur Außenseite der integrierten Halbleiter-Schalt-Vorrichtung ausgelesen.
[Bereit → Tätig]
Wie in 11B gezeigt, wird, wenn die Eingabe-Adresse von Add2 nach Add1 wechselt, das Adressenwechsel-Signal ATDn erzeugt. Entsprechend wird das Lese-Start-Auslösesignal ALLATD ausgegeben.
Zusätzlich verändert sich das Signal CVRPLSB nach „0", um die F/F-Schaltung 36 zurück zu setzen, wenn das Wechsel-Signal ALLATD erzeugt ist. Wenn die F/F-Schaltung 36 im Reset-Zustand ist, ist das Signal LATCHB auf „1".
Als nächstes wechselt das Signal READSET nach „1", wenn das Signal CVRLAT nach „1" wechselt.
Da die zur Eingabe-Adresse ADD1 korrespondierende Bank „tätig" ist, das bedeutet es ist automatische Ausführung in der Bank in Ausführung, stimmt die Eingabe-Adresse Add1 mit der Adresse der in automatischer Ausführung befindlichen Bank überein. Folglich ist das Abfrage-Signal POLLING auf „1" gesetzt.
Wenn das Signal CVRPLSB von "0" nach „1" gewechselt hat, das bedeutet der erste Bestimmungs-Zeitraum ist verstrichen, ist das Abfrage-Signal auf „1". Aus diesem Grund wird die F/F-Schaltung 36 gesetzt. Wenn die F/F-Schaltung 36 in „gesetzt"-Zustand ist, ist das Signal LATCHB auf „0".
Wenn das Signal CVRLAT von „1" nach „0" gewechselt hat, das bedeutet der zweite Bestimmungs-Zeitraum ist verstrichen, ist das Signal LATCHB auf „1". Folglich wechselt das Signal ATTRG nach „1". Entsprechend wird das Lese-Start-Auslösesignal ALLATD wieder ausgegeben. Das Signal READSET ist auf „1" und die automatische Ausführung ist intern beendet. Aus diesem Grund, nachdem das Lese-Start-Auslösesignal ALLATD wieder ausgegeben ist und der Zeitraum tACC verstrichen ist, werden Daten aus der zu der Eingabe-Adresse ADD1 korrespondierenden Bank ausgelesen. Hiernach, wenn das Signal RDBYB von „0" nach „1" wechselt, werden Daten aus der zu der Eingabe-Adresse Add1 korrespondierenden Bank zur Außenseite der integrierten Halbleiter-Schalt-Vorrichtung ausgelesen.
In der dritten Ausführungsform ist die Zeitgebung der Erzeugung des Adressenwechsel-Signals AUTOATD ab der ansteigenden Flanke des Signals READSET um einen Zeitraum korrespondierend zu der Pulsbreite des Signals CVRLAT verzögert. Jedoch bedingt dieses kein Problem, weil der Lese-Vorgang nur beendet sein muss, bis zu dem Zeitpunkt, wenn das Signal RDBYB nach „1" wechselt, das bedeutet, die automatische Ausführung ist vollständig beendet.
Wie oben beschrieben, wird ebenso auch in der integrierten Halbleiter-Schalt-Vorrichtung entsprechend der dritten Ausführungsform das Lese-Start-Auslösesignal ALLATD erzeugt unter. Verwendung des Signals READSET, welches einen vorbestimmten Zeitraum vor z. B. dem Ende der automatischen Ausführung von „0" nach „1" wechselt. Folglich kann das Schalten von dem Hardware-Reihenfolge-Flag zu den Zellen-Daten ausgeführt werden, z. B. simultan, wenn das Signal RDBYB von „0" nach „1" wechselt, wie in der ersten Ausführungsform. Aus diesem Grund kann der simultane Ausführungs-Vorgang bei einer hohen Geschwindigkeit ausgeführt werden.
In der dritten Ausführungsform kann der gleiche Vorteil wie in der zweiten Ausführungsform erhalten werden. Zusätzlich kann, auch wenn die Erzeugung des Abfrage-Signals POLLING verzögert ist, das Lesen zum gleichen Zeitpunkt wie im normalen Betrieb begonnen werden.
Folglich kann in der dritten Ausführungsform der Vorgang der automatischen Ausführung mit einer höheren Geschwindigkeit ausgeführt werden als in der zweiten Ausführungsform.
Die vorliegende Erfindung ist oben auf der Basis der ersten bis dritten Ausführungsformen beschrieben worden. Die vorliegende Erfindung ist jedoch nicht auf diese Ausführungsformen beschränkt und verschiedene Veränderungen und Modifikationen können gemacht werden innerhalb des Geltungsbereichs der Erfindung, welcher in den Ansprüchen definiert ist.
Zum Beispiel sind in den obigen Ausführungsformen zwei Bänke verwendet, obwohl die Anzahl der Bänke auf zwei oder mehr festgelegt werden kann.
Als die nicht-volatile Speicherzelle MC, fähig eines erneuten/wiederholten Daten-Schreibens, ist ein Transistor mit variabler Schwellwert-Spannung beispielsweise gewählt. Jedoch ist die nicht-volatile Speicherzelle nicht beschränkt auf den Transistor mit variabler Schwellwert-Spannung, solange als dieser des erneuten/wiederholten Daten-Schreibens fähig ist.
Jede der obigen Ausführungsformen kann unabhängig praktiziert werden. Jedoch können diese auch geeignet kombiniert werden.
Die obigen Ausführungsformen sind auf der Basis von Beispielen beschrieben worden, in welchen die vorliegende Erfindung auf eine nicht-volatile Halbleiter-Speicher-Vorrichtung angewandt ist. Die vorliegende Erfindung verwendet auch eine solche integrierte Halbleiter-Schalt-Vorrichtung, wie einen Prozessor oder ein LSI-System, beinhaltend die oben beschriebene nicht-volatile Halbleiter-Speicher-Vorrichtung.
Wie oben beschrieben worden ist, kann eine den obigen Ausführungsformen entsprechende integrierte Halbleiter-Schalt-Vorrichtung, welche einen nicht-volatilen Speicherbereich hat, aufweisend eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während automatischer Ausführung, bereitgestellt werden und, spezieller, kann eine integrierte Halbleiter-Schalt-Vorrichtung, fähig des Ausführens des Vorgangs der automatischen Hochgeschwindigkeits-Ausführung sowie ein Lese-Start-Auslösesignal-Erzeugungs-Verfahren bereitgestellt werden.

Claims

Eine integrierte Halbleiter-Schalt-Vorrichtung, welche einen nicht volatilen Speicher-Bereich hat, aufweisend eine Funktion für eine automatische Ausführung eines erneuten/wiederholten Daten-Schreibens (,Rewrite') und eine Funktion für Ausführung eines simultanen Daten-Lesens während der automatischen Ausführung, umfassend: einen ersten Speicherzellen-Array (100-0), welcher nichtvolatile Zellen (MC) angeordnet hat und zu einer Bank (Bank0) korrespondiert; einen zweiten Speicherzellen-Array (100-1), welcher nicht-volatile Zellen (MC) angeordnet hat und zu der anderen von der einen Bank verschiedenen Bank (Bank1) korrespondiert; und eine Vielzahl von ersten Adressen-Wechsel-Signale erzeugenden Schaltungen (10), welche Wechsel von Eingabe-Adressen (A0–A20) feststellen, wenn die Wechsel der Eingabe-Adressen eingetreten sind, und eine Vielzahl von ersten Adressen-Wechsel-Signalen (ATD0–ATD20) erzeugen; und gekennzeichnet durch außerdem Umfassen einer: zweiten Adressen-Wechsel-Signale erzeugenden Schaltung (11), welche ein Ende der automatischen Ausführung der einen Bank (BANK0) vorab feststellt und ein zweites Adressen-Wechsel-Signal (AUTOATD) erzeugt; und Lese-Start-Auslöser-Ausgabe-Schaltung (12), welche ein Lese-Start Auslöse-Signal (ALLATD) ausgibt, dienend als ein Auslöser für einen Start eines Lesens auf der Basis der ersten Adressen-Wechsel-Signale (ATD0–ATD20) und dem zweiten Adressen-Wechsel-Signal (AUTATD).
Die Vorrichtung nach Anspruch 1, gekennzeichnet durch außerdem Enthalten: einer Bestimmungs-Schaltung (13), welche bei dem Vorab-Feststellen des Endes der automatischen Ausführung bestimmt, ob der nicht-volatile Speicher-Bereich den Lese-Vorgang basierend auf einem Eingabe-Adressen-Wechsel ausführt, wobei, wenn der Lese-Vorgang nicht ausgeführt wird, die Bestimmungs-Schaltung (13) ein Auslöse-Signal (ATTRG) liefert, dienend als ein Auslöser für das zweite Adressen-Wechsel-Signal (AUTOATD) an die zweite Adressen-Wechsel-Signal-Erzeugungs-Schaltung (11) auf der Basis eines Vorankündigungs-Signals (READSET), welches eine Vorankündigung des Endes der automatischen Ausführung der einen Bank (BANK0) gibt, und wobei, wenn der Lese-Vorgang ausgeführt wird, die Bestimmungs-Schaltung (13) auf ein Ende des Lese-Vorgangs wartet und dann, wenn der Lese-Vorgang beendet ist, das Auslöse-Signal (ATTRG) an die zweite Adressen-Wechsel-Signal-Erzeugungs-Schaltung (11) liefert.
Die Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Bestimmungs-Schaltung (13) eine Flip-Flop-Schaltung (16) einschließt, welche gesetzt wird bei der Vorab-Feststellung des Endes der automatischen Ausführung und zurückgesetzt wird, wenn der Lese-Vorgang geendet hat.
Die Vorrichtung nach Anspruch 1, gekennzeichnet durch außerdem Umfassen: einer Bestimmungs-Schaltung (23), welche bei dem Vorab-Feststellen des Endes der automatischen Ausführung bestimmt, ob eine Eingabe-Adresse, die einem Wechsel unterzogen war, einer unter automatischer Ausführung befindlichen Adresse entspricht, wobei, wenn die Eingabe-Adresse, die automatischer Ausführung unterzogen war, der Adresse unter automatischer Ausführung entspricht, die Bestimmungs-Schaltung (23) ein Auslöse-Signal (ATTRG), dienend als ein Auslöser für das zweite Adressen-Wechsel-Signal (AUTOATD), an die zweite Adressen-Wechsel-Signal-Erzeugungs-Schaltung (11) auf der Basis eines Vorankündigungs-Signals (READSET) liefert, welches eine Vorankündigung des Endes der automatischen Ausführung der einen Bank (BANK0) gibt.
Die Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Bestimmungs-Schaltung (23) eine Logik-Schaltung einschließt, welche das Auslöse-Signal (ATTRG) auf der Basis des Vorankündigungs-Signals (READSET) und ein Abfrage-Signal (POLLING), welches anzeigt, ob die Eingabe-Adresse, die dem Wechsel unterzogen war, der Adresse unter automatischer Ausführung entspricht, ausgibt.
Die Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Bestimmungs-Schaltung (23, 33) eine erste Bestimmungs-Zeit-Einsteil-Schaltung (35) einschließt, welche einen ersten Bestimmungs-Zeitraum einstellt, während welchem bestimmt wird, ob die Eingabe-Adresse, die dem Wechsel unterzogen war, der Adresse unter automatischer Ausführung entspricht.
Die Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Bestimmungs-Zeitraum-Einstell-Schaltung (35) den ersten Bestimmungs-Zeitraum einstellt auf der Basis eines Adressen-Wechsel-Signals (ADDATD), anzeigend den Wechsel der Eingabe-Adresse.
Die Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass der erste Bestimmungs-Zeitraum einen Antwort-Verzögerungs-Zeitraum des Abfrage-Signals (POLLING) enthält.
Die Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass während des ersten Bestimmungs-Zeitraums die erste Bestimmungs-Zeitraum-Einstell-Schaltung (35) unabhängig von dem Abfrage-Signal (POLLING) einen Zustand einstellt, in welchem die Eingabe-Adresse, die dem Wechsel unterzogen war, der Adresse unter automatischer Ausführung nicht entspricht, und wenn der erste Bestimmungs-Zeitraum verstrichen ist, die erste Bestimmungs-Zeitraum-Einstell-Schaltung (35) in Übereinstimmung mit dem Abfrage-Signal (POLLING) einen Zustand einstellt, in welchem bestimmt werden kann, ob die Eingabe-Adresse, die dem Wechsel unterzogen war, der Adresse unter automatischer Ausführung entspricht.
Die Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Bestimmungs-Schaltung (23, 33) eine Flip-Flop-Schaltung (36) einschließt, welche zur Zeit des Eingabe-Adressen-Wechsels zurück gesetzt wird und gesetzt wird während des ersten Bestimmungs-Zeitraums, wenn das Abfrage-Signal (POLLING) einen Zustand anzeigt, in welchem die Eingabe-Adresse, die dem Wechsel unterzogen war, der Adresse unter automatischer Ausführung entspricht.
Die Vorrichtung nach irgendeinem der Ansprüche 5 bis 10, dadurch gekennzeichnet, dass die Bestimmungs-Schaltung (23, 33) eine zweite Bestimmungs-Zeitraum-Einstell-Schaltung (37) einschließt, welche einen zweiten Bestimmungs-Zeitraum einstellt, während welchem das zweite Adressen-Wechsel-Signal (AUTOATD) erzeugt wird.
Die Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Bestimmungs-Schaltung (23, 33) den zweiten Bestimmungs-Zeitraum auf der Basis des Vorankündigungs-Signals (READSET) einstellt.
Die Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass während des zweiten Bestimmungs-Zeitraums die zweite Bestimmungs-Zeitraum-Einstell-Schaltung (37) eine Logik-Schaltung (38) inaktiviert, welche das Auslöse-Signal (ATTRG) ausgibt, und die zweite Bestimmungs-Zeitraum-Einstell-Schaltung (37) die Logik-Schaltung (38) aktiviert, wenn der zweite Bestimmungs-Zeitraum verstrichen ist.
Ein Lese-Start-Auslöse-Signal-Erzeugungs-Verfahren für eine integrierte Halbleiter-Schaltvorrichtung, die einen nicht-volatilen Speicher-Bereich hat, welcher eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während der automatischen Ausführung aufweist, gekennzeichnet durch Umfassen des: Bestimmens, nach dem Vorab-Feststellen eines Endes der automatischen Ausführung, ob der nicht-volatile Speicher-Bereich basierend auf Eingabe-Adressen-Wechsel den Lese-Vorgang ausführt; Erzeugens eines Lese-Start-Auslöse-Signals (ALLATD), wenn der Lese-Vorgang sich nicht in Ausführung befindet; und Erzeugens des Lese-Start-Auslöse-Signals (ALLATD), wenn der Lese-Vorgang sich in Ausführung befindet, nachdem der Lese-Vorgang geendet hat.
Ein Lese-Start-Auslöse-Signal-Erzeugungs-Verfahren für eine integrierte Halbleiter-Schaltvorrichtung, die einen nicht-volatilen Speicher-Bereich hat, welcher eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während der automatischen Ausführung aufweist, gekennzeichnet durch Umfassen des: Bestimmens, nach der Vorab-Feststellung eines Endes der automatischen Ausführung, ob eine Eingabe-Adresse, die einem Wechsel unterzogen wurde, mit der in automatischer Ausführung befindlichen Adresse übereinstimmt; und Erzeugens, bei übereinstimmenden Adressen, eines Lese-Start-Auslöse-Signals (ALLATD), wenn die automatische Ausführung geendet hat.
Ein Lese-Start-Auslöse-Signal-Erzeugungs-Verfahren für eine integrierte Halbleiter-Schaltvorrichtung, die einen nicht-volatilen Speicher-Bereich hat, welcher eine Funktion für automatische Ausführung eines erneuten/wiederholten Daten-Schreibens und eine Funktion für simultane Ausführung eines Daten-Lesens während der automatischen Ausführung aufweist, gekennzeichnet durch Umfassen des: Bestimmens, nach der Vorab-Feststellung eines Endes der automatischen Ausführung, ob eine Eingabe-Adresse, die einem Wechsel unterzogen war, einer Adresse unter automatischer Ausführung entspricht, nachdem ein erster Bestimmungs-Zeitraum verstrichen ist, der eine Antwort-Verzögerungszeit eines Abfrage-Signals (POLLING) enthält, welche anzeigt ob die Adressen übereinstimmen; und Erzeugens, wenn die Adressen übereinstimmen, eines Lese-Start-Auslöse-Signals (ALLATD), nachdem ein zweiter Bestimmungs-Zeitraum nach dem ersten Bestimmungs-Zeitraum verstrichen ist.