-
HINTERGRUND
DER ERFINDUNG
-
1. GEBIET DER ERFINDUNG:
-
Die
Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung, in
der eine Hochgeschwindigkeits-Datenübertragung ausgeführt wird.
Die Erfindung bezieht sich außerdem
auf eine Informationsvorrichtung, die die Halbleiterspeichervorrichtung verwendet,
und auf ein Verfahren zum Bestimmen einer Zugriffszeit für die Halbleiterspeichervorrichtung.
-
2. BESCHREIBUNG DES STANDES
DER TECHNIK:
-
Eine
Halbleiterspeichervorrichtung, wie z. B. ein EEPROM (ein Flash-Speicher),
erfordert eine viel längere
Zeitdauer für
das Schreiben der Daten als die, die ein SRAM (ein statischer Schreib-Lese-Speicher)
und ein DRAM (ein dynamischer Schreib-Lese-Speicher) benötigt. Um
die Schreibgeschwindigkeit einer derartigen Halbleiterspeichervorrichtung
zu beschleunigen, werden üblicherweise
die Daten zuerst in einem Pufferbereich, der einen weiteren Typ des
Speicherelements umfasst, wie z. B. einen SRAM und dergleichen,
der in der Halbleiterspeichervorrichtung enthalten ist, akkumuliert,
wobei die akkumulierten Daten dann zusammen zur Halbleiterspeichervorrichtung
(EEPROM usw.) übertragen werden.
-
Dieses
Verfahren besitzt die folgenden Nachteile. Der Pufferbereich wird
z. B. nur für
die Pufferungsfunktion verwendet, wobei es eine große Einschränkung gibt,
wenn der Pufferbereich für
andere Zwecke verwendet wird. Weil typischerweise die Daten, die
in den Pufferbereich geschrieben werden sollen, vorher in einem
anderen Speicher eingesetzt werden, ist die Effizienz der Speicherverwendung niedrig.
-
Um
diese Nachteile zu lösen,
haben die Erfinder vorher eine Halbleiterspeichervorrichtung in der
japanischen Patentanmeldung Nr. 2000-176182 offenbart, in der ein
mit hoher Geschwindigkeit beschreibbarer Speicher ohne einen Puffer
enthalten ist und in der ferner ein Datenübertragungsabschnitt zwischen
dem mit hoher Geschwindigkeit beschreibbaren Speicher und einem
nichtflüchtigen
Halbleiterspeicherelement, wie z. B. einem EEPROM und dergleichen,
vorgesehen ist, wobei es dadurch möglich gemacht wird, die Schreibgeschwindigkeit
und die Effizienz der Speicherverwendung weiter zu verbessern.
-
Bei
einer derartigen Vorrichtung können
die Daten von einem RAM für
die Verwendung in normalen Aufgaben zu einem EEPROM oder dergleichen übertragen
werden, wobei es dadurch überflüssig gemacht
wird, dass die Schreibdaten im Voraus in einen anderen Speicherbereich
eingesetzt werden oder dass ein EEPROM oder dergleichen getrennt
gesteuert wird, um die Daten in einen Puffer zu schreiben. Die Verwendung
eines integrierten mit hoher Geschwindigkeit beschreibbaren Speichers
bei den Aufgaben eines Systems oder dergleichen erfordert im Wesentlichen
die gleichzeitige Ausführung
einer externen Speicheroperation und einer Datenübertragungsoperation. Zu diesem
Zweck ist als der mit hoher Geschwindigkeit beschreibbare Speicher
ein Dualport-Speicher
vorzugsweise verwendet worden.
-
Der
Dualport-Speicher besitzt jedoch Nachteile, wie z. B. eine große Zunahme
des Zellenbereichs, eine Verschlechterung der Eigenschaften der Speicherelemente
und dergleichen. Ferner führt
eine Zunahme der Speicherkapazität
nachteilig zu einer Zunahme der Kosten, einer Zunahme eines durch
die Elemente belegten Bereichs, einer Leistungsabnahme und dergleichen.
-
Der
Begriff "externe
Speicheroperation",
wie er hierin verwendet wird, gibt an, dass ein Speicher durch einen
von außerhalb
des Speichers ausgegebenen Befehl betrieben wird, sodass von außerhalb des
Speichers ausgegebene Daten in den Speicher eingegeben oder nach
außerhalb
des Speichers ausgegeben werden.
-
Der
Begriff "extern" in "extern gelesen", "extern geschrieben", "extern angewiesen" und dergleichen,
wie er hierin verwendet wird, gibt an, dass eine derartige Operation
durch einen von außerhalb
ausgegebenen Befehl gesteuert wird, sodass die Daten oder die Anweisungen
von oder nach außerhalb
des Speichers übertragen
werden.
-
10 ist
ein Blockschaltplan einer beispielhaften Konfiguration einer herkömmlichen
Halbleiterspeichervorrichtung, der ihre Hauptteile zeigt. Die Halbleiterspeichervorrichtung
führt die
Speicheroperationen für
einen ersten herkömmlichen
Speicher, der Speicherelemente mit hoher Schreibgeschwindigkeit
enthält,
und einem zweiten herkömmlichen Speicher,
der Speicherelemente mit niedriger Schreibgeschwindigkeit enthält, und
eine Datenübertragungsoperation,
die die Daten (die Inhalte des Speichers) zwischen den Speichern überträgt, aus. Die
Halbleiterspeichervorrichtung wird unter Bezugnahme auf 10 beschrieben.
Bei der Datenübertragungsoperation
werden die Daten hauptsächlich vom
Speicher mit hoher Schreibgeschwindigkeit zum Speicher mit niedriger
Schreibgeschwindigkeit übertragen.
Die umgekehrte Datenübertragung
ist außerdem
nützlich,
weil die Belastung der externen Steuervorrichtung oder dergleichen
verringert werden kann. Es gibt zwischen beiden Richtungen im Wesentlichen keinen
Unterschied in der Datenübertragungsoperation.
Hier wird nur die Datenübertragung
vom Speicher mit hoher Schreibgeschwindigkeit zum Speicher mit niedriger
Schreibgeschwindigkeit beschrieben.
-
Wie
in 10 gezeigt ist, umfasst eine Halbleiterspeichervorrichtung 490:
einen Steuerbus 401 und einen Datenbus 402, die
extern angeschlossen sind; eine Schaltschaltung 410 (MUX0),
um die Informationen in Übereinstimmung
mit externen Steueranweisungen zu jedem Abschnitt zu übertragen;
eine Schreibzustandsmaschine (WSM) 460, um die Datenübertragungsoperationen
und dergleichen zu steuern; einen Speicher 430 (MEM1),
wie z. B. einen SRAM und dergleichen, der die in hoher Geschwindigkeit
beschreibbaren Speicherelemente enthält; eine Schaltschaltung 420 (MUX1),
um zwischen der Steuerung des durch die WSM 460 angewiesenen Speichers 430 und
der Steuerung des extern angewiesenen Speichers 430 umzuschalten;
einen Speicher 450 (MEM2), wie z. B. einen Flash-Speicher
und dergleichen, der die wiederbeschreibbaren Speicherelemente enthält; und
eine Schaltschaltung 440 (MUX2), um zwischen der Steuerung
des durch die WSM 460 angewiesenen Speichers 450 und
der Steuerung des extern angewiesenen Speichers 450 umzuschalten.
-
Die
Steuerinformationen werden durch den Steuerbus 401 und
den Datenbus 402, der die Adressenbusse enthält, extern
in die Halbleiterspeichervorrichtung 490 eingegeben. Wenn
die Steuerinformationen für
den Speicher 430 vorgesehen sind, wird die Schaltschaltung 410 verwendet,
um die Steuerinformationen über
einen Steuerbus 411 und einen Daten-Eingabe/Ausgabe-Bus 412 zur Schaltung 420 zu übertragen.
Wenn die Steuerinformationen für
den Speicher 450 vorgesehen sind, werden die Steuerinformationen über einen
Steuerbus 413 und einen Daten-Eingabe/Ausgabe-Bus 414 zur
Schaltschaltung 440 übertragen.
Wenn sich ferner die Steuerinformationen auf eine Datenübertragungsoperation
beziehen, werden die Steuerinformationen über einen Steuerbus 415 und
einen Daten-Eingabe/Ausgabe-Bus 416 zur WSM 460 übertragen.
-
Es
sollte angegeben werden, dass eine Schreiboperation in den Speicher 450 die
WSM 460 erfordert, wenn eine komplizierte Steuerung notwendig
ist, wie das Schreiben in den EEPROM. In diesem Fall gibt die Schaltschaltung 410 über den
Steuerbus 415 und den Datenbus 416 wie eine Datenübertragungsoperation
eine Neuschreibanweisung an die WSM 460.
-
Als
Nächstes
wird eine spezifische Operation der Halbleiterspeichervorrichtung 490 beschrieben.
-
Wenn
die Daten extern aus dem Speicher 430 gelesen werden, wird
die Schaltschaltung 410 über den Steuerbus 401 angewiesen,
die Daten aus dem Speicher 430 zu lesen. Wenn die über den
Steuerbus 401 empfangenen Steuerinformationen eine Leseoperation
aus dem Speicher 430 anzeigen, gibt die Schaltschaltung 410 über den
Steuerbus 411 eine Leseanweisung an die Schaltschaltung 420,
wobei die Schaltschaltung 420 über einen Steuerbus 421 eine
Leseanweisung an den Speicher 430 gibt.
-
Wenn
der Speicher 430 über
den Steuerbus 421 angewiesen wird, eine Leseoperation auszuführen, liest
der Speicher 430 die in den bezeichneten Speicherelementen
gespeicherten Daten und gibt die Daten über einen Datenbus 422 an
die Schaltschaltung 420 aus. Die Schaltschaltung 420 empfängt die Daten
vom Datenbus 422 und überträgt die Daten über den
Datenbus 412 zur Schaltschaltung 410.
-
Die
Schaltschaltung 410 gibt die vom Datenbus 412 empfangenen
Daten über
den Datenbus 402 nach außerhalb der Speichervorrichtung 490 aus. Eine
Folge der oben beschriebenen Operationen erlaubt das externe Auslesen
aus dem Speicher 430.
-
Als
Nächstes
wird der Fall beschrieben, in dem Daten extern in den Speicher 430 geschrieben werden. Über den
Steuerbus 401 wird eine Schreibanweisung zur Schaltschaltung 410 und
zum Speicher 430 übertragen.
Die zu schreibenden Daten werden über den Datenbus 402 in
die Schaltschaltung 410 eingegeben.
-
Wenn
die über
den Steuerbus 401 empfangenen Steuerinformationen eine
Schreiboperation in den Speicher 430 sind, gibt die Schaltschaltung 410 der
Schaltschaltung 420 über
den Steuerbus 411 eine Schreibanweisung, wobei die zu schreibenden Daten über den
Datenbus 412 in die Schaltschaltung 420 eingegeben
werden.
-
Die
Schaltschaltung 420 gibt dem Speicher 430 über den
Steuerbus 421 eine Schreibanweisung und gibt die Daten,
die geschrieben werden sollen, über
den Datenbus 422 in den Speicher 430 ein.
-
Wenn
der Speicher 430 über
den Steuerbus 421 angewiesen wird, eine Schreiboperation
auszuführen,
werden die über
den Datenbus 422 eingegebenen Daten in die bezeichneten
Speicherelemente geschrieben. Eine Folge der oben beschriebenen Operationen
kann eine externe Schreiboperation in den Speicher 430 ausführen.
-
Es
sollte angegeben werden, dass eine Operation, bei der die Daten
extern aus dem Speicher 450 gelesen werden, zu der ähnlich ist,
bei der die Daten extern aus dem Speicher 430 gelesen werden, wobei
deshalb hierin ihre Beschreibung weggelassen ist.
-
Als
Nächstes
wird der Fall beschrieben, in dem die Daten extern in den Speicher 450 geschrieben
werden. Falls die Speicherelemente, die den Speicher 450 bilden,
eine einfache Schreiboperation erlauben, kann eine derartige Schreiboperation durch
eine Steueroperation ausgeführt
werden, die zur Schreiboperation in den Speicher 430 ähnlich ist. Falls
z. B. jedoch ein Speicher, der eine komplizierte Steuerung erfordert,
wie z. B. ein EEPROM, verwendet wird, ist die WSM 460 erforderlich,
um die Schreiboperationen zu steuern.
-
In
diesem Fall wird dem Speicher 450 eine Schreibsteueranweisung
extern über
den Steuerbus 401 gegeben. Wenn die Daten, die geschrieben
werden sollen, durch den Datenbus 402 spezifiziert werden,
weist die Schaltschaltung 410 die WSM 460 über den
Steuerbus 415 und den Datenbus 416 an, eine Schreibsteueroperation
auszuführen.
-
Die
Schreibsteueranweisung wird über
einen Steuerbus 463 zur Schaltschaltung 440 übertragen, wobei
die Daten, die geschrieben werden sollen, von der Schaltschaltung 410 direkt über einen
Datenbus 410 in den Speicher 450 eingegeben werden,
oder die Daten, die geschrieben werden sollen, über den Datenbus 416,
dann die WSM 460 und dann einen Datenbus 464 eingegeben
werden.
-
Die
Schaltschaltung 440 verwendet einen Steuerbus 441,
um eine Schreiboperation in den Speicher 450 zu steuern,
sodass die Daten, die geschrieben werden sollen, über einen
Datenbus 442 in den Speicher 450 eingegeben werden.
-
Wenn
die WSM 460 verwendet wird, erlaubt eine Folge der oben
beschriebenen Operationen eine Schreiboperation in den Speicher 450,
selbst wenn der Speicher 450 ein Speicher ist, der komplizierte
Steueroperationen erfordert, wie z. B. ein EEPROM.
-
Als
Nächstes
wird eine Datenübertragungsoperation
vom Speicher 430 zum Speicher 450 beschrieben.
Eine Datenübertragungsoperation
ist hauptsächlich
erforderlich, wenn die Daten von einem Speicher mit hoher Schreibgeschwindigkeit
zu einem Speicher mit niedriger Schreibgeschwindigkeit übertragen
werden. Dieser Fall wird beschrieben. Es sollte angegeben werden,
dass eine Datenübertragungsfunktion
von einem Speicher mit niedriger Schreibgeschwindigkeit zu einem
Speicher mit hoher Schreibgeschwindigkeit nützlich ist, um die Belastung
einer externen Steuervorrichtung zu verringern, wobei sie durch
eine herkömmliche
Technik implementiert sein kann. Ein Steuerverfahren dafür ist ähnlich zu
dem, wenn die Daten von einem Speicher mit hoher Schreibgeschwindigkeit
zu einem Speicher mit niedriger Schreibgeschwindigkeit übertragen
werden, wobei deshalb hierin seine Beschreibung weggelassen ist.
-
Wenn
eine Datenübertragungsoperations-Anweisung
(eine Steueranweisung durch einen Steuerbefehl) über den Steuerbus 401 und
den Datenbus 402 extern der Schaltschaltung 410 gegeben wird, überträgt die Schaltschaltung 410 die
für die Datenübertragung
erforderlichen Informationen, wie z. B. den Empfang der Datenübertragungsoperations-Anweisung,
einen Bereich, zu dem die Daten übertragen
werden sollen, und dergleichen, über
den Steuerbus 415 und den Datenbus 416 zur WSM 460.
-
Wenn
die WSM 460 über
den Steuerbus 415 und den Datenbus 416 angewiesen
wird, eine Datenübertragungsoperation
vom Speicher 430 zum Speicher 450 auszuführen, weist
die WSM 460 die Schaltschaltung 420 über einen
Steuerbus 461 an, die Daten, die zum Speicher 430 übertragen
werden sollen, zu lesen.
-
Die
Schaltschaltung 420 liest über den Steuerbus 421 und
den Datenbus 422 die Daten aus dem durch den Steuerbus 461 bezeichneten
Speicher 430 und überträgt die gelesenen
Daten über
einen Datenbus 462 zur WSM 460.
-
Die
WSM 460, die die Daten, die übertragen werden sollen, von
der Schaltschaltung 420 empfangen hat, verwendet den Steuerbus 463,
um die Schaltschaltung 440 anzuweisen, die Daten in den Speicher 450 zu
schreiben.
-
Die
Daten, die geschrieben werden sollen, werden über den Datenbus 464 zur
Schaltschaltung 440 übertragen.
Die Schaltschaltung 440 verwendet den Steuerbus 441 und
den Datenbus 442, um eine Schreiboperation in den Speicher 450 auszuführen, die
die über
den Steuerbus 463 und den Datenbus 464 gegebene
Anweisung ist.
-
Wenn
mehrere Stücke
der Daten übertragen werden,
führt die
WSM 460 die oben beschriebene Datenübertragungsoperation für alle bezeichneten Daten
aus, wobei sie dadurch die Datenübertragungsoperation
abschließt.
-
Wenn
hier eine durch die WSM 460 bezeichnete Leseoperation aus
dem Speicher 430 mit einem an den Speicher 430 ausgegebenen
externen Steuerbefehl im Widerspruch steht, beurteilt die Schaltschaltung 420 den
Konflikt der Steuerbefehlinformationen und informiert die WSM 460 unter
Verwendung eines Beurteilungssignals 425 über den
Konflikt der Steuerbefehlinformationen.
-
Falls
die Halbleiterspeichervorrichtung 490 konstruiert ist,
um während
einer Datenübertragungsoperation
den Zugriff auf den Speicher 430 zu erlauben, ist es möglich, dass
die externen Steuerinformationen für den Speicher 430 mit den
Steuerinformationen von der WSM 460 im Widerspruch stehen.
Falls ein derartiger Konflikt auftritt, verändert sich die Operation der
Schaltschaltung 420 abhängig von
der Spezifikation der Halbleiterspeichervorrichtung 490.
Wenn bezeichnet ist, dass eine externe Speicheroperation die Priorität gegenüber einer
Datenübertragungsoperation
besitzt, verwendet die Schaltschaltung 420 z. B. in einer
Leseoperation den Steuerbus 421 und den Datenbus 422,
um den Speicher 430 zu steuern, um die gelesenen Daten über den
Datenbus 412 zur Schaltschaltung 410 zu übertragen.
-
Falls
umgekehrt angenommen wird, dass eine Datenübertragungsoperation die Priorität gegenüber einem
externen Steuerbefehl besitzt, verwendet die Schaltschaltung 420,
wenn ein Konflikt bezüglich
der Steuerinformationen auftritt, den Steuerbus 421 und
den Datenbus 422, um eine Datenübertragungsoperation (eine
Zugriffsoperation auf den bezeichneten Speicher 430) auszuführen, wobei
sie die WSM 460 unter Verwendung des Beurteilungssignals 425 über die
Annullierung der externen Speicheroperation informiert. In dieser
Situation ist ein Mittel erforderlich, um extern zu überprüfen, ob
eine Steuerung normal abgeschlossen worden ist, weil es möglich ist,
dass der externe Zugriff nicht normal ausgeführt wird. In diesem Fall wird
eine Anweisung zur Überprüfung der
Operation über
den Steuerbus 415 und den Datenbus 416 der WSM 460 extern
gegeben. Die WSM 460 verwendet den Steuerbus 415 und
den Datenbus 416, um Inhalte zu übertragen, die das Ergebnis
des Beurteilungssignals 425 der Schaltschaltung 410 anzeigen,
wobei die Inhalte von der Schaltschaltung 410 über den
Datenbus 402 nach außerhalb
der Speichervorrichtung 490 ausgegeben werden.
-
Alternativ
können
andere Mittel, um den Abschluss einer Speicheroperation extern zu überprüfen, wie
folgt ausgeführt
werden. Das Beurteilungssignal 425 wird nicht zur WSM 460 übertragen,
sondern stattdessen wird das Beurteilungssignal 425 zur Schaltschaltung 410 übertragen,
wobei nur die Schaltschaltung 410 verwendet wird, um den
Abschluss einer Speicheroperation extern zu überprüfen.
-
Ein
Steuerbefehl für
den Speicher 450 kann so konstruiert sein, dass eine externe
Speicheroperation und eine Datenübertragungsoperation
von der WSM 460 getrennt ausgeführt werden. Weil eine derartige
Operation zu der der Steuerung des Speichers 430 ähnlich ist,
ist ihre Beschreibung weggelassen.
-
Wie
oben beschrieben worden ist, können
in herkömmlichen
Techniken eine Datenübertragungsoperation
und eine externe Speicheroperation getrennt ausgeführt werden.
Wenn jedoch eine Datenübertragungsoperation
die Priorität
gegenüber
einer externen Speicheroperation besitzt, wird die externe Speicheroperation
komplizierter als in einem typischen Speicher. Wenn eine externe
Speicheroperation die Priorität
gegenüber
einer Datenübertragungsoperation
besitzt, wird die Datenübertragungsoperation
beeinflusst, wobei eine für
die Datenübertragungsoperation
erforderliche Zeitdauer verlängert wird.
Insbesondere wenn eine externe Speicheroperation kompliziert ist
oder wenn eine externe Speicheroperation eine lange Zeitdauer benötigt, ist
die Wahrscheinlichkeit, dass die externe Speicheroperation mit der
Datenübertragungsoperation
im Widerspruch steht, dramatisch vergrößert. In diesen Situationen
wird die Datenübertragungsoperation
in einem großen
Ausmaß beeinflusst.
-
In
einer herkömmlichen
Halbleiterspeichervorrichtung mit einer Funktion des Übertragens
von Daten zwischen einem Speicher mit hoher Schreibgeschwindigkeit
und einem Speicher mit niedriger Schreibgeschwindigkeit kann der
Speicher mit hoher Schreibgeschwindigkeit für einen Arbeitsspeicher für ein System
und dergleichen verwendet werden. Falls ferner während einer Datenübertragungsoperation nächste Daten,
die zum Speicher mit niedriger Schreibgeschwindigkeit übertragen
werden sollen, in einem weiteren Bereich des Speichers mit hoher Schreibgeschwindigkeit
vorübergehend
gespeichert sind, kann erwartet werden, dass die Leistung der Datenübertragung
verbessert ist.
-
In
einem SRAM und einem DRAM, die repräsentative Speicher mit hoher
Schreibgeschwindigkeit sind, werden das Lesen und das Schreiben
mit hoher Geschwindigkeit in im Wesentlichen denselben Zyklen ausgeführt. Das
Lesen und das Schreiben können
bis auf spezielle Situationen ungeachtet des Zustands der Vorrichtung
gesteuert werden. Ferner wird in diesem Fall die Verifikation des
Lesens oder des Schreibens nicht ausgeführt. Falls es eine Möglichkeit
gibt, dass das Lesen oder das Schreiben, zurückzuführen auf eine Beschränkung des
Zustands der Vorrichtung, misslingt, ist es notwendig, dass der
Erfolg oder der Misserfolg der Steuerung nach außerhalb ausgegeben wird und
z. B. eine externe Steuervorrichtung das Erfolg-oder-Misserfolg-Signal
empfängt
und anzeigt.
-
Um
eine derartige komplizierte Operation zu vermeiden, besitzt der
Speicher mit hoher Schreibgeschwindigkeit oft Priorität gegenüber der
externen Speicheroperation, ungeachtet dessen, ob eine Datenübertragungsoperation
ausgeführt
wird oder nicht.
-
Eine
Unterbrechung einer Datenübertragungsoperation
während
einer externen Speicheroperation kann jedoch eine Verringerung der
Datenübertragungsrate
verursachen. Insbesondere wenn eine externe Speicheroperation häufig auftritt
und eine einzelne Steueroperation (Speicheroperation) eine lange
Zeitdauer benötigt,
ist eine Verringerung der Datenübertragungsrate
signifikant.
-
Um
dies zu vermeiden, kann ein Dualport-Speicher als ein Speicher am
Datenübertragungsende
verwendet werden. Leider führt
der Dualport-Speicher unvermeidlich zu einer Zunahme des Zellenbereichs
und dergleichen, wobei er ferner direkt zu einer Zunahme der Kosten
oder eines durch die Elemente belegten Bereichs und dergleichen führt.
-
WO
98/29816 offenbart eine Vorrichtung, die betreibbar ist, um ein
flüchtiges
und ein nichtflüchtiges
Speicherfeld, die auf einem einzelnen Halbleitersubstrat ausgebildet
sind, anzuschließen.
-
EP 0 357 361 offenbart eine
IC-Karte mit einem Informationsverarbeitungsprogramm, das effektiv
geschrieben werden kann, indem es in einen elektrisch löschbaren
und programmierbaren nichtflüchtigen
Speicher heruntergeladen wird, der für das Speichern eines derartigen
Programms vorgesehen ist. Der Oberbegriff des Anspruchs 1 basiert
auf dieser Offenbarung.
-
EP 1 164 594 bezieht sich
auf einen Halbleiter mit ersten und zweiten Speicherfeldern, die
getrennt arbeiten können,
und einen Datenübertragungsabschnitt,
um Daten zwischen dem ersten und zweiten Speicherfeld zu übertragen.
-
Es
würde erwünscht sein,
die oben beschriebenen Probleme zu lösen.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Gemäß einem
Aspekt der Erfindung wird eine Halbleiterspeichervorrichtung nach
Anspruch 1 geschaffen. Die Zugriffsoperationen, wie sie hierin verwendet
werden, enthalten Speicheroperationen, wie z. B. Leseoperationen,
Schreiboperationen, Löschoperationen,
Verifizierungsoperationen und dergleichen, und ferner Lese- und
Schreiboperationen für
einen Speicher bei der Datenübertragung.
-
Vorzugsweise
enthalten der erste und/oder der zweite Speicherabschnitt mehrere
kleine Speicherbereiche und erlaubt der Speichersteuerabschnitt,
dass jeder der mehreren kleinen Speicherbereiche getrennt und gleichzeitig
einer Zugriffsoperation unterworfen wird.
-
Vorzugsweise
steuert der Speichersteuerabschnitt die mehreren kleinen Speicherbereiche
in der Weise, dass ein kleiner Speicherbereich für eine Datenübertragungsoperation
verwendet wird, während ein
weiterer kleiner Speicherbereich für eine Speicheroperation verwendet
wird, und/oder ein kleiner Speicherbereich für eine Speicheroperation verwendet
wird, während
ein weiterer kleinerer Speicherbereich ebenfalls getrennt hiervon
für eine
weitere Speicheroperation verwendet wird, wodurch gleichzeitig die
Datenübertragungsoperation
und die Speicheroperation und/oder die Speicheroperationen ausgeführt werden.
-
Vorzugsweise
enthalten der erste und der zweite Speicherabschnitt unterschiedliche
Speicherelemente und enthalten der erste oder der zweite Speicherabschnitt,
der eine höhere
Schreibgeschwindigkeit besitzt, mehrere kleine Speicherbereiche.
-
Vorzugsweise
besitzt der Speichersteuerabschnitt einen Zugriffoperationsabschnitt,
um eine Zugriffszeit auf den ersten und/oder den zweiten Speicherabschnitt
auf eine für
jede Zugriffsoperation erforderliche minimale Zeitdauer zu begrenzen,
und einen dritten Speicherabschnitt, um vorgegebene Speicherdaten
innerhalb der durch den Zugriffoperationsabschnitt begrenzten Zugriffszeit
zu speichern.
-
Vorzugsweise
besitzt der Speichersteuerabschnitt einen dritten Speicherabschnitt,
um vorgegebene Speicherdaten innerhalb der durch den Zugriffoperationsabschnitt
begrenzten Zugriffszeit zu speichern, wobei der Speichersteuerabschnitt
eine Datenleseoperation innerhalb der durch den Zugriffoperationsab schnitt
begrenzten Zugriffszeit ausführt, wenn
Daten aus dem ersten und/oder dem zweiten Speicherabschnitt gelesen
werden, und die gelesenen Daten in dem dritten Speicherabschnitt
speichert. Deshalb werden z. B. die durch eine für den Speicher mit höherer Schreibgeschwindigkeit
angeforderte Leseoperation gelesenen Daten aufgefangen, wobei es
dadurch möglich
gemacht wird, eine Operation des Speichers mit höherer Schreibgeschwindigkeit
effizient auszuführen.
-
In
einer Ausführungsform
dieser Erfindung sind die Speicherelemente, die in dem ersten und
in dem zweiten Speicherabschnitt enthalten sind, unterschiedlichen
Typs und liest der Speichersteuerabschnitt Daten entweder von dem
ersten oder dem zweiten Speicherabschnitt, der die höhere Schreibgeschwindigkeit
hat.
-
In
einer Ausführungsform
dieser Erfindung schreibt der Speichersteuerabschnitt Daten in dem ersten
und/oder in dem zweiten Speicherabschnitt innerhalb der durch die
Zugriffoperation begrenzten Zugriffszeit.
-
In
einer bevorzugten Ausführungsform
ist die Halbleiterspeichervorrichtung in einen einzigen Halbleiterchip
integriert.
-
In
einer bevorzugten Ausführungsform
wird eine Informationsvorrichtung geschaffen, in der die oben beschriebene
Halbleiterspeichervorrichtung verwendet wird, um eine Datenübertragungsoperation
und/oder eine Speicheroperation oder wenigstens zwei Speicheroperationen
innerhalb einer Zugriffszeit auszuführen.
-
Vorteilhaft
wird ein Verfahren zum Bestimmen einer Zugriffszeit für eine oben
beschriebene Halbleiterspeichervorrichtung geschaffen. Wenn ein Zugriff
abgeschlossen ist, wird ein Zugriffabschlusssignal erzeugt und dann,
wenn das Zugriffabschlusssignal empfangen wird, wird die durch ein
Zugrifferlaubnissignal gestartete Zugriffszeit beendet.
-
Die
Funktionen der bevorzugten Ausführungsformen
und die Aspekte der Erfindung werden im Folgenden beschrieben. Der
erste oder der zweite Speicherabschnitt, der eine größere Schreibgeschwindigkeit
besitzt, besteht aus mehreren kleinen Speicherbereichen, in denen
eine Speicheroperation und eine Da tenübertragungsoperation getrennt
ausgeführt
werden. Es wird ein Speichersteuerabschnitt geschaffen, der gleichzeitige
Speicheroperationen in den Bereichen ermöglicht, wobei ein Bereich für eine Datenübertragungsoperation
verwendet wird, während
ein weiterer Bereich getrennt einer externen Zugriffsoperation unterworfen
wird.
-
Deshalb
ist es möglich,
eine Speicheroperation durch einen externen Steuerbefehl und eine
Datenübertragungsoperation
durch einen weiteren Steuerbefehl parallel gleichzeitig auszuführen. Ferner
können
die Speicheroperationen durch entsprechende getrennte Steuerbefehle
gleichzeitig parallel ausgeführt
werden.
-
Ferner
begrenzt der Speichersteuerabschnitt eine Zugriffszeit auf eine
Zeitdauer, während
der ein Speicherfeld tatsächlich
aktiviert ist. Deshalb können eine
Speicheroperation und eine Datenübertragungsoperation
oder getrennte Speicheroperationen während einer Zugriffszeit effizient
ausgeführt
werden, die auf die für
jede Zugriffsoperation erforderliche minimale Zeitdauer begrenzt
ist. Deshalb werden z. B. die von einem Speicher mit hoher Schreibgeschwindigkeit
in Reaktion auf eine Leseoperation gelesenen Daten aufgefangen,
sodass der Speicher mit hoher Schreibgeschwindigkeit effizient betrieben werden
kann.
-
Falls
ferner ein Abschnitt, der mehrere Bereiche umfasst, in denen ein
Bereich mit hoher Schreibgeschwindigkeit getrennt betrieben werden
kann, und ein Bereich zur Begrenzung einer Zeitdauer, während der
ein Speicherfeld im Speicherabschnitt mit hoher Schreibgeschwindigkeit
aktiviert ist, auf die erforderliche minimale Zeitdauer gleichzeitig
verwendet werden, können
die Zugriffsoperationen effizienter ausgeführt werden.
-
In
jedem der oben beschriebenen Fälle
kann die Wahrscheinlichkeit, dass eine externe Speicheroperation
und eine Datenübertragungsoperation
im Widerspruch stehen, verringert werden. Deshalb ist es möglich, dass
eine Verringerung der Geschwindigkeit einer Datenübertragungsoperation
verhindert werden kann, während
einer externen Speicheroperation die Priorität gegeben ist, oder dass die
Wahrscheinlichkeit, dass eine externe Speicheroperation unterbrochen
wird, verringert werden kann, während einer
Datenübertragungsoperation
die Priorität
gegeben ist.
-
Folglich
macht die hierin beschriebene Ausführungsform die Vorteile des
Schaf fens einer Halbleiterspeichervorrichtung, die eine Wahrscheinlichkeit
des Konflikts zwischen einer externen Speicheroperation und einer
Datenübertragungsoperation verringern
kann, und einer Informationsvorrichtung, die die Halbleiterspeichervorrichtung
verwendet, und eines Verfahrens zum Bestimmen einer Zugriffszeit für die Halbleiterspeichervorrichtung
möglich.
-
Damit
die Erfindung leichter verstanden wird, werden nun ihre spezifischen
Ausführungsformen unter
Bezugnahme auf die beigefügte
Zeichnung beschrieben.
-
KURZBESCHREIBUNG
DER ZEICHNUNG
-
1 ist
ein Blockschaltplan, der eine beispielhafte Konfiguration der Hauptteile
einer Halbleiterspeichervorrichtung gemäß dem Beispiel 1 der Erfindung
zeigt.
-
2 ist
ein Blockschaltplan einer beispielhaften Konfiguration einer Halbleiterspeichervorrichtung
gemäß dem Beispiel
2 der Erfindung, der ihre Hauptteile zeigt.
-
3 ist
ein Stromlaufplan, der eine spezifische beispielhafte Konfiguration
einer Steuerschaltung nach 2 zeigt.
-
4 ist
eine graphische Darstellung, die die Signalformen der Signale an
den Eingangs- und Ausgangsanschlüssen
der Steuerschaltung nach 3 zeigt.
-
5 ist
ein Stromlaufplan, der eine weitere spezifische beispielhafte Konfiguration
zeigt, die von der der Steuerschaltung nach 3 verschieden
ist.
-
6 ist
eine graphische Darstellung, die die Signalformen der Signale an
den Eingangs- und Ausgangsanschlüssen
der Steuerschaltung nach 5 zeigt.
-
7A und 7B sind
Ablaufdiagramme, die den Zustand eines internen Aktivierungssignals
zeigen, wenn ein Sperrsignal CE# ein internes Übertragungssignal überlappt.
-
7C ist ein Ablaufdiagramm, das den Zustand
eines internen Aktivierungs signals zeigt, wenn eine zweite Speicheroperation
mehrmals ausgeführt wird,
während
eine erste Speicheroperation ausgeführt wird.
-
8 ist
ein Blockschaltplan einer Halbleiterspeichervorrichtung gemäß dem Beispiel
3 der Erfindung, der ihre Hauptabschnitte zeigt.
-
9 ist
ein Blockschaltplan, der eine Grundkonfiguration einer Informationsvorrichtung zeigt,
in der die Halbleiterspeichervorrichtung angewendet ist.
-
10 ist
ein Blockschaltplan einer beispielhaften Konfiguration einer herkömmlichen
Halbleiterspeichervorrichtung, der ihre Hauptteile zeigt.
-
BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
(Beispiel 1)
-
1 ist
ein Blockschaltplan, der eine beispielhafte Konfiguration der Hauptteile
einer Halbleiterspeichervorrichtung gemäß dem Beispiel 1 der Erfindung
zeigt. Es sollte angegeben werden, das 1 nur die
Teile der Halbleiterspeichervorrichtung der Erfindung zeigt, die
notwendig sind, um die Erfindung zu erklären. Eine Konfiguration einer
Halbleiterspeichervorrichtung 190, die in 1 gezeigt
ist, ist eine beispielhafte Konfiguration der Halbleiterspeichervorrichtung
der Erfindung. Es können
andere Konfigurationen möglich
sein, wobei z. B. wenigstens ein Abschnitt eines Datenbusses in
einen Dateneingangsbus und einen Datenausgangsbus unterteilt sein
kann, die Inhalte der Daten über
einen Datenbus als ein Steuersignal verwendet werden können, die Daten
ohne die Notwendigkeit einer Schreibzustandsmaschine (die im Folgenden
als eine WSM bezeichnet wird) während
einer Übertragungsoperation übertragen
werden können
und dergleichen. Das Beispiel 1 der Erfindung ist nicht auf die
Konfiguration nach 1 eingeschränkt. Unter den spezifischen Operationen
der Halbleiterspeichervorrichtung 190 werden hauptsächlich die
Operationen beschrieben, die von denjenigen verschieden sind, die
in der herkömmlichen
Halbleiterspeichervorrichtung 490 beschrieben worden sind.
-
In 1 umfasst
die Halbleiterspeichervorrichtung 190 die Speicherblöcke 130 und 131 als
einen ersten Speicherabschnitt mit hoher Schreibgeschwindigkeit,
einen Speicherblock 150 als einen zweiten Speicherabschnitt
mit niedriger Schreibgeschwindigkeit und einen Speichersteuerabschnitt (der
die Schaltschaltungen 110, 120 und 140,
eine WSM 160 und dazwischen Steuerbusse und Datenbusse
umfasst). Der Speichersteuerabschnitt kann Datenübertragungsoperationen zwischen
einem der Speicherblöcke 130 und 131 und
dem Speicherblock 150 auf der Grundlage externer Zugriffsoperationen ausführen. Der
Speichersteuerabschnitt führt
außerdem
Speicheroperationen, wie z. B. Lese-, Schreib- und Löschoperationen,
und dergleichen für
den anderen der Speicherblöcke 130 und 131 aus.
Hier kann der Speichersteuerabschnitt gleichzeitig eine Datenübertragungsoperation
und eine Speicheroperation, z. B. unter Verwendung des Speicherblocks 130 für eine Datenübertragungsoperation
(oder eine Datenleseoperation) und des Speicherblocks 131 für eine Speicheroperation
(d. h. Lesen oder Schreiben), ausführen.
-
Im
Folgenden wird die Halbleiterspeichervorrichtung 190 der
Erfindung ausführlicher
beschrieben.
-
Wenn
die Schaltschaltung 120 durch die Schaltschaltung 110 über einen
Steuerbus 111 extern angewiesen wird, eine Zugriffsoperation
auf einen Speicher mit hoher Schreibgeschwindigkeit (die Speicherblöcke 130 und 131)
auszuführen,
beurteilt die Schaltschaltung 120 anhand eines Adressensignals
auf einem im Steuerbus 111 enthaltenen Adressenbus, ob
die durch die Zugriffsoperation bezeichneten Speicherelemente im
Speicherblock 130 oder im Speicherblock 131 enthalten
sind. Wenn die Zugriffsoperation auf den Speicherblock 130 gerichtet ist,
werden die Inhalte der Zugriffsoperation für die durch die Zugriffsoperation
bezeichneten Speicherelemente unter Verwendung eines Steuerbusses 121 und
des Datenbusses 122 ausgeführt. Wenn die Zugriffsoperation
auf den Speicherblock 131 gerichtet ist, werden die Inhalte
eines Steuerbefehls für
die durch die Zugriffsoperation bezeichneten Speicherelemente unter
Verwendung eines Steuerbusses 123 und eines Datenbusses 124 ausgeführt.
-
Wenn
die bezeichnete Zugriffsoperation eine Leseoperation (eine Speicheroperation)
ist, werden die gelesenen Daten über
einen Datenbus 112 von der Schaltschaltung 120 zur
Schaltschaltung 110 übertragen,
wobei die Schaltschaltung 110 die gelesenen Daten über einen
Datenbus 102 nach außerhalb
ausgibt. Folglich kann eine Zugriffsoperation auf einen Speicher
mit hoher Schreibgeschwindigkeit (den Speicherblock 130 und 131)
extern ausgeführt werden.
-
Während einer
Datenübertragungsoperation beurteilt
die Schaltschaltung 120 als Nächstes, falls die Schaltschaltung 120 über ein
Steuersignal 161 angewiesen wird, eine Zugriffsoperation
auf einen Speicher mit hoher Schreibgeschwindigkeit auszuführen, anhand
eines Adressensignals auf einem im Steuerbus 161 enthaltenen
Adressenbus, ob die durch die Zugriffsoperation bezeichneten Speicherelemente
im Speicherblock 130 oder im Speicherblock 131 enthalten
sind.
-
Wenn
die Zugriffsoperation auf den Speicherblock 130 gerichtet
ist, wird die bezeichnete Operation für die durch die Zugriffsoperation
bezeichneten Speicherelemente unter Verwendung eines Steuerbusses 121 und
des Datenbusses 122 ausgeführt. Wenn die Zugriffsoperation
auf den Speicherblock 131 gerichtet ist, wird die bezeichnete
Operation für
die durch die Zugriffsoperation bezeichneten Speicherelemente unter
Verwendung eines Steuerbusses 123 und eines Datenbusses 124 ausgeführt.
-
Falls
die bezeichnete Zugriffsoperation eine Leseoperation ist, werden
die gelesenen Daten von der Schaltschaltung 120 über einen
Datenbus 162 zur WSM 160 übertragen. Deshalb kann eine
Zugriffsoperation auf einen Speicher mit hoher Schreibgeschwindigkeit
während
einer Datenübertragungsoperation
ausgeführt
werden.
-
Die
Speicherblöcke 130 und 131 können getrennt
betrieben werden. Deshalb ist es möglich, dass, während irgendeiner
der Speicher (z. B. der Speicherblock 130) während einer
Datenübertragungsoperation
durch die WSM 160 einer Zugriffsoperation unterworfen wird,
der andere Speicher (z. B. der Speicherblock 131) unter
Verwendung eines Steuerbusses 101 und eines Datenbusses 102 einer externen
Zugriffsoperation unterworfen werden kann.
-
Wenn
zwischen den Zugriffsoperationen (einer Datenübertragungsoperation und einer
Leseoperation oder dergleichen) auf irgendeinen der Speicherblöcke 130 und 131 ein
Konflikt auftritt, können
die Zugriffsoperationen nicht ähnlich
zu dem Fall, in dem die Zugriffsoperationen auf den Speicher 430 in
der herkömmlichen
Halbleiterspeichervorrichtung 490 im Widerspruch stehen,
gleichzeitig ausgeführt werden.
Die Schaltschaltung 120 führt jedoch einen Steuerbefehl
(z. B. eine Datenübertragungsoperation oder
eine Speicheroperation) mit einer höheren Priorität unter
Verwendung des Steuerbusses 121 und des Datenbusses 122 (Speicherblock 130)
oder des Steuerbusses 123 und des Datenbusses 124 (Speicherblock 131)
aus und überträgt unter
Verwendung eines Beurteilungssignals 125 zur WSM 160, dass
es eine Möglichkeit
gibt, dass eine Operation mit einer niedrigeren Priorität nicht
normal abgeschlossen worden ist.
-
Wie
oben beschrieben worden ist, wird in der Halbleiterspeichervorrichtung 190 des
Beispiels 1 z. B. der Speicherblock 131 einer externen
Zugriffsoperation (Speicheroperation) unterworfen, während der Speicherblock 130 für eine Datenübertragungsoperation
verwendet wird. Deshalb kann z. B. ein Speicher mit hoher Schreibgeschwindigkeit
als ein Arbeitsspeicher verwendet werden, ohne eine Datenübertragungsoperation
zu beeinflussen. Ferner kann durch das Schreiben nächster Daten,
die in einen Speicher mit hoher Schreibgeschwindigkeit übertragen
werden sollen, zusammen mit einer Datenübertragungsoperation die Halbleiterspeichervorrichtung bereit
sein, eine nächste
Datenübertragungsoperation
zu beginnen, unmittelbar nachdem die vorhergehende Datenübertragungsoperation
abgeschlossen worden ist.
-
Wie
oben beschrieben worden ist, kann in einer Halbleiterspeichervorrichtung
mit einer Funktion des Übertragens
von Daten zwischen zwei Speicherbereichen (den Speicherblöcken 130 und 131 und dem
Speicherblock 150) außer
einer universellen Verwendung der Vorrichtung eine effizientere
Zugriffsoperation auf den Speicher mit hoher Schreibgeschwindigkeit
(die Speicherblöcke 130 und 131) und
eine effizientere Datenspeicherung in einem Speicher mit niedriger
Schreibgeschwindigkeit (der Speicherblock 150) ausgeführt werden.
-
Im
Beispiel 1 ist der erste Speicherabschnitt ein Speicher mit hoher
Schreibgeschwindigkeit, der mehrere getrennt betreibbare Bereiche
(die Speicherblöcke 130 und 131)
umfasst. Es sollte angegeben werden, dass der zweite Speicherabschnitt, d.
h. ein Speicher mit niedriger Schreibgeschwindigkeit (der Speicherblock 150),
eine ähnliche
Konfiguration besitzen kann. Bei einer derartigen Konfiguration
kann wenigstens eine der externen Speicheroperationen, d. h. das
Lesen und das Schreiben, für
eine Datenübertragungsoperation
des Speichers mit niedriger Schreibgeschwindigkeit ausgeführt werden, ohne
eine Datenübertragungsoperation
zu beeinflussen.
-
Im
Beispiel 1 ist der erste Speicherabschnitt mit hoher Schreibgeschwindigkeit
in zwei kleine Speicherbereiche unterteilt, d. h. die Speicherblöcke 130 und 131,
die getrennt betrieben werden können, er
kann aber in 3 oder mehr Speicherblöcke unterteilt sein.
-
(Beispiel 2)
-
2 ist
ein Blockschaltplan einer beispielhaften Konfiguration einer Halbleiterspeichervorrichtung
gemäß dem Beispiel
2 der Erfindung, der ihre Hauptteile zeigt. Es sollte angegeben
werden, dass 2 nur die Teile der Halbleiterspeichervorrichtung der
Erfindung zeigt, die notwendig sind, um die Erfindung zu erklären. Eine
Konfiguration einer Halbleiterspeichervorrichtung 290,
die in 2 gezeigt ist, ist eine beispielhafte Konfiguration
der Halbleiterspeichervorrichtung der Erfindung. Das Beispiel 2
der Erfindung ist nicht auf die Konfiguration nach 2 eingeschränkt. Unter
spezifischen Operationen der Halbleiterspeichervorrichtung 290 werden
hauptsächlich
die Operationen, die von denjenigen verschieden sind, die in der
herkömmlichen
Halbleiterspeichervorrichtung 490 beschrieben worden sind, beschrieben.
-
In 2 umfasst
die Halbleiterspeichervorrichtung 290 einen Speicherblock 230 als
einen ersten Speicherabschnitt mit hoher Schreibgeschwindigkeit,
einen Speicherblock 250 als einen zweiten Speicherabschnitt
mit niedriger Schreibgeschwindigkeit und einen Speichersteuerabschnitt.
Der Speichersteuerabschnitt kann Datenübertragungsoperationen zwischen
dem Speicherblock 230 und dem Speicherblock 250 auf
der Grundlage eines externen Steuerbefehls ausführen. Der Speichersteuerabschnitt
führt außerdem Speicheroperationen,
wie z. B. Lese-, Schreib-, Löschoperationen
und dergleichen, für
den Speicherblock 230 aus.
-
Der
Speichersteuerabschnitt umfasst die Schaltschaltungen 210, 220 und 240,
eine WSM 260 und dazwischen Steuerbusse und Datenbusse.
Der Speichersteuerabschnitt umfasst ferner eine Steuerschaltung 270 als
einen Zeiteinstellabschnitt, um die zeitliche Abstimmung der Verzögerung und
dergleichen zu steuern, eine Datenauffangspeicherschaltung 271 als
einen dritten Speicherabschnitt zwischen der Schaltschaltung 220 und
der Schaltschaltung 210, eine Steuerschaltung 272 als
einen Zeiteinstellabschnitt, um die zeitliche Abstimmung der Verzögerung und
dergleichen zu steuern, und eine Datenauffang speicherschaltung 273 als
einen dritten Speicherabschnitt zwischen der Schaltschaltung 220 und
der WSM 260. Wenn der Speichersteuerabschnitt angewiesen
wird, eine Zugriffsoperation auf den Speicherblock 230 auszuführen, wird
die Zugriffsoperation intern beendet, nachdem eine bestimmte Zeitdauer
(eine Zugriffszeit, die auf die für jede Zugriffsoperation erforderliche
minimale Zeitdauer begrenzt ist) verstrichen ist. Selbst wenn eine nächste Zugriffsoperation
kontinuierlich folgt, kann die nächste
Zugriffsoperation ausgeführt
werden. Für diesen
Zweck werden Peripherieschaltungen verwendet, um der Halbleiterspeichervorrichtung 290 zu erlauben,
sich in einer derartigen Weise zu verhalten, dass die nächste Zugriffsoperation
scheinbar kontinuierlich zur vorhergehenden Zugriffsoperation erfolgt.
-
Im
Folgenden wird ein spezifisches Beispiel der Steuerschaltung 270 oder 272 beschrieben.
-
3 ist
ein Stromlaufplan, der eine spezifische beispielhafte Konfiguration
der Steuerschaltung 270 oder 272 nach 2 zeigt. 4 ist
eine graphische Darstellung, die die Signalformen der Signale an
den Eingangs- und Ausgangsanschlüssen
der Steuerschaltung nach 3 zeigt. Wie in den 3 und 4 gezeigt
ist, gibt die Steuerschaltung 270 oder 272 ein
internes Aktivierungssignal, das während einer vorgegebenen Zeitdauer
auf einem hohen Pegel aufrechterhalten wird, in Synchronisation
mit dem Abfallen eines Sperrsignals CE# von außerhalb oder der WSM 260 aus
(d. h., der Speicher wird auf einem tiefen Pegel freigegeben). Die
vorgegebene Zeitdauer, während
der das interne Aktivierungssignal auf dem hohen Pegel aufrechterhalten
wird (die Verzögerungsdauer;
die minimale Zeitdauer einer erforderlichen Zugriffszeit), ist durch
die Verzögerungen
der in der Schaltung enthaltenen Transistoren bestimmt. Deshalb
müssen
die Verzögerungen
der Transistoren so eingestellt sein, dass eine ausreichende Zeitdauer
für den
Abschluss einer Zugriffsoperation auf einen Speicher (eine Zugriffszeit
ist auf die für
jede Zugriffsoperation erforderliche minimale Zeitdauer begrenzt)
gesichert werden kann. Es sollte angegeben werden, dass das externe
Sperrsignal CE# von der Schaltschaltung 210 zur Steuerschaltung 270 übertragen
wird, während
das Sperrsignal CE# von der WSM 260 von der WSM 260 zur
Steuerschaltung 272 übertragen
wird.
-
Es
sollte angegeben werden, dass ein weiteres Beispiel der Steuerschaltung 270 oder 272 nach 2 unter
Bezugnahme auf die 5 und 6 beschrieben
wird.
-
Hier
wird eine Zugriffszeit wie folgt bestimmt. Wenn ein Zugriff abgeschlossen
ist, wird ein Zugriffsabschlusssignal erzeugt. Wenn das Zugriffsabschlusssignal
empfangen wird, ist die Zugriffszeit, die durch ein Zugriffserlaubnissignal
begonnen worden ist, beendet. In diesem Fall kann ein Zugriffsabschlusssignal-Erzeugungsabschnitt
im Speicherblock 230 (im ersten und/oder zweiten Speicherabschnitt)
oder in der Schaltschaltung 220 vorgesehen sein. Das Zugriffsabschlusssignal
kann erzeugt werden, indem der Aktivierungszustand des Speicherblocks 230 überwacht
wird.
-
5 ist
ein Stromlaufplan, der eine weitere spezifische beispielhafte Konfiguration
zeigt, die von der der Steuerschaltung nach 3 verschieden
ist. 6 ist eine graphische Darstellung, die die Signalformen
der Signale an den Eingangs- und Ausgangsanschlüssen der Steuerschaltung nach 5 zeigt. Die
Steuerschaltung 270 oder 272, die eine in 5 gezeigte
Schaltung besitzt, wird als die Steuerschaltung 270A oder 272A bezeichnet.
Wie in den 5 und 6 gezeigt
ist, gibt die Steuerschaltung 270A oder 272A ein
internes Aktivierungssignal aus, das in Synchronisation mit dem
Abfallen eines Sperrsignals CE# (d. h., ein Speicher wird auf einem
tiefen Pegel freigegeben) als ein Zugriffserlaubnissignal von außerhalb
oder der WSM 260 ansteigt (hoch geht) und in Synchronisation
mit dem Ansteigen eines Bereitschaftssignals eines internen Speichers,
das in Synchronisation mit dem Abfallen des Sperrsignals CE# angestiegen
ist, abfällt.
Wenn das interne Freigabesignal hoch geht, wird der Zugriff auf
den internen Speicher begonnen, wobei gleichzeitig veranlasst wird,
dass das Bereitschaftssignal abfällt.
Wenn der Zugriff abgeschlossen ist, wird veranlasst, dass das Bereitschaftssignal
ansteigt. Es sollte angegeben werden, dass das externe Sperrsignal
CE# von der Schaltschaltung 210 zur Steuerschaltung 270 übertragen
wird, während
das Sperrsignal CE# von der WSM 260 von der WSM 260 zur
Steuerschaltung 272 übertragen
wird. Das Bereitschaftssignal des internen Speichers wird vom Speicherblock 230 zur Schaltschaltung 220 und
dann zu irgendeiner der Steuerschaltungen 270A und 272A übertragen.
Das Bereitschaftssignal wird als ein Zugriffsabschlusssignal verwendet.
-
In
der Steuerschaltung 270 oder 272 nach 3 ist
es notwendig, Verzögerungen
zu verwenden, um eine Zeitdauer zu sichern, während der ein Zugriff sicher
abgeschlossen wird. Um einen ausreichenden Spielraum zu sichern,
ist es deshalb notwendig, eine ausreichende Zeitdauer bezüglich einer Zugriffszeit (eine
Zugriffszeit, die auf die für
jede Zugriffsoperation erforderliche minimale Zeitdauer begrenzt
ist) zu aktivieren. In der Steuerschaltung 270A oder 272A nach 5 kann
jedoch eine Zeitdauer, während
der der interne Speicher aktiviert ist (eine Zugriffszeit, die auf
die für
jede Zugriffsoperation erforderliche minimale Zeitdauer begrenzt
ist), weiter auf die minimale Zeitdauer verringert werden, wobei dadurch
die Effizienz der Datenübertragung
weiter verbessert wird. Es sollte angegeben werden, dass es für eine in 5 gezeigte
Verzögerungsschaltung ausreichend
ist, eine Zeitdauer zu erzeugen, die erforderlich ist, dass ein
Flipflop (zwei NOR-Gatter-Schaltungen am rechten Ende der Schaltung nach 5)
in einer späteren
Stufe der Schaltung invertiert wird, wie es von der Schaltung nach 3 verschieden
ist.
-
Im
Folgenden wird die Halbleiterspeichervorrichtung 290 ausführlicher
beschrieben.
-
Wenn
eine Datenleseoperation von dem Speicherblock 230 extern
ausgeführt
wird, wird die Schaltschaltung 210 über einen Steuerbus 201 angewiesen,
die Daten aus dem Speicherblock 230 zu lesen.
-
Falls
die bezeichnete Datenleseoperation auf den Speicherblock 230 gerichtet
ist, weist die Schaltschaltung 210 die Steuerschaltung 270 über einen
Steuerbus 211 an, eine Leseoperation auszuführen.
-
Dir
Steuerschaltung 270 weist die Schaltschaltung 220 über einen
Steuerbus 282 an, eine Leseoperation vom Speicherblock 230 auszuführen, wobei
sie ein Datenauffangspeicher-Steuersignal 281 an die Datenauffangspeicherschaltung 271 ausgibt.
-
Wenn
die Schaltschaltung 220 durch die Steuerschaltung 270 angewiesen
wird, eine Leseoperation vom Steuerbus 282 auszuführen, weist
die Schaltschaltung 220 den Speicherblock 230 über einen
Steuerbus 221 an, eine Datenleseoperation auszuführen, wobei
sie die gelesenen Daten vom Speicherblock 230 über einen
Datenbus 222 empfängt
und die gelesenen Daten über
einen Datenbus 283 zur Datenauffangspeicherschaltung 271 überträgt.
-
Die
Datenauffangspeicherschaltung 271 wird unter Verwendung
des von der Steuerschaltung 270 erzeugten Datenauffangspeichersignals 281 gesteuert.
-
Wenn
eine Leseoperation extern ausgeführt wird,
werden die gelesenen Daten über
einen Datenbus 212 zur Schaltschaltung 210 übertragen.
Nachdem eine vorgegebene Zeitdauer seit dem Beginn der Leseoperation
verstrichen ist, werden die vom Datenbus 283 übertragenen
Daten aufgefangen. Die aufgefangenen Daten werden, wenigstens bis
die externe Leseoperation beendet ist, über den Datenbus 212 zur
Schaltschaltung 210 übertragen.
Die Schaltschaltung 210 gibt die empfangenen Daten über einen
Datenbus 202 nach außerhalb
aus.
-
Eine
Folge der oben beschriebenen Operationen erlaubt eine Datenleseoperation
vom Speicherblock 230. Bei dieser Leseoperation ist eine
Zeitdauer, während
der die Daten nach der Aktivierung des Speicherblocks 230 tatsächlich gelesen
werden, eine vorgegebene Zeitdauer vom Beginn des Lesens (eine Zugriffszeit,
die auf die für
jede Zugriffsoperation erforderliche minimale Zeitdauer begrenzt
ist). Nachdem eine derartige Zeitdauer verstrichen ist, wird die Leseoperation
vom Speicherblock 230 beendet, wobei der Steuerbus 221 und
der Datenbus 222 freigegeben werden.
-
Es
sollte angegeben werden, dass die Datenauffangspeicherschaltung 271 die
gelesenen Daten auffängt,
nachdem der Speicherblock 230 deaktiviert worden ist, wobei
die Schaltschaltung 210 die Lesedaten empfängt, während das
externe Lesen fortgesetzt wird, und die Daten nach außerhalb
ausgibt. Deshalb erscheint es von außerhalb, dass das Lesen der
Daten immer ausgeführt
wird, während
die Halbleiterspeichervorrichtung 290 extern angewiesen
wird, eine Leseoperation auszuführen.
-
Diese
Operation kann tatsächlich
eine Zeitdauer zum Aktivieren des Speicherblocks 230 mit
hoher Lesegeschwindigkeit verringern und begrenzen, selbst wenn
die Speichervorrichtung 290 extern angewiesen wird, während einer
langen Zeitdauer eine Lesesteueroperation auszuführen. Deshalb kann z. B. die
Möglichkeit,
dass zwischen einer Datenübertragungsoperation
und einer Zugriffsoperation von der WSM 260 ein Konflikt
auftritt, verringert werden.
-
Im
Folgenden wird die Wirkung der Erfindung, die Möglichkeit eines normalen Konflikts
zwischen einer Speicheroperation einschließlich einer Leseoperation und
einer Datenübertragungsoperation
oder die Möglichkeit
eines normalen Konflikts zwischen Speicheroperationen zu verringern,
beschrieben.
-
Wenn,
wie in den 7A und 7B gezeigt
ist, das Sperrsignal CE# (die Speicheroperation) und ein internes Übertragungssignal
(die Datenübertragungsoperation)
im Widerspruch stehen, oder wenn, wie in 7C gezeigt
ist, während
eine der Speicheroperationen (die externe Operation und die WSM) ausgeführt wird,
die andere Speicheroperation mehrmals ausgeführt wird, selbst wenn sich
das Sperrsignal CE# in einer Zeitdauer mit tiefem Pegel (einer Zeitdauer
mit hohem Pegel des Freigabesignals CE) befindet, können z.
B. das interne Aktivierungssignal für das Sperrsignal CE# und ein
internes Aktivierungssignal für
das interne Übertragungssignal
(das sich während
einer Zeitdauer zum Anfordern des Zugriffs auf dem TIEFEN Pegel
befindet, ähnlich
zum Sperrsignal CE#) verwendet werden, um den Speicherblock 230 kontinuierlich
in einem zeitlichen Sinn zu aktivieren und eine Zugriffsoperation
auf den Speicherblock 230 auszuführen. In diesem Fall kann üblicherweise
das interne Aktivierungssignal während
einer Zeitdauer, während
der das Sperrsignal CE# und das interne Übertragungssignal im Widerspruch
stehen, nicht aktiviert werden (HOHER Pegel). In der Erfindung kann
das interne Aktivierungssignal aktiviert werden (HOHER Pegel), selbst
wenn das Sperrsignal CE# und das interne Übertragungssignal im Widerspruch
stehen, wie oben beschrieben worden ist, wobei dadurch die oben
beschriebene Wahrscheinlichkeit eines Konflikts verringert wird.
-
In
diesem Fall wird das externe Sperrsignal CE# von der Schaltschaltung 210 zur
Steuerschaltung 270 übertragen,
während
das Sperrsignal CE# von der WSM 260 von der WSM 260 zur
Steuerschaltung 272 übertragen
wird. Ferner wird das interne Übertragungssignal
von der WSM 260 über
die Steuerschaltung 272 zur Schaltschaltung 220 übertragen. Das
interne Aktivierungssignal wird sowohl durch das Sperrsignal CE#
als auch durch das interne Übertragungssignal
erhöht,
wobei, nachdem eine vorgegebene Zeitdauer verstrichen ist (oder
durch die Kante des Bereitschaftssignals nach 6 vom
Speicherblock 230), veranlasst wird, dass das interne Aktivierungssignal
abfällt,
wodurch eine Zugriffszeit auf die für jede Zugriffsoperation erforderliche
minimale Zeitdauer begrenzt wird. Im Folgenden wird jede der 7A bis 7C spezifisch
beschrieben.
-
Wie
in 7A gezeigt ist, wird, wenn das Sperrsignal
CE# dem internen Übertragungssignal vorangeht,
aber das interne Übertragungssignal überlappt,
das interne Aktivierungssignal während
einer vorgegebenen Zeitdauer in Synchronisation mit dem Abfallen
des Sperrsignals CE# (der Speicheroperation) erhöht, wobei das interne Aktivierungssignal
in Synchronisation mit dem Abfallen des internen Übertragungssignals
(der Datenübertragungsoperation)
erhöht
wird. Wenn eine Zeitdauer T1, die eine Zeitlücke zwischen dem Sperrsignal
CE# und dem internen Übertragungssignal
ist, länger
als eine vorgegebene Aktivierungsdauer T2 des internen Aktivierungssignals
ist, können
das interne Aktivierungssignal für
das Sperrsignal CE# und das interne Aktivierungssignal für das interne Übertragungssignal
verwendet werden, um den Speicherblock 230 kontinuierlich
in einem zeitlichen Sinn zu aktivieren. Falls angenommen wird, dass
die Zeitdauer T2 mit hohem Pegel des internen Aktivierungssignals
etwa 1/5 der Zeitdauer mit tiefem Pegel des Sperrsignals CE# und des
internen Übertragungssignals
ist, kann in diesem Fall die Erfindung verwendet werden, um eine
Speicheroperation oder eine Datenübertragungsoperation auszuführen, selbst
wenn ein weiteres Sperrsignal CE# oder internes Übertragungssignal mit den verbleibenden
4/5 der Zeitdauern mit tiefem Pegel des Sperrsignals CE# und des
internen Übertragungssignals überlappt
oder im Widerspruch steht. Deshalb kann etwa eine Erfolgsrate von
etwa 80% geschätzt
werden.
-
Wie
in 7B gezeigt ist, wird, wenn das
interne Übertragungssignal
dem Sperrsignal CE# vorangeht, aber das Sperrsignal CE# überlappt,
ein internes Aktivierungssignal während einer vorgegebenen Zeitdauer
in Synchronisation mit dem Ansteigen des internen Übertragungssignals
erhöht,
während das
interne Aktivierungssignal während
einer vorgegebenen Zeitdauer in Synchronisation mit dem Abfallen
des Sperrsignals CE# erhöht
wird. Wenn eine Zeitdauer einer Lücke zwischen dem internen Übertragungssignal
und dem Sperrsignal CE# länger
als eine vorgegebene Aktivierungsdauer des internen Aktivierungssignals
ist, können
in diesem Fall ein internes Aktivierungssignal für das Sperrsignal CE# und ein
internes Aktivierungssignal für
das interne Übertragungssignal
verwendet werden, um den Speicherblock 230 kontinuierlich
in einem zeitlichen Sinn zu aktivieren.
-
Wie
in 7C gezeigt ist, wird, wenn eine Speicheroperation
(in diesem Beispiel ein externes Sperrsignal CE#) ausgeführt wird
und gleichzeitig die andere Speicheroperation (in diesem Beispiel
ein internes Übertragungssignal
von der WSM) mehrmals ausgeführt
wird, ein erstes internes Aktivierungssignal während einer vorgegebenen Zeitdauer
in Synchronisation mit dem Abfallen des Sperrsignals CE# erhöht, wobei
in Synchronisation mit den nachfolgenden zwei Malen des Abfallens
des internen Übertragungssignals
zweite und dritte interne Aktivierungssignale während einer vorgegebenen Zeitdauer
erhöht werden.
In diesem Fall kann die Operation des internen Übertragungssignals während einer
Zeitdauer, während
der eine Operation unter Verwendung des Sperrsignals CE# ausgeführt wird,
nicht durch herkömmliche
Techniken ausgeführt
werden, falls ein externer Zugriff die Priorität gegenüber einer Übertragungsoperation besitzt,
selbst wenn irgendeine Anzahl von Anforderungen empfangen wird.
In diesem Beispiel der Erindung kann der Speicherblock 230 kontinuierlich
in einem zeitlichen Sinn aktiviert werden.
-
Als
Nächstes
wird, wenn eine Datenschreiboperation in den Speicherblock 230 extern
ausgeführt
wird, die Schaltschaltung 210 über den Steuerbus 201 angewiesen,
Daten in den Speicherblock 230 zu schreiben, wobei die
Daten, die geschrieben werden sollen, über den Datenbus 202 in
die Schaltschaltung 210 eingegeben werden.
-
Wenn
die bezeichnete Schreiboperation auf den Speicherblock 230 gerichtet
ist, weist die Schaltschaltung 210 die Steuerschaltung 270 über den Steuerbus 211 an,
die Schreiboperation auszuführen,
wobei sie die Daten, die geschrieben werden sollen, über den
Datenbus 212 zur Datenauffangspeicherschaltung 271 überträgt.
-
Die
Steuerschaltung 270 weist die Schaltschaltung 220 über den
Steuerbus 282 an, eine Schreiboperation auszuführen, bei
der das Datenauffangspeicher-Steuersignal 281 an
die Datenauffangspeicherschaltung 271 ausgegeben wird,
wobei die vom Datenbus 212 in die Datenauffangspeicherschaltung 271 eingegebenen
Daten über
den Datenbus 283 zur Schaltschaltung 220 übertragen
werden.
-
Wenn
die Schaltschaltung 220 durch die Steuerschaltung 270 über den
Steuerbus 282 angewiesen wird, eine Schreiboperation auszuführen, schreibt
die Schaltschaltung 220 die Daten unter Verwendung des
Steuerbusses 221 und des Datenbusses 222 in die
bezeichneten Speicherelemente im Speicherblock 230. Eine
Folge der oben beschriebenen Operationen bildet die externe Schreiboperation in
den Speicherblock 230.
-
Bei
dieser Schreiboperation ist eine Zeitdauer, während der der Speicherblock 230 tatsächlich aktiviert
ist und eine Datenoperation ausgeführt wird, auf eine vorgegebene
Zeitdauer vom Beginn der Schreiboperation eingeschränkt (eine
Zugriffszeit, die auf die für
jede Zugriffsoperation erforderliche minimale Zeitdauer begrenzt
ist). Nachdem eine derartige Zeitdauer verstrichen ist, wird die
Schreiboperation des Speicherblocks 230 beendet. Danach
wird der Steuerbus 211 oder der Datenbus 212 freigegeben.
-
Deshalb
kann eine Schreiboperation, wie z. B. das Schreiben nächster Daten
von außerhalb,
das Schreiben aus einem Speicherblock 250 gelesener übertragener
Daten oder dergleichen, begonnen werden, nachdem die anfängliche
Schreiboperation beendet worden ist. Es ist möglich, eine Leseoperation aus
dem Speicherblock 250 und eine Schreiboperation ohne die
WSM 260 auszuführen.
-
Es
sollte angegeben werden, dass die Datenschreiboperation ausgeführt wird,
wobei der Datenbus 212 und der Datenbus 283 durch
die Datenleseoperation gemeinsam benutzt werden. In dem Fall einer
externen Schreiboperation kann eine einfachere Konfiguration verwendet
werden, bei der die Daten, die geschrieben werden sollen, direkt
von der Schaltschaltung 210 zur Schaltschaltung 220,
aber nicht über
die Datenauffangspeicherschaltung 271 übertragen werden.
-
Als
Nächstes
wird eine Zugriffsoperation auf den Speicherblock 230 während einer
Datenübertragungsoperation
beschrieben.
-
Eine
Datenübertragungsoperation
ist hauptsächlich
erforderlich, wenn Daten von einem Speicher mit hoher Schreibgeschwindigkeit
(dem Speicherblock 230) zu einem Speicher mit niedriger Schreibgeschwindigkeit
(dem Speicherblock 250) übertragen werden. Im Beispiel
2 werden die Daten vom Speicherblock 230 zum Speicherblock 250 übertragen.
Zuerst wird eine derartige Operation beschrieben.
-
Wenn
die WSM 260 über
einen Steuerbus 215 und einen Datenbus 216 angewiesen
wird, eine Datenübertragungsoperation
vom Speicherblock 230 zum Speicherblock 250 auszuführen, weist
die WSM 260 die Steuerschaltung 272 über einen
Steuerbus 261 an, die Daten, die übertragen werden sollen, vom Speicherblock 230 zu
lesen.
-
Die
Steuerschaltung 272 weist die Schaltschaltung 220 über einen
Steuerbus 285 an, die Daten vom Speicherblock 230 zu
lesen, wobei sie ein Auffangspeicher-Steuersignal 284 an
eine Datenauffangspeicherschaltung 273 ausgibt, um die
Datenauffangspeicherschaltung 273 anzuweisen, die Daten,
die von der Schaltschaltung 220 über einen Datenbus 286 zur
Datenauffangspeicherschaltung 273 ausgegeben worden sind, über einen
Datenbus 262 zur WSM 260 zu übertragen.
-
Wenn
die Schaltschaltung 220 über den Steuerbus 285 angewiesen
wird, eine Leseoperation auszuführen,
greift die Schaltschaltung 220 über den Steuerbus 221 auf
die bezeichneten Speicherelemente des Speicherblocks 230 zu
und empfängt
die Daten vom Datenbus 222, wobei sie die Daten über den
Datenbus 286 zur Datenauffangspeicherschaltung 273 überträgt.
-
Verursacht
durch das Auffangspeicher-Steuersignal 284 fängt die
Datenauffangspeicherschaltung 273 die vom Datenbus 286 übertragenen
Daten vorübergehend
auf und überträgt die Daten über den Datenbus 262 zur
WSM 260.
-
Die
WSM 260 empfängt
die übertragenen Daten über den
Datenbus 262 und schreibt die Daten in den Speicherblock 250.
Diese Schreiboperation kann durch herkömmliche Verfahren ausgeführt werden,
wobei deshalb ihre Beschreibung weggelassen ist.
-
Nachdem
eine vorgegebene Zeitdauer seit dem Empfang einer Leseanweisung
verstrichen ist, verwendet die Steuerschaltung 272 das
Datenauffangspeicher-Steuersignal 284,
um die über
den Datenbus 286 übertragenen
gelesenen Daten in der Auffangspeicherschaltung 273 aufzufangen,
wobei sie die aufgefangenen Daten über den Datenbus 262 zur
WSM 260 ausgibt, bis die Lesesteuerung über einen Steuerbus 261 beendet
wird.
-
Ferner
beendet die Steuerschaltung 272 eine über den Steuerbus 285 der
Schaltschaltung 220 bezeichnete Leseoperation, falls eine
vorgegebene Zeitdauer verstrichen ist, selbst wenn die bezeichnete
Lesesteuerung fortgesetzt wird.
-
Eine
nachfolgende Datenausgabeoperation zur WSM 260 wird durch
die Daten auffangspeicherschaltung 273 unter Verwendung
des Datenbusses 262 ausgeführt. Die zeitliche Abstimmung
des Auffangens der Daten durch die Datenauffangspeicherschaltung 273 wird
unter Verwendung des von der Steuerschaltung 272 erzeugten
Auffangspeicher-Steuersignals 284 ausgeführt.
-
Bei
einer derartigen Operation durch die Steuerschaltung 272 kann
die WSM 260 bedient werden, als ob während einer bezeichneten Zeitdauer eine
Leseoperation fortgesetzt wird, wobei, selbst wenn eine für eine Zugriffsoperation
von der WSM 260 benötigte
Zeitdauer lang ist, eine Zeitdauer, während der der Steuerbus 221 und
der Datenbus 222 für eine
Leseoperation von der WSM 260 verwendet werden, (eine Zugriffszeit,
die auf die für
jede Zugriffsoperation erforderliche minimale Zeitdauer begrenzt
ist), auf ein bestimmtes Niveau oder weniger unterdrückt wird.
-
Selbst
wenn eine Zugriffsoperation von der WSM 260 auf den Speicherblock 230 und
eine externe Zugriffsoperation auf den Speicherblock 230 gleichzeitig
auftreten, kann es deshalb möglich
sein, dass beide Operationen scheinbar gleichzeitig verarbeitet
werden, wobei es dadurch möglich
gemacht wird, eine Datenübertragungsoperation
auszuführen, die
wahrscheinlich nicht von externen Situationen abhängt.
-
Als
Nächstes
wird eine Richtung, die zur oben beschriebenen Datenübertragungsrichtung
entgegengesetzt ist, beschrieben. Spezifisch wird eine Datenübertragungsoperation
vom Speicherblock 250 zum Speicherblock 230 beschrieben.
Diese Operation ist von der externen Datenschreiboperation in den Speicherblock 230 nur
insofern verschieden, als ein anderer Weg verwendet wird, wobei
deshalb ihre Beschreibung weggelassen ist. Die Daten, die in den Speicherblock 230 geschrieben
werden sollen, werden in der Datenauffangspeicherschaltung 230 aufgefangen,
was zu einem anderen Vorzug führt.
-
Bei
der Schreiboperation ist eine Zeitdauer, während der der Speicherblock 230 aktiviert
ist und die Daten tatsächlich
in ihn geschrieben werden, nur eine vorgegebene Zeitdauer vom Beginn
des Schreibens. Nachdem eine derartige Zeitdauer verstrichen ist,
wird die Schreiboperation in den Speicherblock 230 beendet,
wobei der Steuerbus 221 und der Datenbus 222 freigegeben
werden.
-
Es
sollte angegeben werden, dass, weil die Daten, die geschrieben werden
sol len, durch die Datenauffangspeicherschaltung 271 aufgefangen
werden, falls eine vorgegebene Zeitdauer verstrichen ist, eine Zeitdauer,
während
der die WSM 260 den Speicherblock 250 für eine Datenübertragungsoperation
aktiviert, auf die für
eine Leseoperation erforderliche minimale Zeitdauer verringert werden
kann. Nach der Leseoperation wird eine externe Zugriffsoperation
auf den Speicherblock 250 möglich gemacht, weil ein Steuerbus 241 und
ein Datenbus 242 freigegeben werden.
-
Folglich
wird durch das Auffangen der Daten, die geschrieben werden sollen,
eine Zugriffsoperation auf den Speicherblock 250 effizient
ausgeführt.
-
Wie
oben beschrieben worden ist, kann entsprechend dem Beispiel 2 in
der Halbleiterspeichervorrichtung 290, die eine Funktion
des Übertragens von
Daten zwischen zwei Speicherbereichen (den Speicherblöcken 230 und 250)
besitzt, eine universellere Verwendung und eine effizientere Zugriffsoperation
auf den Speicherblock 230 mit hoher Schreibgeschwindigkeit
und eine effizientere Datenspeicherung im Speicherblock 250 mit
niedriger Schreibgeschwindigkeit ausgeführt werden.
-
Es
sollte angegeben werden, dass im Beispiel 2 eine Zeitdauer, während der
die Steuerschaltung 270 und die Steuerschaltung 272 tatsächlich eine
Zugriffsoperation auf den Speicherblock 230 ausführen, eine
notwendige und hinreichende Zeitdauer für die Zugriffsoperation ist,
obwohl dies nicht spezifiziert worden ist. Es ist jedoch keine genaue zeitliche
Abstimmung erforderlich. Die Zeitdauer, die länger als die ist, die erforderlich
ist, kann jedoch zu einem zeitlichen Spielraum führen, sie führt aber zu einer Verringerung
des durch die Erfindung erhaltenen Vorzugs. Deshalb ist es notwendig,
die Zeitdauer innerhalb eines geeigneten Bereichs zu definieren.
-
Ferner
kann im Beispiel 2 die Konfiguration, um eine Zeitdauer zu begrenzen,
während
der tatsächlich
auf den Speicherblock 230 zugegriffen wird, auf den Speicherblock 250 mit
niedriger Schreibgeschwindigkeit angewendet werden, obwohl ein Beispiel
beschrieben ist, bei dem die Erfindung auf den Speicherblock 230 mit
hoher Schreibgeschwindigkeit angewendet wird.
-
(Beispiel 3)
-
8 ist
ein Blockschaltplan einer Halbleiterspeichervorrichtung gemäß dem Beispiel
3 der Erfindung, der ihre Hauptabschnitte zeigt. Es sollte angegeben
werden, dass 8 nur die Abschnitte zeigt,
die für
die Erklärung
der Halbleiterspeichervorrichtung der Erfindung erforderlich sind.
Eine Konfiguration einer Halbleiterspeichervorrichtung 300,
die in 8 gezeigt ist, ist eine beispielhafte Halbleiterspeichervorrichtung
gemäß der Erfindung,
sie schränkt
jedoch ähnlich
zu den Beispielen 1 und 2 die Konfiguration des Beispiels 3 nicht
ein. Ferner sind die Speicherblöcke 330 und 331 mit
hoher Schreibgeschwindigkeit, die in der Halbleiterspeichervorrichtung 390 enthalten
sind, ähnlich
zur im Beispiel 1 beschriebenen Halbleiterspeichervorrichtung 190 zwei Speicherbereiche,
die getrennt betrieben werden können.
Ferner sind die in der Halbleiterspeichervorrichtung 390 enthaltenen
Speicher mit hoher Schreibgeschwindigkeit so konfiguriert, dass
eine Zeitdauer, während
der auf den Speicher mit hoher Schreibgeschwindigkeit tatsächlich während der Zeitdauer
der Steuerung zugegriffen wird, ähnlich
zur im Beispiel 2 beschriebenen Halbleiterspeichervorrichtung 290 verringert
werden kann.
-
Ähnlich zum
Beispiel 1 kann eine externe Zugriffsoperation auf den Speicherblock 331 getrennt von
der Datenübertragungsoperation
ausgeführt werden,
wenn der Speicherblock 330 bei einer Datenübertragungsoperation
verwendet wird. Deshalb wird die Datenübertragungsoperation durch
die externe Zugriffsoperation nicht beeinflusst. Falls der Speicherblock 330 bei
einer Datenübertragungsoperation
verwendet wird, wird ferner der Speicherblock 330 außerdem externen
gesteuert (die Speicheroperation), wobei beide Operationen ähnlich zum
Beispiel 2 scheinbar gleichzeitig gesteuert werden können. Bei
dieser Konfiguration ist es nicht wahrscheinlich, dass eine externe
Zugriffsoperation (eine Speicheroperation) eine Datenübertragungsoperation
beeinflusst.
-
Wie
oben beschrieben worden ist, kann entsprechend dem Beispiel 3 in
der Halbleiterspeichervorrichtung 390, die eine Funktion
des Übertragens von
Daten zwischen zwei Speicherbereichen (den Speicherblöcken 330 und 331)
besitzt, eine universellere Verwendung, eine effizientere Zugriffsoperation
auf die Speicherblöcke 330 und 331 mit
hoher Schreibgeschwindigkeit und eine effizientere Datenspeicherung
im Speicherblock 350 mit niedriger Schreibgeschwindigkeit
ausgeführt
werden.
-
Wie
oben beschrieben worden ist, können gemäß der Erfindung
in einer Halb leiterspeichervorrichtung, in der eine Datenübertragungsoperation, um
gespeicherte Daten zu einer anderen Adresse zu übertragen, und eine Speicheroperation,
um Speicherbereiche zu steuern, die für die Datenübertragungsoperation unter
Verwendung eines Befehls von außerhalb
der Halbleiterspeichervorrichtung verwendet werden, ausgeführt werden,
die Operationen effizient gesteuert werden, wenn die Datenübertragungsoperation
und die externe Speicheroperation oder die Speicheroperationen parallel
ausgeführt werden,
selbst wenn zwischen den Operationen ein Konflikt auftritt (ein
Konflikt zwischen dem Sperrsignal CE# und dem internen Übertragungssignal).
-
Es
sollte angegeben werden, dass der Speicherblock 350 mit
niedriger Schreibgeschwindigkeit mehrere Bereiche umfassen kann,
die getrennt betrieben werden können,
wie im Beispiel 1 beschrieben ist, obwohl es im Beispiel 3 nicht
spezifiziert ist. Wie im Beispiel 2 beschrieben ist, kann eine Zeitdauer,
während
der auf den Speicherblock 350 mit niedriger Schreibgeschwindigkeit
tatsächlich
zugegriffen wird, außerdem
begrenzt werden. Auf welche Speicherblöcke und in welchem Ausmaß die Erfindung
angewendet wird, ist ein Kompromiss zwischen der Leistung und dem
Umfang der Schaltung, was ein Problem ist, das anhand der Beschreibung
oder der Anwendung einer Vorrichtung zu untersuchen ist.
-
Ferner
können
die in den 1, 2 und 8 gezeigten
Halbleiterspeichervorrichtungen für den Zweck des Ausführens eines
Betriebs mit höherer
Geschwindigkeit in einen einzigen Halbleiterchip integriert sein,
obwohl es in den Beispielen 1 bis 3 nicht spezifiziert ist.
-
Obwohl
die Halbleiterspeichervorrichtungen in den Beispielen 1 bis 3 beschrieben
sind, kann ferner die Halbleiterspeichervorrichtung leicht in Informationsvorrichtungen,
wie z. B. tragbaren Telephongeräten,
Computern und dergleichen, enthalten sein, in denen die Wirkungen
der Erfindung erhalten werden können.
Wie z. B. 9 gezeigt ist, kann, wenn eine
Informationsvorrichtung 100, die einen Informationsspeicherabschnitt,
wie z. B. einen RAM (z. B. einen SRAM, einen DRAM) oder einen ROM
(z. B. einen Flash-Speicher), einen Betriebseingabeabschnitt, einen
Anzeigeabschnitt, wie z. B. eine Flüssigkristallanzeigevorrichtung,
um z. B. einen Anfangsbildschirm oder ein Ergebnis der Informationsverarbeitung
anzuzeigen, und eine CPU (Zentraleinheit), um einen Steuerbefehl
vom Betriebseingabeabschnitt zu empfangen und verschiedene Stücke der
Informationsverarbeitung auszuführen,
während sie
Informations- Lese/Schreib-Operationen
(Speicheroperationen) oder Datenübertragungsoperationen
in Übereinstimmung
mit einem vorgegebenen Informationsverarbeitungsprogramm oder den
Daten in Bezug auf Informationsspeicherabschnitt ausführt, die
Halbleiterspeichervorrichtung der Erfindung leicht als der Informationsspeicherabschnitt
(RAM oder ROM) verwendet werden.
-
Im
Folgenden wird z. B. eine Wirkung einer Ausführungsform einer Halbleiterspeichervorrichtung,
die in einem tragbaren Telephongerät angewendet wird, beschrieben.
In diesem Fall wird ein derartiges tragbares Telephongerät mit einem
tragbaren Telefongerät
mit einem Flash-Speicher und einem SRAM verglichen, das einen Schichtgehäusespeicher,
der einen Flash-Speicher und einem SRAM in einem Einzelgehäuse enthält, das
in letzter Zeit oft übernommen
worden ist, oder einen Speicher, der einen SRAM und einen Flash-Speicher
enthält,
der in der japanischen Patentanmeldung Nr. 2000-176182 (die durch
Literaturhinweis hierin eingefügt
ist) beschrieben ist, wobei qualitativ gezeigt wird, dass die Effizienz
des Speicherzugriffs verbessert ist.
-
In
der japanischen Patentanmeldung Nr. 2000-176182 wird z. B. eine
Funktion des Übertragens
von Daten von einem SRAM zu einem Flash-Speicher geschaffen, wobei
es dadurch möglich
gemacht wird, den SRAM während
einer Datenübertragungsoperation
zu betreiben.
-
Die
Ausführungsform
verbessert den Nutzen, wenn der Speicher der japanischen Patentanmeldung
Nr. 2000-176182 in einem tatsächlichen System
verwendet wird.
-
Seit
kurzem tragen tragbare Telephongeräte Funktionen auf hoher Ebene,
wie z. B. den Postversand, das Browsen im Web, das Ausführen von
Java (ein Warenzeichen von Sun Microsystems, US) und dergleichen.
-
In
diesen Anwendungen werden die vorübergehend in einem SRAM gesicherten
Daten oft zu einem Flash-Speicher übertragen, z. B. beim Sichern einer
Postsendung, bei der Cache-Speicherung beim Browsen im Web, dem
Herunterladen von Java oder dergleichen.
-
In
dem Fall herkömmlicher
Schichtgehäusespeicher
liest, wenn derartige in einem SRAM gespeicherte Daten in einem
Flash-Speicher gesichert werden, eine CPU die im SRAM gespeicherten
Daten und schreibt die gelesenen Daten in den Flash-Speicher. Eine
derartige Operation wird wiederholt, bis die ganzen Daten gesichert
sind.
-
Auf
den SRAM kann zugegriffen werden, während der Flash-Speicher beschrieben
wird. Wenn jedoch die Schreiboperation beendet ist, muss eine Operation,
bei der die Daten, die gesichert werden sollen, abermals aus dem
SRAM ausgelesen werden, um das Sichern der Daten auszuführen, und
in den Flash-Speicher
geschrieben werden, wiederholt werden, bis die ganzen Daten in den
Flash-Speicher geschrieben sind. Um das Sichern der Daten und die Ausführung der
weiteren Anwendung gleichzeitig auszuführen, ist deshalb das Task-Management auf hoher
Ebene erforderlich, was zu einer Verringerung der Leistung führt.
-
Falls
ein Speicher, der zur Hintergrundübertragung vom SRAM zum Flash-Speicher fähig ist,
der in der japanischen Patentanmeldung Nr. 2000-176182 offenbart
ist, verwendet wird, muss das Lesen des SRAM und das Schreiben des
Flash-Speichers nicht einzeln ausgeführt werden. Falls in diesem
Fall ein Übertragungsbefehl
in einen Speicher eingegeben wird, kann danach selbst während einer Datenübertragungsoperation,
während
der die Daten vom SRAM zum Flash-Speicher übertragen werden, auf den SRAM
zugegriffen werden.
-
Es
wird z. B. angenommen, dass eine Java-Anwendung, die vorübergehend
in einen SRAM heruntergeladen worden ist, in einem Flash-Speicher gesichert
wird, während
die Java-Anwendung ausgeführt
wird.
-
Die
Ausführung
der Java-Anwendung erfordert einen Arbeitsbereich des RAM. Der SRAM,
in dem die Java-Anwendung gespeichert ist, kann als der RAM-Bereich verwendet
werden, wobei oft auf ihn zugegriffen wird.
-
Eine
Datenübertragungsoperation
veranlasst, dass die im SRAM gespeicherte Java-Anwendung zum Flash-Speicher übertragen
wird. Gleichzeitig muss die Java-Anwendung für ihre Ausführung aus dem SRAM gelesen
werden. Ferner wird ein Zugriff auf den Arbeits-RAM angefordert,
falls die Ausführung
der Java-Anwendung erforderlich ist.
-
Mit
dem Speicher der Erfindung der japanischen Patentanmeldung Nr. 2000-176182
kann eine derartige gleichzeitige Operation ausgeführt werden, eine
Operation für
das Lesen des SRAM für
die Ausführung
kann jedoch eine Datenübertragungsoperation
beeinflussen.
-
Weil
eine externe SRAM-Operation die Priorität besitzt, kann spezifisch
eine interne SRAM-Leseoperation durch eine Datenübertragungsoperation unterbrochen
werden.
-
In
der Erfindung kann die Wahrscheinlichkeit, dass die Zeitdauer, die
für die
Datenübertragungsoperation
benötigt
wird, vergrößert wird,
verringert werden, selbst wenn eine interne SRAM-Leseoperation bei
einer Datenübertragungsoperation
mit einer externen SRAM-Speicheroperation im Widerspruch steht.
-
Falls
spezifisch die Häufigkeit,
mit der eine SRAM-Leseoperation für das Sichern der Daten in
einem Flash-Speicher mit einer SRAM-Operation (einer Speicheroperation)
von außerhalb
des Speichers durch eine weitere Anwendung im Widerspruch steht,
verringert wird, ist es möglich,
eine Zunahme der Zeitdauer, die für die Datenoperation erforderlich ist,
zurückzuführen auf
die Ausführung
der Anwendung, zu verhindern.
-
Bei
der oben beschriebenen beispielhaften Java-Anwendung gibt es eine
Möglichkeit,
dass das Sichern der Java-Anwendung mit einer Leseoperation oder
einer Operation des Arbeits-RAM für die Ausführung der Java-Anwendung im
Widerspruch steht. Deshalb gibt es eine Möglichkeit, dass die für eine Datenübertragungsoperation
erforderliche Zeitdauer vergrößert wird.
Die Erfindung verringert jedoch die Häufigkeit derartiger Situationen
und vermindert eine Verringerung der Leistung einer Sicherungsoperation bei
der Java-Anwendung, die durch die Ausführung der Java-Anwendung verursacht
wird.
-
Zurückzuführen auf
ein derartiges Merkmal ist es in einem Speicher, der die Erfindung
verwendet, im Vergleich zu herkömmlichen
Schichtgehäusespeichern
oder dem in der japanischen Patentanmeldung Nr. 2000-176182 beschriebenen
Speicher leichter, mehrere Anwendungen auszuführen, bei denen Daten in einem
Flash-Speicher gesichert werden, oder eine weitere Anwendung auszuführen, während die
Daten in einem Flash-Speicher gesichert werden.
-
Wie
oben beschrieben worden ist, kann gemäß der Erfindung die Wahrschein lichkeit,
dass eine externe Speicheroperation und eine Datenübertragungsoperation
oder externe Speicheroperationen im Widerspruch stehen, verringert
werden, wenigstens wenn ein Speichersteuerabschnitt vorgesehen ist,
der auf kleine Speicherbereiche getrennt zugreifen kann, oder wenn
ein Speichersteuerabschnitt vorgesehen ist, der eine Zugriffszeit
auf eine für
die Aktivierung eines Speicherfelds in einem Speicherabschnitt erforderliche
minimale Zeitdauer begrenzt. Deshalb kann z. B. eine Verringerung
der Geschwindigkeit einer Datenübertragungsoperation
verhindert werden, während
die Priorität
einer externen Speicheroperation gegeben ist, oder es kann die Wahrscheinlichkeit,
dass eine externe Speicheroperation unterbrochen wird, verringert
werden, während
die Priorität
einer Datenübertragungsoperation
gegeben ist.