DE60132726T2

DE60132726T2 - Speicherzugriffschaltung und Speicherzugriffsteuerungsschaltung

Info

Publication number: DE60132726T2
Application number: DE60132726T
Authority: DE
Inventors: Akira Toba
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-02-14
Filing date: 2001-02-13
Publication date: 2009-03-05
Anticipated expiration: 2021-02-14
Also published as: US20030131208A1; US20010014934A1; EP1130521A2; KR100787710B1; EP1130521A3; US6578125B2; EP1130521B1; DE60132726D1; US6742095B2; KR20010082617A

Description

HINTERGRUND DER ERFINDUNG
Erfindungsgebiet
Die vorliegende Erfindung betrifft eine Speicherzugriffsschaltung oder eine Speicherzugriffssteuerschaltung und insbesondere eine Speicherzugriffsschaltung oder eine Speicherzugriffssteuerschaltung für die Freigabe des Zugriffs durch eine Steuerung, die auf einem nicht entladbaren Aufzeichnungsmedium vorgesehen ist, auf einen Speicher auf demselben Aufzeichnungsmedium.
Beschreibung des Standes der Technik
Die Aufzeichnungsmedien, die herausnehmbar in elektronischen Geräten aufgenommen sind, umfassen Medien, wie beispielsweise Compact-Flashs, bei denen über die auf dem Medium vorgesehene Steuerung auf den Halbleiterspeicher zugegriffen werden kann. Hierbei besteht die Tendenz, dass die Zugriffsrate der Steuerung mit dem Größerwerden der Speicherkapazität steigt. Das heißt, wenn die Halbleiterspeicherkapazität durch den Fortschritt der Technologie erhöht ist, wird die Zugriffsrate der Steuerung ebenfalls infolge des technischen Fortschritts erhöht. Beim Stand der Technik hat jedoch das Zugriffssteuersignal für die Steuerung eine Aktivperiode, die vergleichsweise lang gesetzt ist, um einen positiven Zugriff selbst dann zu ermöglichen, wenn ein Aufzeichnungsmedium mit kleiner Kapazität eingesetzt ist. Somit war es unmöglich, dass die Steuerung ihre Kapazität in vollem Maß zeigt.
Die US-A-5604917 offenbart eine Speicherzugriffsschaltung gemäß dem Oberbegriff des Patentanspruchs 1.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist daher primäre Aufgabe der vorliegenden Erfindung, eine Speicherzugriffsschaltung oder eine Speicherzugriffssteuerschaltung zu schaffen, durch die eine auf dem Aufzeichnungsmedium vorgesehene Steuerung ihre Kapazität in vollem Ausmaß zeigen kann.
Diese Aufgabe wird durch eine Speicherzugriffsschaltung, die im Anspruch 1 definiert ist, gelöst; die abhängigen Ansprüche beziehen sich auf Weiterentwicklungen der Erfindung.
Eine Speicherzugriffsschaltung gemäß der vorliegenden Erfindung hat: einen Halter zum Halten eines entnehmbaren Aufzeichnungsmediums mit einem Speicher und einer Steuerung für den Zugriff auf den Speicher in Abhängigkeit von einem Zugriffssteuersignal; eine Ausgabeeinrichtung zum Ausgeben des Zugriffssteuersignals an die Steuerung; einen Detektor zum Detektieren eines Kapazitätswerts des Speichers; eine erste Einstelleinrichtung zum Einstellen einer Aktivperiode für das Zugriffssteuersignal auf eine erste Zeitspanne, wenn der Kapazitätswert unterhalb einer vorbestimmten Schwelle ist; und eine zweite Einstellrichtung zum Einstellen einer Aktivperiode für das Zugriffssteuersignal auf eine zweite Zeitspanne kürzer als die erste Zeitspanne, wenn der Kapazitätswert größer als die vorgegebene Schwelle ist.
Das vom Halter zu haltende Aufzeichnungsmedium ist ein entnehmbares Aufzeichnungsmedium mit einer Steuerung für den Zugriff auf einen Speicher in Antwort auf ein Zugriffssteuersignal und mit einem Speicher. Der Kapazitätswert des Speichers wird durch den Detektor detektiert. Ein detektierter Kapazitätswert wird durch den Komparator mit einem vorbestimmten Schwellwert verglichen. Wenn der Kapazitätswert unterhalb des vorbestimmten Schwellwerts ist, wird die Aktivperiode für das von der Steue rung durch die Ausgabeeinrichtung auszugebende Zugriffssteuersignal durch eine erste Einstelleinrichtung auf eine erste Zeitspanne eingestellt. Im Gegensatz hierzu wird, wenn der Kapazitätswert größer als der vorbestimmte Schwellwert ist, die Aktivperiode für das Zugriffssteuersignal durch die zweite Einstelleinrichtung auf eine zweite Zeitspanne kürzer als die erste Zeitspanne eingestellt.
Das heißt, es wird bedacht, dass die Steuerung einen Zugriff mit höherer Geschwindigkeit realisieren kann, wenn die Kapazität des Speichers steigt. Wenn somit der Kapazitätswert größer als der vorbestimmte Schwellwert ist, wird die Aktivperiode für das Zugriffssteuersignal verkürzt. Daraus folgt, dass es möglich ist, dass die für das Aufzeichnungsmedium vorgesehene Steuerung einen maximalen Bereich zeigt.
Vorzugsweise speichert der Speicher die Kapazitätswertdaten, und der Detektor detektiert den Kapazitätswert durch Auslesen der Kapazitätswertdaten aus dem Speicher gemäß dem Zugriffssteuersignal.
Das Zugriffssteuersignal enthält vorzugsweise ein Freigabesignal, das Freigabesignal hat auch eine Aktivperiode, die entweder auf die erste Zeitspanne oder zweite Zeitspanne eingestellt ist.
Eine Speicherzugriffssteuerschaltung hat ferner: eine Ausgabeeinrichtung zum Ausgeben einer Anzahl von Lesesteuersignalen an die Steuerung, die sich in der Aktivperiode voneinander unterscheiden; eine Bestimmungseinrichtung zum Bestimmen, ob jedes der Anzahl von Datensignalen, die in Abhängigkeit von der Anzahl gelesener Steuersignale gelesen werden, im Datenwert angemessen ist oder nicht, und eine Freigabeeinrichtung zum Freigeben einer kürzesten Aktivperiode unter den Aktivperioden entsprechend dem Bestimmungsergebnis, dass der Datenwert angemessen ist.
Das Aufzeichnungsmedium, welches in dem Halter entnehmbar gehalten ist, hat einen Speicher und eine Steuerung zum Auslesen eines Datensignals aus dem Speicher in Antwort auf ein Lesesteuersignal. Die Ausgabeeinrichtung gibt an die Steuerung eine Anzahl von Lesesteuersignalen aus, die sich in ihrer Aktivperiode voneinander unterscheiden. Wenn eine Anzahl von Datensignalen aus dem Speicher in Antwort auf die Lesesteuersignale ausgelesen worden ist, bestimmt die Bestimmungseinrichtung, ob jedes der ausgelesenen Datensignale einen angemessenen Datenwert hat oder nicht. Die erste Freigabeeinrichtung gibt eine kürzeste Aktivperiode unter den Aktivperioden in Übereinstimmung mit dem Bestimmungsergebnis, dass der Datenwert angemessen ist, frei.
Auf diese Weise wird die Angemessenheit des Datenwerts an den Datensignalen, die durch Lesesteuersignale mit unterschiedlichen Aktivperioden ausgelesen worden sind, bestimmt. Die Aktivierung erfolgt für die kürzeste Aktivperiode unter den Aktivperioden entsprechend den Bestimmungsergebnissen als Angemessenheit. Demgemäß kann die Steuerung ihre Leistung bis zu einem maximalen Ausmaß zeigen.
Gemäß einem Aspekt der vorliegenden Erfindung speichert der Speicher ein gemeinsames Datensignal, das den einzelnen Aufzeichnungsmedien gemeinsam ist, wobei jedes der Anzahl von Lesesteuersignalen eine Speicherzieladresseninformation für das gemeinsame Datensignal enthält und die Bestimmungseinrichtung bestimmt, ob das aus dem Speicher ausgelesene gemeinsame Datensignal einen vorbestimmten Wert zeigt oder nicht.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird der Kapazitätswert des Speichers durch den Detektor detektiert, und die Ausgabeeinrichtung wird durch die Freigabeeinrichtung freigegeben, wenn der Kapazitätswert einen vorbestimmten Schwellwert überschreitet.
Der Speicher speichert vorzugsweise ein Kapazitätswertdatensignal, das für den Kapazitätswert repräsentativ ist, und der Detektor detektiert den Kapazitätswert durch Lesen des Kapazitätswertdatensignals.
Die vorstehenden Aufgaben und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung anhand der begleitenden Zeichnungen im Einzelnen hervor.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockschaltbild, das eine Ausführungsform der vorliegenden Erfindung zeigt;
2 ist ein Flussdiagramm eines Teils der Funktionsweise der Ausführungsform gemäß 1;
3 ist ein Blockschaltbild einer Speichersteuerschaltung, die in der Ausführungsform gemäß 1 vorgesehen ist;
4 ist ein Zeitablaufplan, der einen Teil der Funktion der Ausführungsform der 1 zeigt;
5 ist ein Zeitablaufplan, der einen anderen Funktionsteil der Ausführungsform gemäß 1 zeigt;
6 ist ein Blockschaltbild, das eine andere Ausführungsform der vorliegenden Erfindung zeigt;
7 ist ein Flussdiagramm, das einen Teil der Funktion der Ausführungsform gemäß 6 zeigt;
8 ist ein Zeitablaufplan, der einen Funktionsteil der Ausführungsform der 6 zeigt;
9 ist ein Zeitablaufplan, der einen anderen Funktionsteil der Ausführungsform der 6 zeigt; und
10 ist ein Zeitablaufplan eines weiteren Funktionsteils der Ausführungsform der 6.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Mit Bezug auf 1 hat ein Bildwiedergabegerät 10 gemäß dieser Ausführungsform eine CPU 12 mit einem Synchronbusschema. Die CPU 12 ist durch einen Datenbus 14 mit einer Kamera ASIC 16 und einem bidirektionalen Puffer 20 verbunden. Wenn mittlerweile eine Speicherkarte 22 in einem Schlitz 24 aufgenommen ist, wird sie mit dem bidirektionalen Puffer 20 in Verbindung gebracht. Die Speicherkarte 22 hat eine Steuerung 22a und einen Speicher 22b, so dass die Steuerung 22a mit dem bidirektionalen Puffer 20 verbunden ist. Daraus folgend wird auf den Speicher 22b über die Steuerung 22a zugegriffen. Anzumerken ist, dass die Speicherkarte 22 ein entnehmbares Aufzeichnungsmedium, wie beispielsweise ein Compact-Flash, ist, das mit dem PCMCIA-Format kompatibel ist.
Wenn von der Speicherkarte 22 Daten ausgelesen werden, gibt die CPU 12 ein Adressimpulssignal (AS-Signal), ein Chipwählsignal (CS-Signal), ein R/W-Signal zur Identifizierung eines Zugriffinhalts und ein Adresssignal (ADRS-Signal) aus. Von diesen werden das AS-Signal, das CS-Signal und das R/W-Signal an eine Speichersteuerschaltung 18 angelegt, die in der Kamera ASIC 16 vorgesehen ist, während das ADRS-Signal an die Speicherkarte 22 angelegt wird. In Antwort auf ein Eingangssignal leitet die Speichersteuerschaltung 18 ein Steuersignal (Wc0-Signal, Wc1-Signal) an den bidirektionalen Puffer 20 und weiterhin das CS-Signal und das Ausgangsfreigabesignal (We-Signal) an die Speicherkarte 22. Infolgedessen werden Daten von einer gewünschten Adresse des Speichers 22b ausgelesen. Die ausgelesenen Daten werden an den bidirektionalen Puffer 20 ausgegeben und über den Bus 14 an die CPU 12 ausgegeben.
Wo die gelesenen Daten Bilddaten sind, stellt die CPU 12 diese Bilddaten über einen Codierer 26 einer Anzeigevorrichtung 28 bereit. Als Ergebnis wird am Bildschirm der Anzeigevorrichtung 28 ein wiedergegebenes Bild angezeigt.
Die aus dem Speicher 22b auszulesenden Daten enthalten neben Bilddaten Kapazitätswertdaten, die für einen Kapazitätswert des Speichers 22b repräsentativ sind. Die CPU 12 liest vor dem Auslesen der Bilddaten Kapazitätswertdaten aus. Gemäß dem Wert der ausgelesenen Kapazitätsdaten schaltet die CPU 12 ihre eigene Zugriffsverarbeitungszeitspanne und eine Zugriffsverarbeitungszeitspanne für die Speichersteuerschaltung 18. Das heißt, wenn der Speicher 22b eine große Kapazität hat, wird die Zugriffsverarbeitungszeitspanne verkürzt, während wenn der Speicher 22b eine kleine Kapazität hat, die Zugriffsverarbeitungszeitspanne verlängert wird.
Konkret verarbeitet die CPU 12 ein in der 2 gezeigtes Flussdiagramm. Zunächst wird im Schritt S1 bestimmt, ob eine Speicherkarte 22 in den Schlitz 24 eingesetzt ist oder nicht. Wenn das Ergebnis der Bestimmung "JA" ist, werden im Schritt S3 die Kapazitätswertdaten des Speichers 22b aus der Speicherkarte 22 ausgelesen. Nach dem Auslesen der Kapazitätswertdaten wird im Schritt S5 der Kapazitätswert, welcher durch die Kapazitätswertdaten repräsentiert ist, mit einem vorbestimmten Schwellwert verglichen. Wenn der Kapazitätswert über dem Schwellwert liegt, wird im Schritt S7 ein Kurzzeitzugriffmodus auf ihn selbst und auf die Speichersteuerschaltung 18 gesetzt. Wenn der Kapazitätswert unterhalb des Schwellwerts ist, wird im Schritt S9 ein Langzeitzugriffsmodus auf ihn selbst und die Speichersteuerschaltung 18 gesetzt. Nach der Beendigung der Moduseinstellung wird im Schritt S11 ein Bilddatenwiedergabevorgang ausgeführt. Zu diesem Zeitpunkt werden Bilddaten aus der Speicherkarte 22 in Übereinstimmung mit dem im Schritt S7 oder S9 errichteten Modus ausgelesen. Die CPU 12 geht jedes Mal dann zum Schritt S13 weiter, wenn der Wiedergabevorgang einmal beendet worden ist, um dadurch zu bestimmen, ob die Speicherkarte 22 aus dem Schlitz 26 entnommen worden ist oder nicht. Bei "NEIN" kehrt der Vorgang zum Schritt S11 zurück. Bei "JA" ist der Vorgang jedoch beendet.
Auf diese Weise wird der Zugriffsmoduseinstellvorgang bei Einsetzen der Speicherkarte 22 durchgeführt. Der Zugriffsmodus wird nicht noch einmal errichtet, es sei denn, die Speicherkarte 22 ist entnommen worden.
Konkret ist die Speichersteuerschaltung 18 wie in der 3 gezeigt konfiguriert. Beim Lesen der Kapazitätswertdaten aus der Speicherkarte 22 oder wenn Bilddaten aus der Speicherkarte 22 in dem Langzeitzugriffsmodus ausgelesen werden, arbeiten die CPU 12 und die Speichersteuerschaltung 18 gemäß dem in der 4 gezeigten Zeitablaufplan.
Die AS-, CS-, ADRS- und R/W-Signale werden von der CPU 12 mit der in der 4(B) bis 4(E) gezeigten Zeitabstimmung ausgegeben. Sowohl das AS-Signal als auch das CS-Signal sind Niedrigaktivsignale. Eine Zugriffsstartschaltung 24 empfängt die R/W-, AS- und CS-Signale und gibt ein in der 4(F) gezeigtes CS-Signal und ein in der 4(G) gezeigtes Zugriffssteuerfenstersignal (Wa-Signal) aus. Die CS- und Wa-Signale sind ebenfalls Niedrigaktivsignale, die mit einem Takt wie in der 4(A) gezeigt durch eine Halteschaltung 26 synchronisiert sind. Das CS-Signal wird der Steuerung 22a bereitgestellt, während das Wa-Signal einem Zähler 28 für die Zugriffssteuerung bereitgestellt wird. Dies aktiviert die Steuerung 22a und den Zähler 28. Nebenbei gesagt, ist die Lesezieladresse des Speichers 22b durch ein ADRS-Signal spezifiziert, das direkt von der CPU 12 ausgegeben wird.
Der Zählwert (Wb-Signal) des Zählers 28 wird in Antwort auf den Takt, wie in der 4(H) gezeigt, erhöht. Ein derartiger Zählwert wird einer OE-Steuerschaltung 30, einer bidirektionalen Puffersteuerschaltung 32, einer Ausgangspuffersteuerschaltung 34, einer Datenhaltesteuerschaltung 36 und einer BEREIT-Steuerschaltung 38 bereitgestellt. Die OE-Steuerschaltung 30 erzeugt ein Ausgangsfreigabesignal (We-Signal), wenn der Zählwert "1"–"5" annimmt. Das We-Signal wird durch die Halteschaltung 40 mit einer Zeitabstimmung wie in der 4(K) gezeigt ausgegeben. Die bidirektionale Puffersteuerschaltung 32 erzeugt auch Steuersignale (Wc0-Signal, Wc1-Signal), wenn der Zählwert "0"–"5" annimmt. Diese Steuersignale werden durch die Halteschaltung 42 mit einer wie in der 4(I) gezeigten Zeitabstimmung ausgegeben. Ferner erzeugt die Ausgangspuffersteuerschaltung ein Steuersignal (Wd-Signal), wenn der Zählwert "6"–"7" annimmt. Dieses Wd-Signal wird mit einer in der 4(J) gezeigten Zeitabstimmung ausgegeben. Ferner erzeugt die Datenhaltesteuerschaltung 36, wenn der Zählwert "6" annimmt, ein Steuersignal (Wf-Signal), wie in der 4(M) gezeigt. Die BEREIT-Steuerschaltung 38 erzeugt auch ein Bereit-Signal, wenn der Zählwert "7" annimmt. Das BEREIT-Signal wird durch die Halteschaltung 46 mit einer in der 4(P) gezeigten Zeitabstimmung ausgegeben.
Das heißt, das Wc0-Signal, das Wc1-Signal, das Wd-Signal, das We-Signal und das BEREIT-Signal werden als Niedrigaktivsignale durch die Halteschaltungen 40–46 verzögert. Andererseits wird das hochaktive Wf-Signal so, wie es ist, ohne Verzögerung ausgegeben.
Das von der Halteschaltung 40 ausgegebene We-Signal wird der Steuerung 22a bereitgestellt. Weil wie vorstehend beschrieben, das We-Signal ein niedrigaktives Ausgangsfreigabesignal ist, liest die Steuerung 22a in einer Zeitspanne, in welcher das Signal einen Niedrigpegel einnimmt, Daten aus dem Speicher 22b aus. Die Daten werden selbst in einer extrem kurzen Zeitspanne nach dem Anstieg des We-Signals gehalten, und die Datenlesezeitabstimmung ist wie in der 4(L) gezeigt ausgedrückt. Andererseits werden die von der Sperrschaltung 42 ausgegebenen Wc0- und Wc1-Signale dem bidirektionalen Puffer 20 angelegt. Der bidirektionale Puffer 20 wird durch das Wc0-Signal eingeschaltet. Durch das Wc1-Signal wird der Puffer 20a gesperrt und der Puffer 20b freigegeben. Daraus folgend ist nur in der in der 4 gezeigten Zeitspanne A ein Datentransfer von der Speicherkarte 22 auf den Datenbus 14 möglich. Als Ergebnis werden die Lesedaten (Daten Da) mit der in der 4(O) gezeigten Zeitabstimmung durch den bidirektionalen Puffer 20 und den Datenbus 14 hindurchgeführt und an der Speichersteuerschaltung 18 eingegeben.
Die Daten Da passieren den Puffer 48 und werden der Sperrschaltung 50 zugeführt, wo sie mit dem Anstieg des Takts in einer Zeitspanne gesperrt werden, in welcher das von der Datenhaltesteuerschaltung 36 ausgegebene Wf-Signal hoch ist. Das heißt, die Daten Da werden zu einem Zeitpunkt, zu welchem der Zählwert "7" wird, gesperrt. Vorausgesetzt, dass die Sperrdaten Db sind, werden die Daten Db von der Sperrschaltung 50 mit der in der 4(N) gezeigten Zeitabstimmung ausgegeben und durch eine Wählschaltung 52 am Puffer 54 eingegeben. Der Puffer 54 wird in einer in der 4 gezeigten Zeitspanne B durch ein Wd-Signal, das von der Sperrschaltung 44 ausgegeben worden ist, freigegeben und gibt Daten Db an den Datenbus 14 nur in der Zeitspanne B aus. Als Ergebnis werden die über den Datenbus 14 transferierten Daten mit der in der 4(O) gezeigten Zeitabstimmung von Da auf Db geschaltet.
Von der Sperrschaltung 46 wird ein BEREIT-Signal ausgegeben, wenn der Zählwert "8" wird. Das BEREIT-Signal wird neben der CPU 12 zur Zugriffsstartschaltung 24 und dem Zähler 28 geleitet. Die Zugriffsstartschaltung 24 wird beim Anstieg in dem BEREIT-Signal gesperrt. Dadurch wird das Ausgeben der CS- und Wa-Signale eingestellt. Der Zähler 28 wird beim Anstieg in dem BEREIT-Signal auch rückgesetzt. Als Ergebnis wird die Steuerung 22a zwei Takte nachdem die Daten Da gesperrt worden sind, gesperrt. Andererseits holt die CPU die Daten Db beim Anstieg im Takt während einer Eingangsperiode des BEREIT-Signals und stellt das Ausgeben der AS-, CS-, R/W- und ADRS-Signale beim Anstieg in dem BEREIT-Signal ein.
Im Kurzzeitzugiffsmodus arbeiten beim Auslesen der Bilddaten aus der Speicherkarte 22 die CPU 12 und die Speichersteuerschaltung 18 gemäß dem in der 5 gezeigten Zeitablauf.
Die AS-, CS-, ADRS- und R/W-Signale werden von der CPU 12 mit der in der 5(B) bis zur 5(E) gezeigten Zeitabstimmung ausgegeben. Die Zugriffsstartschaltung 24 gibt ein CS-Signal wie in der 5(F) gezeigt und ein Zugriffssteuerfenstersignal (Wa-Signal) wie in der 5(G) gezeigt, in Antwort auf einen Anstieg in dem AS-Signal aus. Die ausgegebenen CS- und Wa-Signale werden in der Sperrschaltung 26 gesperrt. Die Steuerung 22 wird mit dem CS-Signal gespeist, während der Zähler 28 mit dem Wa-Signal gespeist wird.
Der Zählwert (Wb-Signal) des Zählers 28 wird in Antwort auf den Takt wie in der 5(H) gezeigt, erhöht. Die OE-Steuerschaltung 30 erzeugt ein Ausgangsfreigabesignal (We-Signal), wenn der Zähler 28 einen Zählwert von "1"–"3" annimmt. Das We-Signal wird durch die Sperrschaltung 40 mit der in der 5(K) gezeigten Zeitabstimmung ausgegeben. Auch die bidirektionale Puffersteuerschaltung 32 erzeugt ein Steuersignal (Wc0-Signal, Wc1-Signal), wenn der Zählwert "0"–"3" annimmt. Diese Signale werden durch die Sperrschaltung 42 mit der in der 5(I) gezeigten Zeitabstimmung ausgegeben. Weiterhin erzeugt die Ausgangspuffersteuerschaltung 34 ein Steuersignal (Wd-Signal), wenn der Zählwert "4"–"5" annimmt. Dieses Wd-Signal wird ebenfalls mit der in der 5(J) gezeigten Zeitabstimmung ausgegeben. Weiterhin erzeugt die Datensperrsteuerschaltung 36 ein Steuersignal (Wf-Signal) wie in der 5(M) gezeigt, wenn der Zählwert "4" annimmt. Die BEREIT-Steuerschaltung 38 erzeugt ein BEREIT-Signal und der Zählwert nimmt "5" an. Dieses BEREIT-Signal wird durch die Sperrschaltung 46 mit der in der 5(P) gezeigten Zeitabstimmung ausgegeben.
Das von der Sperrschaltung 40 ausgegebene We-Signal wird an die Steuerung 22a gelegt, so dass die Steuerung 22a aus dem Speicher 22b in einer Zeitspanne, in welcher das We-Signal einen niedrigen Pegel einnimmt, Daten ausliest. Die Daten werden selbst nach dem Anstieg in dem We-Signal eine geringfügige Zeitspanne gehalten, wobei die Zeitabstimmung des Auslesens der Daten in der 5(L) gezeigt ist. Die von der Sperrschaltung 42 ausgegebenen Wc0- und Wc1-Signale werden dagegen an den bidirektionalen Puffer 20 angelegt, so dass der Datentransfer von der Speicherkarte 22 auf den Datenbus 14 nur in der in der 5 gezeigten Zeitspanne A möglich gemacht ist. Daraus folgend werden die aus dem Speicher 22b ausgelesenen Daten (Daten Da) durch den bidirektionalen Puffer 20 und den Datenbus 14 mit der in der 5(O) gezeigten Zeitabstimmung an der Speichersteuerschaltung 18 eingegeben.
Die Daten Da werden über den Puffer 48 an die Sperrschaltung 50 angelegt, wo sie beim Anstieg des Takts während einer Zeitspanne, in der das Wf-Signal das von der Datensperrsteuerschaltung 36 ausgegeben worden ist, ansteigt, gesperrt werden. Das heißt, die Daten Da werden zu einem Zeitpunkt gesperrt, zu dem der Zählwert "5" wird. Die gesperrten Daten Db werden von der Sperrschaltung mit der in der 5(N) gezeigten Zeitabstimmung ausgegeben und über die Wählschaltung 52 am Puffer eingegeben. Der Puffer 54 wird in der in der 5 gezeigten Zeitspanne durch das von der Sperrschaltung 44 ausgegebene Wd-Signal freigegeben und gibt Daten Db nur in dieser Zeitspanne B auf den Datenbus 14 aus. Als Ergebnis werden die über den Datenbus 14 transferierten Daten mit der in der 5(O) gezeigten Zeitabstimmung von Da auf Db geschaltet.
Wenn der Zählwert "6" erreicht, wird ein BEREIT-Signal von der Sperrschaltung 46 ausgegeben und an die CPU 12, die Zugriffsstartschaltung 24 und den Zähler 28 angelegt. Die Zugriffsstartschaltung 24 sperrt das Ausgeben der CS- und Wa-Signale beim Anstieg des BEREIT-Signals. Der Zähler 28 wird beim Anstieg des BEREIT-Signals rückgesetzt. Andererseits holt die CPU 12 die Daten Db während der Zeitspanne des Eingebens des BEREIT-Signals beim Taktanstieg und sperrt das Ausgeben der AS-, CS-, R/W- und ADRS-Signale beim Ansteigen des BEREIT-Signals.
Wie aus den 4 und 5 zu ersehen ist, haben die verschiedenen Zugriffssteuersignale, die von der CPU 12 und der Speichersteuerschaltung 18 ausgegeben werden, im Kurzzeitzugriffsmodus kürzere Aktivperioden als im Langzeitzugriffsmodus. Der Kurzzeitzugriffsmodus wird hierbei errichtet, wenn die Kapazität des Speichers 22b größer als ein vorbestimmter Schwellwert ist. Dies ist infolge der Überlegung, dass je größer der Kapazitätswert des Speichers 22b ist, umso höher die Leistung der Steuerung 22a wird, wobei die Steuerung 22a positiv auf eine gewünschte Adresse selbst dann zugreifen kann, wenn die Aktivperiode des Zugriffssteuersignals kurz ist. Als Ergebnis kann die Steuerung 22a ihre Leistung bis zu einem maximalen Ausmaß zeigen, und der Zugriff erfolgt mit höherer Geschwindigkeit, wenn die Kapazität des Speichers 22b erhöht ist.
Mit Bezug auf 6 ist eine andere Ausführungsform eines Datenverarbeitungsgeräts 10 ähnlich wie das in der 1 gezeigte Bildwiedergabegerät 10 konfiguriert, mit Ausnahme, dass der Codierer 26 und die Anzeigevorrichtung 28 weggelassen sind. Daher wird eine doppelte Erläuterung ähnlicher Teile weggelassen.
Wenn Daten aus der Speicherkarte 22 ausgelesen werden, gibt die CPU 12 die AS-, CS-, R/W- und ADRS-Signale aus. Von diesen Signalen werden die AS-, CS- und R/W-Signale an die Speichersteuerschaltung 18 angelegt, die in der Kamera ASIC 16 vorgesehen ist, während das ADRS-Signal an die Speicherkarte 22 angelegt wird. Die Speichersteuerschaltung 18 liefert in Antwort auf die Eingangssignale die Wc0- und Wc1-Signale an den bidirektionalen Puffer 20 und ferner die CS- und We-Signale an die Speicherkarte 22. Infolgedessen wird ein Datensignal von der gewünschten Adresse des Speichers 22b gelesen, und das gelesene Datensignal wird über den bidirektionalen Puffer 20 und den Bus 14 an die CPU 12 ausgegeben. Die Kamera ASIC 16 liefert von selbst ein BEREIT-Signal an die CPU 12 in Zeitabstimmung mit dem Datensignal, mit dem die CPU 12 gespeist wird.
Die CPU 12 verarbeitet konkret ein in der 7 gezeigtes Flussdiagramm. Zunächst wird im Schritt S21 bestimmt, ob die Speicherkarte 22 in den Schlitz 24 eingesetzt ist oder nicht. Wenn sie nicht eingesetzt ist, wird im Schritt S23 eine Warnung erzeugt. Wenn andererseits die Speicherkarte 22 aufgenommen ist, wird im Schritt S25 die Zugriffszeit auf einen maximalen Wert gesetzt. Im Einzelnen werden die Aktivperioden der auszugebenden CS-, R/W- und ADRS-Signale von selbst auf Maximalwerte gesetzt, und ferner wird ein Steuersignal der Kamera ASIC 16 bereitgestellt, um die Aktivperioden der Wc0-, Wc1-, CS- und We-Signale auf Maximalwerte zu setzen.
In dem Schritt S27 werden die AS- und CS-Signale und ein R/W-Signal, das für "Auslesen" repräsentativ ist, der Kamera ASIC 16 zugeleitet und ferner wird ein ADRS-Signal, das für eine Speicheradresse eines ID-Datensignals repräsentativ ist, an die Speicherkarte 22 angelegt. Die auf der Speicherkarte 22 vorgesehene Steuerung 22a wird mit CS-, We- und ADRS-Signalen gespeist, die mit Aktivperioden auf den maximalen Wert eingestellt sind. Infolgedessen wird ein ID-Datensignal von der ID-Speicheradresse des Speichers 22b ausgelesen. Im Schritt S29 wird ein Kapazitätswert des Speichers 22b aus dem ausgelesenen ID-Datensignal detektiert. Das heißt, das ID-Datensignal hat gemeinsame Daten, wie beispielsweise eine Typnummer, die jeder Speicherkarte gemeinsam ist und Kapazitätswertdaten, die für einen Kapazitätswert repräsentativ sind. Im Schritt S29 wird aus dem ID-Datensignal ein Kapazitätswert detektiert.
Im Schritt S31 wird basierend auf den detektierten Kapazitätswertdaten bestimmt, ob der Kapazitätswert des Speichers 22b größer als ein vorbestimmter Wert ist (beispielsweise 8 M Bytes) oder nicht. Wenn der Kapazitätswert ≦ dem vorbestimmten Wert ist, tritt der Vorgang direkt in einen Zugriffsvorgang auf ein gewünschtes Datensignal des Schritts S43 ein. Das heißt, durch die Bestimmung "NEIN" im Schritt S31 wird die maximale Aktivperiode (maximale Zugriffszeit) als eine optimale Aktivperiode (optimale Zugriffszeit) bestimmt. Als Ergebnis erhält im Schritt S43 die Speicherkarte 22 die CS-, We- und ADRS-Signale, die die Maxima in den Aktivperioden angenommen haben, wodurch ein Zugriffsvorgang mit einer maximalen Zugriffszeit durchgeführt wird.
Wenn andererseits im Schritt S31 bestimmt worden ist, dass gilt Kapazitätswert > vorbestimmter Wert, dann wird im Schritt S33 die Zugriffszeit um einen Schritt reduziert. Das heißt, die Aktivperioden der von selbst auszugebenden CS-, R/W- und ADRS-Signale und die Aktivperioden der Wc0-, Wc1-, CS- und We-Signale, die von der Speichersteuerschaltung 18 ausgegeben werden, werden auf Zeitspannen eingestellt, die um einen Schritt kürzer als gegenwärtig, sind. Im Schritt S35 wird auf die Speicherkarte 22 mit verschiedenen Signalen zugegriffen, die wiederum auf Aktivperioden in einer ähnlichen Art und Weise wie im Schritt S27 gesetzt sind, um aus dem Speicher 22b ein ID-Datensignal auszulesen.
Im Schritt S37 werden gemeinsame Daten aus dem ausgelesenen ID-Datensignal detektiert. In dem darauf folgenden Schritt S39 wird ein detektierter gemeinsamer Datenwert mit einem vorbestimmten Wert verglichen, um zu bestimmen, ob das ID-Datensignal angemessen ist oder nicht. Wenn der gemeinsame Datenwert hierbei einen vorbestimmten Wert repräsentiert, wird das ID-Datensignal als angemessen ausgelesen betrachtet (das ID-Datensignal wird als angemessen betrachtet), und der Vorgang kehrt zum Schritt S33 zurück. Als Ergebnis der Rückkehr zum Schritt S33 wird die Zugriffszeit weiter um einen Schritt reduziert und das ID-Datensignal wird wiederum mit einer reduzierten Zugriffszeit ausgelesen.
Wenn ein ID-Datensignal wegen der Verkürzung der Zugriffszeit nicht angemessen ausgelesen ist und ein gemeinsamer Datenwert einen von einem vorbestimmten Wert verschiedenen Wert zeigt, dann wird im Schritt S39 "NEIN" bestimmt (das gelesene ID-Datensignal ist nicht angemessen). In diesem Fall wird die Zugriffszeit im Schritt S41 um einen Schritt erhöht. Das heißt, die Aktivperioden der von selbst auszugebenden CS-, R/W- und ADRS-Signale und die Aktivperioden der Wc0-, Wc1-, CS- und We-Signale, die von der Speichersteuerschaltung 18 ausgegeben werden, werden für das angemessene Auslesen eines ID-Datensignals auf die kürzesten Zeitspannen gesetzt. Dadurch wird es möglich, als eine optimale Aktivperiode eine kürzeste Aktivperiode für angemessenes Auslesen eines ID-Datensignals zu bestimmen. Nach der Bestimmung der optimalen Aktivperiode wird im Schritt S43 ein Zugriffsvorgang auf ein gewünschtes Datensignal ausgeführt.
Die Speichersteuerschaltung 18 ist ähnlich wie diejenige der ersten Ausführungsform (d. h. wie in 3 gezeigt) konfiguriert. Wenn ein ID-Datensignal aus der Speicherkarte 122 unter Aufwendung einer maximalen Zugriffszeit ausgelesen wird, arbeiten die CPU 12 und die Speichersteuerschaltung 18 mit der in der 8 gezeigten Zeitabstimmung. Wenn die Zugriffszeit um einen Schritt verringert ist, arbeiten die CPU 12 und die Speichersteuerschaltung 18 auch mit der in der 9 gezeigten Zeitabstimmung. Wenn die Zugriffszeit weiter um einen Schritt verringert ist, arbeiten die CPU 12 und die Speichersteuerschaltung 18 gemäß der in der 10 gezeigten Zeitabstimmung. Nebenbei gesagt sind die in den 8 bis 10 gezeigten Zeitablaufpläne weitge hend ähnlich den Zeitablaufplänen wie in den 4 und 5 gezeigt, daher wird eine konkrete Erläuterung weggelassen.
Gemäß der 8(H) wird das Wb-Signal (Zählwert) von "0" auf "8" erhöht. Die in der 8(I) gezeigten Wc0- und Wc1-Signale sind aktiv, wenn der Zählwert "1"–"6" annimmt. Das in der 8(J) gezeigte Wd-Signal ist aktiv, wenn der Zählwert "7" oder "8" annimmt. Das in der 8(K) gezeigte We-Signal ist aktiv, wenn der Zählwert "2"–"6" annimmt. Auch das in der 8(M) gezeigte Wf-Signal ist aktiv, wenn der Zählwert "6" annimmt, während das in der 8(P) gezeigte BEREIT-Signal aktiv ist, wenn der Zählwert "8" annimmt.
Gemäß dem in der 9 gezeigten Zeitablaufplan wird das Wb-Signal von "0" auf "7" erhöht (9(H)). Die Wc0- und Wc1-Signale sind aktiv, wenn der Zählwert "1"–"5" ist (9(I)). Das Wd-Signal ist aktiv, wenn der Zählwert "6" oder "7" annimmt (9(J)). Das We-Signal ist aktiv, wenn der Zählwert "2"–"5" annimmt (9(K)). Das Wf-Signal ist aktiv, wenn der Zählwert "5" annimmt (9(M)), während das BEREIT-Signal aktiv ist, wenn der Zählwert "7" annimmt (9(P)).
Andererseits wird gemäß 10 das Wb-Signal von "0" auf "6" erhöht (10(H)). Die Wc0- und Wc1-Signale sind aktiv, wenn der Zählwert "1"–"4" annimmt (10(I)). Das Wd-Signal ist aktiv, wenn der Zählwert "5" oder "6" annimmt (10(J)). Das We-Signal ist aktiv, wenn der Zählwert "2"–"4" annimmt (10(K)). Das Wf-Signal ist aktiv, wenn der Zählwert "4" annimmt (10(M)). Das BEREIT-Signal ist aktiv, wenn der Zählwert "6" annimmt (10(P)).
Auf diese Weise werden die Zeitspannen, in denen die Wb-, Wc0-, Wc1-, Wd- oder We-Signale aktiv sind, jedes Mal um einen Schritt (einen Zählwert) reduziert. Der Zeitpunkt, zu welchem das Wf-Signal und die BEREIT-Signale aktiv sind, ist jedes Mal um einen Schritt früher gemacht (einen Zählwert). Die Verkürzung der Zugriffszeit im Schritt S33 der 7 wird auf diese Weise konkret realisiert.
Wenn gemäß dieser Ausführungsform Datensignale aus der im Schlitz 24 gehaltenen Speicherkarte ausgelesen werden, werden zunächst ADRS-, CS- und We-Signale mit maximalen Aktivperioden zur Steuerung geleitet, und aus einer ID-Speicheradresse des Speichers 22b wird ein ID-Datensignal ausgelesen. Dieses ID-Datensignal enthält die Daten eines Kapazitätswerts (Gesamtkapazitätswert) des Speichers. Mit diesen Kapazitätswertdaten wird bestimmt, ob die Speicherkapazität größer als ein vorbestimmter Wert ist oder nicht. Wenn der Kapazitätswert niedriger als der vorbestimmte Wert ist, wird die maximale Aktivperiode als eine optimale Aktivperiode bestimmt. Das heißt, die maximale Aktivperiode ist wirksam gemacht.
Wenn andererseits der Kapazitätswert größer als der vorbestimmte Wert ist, wird aus dem Speicher gemäß den ADRS-, CS- und We-Signalen, die zueinander unterschiedliche Aktivperioden haben, ein ID-Datensignal ausgelesen. Die gelesenen ID-Datensignale werden als angemessen oder nicht angemessen bestimmt. Im Einzelnen werden die gemeinsamen Daten, die in den ID-Daten enthalten sind, mit einem vorbestimmten Wert verglichen. Wenn die gemeinsamen Daten einen vorbestimmten Wert zeigen, wird das ID-Datensignal als angemessen bestimmt. Wenn jedoch der gemeinsame Datenwert nicht den vorbestimmten Wert zeigt, wird das ID-Datensignal als nicht angemessen bestimmt. Die kürzeste Aktivperiode unter den Aktivperioden, bei denen das ID-Datensignal als angemessen ausgelesen bestimmt worden ist, wird als eine optimale Aktivperiode bestimmt. Das heißt, die kürzeste Aktivperiode, bei der das ID-Datensignal angemessen ausgelesen worden ist, wird wirksam gemacht.
Wenn auf diese Weise die Speicherkapazität niedriger als ein vorbestimmter Wert ist, wird die maximale Aktivperiode wirksam gemacht. Wenn die Speicherkapazität größer als der vorbestimmte Wert ist, wird die kürzeste Aktivperiode, bei der das Datensignal angemessen ausgelesen worden ist, wirksam gemacht. Daraus folgt, dass wenn die Speicherkarte, die eine kleinere Kapazität als der vorbestimmte Wert hat, eingesetzt ist, es möglich ist, die Zeit, die für das Zugreifen auf gewünschte Daten erforderlich ist, zu reduzieren. Wenn eine Speicherkarte mit einer Kapazität größer als der vorbestimmte Wert eingesetzt ist, kann die Steuerung die maximale Funktion zeigen.
Nebenbei gesagt, wird bei dieser Ausführungsform, wenn eine kürzeste Aktivperiode für das angemessene Auslesen eines ID-Datensignals bestimmt wird, die Aktivperiode um einen Zeitschritt verkürzt. Die kürzeste Aktivperiode kann jedoch bestimmt werden, indem besser gesagt die Aktivperiode um einen Schritt pro Zeit ausgedehnt wird. Auch bei dieser Ausführungsform werden die gemeinsamen Daten, die in dem ID-Datensignal enthalten sind, ausgelesen, und der gemeinsame Datenwert wird mit einem vorbestimmten Wert verglichen, wodurch bestimmt wird, ob das ID-Datensignal angemessen ist oder nicht. Die Angemessenheit des ID-Datensignals kann jedoch durch die Kapazitätswertdaten bestimmt werden, die vor den gemeinsamen Daten ausgelesen worden sind. In diesem Fall können die mit der maximalen Zugriffszeit ausgelesenen Kapazitätswertdaten in einem Register gehalten werden, so dass verschiedene Kapazitätswertdaten, die mit unterschiedlichen Zugriffszeiten ausgelesen worden sind, mit den Kapazitätswertdaten im Register verglichen werden.
Obwohl weiterhin die vorstehenden Ausführungsformen den Compact-Flash (hergestellt von Sun Disk) verwenden, kann statt des Compact-Flash auch ein Speicherstick (hergestellt von Sony) verwendet werden. Anstatt des Halbleiterspeichers, wie beispielsweise eines Compact-Flash oder Speichersticks kann auch ein Plattenaufzeichnungsmedium, wie beispielsweise eine Mikrotreib-Platte (hergestellt von IBM) verwendet werden. Obwohl weiterhin in zwei Ausführungsformen die Steuersignale Wc0, Wc1, Wd, We, Wf und die BEREIT-Signale in ihrer Ausgabezeitabstimmung durch den Zähler gesteuert wurden, kann eine andere Statusmaschine als der Zähler bei der Zeitabstimmungssteuerung verwendet werden. Obwohl die Erläuterung in den zwei Ausführungsformen nur die Leseoperation betraf, ist diese Erfindung auch für die Schreiboperation wirksam.
Obwohl die vorliegende Erfindung im Einzelnen beschrieben und dargestellt worden ist, ist klar zu ersehen, dass dies nur zur Erläuterung und als Beispiel dient und nicht zur Begrenzung verwendet werden kann, der Umfang der vorliegenden Erfindung ist nur durch den Wortlaut der anhängenden Ansprüche begrenzt.

Claims

Speicherzugriffsschaltung mit: einem Halter zum Halten eines entnehmbaren Aufzeichungsmediums (22) mit einem Speicher (22b) und einer Steuerung (22a) für den Zugriff auf den Speicher in Abhängigkeit von einem Zugriffssteuersignal, einer Ausgabeeinrichtung zum Ausgeben des Zugriffssteuersignals an die Steuerung, gekennzeichnet durch einen Detektor zum Erfassen eines Kapazitätswertes des Speichers (22b), einer ersten Einstelleinrichtung zum Einstellen einer Aktivperiode für das Zugriffssteuersignal auf eine erste Zeitspanne, wenn der Kapazitätswert unterhalb einer vorgegebenen Schwelle ist, und einer zweiten Einstelleinrichtung zum Einstellen einer Aktivperiode für das Zugriffssteuersignal auf eine zweite Zeitspanne, die kürzer ist als die erste Zeitspanne, wenn der Kapazitätswert größer als die vorgegebene Schwelle ist.
Speicherzugriffsschaltung nach Anspruch 1, wobei der Speicher (22b) Kapazitätswertdaten speichert und der Detektor den Kapazitätswert durch Lesen der Kapazitätswertdaten aus dem Speicher (22b) entsprechend dem Zugriffssteuersignal erfasst.
Speicherzugriffsschaltung nach Anspruch 1, wobei das Zugriffssteuersignal ein Freigabesignal enthält, wobei das Freigabesignal eine Aktivperiode aufweist, die entweder auf die erste Zeitspanne oder auf die zweite Zeitspanne eingestellt ist.
Speicherzugriffssteuerschaltung nach Anspruch 1, wobei die zweite Einstelleinrichtung eine Ausgabeeinrichtung aufweist zum Ausgeben einer Anzahl von Lesesteuersignalen an die Steuerung, die sich in der Aktivperiode voneinander unterscheiden, eine Be stimmungseinrichtung zum Bestimmen, ob jedes der Anzahl von Datensignalen. die in Abhängigkeit von der Anzahl gelesener Steuersignale gelesen werden, im Datenwert angemessen ist oder nicht, und eine Freigabeeinrichtung zum Freigeben einer kürzesten Aktivperiode unter den Aktivperioden entsprechend des Bestimmungsergebnisses, dass der Datenwert angemessen ist.
Speicherzugriffssteuerschaltung nach Anspruch 4, wobei der der Speicher (22b) ausgebildet ist, ein gemeinsames Datensignal zu speichern, das jeweiligen der Aufzeichungsmedien gemein ist, wobei die Anzahl von Lesesteuersignalen Speicherzieladressinformationen für das gemeinsame Datensignal enthält und wobei die Bestimmungseinrichtung bestimmt, ob das gemeinsame Datensignal, das aus dem Speicher gelesen wurde, einen vorgegebenen Wert zeigt oder nicht.