DE2460825A1 - Verfahren und anordnung zur dynamischen steuerung von schreib/leseoperationen zwischen zentraleinheit und peripheriegeraeten einer datenverarbeitungsanlage - Google Patents

Verfahren und anordnung zur dynamischen steuerung von schreib/leseoperationen zwischen zentraleinheit und peripheriegeraeten einer datenverarbeitungsanlage

Info

Publication number
DE2460825A1
DE2460825A1 DE19742460825 DE2460825A DE2460825A1 DE 2460825 A1 DE2460825 A1 DE 2460825A1 DE 19742460825 DE19742460825 DE 19742460825 DE 2460825 A DE2460825 A DE 2460825A DE 2460825 A1 DE2460825 A1 DE 2460825A1
Authority
DE
Germany
Prior art keywords
peripheral
data
control unit
peripheral device
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742460825
Other languages
English (en)
Other versions
DE2460825C2 (de
Inventor
Shirish Patel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2460825A1 publication Critical patent/DE2460825A1/de
Application granted granted Critical
Publication of DE2460825C2 publication Critical patent/DE2460825C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Description

51-01295 Ge 20. Dezember 1974
HONEYWELL INFORMATION SYSTEMS INC.
200 Smith Street
Waltham, Mass., USA
Verfahren und Anordnung zur dynamischen Steuerung von Schreib/ Leseoperationen zwischen Zentraleinheit und Peripheriegeräten
einer Datenverarbeitungsanlage.
Das periphere Untersystem einer Datenverarbeitungsanlage umfaßt ein oder mehrere periphere Geräte zur Speicherung oder Wiedergabe von Daten sowie eine Peripheriesteuereinheit, welche die Datenübertragung zwischen den Peripheriegeräten und der Zentraleinheit CPU. steuert. Die Operationen der Peripheriesteuereinheit werden durch Befehle aus einem in der Zentraleinheit gespeicherten Programm bestimmt. Die Befehle werden der Peripheriesteuereinheit zugeleitet, welche die Befehle ausführt, die angegebenen Operationen durchführt und entsprechende Zustandsinformationen an die Zentraleinheit liefert. In Abhängigkeit von Befehlen der Zentraleinheit kann zwar' die Peripheriesteuereinheit eine Vielzahl von Operationen ausführen, alle Operationen beinhalten aber . ' ·. schließlich eine Zufuhr von Daten zu den Peripheriegeräten oder den Abruf von Daten aus diesen Geräten. Als periphere Informationsspeicher dienen beispielsweise Magnetbandgeräte, Magnetplattenspeicher und andere. Für jede Art von Speichergerät gibt es verschiedene Modelle, welche unterschiedliche Lese/Schreibkapazität, insbesondere eine unterschiedliche Lese/Schreibgeschwindigkeit haben, welche im Fall eines Magnetbandes oder einer Magnetplatte der Bewegungsgeschwindigkeit dieses Speichermediums
B09828/0595
2460325
entspricht. Die Flexibilität einer Datenverarbeitungsanlage läßt, sich verbessern, wenn das System und insbesondere seine Peripheriesteuereinheit mit Peripheriegeräten unterschiedlicher Schreib/ Lesegeschwindigkeit zusammenarbeiten kann. Bei bekannten Datenverarbeitungsanlagen findet in der Peripheriesteuereinheit eine festverdrahtete Logik Anwendung, mit deren Hilfe die Peripheriesteuereinheit mit bestimmten peripheren Geräten zusammenarbeiten kann. Soll jedoch eine solche Peripheriesteuereinheit mit anderen Peripheriegeräten zusammengeschaltet werden, so muß die Hardware-Logik in der Peripheriesteuereinheit geändert und den anderen Geräten angepaßt werden. Diese Änderungen betreffen beispielsweise die Lese/Schreibzeitfolge der Peripheriesteuereinheit, damit diese mit zusätzlichen Peripheriegeräten "zusammenwirken kann. Derartige Änderungen der Schaltlogik sind zeitraubend und teuer.
Der Erfindung liegt die Aufgabe zugrunde, die Anpassung der Peripheriesteuereinheit an unterschiedliche Betriebskenngrößen, insbesondere Arbextsgeschwxndigkeiten verschiedener Peripheriegeräte ohne Änderung der Hardware-Logik zu ermöglichen.
Diese Aufgabe wird gelöst durch das im Anspruch 1 gekennzeichnete Verfahren. Vorteilhafte Weiterbildungen dieses Verfahrens sowie Einrichtungen und Schaltungsanordnungen zu seiner Durchführung sind Gegenstand der Unteransprüche. Im wesentlichen besteht die Erfindung darin, daß die Peripheriesteuereinheit von dem zum Zwecke einer Datenübertragung anzukoppelnden' Peripheriegerät, dessen Arbeitskenngröße, insbesondere dessen Betriebsgeschwindigkeit, abfragt und anschließend die Datenübertragung entsprechend dieser Betriebsgeschwindigkeit steuert. Sie paßt sich somit selbst an die Arbeitsgeschwindigkeit des betreffenden Peripheriegerätes an.
Die Erfindung wird nachfolgend anhand eines in den Zeichnungen wiedergegebenen Ausführungsbeispiels erläutert. Dabei zeigt
509828/0595
Figur 1 schematisch das an die Zentraleinheit einer Datenverarbeitungsanlage angeschlossene periphere Untersystem; Figur 2 einen Teil der Logik und der Schaltungsanordnung der Geräte —Schnittstellensteuerung und ies Microprocessors gemäß Figur 1;
Figur 3 eine Ausführungsform der Selektorschaltung aus Figur 2 und · Figur 4 eine Ausführungsform für eines der Peripheriegeräte.
Figur 1 zeigt schematisch ein peripheres Untersystem, welches über eine Ein/Ausgabesteuereinheit (IOC) 106 an die Zentraleinheit (CPU) 102. einer Datenverarbeitungsanlage angeschlossen ist. Das periphere Untersystem umfaßt ein oder mehrere Peripherieger rate 114 sowie eine Peripheriesteuereinheit 110, welche zwischen die Ein/Ausgabesteuereinheit 106 und die Peripheriegeräte 114 eingeschaltet ist. Als Peripheriegerät 114 kommt beispielsweise ein Magnetbandgerät, ein Magnetplattenspeicher oder ähnliche Geräte für die Aufzeichnung und Wiedergabe von Daten in Frage. Die im Peripheriegerät gespeicherten Daten werden gesteuert von der Zentraleinheit 102 über die Ein/Ausgabesteuerung 106 der Peripheriesteuereinheit 110 zugeführt, welche in Abhängigkeit von Befehlen aus der Zentraleinheit 102 die Daten bearbeitet, -beispielsweise ein Übersetzen, Packen oder ähnliche Datenbearbei-■tung ausführt und anschließend die so bearbeiteten Daten einem der Peripheriegeräte 114 zuleitet. Ebenfalls aufgrund von Befehlen aus der Zentraleinheit 102 liest, die Peripheriesteuereinheit 110 Daten aus einem bestimmten Peripheriegerät 114 aus, bearbeitet die Daten, beispielsweise durch übersetzen, Entpacken usw., und gibt sie an die Ein/Ausgabesteuereinheit 106 und die Zentraleinheit 102 weiter.
An die Zentraleinheit 102 können weitere periphere Untersysteme ähnlich demjenigen gemäß Figur 1 angeschlossen sein. Die verschiedenen Peripheriesteuereinheiten und zugehörigen Peripheriegeräte werden nachfolgend als Peripheriekanäle bezeichnet und mit Kanalnummern versehen. Jede Kanalnummer bezeichnet somit
509828/0595
eine bestimmte Peripheriesteuereinheit und ein zugehöriges Peripheriegerät. Jede Datenübertragungsoperation in einem Kanal wird durch ein Kanalprogramm in der Zentraleinheit bestimmt. Ein solches Kanalprogramm ist jeweils einem bestimmten Kanal zugeordnet und enthält einen kompletten Befehlsatz sowie die Adressierinformation für die Durchführung der Datenübertragung .
Die Peripheriesteuereinheit 110 umfaßt eine Peripheriesystem-Schnittstellensteuerung (PSI) 118, welche über Daten-und Steuersignalleitungen an die Ein/Ausgabesteuereinheit 106 angeschlossen ist, einen Mikro-Processor 126, welcher mit der Peripheriesystem-Schnittstellensteuerung 118 verbunden ist, einen Festwertspeicher (ROM) 122 und einen Zwischenspeicher (SPM) 130, welche beide mit dem Mikro-Processor 126 in Verbindung stehen t sowie eine Gexäte-Schnittstellensteuerung (DLI) 134, die mit dem Mikro-Processor 126 sowie über Daten und Steuersignalleitungen mit dem Peripheriegerät 114 verbunden ist. Die Peripheriesystem-Schnittstellensteuerung 118 umfaßt Logikschaltungen sowie Datenspeicher für die Zusammenarbeit mit der Ein/Ausgabesteuereinheit 106. Beispielsweise sind hierin ein Register für die zeitweise Speicherung von Befehlen und zwischen der Ein/Ausgabesteuerung 106 und der Peripheriesteuerung 110 übertragene Daten, eine Logikschaltung zur Steuerung der Datenübertragung und gegebenenfalls Umsetzer für die zur Ein/Ausgabesteuerung 106 zu übertragenden oder von dort kommenden Daten vorhanden. Falls ein Packen und Entpacken von Daten erforderlich ist, kann auch die Steuerlogik hierfür in der Peripheriesystem-Schnittstellensteuerung 118 enthalten sein.
Der Mikro-Processor 126 erledigt die Datenverarbeitungoperationen für den übergang von Daten zwischen dem Peripheriegerät 114 und der Zentraleinheit 102. Diese Übertragung wird durch Mikrobefehle im Festwertspeicher (ROM) 122 gesteuert. Der Mikro-Processor 126 spricht auf Befehle aus der Zentraleinheit 102 an, liest aus dem Festwertspeicher 122 die Mikrobefehle aus und führt die hierdurch
509828/0595
bestimmten Operationen durch. Der Festwertspeicher 12.2 enthält neben "den Mikrobefehlen noch andere Informationen, z.B. Befehle und Codes für die Peripheriegeräte 114 oder die Ein/Ausgabe-Stetiereinheit 106 sowie Informationen, welche es der Peripheriesteuereinheit 110 ermöglicht,mit den Peripheriegeräten zusammenzuarbeiten.
Ein vorzugsweise als■schneller Hilfsspeicher ausgebildeter Zwischenspeicher (SPM) 130 dient zum vorübergehenden Speichern der aus der Zentraleinheit 102 kommenden Befehle, der zwischen der Zentraleinheit 102 und dem Peripheriegerät 114 zu übertragenden Daten und allgemein für jegliche Information, welche für die Datenübertragung erforderlich ist. Die Geräte-Schnittstellensteuerr134 enthält die für die Zusammenarbeit mit den Peripheriegeräten 114 erforderlichen Logikschaltungen und Speicher, nämlich eine Geräteauswahlschaltung sowie ein Indexregister und einen Indexzähler für die Erzeugung der . Takt- oder Abtastsignale zum Einspeichern oder Ausspeichern von Daten in den Peripheriegeraten. Ein typischer Datenübertragungsvorgang .wird nachfolgend anhand des in Figur 1 dargestellten Peripherieuntersystems erläutert.
Es wird davon ausgegangen, daß die Peripheriesteuereinheit eingeschaltet und in Gang gesetzt wurde, d.h. daß ihre Register zurückgestellt sind und der Zwischenspeicher 130 bzw. zumindest der letzte Teil hiervon gelöscht ist. Eine Datenübertragung vom oder zum Peripheriegerät 114 wird durch die Ausführung eines Verbindungsbefehls durch die Zentraleinheit 102 ausgelöst. Dieser Befehl bestimmt u.a. das Kanalprogramm. Die Ausführung dieses Be- '
fehls umfaßt die Bestimmung des jeweils aus Peripheriesteuereinheit 110 und Peripheriegerät 114 bestehenden Peripheriekanal der an dem Datentransfer beteiligt ist, und außerdem die Feststellung ob dieser Peripheriekanal verfügbar ist. EE ist dies nicht, falls in ihm ein anderes Kanalprogramm bereits angelaufen oder in die Anfangs-Warteschlange dieses Kanals eingereiht ist. gteht der Peripheriekanal hingegen zur Verfügung, so wird das durch den Verbindungsbefehl identifizierte Kanalprogramm in die Anfangs-
5 0 9 8 2 8/0595-
Warteschlange des entsprechenden Kanals eingereiht. Dies bedeutet, daß ein von der Ein/Ausgabesteuereinheit 106 über die Peripheriesystem-Schnittstellensteuerung 118 in den Mikro-Processor 126 einzugebendes Steuersignal anzeigt, daß das Kanalprograinm auf Abruf steht. Bei Eingang dieses Steuersignals erzeugt der Mikro-Processor 126 einen den Anfang eines neuen Programms anzeigenden Dienstcode und leitet ihn an die Ein/Ausgabesteuereinheit 106. Der Dienstcode veranlaßt die übertragung eines die Funktion einstellenden Ausblendbefehls an den Mikro-Processor 126. Dieser Befehl enthält die Kanalnummer sowie die erste Eingangsstelle für das Kanalprogramm, genannt die Kanalbefehlseingangsstelle CCE. Aus der im Zwischenspeicher 130 des Mikroprocessors 126 gespeicherten Kanalnummer bestimmt der Mikroprocessor das betreffende Peripheriegerät und läßt die Geräte-Schriittstellensteuerung 134 dieses Gerät belegen. Der ebenfalls im Zwischenspeicher 130 gespeicherte Kanaleingangsbefehl CCE bestimmt als nächste durchzuführende Operation den sogenannten Funktionsmasken-Setzbefehl. Um diesen von der Ein/Ausgabe-Steuereinheit 106 zu erhalten, liefert der Mikroprocessor 126 einen den Beginn der Datenübertragung bewirkenden Dienstcode an die Ein/Ausgabesteuereinheit, welche anschließend die Funktionsmaske an den Mikroprocessor überträgt. Die Funktionsmaske bestimmt unter anderen Dingen die Betriebsart, z.B. die Datenübertragung mit 6 oder 8 Bit-Zeichen { gepackt oder ungepackt sowie die Datendichte der im Peripheriegerät zu speicherenden oder aus diesem abzurufenden Daten.
Der Mikro-Processor 126 stellt fest, ob die Funktionsmaske eine zulässige Betriebsweise bestimmtj und wenn ermittelt wird, daß die Betriebsweise unzulässig ist, wird das Kanalprogramm nicht weiter verfolgt. Ist der Befehl hingegen zulässig, dann führt der Mikro-Processor 126 eine Routine durch um festzustellen, daß in der bisherigen Operation keine Fehler aufgetreten ist. Er ruft dann über die Geräte-Schnittstellensteuerung 134 das ausgewählte Peripheriegerät an, um von diesem eine Anzeige der dem Peripheriegerät eigenerArbeitsgeschwindigkeit zu erhalten, im Falle eines Bandgerätes also dessen Bandgeschwindigkeit.Diese Größe wird als
B09828/0595
2A6.0825
Geschwindigkeitskonstante des Geräts bezeichnet, mis aer Geschwindigkeitskonstanten und der Dichteinformation im Funktionsmasken-Setzkommando bestimmt der Mikro-Processor die Geschwindigkeit , mit der Daten in das ausgewählte Peripheriegerät eingespeichert oder aus diesem ausgespeichert werden. Diese Bestimmung kann durch arithmetische. Kombination der Geschwindigkeitkonstanten und·der Dichteinformation erläutert werden, aufgrund der eine Adresse im Festwertspeicher 1-22 ermittelt wird, indem die die Schreib/Lesegeschwindigkeit für das betreffende Peripheriegerät bestimmtende information gespeichert ist. Sie wird als' Schreib/Lese-Impulskonstante bezeichnet und wie andere das betreffende Peripheriegerät betreffende Information vom Mikro-Processor 126 aus dem Festwertspeicher 122 ausgelesen und für den. späteren Gebrauch im Zwischenspeicher 130 eingespeichert. Im Fall einer Magnetbandeinheit enthält die zusammen -der Schreib/Iese-Impulskonstanten gespeicherte Information eine Angabe über die Bandanfangslücke BOT, die'Bandendlücke EOT, Start-Stop-Lücken, d.h. den Abstand zwischen Datensätzen, längs des Bandes usw. Solche Lücken sind bei den verschiedenen Magnetbandeinheiten unterschiedlich und müssen natürlich dem Mikro-Processor 126 bekannt sein, wenn' er ordnungsgemäß mit verschiedenen Gerätemodellen zusammenarbeiten soll.
Als nächstes prüft der Mikro-Processor den Funktionsmasken-Setzbefehl, d.h. ein bestimmtes Bit im Befehl, um festzustellen, ob zusätzliche Befehle im Kanalprogramm vorhanden sind. Da für eine Datenübertragung mehrere Befehle anwesend sind, bewirkt der Mikro-Procwssor 126 die Übertragung eines Bewegungshinweis-Dienstcodes an die Ein/Ausgabe-Steuereinheit 106. Diese überträgt hierauf den nächsten Befehl des Kanalprogramms. An dieser Stelle des Kanalprogramms kann jeder aus einer Vielzahl von Befehlen übertragen werden, beispielsweise Einschaltung des Geräts, Laden des Bandes und verschiedene Bandeinstellungs- bzw. Positionierungsbefehle. Sobald alle zur Vorbereitung des ausgewählten Peripheriegeräts entweder für die Speicherung oder Wiedergabe von Daten erforderlichen Operationen abgeschlossen sind, wird ein Schreib- oder Lesebefehl von der Ein/Ausgabe-Steuereinhe.it 106 an den Mikro-Processor 126
509828/0595
gegeben. Im Falle einer Datenübertragung von der Zentraleinheit zum ausgewählten Peripheriegerät erfolgt ein Schreibkommando, aufgrund dessen der Mikro-Processor bestimmte Logikschaltungen in der Geräte-Schnittstellensteuerung 134 auf das Einspeichern von Daten in das Peripheriegerät vorbereit, ein Startkommando an das betreffende Peripheriegerät gibt und einen Datenübertragungsanfang-Dienstcode der Ein/Ausgabe-Steuereinheit 106 zuleitet. Hiernach werden die Daten über die Peripheriesystem-Schnittstellensteuerung 118 dem Mikro-PiOcessor 126 zur Weitergabe an das Peripheriegerät übertragen. Dies erfolgt in Übereinstimmungmit der Geräteinformation undder im Zwischenspeicher gespeicherten Schreibimpulskonstanten. Hierdurch werden die Bandanfangs-, Bandende- und Start-Stop-Lücken eingefügt und die Daten mit der geeigneten Geschwindigkeit übertragen. Am Schluß der Datenübertragung wird bestimmt, ob weitere Befehle im Kanalprogramm sind. Ist dies nicht der Fall, so wird das Kanalprogramm beendet. Dies erfolgt durch Austausch von Dienstcodes und Steursignalen zwischen der Ein/AUsgabe-Steuereinheit 106 und der Peripherie-Steuereinheit 110.
Die Ausführung eines Lesekommandos erfolgt in ähnlicher Weise, lediglich mit der Maßgabe, daß die Daten in umgekehrter Richtung übertragen werden.
Figur 2 zeigt im einzelnen die Logikschaltung des Mikro-Processors 126 und der Geräte-Schnittstellensteuerung 134 zusammen mit der Peripheriesystem-Schnittstellensteuerung 118, dem Festwertspeicher 122, dem Zwischenspeicher 130 und den Magnetbandgeräten 214. Die Geräte-Schnittstellensteuerung 134 ist gestrichelt umrandet. Eine arithmetische Steuerlogikschaltung (ALU) 204 steuert und überwachte alle logischen und Datenübertragungsoperationen der Schaltungsanordnung gemäß Figur 2. Hierfür eignet sich beispielsweise eine arithmetische Logikschaltung vom Typ SN 54181 der Firma TEXAS INSTRUMENTS INC. Diese Logikschaltung erhält Daten und Steuersignale von der Peripheriesystem-Schnittstellensteuerung 118 und kann als Antwort hierauf Daten oder Steuersignale über die Leitungen 205 zu einem oder mehreren Registern, mit einem Festwert-
509828/0595
speicher register 216, einem Zwischenspeicherregister 220,· einem Zwischenspeicher-Schreibregister 224, einem Schreibpuffer 244 und einem Register 206 übertragen. Jede in der Zeichnung wiedergegebene Leitung stellt dabei eine Gruppe von Daten und Steuersignalübertragungsleitungen dar. Ob dabei eine oder mehrere Einzelleitungen erforderlich sind, ergibt sich aus der Beschreibung von Figur 2. Die arithmetische Logikschaltung 204 spricht auch auf Daten und Steuersignale aus anderen Baugruppen von Figur 2 auf und führt Daten und Steuersignale den zuvorg'enannten Registern oder der Peripheriesystem-Schnittstellensteuerung 118 zu. . .
Wie bereits zuvor anhand von Figur 1 erläutert, werden die ■ einzelnen von der Peripheriesteuereinheit auszuführenden Operationen durch im Festwertspeicher 122 gespeicherte Mikrobefehle · bestimmt. Die Plätze der zu lesenden Mikrobefehle im Festwertspeicher 122 werden; gesteuert durch die arithmetische Logikschaltung 204,durch das Festwertspeicher-Adressregister 216. In Abhängigkeit von Signalen aus der arithmetischen Logischaitung 204 bewirkt das Festwertspeicher-Adressregister 216,daß entsprechende Mikrobefehle und möglicherweise andere Daten aus dem Festwertspeicher gelesen und in ein Register 212 sowie einen Befehlsdecoder 208 eingegeben werden. Die dem Register 212 zugeführte Information kann dann entweder der arithmetischen Logikschaltung 204 oder einem Indexregister 228 zugeleitet werden und zwar gesteuert durch den Befehlsdecoder 208. Letztererdecodiert die ihm zugeführten Informationen und in Abhängigkeit von dem Ergebnis der Decodierung liefert er entsprechende Steuersignale an verschiedene Baugruppen in Figur 2. Alle Mikrobefehle werden vom Befehlsdecoder 208 decodiert, der anschließend die durch den Mikrobefehl definierte Operation durch Anwählen der entsprechenden Einrichtung in Gang setzt. Zumindest die von der arithmetischen Logikschaltung 204 ausgeübten Operationen werden aufgrund von Mikrobefehlen aus dem Festwertspeicher 122 abgewickelt. Jedesmal wenn die arithmetische Logikschaltung 204 Daten oder Steuersignale einer der Baugruppen gemäß Figur 2 zuleitet,
509828/0595
geschieht dies in Abhängigkeit von einem Signal aus dem Befehlsdecoder 208, welcher einen entsprechenden Mikrobefehl decodiert hat. Mikro-Process-Systeme für diese Zwecke sind an sich bekannt, beispielsweise in Form der Honeywell 4200 Zentraleinheit.
Das Zwischenspeicher-Adressregister 230 hat eine ähnliche Funktion wie das Festwertspeicher-Adressregister 216, indem es auf Steuersignale aus der arithmetischen Logikschaltung 204 anspricht und das Ausspeichern von Informationen aus dem Zwischenspeicher 130 und die Weitergabe dieser Information in die arithmetische Logikschaltung 204 bewirkt. Informationen werden ferner an durch das Zwischenspeicher-Adressregister 224 bestimmten Plätzen im Zwischenspeicher 130 gespeichert. Diese Informationen werden von der arithmetischen Logikschaltung 204 und dem Zwischenspeicher-Schreibregister 224 geliefert. Sie werden anschließend im Zwischenspeicher 130 an Speicherstellen gespeichert, welche durch das Zwischenspeicher-Adressregister 224 bestimmt sind.
Die GeräterSchnittstellensteuerung 134 umfaßt ein Indexregister. 228, welches Informationen speichert, die festlegen, wann Abtast- (Schreib- oder Lese-) Impulse vom Indexzähler 232 erzeugt werden sollen.Dieser ist in Abhängigkeit von der im Indexregister 228 gespeicherten Information auf einen bestimmten Zählerstand gesetzt, ■ ab welchem er anfängt vorwärts oder rückwärts zu zählen und zwar jeweils um einen Schritt beim Eintreffen eines Impulses aus den Taktgebern 236. Die zeitliche Fortschaltung des Indexzählers 230 kann durch Abwärtszählen von einem Anfangszählstand bis zu einem vorgegebenen niedrigeren Zählstand oder durch Aufwärtszählen von einem Anfangszählstand zu einem vorgegebenen höheren Zählstand erfolgen. Bei der weiteren Beschreibung wird angenommen, daß der Zähler von einem vorgegebenen Anfangszählstand abwärtszählt. Sobald der Indexzähler 223 bis auf einen bestimmten Zählerstand zurückgezählt hat, liefert er einen Abtastimpuls an ein ODER-Gatter 256, welches seinerseits den Impuls an die Auswahlschaltung2 48
509828/0595
weitergibt. Die zur Erzeugung von Taktimpulsen dienende Taktgeberschaltung 236 wird vom Befehlsdecoder 208 bestimmt. In Abhängigkeit von der Art des Peripheriegeräts 214 werden unterschiedliche Taktgeber ausgewählt. Die Auswahl hängt auch davon ab,- welche Art von Datenübertragung ausgeführt werden soll, beispielsweise ob eine Zeitgabe über eine Bandanfangslücke, eine Start-Stop-Lücke öder dergleichen erfolgen muß. Die Auswahl eines bestimmten Peripheriegerätes 214 wird durch die Steuerlogik 252 gesteuert, welche ihrerseits auf Signale vom Befehlsdecoder 208 anspricht, bestimmte Teile der Selektorschaltung 248 aktiviert und dadurch die Datenübertragung zu oder von einem bestimmten ausgewählten Peripheriegerät vorbereitet. Das Einspeichern von Daten in ein ausgewähltes Peripheriegerät erfolgt durch Zuleitung dieser Daten von arithmetischen Logikschaltung 204 zum Schreibpuffer 244 und dann über den aktivierten Teil der Selek-. torschaltung 248 zum Peripheriegerät. Abtastimpulse vom Indexzähler 232 werden gleichfalls'über den aktivierten Teil der Selektorschaltung 248 dem Peripheriegerät zugeführt. Aus dem ausgewählten Peripheriegerät ausgespei±ertat>aten werden über den aktivierten Teil der Selektorschaltung 248 einem Lesepuffer 240 zugeleitet und von dort zur arithmetischen Logikschaltung 204.
Die Steuerlogik 252 kann mehrere bistabile Speicherelemente aufweisen, welche vom Befehlsdecoder 208 gesetzt und zurückgestellt werden können. Der Zustand dieser bistabilen Speicherelemente bestimmt, welcher Teil der Selektorschaltung 248 aktiviert wird. Mit drei bistabilen Elementen können acht unterschiedliche Schaltzustandskombinationen eingestellt werden. Die Decodierschaltung in der Steuerlogik 252 spricht auf jeden der acht Schaltzustände durch Aktivieren von einer der acht Ausgangsleitungen 253 an, welche obwohl sie als einzelne Verbindungsleitung zwischen der Steuerlogik 25.2 und der Selektorschaltung 248 dargestellt ist, eine Vielzahl von Leitungen umfaßt, mit deren Hilfe unterschiedliche Teile der Auswahlschaltung 248 aktiviert werden können. In ähnlicher Weise kann die Leitung 251 mehrere Einzelleitungen zum Setzen und Rückstellen verschiedener bistabiler Elemente der Steuerlogik 252 umfassen.
509828/0 5 95
Anhand von Figur 2 wird nachfolgend eine Schreiboperation, d.h. eine Datenübertragung von der Peripheriesystem-Schnittstellensteuerung 118 zu einem ausgewählten Peripheriegerät 214 beschrieben. Nach dem Eingeben eines Kanalprogramms in die Anfangswarteschlange eines entsprechenden Kanals wird von der Ein/Ausgabe-Steuerung 106 über die Peripheriesystem-Schnittstellensteuerung 118 ein Steuersignal in den Mikroprocessor 126 gegeben, aufgrund dessen letzterer einen Dienstcode zur Einleitung eines neuen Programms an die Ein/Ausgabe-Steuerung 106 liefert. Dieser Dienstcode wird gesteuert durch die arithmetische Logikschaltung 204 aus dem Festwertspeicher 122 in das Register 212 überführt und dann über die arithmetische Logikschaltung 204 zur Weitergabe über die Peripheriesystem-Schnittstellensteuerung 118 an die Ein/Ausgabe-Steuerung 106 in das Register 206 eingegeben. Die Kanalnummern und das' erste Kanalbefehls-Eingangsstellenprogramm CCE werden anschließend über die Peripheriesystem-Schnittstellensteuer 118 in die arithmetische Logikschaltung 204 und schließlich in den Zwischenspeicher 130 überführt. Die Kanalnummer identifiziert das Peripheriegerät, in welches Daten zuspeichern. oder aus welchem Daten auszuspeichern sind. Die arithmetische Logikschaltung 204 bewirkt nunmehr, daß die Kanalnummer für den Zwischenspeicher 130 ausgelesen wird und erzeugt hieraus eine Adresse, die dem Festwert-Speicherregister 216 zugeführt wird. Dies hat zur Folge, daß der Inhalt des durch die Adresse benannten Speicherplatzes vom Festwertspeicher 122 in das Register 212 und den Befehlsdecoder 208 übergeleitet wird. Die von der arithmetischen Logikschaltung 204 erzeugte Adresse kann im einfachsten Fall eine mit der Kanalnummr identische Datenmenge oder eine" durch eine logische Operation mit der Kanalnummer erhaltene Datenmenge sein. In beiden Fällen wird die Kanalnummer zur Bestimmung eines Speicherplatzes im Festwertspeicher 122 benutzt, aus welchem die gewünschte Information entnommen werden soll.
Die dem Register 212 und dem Befehlsdecoder 208 zugeleitete Information wird von letzterem decodiert. Er liefert über die Leitungen 251 Steuersignale an die Steuerlogik 252, wodurch derjenige Teil der Auswahlschaltung 248 bestimmt wird, der zu akti-
509828/0 5 95
246092?
vieren ist. Als Ergebnis dieser Signale erfolgt die Aktivierung des betreffenden Teils der Auswahlschaltung 248, so daß Daten oder Steuersignale, welche der Auswahlschaltung 248 vom Schreibpuffer 244, dem Indexzähler 232 oder dem Bßfehlsdecoder 208 zugeleitet werden, nunmehr an ein ausgewähltes Peripheriegerät 214. übertragen werden. Alle vom ausgewählten Peripheriegerät an die Auswahlschaltung 248 gelieferten Daten oder Signale gelangen zum Lesespeicher 240.
Die arithmetische Logikschaltung 204 läßt einen den Beginn der Datenübertragung kennzeichnenden Dienstcode aus dem Festwertspeicher 122 auslesen und über die Peripheriesystem-Schnittstellensteuerung 118 der Ein/Ausgabe-Steuereinheit 106 zuführen. Hierdurch wird die Funktionsmaske, welche die Dichte^mit der die Daten auf dem Band gespeichert werden sollen, definierende Dichteinformationen enthält, über die Peripheriesystem-Schnittstellensteuerung 118 an die arithmetische Logikschaltung 204 weitergegeben, welche diese Informationen schließlich zum Zwischenspeicher 130 weiterleitet. Als nächstes bewirkt die arithmetische Logikschaltung 204, daß ein Zustandsanforderungsbefehl aus dem Festwertspeicher 122 gelesen und dem Register 212 sowie dem Befehlsdecoder 208 zugeführt wird. Dieser Befehl wird vom Register 212 über die arithmetische Logikschaltung 204 dem Schreibpuffer 244 zugeführt und stellt den Befehl für ein ausgewähltes Peripheriegerät dar. Wenn Daten in den Schreibpuffer eingegeben werden, so erfolgt dies über -Leitungen, welche über den aktivierten Teil der Auswahlschaltung 248 mit dem ausgewählten Peripheriegerät verbunden sind. Der Befehlsdecoder 208 gibt in Beantwortung des Zustandanforderungsbefehls vom Festwertspeicher 122 ein Schreibabtastsignal über das ODER-Gatter 256 und die Auswahlschaltung 248 an das ausgewählte Peripheriegerät. Dieses Signal besagt, daß Information am Eingang des Gerätes steht. Der Befehlsdecoder 208 liefert ebenfalls ein Signal über die Leitung 257 und die Auswahlschaltung 248 an das ausgewählte Peripheriegerät, wobei diese Information besagt, daß die am Eingang stehende Information ein Befehiund nicht etwa zu speichernde Daten sind. Aufgrund der genannten Signale wird das
509828/0595
Peripheriegerät den Zustandanforderungsbefehl decodieren oder in anderer Weise verarbeiten und gibt auf seinenAusgangsleitungen 249 eine Information, welche die Arbeitsgeschwindigkeit, beispielsweise die Bandgeschwindigkeit des betreffenden Peripheriegerätes kennzeichnet, d.h. die obengenannte Geschwindigkeitskonstante. Das Peripheriegerät liefert weiterhin ein Signal an die sogenannte Zustandsleitung 247, um anzuzeigen, daß die angeforderte Information den Ausgangsleitungen zugeführt ist. Der Zustandsanforderungsbefehl wirkt nunmehr als Abfragesignal und läßt das Peripheriegerät bestimmte Informationen erzeugen.
Die angeforderte Information und das Zustandsabtastsignal werdem Lesepuffer 240 zugeführt, welcher die Information an die Datenausgangsleitungen 241 weitergibt und ein Steuersignal an eine der Steuerleitungen 243 legt, um der arithmetischen Logikschaltung 204 anzuzeigen, daß die geforderte Information empfangen worden ist. Als Ergebnis hiervon liefert die arithmetische Logikschaltung 204 die Information über die Leitungen 241 an den Zwischenspeicher 130. Aus der Dichtinformation, welche Teil der Funktionsmaske war,und der Geschwindigkeitskonstanten, die jetzt im Zwischenspeicher 130 gespeichert ist, kann die arithmetische Logikschaltung 204 diejenige Information erzeugen, welche zur Übertragung der Daten in das ausgewählte Peripheriegerät erforderlich ist. Hierzu veranlaßt die arithmetische Logikschaltung 204, daß die Dichteinformation und die Geschwindigkeitskonstante aus dem Zwischenspeicher 130 ausgelesen und in ein nicht dargestelltes Register der arithmetischen Logikschalter eingegeben werderuDiese leitet durch arithmetische Kombination dieser Informationen hieraus eine einzige Festwertspeicheradresse ab. Die Kombination kann in einer einfachen Addition der durch die Geschwindigkeitskonstante und die Dichteinformation dargestellten numerischen Werte bestehen, wodurch man eine.Summe erhält, welche der gewünschten Adresse im Festwertspeicher 122 zugeordnet ist. Der durch diese Adresse definierte Speicherplatz im Festwertspeicher 122 enthält eine Schreibimpulskonstante, die ihrerseits die Geschwindigkeit bestimmt, mit der Daten in das
5098 28/0595
-- 15 -
ausgewählte Peripheriegerät eingespeichert werden, sowie andere Gerätekonstanten wie Bandanfangslücke, Bandendlücke usw. Diese Konstanten werden aus dem Festwertspeicher 122 ausgelesen und dem Zwischenspeicher 1.30 zugeführt. Aus der Dichteinformation und der Bandgeschwindigkeitskonstanten wird die Datengeschwindigkeit berechnet, mit der die Daten übertragen werden/um die gewünschte Dichte zu erreichen. Sofern die Daten auf allen Peripheriegeräten mit einer bestimmten vorgegebenen Dichte gespeichert werden sollen, braucht keine besondere Dichtinformation aus der Zentraleinheit 102 geliefert zu werden, sondern die Übertragungsgeschwindigkeit der Daten zu dem ausgewählten Peripheriegerät würde allein durch die Geschwindigkeitskonstante des Gerätes bestimmt.
Ein bestimmtes Bit im Funktionsmasken-Setzbefehl wird anschliessend durch die arithmetische Logikschaltung 204 überprüft, um festzustellen, ob zusätzliche Befehle im Kanalprogramm vorhanden sind. Da für die Datenübertragungsoperation mehrere Befehle vorhanden wären, bewirkt die arithmetische Logikschaltung 204 die Übertragung eines·Bewegungsadressen-Dienstcodes vom Festwertspeicher 122 zur Peripheriesystem-Schnittstellensteuerung 118 und letztlich zur Ein/Ausgabesteuerung 106. Aufgrund dieses Befehls überträgt die Ein/Ausgabesteuerung 106 den nächsten Befehl des Kanalprogramms an die Peripheriesystem-Schnittstellensteuerung und die arithmetische Logikschaltung 204. An dieser Stelle des Kanalprogramms kann jeder einer Vielzahl von Befehlen übertragen werden, beispielsweise ein Gerätestartbefehl, ein Bandladebefehl und verschiedene Bandpositionierungsbefehle.
Sind alle zur Vorbereitung des Peripheriegerätes auf die Speicherung oder Wiedergabe von Daten erforderlichen Operationen erledigt, so wird von der Ein/Ausgabesteuerung 106 ein Schreibbefehl an die arithmetische Logikschaltung 204 gegeben. Da davon ausgegangen wird, daß' das Peripheriegerät für die Datenspeicherung vorbereitet ist, d.h. das Magnetband geladen und auf die Bandanfangsmarke eingestellt ist, besteht die nächste Operation
509828/0595
im Einleiten des Bandlaufes über· die Bandanfangslücke. Hierzu bewirkt die arithmetische Logikschaltung 204 aufgrund eines Schreibbefehls aus der Ein/Ausgabesteuerung 106 das Auslesen des nächsten Befehls aus dem Festwertspeicher 122. Der Befehlsdecoder 208 decodiert diesen Befehl und läßt die arithmetische Logikschaltung 204 die im Zwischenspeicher 130 gespeicherte Bandanfangskonstante in das Indexregister 228 überführen. Der Befehlsdecoder 208 bewirkt ferner, daß das Indexregister 228 diese Konstante in den Indexzähler 232 eingibt, um diesen auf einen durch die Bandanfangskonstante definierten Zählerstand zu setzen. Anschließend wird gesteuert durch die arithmetische Logikschaltung 204 ein Schreibbefehl, und zwar ein anderer als derjenige aus der Ein/Ausgabesteuerung 106, aus dem Festwertspeicher 122 gelesen und in den Schreibpuffer 2 44 eingespeichert. Der Befehlsdecoder 208 leitet nach der Decodierung eines anderen Befehls aus dem Festwertspeicher 122 über die Auswahlschaltung 248 einen Abtastimpuls sowie ein Signal dem ausgewählten Peripheriegerät zu, wobei dieses Signal anzeigt/ daß die am Eingang des ausgewählten Gerätes stehende Information aus dem Schreibpuffer ein Befehl ist. Das ausgewählte Peripheriegerät setzt aufgrund des Schreibbefehls aus dem Schreibpuffer 244 den Bandtransport in'Gang. Der Befehlsdecoder 208 aktiviert einen der Taktgeber 236, welcher Ausgangsimpulse an den Indexzähler 232 liefert. Der gerade ausgewählte Taktgeber ist derjenige, welcher für die Zeitgabe über die Bandanfangslücken dient und da diese Anfangslücken dann ziemlich lang sind im Vergleich beispielsweise zu den Start/Stoplücken, ist die Pause zwischen den Taktimpulsen dieses Taktgebers ziemlich lang. Mit jedem dem Indexzähler 232 zugeführten Impuls zählt dieser um einen Schritt rückwärts. Währenddessen bewirkt die arithmetische Logikschaltung 204, daß ein den Beginn der Datenübertrag kennzeichnender Dienstcode aus dem Festwertspeicher gelesen und über die Peripheriesystem-Schnittstellensteuerung 118 an die Ein/Ausgabesteuerung 106 geführt wird. Hierdurch werden die in dem ausgewählten Peripheriegerät gespeicherten Daten oder ein Teil hiervon über die Peripheriesystem-Schnittstellensteuerung 118 der arithmetischen Logikschaltung 204 zur vorübergehenden Speicherung im Zwischenspeicher 130 zugeleitet. Sobald
509828/059 5
"-17 —
der Indexzähler 23 2 bis zu einem vorgegebenen Zählerstand herabgezählt hat, gibt er über die Leitung 233 ein Signal an die arithmetische Logikschaltung 204, welche hieraufhin bewirkt, daß ein erstes Datenzeichen aus dem Zwischenspeicher 130 gelesen und dem Schreibpuffer 244 zugeleitet wird. Gesteuert durch die arithmetische Logikschaltung -204 wird ferner die Schreibimpulskonstante aus dem Zwischenspeicher 130 entnommen und in das Indexregister 228 überführt. Der Befehlsdecoder 208 signalisiert nach Decodierung des in das Register 212 eingegebenen Befehls dem Indexregister 228, die Schreibimpulskonstante in den Indexzähler 232 zu überführen, um diesen auf einen der Schreibimpulskonstanten entsprechenden.Wert zu setzen. Der Befehlsdecoder 208 stellt außerdem den zuvor· aktivierten Taktgeber zurück und schaltet einen anderen der Taktgeber 236 ein, mit dessen Ausgangsimpulsen der Indexzähler 232 "fortgeschaltet wird. Der betreffende Taktgeber ist derjenige, welcher zur Messung des Abstandes zwischen den auf einem Band zu speichernden Zeichens dient. Da dieser Abstand relativ klein ist, ist auch der zeitliche Abstand zwischen den Impulses dieses Taktgebers relativ kurz. '. .
Der Indexzähler schaltet mit jedem von dem gerade eingeschalteten Taktgeber ankommenden Impuls um einen Schritt weiter zurück. Sobald der Indexzähler 232 seinen Endstand erreicht, gibt er über das ODER-Gatter 256 und die Selektorschaltung 248 einen Impuls an das ausgewählte Peripheriegerät, welches dann das im Schreibpuffer 244 enthaltene Datenzeichen speichert. Jedesmal, wenn der Indexzähler 232 seinen Endstand erreicht und einen Abtastimpuls an das ODER-Gatter 256 liefert, sendet er gleichzeitig einen Impuls an das Indexregister 228, aufgrund dessen das Indexregister erneut die Schreibimpulskonstante dem Indexzähler 232 zuführt und diesen zurückstellt. Dann wird das nächste Datenzeichen dem Schreibpuffer 244 zugeleitet, und zwar als Folge des Signals vom Indexzähler 232 über die Leitung 233 zur arithmetischen Logikschaltung 204. Sobald der Indexzähler 232 wieder bis auf seinen Endstand herabgezählt hat, wird das Zeichen dem ausgewählten Peripheriegerät zugeleitet.
509828/0595 *.
Der obenbeschriebene Prozeß der Datenzufuhr zu dem Peripheriegerät hält an, bis diesem ein vollständiger Datensatz übertragen worden ist. Anschließend bewirkt die arithmetische Logikschaltung 204, daß die Start/Stoplücken-F.onstante des ausgewählten Peripheriegeräts aus dem Zwischenspeicher 130 in das Indexregister 228 übertragen wird. Sie gelangt dann zum Indexzähler 232 und setzt diesen auf den durch die Konstante vorgegebenen Wert. Der aktivierte Taktgeber 236 kann zurückgestellt und ein anderer Taktgeber aktiviert werden oder der bereits aktivierte Taktgeber bleibt in Betrieb. Dies hängt von den Zeitgabeanforderungen für die Start/Stoplücke ab. In beiden Fällen fängt der Indexzähler 232 beim Eintreffen eines Taktimpulses an zurückzuzählen. Soll,nachdem der Indexzähler"232 über die Start/Stoplücke hinweggelaufen ist, ein anderer Datensatz in das ausgewählte Peripheriegerät übertragen werden, so gibt der Indexzähler ein Signal.an die arithmetische Logikschaltung 204. Dies geschieht, nachdem die arithmetische Logikschaltung 204 einen Schreibbefehl von der Ein/Ausgabesteuerung 106 erhalten hat, weicher andeutet, daß ein anderer Datensatz übertragen werden soll. Aufgrund des Signals vom Indexzähler 232 bewirkt die arithmetische Logikschaltung 204, daß die Schreibimpulskonstante in das Indexregister 228 und dann in den Indexzähler 232 eingegeben wird und daß ferner das erste Datenzeichen des nächsten Datensatzes aus dem Zwischenspeicher 130 ausgelesen und dem Schreibpuffer' 244 zugeführt wird. Die Übertragung des nächsten Datensatzes zum ausgewählten Peripheriegerät erfolgt dann in der oben hinsichtlich des ersten Datensatzes beschriebenen Weise.
Es kann während der Speicherung der Daten notwendig sein, mehrere Daten aus der Ein/Ausgabesteuerung 106 in die arithmetische Logikschaltung 204 und den Zwischenspeicher 130 zu übertragen. Dies kann während der Schreiboperation der Daten auf das Band ausgeführt werden. Wenn alle Daten, die auf dem Band gespeichert werden sollen, von der Ein/Ausgabesteucrung 106 über die Peripheriesystem-Schnittstellensteuerung 118 an die arithmetische Logikschaltung 204 und den Zwischenspeicher 130 übertragen sind, erzeugt die Peripheriesystem-Schnittstellensteuerung ein Signal für
509828/0595
die arithmetische Logikschaltung, welches anzeigt, daß keine
weiteren Daten übertragen sind. Nach der Übertragung des letzten Datenzeichens des letzten Datensatzes bewirkt die arithmetische Logikschaltung 204, daß die Endlückenkonstante aus dem Zwischenspeicher 130 ausgelesen und in das Indexregister 238 eingegeben wird. Sie gelangt zum Indexzähler 232 und setzt diesen auf den
durch die Konstante gegebenen Wert, wonach ein bestimmter Taktgeber 236 aktiviert wird und anfängt, den Indexzähler 232 mit
seinen Ausgangsimpulsen fortzuschalten. Erreicht der Indexzähler 232 seinen Endstand, so gibt er ein Signal an die arithmetische Logikschaltung 204, welche dann einen Anhaltebefehl aus dem.Festwertspeicher 122 liest und in den Schreibpuffer 244 eingibt. Der ' Befehlsdecoder 208 liefert aufgrund eines solchen Befehls einen Abtastimpuls über das ODER-Gatter 256 und die Selektorschaltung 248 an das Peripheriegerät. Dieses nimmt den Anhaltebefehl auf
und hält das Band an.
Eine Leseoperation wird in ähnlicher Weise ausgeführt, mit Ausnahme natürlich, daß Daten aus dem peripheren Gerät in die Ein/ Ausgabesteuereinheit 106 übertragen werden. Wie im Fall der
Schreiboperation wird das. Peripheriegerät zunächst abgefragt, um dessen 'Geschwindigkeitskonstante zu erhalten, welche zusammen mit der Dichteinformation zur Berechnung der für die Datenausspeicherung aus dem betreffenden Peripheriegerät nötigen Gerätekonstanten dient. Diese Konstanten werden zum Setzen des Indexzählers 232 benutzt, welcher zu gegebenen Zeitpunkten die Zeitimpulse erzeugt. Die Leseimpulskonstante, die die Lesegeschwindigkeit aus dem Peripheriegerät bestimmt, hat denselben Wert wie die Schreibimpulskonstante. Die aus dem Peripheriegerät entnommenen Daten werden über die Selektorschaltung 248 dem Schreibpuffer 240 zugeleitet und von dort über die arithmetische Logikschaltung 204 zum Zwischenspeicher 130. Die Daten gelangen dann zur Peripheriesystem-Schnittsteilensteuerung 118 und werden von dort zur Ein/Ausgabesteuereinhei't 106 übertragen.
509 8 28/0595
Figur 3 zeigt das Schaltbild der in Figur 2 verwendeten Auswahloder Selektorschaltung 24 8. Sie ist an acht verschiedene Peripheriegeräte angeschlossen. Die UND-Gatter 304 und 306 z.B. sind an die Ausgangsleitungen und die Zustandsleitung des Peripheriegeräts Nr. 1 angeschlossen. In ähnlicher Weise sind die übrigen Peripheriegeräte Nr. 2 bis Nr. 8 über weitere UND-Gatter mit den Leitungen 249 bzw. 247 verbunden. Beim letzten Peripheriegerät Nr.' 8 stehen die UND-Gatter 310 mit den Leitungen 249 und das UND-Gatter 314 mit der Leitung 247 in Verbindung. Weitere UND-Gatter 320, 322 und 324 sind mit den Eingangsleitungen, der Abtastleitung und den Daten/Befehlsinformationsleitungen des Peripheriegeräts Nr. 1 verbunden. In ähnlicher Weise stehen UND-Gatter mit den betreffenden Leitungen der übrigen Peripherie-.gerate in Verbindung. Der Ausgang des Schreibpuffers 244 ist an jede der Gattergruppen 320 usw. bis 330 angeschlossen. Eine Ab- . tastleitung 350, welche vom ODER-Gatter 256 in Figur 2 kommt, ist an die UND-Gatter 322 usw bis 332 angeschlossen. In ähnlicher Weise ist die Leitung 257 (vgl.Figur 2) mit den UND-Gattern 324 usw. bis 334 verbunden. Obwohl keine Treiber oder Empfängerschaltung für die Zufuhr bzw. den Empfang von Daten und Befehlen dargestellt ist, können solche Treiber und Empfänger auf der Eingangs und/oder Ausgangsseite der Selektorschaltung gemäß Figur 3 vorhanden sein.
Die Auswahl eines PeripheriegerätsJ zu dem Informationen übertragen oder aus dem Informationen abgerufen werden sollen, erfolgt dadurch, daß die Steuerlogik 252 eine bestimmte Gruppe von UND-Gattern in der Selektorschaltung aktiviert. Ist beispielsweise das Peripheriegerät Nr. 1 das ausgewählte Gerät, dem Informationen zugeführt werden sollen, dann gibt die Steuerlogik 252 ein Aktivierungssignal an die UND-Gatter 320, 322 und 324. Die im Schreibpuffer 244 enthaltene Information wird dann den Eingangsleitungen des Peripheriegeräts Nr. 1 angebotenίund bei Zufuhr eines Äbtastimpuises über die Leitung 350 nimmt das Gerät diese Informationen auf. Die Auswahl eines Peripheriegerätes,aus dem Informationen ausgespeichert werden soll, wird in ähnlicher
509828/05 95
Weise durchgeführt. Soll beispielsweise Information aus dem Peripheriegerät Nr. 1 ausgespeichert werden, so gibt die Steuerlogik ein Aktivierungssignal an die UND-Gatter 304 und 306 , so daß jegliche Information auf den Ausgangsleitungen des Peripheriegeräts den Leitungen 249 und 247 zugeführt wird und in den Schreibpuffer 240 gemäß Figur 2, übertragen werden kann.
Figur 4 zeigt als Beispiel die Auebildung einer Logikschaltung im Peripheriegerät, mit deren Hilfe die Geschwindigkeitskonstante des betreffenden Peripheriegeräts an die zugehörige Peripheriesteuereinheit übertragen werden kann. Diese Logik enthält einen Decoder 412 für die Aufnahme der vom Selektor an die Leitungen abgegebenen Informationen, der der Leitung 450 zugeführten Abtastimpulse und der der Leitung 457 zugeleiteten Daten/Befehlssignale. Diese Informationen und Signale können ihrerseits entsprechenden Decoderausgangsleitungen 416 zur Übertragung zu einem Bandaufzeichnungs- und Wiedergabegerät 420 zugeführt werden. Das Gerät 420 enthält den Bandantrieb, den Aufzeichnungskopf, den Lesekopf usw. einer üblichen Magnetbandeinheit. Die Logik' umfaßt, ferner eine Speichereinheit 408 für die Gerätegeschwindigkeitskonstante. Die Ausgänge dieses Speichers 408 sind mit mehreren ODER-Gattern 404 und 410 verbunden, welche ihrerseits an die Ausgangsleitungen 449 und die Zustandsleitung 447 des Geräts angeschlossen sind. Zur weiteren Erläuterung der Verbindung zwischen dem Peripheriegerät gemäß Figur 4 und der Selektorschaltung 248 in Figur 3 sei angenommen, daß das Peripheriegerät Nr. 1 angewählt worden ist. In diesem Fall sind die Leitungen 430 an die UND-Gatter 320 in Figur 3, die Leitung 450 an das UND-Gatter und die Leitung 457 an das UND-Gatter 324 angeschlossen. Die Leitungen 449 in Figur 4 wären an die UND-Gatter 304 in Figur 3 und die Leitung 447 in Figur 4 an das UND-Gatter 306 in Figur 3 geführt. Wie oben bereits erwähnt wurde, schickt die Peripheriesteuereinheit nach Empfang der Funktionsmaske den Zustandanforderungsbefehl an das ausgewählte Peripheriegerät. Dieser Befehl wird über die Leitungen 430 dem Decoder 412 zugeführt, der nach Eingang eines Abtastimpulses über die Leitung 450 den Zustandsabfragebefehl decodiert und ein Signal an die Geschwindigkeitskonstanten-Speichereinrichtung 408 gibt. Diese leitet aufgrund des genannten
509828/0 595
Signals die in ihr gespeicherte Geschwindigkeitskonstante den
zu
ODER-Gattern 404 und schickt einen Zustandsimpuls an das ODER-Gatter 410.- Die Geschwindigkeitskonstante und der Zustandsimpuls gelangen hierdurch zu den Leitungen 449 und 447, auf denen sie schließlich in den Lesespeicher 240 gemäß Figur 2 übertragen werden. Auf diese Weise wird die Geschwindigkeitskonstante des angewählten Peripheriegeräts aus diesem abgerufen.
In dem Peripheriegerät können verschiedene Anordnungen zur Bereitstellung der Geschwindigkeitskonstanten für die Peripheriesteuereinheit vorgesehen sein. Beispielsweise könnten der Decoder 412 und die Geschwindigkeitskonstarite-Speichereinheit 408 durch einen Umsetzer ersetzt werden, der bei Eingang des Zustandsanforderungsbefehls diesen Befehl in die Geschwindigkeitskonstante des Gerätes übersetzt und diese der Peripheriesteuereinheit zuleitet.
In der beschriebenen Weise können Lese- und Schreiboperationen in Verbindung mit dem peripheren Untersystem entsprechend der Art und den Eigenschaften der angeschlossenen Peripheriegeräte mit opti-. maler Übertragungsgeschwindigkeit durchgeführt v/erden. Vor der Datenübertragung zwischen Peripheriegerät und Zentraleinheit fragt die Peripheriesteuereinheit von dem betreffenden Peripheriegerät, dessen Schreib/Lesegeschwindigkeit ab, und aus diesem Signal in Verbindung mit einem Dichtesignal aus der Zentraleinheit wird eine Schreib/Leseimpulskonstante berechnet, welche die Datenübertragungsgeschwindigkeit steuert. Hierdurch können Peripheriegeräte mit unterschiedlichen Arbeitsgeschwindigkeiten im peripheren Untersystem eingesetzt werden, ohne daß innerhalb der Peripheriesteuereinheit irgendwelche Änderungen ihrer Logikschaltung erforderlich wären.
509828/059 5

Claims (11)

  1. Patentansprüche
    Verfahren zur durch eine Peripheriesteuereinheit gesteuerten Informationsübertragung zwischen einer Zentraleinheit einer Datenverarbeitungsanlage und den der Speicherung von Informationen dienenden Peripheriegeräten, dadurch gekenn ζ e i chnet, daß
    (a) die Zentraleinheit (102) einen das ausgewählte Peripheriegerät (114) bezeichnenden Befehl an die Peripheriesteuerheit (110) gibt,
    (b) die Peripheriesteuereinheit (110) an das im genannten Befehl bezeichnete Peripheriegerät (114) ein Abfragesignal schickt,
    (c) das ausgewählte Peripheriegeräte (114) ein seine Arbeitsgeschwindigkeit angebendes GeschwindigkeitsKonstantensignal an die Peripheriesteuereinheit (110) liefert und
    (d) die Peripheriesteuereinheit (110) die anschließende Informationsübertragung zwischen Peripheriegerät und Zentraleinheit mit einer der Geschwindigkeitskonsten des betreffenden Periperiegerätes entsprechenden Arbeitsgeschwindigkeit steuert. : . .
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß sich die Informationsübertragung gemäß Schritt (d) aus folgenden Teilschritten zusammensetzt:
    (e) Bei Eingang eines Abtastimpulses führt das Peripheriegerät (114) die Einspeicherung oder Ausspeicherung einer Datengruppc durch,
    509828/0 595
    (f) die Peripheriesteuereinheit (110) erzeugt einen durch die Geschwindigkeitskonstante des betreffenden Peripheriegerätes bestimmten Schreib/Les.e-Impulsindex,
    (g) die Peripheriesteuereinheit gibt in durch den Schreib/Leseimpulsindex bestimmten Zeitabständen Abtastimpulse an das Peripheriegerät (114).
  3. 3. Verfahren nach Anspruch 2,dadurch gekennzeichnet, daß
    (h) die Zentraleinheit (102) an die Peripheriesteuereinheit (110) eine der Dichte der zu übertragenden Daten entsprechende Dichteinformation abgibt, worauf die Peripherie-Steuereinheit das Abfragesignal und hierauf das Peripheriegerät das Geschwindigkeits-Konstantensignal liefert,
    (i) die Peripheriesteuereinheit (110) mehrere Datengeschwindigkeitswerte an verschiedenen Plätzen eines Speichers (130) speichert,
    (j) die Peripheriesteuereinheit (110) die Dichteinformation mit dem Geschwindigkeits-Konstantensignal zu einem Index kombiniert, welcher einen Speicherplatz im zuvorgenannten Speicher (130) bezeichnet, und
    (k) die Datenübertragung zwischen Peripheriegerät (114) und Peripheriesteuereinheit (110) mit einer dem Datengeschwindigkeitsindex im genannten" Speicherplatz entsprechenden Arbeitsgeschwindigkeit erfolgt.
  4. 4. Verfahren nach Anspruch 3,dadurch gekennzeichnet, daß sich die Informationsübertragung gemäß Schritt (k) aus folgenden Teilschritten zusammensetzt:
    (m) Die Peripheriesteuereinheit (110) setzt einen Zähler (232) auf einen dem Datengeschwindigkeitsindex im genannten Speicherplatz entsprechenden Zählerstand,
    (n) der Zähler (232) wird schrittweise bis zu einem vorgegebenen Zählerstand zurückgeschaltet und sendet dann einen Äbtastimpuls an das ausgewählte Peripheriegerät (114),
    (o) beim Eintreffen des Abtastimpulses beginnt das Peripheriegerät mit der Einspeicherung der ihm von der Peripheriesteuereinheit (110) züge führ ten-Daten,
    -- 25
    (ρ) die Schritte (m) bis (o) werden so oft wiederholt, bis eine vorgegebene Anzahl von Datenzeichen eingespeichert ist.
  5. 5. Datenverarbeitungsanlage mit einer Zentraleinheit und mehreren peripheren Datenspeichern zur Durchführung des Verfahrens nach Anspruch "!,dadurch gekennzeichnet, daß jedes der Peripheriegerät (114,214) eine auf ein Abfragesignal ansprechende Einrichtung (4O8)zur Erzeugung eines der Arbeitsgeschwindigkeits dieses Peripheriegerätes entsprechenden Geschwindigkeitssignals aufweist,
    daß ein auf einen Befehl aus der Zentraleinheit (102) ansprechender Mikro-Porcessor (126) zur Erzeugung und Aussendung·des Abfragesignals vorgesehen ist,
    und daß ein Datenregister (118) sowie eine auf das Geschwindigkeitssignal ansprechende Geräte-Schnittstellensteuereinheit (134) vorhanden sind, welche die Datenübertrag 'zwischen dem Peripheriegerät und dem Datenregister mit einer dem Geschwindigkeitssignal entsprechenden Arbeitsgeschwindigkeit steuert.
  6. 6. DV-Anlage nach Anspruch 5 zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß jede der peripheren Speichereinrichtungen (114,214) zum Einspeichern oder Ausspeichern jeweils einer Datengruppe beim Auftreten eines Abtastimpulses eingerichtet ist, daß die Übertragungseinrichtung mit einem Indexregister (228) zur Speicherung von Schreib/Leseimpulsindices versehen ist, welche die den Impulsabstand der die Schreib/Leseoperation auslösenden Abtastimpulse bestimmen,
    und daß eine bei Eingang eines Schreib/Leseindex einen Abtastimpuls erzeugende Geräte-Schnittstellensteuereinheit (134) sowie eine in Abhängigkeit vom Geschwindigkeitssignal den Schreib/Leseimpulsindex aus dem Speicher (130) zum Abtastimpulserzeuger (134) übertragende Einrichtung vorhanden,sind.
  7. 7. DV-Anlage nach Anspruch 6, dadurch gekennzeichnet, daß jedes Peripheriegerät (114,214) an die Datenübertragungseinrichtung (134) angeschlossene Ausgangs-
    509828/0595
    leitungen (449), einen Speicher (408) für die Geschwindigkeits™ koristante sowie einen auf das Abfragesignal ansprechenden und die Aussendung des Geschwindigkeitssignals steuernden Decoder (412) enthält.
  8. 8. DV-Anlage nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß eine zwischen Zentraleinheit (102) und Peripheriegerät (114) eingeschaltete Peripheriersteuereinheit (110) einen Speicher (130) für in einem Befehl aus der Zentraleinheit enthaltene, die übertragungsdichte der Information bestimmende Dichteinformationen enthält,
    daß ein an verschiedenen Speicherplätzen mehrere Datengeschwindigkeitsindices aufnehmender Speicher (122) vorhanden ist,
    daß .eine Logikschaltung (204) zur Kombination von Dichteinformation und Geschwindigkeitssignal vorgesehen ist, die hieraus den Speicherplatz des zugehörigen Datengeschwindigkeitsindex ermittelt,
    und daß ein den Datengeschwindigkeitsindex aus dem angegebenen Speicherplatz abrufendes Festwertspeicher-Adressregister (216) sowie eine die Abtastimpulse dem Peripheriegerät zuleitende Geräte-Schnittstellensteuereinheit (134) vorhanden sind.
  9. 9. DV-Anlage nach Anspruch 8,dadurch gekennzeichnet, daß die Geräte-Schnittstellensteuereinheit (134) ein Indexregister (228), einen Indexzähler (232) sowie Taktgeber (236) enthält, von denen jeweils einer den Zähler von einem durch den Dichtegeschwindigkeitsindex bestimmten Anfangszustand bis zu einem vorgegebenen Endzustand herabzählt, bei dem der Zähler (232) einen Abtastimpuls erzeugt.
  10. 10. DV-Anlage nach Anspruch 9, d^adurch gekennzeichnet, daß die Geräte-Schnittstellensteuereinheit (134) ferner ein Schreibpufferregister (244) und ein Lesepufferregister (240) sowie eine auf Befehle aus der Zentraleinheit
    509828/0595
    (102 ansprechende Steuerlogikschaltung (2 52) zum v/ahlweisen 7\nschluß des einen oder des anderen Pufferregisters an das ■Peripheriegerät aufweist.
  11. 11. DV-Anlage nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß ein Festwertspeicher (122) zur Speicherung der. Abfragebefehle und mehrerer die Gerätekonstanten eines oder mehrerer Peripheriegeräte darstellender Konstanten vorhanden ist,
    daß eine beim Eintreffen eines einen Datendichtecode enthaltenden Befehlsaus der Zentraleinheit (102) den Abfragebefehl aus dem Festwertspeicher auslesende und zum Peripheriegerät" (114,214) sendende Logikschaltung (204) vorgesehen'ist, daß ein Zwischenspeicher (130) für die Speicherung des Dichtecodes sowie der Geschwindigkeitskonstanten des Peripheriegeräts und eine Logikschaltung (204) zur Kombination dieser beiden Größen vorhanden sind, wodurch ein Speicherplatz im Festwertspeicher bestimmt ist,
    daß ein Festwertspeicher-Adressregister (216) zum" Ausspeichern der Gerätekonstanten aus dem erwähnten Speicherplatz vorgesehen ist und '
    daß die Geräte-Schnittstellensteuereinheit (134) Abtastimpulse im Abstand entsprechend der genannten Gerätekonstanten an das Peripheriegerät liefert.
    5 0 9828/0595
    Le
    erseite
DE2460825A 1974-01-04 1974-12-21 Verfahren zur Informationsübertragung zwischen Zentraleinheit und Peripheriegeräten und Datenverarbeitungsanlage zur Durchführung des Vefahrens Expired DE2460825C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/430,837 US3950735A (en) 1974-01-04 1974-01-04 Method and apparatus for dynamically controlling read/write operations in a peripheral subsystem

Publications (2)

Publication Number Publication Date
DE2460825A1 true DE2460825A1 (de) 1975-07-10
DE2460825C2 DE2460825C2 (de) 1985-09-19

Family

ID=23709267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2460825A Expired DE2460825C2 (de) 1974-01-04 1974-12-21 Verfahren zur Informationsübertragung zwischen Zentraleinheit und Peripheriegeräten und Datenverarbeitungsanlage zur Durchführung des Vefahrens

Country Status (7)

Country Link
US (1) US3950735A (de)
JP (1) JPS5830611B2 (de)
CA (1) CA1051558A (de)
DE (1) DE2460825C2 (de)
FR (1) FR2257113B1 (de)
GB (1) GB1469731A (de)
IT (1) IT1026197B (de)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044389A (en) * 1976-03-19 1977-08-23 Ampex Corporation Method and apparatus for measuring the speed at which a tape was recorded
US4052702A (en) * 1976-05-10 1977-10-04 Kenway Incorporated Circuit for interfacing microcomputer to peripheral devices
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
US4115852A (en) * 1976-12-07 1978-09-19 Harris Data Communications, Inc. Microprogrammed controller
GB1561961A (en) * 1977-04-20 1980-03-05 Int Computers Ltd Data processing units
US4204250A (en) * 1977-08-04 1980-05-20 Honeywell Information Systems Inc. Range count and main memory address accounting system
US4143418A (en) * 1977-09-21 1979-03-06 Sperry Rand Corporation Control device and method for reading a data character from a computer at a fast rate and transmitting the character at a slow rate on a communication line
JPS5837629B2 (ja) * 1978-02-13 1983-08-17 オリンパス光学工業株式会社 計数表示方式
US4181955A (en) * 1978-06-02 1980-01-01 Mathematical Applications Group, Inc. Apparatus for producing photographic slides
US4246637A (en) * 1978-06-26 1981-01-20 International Business Machines Corporation Data processor input/output controller
CA1159143A (en) * 1978-12-26 1983-12-20 Stanley I. Friedman Write control apparatus
US4272790A (en) * 1979-03-26 1981-06-09 Convergence Corporation Video tape editing system
US4395756A (en) * 1981-02-17 1983-07-26 Pitney Bowes Inc. Processor implemented communications interface having external clock actuated disabling control
JPS57164355A (en) * 1981-03-31 1982-10-08 Fujitsu Ltd Input and output interface device
US4504130A (en) * 1982-09-27 1985-03-12 Coherent Communications, Inc. System for recording a time code signal on motion picture film
US4722070A (en) * 1982-12-21 1988-01-26 Texas Instruments Incorporated Multiple oscillation switching circuit
JPS59185069A (ja) * 1983-04-04 1984-10-20 Mitsubishi Electric Corp 記録媒体読み出し制御システム
US4872107A (en) * 1983-04-22 1989-10-03 International Business Machines Corporation Floppy disk controller with means to change clock rate automatically
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
JPS6241714U (de) * 1985-08-30 1987-03-12
JPS62210436A (ja) * 1986-03-11 1987-09-16 Minolta Camera Co Ltd カメラのデ−タ伝送装置
JPH0525082Y2 (de) * 1986-04-04 1993-06-24
US6279108B1 (en) * 1987-06-02 2001-08-21 Seagate Technology Llc Programmable microcontroller architecture for disk drive system
US5214761A (en) * 1989-05-08 1993-05-25 Wang Laboratories, Inc. Real-time adjustable-transform device driver for physical devices
US5257350A (en) * 1989-08-10 1993-10-26 Apple Computer, Inc. Computer with self configuring video circuitry
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
JPH04233059A (ja) * 1990-06-25 1992-08-21 Internatl Business Mach Corp <Ibm> 情報処理装置
EP0484905A3 (en) * 1990-11-09 1994-12-14 Brier Technology Interface for disk drives
US5996027A (en) * 1992-12-18 1999-11-30 Intel Corporation Transmitting specific command during initial configuration step for configuring disk drive controller
JP2547842Y2 (ja) * 1993-03-09 1997-09-17 株式会社金澤製作所 吊り具
US5455954A (en) * 1993-12-22 1995-10-03 Adaptec, Inc. Host interrupt signal generation circuit for controlling an auto read operation in a disk drive controller
US5634081A (en) * 1994-03-01 1997-05-27 Adaptec, Inc. System for starting and completing a data transfer for a subsequently received autotransfer command after receiving a first SCSI data transfer command that is not autotransfer
US5701514A (en) * 1994-04-01 1997-12-23 International Business Machines Corporation System providing user definable selection of different data transmission modes of drivers of an I/O controller transmitting to peripherals with different data transmission rate
US5590336A (en) * 1994-10-25 1996-12-31 Microsoft Corporation Method and apparatus for performing overlapping service of multiple IDE peripheral devices
US6470405B2 (en) 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US5805925A (en) * 1995-12-13 1998-09-08 Motorola Inc. Apparatus and method for controlling and varying multiple data rates among multiple communications devices in a communications system
US5768619A (en) * 1996-02-16 1998-06-16 Advanced Micro Devices, Inc. Method and system for enabling and disabling functions in a peripheral device for a processor system
US6266379B1 (en) * 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
AU9604698A (en) 1997-10-10 1999-05-03 Rambus Incorporated Method and apparatus for two step memory write operations
US6401167B1 (en) * 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
US7146354B1 (en) 1999-06-18 2006-12-05 F5 Networks, Inc. Method and system for network load balancing with a compound data structure
US6405219B2 (en) 1999-06-22 2002-06-11 F5 Networks, Inc. Method and system for automatically updating the version of a set of files stored on content servers
US7346695B1 (en) 2002-10-28 2008-03-18 F5 Networks, Inc. System and method for performing application level persistence
US7287084B1 (en) 1999-07-15 2007-10-23 F5 Networks, Inc. Enabling encryption of application level persistence between a server and a client
US6374300B2 (en) 1999-07-15 2002-04-16 F5 Networks, Inc. Method and system for storing load balancing information with an HTTP cookie
US7441045B2 (en) * 1999-12-13 2008-10-21 F5 Networks, Inc. Method and system for balancing load distribution on a wide area network
US7047301B2 (en) 2000-01-31 2006-05-16 F5 Networks, Inc. Method and system for enabling persistent access to virtual servers by an LDNS server
US7343413B2 (en) * 2000-03-21 2008-03-11 F5 Networks, Inc. Method and system for optimizing a network by independently scaling control segments and data flow
US8380854B2 (en) * 2000-03-21 2013-02-19 F5 Networks, Inc. Simplified method for processing multiple connections from the same client
US6839778B1 (en) * 2000-06-09 2005-01-04 Cypress Semiconductor Corp. Speed power efficient USB method
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US7689724B1 (en) 2002-08-16 2010-03-30 Cypress Semiconductor Corporation Apparatus, system and method for sharing data from a device between multiple computers
US7430755B1 (en) 2002-09-03 2008-09-30 Fs Networks, Inc. Method and system for providing persistence in a secure network access
US7293118B1 (en) 2002-09-27 2007-11-06 Cypress Semiconductor Corporation Apparatus and method for dynamically providing hub or host operations
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US8566452B1 (en) 2006-08-03 2013-10-22 F5 Networks, Inc. Intelligent HTTP based load-balancing, persistence, and application traffic management of SSL VPN tunnels
US8806053B1 (en) 2008-04-29 2014-08-12 F5 Networks, Inc. Methods and systems for optimizing network traffic using preemptive acknowledgment signals
US7975025B1 (en) 2008-07-08 2011-07-05 F5 Networks, Inc. Smart prefetching of data over a network
US8566444B1 (en) 2008-10-30 2013-10-22 F5 Networks, Inc. Methods and system for simultaneous multiple rules checking
US10157280B2 (en) 2009-09-23 2018-12-18 F5 Networks, Inc. System and method for identifying security breach attempts of a website
US9313047B2 (en) 2009-11-06 2016-04-12 F5 Networks, Inc. Handling high throughput and low latency network data packets in a traffic management device
US10721269B1 (en) 2009-11-06 2020-07-21 F5 Networks, Inc. Methods and system for returning requests with javascript for clients before passing a request to a server
US8868961B1 (en) 2009-11-06 2014-10-21 F5 Networks, Inc. Methods for acquiring hyper transport timing and devices thereof
US9141625B1 (en) 2010-06-22 2015-09-22 F5 Networks, Inc. Methods for preserving flow state during virtual machine migration and devices thereof
US10015286B1 (en) 2010-06-23 2018-07-03 F5 Networks, Inc. System and method for proxying HTTP single sign on across network domains
US8908545B1 (en) 2010-07-08 2014-12-09 F5 Networks, Inc. System and method for handling TCP performance in network access with driver initiated application tunnel
US8347100B1 (en) 2010-07-14 2013-01-01 F5 Networks, Inc. Methods for DNSSEC proxying and deployment amelioration and systems thereof
US9083760B1 (en) 2010-08-09 2015-07-14 F5 Networks, Inc. Dynamic cloning and reservation of detached idle connections
US8630174B1 (en) 2010-09-14 2014-01-14 F5 Networks, Inc. System and method for post shaping TCP packetization
US8886981B1 (en) 2010-09-15 2014-11-11 F5 Networks, Inc. Systems and methods for idle driven scheduling
US8463909B1 (en) 2010-09-15 2013-06-11 F5 Networks, Inc. Systems and methods for managing server resources
US8804504B1 (en) 2010-09-16 2014-08-12 F5 Networks, Inc. System and method for reducing CPU load in processing PPP packets on a SSL-VPN tunneling device
US8959571B2 (en) 2010-10-29 2015-02-17 F5 Networks, Inc. Automated policy builder
EP2633667B1 (de) 2010-10-29 2017-09-06 F5 Networks, Inc System und verfahren zur on-the-fly-protokollkonvertierung bei der ermittlung von richtliniendurchsetzungsinformationen
US8627467B2 (en) 2011-01-14 2014-01-07 F5 Networks, Inc. System and method for selectively storing web objects in a cache memory based on policy decisions
US10135831B2 (en) 2011-01-28 2018-11-20 F5 Networks, Inc. System and method for combining an access control system with a traffic management system
US9246819B1 (en) 2011-06-20 2016-01-26 F5 Networks, Inc. System and method for performing message-based load balancing
US9270766B2 (en) 2011-12-30 2016-02-23 F5 Networks, Inc. Methods for identifying network traffic characteristics to correlate and manage one or more subsequent flows and devices thereof
US10230566B1 (en) 2012-02-17 2019-03-12 F5 Networks, Inc. Methods for dynamically constructing a service principal name and devices thereof
US9172753B1 (en) 2012-02-20 2015-10-27 F5 Networks, Inc. Methods for optimizing HTTP header based authentication and devices thereof
US9231879B1 (en) 2012-02-20 2016-01-05 F5 Networks, Inc. Methods for policy-based network traffic queue management and devices thereof
US10097616B2 (en) 2012-04-27 2018-10-09 F5 Networks, Inc. Methods for optimizing service of content requests and devices thereof
US9338095B2 (en) 2012-05-01 2016-05-10 F5 Networks, Inc. Data flow segment optimized for hot flows
US9154423B1 (en) 2012-05-01 2015-10-06 F5 Networks, Inc. Minimize SYN-flood issues with flow cache while maintaining performance
US9525632B1 (en) 2012-05-01 2016-12-20 F5 Networks, Inc. Minimize recycle SYN issues for split TCP hot flows to improve system reliability and performance
US9203771B1 (en) 2012-07-23 2015-12-01 F5 Networks, Inc. Hot service flow hardware offloads based on service priority and resource usage
US10375155B1 (en) 2013-02-19 2019-08-06 F5 Networks, Inc. System and method for achieving hardware acceleration for asymmetric flow connections
US10187317B1 (en) 2013-11-15 2019-01-22 F5 Networks, Inc. Methods for traffic rate control and devices thereof
US10015143B1 (en) 2014-06-05 2018-07-03 F5 Networks, Inc. Methods for securing one or more license entitlement grants and devices thereof
US11838851B1 (en) 2014-07-15 2023-12-05 F5, Inc. Methods for managing L7 traffic classification and devices thereof
US10122630B1 (en) 2014-08-15 2018-11-06 F5 Networks, Inc. Methods for network traffic presteering and devices thereof
US10182013B1 (en) 2014-12-01 2019-01-15 F5 Networks, Inc. Methods for managing progressive image delivery and devices thereof
US11895138B1 (en) 2015-02-02 2024-02-06 F5, Inc. Methods for improving web scanner accuracy and devices thereof
US10834065B1 (en) 2015-03-31 2020-11-10 F5 Networks, Inc. Methods for SSL protected NTLM re-authentication and devices thereof
US10505818B1 (en) 2015-05-05 2019-12-10 F5 Networks. Inc. Methods for analyzing and load balancing based on server health and devices thereof
US11350254B1 (en) 2015-05-05 2022-05-31 F5, Inc. Methods for enforcing compliance policies and devices thereof
US11757946B1 (en) 2015-12-22 2023-09-12 F5, Inc. Methods for analyzing network traffic and enforcing network policies and devices thereof
US10404698B1 (en) 2016-01-15 2019-09-03 F5 Networks, Inc. Methods for adaptive organization of web application access points in webtops and devices thereof
US11178150B1 (en) 2016-01-20 2021-11-16 F5 Networks, Inc. Methods for enforcing access control list based on managed application and devices thereof
US10797888B1 (en) 2016-01-20 2020-10-06 F5 Networks, Inc. Methods for secured SCEP enrollment for client devices and devices thereof
US10791088B1 (en) 2016-06-17 2020-09-29 F5 Networks, Inc. Methods for disaggregating subscribers via DHCP address translation and devices thereof
US11063758B1 (en) 2016-11-01 2021-07-13 F5 Networks, Inc. Methods for facilitating cipher selection and devices thereof
US10505792B1 (en) 2016-11-02 2019-12-10 F5 Networks, Inc. Methods for facilitating network traffic analytics and devices thereof
US11496438B1 (en) 2017-02-07 2022-11-08 F5, Inc. Methods for improved network security using asymmetric traffic delivery and devices thereof
US10791119B1 (en) 2017-03-14 2020-09-29 F5 Networks, Inc. Methods for temporal password injection and devices thereof
US10812266B1 (en) 2017-03-17 2020-10-20 F5 Networks, Inc. Methods for managing security tokens based on security violations and devices thereof
US10931662B1 (en) 2017-04-10 2021-02-23 F5 Networks, Inc. Methods for ephemeral authentication screening and devices thereof
US10972453B1 (en) 2017-05-03 2021-04-06 F5 Networks, Inc. Methods for token refreshment based on single sign-on (SSO) for federated identity environments and devices thereof
US11343237B1 (en) 2017-05-12 2022-05-24 F5, Inc. Methods for managing a federated identity environment using security and access control data and devices thereof
US11122042B1 (en) 2017-05-12 2021-09-14 F5 Networks, Inc. Methods for dynamically managing user access control and devices thereof
US11122083B1 (en) 2017-09-08 2021-09-14 F5 Networks, Inc. Methods for managing network connections based on DNS data and network policies and devices thereof
US11658995B1 (en) 2018-03-20 2023-05-23 F5, Inc. Methods for dynamically mitigating network attacks and devices thereof
US11044200B1 (en) 2018-07-06 2021-06-22 F5 Networks, Inc. Methods for service stitching using a packet header and devices thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2148906A1 (de) * 1970-09-30 1972-04-06 Honeywell Inf Systems Verfahren und Anordnung zur Datenuebertragung sowie bei einer solchen Anordnung anwendbares Rechnerprogramm

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340512A (en) * 1964-07-20 1967-09-05 Burroughs Corp Storage-pattern indicating and decoding system
US3370276A (en) * 1965-05-05 1968-02-20 Rca Corp Computer peripheral device control
US3417378A (en) * 1966-09-13 1968-12-17 Burroughs Corp Multiple frequency data handling system
FR1541240A (fr) * 1966-11-10 Ibm Accès à chevauchement et à intercalation pour mémoires à plusieurs vitesses
US3434117A (en) * 1967-04-24 1969-03-18 Ibm Automatic transmission speed selection control for a data transmission system
US3654617A (en) * 1970-10-01 1972-04-04 Ibm Microprogrammable i/o controller
US3676859A (en) * 1970-12-23 1972-07-11 Ibm Data communication system incorporating device selection control
US3714635A (en) * 1972-01-31 1973-01-30 Ibm Standard adapter method and apparatus
US3753232A (en) * 1972-04-06 1973-08-14 Honeywell Inf Systems Memory control system adaptive to different access and cycle times

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2148906A1 (de) * 1970-09-30 1972-04-06 Honeywell Inf Systems Verfahren und Anordnung zur Datenuebertragung sowie bei einer solchen Anordnung anwendbares Rechnerprogramm

Also Published As

Publication number Publication date
FR2257113B1 (de) 1979-06-08
CA1051558A (en) 1979-03-27
US3950735A (en) 1976-04-13
JPS50103226A (de) 1975-08-15
JPS5830611B2 (ja) 1983-06-30
IT1026197B (it) 1978-09-20
FR2257113A1 (de) 1975-08-01
DE2460825C2 (de) 1985-09-19
GB1469731A (en) 1977-04-06

Similar Documents

Publication Publication Date Title
DE2460825A1 (de) Verfahren und anordnung zur dynamischen steuerung von schreib/leseoperationen zwischen zentraleinheit und peripheriegeraeten einer datenverarbeitungsanlage
DE2635592C2 (de) Schaltungsanordnung zum Abruf von Prozessor- und Speicheranforderungen in einer Multiprozessoranlage
DE2355993C3 (de) Programmierbare Datenverarbeitungsanlage
DE69731323T2 (de) Steuervorrichtung für externe Speicher und Datenübertragungsverfahren zwischen Steuervorrichtungen für externe Speicher
DE2646296A1 (de) Assoziative elektronische schaltungsanordnung aus digitalen prozessoren
DE2230119C2 (de) Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte
DE3508291A1 (de) Realzeit-datenverarbeitungssystem
DE19727243A1 (de) Festplattenvorrichtung zum Umwandeln logischer Adressen von Diagnosezylindern in Festplattenlaufwerken zugeordnete physikalische Adressen
DE2847575A1 (de) Schablonen-mikrospeicher
DE2134402B2 (de) Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit
DE60132726T2 (de) Speicherzugriffschaltung und Speicherzugriffsteuerungsschaltung
DE2907799A1 (de) Verfahren und anordnung zum steuern des zugriffs zu einem arbeitsspeicher
DE1424732A1 (de) Elektronische Ziffernrechenmaschine
DE1499182B2 (de) Datenspeichersystem
DE2237672A1 (de) Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb
DE3432524A1 (de) Mehrfach genutzter datenschreiberregler und verfahren
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE3013064C2 (de) Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher
DE2553723A1 (de) Datenverarbeitungsanlage mit hoher geschwindigkeit
DE1191145B (de) Elektronische Zifferrechenmaschine
DE2517170C2 (de) Schaltungsanordnung zum Unterbrechen des Programmablaufs in Datenverarbeitungsanlagen mit mehreren Ansteuereinrichtungen von Sekundärspeichern und dergleichen Speichereinheiten mit sequentiellem Zugriff
DE2254696B2 (de) Schaltungsanordnung zur Neuorientierung von Aufzeichnungen in einem Plattenspeicher
DE19842677A1 (de) Speicherzugriff-Steuerschaltung
DE2726679A1 (de) Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb
DE2343501C3 (de) Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von Ein-/Ausgabe-Programmen bestimmten Registern

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US

8339 Ceased/non-payment of the annual fee